中文数据手册

8通道、12/16位 nano DAC+，
内置2 ppm/℃基准电压源和SPI接口
AD5672R/AD5676R
产品特性
概述
高性能
高相对精度(INL)：16位时最大±3 LSB
总不可调整误差(TUE)：±0.14% FSR(最大值)
失调误差：±1.5 mV(最大值)
增益误差：±0.06% FSR(最大值)
低漂移2.5 V基准电压源：2 ppm/℃(典型值)
宽工作范围
温度范围：−40℃至+125℃
2.7 V至5.5 V电源
易于实现
用户可选增益：1或2(GAIN引脚)
1.8 V逻辑兼容
带回读或菊花链的50 MHz SPI
鲁棒的HBM(额定值为2 kV)和FICDM ESD(额定值为1.5 kV)性能
20引脚TSSOP封装，符合RoHS标准
AD5672R/AD5676R分别是低功耗、8通道、12/16位缓冲电
应用
压输出数模转换器(DAC)，内置2.5 V、2 ppm/℃内部基准电
压源(默认使能)和增益选择引脚，满量程输出为2.5 V(增益=1)
或5 V(增益=2)。采用2.7 V至5.5 V单电源供电，通过设计保
证单调性。AD5672R/AD5676R采用20引脚TSSOP封装，内
置一个上电复位电路和一个RSTSEL引脚，确保DAC输出上
电至零电平或中间电平，直到执行一次有效的写操作为
止。AD5672R/AD5676R具有关断模式，此模式下的功耗典
型值降至1 μA。
表1. 8通道nanoDAC+®器件
接口
SPI
I2C
内部
光收发器
基站功率放大器
过程控制(PLC输入/输出卡)
工业自动化
数据采集系统
16位
AD5676R
AD5676
AD5675R
基准源
内部
外部
内部
12位
AD5672R
不适用
AD5671R
产品特色
1. 高相对精度(INL)。
AD5672R(12位)：±1 LSB(最大值)。
AD5676R(16位)：±3 LSB(最大值)。
2. 低漂移2.5 V片内基准电压源。
功能框图
VDD
VREFOUT
AD5672R/AD5676R
SYNC
INTERFACE LOGIC
SCLK
2.5V
REF
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 0
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 1
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 2
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 3
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 4
SDO
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 5
LDAC
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 6
RESET
INPUT
REGISTER
DAC
REGISTER
STRING
DAC 7
SDI
BUFFER
VOUT0
BUFFER
VOUT1
BUFFER
VOUT2
BUFFER
VOUT3
BUFFER
VOUT4
BUFFER
VOUT5
BUFFER
VOUT6
BUFFER
VOUT7
GAIN
×1/×2
POWER-ON
RESET
RSTSEL
GAIN
POWER-DOWN
LOGIC
GND
11954-001
VLOGIC
图1.
Rev. A
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2014–2015 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提
供的最新英文版数据手册。
AD5672R/AD5676R
目录
产品特性 ...........................................................................................1
写命令和更新命令 ..................................................................26
应用....................................................................................................1
菊花链操作 ...............................................................................26
概述....................................................................................................1
回读操作....................................................................................27
产品特色 ...........................................................................................1
关断工作模式 ...........................................................................27
功能框图 ...........................................................................................1
加载DAC(硬件LDAC引脚)....................................................28
修订历史 ...........................................................................................2
LDAC屏蔽寄存器 ....................................................................28
技术规格 ...........................................................................................3
硬件复位(RESET) ....................................................................29
AD5672R技术规格 ....................................................................3
复位选择引脚(RSTSEL)..........................................................29
AD5676R技术规格 ....................................................................5
内部基准电压源设置..............................................................29
交流特性......................................................................................7
回流焊 ........................................................................................29
时序特性......................................................................................8
长期温度漂移 ...........................................................................29
菊花链和回读时序特性 ...........................................................9
热滞 ............................................................................................30
绝对最大额定值............................................................................11
应用信息 .........................................................................................31
ESD警告.....................................................................................11
电源建议....................................................................................31
引脚配置和功能描述 ...................................................................12
微处理器接口 ...........................................................................31
典型性能参数 ................................................................................13
AD5672R/AD5676R与ADSP-BF531的接口 ........................31
术语..................................................................................................22
AD5672R/AD5676R与SPORT的接口 ..................................31
工作原理 .........................................................................................24
布局布线指南 ...........................................................................31
数模转换器 ...............................................................................24
电流隔离接口 ...........................................................................32
传递函数....................................................................................24
外形尺寸 .........................................................................................33
DAC架构....................................................................................24
订购指南....................................................................................33
串行接口....................................................................................25
独立操作....................................................................................26
修订历史
2015年2月—修订版0至修订版A
增加“AD5672R技术规格”部分 ...............................................3
更改表2 .............................................................................................3
增加“AD5676R技术规格”部分和表3；重新排序 ..............5
更改表5中的RESET脉冲激活参数..............................................8
更改“术语”部分 .......................................................................22
更改“传递函数”部分和“输出放大器”部分...................24
更改“硬件复位(RESET)”部分 ...............................................29
更改“订购指南”部分...............................................................33
2014年10月—修订版0：初始版
Rev. A | Page 2 of 33
AD5672R/AD5676R
技术规格
AD5672R技术规格
除非另有说明，VDD = 2.7 V至5.5 V，1.8 V ≤ VLOGIC ≤ 5.5 V，RL = 2 kΩ，CL = 200 pF，所有规格对应TA = −40℃至+125 °C 。
表2.
参数
静态性能1
分辨率
相对精度(INL)
最小值
零代码误差
失调误差
满量程误差
增益误差
TUE
失调误差漂移2
直流电源抑制比(PSRR)2
直流串扰2
负载调整率(源电流)2
负载调整率(吸电流)2
输出电流负载能力2
电压调整率2
长期稳定性/漂移2
热滞2
位
LSB
LSB
LSB
LSB
mV
mV
mV
% FSR
% FSR
% FSR
% FSR
% FSR
% FSR
µV/°C
mV/V
µV
µV/mA
µV
±1
±1
±0.1
±0.1
1.6
±2
±1.5
±0.14
±0.07
±0.12
±0.06
±0.18
±0.14
2.5
5
15
183
V
V
mA
nF
nF
kΩ
µV/mA
177
µV/mA
40
25
2.5
mA
Ω
µs
2
10
1
短路电流4
供电轨上的负载阻抗5
上电时间
基准输出
输出电压6
基准电压温度系数7, 8
输出阻抗2
输出电压噪声2
输出电压噪声密度2
±0.12
±0.12
±0.01
±0.01
0.8
−0.75
−0.1
−0.018
−0.013
+0.04
−0.02
±0.03
±0.006
±1
0.25
±2
±3
±2
0
0
输出电流驱动
容性负载稳定性
阻性负载3
负载调整率
单位
12
差分非线性(DNL)
输出特性2
输出电压范围
典型值 最大值
2.4975
2
0.04
13
240
2.5025
5
29
74
±20
43
12
125
25
V
ppm/°C
Ω
µV p-p
nV/√Hz
µV/mA
µV/mA
mA
µV/V
ppm
ppm
ppm
Rev. A | Page 3 of 33
测试条件/注释
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1或增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
DAC代码 = 中间电平；VDD = 5 V ± 10%
单通道、满量程输出变化引起
负载电流变化引起
(各通道)关断引起
增益 = 1
增益 = 2
RL = ∞
RL = 1 kΩ
VDD = 5 V ± 10%，DAC代码 = 中间电平，
−30 mA ≤ IOUT ≤ +30 mA
VDD = 3 V ± 10%，DAC代码 = 中间电平，
−20 mA ≤ IOUT ≤ +20 mA
退出关断模式，VDD = 5 V
参见“术语”部分
0.1 Hz至10 Hz
环境温度，f = 10 kHz，CL = 10 nF，
增益 = 1或2
环境温度
环境温度
VDD ≥ 3 V
环境温度
处于125°C下1000小时后
第一个周期
其它周期
AD5672R/AD5676R
参数
逻辑输入2
输入电压
低(VINL)
高(VINH)
引脚电容
逻辑输出(SDO)2
输出电压
低(VOL)
高(VOH)
浮空态输出电容
电源要求
VLOGIC
ILOGIC
VDD
最小值
典型值
最大值
单位
测试条件/注释
±1
µA
每引脚
0.3 × VLOGIC
V
V
pF
0.4
V
V
pF
0.7 × VLOGIC
3
VLOGIC − 0.4
4
1.8
2.7
VREF + 1.5
5.5
1
1.3
0.5
1.3
5.5
5.5
V
µA
µA
µA
µA
V
V
1.26
2.0
1.3
2.1
1.7
1.7
2.5
2.5
5.5
5.5
mA
mA
mA
mA
µA
µA
µA
µA
µA
µA
IDD
正常模式9
全关断模式10
1.1
1.8
1.1
1.8
1
1
1
1
1
1
ISINK
ISOURCE
A
A
上电，−40°C至+105°C
上电，−40°C 至+125°C
关断，−40°C 至+105°C
关断，−40°C 至+125°C
增益 = 1
增益 = 2
VIH = VDD, V IL = GND, V DD = 2.7 V 至 5.5 V
内部基准电压源关闭，−40°C 至+85°C
内部基准电压源开启，−40°C 至+85°C
内部基准电压源关闭
内部基准电压源开启
三态至1 kΩ，−40°C 至+85°C
关断至1 kΩ，−40°C 至+85°C
三态，−40°C 至+105°C
关断至1 kΩ，−40°C 至+105°C
三态至1 kΩ，−40°C 至+125°C
关断至1 kΩ，−40°C 至+125°C
除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区 = 10 mV，仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增益 = 2时。线性度计算使用缩减
的代码范围：12至4080。
2
通过设计和特性保证，但未经生产测试。
3
通道0、通道1、通道2和通道3总共可流出/流入40 mA。同样，通道4、通道5、通道6和通道7总共可流出/流入40 mA，结温最高可达125°C。
4
VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上工作可能会影响器件的可靠性。
5
从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA = 25 mV。
6
初始精度预焊回流为±750 µV；输出电压包括预调理漂移的影响。参见“内部基准电压源设置”部分。
7
基准电压源在两个温度上进行调整和测试，且表征温度范围为−40°C至+125°C。
8
基准电压源温度系数采用黑盒法计算。详情见“术语”部分。
9
接口未启用。所有DAC启用。DAC输出端无负载。
10
所有DAC关断。
1
Rev. A | Page 4 of 33
AD5672R/AD5676R
AD5676R技术规格
除非另有说明，VDD = 2.7 V至5.5 V，1.8 V ≤ VLOGIC ≤ 5.5 V，RL = 2 kΩ，CL = 200 pF，所有规格对应TA = −40°C至+125°C。
表3.
参数
静态性能1
分辨率
相对精度(INL)
最小值
满量程误差
增益误差
TUE
失调误差漂移2
直流电源抑制比(PSRR)2
±8
±8
±1
±1
3
±6
±4
±0.28
±0.14
±0.24
±0.12
±0.3
±0.25
0
0
输出电流驱动
容性负载稳定性
最大值
±3
±3
±1
±1
1.6
±2
±1.5
±0.14
±0.07
±0.12
±0.06
±0.18
±0.14
±2
±3
±2
2.5
5
15
0
0
单位
位
LSB
LSB
LSB
LSB
mV
mV
mV
% FSR
% FSR
% FSR
% FSR
% FSR
% FSR
µV/°C
mV/V
µV
µV/mA
µV
183
183
V
V
mA
nF
nF
kΩ
µV/mA
177
177
µV/mA
40
25
2.5
40
25
2.5
mA
Ω
µs
2
10
2.5
5
15
2
10
1
短路电流4
供电轨上的负载阻抗5
上电时间
B级
典型值
±1.8
±1.7
±0.7
±0.5
0.8
−0.75
−0.1
−0.018
−0.013
+0.04
−0.02
±0.03
±0.006
±1
0.25
±2
±3
±2
直流串扰2
基准输出
输出电压6
基准电压温度系数7, 8
最小值
16
±1.8
±1.7
±0.7
±0.5
0.8
−0.75
−0.1
−0.018
−0.013
+0.04
−0.02
±0.03
±0.006
±1
0.25
零代码误差
失调误差
阻性负载3
负载调整率
最大值
16
差分非线性(DNL)
输出特性2
输出电压范围
A级
典型值
1
2.4975
5
2.5025
20
2.4975
2
2.5025
5
V
ppm/°C
测试条件/注释
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1或增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
增益 = 1
增益 = 2
DAC代码 = 中间电平；
VDD = 5 V ± 10%
单通道、满量程输出变化引起
负载电流变化引起
(各通道)关断引起
增益 = 1
增益 = 2
RL = ∞
RL = 1 kΩ
VDD = 5 V ± 10%，DAC代码 = 中间电平，
−30 mA ≤ IOUT ≤ +30 mA
VDD = 3 V ± 10%，DAC代码 = 中间电平，
−20 mA ≤ IOUT ≤ +20 mA
退出关断模式，VDD = 5 V
参见“术语”部分
输出阻抗2
输出电压噪声2
输出电压噪声密度2
0.04
13
240
0.04
13
240
Ω
µV p-p
nV/√Hz
负载调整率(源电流)2
负载调整率(吸电流)2
输出电流负载能力2
29
74
±20
29
74
±20
µV/mA
µV/mA
mA
0.1 Hz至10 Hz
环境温度，f = 10 kHz，CL = 10 nF，
增益 = 1或2
环境温度
环境温度
VDD ≥ 3 V
电压调整率2
长期稳定性/漂移2
热滞2
43
12
125
25
43
12
125
25
µV/V
ppm
ppm
ppm
环境温度
处于125°C 下1000小时后
第一个周期
其它周期
Rev. A | Page 5 of 33
AD5672R/AD5676R
参数
逻辑输入2
输入电流
输入电压
低(VINL)
高(VINH)
引脚电容
逻辑输出(SDO)2
输出电压
低(VOL)
高(VOH)
浮空态输出电容
电源要求
VLOGIC
ILOGIC
VDD
最小值
A级
典型值
最大值
最小值
B级
典型值
最大值
单位
测试条件/注释
±1
±1
µA
每引脚
0.3 ×
VLOGIC
0.3 ×
VLOGIC
V
0.7 ×
VLOGIC
0.7 ×
VLOGIC
3
V
3
0.4
VLOGIC −
0.4
pF
0.4
VLOGIC −
0.4
4
1.8
4
5.5
1
1.3
0.5
1.3
5.5
5.5
2.7
VREF +
1.5
1.8
V
µA
µA
µA
µA
V
V
上电，−40°C至+105°C
上电，−40°C至+125°C
关断，−40°C至+105°C
关断，−40°C至+125°C
增益 = 1
增益 = 2
mA
mA
mA
mA
µA
µA
µA
µA
µA
µA
VIH = VDD，VIL = GND，
VDD = 2.7 V至5.5 V
内部基准电压源关闭，−40°C至+85°C
内部基准电压源开启，−40°C至+85°C
内部基准电压源关闭
内部基准电压源开启
三态至1 kΩ，−40°C至+85°C
关断至1 kΩ，−40°C至+85°C
三态，−40°C至+105°C
关断至1 kΩ，−40°C至+105°C
三态至1 kΩ，−40°C至+125°C
关断至1 kΩ，−40°C至+125°C
IDD
正常模式9
全关断模式10
1.1
1.8
1.1
1.8
1
1
1
1
1
1
1.26
2.0
1.3
2.1
1.7
1.7
2.5
2.5
5.5
5.5
1.1
1.8
1.1
1.8
1
1
1
1
1
1
ISINK
ISOURCE
pF
5.5
1
1.3
0.5
1.3
5.5
5.5
2.7
VREF +
1.5
V
V
1.26
2.0
1.3
2.1
1.7
1.7
2.5
2.5
5.5
5.5
除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区 = 10 mV，仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增益 = 2时。线性度计算使用缩减
的代码范围：256至65,280。
2
通过设计和特性保证，但未经生产测试。
3
通道0、通道1、通道2和通道3总共可流出/流入40 mA。同样，通道4、通道5、通道6和通道7总共可流出/流入40 mA，结温最高可达125°C。
4
VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上工作可能会影响器件的可靠性。
5
从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA = 25 mV。
6
初始精度预焊回流为±750 µV；输出电压包括预调理漂移的影响。参见“内部基准电压源设置”部分。
7
基准电压源在两个温度上进行调整和测试，且表征温度范围为−40°C至+125°C。
8
基准电压源温度系数采用黑盒法计算。详情见“术语”部分。
9
接口未启用。所有DAC启用。DAC输出端无负载。
10
所有DAC关断。
1
Rev. A | Page 6 of 33
AD5672R/AD5676R
交流特性
除非另有说明，VDD = 2.7 V至5.5 V，1.8 V ≤ VLOGIC ≤ 5.5 V，RL = 2 kΩ至GND，CL = 200 pF至GND，所有规格对应TA = −40°C
至+125°C。通过设计和特性保证，未经生产测试。
表4.
参数
输出电压建立时间2
AD5672R
AD5676R
压摆率
数模转换毛刺脉冲2
数字馈通2
串扰2
数字
模拟
最小值 典型值 最大值
5
5
0.8
1.4
0.13
8
8
单位
测试条件/备注1
µs
µs
V/µs
nV-sec
nV-sec
¼到¾量程建立到±2 LSB
¼到¾量程建立到±2 LSB
主进位1 LSB变化(内部基准电压源，增益 = 1)
DAC至DAC
总谐波失真3
0.1
−0.25
−1.3
−2.0
−80
nV-sec
nV-sec
nV-sec
nV-sec
dB
输出噪声频谱密度2
输出噪声2
信噪比(SNR)
300
6
90
nV/√Hz
µV p-p
dB
DAC代码 = 中间电平，10 kHz，增益 = 2
0.1 Hz至10 Hz，增益 = 1
无杂散动态范围(SFDR)
83
dB
TA = 25°C时，带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz
信纳比(SINAD)
80
dB
TA = 25°C时，带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz
工作温度范围为−40°C至+125°C；TA = 25°C。
参见术语部分。利用内部基准电压源测量，增益 = 1，除非另有说明。
3
以数字方式生成频率为1 kHz的正弦波。
1
2
Rev. A | Page 7 of 33
内部基准电压源，增益 = 2
内部基准电压源，增益 = 2
TA时，带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz
TA = 25°C时，带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz
AD5672R/AD5676R
时序特性
所有输入信号均指定tR = tF = 1 ns/V(10%至90%的VDD)并从(VIL + VIH)/2电平起开始计时。见图2。VDD = 2.7 V至5.5 V，
1.8 V ≤ VLOGIC ≤ 5.5 V，VREFIN = 2.5 V。所有规格对应−40°C至+125°C的温度范围，除非另有说明。
表5.
参数1
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC到SCLK下降沿建立时间
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最短SYNC高电平时间(单通道、组合通道或所有通道更新)
SYNC下降沿到SCLK下降沿忽略
LDAC低电平脉冲宽度
SCLK下降沿到LDAC上升沿
SCLK下降沿到LDAC下降沿
RESET低电平最小脉冲宽度
RESET脉冲激活时间
上电时间2
2
2.7 V ≤ VLOGIC ≤ 5.5 V
最小值
最大值
20
1.7
4.3
10.1
0.8
−0.8
1.25
6.75
9.7
5.45
25
20.3
6.2
80
5.18
VDD = 2.7 V至5.5 V且1.8 V ≤ VLOGIC ≤ VDD时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。
AD5672R/AD5676R退出关断模式进入正常工作模式所需的时间，第32个时钟沿到DAC中间电平值的90%，且输出端无负载。
t9
t1
SCLK
t8
t3
t4
t2
t7
SYNC
t5
SDI
t6
DB23
DB0
t12
t10
LDAC1
t11
LDAC2
RESET
VOUT
1
2
t13
t14
11954-002
1
1.8 V ≤ VLOGIC < 2.7 V
最小值
最大值
20
4
4.5
15.1
0.8
0.1
0.95
9.65
4.75
4.85
41.25
26.35
4.8
132
5.15
符号
t1
t2
t3
t4
t5
t6
t7
t8
t9
t10
t11
t12
t13
t14
异步LDAC更新模式。
同步LDAC更新模式。
图2. 串行写入操作
Rev. A | Page 8 of 33
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
AD5672R/AD5676R
菊花链和回读时序特性
所有输入信号均指定tR = tF = 1 ns/V(10%至90%的VDD)并从(VIL + VIH)/2电平起开始计时。见图4和图5。VDD = 2.7 V至5.5 V，
1.8 V ≤ VLOGIC ≤ 5.5 V，VREF = 2.5 V。所有规格对应−40°C至+125°C的温度范围，除非另有说明。
表6.
参数1
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC到SCLK下降沿
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最短SYNC高电平时间
SCLK上升沿到SDO数据有效时间
SCLK下降沿到SYNC上升沿
符号
t1
t2
t3
t4
t5
t6
t7
t8
t10
t11
1.8 V ≤ VLOGIC < 2.7 V
最小值
最大值
120
33
2.8
75
1.2
0.3
16.2
55.1
21.5
24.4
2.7 V ≤ VLOGIC ≤ 5.5 V
最小值
最大值
83.3
25.3
3.25
50
0.5
0.4
13
45
22.7
20.3
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SYNC上升沿到SCLK上升沿
t12
85.5
54
ns
1 VDD = 2.7 V至5.5 V且1.8 V ≤ VLOGIC ≤ VDD时，最大SCLK频率为25 MHz或15 MHz。通过设计和特性保证，未经生产测试。
电路图以及菊花链和回读时序图
200µA
VOH (MIN)
CL
20pF
200µA
11954-003
TO OUTPUT
PIN
IOL
IOH
图3. 数字输出(SDO)时序规格的负载电路
SCLK
24
48
t11
t8
t12
t4
SYNC
SDI
t6
DB23
DB0
INPUT WORD FOR DAC N
DB23
DB0
t10
INPUT WORD FOR DAC N + 1
DB23
SDO
UNDEFINED
DB0
INPUT WORD FOR DAC N
图4. 菊花链时序图
Rev. A | Page 9 of 33
11954-004
t5
AD5672R/AD5676R
t1
SCLK
24
1
t8
t4
t3
24
1
t7
t2
SYNC
t6
t5
DB23
DB0
DB23
INPUT WORD SPECIFIES
REGISTER TO BE READ
SDO
DB23
DB0
NOP CONDITION
t10
DB0
DB23
UNDEFINED
DB0
SELECTED REGISTER DATA
CLOCKED OUT
图5. 回读时序图
Rev. A | Page 10 of 33
11954-005
SDI
AD5672R/AD5676R
绝对最大额定值
除非另有说明，TA = 25℃。
注意，等于或超出上述绝对最大额定值可能会导致产品永
表7.
久性损坏。这只是额定最值，并不能以这些条件或者在任
参数
VDD 至GND
VLOGIC 至GND
VOUTx 至GND
VREFOUT 至GND
数字输入电压至GND
工作温度范围
存储温度范围
结温
20引脚TSSOP，θJA热阻，
零气流(4层板)
回流焊峰值温度，无铅(J-STD-020)
ESD
人体模型(HBM)
场感应充电器件模型(FICDM)
额定值
−0.3 V至+7 V
−0.3 V至+7 V
−0.3 V至V DD + 0.3 V
−0.3 V至V DD + 0.3 V
−0.3 V至V LOGIC + 0.3 V
−40°C至+12 5°C
−65°C至+150°C
125°C
112.6°C/W
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
ESD警告
260°C
2 kV
1.5 kV
Rev. A | Page 11 of 33
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
AD5672R/AD5676R
VOUT1
1
20
VOUT2
VOUT0
2
19
VOUT3
VDD
3
18
VREFOUT
VLOGIC
4
17
RESET
SYNC
5
16
SDO
SCLK
6
15
LDAC
SDI
7
14
RSTSEL
GAIN
8
13
GND
VOUT7
9
12
VOUT4
VOUT6 10
11
VOUT5
AD5672R/
AD5676R
TOP VIEW
(Not to Scale)
11954-006
引脚配置和功能描述
图6. 引脚配置
表8. 引脚功能描述
引脚编号
1
2
3
4
5
引脚名称
VOUT1
VOUT0
VDD
VLOGIC
SYNC
6
7
8
SCLK
SDI
GAIN
9
10
11
12
13
14
VOUT7
VOUT6
VOUT5
VOUT4
GND
RSTSEL
15
LDAC
16
SDO
17
RESET
18
19
20
VREFOUT
VOUT3
VOUT2
描述
DAC 1的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC 0的模拟输出电压。输出放大器能以轨到轨方式工作。
电源输入引脚。这些器件采用2.7 V至5.5 V电源供电。VDD电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。
数字电源。此引脚的电压范围为1.8 V至5.5 V。
低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，
数据在后续24个时钟的下降沿读入。
串行时钟输入。数据在串行时钟输入的下降沿读入输入移位寄存器。数据传输速率最高可达50 MHz。
串行数据输入。该器件有一个24位输入移位寄存器。数据在串行时钟输入的下降沿读入寄存器。
范围设置引脚。当该引脚与GND相连时，所有8个DAC的输出范围均为0 V至VREF。如果该引脚与VLOGIC相连，
则所有8个DAC的输出范围为0 V至2 x VREF。
DAC 7的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC 6的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC 5的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC 4的模拟输出电压。输出放大器能以轨到轨方式工作。
器件上所有电路的接地基准点。
上电复位引脚。将该引脚连接至GND时，可使所有8个DAC上电至零电平。将该引脚连接至VLOGIC时，
可使所有8个DAC上电至中间电平。
加载DAC。LDAC支持两种工作模式：异步和同步。发送脉冲使该引脚变为低电平后，
当输入寄存器有新数据时，可以更新任意或全部DAC寄存器，使得所有DAC输出可以同时更新。
也可以将该引脚永久接为低电平。
串行数据输出。此引脚可用于以菊花链形式将多个器件连接在一起，或用于回读。
串行数据在SCLK上升沿传输，并在其下降沿有效。
异步复位输入。RESET输入对下降沿敏感。当RESET为低电平时，所有LDAC脉冲都被忽略。当RESET有效时，
输入寄存器和DAC寄存器更新为零电平或中间电平，具体取决于RSTSEL引脚的状态。
基准输出电压。使用内部基准电压源时，此引脚为基准输出。
DAC 3的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC 2的模拟输出电压。输出放大器能以轨到轨方式工作。
Rev. A | Page 12 of 33
AD5672R/AD5676R
典型性能参数
1.0
2.0
0.8
1.5
0.6
DNL ERROR (LSB)
0.5
0
–0.5
–1.0
0.2
0
–0.2
–0.4
–0.6
11954-007
–1.5
–2.0
0.4
0
10000
20000
30000
40000
50000
60000
11954-010
INL ERROR (LSB)
1.0
–0.8
–1.0
70000
0
500
1000
1500
2000
2500
3000
3500
4000
CODE
CODE
图7. AD5676R INL误差与代码的关系
图10. AD5672R DNL误差与代码的关系
0.04
2.0
1.5
0.03
TUE (% OF FSR)
INL ERROR (LSB)
1.0
0.5
0
–0.5
0.02
0.01
0
–1.0
11954-008
–2.0
0
500
1000
1500
2000 2500
CODE
3000
3500
11954-011
–0.01
–1.5
–0.02
4000
0
10000
图8. ADAD5672R INL误差与代码的关系
20000
30000
40000
CODE
50000
60000
70000
图11. AD5676R TUE与代码的关系
0.04
1.0
0.8
0.03
TUE (% of FSR)
0.4
0.2
0
–0.2
–0.4
–0.6
0.02
0.01
0
–0.8
–1.0
0
10000
20000
30000
40000
CODE
50000
60000
11954-012
–0.01
11954-009
DNL ERROR (LSB)
0.6
–0.02
0
70000
图9. AD5676R DNL误差与代码的关系
500
1000
1500
2000 2500
CODE
3000
3500
图12. AD5672R TUE与代码的关系
Rev. A | Page 13 of 33
4000
10
10
8
8
6
6
4
4
2
0
–2
–4
–8
–10
–40
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–20
0
20
40
0
–2
–4
–6
11954-013
–6
2
60
80
100
–8
–10
–40
120
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–20
0
10
0.10
8
0.09
6
0.08
4
0.07
2
0
–2
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0.04
0
–40
5.2
4
0.07
TUE (% OF FSR)
0.08
2
0
–2
40
60
80
100
120
100
120
0.05
0.04
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0.02
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
40
20
0.06
0.03
–4
0.01
11954-015
DNL ERROR (LSB)
6
20
0
图17. AD5676R TUE与温度的关系
0.09
0
–20
TEMPERATURE (°C)
8
–20
11954-017
11954-014
3.7
4.2
4.7
SUPPLY VOLTAGE (V)
0.01
0.10
–8
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0.02
10
–10
–40
120
0.05
图14. AD5672R INL误差与电源电压的关系
–6
100
60
80
100
11954-018
3.2
80
0.06
0.03
–4
–10
2.7
60
图16. AD5672R DNL误差与温度的关系
TUE (% OF FSR)
INL ERROR (LSB)
图13. AD5676R INL误差与温度的关系
–8
40
TEMPERATURE (°C)
TEMPERATURE (°C)
–6
20
11954-016
DNL ERROR (LSB)
INL ERROR (LSB)
AD5672R/AD5676R
0
–40
120
–20
0
20
40
60
80
TEMPERATURE (°C)
TEMPERATURE (°C)
图15. AD5676R DNL误差与温度的关系
图18. AD5672R TUE与温度的关系
Rev. A | Page 14 of 33
10
0.10
8
0.08
6
0.06
4
0.04
TUE (% OF FSR)
2
0
–2
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.2
3.7
4.2
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–0.06
4.7
–0.08
–0.10
2.7
5.2
3.2
3.7
SUPPLY VOLTAGE (V)
0.10
8
0.08
6
0.06
4
0.04
TUE (% OF FSR)
10
2
0
–2
–4
–8
–10
2.7
0
–0.02
–0.04
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.2
3.7
4.2
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–0.06
4.7
–0.08
–0.10
2.7
5.2
3.2
3.7
0.08
6
0.06
4
0.04
ERROR (% OF FSR)
8
2
0
–2
–4
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.7
4.2
5.2
0.02
FULL-SCALE ERROR
0
GAIN ERROR
–0.02
–0.04
–0.06
11954-028
DNL ERROR (LSB)
0.10
3.2
4.7
图23. AD5672R TUE与电源电压的关系
10
–10
2.7
4.2
SUPPLY VOLTAGE (V)
图20. AD5676R DNL误差与电源电压的关系
–8
5.2
0.02
SUPPLY VOLTAGE (V)
–6
4.7
图22. AD5676R TUE与电源电压的关系
11954-027
DNL ERROR (LSB)
图19. AD5676R INL误差与电源电压的关系
–6
4.2
SUPPLY VOLTAGE (V)
11954-030
–8
–10
2.7
–0.02
–0.04
11954-025
–6
0
11954-029
–4
0.02
4.7
–0.08
–0.10
–40
5.2
SUPPLY VOLTAGE (V)
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–20
0
20
40
11954-031
INL ERROR (LSB)
AD5672R/AD5676R
60
80
100
120
TEMPERATURE (°C)
图21. AD5672R DNL误差与电源电压的关系
图24. AD5676R增益误差和满量程误差与温度的关系
Rev. A | Page 15 of 33
AD5672R/AD5676R
0.10
1.8
0.08
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
1.5
0.06
ERROR (mV)
ERROR (% OF FSR)
1.2
0.04
0.02
0
GAIN ERROR
–0.02
ZERO CODE ERROR
0.9
0.6
OFFSET ERROR
0.3
FULL-SCALE ERROR
–0.04
0
–0.10
–40
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0
–20
20
40
60
80
100
120
–0.3
–0.6
–40
11954-035
–0.08
11954-032
–0.06
–20
0
TEMPERATURE (°C)
0.10
1.8
0.08
1.5
120
1.2
ERROR (mV)
0.02
GAIN ERROR
0
–0.02
FULL-SCALE ERROR
–0.04
ZERO CODE ERROR
0.9
OFFSET ERROR
0.6
0.3
0
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.2
3.7
4.2
4.7
5.2
–0.3
–0.6
–40
11954-036
–0.10
2.7
100
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0.04
11954-033
ERROR (% OF FSR)
0.06
–0.08
80
图28. AD5676R零代码误差和失调误差与温度的关系
图25. AD5672R增益误差和满量程误差与温度的关系
–0.06
20
40
60
TEMPERATURE (°C)
–20
0
SUPPLY VOLTAGE (V)
图26. AD5676R增益误差和满量程误差与电源电压的关系
20
40
60
TEMPERATURE (°C)
80
100
120
图29. AD5672R零代码误差和失调误差与温度的关系
0.10
1.5
0.08
1.0
0.04
ERROR (mV)
GAIN ERROR
–0.02
FULL-SCALE ERROR
–0.04
–0.08
–0.10
2.7
–0.5
–1.0
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.2
3.7
4.2
OFFSET ERROR
0
4.7
5.2
SUPPLY VOLTAGE (V)
–1.5
2.7
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.2
3.7
4.2
11954-037
0
–0.06
ZERO CODE ERROR
0.5
0.02
11954-034
ERROR (% OF FSR)
0.06
4.7
5.2
SUPPLY VOLTAGE (V)
图27. AD5672R增益误差和满量程误差与电源电压的关系
Rev. A | Page 16 of 33
图30. AD5676R零代码误差和失调误差与电源电压的关系
AD5672R/AD5676R
6
1.5
ZERO CODE ERROR
4
0.5
0xC000
3
VOUT (V)
ERROR (mV)
0xFFFF
5
1.0
OFFSET ERROR
0
0x8000
2
0x4000
1
–0.5
0x0000
0
–1.5
2.7
3.2
3.7
–1
11954-038
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
4.2
4.7
–2
–0.06
5.2
11954-042
–1.0
–0.04
–0.02
0.02
0.04
0.06
图34. 5 V时的源电流和吸电流能力
图31. AD5672R零代码误差和失调误差与电源电压的关系
4.0
70
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
60
3.5
3.0
50
0xFFFF
2.5
40
VOUT (V)
HITS
0
LOAD CURRENT (A)
SUPPLY VOLTAGE (V)
30
2.0
0xC000
1.5
0x8000
1.0
0x4000
0.5
20
0x0000
0
–1.0
–0.06
1895
1880
1865
1850
1835
1820
1805
1790
1775
1760
1745
1730
1715
1700
0
11954-043
–0.5
11954-039
10
–0.04
–0.02
0
0.02
LOAD CURRENT (A)
0.04
0.06
IDD FULL SCALE (µA)
图35. 3 V时的源电流和吸电流能力
图32. 采用内部基准电压源时的电源电流(IDD )直方图
1.6
1.4
SINKING, VDD = –2.7V
SINKING, VDD = –3.0V
SINKING, VDD = –5.0V
SOURCING, VDD = –5.0V
SOURCING, VDD = –3.0V
SOURCING, VDD = –2.7V
1.0
IDD (mA)
1.4
0.2
–0.2
1.3
1.2
–0.6
–1.4
0
0.005
0.010
0.015
0.020
0.025
11954-044
1.1
–1.0
11954-041
ΔVOUT (V)
0.6
U1284
U1285
U1286
1.5
1.0
0
0.030
LOAD CURRENT (A)
10000
20000
30000
40000
CODE
50000
图36. 电源电流(IDD )与代码的关系
图33. 上裕量/下裕量(ΔVOUT )与负载电流的关系
Rev. A | Page 17 of 33
60000
70000
AD5672R/AD5676R
2.0
2.0
1.8
1.8
FULL-SCALE
1.6
1.6
DAC 1
DAC 2
DAC 3
DAC 4
DAC 5
DAC 5
DAC 7
DAC 8
1.4
ZERO CODE
1.2
EXTERNAL REFERENCE, FULL-SCALE
1.2
1.0
0.8
0.6
0.4
–20
0
20
40
60
80
100
0.2
0
80
120
100
120
TEMPERATURE (°C)
图37. 电源电流(IDD )与温度的关系
2.0
1.8
5
VDD (V)
IDD (mA)
ZERO CODE
3
2
EXTERNAL REFERENCE, FULL-SCALE
0.8
11954-046
0.6
0.4
2.7
3.2
3.7
4.2
200
0.005
VDD (V)
VOUT0 (V)
VOUT1 (V)
VOUT2 (V)
VOUT3 (V)
VOUT4 (V)
VOUT5 (V)
VOUT6 (V)
VOUT7 (V)
4
FULL-SCALE
1.0
180
0.006
1.4
1.2
160
图40. 满量程建立时间
6
1.6
140
TIME (µs)
4.7
0.004
0.003
0.002
1
0.001
0
0
–1
5.2
0
2
VOUT (V)
0.4
–40
11954-045
0.6
VDD = 5.5V
GAIN = +1
INTERNAL REFERENCE = 2.5V
1/4 TO 3/4 SCALE
11954-048
0.8
4
6
8
–0.001
10
TIME (ms)
SUPPLY VOLTAGE (V)
图38. 电源电流(IDD )与电源电压的关系
图41. 上电复位至0 V和中间电平
2.2
3.0
2.0
MIDSCALE, GAIN = 2
2.5
FULL-SCALE
1.8
VOUT (V)
2.0
1.4
ZERO CODE
1.2
1.0
EXTERNAL REFERENCE, FULL-SCALE
1.5
MIDSCALE, GAIN = 1
1.0
0.5
0.6
0.4
2.7
3.2
3.7
4.2
4.7
0
–5
5.2
SUPPLY VOLTAGE (V)
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0
5
TIME (µs)
图42 退出关断模式进入中间电平
图39. 电源电流(IDD )与零代码和满量程的关系
Rev. A | Page 18 of 33
10
11954-050
0.8
11954-047
IDD (mA)
1.6
11954-049
1.0
VOUT (V)
IDD (mA)
1.4
AD5672R/AD5676R
0.004
0.003
0.002
1
VOUT (V)
0.001
0
–0.003
–0.004
15
16
17
18
19
20
21
11954-054
VDD = 5V
GAIN = 1
TD = 25°C
REFERENCE = 2.5V
CODE = 7FFF TO 8000
ENERGY = 1.209376nV-s
–0.002
11954-051
–0.001
2
CH1 50.0mV
22
M1.00s
A CH1
401mV
TIME (µs)
图46. 0.1 Hz至10 Hz输出噪声
图43. 数模转换毛刺脉冲
0.003
1200
VDD = 5V
TA = 25°C
GAIN = 1
INTERNAL REFERENCE = 2.5V
0.002
1000
0.001
800
NSD (nV/√Hz)
VOUT (V)
0
–0.001
CHANNEL 1
CHANNEL 2
CHANNEL 3
CHANNEL 4
CHANNEL 5
CHANNEL 6
CHANNEL 7
–0.002
–0.003
–0.004
FULL SCALE
MID SCALE
ZERO SCALE
600
400
11954-052
–0.006
0
2
4
6
8
10
12
14
16
18
11954-055
200
–0.005
0
10
20
100
1k
10k
FREQUENCY (Hz)
TIME (µs)
1M
图47. 噪声频谱密度(NSD)
图44. 模拟串扰
0
0.012
CHANNEL 1
CHANNEL 2
CHANNEL 3
CHANNEL 4
CHANNEL 5
CHANNEL 6
CHANNEL 7
0.010
0.008
0.006
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–20
–40
–60
THD (dBV)
0.004
0.002
0
–0.002
–80
–100
–120
–0.004
–140
–0.006
–0.008
–0.010
0
2
4
6
8
10
12
14
16
18
20
–160
–180
11954-056
11954-053
VOUT (V)
100k
0
2
4
6
8
10
12
14
16
FREQUENCY (kHz)
TIME (µs)
图45. DAC间串扰
图48. 1 kHz时的总谐波失真(THD)
Rev. A | Page 19 of 33
18
20
AD5672R/AD5676R
2.0
1600
1.8
CL = 0nF
CL = 0.1nF
CL = 1nF
CL = 4.7nF
CL = 10nF
VOUT (V)
1.7
1.6
1.5
1.4
1.3
11954-057
1.2
1.1
1.0
0.10
0.11
0.12
0.13
0.14
0.15
0.16
0.17
0.18
0.19
1400
VDD = 5V
TA = 25°C
1200
1000
800
600
400
200
11954–061
INTERNAL REFERENCE NSD (nV/√Hz)
1.9
0
10
0.20
100
1k
TIME (ms)
图49. 建立时间与容性负载的关系
100k
1M
图52. 内部基准电压源NSD与频率的关系
2.0
2.5020
1.8
2.5015
DEVICE1
DEVICE2
DEVICE3
DEVICE4
DEVICE5
1.6
2.5010
DAC 1
DAC 2
DAC 3
DAC 4
DAC 5
DAC 6
DAC 7
DAC 8
1.2
1.0
0.8
2.5005
VREF (V)
1.4
VOUT (V)
10k
FREQUENCY (Hz)
2.5000
2.4995
0.6
2.4990
0.4
80
100
120
140
160
180
2.4980
–40
200
TIME (µs)
0.2
RESET
MIDSCALE,MIDSCALE,
GAINGAIN
= 1= 1
0.1
1
VOUT AT ZS (V)
2
ZERO SCALE, GAIN = 1
TIME (µs)
40
0
60
11954-059
VOUT AT MS (V)
0.3
20
0
20
40
60
80
100
图53. 内部基准电压(VREF )与温度的关系（A级）
3
0
–20
TEMPERATURE (°C)
图50. 建立时间(5.5 V)
0
–20
11954-062
0
2.4985
11954-058
0.2
图51. 硬件复位
Rev. A | Page 20 of 33
120
AD5672R/AD5676R
2.5020
2.50050
TA = 25°C
DEVICE1
DEVICE2
DEVICE3
DEVICE4
DEVICE5
2.5015
2.5010
2.50045
2.5000
2.50025
2.4990
2.50020
2.4985
2.50015
–20
0
20
40
60
80
100
120
TEMPERATURE (°C)
VDD = 5V
TA = 25°C
2.5025
2.5020
2.5015
2.5010
2.5005
11954-064
2.5000
–0.025
–0.015
–0.005
0.005
0.015
LOAD CURRENT (A)
3.0
3.5
4.0
4.5
5.0
5.5
图56. 内部基准电压(VREF )与电源电压(VDD )的关系
2.5035
2.4995
–0.035
2.50010
2.5
VDD (V)
图54. 内部基准电压(VREF )与温度的关系（B级）
VREF (V)
DEVICE3
2.4995
2.4980
–40
DEVICE2
2.50030
11954-065
VREF (V)
2.50035
11954-063
VREF (V)
2.5005
2.5030
DEVICE1
2.50040
0.025
0.035
图55. 内部基准电压(VREF )与负载电流和电源电压(VDD )的关系
Rev. A | Page 21 of 33
AD5672R/AD5676R
术语
相对精度或积分非线性(INL)
输出电压建立时间
对于DAC，相对精度或积分非线性是指DAC输出与通过DAC
输出电压建立时间是指对于一个¼至¾满量程输入变化，
传递函数的两个端点的直线之间的最大偏差，单位为LSB。
DAC输出建立为指定电平所需的时间。该时间从SYNC上
升沿开始测量。
差分非线性(DNL)
差分非线性是指任意两个相邻编码之间所测得变化值与理
数模转换毛刺脉冲
想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线
数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入
性可确保单调性。这些DAC通过设计保证单调性。
到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的
面积，用nV-sec表示，数字输入代码在主进位跃迁中改变
零代码误差
1 LSB(0x7FFF至0x8000)时进行测量。
零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的
输出误差。理想输出为0 V。零编码误差始终为正值，因为
数字馈通
在DAC和输出放大器中的失调误差的共同作用下，DAC输
数字馈通衡量从 DAC 的数字输入注入到 DAC 的模拟输出
出不能低于0 V。零代码误差用mV表示。
的脉冲，但在 DAC 输出未更新时进行测量。
单位为 nV-sec，测
满量程误差
反之亦然。
量数据总线上发生满量程编码变化时的情况，即全 0 至全 1，
满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时
的输出误差。理想输出为VDD − 1 LSB。满量程误差用满量
程范围的百分比(% FSR)表示。
基准馈通
基准馈通是指DAC输出未更新时的DAC输出端的信号幅度
与基准输入之比，用dB表示。
增益误差
增益误差衡量DAC的量程误差，是指DAC传递特性的斜率
噪声频谱密度
与理想值之间的偏差，用% FSR表示。
噪声频谱密度衡量内部产生的随机噪声。随机噪声表示为
频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平，
偏置误差漂移
然后测量输出端噪声。单位为nV/√Hz。
失调误差漂移衡量失调误差随温度的变化，用µV/℃表示。
直流串扰
失调误差
直流串扰是一个DAC输出电平因响应另一个DAC输出变化
失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之
而发生的直流变化。其测量方法是让一个DAC发生满量程
间的差值，用mV表示。失调误差是通过将代码256载入
输出变化(或软件关断并上电)，同时监控另一个保持中间
DAC寄存器测得的。该值可以为正，也可为负。
电平的DAC。单位为μV。
直流电源抑制比(PSRR)
负载电流变化引起的直流串扰用来衡量一个DAC的负载电流
直流电源抑制比表示DAC的输出受电源电压变化影响的程
变化对另一个保持中间电平的DAC的影响。单位为μV/mA。
度。PSRR指DAC满量程输出的条件下VOUT变化量与VDD变
化量之比，用mV/V表示。VREF保持在2 V，而VDD的变化范
围为±10%。
数字串扰
数字串扰是指一个输出为中间电平的DAC，其输出因响应
另一个DAC的输入寄存器的满量程编码变化(全0至全1或相
反)而引起的毛刺脉冲，该值在独立模式下进行测量，用
nV-sec表示。
Rev. A | Page 22 of 33
AD5672R/AD5676R
模拟串扰
总谐波失真(THD)
模拟串扰是指一个DAC的输出因响应另一个DAC输出的变
总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形
化引起毛刺脉冲，它的测量方法是：先向一个DAC加载满
式的差别。正弦波用作DAC的参考，而THD用来衡量DAC
量程代码变化(全0至全1或相反)，然后执行软件LDAC并监
输出端存在的谐波。单位为dB。
控数字编码未改变的DAC输出。毛刺面积用nV-sec表示。
基准电压温度系数(TC)
DAC间串扰
基准电压源TC衡量基准输出电压随温度的变化。基准电压
DAC间串扰是指一个DAC的输出因响应另一个DAC的数字
源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准
编码变化和后续的模拟输出变化，而引起的毛刺脉冲，其
电压输出在给定温度范围内的最大变化，用ppm/℃表示，
测量方法是使用写入和更新命令让一个通道发生满量程编
计算公式如下：
码变化(全0到全1，或相反)，同时监控处于中间电平的另
一个通道的输出。毛刺的能量用nV-sec表示。
乘法带宽
乘法带宽衡量DAC内放大器的有限带宽。参考端的正弦波
其中：
(DAC加载满量程编码)出现在输出端。乘法带宽指输出幅
VREF (MAX)是在整个温度范围内测量的最大基准电压输出。
度降至输入幅度以下3 dB时的频率。
VREF (MIN)是在整个温度范围内测量的最小基准电压输出。
VREF (NOM)是2.5 V的标称基准输出电压。
Temp Range为额定温度范围−40℃至+125℃。
Rev. A | Page 23 of 33
AD5672R/AD5676R
工作原理
VREF
数模转换器
AD5672R/AD5676R分别为8通道、12/16位、串行输入、电压
R
输出DAC，内置基准电压源，采用2.7 V至5.5 V电源供电。数
据 通 过 三 线 式 串 行 接 口 以 24位 字 格 式 写 入 AD5672R/
R
AD5676R。AD5672R/AD5676R内置一个上电复位电路，确
R
保DAC输出上电至已知的输出状态。这些器件还有软件关
TO OUTPUT
AMPLIFIER
断模式，可以将典型功耗降至1 µA。
传递函数
内部基准电压源默认使能。
R
输出放大器的增益默认设置为1。可使用增益选择引脚
(GAIN)将其设置为×1或×2。当该引脚与GND相连时，所
11954-067
R
有8个DAC的输出范围均为0 V至VREF。如果该引脚与VLOGIC
相连，则所有8个DAC的输出范围为0 V至2 x VREF。
图58. 电阻串结构
内部基准电压源
DAC架构
AD5672R/AD5676R采用分段式串DAC架构，内置输出缓冲
器。图57显示了内部功能框图。
AD5672R/AD5676R的片内基准电压源在上电时使能，可以
通过写入控制寄存器予以禁用。详见“内部基准电压源设
置”部分。
VREF
AD5672R/AD5676R内置一个2.5 V、2 ppm/℃基准电压源，满
2.5V
REF
量程输出为2.5 V或5 V，具体取决于GAIN引脚的状态。器件
的内部基准电压通过VREFOUT引脚提供。该经过缓冲的基准
REF (+)
DAC
REGISTER
RESISTOR
STRING
REF (–)
GND
电压源能够驱动高达15 mA的外部负载。
VOUTX
GAIN
(GAIN = 1 OR 2)
11954-066
INPUT
REGISTER
输出放大器
输出缓冲放大器在其输出端产生轨到轨电压，输出范围为
图57. DAC单通道架构框图
0 V至VREF。实际范围取决于VREF的值、GAIN引脚、偏置误
电阻串结构如图58所示。载入DAC寄存器的代码决定抽取
差和增益误差。GAIN引脚选择输出的增益。如果GAIN引
电阻串上哪一个节点的电压，以馈入输出放大器。抽取电
脚连接到GND，则所有8路输出的增益均为1，且输出范围
压的方法是将开关之一闭合并将电阻串连接到放大器。串
为0 V至VREF。如果GAIN引脚连接到VLOGIC，则所有8路输出
中的各电阻具有相同的值R，因此串DAC必定是单调的。
的增益均为2，且输出范围为0 V至2 x VREF。
它们能将并联的1 kΩ和10 nF负载驱动至GND。压摆率为
0.8 V/µs，¼至¾量程建立时间为5 µs。
Rev. A | Page 24 of 33
AD5672R/AD5676R
串行接口
表9. 命令定义
AD5672R/AD5676R的三线式串行接口(SYNC、SCLK和SDI)
与SPI、QSPI™和MICROWIRE接口标准以及大多数DSP兼
容。典型写序列的时序图参见图2。AD5672R/AD5676R带
有一个SDO引脚，允许用户以菊花链形式将多个器件连接
在一起(参见“菊花链操作”部分)或进行回读。
输入移位寄存器
AD5672R/AD5676R的输入移位寄存器为24位宽。数据以
MSB优先方式载入(DB23)，并且前四位为命令位C3至C0
(见表9)，然后是4位DAC地址A3至A0(见表10)，最后是数
据字位。
AD5672R和AD5676R的数据字分别包括12位和16位输入编
码，其后是4个和0个无关位(参见图59和图60)。这些数据
位在SCLK的24个下降沿传送至输入寄存器，并在SYNC上
升沿进行更新。
C3
0
0
命令
C2 C1
0
0
0
0
C0
0
1
0
0
0
0
0
0
1
1
1
1
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
…
1
1
…
1
0
…
1
0
…
1
描述
无操作
写入输入寄存器n，其中n = 1至8，取决于
表10中的地址位所选择的DAC(与LDAC相关)
以输入寄存器n的内容更新DAC寄存器n
写入并更新DAC通道n
DAC关断/上电
硬件LDAC屏蔽寄存器
软件复位(上电复位)
内部基准电压源设置寄存器
设置DCEN寄存器(菊花链使能)
设置回读寄存器(回读使能)
用输入数据同时更新所有通道的输入寄存器
用输入数据同时更新所有通道的DAC寄存器
和输入寄存器
保留
保留
命令在个别DAC通道、DAC组合通道或所有DAC上执行，
具体取决于所选的地址位。
表10. 地址命令
A3
0
0
0
0
0
0
0
0
A0
0
1
0
1
0
1
0
1
选定的通道1
DAC 0
DAC 1
DAC 2
DAC 3
DAC 4
DAC 5
DAC 6
DAC 7
可使用地址位来选择任意组合的DAC通道。
DB23 (MSB)
C3
C2
DB0 (LSB)
C1
C0
A3
A2
A1
A0
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
DATA BITS
ADDRESS BITS
11954-068
COMMAND BITS
图59. AD5672R输入移位寄存器内容
DB23 (MSB)
C3
C2
DB0 (LSB)
C1
C0
A3
A2
A1
A0
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DATA BITS
COMMAND BITS
ADDRESS BITS
11954-069
1
通道地址[3:0]
A1
0
0
1
1
0
0
1
1
A2
0
0
0
0
1
1
1
1
图60. AD5676R输入移位寄存器内容
Rev. A | Page 25 of 33
AD5672R/AD5676R
独立操作
68HC11*
拉低SYNC线即开始写序列。来自SDI线的数据在SCLK的
MOSI
下降沿进入24位输入移位寄存器。输入24个数据位的最后
一位后，应将SYNC拉高。接着执行编程功能，即DAC寄
存器内容会根据LDAC发生变化和/或工作模式会改变。如
AD5672R/
AD5676R
SDI
SCK
SCLK
PC7
SYNC
PC6
LDAC
MISO
果SYNC在第24个时钟之前变为高电平，则会被视为有效
SDO
帧，进而可能向DAC中载入无效数据。必须在下一个写序
SDI
列之前至少将SYNC拉高20 ns(单通道，见图2中的t8)，这样
AD5672R/
AD5676R
才能用SYNC下降沿启动下一个写序列。在写序列之间空
闲时，SYNC应处于电轨电平，以进一步降低功耗。SYNC
SCLK
线在24个SCLK的下降沿保持为低电平，DAC则会在SYNC
SYNC
的上升沿更新。
LDAC
SDO
当数据传送至寻址DAC的输入寄存器后，在SYNC线为高
电平时拉低LDAC，所有DAC寄存器和输出端都会更新。
SDI
写命令和更新命令
写入输入寄存器n(取决于LDAC)
SCLK
命令0001允许用户逐个写入各个DAC的专用输入寄存器。
SYNC
当 LDAC为 低 电 平 时 ， 输 入 寄 存 器 是 透 明 的 ( 如 果 不 由
LDAC
SDO
LDAC屏蔽寄存器控制)。
11954-070
AD5672R/
AD5676R
图61. 以菊花链方式连接AD5672R/AD5676R
以输入寄存器n的内容更新DAC寄存器n
命令0010会在DAC寄存器和输出中加载选定输入寄存器的
当SYNC为低电平时，SCLK引脚不断施加到输入移位寄存
内容并直接更新DAC输出。
器。如果施加24个以上的时钟脉冲，数据将溢出输入移位
寄存器，而出现在SDO线上。此数据在SCLK上升沿逐个输
写入和更新DAC通道n(与LDAC无关)
出，并在SCLK的下降沿有效。通过将该线路连接到菊花链
命令0011允许用户写入DAC寄存器并直接更新DAC输出。
中下一个DAC的SDI输入，即可构成菊花链接口。系统中
的每个DAC都需要24个时钟脉冲，因此总时钟周期数必须
菊花链操作
对于包含数个DAC的系统，可使用SDO引脚来将多个器件
以菊花链形式连接在一起；该功能通过软件可执行菊花链
使能(DCEN)命令来使能。命令1000保留用于该DCEN功能
(见表9)。通过将DCEN寄存器的位DB0置1可以使能菊花链
模式。默认设置为独立模式，其中DB0 = 0。表11列出了该
位的状态与器件工作模式的对应关系。
表11. 菊花链使能(DCEN)寄存器
DB0
0
1
描述
独立模式(默认)
DCEN模式
等于24 x N，其中N为要更新的器件总数。如果SYNC在并非
24倍数的时钟周期上变为高电平，则会被视为有效帧，进
而可能向DAC中载入无效数据。当所有器件的串行传输都
完成时，SYNC变为高电平，这样可以锁存菊花链中各器
件的输入数据，防止额外的数据进入输入移位寄存器。串
行时钟可以是连续时钟或选通时钟。如果SYNC在正确的
时钟周期数内保持为低电平，则使用连续的SCLK时钟源。
在门控时钟模式下，应采用包含确切时钟周期数的连续时
钟，在最后一个时钟周期结束后必须拉高SYNC以锁存数据。
Rev. A | Page 26 of 33
AD5672R/AD5676R
回读操作
表12. 工作模式
回读模式通过软件可执行回读命令来调用。如果通过控制
工作模式
正常工作
关断模式
1 kΩ接GND
三态
寄存器中的菊花链模式禁用位禁用了SDO输出，则读操作
期间会自动启用该输出，之后再次禁用。命令1001保留用
于回读功能。该命令与DAC A至DAC D地址位之一配合使
用来选择要读取的寄存器。注意，回读期间只能选择一个
DAC寄存器。余下的三个地址位应设为逻辑0。写序列中的
余下数据位都是无关位。如果选择了多个位或未选择任何
位，则默认回读DAC通道0。在下一次SPI写操作期间，
SDO输出端的数据包含之前寻址寄存器的数据。
PD1
0
PD0
0
0
1
1
1
当输入移位寄存器中的PD1和PD0两位均设为0时，器件
正常工作，5 V时正常模式功耗为1 mA。但在两种关断模
式下，5 V时电源电流典型值降至1 µA。此外，输出级从放
大器输出切换为已知值的电阻网络，这是有好处的，因
为在关断模式下器件的输出阻抗是已知的。有两种不同
例如，回读通道0的DAC寄存器时，执行以下序列：
的关断选项：输出通过1 kΩ电阻内部连接到GND，或者保
1. 将0x900000写入AD5672R/AD5676R输入寄存器。这会
持开路状态(三态)。图62显示了输出级。
将器件配置为读取模式，同时选中通道0的DAC寄存
器。注意，从DB15至DB0的所有数据位都是无关位。
2. 然 后 执 行 第 二 个 写 操 作 ， 写 入 无 操 作 (NOP)条 件
AMPLIFIER
DAC
0x000000。在此写入期间，来自寄存器的数据在SDO线
VOUT
位则包含DB19至DB4 DAC寄存器内容。
POWER-DOWN
CIRCUITRY
关断工作模式
AD5672R/AD5676R支持两种独立的关断模式。命令0100用
RESISTOR
NETWORK
11954-071
路上逐个输出。DB23至DB20包含未定义的数据，后16
图62. 关断期间的输出级
于关断功能(见表9)。这些关断模式可通过软件编程，方法
是设置输入移位寄存器中的16个位(位DB15至位DB0)。每
在关断模式有效时，偏置发生器、输出放大器、电阻串
个DAC通道对应两个位。表12列出了这两个位的状态与器
以及其它相关线性电路全部关断。然而，关断期间DAC
件工作模式的对应关系。
寄存器的内容不受影响。器件处于关断模式时，DAC寄
通过设置相应位，可以关断任意或所有DAC(DAC A至DAC
D)，使其进入选定模式。表13列出了关断/上电期间输入移
位寄存器的内容。
存器可以更新。当VDD = 5 V时，退出关断模式所需时间
通常为2.5 µs。
要进一步降低功耗，可以关闭片内基准电压源。参见
“内部基准电压源设置”部分。
表13. 关断/上电操作的24位输入移位寄存器内容
[DB23:DB20]
0100
1
DB19
0
[DB18:DB16]
XXX1
DAC 7
[DB15: B14]
[PD1:PD0]
DAC 6
[DB13: B12]
[PD1:PD0]
DAC 5
[DB11: B10]
[PD1:PD0]
DAC 4
[DB9:DB8]
[PD1:PD0]
X表示无关。
Rev. A | Page 27 of 33
DAC 3
[DB7:DB6]
[PD1:PD0]
DAC 2
[DB5:DB4]
[PD1:PD0]
DAC 1
[DB3:DB2]
[PD1:PD0]
DAC 0
[DB1:DB0]
[PD1:PD0]
AD5672R/AD5676R
加载DAC(硬件LDAC引脚)
DAC迟延更新(LDAC变为低电平)
AD5672R/AD5676R DAC具有由两个寄存器库组成的双缓
利用命令0001将数据输入输入寄存器时，LDAC保持高电
冲接口：输入寄存器和DAC寄存器。用户可以写入任意组
平。在SYNC变为高电平后通过拉低LDAC，异步更新所有
合的输入寄存器。DAC寄存器更新由LDAC引脚控制。
DAC输出。此时在LDAC的下降沿进行更新。
DAC即时更新(LDAC保持低电平)
LDAC屏蔽寄存器
利用命令0001将数据输入输入寄存器时，LDAC保持低电
命令0101保留用于该软件LDAC功能。地址位被忽略。使
平。被寻址的输入寄存器和DAC寄存器均会在SYNC的上
用命令0101写入DAC将加载4位LDAC寄存器(DB3至DB0)。
升沿更新，并且输出开始发生变化(见表15)。
各通道的默认值为0，即LDAC引脚正常工作。将这些位设
为1时，可强制该DAC通道忽略LDAC引脚上发生的高低跃
迁，不管硬件LDAC引脚的状态如何。在用户希望选择由哪
AMPLIFIER
12-/16-BIT
DAC
VREF
LDAC
个通道来响应LDAC引脚的应用中，这种灵活性非常有用。
VOUTX
利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引
脚(见表14)。如果将某一DAC通道的LDAC位(DB0至DB3)
DAC
REGISTER
设为0，则意味着该通道的更新受硬件LDAC引脚的控制。
SCL
SDA
12664-072
INPUT
REGISTER
INTERFACE
LOGIC
图63. 单个DAC的输入加载电路示意图
表14. LDAC覆写定义
加载LDAC寄存器
LDAC位(DB3至DB0)
LDAC引脚
LDAC操作
0000
1111
1或0
X1
由LDAC引脚决定。
DAC通道更新并覆盖LDAC引脚。DAC通道视LDAC为1。
1
X表示无关。
表15. 写命令和LDAC引脚真值表1
命令
0001
描述
写入输入寄存器n
(取决于LDAC)
0010
以输入寄存器n的内容
更新DAC寄存器n
0011
写入并更新DAC通道n
1
2
硬件LDAC引脚状态
VLOGIC
GND2
VLOGIC
GND
VLOGIC
GND
输入寄存器内容
数据更新
数据更新
无变化
无变化
数据更新
数据更新
DAC寄存器内容
无变化(无更新)
数据更新
用输入寄存器内容更新
用输入寄存器内容更新
数据更新
数据更新
当硬件LDAC引脚上发生高电平至低电平转换时，始终会以LDAC屏蔽寄存器未屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。
当LDAC永久接为低电平时，LDAC屏蔽位会被忽略。
Rev. A | Page 28 of 33
AD5672R/AD5676R
硬件复位(RESET)
回流焊
RESET引脚是低电平有效复位引脚，可用于将输出清零至
与所有IC基准电压电路一样，基准电压值存在焊接工艺引
零电平或中间电平。用户可通过RESET选择引脚来选择清
入的偏移。ADI公司执行称为预调理的可靠性测试，以最
零代码值。RESET引脚必须至少保持一定时间(间表5)的低
大程度地减少将器件焊接到电路板而造成的影响。上文引
电平才能完成该操作。当RESET信号变回高电平后，输出
用的输出电压规格包含此可靠性测试的影响。
会保持为清零值，直到设置新值。当RESET引脚为低电平
时，无法用新值更新输出。还有一个软件可执行的复位功
图64显示了通过可靠性测试(预调理)测得的回流焊(SHR)影响。
能，它可将DAC复位至上电复位代码。命令0110用于该软
35
件复位功能(见表9)。上电复位期间，LDAC或RESET引脚
上的所有事件都会被忽略。
30
POSTSOLDER
HEAT REFLOW
复位选择引脚(RSTSEL)
25
PRESOLDER
HEAT REFLOW
HITS
AD5672R/AD5676R具有上电复位电路，可以在上电时控制
输出电压。通过将RSTSEL引脚与低电平相连，输出会上电
20
15
至零电平。请注意，这在DAC的线性区域之外；通过将
10
RSTSEL引脚与高电平相连，VOUTx会上电至中间电平。输
出一直保持该电平，直到对DAC执行有效的写序列。
内部基准电压源设置
0
2.497
片内基准电压源在上电时默认开启。要降低功耗，可通过
11954-073
5
2.498
2.499
2.500
2.501
2.502
VREF (V)
设置控制寄存器中的软件可编程位DB0来关闭此基准电压
图64. 焊接热回流基准电压偏移
源。表16列出了该位的状态与工作模式的对应关系。命令
0111用于内部基准电压源的设置(参见表9)。表16列出了内
长期温度漂移
部基准电压源设置期间输入移位寄存器中各位的状态与器
图65显示在150℃下经过1000小时使用寿命测试后VREF值的
件工作模式的对应关系。
变化情况。
表16. 基准电压源设置寄存器
内部基准电压源设置寄存器(DB0)
0
1
70
操作
基准电压源开启(默认)
基准电压源关闭
0 HOURS
168 HOURS
500 HOURS
1000 HOURS
60
50
HITS
40
30
20
11954-074
10
0
2.498
2.499
2.500
VREF (V)
2.501
2.502
图65. 1000小时后的基准电压漂移
表17. 内部基准电压源设置命令的24位输入移位寄存器内容1
DB23 (MSB)
DB22
DB21
0
1
1
命令位(C3至C0)
1
DB20
1
DB19
X
DB18
DB17
X
X
地址位(A3至A0)
X表示无关。
Rev. A | Page 29 of 33
DB16
X
DB15 to DB1
X
无关
DB0 (LSB)
1/0
基准电压源设置寄存器
AD5672R/AD5676R
3
热滞
FIRST TEMPERATURE SWEEP
SUBSEQUENT TEMPERATURE SWEEPS
热滞是指当温度从环境温度变冷再变热之后回到环境温度
时基准电压上出现的电压差。
2
然后变为+125℃，再回到环境温度。然后，测得两次环境
HITS
热滞数据如图66所示。其测量条件是从环境温度变为−40℃，
温度下测量结果之间的偏差VREF，如图66中的蓝色部分所
示。接着，立即重复相同的温度切换和测量，其结果如图
1
0
–130 –110
11954-075
66中的红色部分所示。
–90
–70
–50
–30
–10
DISTORTION (ppm)
图66. 热滞
Rev. A | Page 30 of 33
10
30
50
70
AD5672R/AD5676R
应用信息
AD5672R/AD5676R与SPORT的接口
电源建议
AD5672R/AD5676R通常由以下电源供电：VDD = 3.3 V和
VLOGIC = 1.8 V。
ADI公司的ADSP-BF527有一个SPORT串行端口。图69显示
如何利用一个SPORT接口来控制AD5672R/AD5676R。
ADP7118可用来为VDD引脚供电。ADP160可用来为VLOGIC引
AD5672R/
AD5676R
脚供电。该设置如图67所示。ADP7118可采用最高20 V的输
入电压工作。ADP160可采用最高5.5 V的输入电压工作。
SPORT_TFS
SPORT_TSCK
SPORT_DTO
3.3V: VDD
ADP160
1.8V: VLOGIC
LDO
GPIO0
GPIO1
11954-176
LDO
SYNC
SCLK
SDI
LDAC
RESET
11954-077
ADP7118
5V
INPUT
ADSP-BF531
图69. SPORT接口
图67. AD5672R/AD5676R的低噪声电源解决方案
微处理器接口
布局布线指南
AD5672R/AD5676R的微处理器接口是通过串行总线实现
在任何注重精度的电路中，精心考虑电源和接地回路布
的，使用与DSP处理器和微控制器兼容的标准协议。通信
局 都 有 助 于 确 保 达 到 规 定 的 性 能 。 安 装 AD5672R/
通道需要一个三线或四线接口，该接口包含一个时钟信
AD5676R所用的印刷电路板(PCB)应经过专门设计，使
号、一个数据信号和一个同步信号。这些器件需要24位数
其http://www.analog.com/AD5697R?scr=AD5697R.pdf位于
据字，数据在SYNC的上升沿有效。
模拟平面。
AD5672R/AD5676R与ADSP-BF531的接口
AD5672R/AD5676R必须具有足够大的10 µF电源旁路电容，
AD5672R/AD5676R的SPI接口能够轻松连接到业界标准
与每个电源上的0.1 µF电容并联，并且尽可能靠近封装，最
DSP和微控制器。图68显示AD5672R/AD5676R连接到ADI
好是正对着该器件。10 µF电容应为钽珠型电容。0.1 μF电容
公司的Blackfin® DSP。该Blackfin处理器集成了一个SPI端口，
必须具有低有效串联电阻(ESR)和低有效串联电感(ESI)，
可直接与AD5672R/AD5676R的SPI引脚相连。
如高频时提供低阻抗接地路径的普通陶瓷型电容，以便处
理内部逻辑开关所引起的瞬态电流。
在一个电路板上使用多个器件的系统中，提供一定的散热
AD5672R/
AD5676R
能力通常有助于功率耗散。
ADSP-BF531
LDAC
RESET
热效应。
AD5672R/
AD5676R
图68. ADSP-BF531接口
GND
PLANE
BOARD
电路板
图70. 焊盘与电路板的连接
Rev. A | Page 31 of 33
11954-078
PF9
PF8
可以扩大器件上的GND平面(如图70所示)，以提供自然散
SYNC
SCLK
SDI
11954-076
SPISELx
SCK
MOSI
AD5672R/AD5676R
电流隔离接口
CONTROLLER
在很多过程控制应用中，都需要在控制器和被控制单元之
SERIAL
CLOCK IN
间放置一个隔栅，以保护和隔离控制电路，防止危险的共
模电压破坏电路。ADI公司的iCoupler®产品可隔离高于2.5 kV
SERIAL
DATA OUT
的电压。AD5672R/AD5676R具有串行负载结构，其接口线
保持在最低数量，因此非常适合做隔离接口。图71显示使
SYNC
ADuM14001
VIA
VIB
VIC
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
VOA
VOB
VOC
用ADuM1400时与AD5672R/AD5676R的4通道隔离接口。
LOAD DAC
OUT
VID
1
为清楚起见略去其它引脚。
图71. 隔离接口
Rev. A | Page 32 of 33
VOD
TO
SDI
TO
SYNC
TO
LDAC
11954-079
欲了解更多信息，请访问http://www.analog.com/icoupler。
TO
SCLK
AD5672R/AD5676R
外形尺寸
6.60
6.50
6.40
20
11
4.50
4.40
4.30
1
6.40 BSC
10
PIN 1
0.65
BSC
1.20 MAX
0.15
0.05
COPLANARITY
0.10
0.30
0.19
0.20
0.09
SEATING
PLANE
8°
0°
0.75
0.60
0.45
符合JEDEC标准MO-153-AC
图72. 20引脚超薄紧缩小型封装[TSSOP]
(RU-20)
图示尺寸单位：mm
订购指南
型号1
AD5672RBRUZ
AD5672RBRUZ-REEL7
AD5676RARUZ
AD5676RARUZ-REEL7
AD5676RBRUZ
AD5676RBRUZ-REEL7
EVAL-AD5676RSDZ
1
分辨率
12位
12位
16位
16位
16位
16位
16位
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
精度
±1 LSB INL
±1 LSB INL
±8 LSB INL
±8 LSB INL
±3 LSB INL
±3 LSB INL
基准源温度系数(ppm/℃)
2(典型值)
2(典型值)
5(典型值)
5(典型值)
2(典型值)
2(典型值)
Z = 符合RoHS标准的器件。
I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。
©2014–2015 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11954sc -0-2/15(A)
Rev. A | Page 33 of 33
封装描述
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
AD5676R评估板
封装选项
RU-20
RU-20
RU-20
RU-20
RU-20
RU-20