双通道、12位 nano DAC+， 内置2 ppm/°C基准电压源和I2C接口 AD5697R 产品特性 功能框图 VDD VREF GND AD5697R 2.5V REFERENCE VLOGIC SDA A1 INTERFACE LOGIC SCL 偏置误差：±1.5 mV(最大值) 增益误差：±0.1% FSR(最大值) 高驱动能力：20 mA，0.5 V(供电轨) 用户可选增益：1或2(GAIN引脚) 复位到零电平或中间电平(RSTSEL引脚) 1.8 V逻辑兼容 低毛刺：0.5 nV-sec 400 kHz I2C兼容型串行接口 鲁棒的HBM(额定值为3.5 kV)和FICDM ESD(额定值为1.5 kV) 性能 低功耗：3.3 mW(3 V) 2.7 V至5.5 V电源 温度范围：−40°C至+105°C INPUT REGISTER DAC REGISTER STRING DAC A VOUTA BUFFER INPUT REGISTER DAC REGISTER STRING DAC B VOUTB BUFFER A0 LDAC RESET POWER-ON RESET GAIN = ×1/×2 RSTSEL GAIN POWERDOWN LOGIC 11253-001 低漂移2.5 V基准电压源：2 ppm/°C(典型值) 小型封装：3 mm × 3 mm、16引脚LFCSP 总不可调整误差(TUE)：±0.1% FSR(最大值) 图1. 应用 基站功率放大器 过程控制(可编程逻辑控制器[PLC] I/O卡) 工业自动化 数据采集系统 概述 AD5697R属于nanoDAC+™系列，是一款低功耗、双通道、 12位缓冲电压输出数模转换器(DAC)。该器件内置2.5 V、 2 ppm/˚C内部基准电压源(默认使能)和增益选择引脚，满量 程输出为2.5 V(增益=1)或5 V(增益=2)。它采用2.7 V至5.5 V单 电源供电，通过设计保证单调性，并具有小于0.1% FSR的增益 误差和1.5 mV的偏置误差性能。该器件提供3 mm × 3 mm LFCSP 和TSSOP封装。 AD5697R还内置一个上电复位电路和一个RSTSEL引脚，确 保DAC输出上电至零电平或中间电平，直到执行一次有效 的写操作为止。它具有各通道独立掉电特性，在掉电模式 下，器件在3 V时的功耗降至4 µA。 AD5697R采用多功能双线式串行接口，时钟速率最高达 400 kHz，包含一个为1.8 V/3 V/5 V逻辑电平准备的VLOGIC 引脚。 Rev. 0 表1. 双通道nanoDAC+器件 接口 SPI I2 C 基准电压源 内部 外部 内部 外部 16位 AD5689R AD5689 12位 AD5687R AD5687 AD5697R 产品特色 1. 精确直流性能。 总不可调整误差(TUE)：±0.1% FSR(最大值) 偏置误差：±1.5 mV(最大值) 增益误差：±0.1% FSR(最大值) 2. 低漂移2.5 V片内基准电压源。 典型温度系数为2 ppm/°C 最大温度系数为5 ppm/°C 3. 两种封装选择。 3 mm × 3 mm、16引脚LFCSP 16引脚TSSOP Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5697R 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 功能框图 ......................................................................................... 1 概述.................................................................................................. 1 产品特色 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 交流特性.................................................................................... 5 时序特性.................................................................................... 6 绝对最大额定值............................................................................ 7 ESD警告..................................................................................... 7 引脚配置和功能描述 ................................................................... 8 典型性能参数 ................................................................................ 9 术语................................................................................................ 15 工作原理 ....................................................................................... 17 数模转换器 ............................................................................. 17 传递函数.................................................................................. 17 DAC架构 ................................................................................. 17 串行接口.................................................................................. 18 写命令和更新命令 ................................................................ 18 串行操作.................................................................................. 19 写操作 ...................................................................................... 19 读操作 ...................................................................................... 20 多DAC回读序列 .................................................................... 20 掉电工作模式 ......................................................................... 21 加载DAC(硬件LDAC引脚) ................................................. 22 LDAC 屏蔽寄存器................................................................. 22 硬件复位(RESET) .................................................................. 23 复位选择引脚(RSTSEL) ....................................................... 23 内部基准电压源设置............................................................ 23 回流焊 ...................................................................................... 23 长期温度漂移 ......................................................................... 23 热滞 .......................................................................................... 24 应用信息 ....................................................................................... 25 微处理器接口 ......................................................................... 25 AD5697R与ADSP-BF531的接口......................................... 25 布局布线指南 ......................................................................... 25 电流隔离接口 ......................................................................... 25 外形尺寸 ....................................................................................... 26 订购指南.................................................................................. 26 修订历史 2013年2月—修订版0：初始版 Rev. 0 | Page 2 of 28 AD5697R 技术规格 除非另有说明，VDD = 2.7 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。RL = 2 kΩ；CL = 200 pF。 表2. 参数 静态性能1 分辨率 相对精度 差分非线性 零代码误差 偏置误差 满量程误差 增益误差 总不可调整误差 最小值 12 阻性负载3 负载调整率 短路电流4 供电轨上的负载阻抗5 上电时间 基准输入 输出电压6 基准电压源温度系数7, 8 输出阻抗2 输出电压噪声2 输出电压噪声密度2 负载调整率(源电流)2 负载调整率(吸电流)2 输出电流负载能力2 电压调整率2 长期稳定性/漂移2 热滞2 逻辑输入2 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 测试条件/注释 ±1 ±1 0.15 ±2 ±3 ±2 µV µV/mA µV 单通道、满量程输出变化引起 负载电流变化引起 (各通道)掉电引起 增益 = 1 增益 = 2；参见图26 RL = ∞ RL = 1 kΩ 80 V V nF nF kΩ µV/mA 80 µV/mA 40 25 2.5 mA Ω µs 0.4 +0.1 +0.01 ±0.02 ±0.01 0 0 ±1 ±1 1.5 ±1.5 ±0.1 ±0.1 ±0.1 ±0.2 VREF 2 × VREF 2 10 容性负载稳定性 单位 Bits LSB LSB mV mV % FSR % FSR % FSR % FSR µV/°C ppm mV/V ±0.12 偏置误差漂移2 增益温度系数2 直流电源抑制比2 直流串扰2 输出特性2 输出电压范围 典型值 最大值 1 2.4975 2 0.04 12 240 20 40 ±5 100 12 125 25 2.5025 5 ±2 0.3 × VLOGIC 0.7 × VLOGIC 2 Rev. 0 | Page 3 of 28 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 外部基准电压源；增益 = 2；TSSOP 内部基准电压源；增益 = 1；TSSOP 用FSR/°C表示 DAC代码 = 中间电平；VDD = 5 V ± 10% 5 V ± 10%，DAC代码 = 中间电平； −30 mA ≤ IOUT ≤ +30 mA 3 V ± 10%，DAC代码 = 中间电平； −20 mA ≤ IOUT ≤ +20 mA 参见图26 退出掉电模式；VDD = 5 V V ppm/°C Ω µV p-p nV/√Hz µV/mA µV/mA mA µV/V ppm ppm ppm 环境温度 参见“术语”部分 µA V V pF 每引脚 0.1 Hz至10 Hz 环境温度下；f = 10 kHz，CL = 10 nF 环境温度 环境温度 VDD ≥ 3 V 环境温度 处于125°C下1000小时后 第一个周期 其它周期 AD5697R 参数 逻辑输出(SDA) 2 输出低电压VOL 悬空态输出电容 电源要求 VLOGIC ILOGIC VDD IDD 正常模式9 全掉电模式10 1 2 3 4 最小值 典型值 最大值 单位 测试条件/注释 0.4 V pF ISINK = 3 mA 5.5 3 5.5 5.5 V µA V V 0.7 1.3 4 6 mA mA µA µA 4 1.8 2.7 VREF + 1.5 0.59 1.1 1 增益 = 1 增益 = 2 VIH = VDD，VIL = GND，VDD = 2.7 V至5.5 V 内部基准电压源关闭 内部基准电压源开启，满量程 −40°C至+85°C −40°C至+105°C 除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区(10 mV)仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增益 = 2时。线性度计算使用缩减的 代码范围：12至4080。 通过设计和特性保证，但未经生产测试。 通道A的输出电流最高可达30 mA。类似地，在结温高达100°C下，通道B的输出电流最高可达30 mA。 VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上工作可能会影响器件的可靠性。 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA = 25 mV(见图26)。 6 初始精度预焊回流为±750 µV；输出电压包括预调理漂移的影响。参见“内部基准电压源设置”部分。 7 基准电压源在两个温度上进行调整和测试，且表征温度范围为−40°C至+105°C。 8 基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 9 接口未启用。两个DAC启用。DAC输出端无负载。 10 两个DAC掉电。 5 Rev. 0 | Page 4 of 28 AD5697R 交流特性 除非另有说明，VDD = 2.7 V至5.5 V；RL = 2 kΩ至GND；CL = 200 pF至GND；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至 TMAX而言。通过设计和特性保证，未经生产测试。 表3. 参数1 输出电压建立时间 压摆率 数模转换毛刺脉冲 数字馈通 数字串扰 模拟串扰 DAC间串扰 总谐波失真(THD)3 输出噪声频谱密度 输出噪声 信噪比(SNR) 无杂散动态范围(SFDR) 信纳比(SINAD) 1 2 3 最小值 典型值 最大值 5 7 0.8 0.5 0.13 0.1 0.2 0.3 −80 300 6 90 83 80 单位 µs V/µs nV-sec nV-sec nV-sec nV-sec nV-sec dB nV/√Hz µV p-p dB dB dB 参见术语部分。 温度范围：−40°C至+105°C，典型值在25°C。 以数字方式生成频率为1 kHz的正弦波。 Rev. 0 | Page 5 of 28 测试条件/备注2 ¼到¾量程建立到±2 LSB 主进位1 LSB变化 环境温度下；带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz DAC代码 = 中间电平，10 kHz；增益 = 2 0.1 Hz至10 Hz 环境温度下；带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；带宽 = 20 kHz，VDD = 5 V，fOUT = 1 kHz 时序特性 除非另有说明，VDD = 2.5 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。参见图2。 表4. 参数1 t1 t2 t3 t4 t5 t6 2 t7 t8 t9 t10 t11 t12 t13 C B3 2 3 最大值 单位 µs µs µs µs ns µs µs µs µs ns ns ns ns pF 0.9 300 300 400 测试条件/注释 SCL周期时间 SCL高电平时间tHIGH SCL低电平时间tLOW 起始/重复起始条件保持时间tHD,STA 数据建立时间tSU,DAT 数据保持时间tHD,DAT 重复起始建立时间tSU,STA 停止条件建立时间tSU,STO 一个停止条件与一个起始条件之间的总线空闲时间tBUF 接收时SCL和SDA的上升时间tR 发送/接收时SDA和SCL的下降时间tF LDAC 脉冲宽度 SCL上升沿到LDAC上升沿 各条总线的容性负载 通过设计和特性保证，但未经生产测试。 主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。 CB是一条总线的总电容(单位为pF)。tR和tF是在0.3 VDD和0.7 VDD范围内测得。 START CONDITION REPEATED START CONDITION STOP CONDITION SDA t9 t10 t11 t4 t3 SCL t4 t6 t2 t5 t7 t1 t8 t12 t13 LDAC1 t12 LDAC2 NOTES 11253-002 1 最小值 2.5 0.6 1.3 0.6 100 0 0.6 0.6 1.3 0 20 + 0.1CB 3 20 400 1ASYNCHRONOUS 2SYNCHRONOUS LDAC UPDATE MODE. LDAC UPDATE MODE. 图2. 双线式串行接口时序图 Rev. 0 | Page 6 of 28 绝对最大额定值 除非另有说明，TA = 25°C。 表5. 参数 VDD至GND VLOGIC至GND VOUT至GND VREF至GND 数字输入电压至GND1 SDA和SCL至GND 工作温度范围 存储温度范围 结温 16引脚TSSOP，θJA热阻，0气流(4层板) 16引脚LFCSP，θJA热阻，0气流(4层板) 回流焊峰值温度，无铅(J-STD-020) ESD2 FICDM 1 2 额定值 −0.3 V至+7 V −0.3 V至+7 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −0.3 V至VLOGIC + 0.3 V −0.3 V至+7 V −40°C至+105°C −65°C至+150°C 125°C 112.6°C/W 70°C/W 260°C 3.5 kV 1.5 kV 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 不含SDA和SCL。 人体模型(HBM)分类。 Rev. 0 | Page 7 of 28 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD5697R VOUTA 1 GND 2 VDD 3 AD5697R 10 A0 RESET VOUTA 3 14 A1 13 SCL 12 A0 NC 6 11 VLOGIC VOUTB 7 10 GAIN SDA 8 9 LDAC GND 4 VDD 5 GAIN 8 LDAC 7 SDA 6 VOUTB 5 RSTSEL 15 NC 9 VLOGIC NC 4 16 2 VREF 1 12 A1 11 SCL TOP VIEW (Not to Scale) TOP VIEW (Not to Scale) NOTES 1. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN. 11253-003 NOTES 1. THE EXPOSED PAD MUST BE TIED TO GND. 2. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN. AD5697R 图3. 16引脚LFCSP的引脚配置 11253-004 13 RESET 14 RSTSEL 16 NC 15 VREF 引脚配置和功能描述 图4. 16引脚TSSOP引脚配置 表6. 引脚功能描述 引脚编号 LFCSP TSSOP 1 3 16 2 2 4 3 5 引脚名称 VOUTA NC GND VDD 4 5 6 6 7 8 NC VOUTB SDA 7 9 LDAC 8 10 GAIN 9 10 11 12 13 11 12 13 14 15 VLOGIC A0 SCL A1 RESET 14 16 RSTSEL 15 1 VREF 17 不适用 EPAD 描述 DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 不连接。请勿连接该引脚。 器件上所有电路的接地基准点。 电源输入引脚。此器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 µF电容和0.1 µF 电容去耦至GND。 不连接。请勿连接该引脚。 DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 串行数据输入。该引脚与SCL线配合使用，将数据输入或输出24位输入移位寄存器。SDA 是一种双向开漏数据线，应通过一个外部上拉电阻上拉至电源。 LDAC 支持两种工作模式：异步和同步。发送脉冲使该引脚变为低电平后，当输入寄存器 有新数据时，可以更新任一或两个DAC寄存器。因此，两个DAC输出可以同时更新。也可 以将该引脚永久接为低电平。 增益选择。当该引脚与GND相连时，两个DAC的输出范围均为0 V至VREF。如果该引脚与VLOGIC 相连，则两个DAC的输出范围为0 V至2 × VREF。 数字电源。电压范围为1.8 V至5.5 V。 地址输入。设置7位从机地址的第一个LSB。 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出24位输入寄存器。 地址输入。设置7位从机地址的第二个LSB。 异步复位输入。RESET输入对下降沿敏感。当RESET为低电平时，所有LDAC脉冲都被忽 略。当RESET有效时，输入寄存器和DAC寄存器更新为零电平或中间电平，具体取决于 RSTSEL引脚的状态。 上电复位选择。将该引脚连接至GND时，可将两个DAC上电至零电平。将该引脚连接至 VLOGIC时，可将两个DAC上电至中间电平。 基准电压。AD5697R具有一个通用基准电压引脚。使用内部基准电压源时，此引脚为基 准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输出。 裸露焊盘。裸露焊盘必须连接到GND。 Rev. 0 | Page 8 of 28 AD5697R 典型性能参数 2.5015 2.5010 DEVICE 1 DEVICE 2 DEVICE 3 DEVICE 4 DEVICE 5 1600 VDD = 5V 1400 1200 1000 NSD (nV/ Hz) VREF (V) 2.5005 2.5000 2.4995 800 600 2.4990 400 2.4985 200 –20 0 20 40 60 80 100 120 TEMPERATURE (°C) 0 10 11253-005 2.4980 –40 VDD = 5V TA = 25°C 100 1k 10k 100k 1M FREQUENCY (MHz) 图5. 内部基准电压与温度的关系 11253-009 2.5020 图8. 内部基准电压源噪声谱密度与频率的关系 90 VDD = 5V VDD = 5V TA = 25°C 80 T NUMBER OF UNITS 70 60 50 1 40 30 20 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 TEMPERATURE DRIFT (ppm/°C) 5.0 CH1 10µV 60 2.5000 VDD = 5.5V 0 HOUR 168 HOURS 500 HOURS 1000 HOURS 2.4999 50 A CH1 160mV VDD = 5V TA = 25°C 2.4998 VREF (V) 40 30 2.4997 2.4996 20 2.4995 10 2.4994 0 2.498 2.499 2.500 2.501 VREF (V) 2.502 11253-008 HITS M1.0s 图9. 内部基准电压源噪声(0.1 Hz至10 Hz) 图6. 基准电压输出温度漂移直方图 图7. 基准电压源长期稳定性/漂移 2.4993 –0.005 –0.003 –0.001 0.001 0.003 ILOAD (A) 图10. 内部基准电压与负载电流的关系 Rev. 0 | Page 9 of 28 0.005 11253-011 0 11253-010 0 11253-007 10 AD5697R 2.5002 TA = 25°C 10 D1 8 2.5000 6 4 D3 ERROR (LSB) VREF (V) 2.4998 2.4996 2.4994 2 INL 0 DNL –2 –4 2.4992 –6 –8 4.0 4.5 5.0 5.5 VDD (V) –10 –40 10 60 110 TEMPERATURE (°C) 图14. INL误差和DNL误差与温度的关系 10 8 8 6 6 4 4 ERROR (LSB) 10 2 0 –2 2 –6 –6 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –10 0 625 1250 1875 DNL –2 –4 –8 INL 0 –4 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –8 2500 3125 3750 4096 CODE –10 11253-013 INL (LSB) 图11. 内部基准电压与电源电压的关系 0 0.5 0.6 6 0.4 4 ERROR (LSB) 8 0.2 0 –0.2 3.0 3.5 4.0 4.5 5.0 DNL –2 –4 –6 –8 3750 4096 INL 0 –0.6 CODE 2.5 2 –0.4 11253-014 DNL (LSB) 10 0.8 3125 2.0 图15. INL误差和DNL误差与VREF 的关系 1.0 2500 1.5 VREF (V) 图12. 积分非线性(INL)与代码的关系 VDD = 5V –0.8 TA = 25°C INTERNAL REFERENCE = 2.5V –1.0 0 625 1250 1875 1.0 11253-016 3.5 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –10 2.7 3.2 3.7 4.2 4.7 5.2 SUPPLY VOLTAGE (V) 图16. INL误差和DNL误差与电源电压的关系 图13. 差分非线性(DNL)与代码的关系 Rev. 0 | Page 10 of 28 11253-017 3.0 11253-012 2.4990 2.5 11253-015 D2 AD5697R 1.5 0.10 0.08 1.0 0.04 0.5 FULL-SCALE ERROR 0.02 0 ERROR (mV) GAIN ERROR –0.02 0 OFFSET ERROR –0.5 –0.06 –1.0 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 20 40 60 80 100 120 TEMPERATURE (°C) –1.5 2.7 TOTAL UNADJUSTED ERROR (% of FSR) 0.8 0.6 ZERO-CODE ERROR 0.2 OFFSET ERROR 0 20 40 60 80 100 120 TEMPERATURE (°C) 0.07 0.06 0.05 0.04 0.03 0.02 0.01 0.08 0.08 TOTAL UNADJUSTED ERROR (% of FSR) 0.10 0.04 GAIN ERROR 0 FULL-SCALE ERROR –0.04 –0.06 4.7 5.2 SUPPLY VOLTAGE (V) 11253-020 ERROR (% of FSR) 0.06 VDD = 5V –0.08 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 2.7 3.2 3.7 4.2 0 20 40 60 80 100 120 图21. 总不可调整误差与温度的关系 0.10 0.02 –20 TEMPERATURE (°C) 图18. 零代码误差和偏置误差与温度的关系 –0.02 5.2 VDD = 5V 0.09 TA = 25°C INTERNAL REFERENCE = 2.5V 0.08 0 –40 11253-019 ERROR (mV) 1.0 –20 4.7 0.10 1.2 0 –40 4.2 图20. 零编码误差和偏置误差与电源电压的关系 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0.4 3.7 SUPPLY VOLTAGE (V) 图17. 增益误差和满量程误差与温度的关系 1.4 3.2 11253-022 –20 11253-018 –0.10 –40 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 11253-021 –0.04 –0.08 ZERO-CODE ERROR 0.06 0.04 0.02 0 –0.02 –0.04 –0.06 VDD = 5V –0.08 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 2.7 3.2 3.7 4.2 4.7 5.2 SUPPLY VOLTAGE (V) 图22. 总不可调整误差与电源电压的关系，增益 = 1 图19. 增益误差和满量程误差与电源电压的关系 Rev. 0 | Page 11 of 28 11253-023 ERROR (% of FSR) 0.06 1.0 –0.01 0.8 –0.02 0.6 –0.03 0.4 –0.04 0.2 –0.05 –0.06 SINKING 5V 0 –0.2 –0.07 –0.4 –0.08 –0.6 VDD = 5V –0.09 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 0 10000 20000 30000 SINKING 2.7V SOURCING 5V SOURCING 2.7V –0.8 40000 50000 60000 65535 –1.0 CODE 0 10 20 25 30 图26. 上裕量/下裕量与负载电流的关系 7 VDD = 5V TA = 25°C EXTERNAL REFERENCE = 2.5V VDD = 5V 6 TA = 25°C GAIN = 2 INTERNAL 5 REFERENCE = 2.5V 20 4 15 VOUT (V) HITS 15 LOAD CURRENT (mA) 图23. 总不可调整误差与代码的关系 25 5 11253-027 ΔVOUT (V) 0 11253-024 TOTAL UNADJUSTED ERROR (% of FSR) AD5697R 10 FULL SCALE THREE-QUARTER SCALE 3 MIDSCALE 2 ONE-QUARTER SCALE 1 ZERO SCALE 0 5 560 580 600 620 640 –2 –0.06 11253-025 540 IDD FULL SCALE (V) –0.04 –0.02 0 0.02 0.04 0.06 LOAD CURRENT (A) 11253-028 –1 0 图27. VDD = 5 V时的源电流和吸电流能力 图24. 采用外部基准电压源时的IDD 直方图 5 VDD = 5V 30 T = 25°C A INTERNAL REFERENCE = 2.5V 25 VDD = 3V TA = 25°C 4 EXTERNAL REFERENCE = 2.5V GAIN = 1 FULL SCALE 3 VOUT (V) 15 2 THREE-QUARTER SCALE MIDSCALE 1 ONE-QUARTER SCALE 10 0 5 ZERO SCALE 0 1000 1020 1040 1060 1080 1100 1120 IDD FULL SCALE (V) 1140 –2 –0.06 –0.04 –0.02 0 0.02 0.04 LOAD CURRENT (A) 图28. VDD = 3 V时的源电流和吸电流能力 图25. 采用内部基准电压源时的IDD 直方图 (VREFOUT = 2.5 V，增益 = 2) Rev. 0 | Page 12 of 28 0.06 11253-029 –1 11253-026 HITS 20 AD5697R 3 CHANNEL A CHANNEL B SYNC 1.4 1.0 2 ZERO CODE 0.8 0.6 GAIN = 2 FULL SCALE VOUT (V) CURRENT (mA) 1.2 EXTERNAL REFERENCE, FULL SCALE GAIN = 1 1 0.4 0.2 60 110 0 –5 TEMPERATURE (°C) 0 3.5 10 图32. 退出掉电模式进入中间电平 图29. 电源电流与温度的关系 4.0 5 TIME (µs) 11253-033 10 11253-030 0 –40 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 2.5008 DAC A DAC B 3.0 2.5003 VOUT (V) VOUT (V) 2.5 2.0 2.4998 1.5 2.4993 80 160 320 TIME (µs) CHANNEL B TA = 25°C VDD = 5.25V INTERNAL REFERENCE = 2.5V POSITIVE MAJOR CODE TRANSITION ENERGY = 0.227206nV-sec 2.4988 11253-031 VDD = 5V 0.5 TA = 25°C INTERNAL REFERENCE = 2.5V ¼ TO ¾ SCALE 0 10 20 40 0 2 4 0.05 8 10 12 图33. 数模转换毛刺脉冲 图30. 建立时间 0.06 6 TIME (µs) 11253-034 1.0 0.003 6 CHANNEL A CHANNEL B VDD CHANNEL B 5 3 0.02 2 0.01 1 0 0 VOUT AC-COUPLED (V) 0.03 VDD (V) 4 0.001 0 TA = 25°C INTERNAL REFERENCE = 2.5V –0.01 –10 –5 0 5 TIME (µs) 10 –1 15 图31. 上电复位至0 V –0.002 0 5 10 15 TIME (µs) 图34. 模拟串扰(通道A) Rev. 0 | Page 13 of 28 20 25 11253-035 –0.001 11253-032 VOUT (V) 0.002 0.04 AD5697R 20 T VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 –20 THD (dBV) –40 1 –60 –80 –100 –120 –140 VDD = 5V TA = 25°C EXTERNAL REFERENCE = 2.5V A CH1 802mV 0 2000 4000 6000 8000 10000 12000 14000 16000 18000 20000 FREQUENCY (Hz) 图35. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 11253-039 M1.0s –180 11253-036 CH1 10µV –160 图38. 1 kHz时的总谐波失真 4.0 T 0nF 0.1nF 10nF 0.22nF 4.7nF 3.9 3.8 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V VOUT (V) 3.7 1 3.6 3.5 3.4 3.3 3.2 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V A CH1 802mV VDD = 5V TA = 25°C 1400 INTERNAL REFERENCE = 2.5V 1.600 1.605 1.610 1.615 1.620 1.625 1.630 TIME (ms) 图36. 0.1 Hz至10 Hz输出噪声图，2.5 V内部基准电压源 1600 1.595 11253-040 M1.0s 3.0 1.590 11253-038 CH1 10µV 3.1 图39. 建立时间与容性负载的关系 0 FULL SCALE MIDSCALE ZERO SCALE –10 BANDWIDTH (dB) 1000 800 600 –20 –30 –40 400 0 10 100 1k 10k FREQUENCY (Hz) 图37. 噪声频谱密度 100k 1M VDD = 5V TA = 25°C EXTERNAL REFERENCE = 2.5V, ±0.1V p-p –60 10k 100k FREQUENCY (Hz) 1M 10M 11253-041 –50 200 11253-037 NSD (nV/ Hz) 1200 图40. 乘法带宽(外部基准电压源 = 2.5 V，±0.1 V p-p，10 kHz至10 MHz) Rev. 0 | Page 14 of 28 AD5697R 术语 相对精度或积分非线性(INL) 对于DAC，相对精度或积分非线性是指DAC输出与通过 DAC传递函数的两个端点的直线之间的最大偏差，单位为 LSB。图12给出了典型的INL与代码的关系图。 差分非线性(DNL) 差分非线性是指任意两个相邻编码之间所测得变化值与理 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线 性可确保单调性。本DAC通过设计保证单调性。图13所示 为典型DNL与代码的关系图。 零代码误差 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的 输出误差。理想情况下，输出应为0 V。在AD5697R中，零 代码误差始终为正值，因为在DAC和输出放大器中的偏置 误差的共同作用下，DAC输出不能低于0 V。零代码误差用 mV表示。图18所示为零代码误差与温度的关系图。 满量程误差 满量程误差衡量将满量程代码载入DAC寄存器时的输出误 差。理想情况下，输出应为VDD − 1 LSB。满量程误差用满量 程范围的百分比(% FSR)表示。图17所示为满量程误差与温 度的关系图。 增益误差 增益误差是衡量DAC量程误差的指标，表示DAC传递特性 的斜率与理想值之间的偏差，用% FSR表示。 偏置误差漂移 偏置误差漂移衡量偏置误差随温度的变化，用µV/°C表示。 增益温度系数 增益温度系数衡量增益误差随温度的变化，用ppm FSR/°C 表示。 偏置误差 偏置误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 间的差值，用mV表示。偏置误差在AD5697R上是通过将 代码512载入DAC寄存器测得的。该值可以为正，也可为负。 直流电源抑制比(PSRR) PSRR表示电源电压变化对DAC输出的影响大小，是指 DAC满量程输出的条件下VOUT变化量与VDD变化量之比， 用mV/V表示。VREF保持在2 V，而VDD的变化范围为±10%。 输出电压建立时间 输出电压建立时间是指对于一个¼至¾满量程输入变化， DAC输出建立为指定电平所需的时间。 数模转换毛刺脉冲 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 到模拟输出的脉冲。在数字输入代码主进位发生1 LSB转换 (0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位 的毛刺面积(见图33)。 数字馈通 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 脉冲，但在DAC输出未更新时进行测量。单位为nV-sec， 测量数据总线上发生满量程编码变化时的情况，即全0至 全1，反之亦然。 基准馈通 基准馈通是指DAC输出未更新时的DAC输出端的信号幅度 与基准输入之比，用dB表示。 噪声频谱密度 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平， 然后测量输出端噪声。单位为nV/√Hz。噪声频谱密度曲线 图如图37所示。 直流串扰 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 而发生的直流变化。其测量方法是让一个DAC发生满量程 输出变化(或软件关断并上电)，同时监控另一个保持中间 电平的DAC。单位为μV。 负载电流变化引起的直流串扰用来衡量一个DAC的负载电流 变化对另一个保持中间电平的DAC的影响。单位为μV/mA。 数字串扰 数字串扰是指一个输出为中间电平的DAC，其输出因响应 另一个DAC的输入寄存器中满量程编码变化(全0至全1， 或相反)而引起的毛刺脉冲。该值在独立模式下进行测量， 用nV-sec表示。 模拟串扰 模拟串扰指一个DAC的输出因响应另一个DAC输出的变化 而引起的毛刺脉冲。它的测量方法是，向一个DAC加载满 量程代码变化(全0至全1或相反)，然后执行软件LDAC并监 控数字编码未改变的DAC的输出。毛刺面积用nV-sec表示。 Rev. 0 | Page 15 of 28 AD5697R DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲。其 测量方法是使用写入和更新命令让一个通道发生满量程编 码变化(全0到全1，或相反)，同时监控处于中间量程的另 一个通道的输出。毛刺的能量用nV-sec表示。 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。 总谐波失真(THD) 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 基准电压温度系数(TC) 基准电压源TC衡量基准输出电压随温度的变化。基准电压 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 计算公式如下： 其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：−40°C至+105°C。 Rev. 0 | Page 16 of 28 AD5697R 工作原理 数模转换器 AD5697R是 一 款 双 通 道 、 12位 、 串 行 输 入 、 电 压 输 出 DAC，内置基准电压源，采用2.7 V至5.5 V电源供电。数据 通 过 双 线 式 串 行 接 口 以 24位 字 格 式 写 入 AD5697R。 AD5697R内置一个上电复位电路，确保DAC输出上电至已 知的输出状态。该器件还具有软件掉电模式，可以将典型 功耗降至4 µA。 电阻串结构如图42所示。它是一串电阻，各电阻的值为R。 载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电 压，以馈入输出放大器。抽取电压的方法是将连接电阻串 与放大器的开关之一闭合。由于它是一串电阻，因此可以 保证单调性。 VREF R 传递函数 内部基准电压源默认使能。若要使用外部基准电压源，只 需不含基准电压源的选项。DAC的输入编码为直接二进 制，使用外部基准电压源时的理想输出电压为： R R TO OUTPUT AMPLIFIER 其中： R Gain是输出放大器的增益，默认设置为1。可使用增益选 择引脚将其设置为×1或×2。当该引脚与GND相连时，两个 DAC的输出范围均为0 V至VREF。如果该引脚与VLOGIC相连， 则两个DAC的输出范围为0 V至2 × VREF。 D是载入DAC寄存器的二进制编码的十进制等效值(12位器 件为0至4,095)。 N为DAC分辨率。 DAC架构 DAC架构由一个电阻串DAC和一个输出放大器构成。图41 为DAC架构框图。 VREF 2.5V REF RESISTOR STRING REF (–) 11253-043 内部基准电压源 AD5697R的片内基准电压源在上电时开启，可以通过写入 控制寄存器予以禁用。详见“内部基准电压源设置”部分。 AD5697R内置一个2.5 V、2 ppm/°C基准电压源，满量程输出 为2.5 V或5 V，具体取决于GAIN引脚的状态。器件的内部基 准电压通过VREF引脚提供。该经过缓冲的基准电压源能够 驱动高达10 mA的外部负载。 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 围为0 V至VDD。实际范围取决于VREF的值、GAIN引脚、偏 置误差和增益误差。GAIN引脚选择输出的增益。 GND VOUTX GAIN (GAIN = 1 OR 2) 图41. DAC单通道架构框图 11253-042 DAC REGISTER 图42. 电阻串结构 输出放大器 REF (+) INPUT REGISTER R • 如果GAIN连接到GND，则两个输出的增益均为1，且输 出范围为0 V至VREF。 • 如果GAIN连接到VLOGIC，则两个输出的增益均为2，且 输出范围为0 V至2 × VREF。 这些放大器能驱动连接至GND的一个与2 nF电容并联的1 kΩ 负载。压摆率为0.8 V/µs，¼到¾量程建立时间为5 µs。 Rev. 0 | Page 17 of 28 AD5697R 串行接口 表8. 地址命令 AD5697R采 用 双 线 式 I C兼 容 型 串 行 接 口 (参 见 Philips Semiconductor于2000年1月发布的《I2C总线规范》2.1版)。 典型写序列的时序图参见图2。AD5697R可作为从器件连 接到I2C总线，受主器件的控制。AD5697R支持标准(100 kHz) 和快速(400 kHz)数据传输模式。不支持12位寻址和广播寻址。 地址(n) DAC A 1 0 1 2 DAC B 0 1 1 0 0 0 0 0 0 0 0 描述 DAC A DAC B DAC A和DAC B 写命令和更新命令 输入移位寄存器 写入输入寄存器n(取决于LDAC) AD5697R的输入移位寄存器为24位宽。数据在串行时钟输 入SCL的控制下作为24位字载入器件。前八个MSB构成命 令字节。前四位为命令位(C3、C2、C1和C0)，控制器件的 工作模式(见表7)。后4位为地址位(DAC B、0、0和DAC A， 见表8)。 命令0001允许用户逐个写入各个DAC的专用输入寄存器。 当 LDAC为 低 电 平 时 ， 输 入 寄 存 器 是 透 明 的 (如 果 不 由 LDAC屏蔽寄存器控制)。 以输入寄存器n的内容更新DAC寄存器n AD5697R的数据字包括12位输入代码和4个无关位。这些 数据位在24个SCL下降沿被送入输入寄存器。 命令0010会在DAC寄存器/输出中加载选定输入寄存器的内 容并直接更新DAC输出。 命令可以在个别DAC通道或两个DAC通道上执行，具体取 决于所选的地址位。 写入和更新DAC通道n(与LDAC无关) 命令0011允许用户写入DAC寄存器并直接更新DAC输出。 表7. 命令定义 C0 0 1 0 1 0 1 0 1 0 … 1 描述 无操作 写入输入寄存器n(取决于LDAC) 以输入寄存器n的内容更新DAC寄存器n 写入并更新DAC通道n DAC掉电/上电 硬件LDAC屏蔽寄存器 软件复位(上电复位) 内部基准电压源设置寄存器 保留 保留 保留 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 C3 C2 C1 COMMAND C0 0 DAC B 0 DAC ADDRESS COMMAND BYTE DAC A D11 D10 D9 D8 D7 D6 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D5 D4 D3 D2 D1 D0 X X X X DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 图43. 输入移位寄存器内容 Rev. 0 | Page 18 of 28 11253-044 命令 C2 C1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 … … 1 1 C3 0 0 0 0 0 0 0 0 1 … 1 AD5697R 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 串行总线发送。SDA线上的数据转换必须发生在SCL低 电平期间，并且在SCL高电平期间保持稳定。 3. 读取或写入所有数据位之后，停止条件随即建立。在写 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 以建立停止条件。在读取模式下，主机会向第9个时钟 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 拉高，以建立停止条件。 串行操作 AD5697R有一个7位从机地址。五个MSB为00011，两个 LSB(A1和A0)则由A0和A1地址引脚的状态设定。通过更改 A0和A1硬连线，用户可以将多达四个这样的器件集成到一 条总线上，如表9所示。 表9. 器件地址选择 A0引脚连接 GND VLOGIC GND A1引脚连接 GND GND VLOGIC A0 0 1 0 A1 0 0 1 VLOGIC VLOGIC 1 1 写操作 写入AD5697R时，用户必须先写入启动命令和地址字节 (R/W= 0)，接着DAC通过拉低SDA做出应答，表示其已做好 接收数据准备。AD5697R需要用于DAC的两字节数据，以 及控制各种DAC功能的一个命令字节。因此，必须有三个 字节的数据写入DAC，即命令字节、最高有效数据字节和 最低有效数据字节，如图44所示。所有这些数据字节得到 AD5697R应答后，随即出现停止条件。 双线式串行总线协议按如下方式工作： 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通 过建立起始条件而启动数据传输。之后的字节是地址字 节，由7位从机地址组成。与发送地址对应的从机地址 通过在第9个时钟脉冲期间拉低SDA来做出响应(这称为 应答位)。在这个阶段，在选定器件等待从移位寄存器 读写数据期间，总线上的所有其它器件保持空闲状态。 1 9 1 9 SCL 0 SDA 1 0 1 0A1 A0 DB23 R/W DB22 DB21 DB20 DB19 DB18 DB17 ACK. BY AD5697R START BY MASTER DB16 ACK. BY AD5697R FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL (CONTINUED) DB15 DB14 DB13 DB12 DB11 DB10 FRAME 3 MOST SIGNIFICANT DATA BYTE DB9 DB8 DB7 ACK. BY AD5697R 图44. I 2C写操作 Rev. 0 | Page 19 of 28 DB6 DB5 DB4 DB3 DB2 FRAME 4 LEAST SIGNIFICANT DATA BYTE DB1 DB0 ACK. BY STOP BY AD5697R MASTER 11253-045 SDA (CONTINUED) AD5697R 读操作 多DAC回读序列 从AD5697R DAC回读数据时，用户必须先写入地址字节 (R/W = 0)，接着DAC通过拉低SDA做出应答，表示其已做 好数据接收准备。该地址字节之后必须是控制字节，控制 字节决定后跟的读命令和要读取的指针地址，并同样由 DAC做出应答。用户可以利用控制字节来配置要回读的具 体通道和设置要激活的回读命令。然后，主机发出重复起 始条件并利用R/W = 1重新发送地址。此操作由DAC做出应 答，表示其已做好数据发送准备。然后，器件从DAC读取 两个字节的数据，如图45所示。主机发出NACK条件，后 跟STOP条件，以完成读取序列。如果选择了两个DAC， 则默认回读通道A。 用户必须先写入地址字节(R/W = 0)，接着DAC通过拉低SDA 做出应答，表示其已做好数据接收准备。该地址字节之后 必须是控制字节，后者同样由DAC做出应答。用户可以利 用控制字节来配置启动回读的具体通道。然后，主机发出 重复起始条件并利用R/W = 1重新发送地址。此操作由DAC 做出应答，表示其已做好数据发送准备。然后，器件以 MSB优先方式从选定的DAC输入寄存器A读取前两个字节 的数据，如图45所示。接着回读的四个字节是无关字节， 再接着回读的两个字节是DAC输入寄存器B的内容。器件 会继续以这种自动递增的方式从DAC输入寄存器读取数 据，直到NACK之后出现停止条件。如果读取的是DAC输 入寄存器B的内容，则接着读取的数据字节是DAC输入寄 存器A的内容。 1 9 1 9 SCL 1 SDA 1 0 A1 0 A0 R/W 0 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 ACK. BY AD5697R START BY MASTER ACK. BY AD5697R FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL REPEATED START BY MASTER SCL (CONTINUED) SDA (CONTINUED) 1 0 A1 0 A0 R/W 0 DB15 DB14 DB13 DB12 DB11 DB10 ACK. BY AD5697R FRAME 3 SLAVE ADDRESS 1 DB7 DB5 DB4 DB3 DB2 FRAME 3 SLAVE ADDRESS SIGNIFICANT DATA BYTE n DB1 DB8 ACK. BY AD5697R FRAME 4 MOST SIGNIFICANT DATA BYTE n 9 DB6 DB9 DB0 1 DB15 9 DB14 DB13 DB12 ACK. BY MASTER 图45. I 2C读操作 Rev. 0 | Page 20 of 28 DB11 DB10 FRAME 4 MOST SIGNIFICANT DATA BYTE n – 1 DB9 DB8 NACK. BY AD5697R STOP BY MASTER 11253-046 1 SDA AD5697R AD5697R支持三种独立的掉电模式。命令0100用于掉电功 能(见表7)。这些掉电模式可通过软件编程，方法是设置移 位寄存器中的八个位(位DB7至位DB0)。每个DAC通道对 应两个位。表10列出了这两个位的状态与器件工作模式的 对应关系。 电流下降，输出级也从放大器输出切换为已知值的电阻网 络，这是有好处的，因为在掉电模式下器件的输出阻抗是 已知的。有三种不同的掉电选项：输出通过1 kΩ电阻或100 kΩ 电阻内部连接到GND，或者保持开路状态(三态)。图46显 示了此输出级。 表10. 工作模式 AMPLIFIER DAC 工作模式 正常工作 掉电模式 1 kΩ接GND 100 kΩ接GND 三态 PDx1 0 PDx0 0 0 1 1 1 0 1 VOUTX POWER-DOWN CIRCUITRY RESISTOR NETWORK 11253-047 掉电工作模式 图46. 掉电模式下的输出级 通过设置相应位，可以关断任意或所有DAC(DAC A和DAC B)， 使其进入选定模式。表11列出了掉电/上电期间输入移位寄 存器的内容。 当输入移位寄存器中的位PDx1和位PDx0(其中x为选定的通 道)均设为0时，器件正常工作，5 V时正常模式功耗为4 mA。 在三种掉电模式下，5 V时电源电流降至4 μA。不仅是供电 在掉电模式有效时，偏置发生器、输出放大器、电阻串以及 其它相关线性电路全部关断。然而，掉电期间DAC寄存器的 内容不受影响。可在器件处于掉电模式下时更新DAC寄存 器。当VDD = 5 V时，退出掉电模式所需时间通常为4.5 µs。 要进一步降低功耗，可以关闭片上基准电压源。参见“内 部基准电压源设置”部分。 表11. 掉电/上电操作的24位输入移位寄存器内容1 DB23 (MSB) 0 DB22 1 DB21 0 命令位(C3至C0) 1 DB20 0 DB19至DB16 X DB15至DB8 X 地址位(无关位) DB7 PDB1 DB6 PDB0 掉电，选择 DAC B X = 无关位。 Rev. 0 | Page 21 of 28 DB5 1 DB4 1 DB3 1 DB2 1 DB1 PDA1 DB0 (LSB) PDA0 掉电，选择 DAC A AD5697R 加载DAC(硬件LDAC引脚) LDAC屏蔽寄存器 AD5697R DAC具有由两个寄存器库组成的双缓冲接口：输 入寄存器和DAC寄存器。用户可以写入任意组合的输入寄 存器。DAC寄存器更新由LDAC引脚控制。 命令0101保留用于此软件LDAC屏蔽功能，它允许忽略地 址位。使用命令0101写入DAC将加载4位LDAC寄存器(DB3 至DB0)。各通道的默认值为0，即LDAC引脚正常工作。将 这些位设为1时，可强制该DAC通道忽略LDAC引脚上发生 的高低跃迁，不管硬件LDAC引脚的状态如何。在用户希 望选择由哪个通道来响应LDAC引脚的应用中，这种灵活 性非常有用。 OUTPUT AMPLIFIER VREF 12-BIT DAC LDAC DAC REGISTER VOUT 表12. LDAC覆写定义 加载LDAC寄存器 LDAC 位 (DB3或DB0) 0 1 INPUT REGISTER SCL SDO 11253-048 INPUT SHIFT REGISTER 图47. 单个DAC的输入加载电路示意图 1 LDAC 引脚 LDAC 操作 1 or 0 X1 由LDAC引脚决定。 DAC通道更新并覆盖LDAC引脚。 DAC通道视LDAC引脚为1。 X = 无关位。 利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引 脚(见表12)。如果将某一DAC通道的LDAC位(DB3或DB0) 设为0，则意味着该通道的更新受硬件LDAC引脚的控制。 DAC同步更新(LDAC保持低电平) 利用命令0001将数据输入输入寄存器时，LDAC保持低电 平。被寻址的输入寄存器和DAC寄存器均会在第24个时钟 周期上更新，并且输出开始发生变化(见表14)。 DAC迟延更新(LDAC变为低电平) 利用命令0001将数据输入输入寄存器时，LDAC保持高电 平。在第24个时钟周期后通过拉低LDAC，异步更新两个 DAC输出。此时在LDAC的下降沿进行更新。 表13. 用于LDAC操作的24位输入移位寄存器内容1 DB23 (MSB) 0 DB22 0 DB21 0 DB20 1 DB19 X 命令位(C3至C0) 1 DB18 X DB17 X DB16 X 地址位(无关位) DBB15至DB4 X 无关 DB3 DAC B DB2 0 DB1 0 LDAC设为1将覆盖LDAC引脚 X = 无关位。 表14. 写命令和LDAC引脚真值表1 命令 0001 描述 写入输入寄存器n(取决于LDAC) 0010 以输入寄存器n的内容更新DAC寄存器n 0011 写入并更新DAC通道n 1 2 硬件LDAC引脚 状态 VLOGIC GND 2 VLOGIC GND VLOGIC GND 输入寄存器 内容 数据更新 数据更新 无变化 无变化 数据更新 数据更新 DAC寄存器内容 无变化(无更新) 数据更新 用输入寄存器内容更新 用输入寄存器内容更新 数据更新 数据更新 当硬件LDAC引脚上发生高电平至低电平转换时，始终会以未被LDAC屏蔽寄存器屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。 当LDAC引脚永久接为低电平时，LDAC屏蔽位会被忽略。 Rev. 0 | Page 22 of 28 DB0 (LSB) DAC A AD5697R 硬件复位(RESET) 回流焊 RESET是低电平有效复位引脚，可用于将输出清零至零电 平或中间电平。用户可通过上电复位选择(RSTSEL)引脚来 选择清零代码值。RESET必须至少保持一定时间的低电平 才能完成该操作。当RESET信号变回高电平后，输出会保 持为清零值，直到设置新值。当RESET引脚为低电平时， 无法用新值更新输出。还有一个软件可执行的复位功能， 它可将DAC复位至上电复位代码。命令0110用于该软件复 位功能(见表7)。上电复位期间，LDAC或RESET上的所有 事件都会被忽略。 与所有IC基准电压电路一样，基准电压值存在焊接工艺引 入的偏移。ADI公司执行称为预调理的可靠性测试，以最 大程度地减少将器件焊接到电路板而造成的影响。表2给 出的输出电压规格包含此可靠性测试的影响。 图48显示了通过可靠性测试(预调理)测得的回流焊(SHR) 影响。 60 POSTSOLDER HEAT REFLOW PRESOLDER HEAT REFLOW 50 复位选择引脚(RSTSEL) AD5697R具有上电复位电路，可以在上电时控制输出电 压。通过将RSTSEL引脚与低电平相连，输出会上电至零电 平。请注意，这在DAC的线性区域之外；通过将RSTSEL 引脚与高电平相连，VOUT会上电至中间电平。输出一直保 持该电平，直到对DAC执行有效的写序列。 HITS 40 30 20 10 内部基准电压源设置 0 长期温度漂移 表15. 基准电压源设置寄存器 图49显示在150°下经过1000小时使用寿命测试后VREF值的 变化情况。 内部基准电压源设置寄存器(DB0) 0 1 2.498 2.499 2.500 2.501 2.502 VREF (V) 11253-049 命令0111用于内部基准电压源的设置(参见表7)。片内基准 电压源在上电时默认开启。要降低功耗，可通过设置控制 寄存器中的软件可编程位DB0来关闭此基准电压源，如表 16所示。表15列出了该位的状态与工作模式的对应关系。 图48. SHR基准电压偏移 操作 基准电压源开启(默认) 基准电压源关闭 60 0 HOUR 168 HOURS 500 HOURS 1000 HOURS 50 HITS 40 30 20 0 2.498 2.499 2.500 2.501 2.502 VREF (V) 图49. 1000小时后的基准电压漂移 表16. 内部基准电压源设置命令的24位输入移位寄存器内容1 DB23 (MSB) 0 DB22 1 命令位(C3至C0) 1 DB21 1 DB20 1 DB19 X DB18 X DB17 X 地址位(A3至A0) X = 无关位。 Rev. 0 | Page 23 of 28 DB16 X DB15 to DB1 X DB0 (LSB) 0/1 无关 基准电压源设置寄存器 11253-050 10 AD5697R 热滞 9 热滞是指当温度从环境温度变冷再变热之后回到环境温度 时基准电压上出现的电压差。 8 热滞数据如图50所示。其测量条件是从环境温度变为− 40°C，然后变为+105°C，再回到环境温度。然后，测得两 次环境温度下测量结果之间的偏差VREF(如图50中的蓝色部 分所示)。接着，立即重复相同的温度变化和测量，其结果 如图50中的红色部分所示。 6 FIRST TEMPERATURE SWEEP SUBSEQUENT TEMPERATURE SWEEPS HITS 7 5 4 3 2 0 –200 –150 –100 –50 DISTORTION (ppm) 图50. 热滞 Rev. 0 | Page 24 of 28 0 50 11253-051 1 AD5697R 应用信息 微处理器接口 AD5697R通过一条串行总线实现与微处理器的接口，这条 总线使用与DSP处理器和微控制器兼容的标准协议。通信 通道需要一个双线式接口，由一个时钟信号和一个数据信 号组成。 AD5697R与ADSP-BF531的接口 AD5697R的I2C接口设计旨在能够轻松连接到业界标准DSP 和微控制器。图51显示AD5697R连接到ADI公司的Blackfin® DSP(ADSP-BF531)。该Blackfin处理器集成一个I2C端口， 可直接连接到AD5697R的I2C引脚。 AD5697R LFCSP型在器件底部具有裸露焊盘，该焊盘与器件 的GND电源相连。为了获得最佳性能，在设计母板和安装 器件封装时需要有一些特殊考虑。为了改善散热、电气和 板级性能，需将封装底部的裸露焊盘焊接到PCB上相应的 散热焊盘上。为进一步改善散热性能，PCB焊盘区可以设 计一些散热通孔。 可以扩大器件上的GND平面(如图52所示)，以提供自然散 热效应。 AD5697R AD5697R LDAC RESET BOARD 图52. 焊盘与电路板的连接 图51. ADSP-BF531与AD5338R接口 电流隔离接口 布局布线指南 在任何注重精度的电路中，精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5697R所用的印刷 电路板(PCB)应经过专门设计，使AD5697R位于模拟平面。 AD5697R必须具有足够大的10 µF电源旁路电容，与每个电源 上的0.1 µF电容并联，并且尽可能靠近封装，最好是正对着 该器件。10 µF电容应为钽珠型电容。0.1µF电容必须具有低 有效串联电阻(ESR)和低有效串联电感(ESI)，如高频时提 供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑 开关所引起的瞬态电流。 在很多过程控制应用中，都需要在控制器和被控制单元之 间放置一个隔栅，以保护和隔离控制电路，防止危险的共 模电压破坏电路。ADI公司的iCoupler®产品可隔离高于2.5 kV 的电压。AD5697R具有串行负载结构，其接口线保持在最 低 数 量 ， 因 此 非 常 适 合 做 隔 离 接 口 。 图 53显 示 使 用 ADuM1400时与AD5697R的4通道隔离接口。欲了解更多信 息，请访问http://www.analog.com/icouplers。 CONTROLLER SERIAL CLOCK IN 在一个电路板上使用多个器件的系统中，提供一定的散热 能力通常有助于功率耗散。 SERIAL DATA OUT RESET OUT LOAD DAC OUT 1 ADuM14001 VIA VIB VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE ADDITIONAL PINS OMITTED FOR CLARITY. 图53. 隔离接口 Rev. 0 | Page 25 of 28 VOA VOB VOC VOD TO SCLK TO SDIN TO RESET TO LDAC 11253-054 PF9 PF8 SCL SDA 11253-052 GPIO1 GPIO2 11253-053 GND PLANE ADSP-BF531 AD5697R 外形尺寸 PIN 1 INDICATOR 0.30 0.23 0.18 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 1.75 1.60 SQ 1.45 EXPOSED PAD 9 TOP VIEW 0.80 0.75 0.70 4 5 8 0.50 0.40 0.30 BOTTOM VIEW FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 0.25 MIN 08-16-2010-E 3.10 3.00 SQ 2.90 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图54. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄体 (CP-16-22) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.30 0.19 0.65 BSC COPLANARITY 0.10 0.20 0.09 8° 0° SEATING PLANE 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图55. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm 订购指南 型号1 AD5697RBCPZ-RL7 AD5697RBRUZ AD5697RBRUZ-RL7 EVAL-AD5697RSDZ 1 分辨率 12位 12位 12位 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C 精度 ±1 LSB INL ±1 LSB INL ±1 LSB INL 基准源温度 系数(ppm/°C) ±5(最大值) ±5(最大值) ±5(最大值) Z = 符合RoHS标准的器件。 Rev. 0 | Page 26 of 28 封装描述 16引脚 LFCSP_WQ 16引脚 TSSOP 16引脚 TSSOP 评估板 封装选项 CP-16-22 RU-16 RU-16 标识 DKY AD5697R 注释 Rev. 0 | Page 27 of 28 AD5697R 注释 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11253sc-0-2/13(0) Rev. 0 | Page 28 of 28