日本語参考資料 最新版英語データシートはこちら デュアル・チャンネル、128 / 256ポジション I2Cインターフェース、不揮発性メモリ デジタル・ポテンショメータ AD5122A/AD5142A データシート 機能ブロック図 特長 10kΩ と 100kΩ 抵抗値のオプション 抵抗値誤差: 最大 8% ワイパー電流: ±6mA 低温度係数: 35ppm/°C 帯域幅: 3MHz 高速スタートアップ時間: <75µs リニア・ゲイン設定モード 単一電源動作または両電源動作が可能 独立したロジック電源: 1.8V～5.5V 広い動作温度範囲: -40～+125°C 3mmx3mm のパッケージ・オプション ESD 保護: 4kV VLOGIC VDD INDEP POWER-ON RESET AD5122A/ AD5142A RDAC1 INPUT REGISTER 1 RESET SCL SDA B1 SERIAL INTERFACE RDAC2 7/8 INPUT REGISTER 2 ADDR1 B2 GND 10939-001 ポータブル・デバイスのレベル調整 LCD パネルの輝度とコントラストの調整 プログラマブル・フィルタ、遅延、時定数 プログラマブル電源 A2 W2 EEPROM MEMORY ADDR0 アプリケーション A1 W1 VSS 図 1. 概要 AD5122A/AD5142A ポテンショメータは、128/256 ポジションの 調整機能を必要とするアプリケーションに対して、不揮発性ソ リューションを提供し、±8%の低い抵抗許容誤差と、Ax、Bx および Wx ピンで最大±6mA の電流密度を提供します。 この低い抵抗許容誤差と低い公称温度係数により、許容誤差の マッチングが重要なアプリケーションだけでなく、オープンルー プ（絶対誤差が重要）のアプリケーションも容易に実現できます。 リニア・ゲインの設定モードでは、デジタル・ポテンショメー タの端子間、すなわち RAW と RWB の抵抗ストリングをそれぞれ 独立してプログラムすることが可能ですので、非常に高精度な 抵抗マッチングを得ることができます。 広い帯域幅と低い THD（全高調波歪）は、AC 信号に対する最 適な性能を与えるので、本製品はフィルタ設計にも最適です。 抵抗アレイ末端位置のワイパー抵抗は 40Ω と低いため、ピン to ピン間の接続も可能です。 ワイパー位置は、I2C 互換のデジタル・インターフェースで設定 可能です。またこのインターフェースはワイパー・レジスタと EEPROM の内容のリードバックにも使えます。 AD5122A/AD5142A は、3mm×3mm の 16 ピン LFCSP パッケージ と 16 ピン TSSOP パッケージを採用しています。これらの製品 は、拡張工業用温度範囲の-40°C～+125°C 動作を保証していま す。 Rev. A 表 1.ファミリー・モデル一覧 モデル チャン ネル ポジ ション インター フェース パッケージ AD51231 AD5124 AD5124 AD51431 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 4 4 4 4 4 4 4 2 2 2 2 1 1 128 128 128 256 256 256 256 128 128 256 256 128 256 I2C SPI/I2C SPI I2C SPI/I2C SPI I2C SPI I2C SPI I2C SPI/I2C SPI/I2C LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 1 2 つのポテンショメータと可変抵抗器。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2012 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD5122A/AD5142A データシート 目次 特長 ....................................................................................................1 動作原理.......................................................................................... 20 アプリケーション .............................................................................1 RDAC レジスタと EEPROM...................................................... 20 概要 ....................................................................................................1 入力シフト・レジスタ .............................................................. 20 機能ブロック図 .................................................................................1 I2C シリアル・データ・インターフェイス ............................. 20 改訂履歴 ............................................................................................2 I2C アドレス................................................................................ 20 仕様 ....................................................................................................3 高度な制御モード ...................................................................... 2 電気的特性—AD5122A.................................................................3 EEPROM や RDAC のレジスタ保護 ......................................... 23 電気的特性—AD5142A.................................................................6 INDEP ピン ................................................................................. 23 インターフェースのタイミング特性 ..........................................9 RDAC アーキテクチャ .............................................................. 26 シフト・レジスタとタイミング図 ............................................10 可変抵抗のプログラミング....................................................... 26 絶対最大定格................................................................................... 11 ポテンショメータ・デバイダのプログラミング .................... 27 熱抵抗 .......................................................................................... 11 端子の動作電圧範囲 .................................................................. 27 ESD に関する注意....................................................................... 11 電源投入シーケンス .................................................................. 27 ピン配置と機能の説明 ...................................................................12 レイアウトと電源のバイパス処理. .......................................... 27 代表的な性能特性 ...........................................................................14 外形寸法.......................................................................................... 28 テスト回路.......................................................................................19 オーダー・ガイド ...................................................................... 29 改訂履歴 12/12—Rev. 0 to Rev. A Changes to Table 9 …………………………………………………20 10/12—Revision 0: Initial Version Rev. A － 2/29 － AD5122A/AD5142A データシート 仕様 電気的特性—AD5122A 特に記載がない限り、VDD=2.3V～5.5V、VSS=0V で VDD=2.25V～2.75V、VSS=−2.25V～−2.75V で VLOGIC=1.8V～5.5V、−40°C<TA<+125°C で す。 表 2. パラメータ 記号 テスト条件／備考 Min Typ1 Max 単位 DC 特性： レオスタット・モード（すべての RDAC） 分解能 N 抵抗器積分非直線性2 R-INL 7 VDD≥2.7V VDD<2.7V RAB=100kΩ VDD≥2.7V VDD<2.7V 抵抗器微分非直線性 2 R-DNL 抵抗値公称許容誤差 ΔRAB/RAB 抵抗値温度係数3 (ΔRAB/RAB)/ΔT×106 コード=フルスケール RW コード=ゼロスケール ワイパー抵抗 3 ワイパートップ及びボトム抵抗 公称抵抗値マッチング Bits RAB=10kΩ -1 -2.5 ±0.1 ±1 +1 +2.5 LSB LSB -0.5 -1 -0.5 ±0.1 ±0.25 ±0.1 +0.5 +1 +0.5 LSB LSB LSB ±1 +8 % -8 35 ppm/°C RAB=10kΩ RAB=100kΩ 55 130 125 400 Ω Ω RAB=10kΩ RAB=100kΩ 80 230 +1 Ω Ω % RBS または RTS RAB1/RAB2 コード=0xFF -1 40 60 ±0.2 RAB=10kΩ RAB=100kΩ -0.5 -0.25 -0.25 ±0.1 ±0.1 ±0.1 +0.5 +0.25 +0.25 LSB LSB LSB RAB=10kΩ RAB=100kΩ -1.5 -0.5 -0.1 ±0.1 +0.5 LSB LSB DC 特性： ポテンショメータ・ディバイダ・モー ド（すべての RDAC） 積分非直線性4 INL 微分非直線性 4 DNL フルスケール誤差 VWFSE ゼロスケール誤差 VWZSE RAB=10kΩ RAB=100kΩ デバイダ比温度係数 3 Rev. A （ΔVW/VW） /ΔT×106 コード=ハーフスケール － 3/29 － 1 0.25 ±5 1.5 0.5 LSB LSB ppm/°C AD5122A/AD5142A データシート パラメータ 記号 テスト条件／備考 Min RAB=10kΩ RAB=100kΩ -6 -1.5 VSS Typ1 Max 単位 +6 +1.5 VDD mA mA V 抵抗端子 最大連続電流 IA、IB、および IW 端子電圧範囲5 A 端子容量、B 端子容量 3 CA、CB f=1MHz、グラウンドに対し て測定、 コード=ハーフスケール RAB=10kΩ RAB=100kΩ W 端子容量 3 CW コモン・モード・リーク電流 3 25 12 pF pF 12 5 ±15 pF pF nA f=1MHz、グラウンドに対し て測定、 コード=ハーフスケール RAB=10kΩ RAB=100kΩ VA=VW=VB -500 VLOGIC=1.8V～2.3V 0.8×VLOGIC VLOGIC=2.3V～5.5V 0.7×VLOGIC +500 デジタル入力 ロジック入力 3 High VINH Low 入力ヒステリシス 3 VINL VHYST 入力電流 3 IIN 入力容量 3 V V 0.2×VLOGIC V V ±1 µA 0.1×VLOGIC CIN 5 pF デジタル出力 High 出力電圧 3 VOH Low 出力電圧 3 VOL RPULL-UP=2.2kΩ～VLOGIC ISINK=3mA VLOGIC ISINK=6mA、VLOGIC>2.3V スリーステート・リーク電流 -1 スリーステート出力容量 V 0.4 V 0.6 V +1 µA 2 pF 電源 単一電源範囲 VSS=GND 2.3 単一電源、VSS=GND 両電源、VSS<GND 2.25 両電源範囲 ロジック電源範囲 正側電源電流 IDD 負側電源電流 EEPROM 保存動作時電流 3、 6 5.5 V ±2.25 ±2.75 V 1.8 VDD V VDD V 5.5 µA nA µA VIH=VLOGIC または VIL=GND VDD=5.5V VDD=2.3V ISS VIH=VLOGIC または VIL=GND -5.5 0.7 400 -0.7 IDD_EEPROM_STORE VIH=VLOGIC または VIL=GND 2 EEPROM 読出し時電流 3、6 IDD_EEPROM_READ VIH=VLOGIC または VIL=GND 320 ロジック電源電流 ILOGIC VIH=VLOGIC または VIL=GND 1 消費電力7 PDISS VIH=VLOGIC または VIL=GND 3.5 電源電圧変動除去比 PSRR ∆VDD/∆VSS=VDD±10%、 コード=フルスケール -66 Rev. A － 4/29 － mA µA 120 nA µW -60 dB AD5122A/AD5142A データシート パラメータ 記号 テスト条件／備考 Min Typ1 Max 単位 8 ダイナミック特性 帯域幅 全高調波歪み 抵抗性ノイズ密度 VW セトリング・タイム BW THD eN_WB tS クロストーク（CW1/CW2） CT アナログ・クロストーク CTA 書換え回数9 −3dB RAB=10kΩ RAB=100kΩ 3 0.43 MHz MHz VDD/VSS=±2.5V、VA=1Vrms、 VB=0V、f=1kHz RAB=10kΩ RAB=100kΩ -80 -90 dB dB コード=ハーフスケール、 TA=25°C、 f=10kHz RAB=10kΩ RAB=100kΩ 7 20 nV/√Hz nV/√Hz RAB=10kΩ RAB=100kΩ RAB=10kΩ 2 12 10 µs µs nV-sec RAB=100kΩ 25 -90 nV-sec dB TA=25°C 1 M サイ クル VA=5V、VB=0V、 ゼロスケールからフルス ケール ±0.5LSB エラー帯域 k サイ クル 100 データ保持10 50 1 年 パラメータに対する Typ 値は、25°C、VDD=5V、VSS=0V、VLOGIC=5V における平均値です。 抵抗器の非直線性誤差である R-INL は、ワイパー位置に対する最大抵抗値と最小抵抗値の間で測定された理想値からの誤差です。R-DNL は、隣接する理想的な 2 つ のタップ位置の間の変化に対する相対的なステップ変化を測定したものです。最大ワイパー電流は、（0.7×VDD）/RAB に制限されています。 3 設計と評価によって保証されていますが、出荷テストは行っていません。 4 INL および DNL は、RDAC を電圧出力の DAC に類似するポテンショメータ・デバイダとして設定した状態で VWB を測定したものです。ここで、VA=VDD、VB=0V で す。DNL の最大±1LSB の仕様規定により単調性が保証されます。 5 A、B、W の各抵抗端子の極性は相互に制約を受けません。両電源動作によってグラウンドをリファレンスにしたバイポーラ信号の調整が可能になります。 6 動作電流によって異なります。EEPROM 読出しの電源電流は約 20µs 後に停止します。 7 PDISS は、（IDD×VDD）+（ILOGIC×VLOGIC）の式により算出されます。 8 すべてのダイナミック特性は、VDD/VSS=±2.5V、および VLOGIC=2.5V におけるものです。 9 書換え回数は、JEDEC Standard 22 Method A117 に準拠し、−40°C～+125°C で測定し 100,000 サイクルが保証 されています。 10 データ保持の寿命は、JEDEC Standard 22 Method A117 のデータ保持期間の寿命に準拠し、ジャンクション温度（TJ）=125°C の時の期間と同等です。アクティブに するためのエネルギーを 1eV とした場合に、フラッシュ／EE メモリのジャンクション温度によっては低下することがあります。 2 Rev. A － 5/29 － AD5122A/AD5142A データシート 電気的特性—AD5142A 特に記載がない限り、VDD=2.3V～5.5V、VSS=0V で VDD=2.25V～2.75V、VSS=−2.25V～−2.75V で VLOGIC=1.8V～5.5V、−40°C<TA<+125°C で す。 表 3. パラメータ 記号 テスト条件／備考 Min Typ1 Max 単位 DC 特性： レオスタット・モード（すべての RDAC） 分解能 N 抵抗器積分非直線性2 R-INL 8 Bits RAB=10kΩ VDD≥2.7V VDD<2.7V RAB=100kΩ VDD≥2.7V VDD<2.7V -2 -5 ±0.2 ±1.5 +2 +5 LSB LSB -1 -2 -0.5 ±0.1 ±0.5 ±0.2 +1 +2 +0.5 LSB LSB LSB -8 ±1 +8 % 抵抗器微分非直線性 2 R-DNL 抵抗値公称許容誤差 ΔRAB/RAB 抵抗値温度係数3 (ΔRAB/RAB)/ΔT×106 コード=フルスケール 35 RW コード=ゼロスケール RAB=10kΩ RAB=100kΩ 55 130 125 400 Ω Ω 80 230 +1 Ω Ω % ワイパー抵抗 3 ワイパートップ及びボトム抵抗 RBS または RTS RAB=10kΩ RAB=100kΩ 公称抵抗値マッチング ppm/°C RAB1/RAB2 コード=0xFF -1 40 60 ±0.2 RAB=10kΩ RAB=100kΩ -1 -0.5 -0.5 ±0.2 ±0.1 ±0.2 +1 +0.5 +0.5 LSB LSB LSB RAB=10kΩ RAB=100kΩ -2.5 -1 -0.1 ±0.2 +1 LSB LSB DC 特性： ポテンショメータ・ディバイダ・モー ド（すべての RDAC） 積分非直線性4 INL 微分非直線性 4 DNL フルスケール誤差 VWFSE ゼロスケール誤差 VWZSE RAB=10kΩ RAB=100kΩ デバイダ比温度係数 3 Rev. A （ΔVW/VW） /ΔT×106 コード=ハーフスケール － 6/29 － 1.2 0.5 ±5 3 1 LSB LSB ppm/°C AD5122A/AD5142A データシート パラメータ 記号 テスト条件／備考 Min RAB=10kΩ RAB=100kΩ -6 -1.5 VSS Typ1 Max 単位 +6 +1.5 VDD mA mA V 抵抗端子 最大連続電流 IA、IB、および IW 端子電圧範囲5 A 端子容量、B 端子容量 3 CA、CB f=1MHz、グラウンドに対し て測定、 コード=ハーフスケール RAB=10kΩ RAB=100kΩ W 端子容量 3 CW コモン・モード・リーク電流 3 25 12 pF pF 12 5 ±15 pF pF nA f=1MHz、グラウンドに対し て測定、 コード=ハーフスケール RAB=10kΩ RAB=100kΩ VA=VW=VB -500 VLOGIC=1.8V～2.3V 0.8×VLOGIC VLOGIC=2.3V～5.5V 0.7×VLOGIC +500 デジタル入力 ロジック入力 3 High VINH Low 入力ヒステリシス 3 VINL VHYST 入力電流 3 IIN 入力容量 3 V V 0.2×VLOGIC V V ±1 µA 0.1×VLOGIC CIN 5 pF デジタル出力 High 出力電圧 3 VOH Low 出力電圧 3 VOL RPULL-UP=2.2kΩ～VLOGIC ISINK=3mA VLOGIC ISINK=6mA、VLOGIC>2.3V スリーステート・リーク電流 -1 スリーステート出力容量 V 0.4 V 0.6 V +1 µA 2 pF 電源 単一電源範囲 VSS=GND 2.3 単一電源、VSS=GND 両電源、VSS=GND 2.25 両電源範囲 ロジック電源範囲 正側電源電流 IDD 負側電源電流 EEPROM 保存動作時電流 3、 6 5.5 V ±2.25 ±2.75 V 1.8 VDD V VDD V 5.5 µA nA µA VIH=VLOGIC または VIL=GND VDD=5.5V VDD=2.3V ISS VIH=VLOGIC または VIL=GND -5.5 0.7 400 -0.7 IDD_EEPROM_STORE VIH=VLOGIC または VIL=GND 2 EEPROM 読出し時電流 3、6 IDD_EEPROM_READ VIH=VLOGIC または VIL=GND 320 ロジック電源電流 ILOGIC VIH=VLOGIC または VIL=GND 1 消費電力7 PDISS VIH=VLOGIC または VIL=GND 3.5 電源電圧変動除去比 PSR ∆VDD/∆VSS=VDD±10%、 コード=フルスケール -66 Rev. A － 7/29 － mA µA 120 nA µW -60 dB AD5122A/AD5142A データシート パラメータ 記号 テスト条件／備考 Min Typ1 Max 単位 8 ダイナミック特性 帯域幅 全高調波歪み 抵抗性ノイズ密度 VW セトリング・タイム BW THD eN_WB tS クロストーク（CW1/CW2） CT アナログ・クロストーク CTA 書換え回数9 −3dB RAB=10kΩ RAB=100kΩ 3 0.43 MHz MHz VDD/VSS=±2.5V、VA=1Vrms、 VB=0V、f=1kHz RAB=10kΩ RAB=100kΩ -80 -90 dB dB コード=ハーフスケール、 TA=25°C、 f=10kHz RAB=10kΩ RAB=100kΩ 7 20 nV/√Hz nV/√Hz RAB=10kΩ RAB=100kΩ RAB=10kΩ 2 12 10 µs µs nV-sec RAB=100kΩ 25 -90 nV-sec dB TA=25°C 1 M サイ クル VA=5V、VB=0V、 ゼロスケールからフルス ケール ±0.5LSB エラー帯域 k サイ クル 100 データ保持10 50 1 年 パラメータに対する Typ 値は、25°C、VDD=5V、VSS=0V、VLOGIC=5V における平均値です。 抵抗器の非直線性誤差である R-INL は、ワイパー位置に対する最大抵抗値と最小抵抗値の間で測定された理想値からの誤差です。R-DNL は、隣接する理想的な 2 つ のタップ位置の間の変化に対する相対的なステップ変化を測定したものです。最大ワイパー電流は、（0.7×VDD）/RAB に制限されています。 3 設計と評価によって保証されていますが、出荷テストは行っていません。 4 INL および DNL は、RDAC を電圧出力の DAC に類似するポテンショメータ・デバイダとして設定した状態で VWB を測定したものです。ここで、VA=VDD、VB=0V で す。DNL の最大±1LSB の仕様規定により単調性が保証されます。 5 A、B、W の各抵抗端子の極性は相互に制約を受けません。両電源動作によってグラウンドをリファレンスにしたバイポーラ信号の調整が可能になります。 6 動作電流によって異なります。EEPROM プログラムの電源電流は約 30ms 後に停止します。 7 PDISS は、（IDD×VDD）+（ILOGIC×VLOGIC）の式により算出されます。 8 すべてのダイナミック特性は、VDD/VSS=±2.5V、および VLOGIC=2.5V におけるものです。 9 書換え回数は、JEDEC Standard 22 Method A117 に準拠し、−40°C～+125°C で測定し 100,000 サイクルが保証 されています。 10 データ保持の寿命は、JEDEC Standard 22 Method A117 のデータ保持期間の寿命に準拠し、ジャンクション温度（TJ）=125°C の時の期間と同等です。アクティブに するためのエネルギーを 1eV とした場合に、フラッシュ／EE メモリのジャンクション温度によっては低下することがあります。 2 Rev. A － 8/29 － AD5122A/AD5142A データシート インターフェースのタイミング特性 特に記載のない限り、VLOGIC=1.8V～5.5V、すべての仕様は、TMIN～TMAX です。 表 4. パラメータ1 テスト条件／備考 fSCL2 t1 t2 t3 t4 t5 t6 t7 t8 t9 Max 単位 説明 標準モード 100 kHz シリアル・クロック周波数 高速モード 400 kHz 4.0 µs 高速モード 0.6 µs 標準モード 4.7 µs 高速モード 1.3 µs 標準モード 250 ns 高速モード 100 ns 標準モード 0 3.45 µs 高速モード 0 0.9 µs 標準モード 4.7 µs 高速モード 0.6 µs 標準モード 4 µs 高速モード 0.6 µs 標準モード 4.7 µs 高速モード 1.3 µs 標準モード 4 µs 高速モード 0.6 µs 標準モード 20+0.1CL 標準モード 高速モード t12 20+0.1CL 標準モード 高速モード t11A 20+0.1CL 標準モード 高速モード t11 Typ 標準モード 高速モード t10 Min 20+0.1CL 標準モード 1000 ns 300 ns 300 ns 300 ns 1000 ns 300 ns 1000 ns 300 ns 300 ns SCL High 時間、tHIGH SCL Low 時間、tLOW データ・セットアップ時間、tSU;DAT データ・ホールド時間、tSU;DAT くり返しスタートのセットアップ時間、tSU;STA くり返しスタートのホールド時間、tHD;STA ストップとスタート間のバス空き時間、tBUF ストップとスタート間のセットアップ時間、tSU;STA SDA 信号の立上がり時間、TRDA SDA 信号の立下がり時間、TRDA SDA 信号の立上がり時間、tRCL くり返しスタート後とアクノレッジ・ビット後の SCL 信号の立上がり時間、tRCL1（図 3 には示していませ ん。） SDA 信号の立下がり時間、tFCL 高速モード 20+0.1CL 300 ns tSP3 高速モード 0 50 ns 抑制されたスパイク・ノイズのパルス幅（図 3 には示 していません。） tRESET 0.1 10 µs RESET Low時間（図 3 には示していません。） tEEPROM_PROGRAM4 15 50 ms メモリ・ブログラム時間（図 3 には示していません。） tEEPROM_READBACK 7 30 µs メモリ・リードバック時間（図 3 には示していません。） 75 µs パワーオン EEPROM 復帰時間（図 3 には示していませ ん。） µs リセット EEPROM 復帰時間（図 3 には示していませ ん。） tPOWER_UP5 tRESET 30 1 バスの最大静電容量は 400pF に制限されています。 SDA と SCL のタイミングは入力フィルタを有効にして測定しています。入力フィルタをスイッチ・オフすることで、転送レートは改善されますが、本製品の EMC 性能に悪影響を与えます。 3 SCL と SDA 入力の入力フィルタ処理により高速モードで 50ns より短いスパイク・ノイズを抑制します。 4 EEPROM の書込み時間は温度と EEPROM の書込みサイクルによって変化します。低い温度ではより速いタイミングとなりより早い書込みサイクルとなります。 5 VDD−VSS が 2.3V に達した後の最大時間。 2 Rev. A － 9/29 － AD5122A/AD5142A データシート シフト・レジスタとタイミング図 C3 C2 C1 C0 A3 A2 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D1 D0 10939-002 DB15 (MSB) DATA BITS ADDRESS BITS CONTROL BITS 図 2. 入力シフト・レジスタの内容 t11 t12 t6 t8 t2 SCL t5 t1 t6 t4 t10 t3 t9 t7 P S S 図 3. I2C シリアル・インターフェイス・タイミング図（一般的な書込みシーケンス） Rev. A － 10/29 － P 10939-003 SDA AD5122A/AD5142A データシート 絶対最大定格 特に記載のない限り、TA=25°C。 表 5. パラメータ 定格値 VDD～GND -0.3V～+7.0V VSS～GND +0.3V～-7.0V 7V VDD～VSS VLOGIC～GND VA、VW、VB～GND −0.3V から VDD+0.3V もし くは +7.0V（いずれか小さいほ う） 熱抵抗 VSS−0.3V、VDD+0.3V +7.0V（いずれか小さいほ う） 表 6.熱抵抗 IA、IW、IB 1 パルス 周波数>10kHz RAZ=10kΩ RAZ=100kΩ 周波数≤10kHz RAZ=10kΩ RAZ=100kΩ デジタル入力 上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 θJA は JEDEC の JESD51 規格に準拠していますが、実測値はテス ト・ボードやテスト環境によって異なります。 パッケージ・タイプ θJA θJC 単位 16 ピン LFCSP 89.51 3 °C/W 16 ピン TSSOP 150.41 27.6 °C/W 1 2 ±6mA/d ±1.5mA/d2 ±6mA/√d2 ±1.5mA/√d2 JEDEC の 2S2P テスト・ボードを使用し自然空冷（0m/sec 気流）で測定して います。 ESD に関する注意 ESD（静電放電）の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、 デバイスが高エネルギーの静電放電を被った場合、損 傷を生じる可能性があります。したがって、性能劣化 や機能低下を防止するため、ESD に対する適切な予 防措置を講じることをお勧めします。 −0.3V から VLOGIC+0.3V も しくは +7V（いずれか小さいほ う） 動作温度範囲、TA3 −40～+125°C 最大ジャンクション温度、 TJ 最大値 150°C 保存温度範囲 −65°C～+150°C リフロー・ハンダ処理 ピーク温度 260°C ピーク温度での時間 20～40 秒 パッケージ消費電力 （TJmax−TA）/θJA ESD4 FICDM 4kV 1.5kV 1 最大端子電流は、スイッチの最大電流処理能力、パッケージの最大消 費電力、および任意の抵抗での A 端子、B 端子、W 端子のうちいずれ か 2 本の端子間に印加される最大電圧によって制限されます。 2 d=パルス・デューティ率。 3 EEPROM のプログラミング時の温度も含まれます。 4 人体モデル（HBM 法）による等級です。 Rev. A － 11/29 － AD5122A/AD5142A データシート PIN 1 INDICATOR GND 1 VSS 5 12 SDA 11 SCL 10 VLOGIC 9 VDD B2 8 TOP VIEW (Not to Scale) W2 7 B1 4 A2 6 W1 3 AD5122A/ AD5142A A1 2 NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10939-004 14 ADDR0 13 ADDR1 16 RESET 15 INDEP ピン配置と機能の説明 図 4. 16 ピン LFCSP のピン配置 表 7. 16 ピン LFCSP のピン機能説明 ピン番号 記号 説明 1 GND グラウンド・ピン、ロジック・グラウンド・リファレンス 2 A1 RDAC1 の A 端子 VSS≤VA≤VDD 3 W1 RDAC1 のワイパー端子 VSS≤VW≤VDD 4 B1 RDAC1 の B 端子 VSS≤VB≤VDD 5 VSS 負側電源。0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてください。 6 A2 RDAC2 の A 端子 VSS≤VA≤VDD 7 W2 RDAC2 のワイパー端子 VSS≤VW≤VDD 8 B2 RDAC2 の B 端子 VSS≤VB≤VDD 9 VDD 正側電源。0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてください。 10 VLOGIC ロジック電源 1.8V～VDD.0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてく ださい。 11 SCL シリアル・クロック・ライン 12 SDA シリアル・データ入出力 13 ADDR1 複数素子のデコーディング用のプログラマブル・アドレス（ADDR1） 14 ADDR0 複数素子のデコーディング用のプログラマブル・アドレス（ADDR0） 15 INDEP パワーアップ時のリニア・ゲイン設定モード。各レジスタの値が対応するメモリ番地からロードされます。 INDEP ピンが有効になっているとソフトウェア的に無効化できません。 16 RESET ハードウェア・リセット・ピン。EEPROMからRDACレジスタをリフレッシュします。RESETがロジックLowで有 効化されます。このピンを使用しない場合は、RESETピンをVLOGICに接続してください。 EPAD このバッドは内部で VSS に接続されています。 Rev. A － 12/29 － AD5122A/AD5142A データシート INDEP 1 16 ADDR0 RESET 2 15 ADDR1 14 SDA 13 SCL 3 A1 4 W1 5 B1 6 AD5122A/ AD5142A 12 VLOGIC TOP VIEW (Not to Scale) 11 VDD VSS 7 10 B2 A2 8 9 W2 10939-005 GND 図 5. 16 ピン LTSSOP のピン配置 表 8. 16 ピン TSSOP のピン機能説明 ピン番号 記号 説明 1 INDEP パワーアップ時のリニア・ゲイン設定モード。各レジスタの値が対応するメモリ番地からロードされます。 INDEP ピンが有効になっているとソフトウェア的に無効化できません。 2 RESET ハードウェア・リセット・ピン。EEPROMからRDACレジスタをリフレッシュします。RESETがロジックLowで有 効化されます。 このピンを使用しない場合は、RESETピンをVLOGICに接続してください。 3 GND グラウンド・ピン、ロジック・グラウンド・リファレンス 4 A1 RDAC1 の A 端子 VSS≤VA≤VDD 5 W1 RDAC1 のワイパー端子 VSS≤VW≤VDD 6 B1 RDAC1 の B 端子 VSS≤VB≤VDD 7 VSS 負側電源。0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてください。 8 A2 RDAC2 の A 端子 VSS≤VA≤VDD 9 W2 RDAC2 のワイパー端子 VSS≤VW≤VDD 10 B2 RDAC2 の B 端子 VSS≤VB≤VDD 11 VDD 正側電源。0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてください。 12 VLOGIC ロジック電源 1.8V～VDD.0.1µF のセラミック・コンデンサと 10µF のコンデンサでこのピンをデカップリングしてく ださい。 13 SCL シリアル・クロック・ライン 14 SDA シリアル・データ入出力 15 ADDR1 複数素子のデコーディング用のプログラマブル・アドレス（ADDR1） 16 ADDR0 複数素子のデコーディング用のプログラマブル・アドレス（ADDR0） Rev. A － 13/29 － AD5122A/AD5142A データシート 代表的な性能特性 0.5 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0.4 0.3 0.1 0 R-DNL (LSB) R-INL (LSB) 0.2 0.1 0 –0.1 –0.1 –0.2 –0.3 –0.2 –0.4 –0.3 0 100 200 CODE (Decimal) –0.6 10939-006 –0.5 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 100 200 CODE (Decimal) 図 6. コード 対 R-INL（AD5142A） 10939-009 –0.5 –0.4 図 9. コード 対 R-INL（AD5142A） 0.20 0.10 0.15 0.05 0.10 0 R-DNL (LSB) R-INL (LSB) 0.05 0 –0.05 –0.05 –0.10 –0.15 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C –0.25 0 –0.25 50 100 CODE (Decimal) –0.30 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100 図 10. コード 対 R-INL（AD5122A） 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 50 CODE (Decimal) 図 7. コード 対 R-INL（AD5122A） 0.3 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10939-010 –0.20 –0.20 10939-007 –0.15 0.05 0 DNL (LSB) INL (LSB) 0.1 0 –0.05 –0.10 –0.15 –0.1 –0.20 –0.2 0 100 200 CODE (Decimal) –0.30 10939-008 –0.3 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 図 8. コード 対 INL（AD5142A） Rev. A 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 図 11. コード 対 DNL（AD5142A） － 14/29 － 10939-011 –0.25 AD5122A/AD5142A データシート 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 DNL (LSB) 0.05 INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.05 –0.02 –0.04 –0.06 –0.08 –0.10 –0.10 0 50 –0.14 10939-012 –0.15 100 CODE (Decimal) 0 450 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 50 100 150 200 255 AD5142A 25 50 75 CODE (Decimal) 100 127 AD5122A –50 0 50 100 150 200 255 AD5142A 0 25 50 75 CODE (Decimal) 100 127 AD5122A 図 13. コード 対 ポテンショメータ・モード温度係数 （（ΔVW /VW ）/ΔT×106） 図 16. コード 対 レオスタット・モード温度係数 （（ΔRWB/RWB）/ΔT×106） 800 1200 VLOGIC = 1.8V VLOGIC = 2.3V VLOGIC = 3.3V VLOGIC = 5V VLOGIC = 5.5V 700 1000 ILOGIC CURRENT (µA) 500 400 IDD, VDD = 2.3V IDD, VDD = 3.3V IDD, VDD = 5V ILOGIC, VLOGIC = 2.3V ILOGIC, VLOGIC = 3.3V ILOGIC, VLOGIC = 5V 300 200 100 0 –40 10 60 TEMPERATURE (°C) 600 400 200 110 125 0 0 1 2 3 4 INPUT VOLTAGE (V) 図 14. 温度 対 電源電流 Rev. A 800 VDD = VLOGIC VSS = GND 10939-014 CURRENT (nA) 600 図 17. デジタル入力 対 電圧 ILOGIC 電流 － 15/29 － 5 10939-016 0 0 10939-017 –50 10kΩ 100kΩ 400 10939-013 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 図 15. コード 対 DNL（AD5122A） 100kΩ 10kΩ 400 100 CODE (Decimal) 図 12. コード 対 INL（AD5122A） 450 50 10939-015 –0.12 AD5122A/AD5142A データシート 10 0 0x80, (0x40) 0 –10 0x40, (0x20) 0x80, (0x40) –10 0x40, (0x20) 0x20, (0x10) 0x20, (0x10) –20 0x10, (0x08) 0x10, (0x08) 0x8, (0x04) GAIN (dB) GAIN (dB) –20 0x8, (0x04) –30 0x4, (0x02) 0x2, (0x01) –40 0x1, (0x00) –30 0x4, (0x02) 0x2, (0x01) 0x1, (0x00) –40 –50 0x00 –60 0x00 –70 –50 –80 100 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10939-018 –60 10 100 –50 0 1M 10M 10kΩ 100kΩ –10 –20 –30 THD + N (dB) –60 THD + N (dB) 100k 図 21. 周波数とコード 対 100kΩ ゲイン設定 10kΩ 100kΩ VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 10k FREQUENCY (Hz) 図 18. 周波数とコード 対 10kΩ ゲイン設定 –40 1k 10939-021 AD5142A (AD5122A) AD5142A (AD5122A) –70 –40 –50 –60 –80 –70 –80 200 2k 20k 200k FREQUENCY (Hz) –90 0.001 10939-019 –100 20 0.01 10939-022 VDD/VSS = ±2.5V fIN = 1kHz CODE = HALF SCALE NOISE FILTER = 22kHz –90 1 0.1 VOLTAGE (V rms) 図 22. 振幅 対 全高調波歪みとノイズ（THD+N） 図 19. 周波数 対 全高調波歪みとノイズ（THD+N） 20 VDD/VSS = ±2.5V RAB = 10kΩ 10 0 0 –20 PHASE (Degrees) PHASE (Degrees) –10 –20 –40 –60 –30 –40 –50 –60 –80 1k 10k 100k 1M FREQUENCY (Hz) 10M –90 10 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k FREQUENCY (Hz) 図 20. 周波数 RAB=10kΩ 対 正規化位相平坦性 Rev. A 図 23. 周波数 RAB=100kΩ 対 正規化位相平坦性 － 16/29 － 1M 10939-023 100 QUARTER SCALE MIDSCALE FULL-SCALE –80 10939-020 –100 10 –70 QUARTER SCALE MIDSCALE FULL-SCALE AD5122A/AD5142A データシート 300 1.0 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 0.2 100 0 1 2 3 4 5 VOLTAGE (V) 0 0 10939-024 0 –600 –500 –400 –300 –200 –100 0 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 10kΩ 100kΩ –10 200 300 400 500 600 VDD = 5V ±10% AC VSS = GND, VA = 4V, VB = GND CODE = MIDSCALE –20 –30 PSRR (dB) BANDWIDTH (MHz) 7 100 図 27. 長時間抵抗ドリフトの分布 10 8 0 RESISTOR DRIFT (ppm) 図 24. VDD 対 インクリメンタル・ワイパーのオン抵抗 9 CUMULATIVE PROBABILITY 400 1.2 0.0020 PROBABILITY DENSITY 500 WIPER ON RESISTANCE (Ω) 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, VDD = 2.3V 10kΩ, VDD = 2.7V 10kΩ, VDD = 3V 10kΩ, VDD = 3.6V 10kΩ, VDD = 5V 10kΩ, VDD = 5.5V 10939-027 600 6 5 4 –40 –50 –60 3 –70 2 –80 –90 10 0 20 40 0 10 20 60 80 100 120 30 40 CODE (Decimal) 50 60 AD5122A 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 10939-025 0 AD5142A 10939-028 1 図 28. 周波数 対 電源電圧変動除去比（PSRR） 図 25. コードとネット容量 対 最大帯域幅 0.020 0.8 0x80 TO 0x7F, 100kΩ 0x80 TO 0x7F, 10kΩ 0.7 0.015 RELATIVE VOLTAGE (V) RELATIVE VOLTAGE (V) 0.6 0.5 0.4 0.3 0.2 0.010 0.005 0 –0.005 –0.010 0.1 –0.015 –0.020 0 5 10 TIME (µs) 15 10939-026 –0.1 500 1000 1500 TIME (ns) 図 29. デジタル・フィードスルー 図 26. 最大トランジショングリッチ Rev. A 0 － 17/29 － 2000 10939-029 0 AD5122A/AD5142A データシート 0 10kΩ 100kΩ 7 SHUTDOWN MODE ENABLED 6 THEORETICAL IMAX (mA) –20 GAIN (dB) –40 –60 –80 5 4 3 2 10kΩ –100 1 100kΩ 1k 10k 100k 1M 10M FREQUECNY (Hz) 図 30. 周波数 対 シャットダウン・アイソレーション Rev. A 0 50 100 0 25 50 75 CODE (Decimal) 150 200 100 図 31. コード 対 理論上の最大電流 － 18/29 － 250 AD5142A 125 AD5122A 10939-031 100 0 10939-030 –120 10 AD5122A/AD5142A データシート テスト回路 図 32 から図 36 は、仕様のセクション内容のテスト条件を示しています。 NC VA V+ = VDD ±10% IW VDD V+ B A ~ PSRR (dB) = 20 LOG W B VMS NC = NO CONNECT RSW = DUT B CODE = 0x00 VMS + B A = NC 図 33. ポテンショメータ・デバイダ非直線性エラー（INL、DNL） IW = VDD/RNOMINAL DUT W VW B RW = VMS1/IW NC = NO CONNECT 10939-034 VMS1 図 34. ワイパー抵抗 Rev. A – VSS TO VDD 図 36. インクリメンタル・オン抵抗 NC A 0.1V ISW 10939-036 W V+ 0.1V ISW W V+ = VDD 1LSB = V+/2N 10939-033 DUT ΔVDD% 図 35. 電源電圧変動感度と 電源電圧変動除去比（PSS、PSRR） 図 32. 抵抗積分非直線性（INL）エラー （レオスタット動作 R-INL、R-DNL） A PSS (%/%) = － 19/29 － ΔVMS ΔVDD ) ΔVMS% 10939-032 VMS ( 10939-035 DUT A W AD5122A/AD5142A データシート 動作原理 AD5122A/AD5142A デジタル・プログラマブル・ポテンショメー タは、VSS<VTERM<VDD の端子電圧レンジのアナログ信号用の可 変抵抗器として忠実に動作するように設計されています。抵抗 のワイパー位置は、RDAC レジスタの内容によって決まります。 RDAC レジスタが、スクラッチパッド・レジスタとして動作す るので、抵抗値の設定値を自由に変更することができます。セ カンダリ・レジスタ（入力シフト・レジスタ）を、RDAC レジ スタのプリロードに使用することができます。 I2C インターフェースを使用して RDAC レジスタに任意のワイ パー位置設定をプログラムできます。設定したいワイパー位置が 確定したら、その値を EEPROM メモリに保存しておくことがで きます。これによって、次に電源を入れた時に常にワイパー位置 を元の位置に復帰させることができます。EEPROM データの保存 には、約 15ms かかります。その間、本デバイスはロックされ、 新たなコマンドを受付せずに不用意な設定の変更を防ぎます。 2. RDAC レジスタと EEPROM RDAC レジスタが、デジタル・ポテンショメータのワイパー位 置を直接制御します。例えば、RDAC レジスタに 0x80 をロード した場合（256 タップの AD5142A の場合）、ワイパーが可変抵 抗のハーフスケール位置に接続されます。RDAC レジスタは標 準的なロジック・レジスタなので、変更回数に制限なく内容を 変更することが可能です。 デジタル・インターフェース（表 10）を使って RDAC レジスタ の内容の読出し／書込みを行うことが可能です。 RDAC レジスタの内容はコマンド 9（表 10）を使って EEPROM に保存することができます。これによって、その後電源の On/Off/On を行っても記憶された RDAC レジスタの内容が常にワ イパーを同じ位置に設定します。EEPROM に保存した内容はコマ ンド 3（表 10）を使ってリードバックすることができます。 これとは別に、EEPROM の内容は、個別にコマンド 11（表 16） を使って書込みをすることができます。 入力シフト・レジスタ AD5122A/AD5142A の入力シフト・レジスタは図 2 の通り 16 ビット幅です。この 16 ビット・ワードは、4 桁の制御ビットの 後に、4 桁のアドレス・ビットと 8 桁のデータビットという構 成です。 AD5122A の RDAC や EEPROM のレジスタでは、LSB（ビット 0）の読出し／書込みは無視されます。 データは MSB ファースト（15 ビット）でロードされます。4 桁 の制御ビットは、表 10 と表 16 に記載したソフトウェア・コマン ド機能を規定しています。 I2C シリアル・データ・インターフェイス AD5122A/AD5142A には 2 ワイヤの I2C 互換シリアル・インター フェースがあります。本デバイスは、マスター・デバイスの制 御下のスレーブ・デバイスとして I2C バスに接続することが可 能です。書込みシーケンスのタイミング図については、図 3 を 参照してください。 AD5122A/AD5142A は、標準モード（100kHz）と高速モード （400 kHz）のデータ転送モードをサポートしています。10 ビッ ト・アドレッシングや一般的なコール・アドレッシングはサポー トしていません。 2 ワイヤのシリアル・バス・プロトコルは次のように動作しま す。 Rev. A 1. 3. マスターがスタート条件を確立させてデータ転送を開始し ます。これは、SCLがHighの間にSDAラインにHigh-Low遷 移が発生した時点です。次のバイトは、アドレス・バイト です。7 ビットのスレーブ・アドレスとR/Wビットで構成 されています。送信先アドレスに対応するスレーブ・デバ イスは、9 番目のクロック・パルスでSDLをLowに引き下げ ることによって応答します。この段階では、バス上のすべ ての他のデバイスはアイドル状態です。そして選択したデ バイスがシフト・レジスタのデータの読出し／書込みを待 機している状態です。 R/WビットがHighに設定されている場合は、次の動作でマ スターがスレーブ・デバイスから読出します。また、R/W ビットがLowに設定されている場合は、マスターがスレー ブ・デバイスに書込みします。 データは、 シリアルバスを介して 9 クロック・パルス(8 ビッ トのデータビット列の後にアクノリッジ・ビット）のシー ケンスで送信されます。SDA 上のデータの切り替わりは、 SCL が Low の間に起こらなければなりません。そして SCL が High の間は確定して動いてはいけません。 すべてのデータビットの読出し／書込みが行われてから、 ストップ条件が確立されます。書込みモードでは、10 番目 のクロック・パルスでストップ条件を確立する際に、マス ターが SDA ラインを High にします。読出しモードでは、 9 番目のクロック・パルスでマスターがノー･アクノレッジ 信号を送信します（SDA ラインは High のままです）。次 に、マスターは、10 番目のクロック・パルスの前に、SDA ラインを Low にします。そして、10 番目のクロック・パ ルスでストップ条件を確立するよう再度 High に戻ります。 I2C アドレス ADDR に配線変更を行う機能によって、表 9 に記載された通り、 お客様は 1 つのバス上に本デバイスを最大 9 個まで統合させる ことができます。 表 9. デバイス・アドレスの選択 ADDR0 ピン ADDR1 ピン 7 ビット I2C デバイス・アドレ ス VLOGIC VLOGIC VLOGIC 0100000 0100010 VLOGIC 接続なし 1 0100011 0101000 接続なし 1 GND 接続なし 1 0101010 接続なし 1 0101011 VLOGIC 接続なし 1 GND GND 0101100 0101110 GND GND 0101111 接続なし GND VLOGIC 1 1 バイポーラ・モードにはありません。（VSS<0V）もしくは低電圧モード （VLOGIC=1.8V） － 20/29 － AD5122A/AD5142A データシート 表 10. 短縮コマンド・オペレーション真理値表 コマン ド 番号 制御ビット [DB15:DB12] アドレス・ビット [DB11:DB8]1 データビット [DB7:DB0]1 C3 0 C2 0 C1 0 C0 0 A3 A2 A1 A0 X X X X D7 X D6 X D5 X D4 X D3 X D2 X D1 X D0 X 動作 0 1 0 0 0 1 0 0 0 A0 D7 D6 D5 D4 D3 D2 D1 D0 RDAC へのシリアル・レ ジスタの書込み内容 2 0 0 1 0 0 0 0 A0 D7 D6 D5 D4 D3 D2 D1 D0 入力レジスタへのシリ アル・レジスタ・データ の書込み内容 3 0 0 1 1 0 0 A1 A0 X X X X X X D1 D0 NOP：何もしない リードバック内容 D1 D0 データ 0 1 1 1 EEPROM RDAC 9 0 1 1 1 0 0 0 A0 X X X X X X X 1 EEPROM への RDAC レ ジスタのコピー 10 0 1 1 1 0 0 0 A0 X X X X X X X 0 RDAC への EEPROM の コピー 14 1 0 1 1 X X X X X X X X X X X X ソフトウェア・リセット 15 1 1 0 0 A3 0 0 A0 X X X X X X X D0 ソフトウェア・シャット ダウン D0 条件 0 ノーマル・モー ド 1 シャットダウ ン・モード 1 X=ドント・ケア 表 11. 短縮アドレス・ビット表 チャンネル 保存されたチャンネル・メモリ 0 1 すべてのチャンネル RDAC1 RDAC2 適用外 RDAC1 0 適用外 A3 1 A2 x1 A1 x1 A0 x1 0 0 0 0 0 0 0 0 1 1 X=ドント・ケア Rev. A － 21/29 － 適用外 RDAC2 AD5122A/AD5142A データシート 高度な制御モード 表 12 と表 13 は、それぞれトップスケール・ポジションとボト ムスケールの真理値表です。それぞれ、ポテンショメータ・モー ドとリニア・ゲイン設定モードが有効になっている場合を示し ています。 AD5122A/AD5142A は、さまざまなアプリケーションに向けて ユーザー・プログラミング機能を備え、あらゆるデバイスの可 変抵抗調整に利用可能なデジタル・ポテンショメータです。 （表 16 と表 18 を参照してください。）主要なプログラミング機能 には次のようなものがあります。 • • • • • • • • 表 12. トップスケールの真理値表 入力レジスタ リニア・ゲイン設定モード 低ワイパー抵抗 リニアなインクリメント／デクリメント命令 ±6dB のインクリメント／デクリメント命令 バースト・モード リセット シャットダウン・モード リニア・ゲイン設定モード RAW RAB ポテンショメータ・モード RAW RTS RWB RAB 表 13. ボトムスケールの真理値表 リニア・ゲイン設定モード RAW RTS 入力レジスタ RWB RBS ポテンショメータ・モード RAW RAB RWB RBS リニアなインクリメントとデクリメント命令（コ マンド） AD5122A/AD5142A には各 RDAC レジスタ毎に１つずつ入力レ ジスタがあります。このレジスタに対応する RDAC レジスタの 値をプリロードできます。レジスタにはコマンド 2 で書込み、 コマンド 3 で読出しができます（表 16）この特長によって、 RDAC の両方かどちらか一方を同期させて同時にアップデートができ ます。コマンド 8 で入力レジスタからの RDAC レジスタへの同 期転送ができます（表 16）。新しいデータが RDAC レジスタに ロードされると、RDAC レジスタは自動的に対応する入力レジ スタを上書きします。 リニア・ゲイン設定モード AD5122A/AD5142A は、各レジスタの RAW,と RWB の値を独立し て制御することができます。リニア・ゲイン設定モードを有効 化するには、コマンド 16（表 16）を使って、コントロール・レ ジスタのビット D2（表 18）を設定します。 この動作モードでは、W 端子の単一接点で接続されている 2 つ の独立したレオスタット（可変抵抗器）としてポテンショメー タを制御することができます。これとは逆に、ポテンショメー タ・モードでは各抵抗が RAW = RAB − RWB でコンプリメンタリの 関係になります。 このモードではふたつ目の入力が許され、表 16 に示すように チャネルごとに RDAC レジスタに書込まれますが、実際の RDAC の内容は変わりません。同様の動作が、ポテンショメー タ・モードとリニア・ゲイン設定モードで有効です。 NDEP ピンが High にされている場合は、 リニア・ゲイン設定モー ドで起動し、メモリに格納されている各チャネルの値（表 17） をロードします。INDEP ピンと D2 ビットが内部的に OR ゲー トのロジックに接続されています。両方かどちらか一方が１に 設定されている場合は、ポテンショメータ・モードで動作しま せん。 インクリメント／デクリメント命令（表16のコマンド4とコマン ド5）はリニアにステップ調整を行うアプリケーションに有用で す。マイクロコントローラは本デバイスにインクリメント／デ クリメント命令を送信することで、マイクロコントローラのソ フトウェア・コーディングを簡素化できます。ポテンショメー タの調整は、個別に行なうかギャング動作にできます。ギャン グ動作にするとすべてのワイパー位置を同時に変更することが できます。 インクリメント命令では、コマンド4を実行することで自動的に、 ワイパーを次のRDACポジションに移動させます。このコマンド は、単一チャネルか複数チャネルで実行することができます。 低ワイパー抵抗 AD5122A/AD5142A には、デバイスがフルスケールか、ゼロス ケールになった時に端子間のワイパー抵抗を減少させる 2 つの コマンドがあります。これらのポジションは、ボトムスケール （BS）、トップスケール（TS）と呼ばれています。トップスケー ルの A 端子と W 端子の間の抵抗が RTS に定められています。同 様に、B 端子と W 端子の間のボトムスケールの抵抗が RBS に定め られています。 これらのポジションで入力しても RDAC レジスタの内容は変更 されていません。トップスケールとボトムスケールを終了する には、次の 3 つの方法があります。コマンド 12 かコマンド 13 （表 16）を使う方法、RDAC のレジスタにインクリメント／デ クリメント動作を含む新しいデータをロードする方法、コマン ド 15（表 16）を使ってシャットダウン・モードに入る方法です。 Rev. A RWB RAB － 22/29 － AD5122A/AD5142A データシート リセット ±6dB のインクリメントとデクリメント命令 AD5122A/AD5142Aのリセットは、ソフトウェア的にコマンド 14（表 16）を実行するか、ハードウエア的にRESETピンをロー に落とすことで可能です。リセット・コマンドによって、RDAC レジスタにEEPROMの内容がロードされます。これには約 30μs の時間がかかります。工場出荷時にミッドスケール設定が EEPROMにプリロードされています。従って最初の電源投入時 にはミッドスケール設定になります。RESETピンを使わない場 合は、RESETピンをVLOGICに接続してください。 2つのプログラミング命令が対数傾斜のインクリメントやデク リメントでワイパー位置を制御します。制御できるのは、単一 のポテンショメータか、RDACの位置レジスタが同時に変更さ れる対になったポテンショメータの配列です。コマンド6で +6dBインクリメントし、コマンド7で-6dBデクリメントします （表16）。例えば、ゼロスケール・ポジションから開始して、 コマンド6を10回実行すると、ワイパーが6dBステップ移動して フルスケール・ポジションに達します。ワイパー・ポジション が最大設定に近づいている場合には、6dBのインクリメント命 令によって、ワイパーがフルスケール・ポジションに移動しま す（表14）。 ワイパー・ポジションを+6dBずつインクリメントするという事 は、基本的にRDACレジスタ値を倍にするという事です。また、 ワイパー・ポジションを-6dBずつデクリメントすると、レジス タ値は半分になっていきます。内部的には、AD5122A/AD5142A は、レジスタのビットを左右にシフトして±6dBインクリメント かデクリメントさせています。これらの機能は、さまざまなオー ディオ／ビデオ機器のレベル調整に適しています。特に白色LED の輝度設定に有用です。人間の視覚が小さな変化よりも大きな変 化に対して敏感だからです。 シャットダウン・モード 表 14 . ±6dB ステップのインクリメント／デクリメントの左右の シフト機能の詳細 左シフト（+6dB/ステップ） 右シフト（-6dB/ステップ） 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 表 15. シャットダウン・モードの真理値表 リニア・ゲイン設定モード ポテンショメータ・モード RAW RWB RAW 高インピーダンス 高インピーダンス 高インピーダンス RWB RBS EEPROM や RDAC のレジスタ保護 EEPROM と RDAC レジスタの内容は、レジスタのアップデート を無効にすることで保護することが可能です。これは、ソフト ウェア的にも、ハードウエア的も設定できます。これらのレジス タの保護をソフトウェア的に設定するには、ビット D0/ビット D1 （表 18）を設定します。これによって RDAC と EEPROM のレジ スタがそれぞれ個別に保護できます。 RDAC が保護されている時は、EEPROM の内容を RDAC レジス タにコピーする動作のみが許されます。 バースト・モード バースト・モードを有効にすることにより複数のデータ・バイ トを連続して送信することができます。本製品は、コマンド・ バイトの後のバイト列をその命令のデータとして解釈します。 新たなコマンドは、リピート・スタートを生成するか、ストッ プとスタート条件によって送信できます。 バースト・モードは、コントロール・レジスタのビット D3 を設 定すること（表 18）で起動されます。 Rev. A AD5122A/AD5142A は、ソフトウェア的にシャットダウンがで きます。この命令はコマンド 15（表 16）です。シャットダウン・ モードを実行するには LSB （D0）を 1 に設定します。これによ り RDAC は消費電力ゼロ状態に設定され、本デバイスはポテン ショメータ・デバイス・モードで動作します。そして、A 端子は オープンとなり、ワイパーW 端子は B 端子と接続されます。ただ し最大ワイパー抵抗は 40Ω のままです。本デバイスがリニア・ゲ イン設定モードに設定されている場合は、抵抗 RAW または RWB は内部的に高インピーダンスに設定されます。表 15 に、デバイ スの動作モードに応じた真理値表を示します。RDAC レジスタの 内容は、シャットダウン・モードに入っても変更されません。た だし、表 16 に記載されているすべてのコマンドがシャットダウ ン・モードでサポートされています。コマンド 15（表 16）を実 行して、LSB（D0）を 0 に設定するとシャットダウン・モードを 終了します。 INDEP ピン INDEP ピンが電源投入時に上に High に設定されている場合、本 製品はリニア・ゲイン設定モードで動作します。EEPROM に格 納されている各抵抗列、RAWX、RWBX の値（表 17）をロードし ます。電源投入時にピンが Low に設定されている場合は、ポテ ンショメータ・モードで起動します。 INDEP ピンと D2 ビットが内部的に OR ゲートのロジックに接続 されています。両方かどちらか一方が１（表 18）に設定されて いる場合は、ポテンショメータ・モードで動作しません。 － 23/29 － AD5122A/AD5142A データシート 表 16. アドバンスト・コマンド・オペレーション真理値表 コマン ド 番号 コマンド・ビット [DB15:DB12] アドレス・ビット [DB11:DB8]1 データビット [DB7:DB0]1 C3 0 C2 0 C1 0 C0 0 A3 X A2 X A1 X A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 X D0 X 動作 0 1 0 0 0 1 0 A2 0 A0 D7 D6 D5 D4 D3 D2 D1 D0 シリアル・レジスタの 内容を RDAC へ書き込 み 2 0 0 1 0 0 A2 0 A0 D7 D6 D5 D4 D3 D2 D1 D0 シリアル・レジスタの 内容を入力レジスタへ 書き込み 3 0 0 1 1 X A2 A1 A0 X X X X X X D1 D0 NOP：何もしない リードバック内容 D1 D0 データ 0 0 入力レジ スタ 0 1 1 0 EEPROM 1 1 RDAC コント ロール・ レジスタ 4 0 1 0 0 A3 A2 0 A0 X X X X X X X 1 リニア RDAC インクリ メント 5 0 1 0 0 A3 A2 0 A0 X X X X X X X 0 リニア RDAC デクリメ ント 6 0 1 0 1 A3 A2 0 A0 X X X X X X X 1 +6dB RDAC インクリ メント 7 0 1 0 1 A3 A2 0 A0 X X X X X X X 0 -6 dB RDAC デクリメ ント 8 0 1 1 0 0 A2 0 A0 X X X X X X X X RDAC への入力レジス タのコピー（ソフト ウェア LRDAC） 9 0 1 1 1 0 A2 0 A0 X X X X X X X 1 EEPROM への RDAC レ ジスタのコピー 10 0 1 1 1 0 A2 0 A0 X X X X X X X 0 RDAC への EEPROM の コピー 11 1 0 0 0 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 シリアル・レジスタの 内容を EEPROM へ書 き込み 12 1 0 0 1 A3 A2 0 A0 1 X X X X X X D0 トップスケール D0 = 0;ノーマル・モー ド D0 = 1;シャットダウ ン・モード 13 1 0 0 1 A3 A2 0 A0 0 X X X X X X D0 ボトムスケール D0 = 1; enter D0 = 0; exit 14 1 0 1 1 X X X X X X X X X X X X ソフトウェア・リセッ ト 15 1 1 0 0 A3 A2 0 A0 X X X X X X X D0 ソフトウェア・シャッ トダウン D0 = 0;ノーマル・モー ド D0 = 1;デバイスが シャットダウン・モー ドに入る 16 Rev. A 1 1 0 1 X X X X X X － 24/29 － X X D3 D2 D1 D0 シリアル・レジスタの データをコントロー ル・レジスタへコピー AD5122A/AD5142A データシート 1 X=ドント・ケア 表 17. アドレス・ビット ポテンショメータ・モード リニア・ゲイン設定モード A3 1 A2 x1 A1 x1 A0 x1 入力レジスタ RDAC レジスタ 入力レジスタ RDAC レジスタ 保存されたチャンネ ル・メモリ すべてのチャンネ ル すべてのチャンネ ル すべてのチャンネル すべてのチャンネル 定義せず 0 0 0 1 0 0 0 0 RDAC1 RDAC1 RWB1 RAW1 0 0 0 1 0 0 1 1 定義せず RDAC2 RWB1 RAW1 RDAC1/RWB1 定義せず RDAC2 定義せず 定義せず RWB2 RAW2 RWB2 RAW2 0 0 1 0 定義せず 定義せず 定義せず 定義せず RDAC2/RWB2 0 0 1 1 定義せず 定義せず 定義せず 定義せず RAW2 1 X=ドント・ケア 表 18. コントロール・レジスタのビットの説明 ビット名 説明 D0 RDAC レジスタ書込み保護 0 = ワイバー位置を EEPROM メモリの値に固定 1 = デジタル・インターフェース経由でワイパー位置の更新を許可（デフォルト） D1 EEPROM プログラムをイネーブル 0 = EEPROM プログラムをディスエーブル 1 = EEPRM プログラムに対してデバイスをイネーブル（デフォルト） D2 リニア・ゲイン設定モード／ポテンショメータ・モード 0 = ポテンショメータ・モード（デフォルト） 1 = リニア・ゲイン設定モード D3 バースト・モード（I2C のみ） 0 = ディスエーブル（デフォルト） 1 = イネーブル（ストップまたはディスエーブル不可もしくは反復スタート条件） Rev. A － 25/29 － 定義せず RAW1 定義せず AD5122A/AD5142A データシート RDAC アーキテクチャ 最適なパフォーマンスを達成するために、アナログ・デバイセ ズ社では、すべてのデジタル・ポテンショメータに特許を取得 済の RDAC セグメンテーション・アーキテクチャを採用してい ます。特に、AD5122A/AD5142A では、図 37 にある通り、3-ス テージ・セグメンテーションのアプローチを採用しています。 AD5122A/AD5142A のワイパー・スイッチは、トランスミッショ ン・ゲート CMOS トポロジー方式を採用し、VDD と VSS から生成 されるゲート電圧で動作するように設計されています。 可変抵抗のプログラミング レオスタット動作：±8%抵抗値公差 AD5122A/AD5142A が、レオスタット・モードで動作する場合、 2 本の端子のみを使い可変抵抗として使用します。使用されてい ない端子は無接続とするか、図 38 に示す通り W 端子に結線しま す。 A A A A STS W RH B A 端子と B 端子間の公称抵抗（RAB）には、10kΩ または 100kΩ があります。128/256 タップのポイントにワイパー端子が設定で きます。RDAC の 7 ビット／8 ビットのラッチがデコードされ て、128/256 タップの中から 1 つのポイントのワイパー設定を選 択します。W 端子と B 端子間の出力抵抗値をデジタルでプログ ラムする際に用いる一般式は次の通りです。 AD5122A: RL W RL RM RH 38# (%) = RM RH B 図 38. レオスタット・モードの構成 RM RM 7-BIT/8-BIT ADDRESS DECODER B W 10939-038 RH W AD5142A: SBS 38# (%) = 10939-037 B 図 37. AD5122A/AD5142A RDAC 回路間略図 トップスケール／ボトムスケール・アーキテク チャ 加えて、AD5122A/AD5142A には、端子間の抵抗を減少させる 新たなポジションが搭載されています。これらのポジションは、 ボトムスケール（BS）、トップスケール（TS）と呼ばれていま す。ボトムスケールの代表的なワイパー抵抗は 130Ω ～ 60Ω （RAB = 100kΩ）です。A 端子と W 端子の間のトップスケール 抵抗は、1LSB ごとに減少し、全抵抗が 60 Ω（ RAB = 100kΩ）に 減少します。 % 128 × 3 "# + 38 0x00～0x7F (1) × 3 "# + 38 0x00～0xFF (2) % 256 ここで、 D は、7 ビット／8 ビット分の RDAC レジスタのバイナリコード の 10 進法の値と等価です。 RAB は、抵抗体両端の抵抗値です。 Rw は、ワイパー抵抗です。 ポテンショメータ・モードでは、機械式ポテンショメータと同様 に、W 端子と A 端子間の抵抗値が、デジタル制御されたコンプ リメンタリ抵抗値、RWA となります。RWA には最大 8%の絶対抵抗 値エラーが生じます。RWA 抵抗値は、最大抵抗値から始まって、 ラッチにロードされたデータ値が増加するにつれて減少します。 この動作の一般式は次のとおりです。 AD5122A: 3"8 (%) = AD5142A: 3"8 (%) = 128 − % × 3 "# + 38 128 0x00～0x7F (3) 256 − % × 3 "# + 38 256 0x00～0xFF (4) ここで、 D は、7 ビット／8 ビット分の RDAC レジスタのバイナリコード の 10 進法の値と等価です。 RAB は、抵抗体両端の抵抗値です。 Rw は、ワイパー抵抗です。 Rev. A － 26/29 － AD5122A/AD5142A データシート VDD の電圧を上回る正側の信号があると、ダイオードが順方向に バイアスするためにクランプされます。VA、VW、VB の各電圧に は極性について制約はありませんが、その電圧は VDD 以上もしく は VSS 以下になってはいけません。 本製品がリニア・ゲイン設定モードに設定されている場合は、W 端子と A 端子間の抵抗値は対応する RDAC レジスタにロードさ れたコードと直接に比例します。この動作の一般式は次のとおり です。 AD5122A: 3"8 (%) = % 128 × 3 "# + 38 0x00～0x7F VDD (5) A 3"8 (%) = % 256 × 3 "# + 38 0x00～0xFF B ここで、 D は、7 ビット／8 ビット分の RDAC レジスタのバイナリコード の 10 進法の値と等価です。 RAB は、抵抗体両端の抵抗値です。 Rw は、ワイパー抵抗です。 ボトムスケール設定もしくは、トップスケール設定では、上限 の合計ワイパー抵抗値が 40Ω になっています。どのような設定 で本製品が動作しているかに関わらず、A 端子と B 端子間と、 W 端子と A 端子間、W 端子と B 端子間の電流は、表 5 で規定さ れている最大コンティニュアス電流かもしくは最大パルス電流 で動作させて下さい。これを順守しないと、内部スイッチの接 点の劣化や破壊が発生する可能性があります。 VSS 図 40. VDD と VSS に設定される端子の最大・最小電圧 電源投入シーケンス ダイオードが A、B、W 各端子のコンプライアンス電圧を制限 しているため（図 40）、必ず VDD の電源を投入してから A、B、 W 各端子に電圧を印加してください。これを順守しないと、ダ イオードが順方向にバイアスされ、そのために VDD 電源が意図 せずオンとなり、システムに悪影響が及ぶおそれがあります。 理想的な電源投入シーケンスは、VSS、VDD、VLOGIC、デジタル 入力、そして V、VB、および VW の順序です。VA、VB、VW と、 デジタル入力の電源投入の順序は、VSS、VDD と VLOGIC の後になっ てさえいれば順不同でも問題ありません。電源投入シーケンス や電源の立ち上がり／立下り時間とは関係なく、一度、VDD に 電源が入ると、電源投入のプリセットが有効になり、EEPROM の内容が RDCA レジスタに反映されます。 ポテンショメータ・デバイダのプログラミング 電圧出力動作 デジタル・ポテンショメータは、図 39 に示す通り、ワイパー位 置から A 端子までと、ワイパー位置から B 端子まで間の分圧器 として、A 端子から B 端子までの入力電圧を分圧比に応じて配 分します。 W VB レイアウトと電源のバイパス処理. コンパクトで最小限のリード線の長さでレイアウト設計するの が良いとされています。入力までのリード線は、最小の導体長 で可能な限り直線にします。グラウンド・パスの抵抗とインダ クタンスを低く抑えることも必要です。また、高品質のコンデ ンサを使用して電源をバイパスすることも推奨します。トラン ジェントの影響を最小限に抑え、低周波リップルをフィルタ処 理するために、等価直列抵抗（ESR）が低い 1～10µF のタンタ ルまたは電解型のコンデンサを電源に外付けしてください。図 41 に、AD5122A/AD5142A の基本的な電源のバイパス構成を示 します。 A VOUT B 10939-039 VA W (6) 図 39. ポテンショメータ・モードの構成 A 端子に 5V を接続し、B 端子をグラウンドに接続すると、ワイ パーの W 端子と B 端子間の出力電圧を 0V から 5V の間に制御 することができます。この時、A 端子と B 端子の入力電圧から 得られるグラウンドに対する出力電圧 VW を計算する一般式は 次の通りです。 VDD C3 10µF C1 0.1µF + C4 10µF C2 0.1µF (7) ここで、 RWB(D) は、方程式 1 と 2 で得られます。 RAW(D) は、方程式 3 と 4 で得られます。 デジタル・ポテンショメータをデバイダ・モードで動作させる と、全温度範囲にわたってより精度の高い動作となります。レ オスタット・モードとは異なり、出力電圧は RWA と RWB の各内 部抵抗の比に依存し絶対値ではありません。そのため、温度ド リフトは 5ppm/°C に低減します。 VSS VDD VLOGIC AD5122A/ AD5142A C5 0.1µF C6 10µF + VLOGIC VSS GND 図 41. 電源のバイパス処理 端子の動作電圧範囲 AD5122A/AD5142A は、保護用の内部 ESD ダイオードを装備し た設計となっています。これらのダイオードによって、端子の動 作電圧の限界電圧を規定しています。例えば A、B、W 各端子に Rev. A + 10939-041 3 ( %) 3 ( %) ×7" + "8 ×7# 78 (%) = 8# 3"# 3"# 10939-040 AD5142A: － 27/29 － AD5122A/AD5142A データシート 外形寸法 3.10 3.00 SQ 2.90 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 EXPOSED PAD 1.75 1.60 SQ 1.45 9 TOP VIEW 0.80 0.75 0.70 4 5 8 0.50 0.40 0.30 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 0.25 MIN BOTTOM VIEW 08-16-2010-E PIN 1 INDICATOR 0.30 0.23 0.18 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 図 42. 16-Lead Lead Frame Chip Scale Package [LFCSP_WQ] 3mm × 3mm Body, Very Very Thin Quad (CP-16-22) Dimensions shown in millimeters 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.20 0.09 0.65 BSC 0.30 0.19 COPLANARITY 0.10 SEATING PLANE 8° 0° 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AB 図 43. 16-Lead Thin Shrink Small Outline Package [TSSOP] (RU-16) Dimensions shown in millimeters Rev. A － 28/29 － AD5122A/AD5142A データシート オーダー・ガイド 分解能 インター フェース 動作温度範囲 パッケージの説明 パッケージ・ オプション マーキング AD5122ABCPZ10-RL7 RAB (kΩ) 10 128 I2C -40～+125°C 16-Lead LFCSP_WQ CP-16-22 DHA AD5122ABCPZ100-RL7 100 128 I2C -40～+125°C 16-Lead LFCSP_WQ CP-16-22 DHG 2 モデル1、2 AD5122ABRUZ10 10 128 IC -40～+125°C 16-lead TSSOP RU-16 AD5122ABRUZ100 100 128 I2C -40～+125°C 16-lead TSSOP RU-16 AD5122ABRUZ10-RL7 10 128 I2C -40～+125°C 16-lead TSSOP RU-16 AD5122ABRUZ100-RL7 100 128 I2C -40～+125°C 16-lead TSSOP RU-16 2 AD5142ABCPZ10-RL7 10 256 IC -40～+125°C 16-Lead LFCSP_WQ CP-16-22 DH7 AD5142ABCPZ100-RL7 100 256 I2C -40～+125°C 16-Lead LFCSP_WQ CP-16-22 DH4 AD5142ABRUZ10 10 256 I2C -40～+125°C 16-lead TSSOP RU-16 AD5142ABRUZ100 100 256 I2C -40～+125°C 16-lead TSSOP RU-16 2 AD5142ABRUZ10-RL7 10 256 IC -40～+125°C 16-lead TSSOP RU-16 AD5142ABRUZ100-RL7 100 256 I2C -40～+125°C 16-lead TSSOP RU-16 評価用ボード EVAL-AD5142ADBZ 1 2 Z = RoHS 対応準拠品 この評価ボードには、10kΩR AB 抵抗オプションが付属していますが、ボードは、両方の抵抗値オプションと互換性があります。 Rev. A － 29/29 －