日本語参考資料 最新版英語データシートはこちら 4チャンネル、128/256ポジション、I2C 不揮発性デジタル・ポテンショメータ AD5123/AD5143 データシート 機能ブロック図 特長 VDD 10 kΩ および 100 kΩ の抵抗オプション 抵抗許容誤差: 最大 8% ワイパー電流: ±6 mA 小さい温度係数: 35 ppm/°C 広い帯域幅: 3 MHz 高速なスタートアップ・タイム: 75 µs 以下 リニア・ゲイン設定モード 単電源動作と両電源動作が可能 広い動作温度: −40°C～+125°C 3 mm × 3 mm のパッケージ ESD 保護: 4 kV AD5123/AD5143 POWER-ON RESET RDAC1 A1 INPUT REGISTER 1 W1 B1 RDAC2 INPUT REGISTER 2 SCL A2 W2 B2 SDA SERIAL INTERFACE RDAC3 7/8 INPUT REGISTER 3 ADDR W3 B3 RDAC4 アプリケーション INPUT REGISTER 4 ポータブル機器のレベル調整 LCD パネルの輝度とコントラストの制御 プログラマブルなフィルタ、遅延、時定数 プログラマブルな電源 W4 B4 GND 10878-001 EEPROM MEMORY VSS 図 1. 概要 表 1.ファミリー・モデル AD5123/AD5143 ポテンショメータは、 128/256 ポジションの調 整を必要とするアプリケーションに対して不揮発性ソリューシ ョンを提供します。±8%の低抵抗許容誤差および Ax ピン、Bx ピン、Wx ピンで最大±6 mA の電流密度を保証しています。 抵抗許容誤差と公称温度係数が小さいため、オープン・ルー プ・アプリケーションおよび許容誤差の一致が必要なアプリケ ーションが簡素化されます。 リニア・ゲイン設定モードを使うと、ストリング抵抗(RAW およ び RWB )を使ってデジタル・ポテンショメータ・ピン間の抵抗 を独立に設定できるため、非常に正確に抵抗を一致させること ができます。 これらのデバイスは、広い帯域幅と低い総合高調波歪み (THD) を持つため、AC 信号に対して最適性能を提供するので、フィ ルタ・デザインに適しています。 抵抗アレイ両端のワイパー抵抗が 40 Ω と小さいため、ピン―ピ ン間の接続が可能です。 ワイパー値は I2C 互換デジタル・インターフェースを経由して 制御することができ、このインターフェースはワイパー・レジ スタ値と EEPROM 値のリードバックにも使用することができま す。 AD5123/AD5143 は、3 mm × 3 mm の小型 16 ピン LFCSP パッケ ージを採用しています。これらのデバイスの動作は、工業用拡 張温度範囲-40°C～+125°C で保証しています。 Model AD5123 1 AD5124 AD5124 AD5143 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 Rev. A 1 Channel Quad Quad Quad Quad Quad Quad Quad Dual Dual Dual Dual Single Single Position 128 128 128 256 256 256 256 128 128 256 256 128 256 Interface I2C SPI/I2C SPI I2C SPI/I2C SPI I2C SPI I2C SPI I2C SPI/I2C SPI/I2C Package LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 2 個のポテンショメータと 2 個の可変抵抗器。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。 ※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2012–2013 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 AD5123/AD5143 データシート 目次 特長 ................................................................................................... 1 テスト回路 ...................................................................................... 18 アプリケーション ............................................................................ 1 動作原理 .......................................................................................... 19 機能ブロック図 ................................................................................ 1 熱抵抗 ......................................................................................... 11 ESD の注意 ................................................................................. 11 ピン配置およびピン機能説明....................................................... 12 RDAC レジスタと EEPROM ...................................................... 19 入力シフトレジスタ................................................................... 19 I2C シリアル・データ・インターフェース.............................. 19 I2C アドレス ................................................................................ 19 高度な制御モード....................................................................... 21 EEPROM または RDAC レジスタの保護.................................. 22 RDAC アーキテクチャ ............................................................... 25 可変抵抗のプログラミング ....................................................... 25 ポテンショメータ分圧器のプログラミング ............................ 26 ピン電圧の動作範囲................................................................... 26 パワーアップ・シーケンス ....................................................... 26 レイアウトと電源のバイパス ................................................... 26 外形寸法 .......................................................................................... 27 代表的な性能特性 .......................................................................... 13 オーダー・ガイド....................................................................... 27 概要 ................................................................................................... 1 改訂履歴 ........................................................................................... 2 仕様 ................................................................................................... 3 電気的特性—AD5123................................................................... 3 電気的特性—AD5143................................................................... 6 インターフェース・タイミング仕様 ......................................... 9 シフトレジスタとタイミング図 ............................................... 10 絶対最大定格.................................................................................. 11 改訂履歴 3/13—Rev. 0 to Rev. A Changes to Features Section ................................................................1 10/12—Revision 0: Initial Version Rev. A － 2/27 － AD5123/AD5143 データシート 仕様 電気的特性—AD5123 特に指定がない限り、VDD = 2.3 V～5.5 V、VSS = 0 V; VDD = 2.25 V～2.75 V、VSS = -2.25 V～−2.75 V; −40°C < TA < +125°C。 表 2. Parameter Symbol Test Conditions/Comments Min Typ1 Max Unit DC CHARACTERISTICS—RHEOSTAT MODE (ALL RDACs) Resolution N Resistor Integral Nonlinearity2 R-INL 7 Bits RAB = 10 kΩ VDD ≥ 2.7 V −1 ±0.1 +1 LSB VDD < 2.7 V −2.5 ±1 +2.5 LSB VDD ≥ 2.7 V −0.5 ±0.1 +0.5 LSB VDD < 2.7 V −1 ±0.25 +1 LSB RAB = 100 kΩ Resistor Differential Nonlinearity2 R-DNL −0.5 ±0.1 +0.5 LSB Nominal Resistor Tolerance ΔRAB/RAB −8 ±1 +8 % Resistance Temperature Coefficient3 (ΔRAB/RAB)/ΔT × 106 Code = full scale Wiper Resistance3 RW Code = zero scale Bottom Scale or Top Scale Nominal Resistance Match 35 ppm/°C RAB = 10 kΩ 55 125 Ω RAB = 100 kΩ 130 400 Ω RAB = 10 kΩ 40 80 Ω RAB = 100 kΩ 60 230 Ω RBS or R TS RAB1/RAB2 Code = 0xFF −1 ±0.2 +1 % RAB = 10 kΩ −0.5 ±0.1 +0.5 LSB RAB = 100 kΩ −0.25 ±0.1 +0.25 LSB −0.25 ±0.1 +0.25 LSB RAB = 10 kΩ −1.5 −0.1 RAB = 100 kΩ −0.5 ±0.1 +0.5 LSB RAB = 10 kΩ 1 1.5 LSB RAB = 100 kΩ 0.25 0.5 LSB Code = half scale ±5 DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE (ALL RDACs) Integral Nonlinearity4 INL Differential Nonlinearity4 DNL Full-Scale Error VWFSE Zero-Scale Error Voltage Divider Temperature Coefficient3 Rev. A LSB VWZSE (ΔVW/VW)/ΔT × 10 6 － 3/27 － ppm/°C AD5123/AD5143 データシート Parameter Symbol Test Conditions/Comments Min RAB = 10 kΩ RAB = 100 kΩ Typ1 Max Unit −6 +6 mA −1.5 +1.5 mA VSS VDD V RESISTOR TERMINALS Maximum Continuous Current IA, IB, and IW Terminal Voltage Range5 Capacitance A, Capacitance B3 Capacitance W 3 CA, CB CW Common-Mode Leakage Current3 f = 1 MHz, measured to GND, code = half scale RAB = 10 kΩ 25 pF RAB = 100 kΩ 12 pF RAB = 10 kΩ 12 pF RAB = 100 kΩ 5 f = 1 MHz, measured to GND, code = half scale VA = VW = VB −500 ±15 pF +500 nA DIGITAL INPUTS Input Logic3 High VINH Low VINL Input Hysteresis3 VHYST Input Current3 IIN Input Capacitance3 CIN 0.7 × VDD V 0.2 × VDD 0.1 × VDD V V ±1 5 µA pF DIGITAL OUTPUTS Output High Voltage3 VOH RPULL-UP = 2.2 kΩ to VDD Output Low Voltage3 VOL ISINK = 3 mA VDD ISINK = 6 mA −1 Three-State Leakage Current Three-State Output Capacitance V 0.4 V 0.6 V +1 2 µA pF POWER SUPPLIES Single-Supply Power Range VSS = GND Dual-Supply Power Range Positive Supply Current IDD 2.3 5.5 V ±2.25 ±2.75 V 5.5 µA VIH = VDD or VIL = GND VDD = 5.5 V 0.7 VDD = 2.3 V 400 nA −0.7 µA −5.5 Negative Supply Current ISS VIH = VDD or VIL = GND EEPROM Store Current3, 6 IDD_EEPROM_STORE VIH = VDD or VIL = GND 2 mA EEPROM Read Current3, 7 IDD_EEPROM_READ VIH = VDD or VIL = GND 320 µA Power Dissipation8 PDISS VIH = VDD or VIL = GND 3.5 Power Supply Rejection Ratio PSRR ∆VDD/∆VSS = VDD ± 10%, code = full scale −66 Rev. A － 4/27 － µW −60 dB AD5123/AD5143 データシート Parameter Symbol DYNAMIC CHARACTERISTICS Bandwidth Total Harmonic Distortion Resistor Noise Density VW Settling Time Crosstalk (CW1/CW2) Analog Crosstalk Endurance 10 Test Conditions/Comments Min Typ1 Max Unit 9 BW THD eN_WB tS CT −3 dB RAB = 10 kΩ 3 MHz RAB = 100 kΩ 0.43 MHz RAB = 10 kΩ −80 dB RAB = 100 kΩ −90 dB RAB = 10 kΩ 7 nV/√Hz RAB = 100 kΩ 20 nV/√Hz RAB = 10 kΩ 2 µs RAB = 100 kΩ 12 µs RAB = 10 kΩ 10 nV-sec RAB = 100 kΩ 25 nV-sec −90 dB 1 Mcycles 50 Years VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz Code = half scale, TA = 25°C, f = 10 kHz VA = 5 V, VB = 0 V, from zero scale to full scale, ±0.5 LSB error band CTA TA = 25°C 100 Data Retention11 1 kcycles Typ 値は、25°C および VDD = 5 V、VSS = 0 V での平均測定値。 抵抗積分非直線性誤差(R-INL)は、最大抵抗ワイパー・ポジションと最小抵抗ワイパー・ポジションとの間で測定された理論値からの差を表します。 R-DNL は、連続 タップ・ポジション間での理論値からの相対的ステップ変化を表します。 最大ワイパー電流は(0.7 × VDD)/RAB に制限されています。 3 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 4 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VWB で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 5 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 6 動作電流とは異なり、EEPROM 書込みの電源電流は約 30 ms 継続します。 7 動作電流とは異なり、EEPROM 読出しの電源電流は約 20 µs 継続します。 8 PDISS は (IDD × VDD)から計算。 9 すべてのダイナミック特性では VDD/VSS = ±2.5 V を使用。 10 書込み可能回数は、JEDEC Std.22 メソッド A117 に基づき 100,000 サイクルで評価し、-40 °C～+125°C で測定。 11 JEDEC Std. 22、メソッド A117 に基づくジャンクション温度(TJ) = 125°C と等価。 活性エネルギー1 eV に基づくデータ保持寿命は、フラッシュ／EE メモリではジャ ンクション温度が上昇すると短くなります。 2 Rev. A － 5/27 － AD5123/AD5143 データシート 電気的特性—AD5143 特に指定がない限り、VDD = 2.3 V～5.5 V、VSS = 0 V; VDD = 2.25 V～2.75 V、VSS = -2.25 V～−2.75 V; −40°C < TA < +125°C。 表 3. Parameter Symbol Test Conditions/Comments Min Typ1 Max Unit DC CHARACTERISTICS—RHEOSTAT MODE (ALL RDACs) Resolution N Resistor Integral Nonlinearity2 R-INL 8 Bits RAB = 10 kΩ VDD ≥ 2.7 V −2 ±0.2 +2 LSB VDD < 2.7 V −5 ±1.5 +5 LSB VDD ≥ 2.7 V −1 ±0.1 +1 LSB VDD < 2.7 V −2 ±0.5 +2 LSB RAB = 100 kΩ Resistor Differential Nonlinearity R-DNL −0.5 ±0.2 +0.5 LSB Nominal Resistor Tolerance ΔRAB/RAB −8 ±1 +8 % Resistance Temperature Coefficient3 (ΔRAB/RAB)/ΔT × 106 Code = full scale Wiper Resistance3 RW Code = zero scale 2 Bottom Scale or Top Scale 35 RAB = 10 kΩ 55 125 Ω RAB = 100 kΩ 130 400 Ω RAB = 10 kΩ 40 80 Ω RBS or R TS 60 230 Ω Code = 0xFF −1 ±0.2 +1 % RAB = 10 kΩ −1 ±0.2 +1 LSB RAB = 100 kΩ −0.5 ±0.1 +0.5 LSB −0.5 ±0.2 +0.5 LSB RAB = 10 kΩ −2.5 −0.1 RAB = 100 kΩ −1 ±0.2 +1 LSB RAB = 10 kΩ 1.2 3 LSB RAB = 100 kΩ 0.5 1 LSB Code = half scale ±5 RAB = 100 kΩ Nominal Resistance Match ppm/°C RAB1/RAB2 DC CHARACTERISTICS— POTENTIOMETER DIVIDER MODE (ALL RDACs) Integral Nonlinearity4 INL Differential Nonlinearity4 DNL Full-Scale Error VWFSE Zero-Scale Error Voltage Divider Temperature Coefficient3 Rev. A LSB VWZSE (ΔVW/VW)/ΔT × 106 － 6/27 － ppm/°C AD5123/AD5143 データシート Parameter Symbol Test Conditions/Comments Min RAB = 10 kΩ RAB = 100 kΩ Typ1 Max Unit −6 +6 mA −1.5 +1.5 mA VSS VDD V RESISTOR TERMINALS Maximum Continuous Current IA, IB, and IW Terminal Voltage Range5 Capacitance A, Capacitance B3 Capacitance W 3 CA, CB CW Common-Mode Leakage Current3 f = 1 MHz, measured to GND, code = half scale RAB = 10 kΩ 25 pF RAB = 100 kΩ 12 pF RAB = 10 kΩ 12 pF RAB = 100 kΩ 5 f = 1 MHz, measured to GND, code = half scale VA = VW = VB −500 ±15 pF +500 nA DIGITAL INPUTS Input Logic3 High VINH Low VINL Input Hysteresis3 VHYST Input Current3 IIN Input Capacitance3 CIN 0.7 × VDD V 0.2 × VDD 0.1 × VDD V V ±1 5 µA pF DIGITAL OUTPUTS Output High Voltage3 VOH RPULL-UP = 2.2 kΩ to VDD Output Low Voltage3 VOL ISINK = 3 mA VDD ISINK = 6 mA −1 Three-State Leakage Current Three-State Output Capacitance V 0.4 V 0.6 V +1 µA 2 pF POWER SUPPLIES Single-Supply Power Range VSS = GND Dual-Supply Power Range Positive Supply Current IDD 5.5 V ±2.25 ±2.75 V 5.5 µA VIH = VDD or VIL = GND VDD = 5.5 V 0.7 VDD = 2.3 V 400 µA VIH = VDD or VIL = GND 2 mA IDD_EEPROM_READ VIH = VDD or VIL = GND 320 µA PDISS VIH = VDD or VIL = GND 3.5 PSRR ∆VDD/∆VSS = VDD ± 10%, code = full scale −66 ISS VIH = VDD or VIL = GND EEPROM Store Current3, 6 IDD_EEPROM_STORE EEPROM Read Current3, 7 Power Dissipation8 Power Supply Rejection Ratio － 7/27 － −5.5 nA −0.7 Negative Supply Current Rev. A 2.3 µW −60 dB AD5123/AD5143 データシート Parameter DYNAMIC CHARACTERISTICS Bandwidth Total Harmonic Distortion Resistor Noise Density VW Settling Time Crosstalk (CW1/CW2) Analog Crosstalk Endurance 10 Symbol Test Conditions/Comments BW −3 dB Min Typ1 Max Unit 9 THD eN_WB tS CT RAB = 10 kΩ 3 MHz RAB = 100 kΩ 0.43 MHz RAB = 10 kΩ −80 dB RAB = 100 kΩ −90 dB RAB = 10 kΩ 7 nV/√Hz RAB = 100 kΩ 20 nV/√Hz RAB = 10 kΩ 2 µs RAB = 100 kΩ 12 µs RAB = 10 kΩ 10 nV-sec RAB = 100 kΩ 25 nV-sec −90 dB 1 Mcycles VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz Code = half scale, TA = 25°C, f = 10 kHz VA = 5 V, VB = 0 V, from zero scale to full scale, ±0.5 LSB error band CTA TA = 25°C 100 Data Retention11 kcycles 50 1 Years Typ 値は、25°C および VDD = 5 V、VSS = 0 V での平均測定値。 抵抗積分非直線性誤差(R-INL)は、最大抵抗ワイパー・ポジションと最小抵抗ワイパー・ポジションとの間で測定された理論値からの差を表します。 R-DNL は、連続 タップ・ポジション間での理論値からの相対的ステップ変化を表します。 最大ワイパー電流は(0.7 × VDD)/RAB に制限されています。 3 設計およびキャラクタライゼーションで保証しますが、出荷テストは行いません。 4 INL と DNL は、RDAC を電圧出力 D/A コンバータと同様のポテンショメータ分圧器として設定して、VWB で測定。 VA = VDD かつ VB = 0 V。最大±1 LSB の DNL 仕様 規定値は単調動作状態を保証。 5 抵抗ピン A、抵抗ピン B、抵抗ピン W の極性は相対的に制約されません。 両電源動作では、グラウンドを基準としたバイポーラ信号の調整が可能です。 6 動作電流とは異なり、EEPROM 書込みの電源電流は約 30 ms 継続します。 7 動作電流とは異なり、EEPROM 読出しの電源電流は約 20 µs 継続します。 8 PDISS は (IDD × VDD)から計算。 9 すべてのダイナミック特性では VDD/VSS = ±2.5 V を使用。 10 書込み可能回数は、JEDEC Std.22 メソッド A117 に基づき 100,000 サイクルで評価し、-40 °C～+125°C で測定。 11 JEDEC Std. 22、メソッド A117 に基づくジャンクション温度(TJ) = 125°C と等価。 活性エネルギー1 eV に基づくデータ保持寿命は、フラッシュ／EE メモリではジャ ンクション温度が上昇すると短くなります。 2 Rev. A － 8/27 － AD5123/AD5143 データシート インターフェース・タイミング仕様 特に指定のない限り、VDD = 2.3～5.5 V;すべての仕様は TMIN～TMAX で規定。 表 4.I2C インターフェース Parameter1 fSCL2 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A t12 tSP3 tEEPROM_PROGRAM4 tEEPROM_READBACK tPOWER_UP5 tRESET Test Conditions/Comments Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Fast mode Standard mode Min Fast mode Standard mode Fast mode Fast mode 20 + 0.1 CL Typ 1000 300 300 300 1000 300 1000 Unit kHz kHz µs µs µs µs ns ns µs µs µs µs µs µs µs µs µs µs ns ns ns ns ns ns ns 15 300 300 300 50 50 ns ns ns ns ms 7 30 µs Memory readback time (not shown in Figure 3) 75 µs µs Power-on EEPROM restore time (not shown in Figure 3) Reset EEPROM restore time (not shown in Figure 3) 4.0 0.6 4.7 1.3 250 100 0 0 4.7 0.6 4 0.6 4.7 1.3 4 0.6 Max 100 400 3.45 0.9 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 0 30 1 Description Serial clock frequency SCL high time, tHIGH SCL low time, tLOW Data setup time, tSU; DAT Data hold time, tHD; DAT Setup time for a repeated start condition, tSU; STA Hold time (repeated) for a start condition, tHD; STA Bus free time between a stop and a start condition, tBUF Setup time for a stop condition, tSU; STO Rise time of SDA signal, tRDA Fall time of SDA signal, tFDA Rise time of SCL signal, tRCL Rise time of SCL signal after a repeated start condition and after an acknowledge bit, tRCL1 (not shown in Figure 3) Fall time of SCL signal, tFCL Pulse width of suppressed spike (not shown in Figure 3) Memory program time (not shown in Figure 3) 最大バス容量は 400 pF に制限されています。 SDA と SCL のタイミングは、入力フィルタをイネーブルして測定。 入力フィルタを切り離すと、転送レートは向上しますが、デバイスの EMC 動作に悪影響があり ます。 3 SCL と SDA の入力フィルタリングにより、高速モードでノイズ・スパイクを 50 ns 以下に抑圧。 4 EEPROM 書込時間は、温度と EEPROM 書込みサイクル数に依存します。 低温と長い書込みサイクルではタイミングが長くなると予測されます。 5 VDD − VSS が 2.3 V に等しくなった後の最大時間。 2 Rev. A － 9/27 － AD5123/AD5143 データシート シフトレジスタとタイミング図 C3 C2 C1 C0 A3 A2 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D1 D0 10878-002 DB15 (MSB) DATA BITS ADDRESS BITS CONTROL BITS 図 2.入力シフトレジスタ値 t11 t12 t6 t8 t2 SCL t5 t1 t6 t4 t10 t3 t9 t7 P S S 図 3.I2C シリアル・インターフェースのタイミング図 (代表的な書込シーケンス) Rev. A － 10/27 － P 10878-003 SDA AD5123/AD5143 データシート 絶対最大定格 特に指定のない限り、TA = 25 °C。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 表 5. Parameter VDD to GND VSS to GND VDD to VSS VA, VW, VB to GND Rating −0.3 V to +7.0 V +0.3 V to −7.0 V 7V VSS − 0.3 V, VDD + 0.3 V or +7.0 V (whichever is less) IA, IW, IB Pulsed1 Frequency > 10 kHz RAW = 10 kΩ RAW = 100 kΩ Frequency ≤ 10 kHz RAW = 10 kΩ RAW = 100 kΩ Digital Inputs Operating Temperature Range, TA Maximum Junction Temperature, TJ Maximum Storage Temperature Range Reflow Soldering Peak Temperature Time at Peak Temperature Package Power Dissipation ESD4 FICDM 熱抵抗 θJA は JEDEC JESD51 規格により定義され、値はテスト・ボード とテスト環境に依存します。 表 6.熱抵抗 2 ±6 mA/d ±1.5 mA/d2 3 1 ±6 mA/√d2 ±1.5 mA/√d2 −0.3 V to VDD + 0.3 V or +7 V (whichever is less) −40°C to +125°C 150°C θJC 3 Unit °C/W JEDEC 2S2P テスト・ボード、自然空冷(0 m/sec の空気流)。 ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 −65°C to +150°C 260°C 20 sec to 40 sec (TJ max − TA)/θJA 4 kV 1.5 kV 1 最大ピン電流は、スイッチの最大処理電流、パッケージ最大消費電力、A ピ ン、B ピン、W ピン内の任意の 2 ピン間の、設定された抵抗での最大入力電 圧により制約されます。 2 d = パルス・デューティ係数。 3 EEPROM メモリの書込みを含みます。 4 人体モデル (HBM)。 Rev. A θJA 89.51 Package Type 16-Lead LFCSP － 11/27 － AD5123/AD5143 データシート PIN 1 INDICATOR A1 1 B3 5 A2 7 TOP VIEW (Not to Scale) 12 VDD 11 B4 10 W4 9 B2 W2 8 W3 4 VSS 6 B1 3 AD5123/ AD5143 W1 2 NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10878-004 14 SDA 13 SCL 16 GND 15 ADDR ピン配置およびピン機能説明 図 4.ピン配置 表 7.ピン機能の説明 ピン番号 記号 説明 1 A1 RDAC1 のピン A。VSS ≤ VA ≤ VDD。 2 W1 RDAC1 のワイパー・ピン。VSS ≤ VW ≤ VDD。 3 B1 RDAC1 のピン B。VSS ≤ VB ≤ VDD。 4 W3 RDAC3 のワイパー・ピン。VSS ≤ VW ≤ VDD。 5 B3 RDAC3 のピン B。VSS ≤ VB ≤ VDD。 6 VSS 負の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要があり ます。 7 A2 RDAC2 のピン A。VSS ≤ VA ≤ VDD。 8 W2 RDAC2 のワイパー・ピン。VSS ≤ VW ≤ VDD。 9 B2 RDAC2 のピン B。VSS ≤ VB ≤ VDD. 10 W4 RDAC4 のワイパー・ピン。VSS ≤ VW ≤ VDD。 11 B4 RDAC4 のピン B。VSS ≤ VB ≤ VDD。 12 VDD 正の電源。このピンは、0.1 µF のセラミック・コンデンサと 10 µF のコンデンサでデカップリングする必要があり ます。 13 SCL シリアル・クロック・ライン。データは、立下がり変化で入力されます。 14 SDA シリアル・データ入力／出力。 15 ADDR 複数のパッケージをデコードするためのプログラマブルなアドレス。 16 GND グラウンド・ピン、ロジック・グラウンド基準。 EPAD エクスポーズド・パッドは内部で VSS へ接続されています。 Rev. A － 12/27 － AD5123/AD5143 データシート 代表的な性能特性 0.5 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0.4 0.3 0.1 0 R-DNL (LSB) R-INL (LSB) 0.2 0.1 0 –0.1 –0.1 –0.2 –0.3 –0.2 –0.4 –0.3 0 100 200 CODE (Decimal) –0.6 10878-005 –0.5 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 100 200 CODE (Decimal) 図 5.コード対 R-INL (AD5143) 10878-008 –0.5 –0.4 図 8.コード対 R-DNL (AD5143) 0.20 0.10 0.15 0.05 0.10 0 R-DNL (LSB) R-INL (LSB) 0.05 0 –0.05 –0.05 –0.10 –0.15 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C –0.25 0 –0.25 50 100 CODE (Decimal) –0.30 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100 図 9.コード対 R-DNL (AD5123) 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 50 CODE (Decimal) 図 6.コード対 R-INL (AD5123) 0.3 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10878-009 –0.20 –0.20 10878-006 –0.15 0.05 0 DNL (LSB) INL (LSB) 0.1 0 –0.05 –0.10 –0.15 –0.1 –0.20 –0.2 0 100 CODE (Decimal) 200 –0.30 10878-007 –0.3 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 図 10.コード対 DNL (AD5143) 図 7.コード対 INL (AD5143) Rev. A 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C － 13/27 － 10878-010 –0.25 AD5123/AD5143 データシート 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 0.05 –0.02 DNL (LSB) INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.04 –0.06 –0.05 –0.08 –0.10 –0.10 50 –0.14 10878-011 0 100 CODE (Decimal) 0 450 10kΩ 100kΩ 400 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 –50 50 100 150 200 255 AD5143 25 50 75 CODE (Decimal) 100 127 AD5123 –50 10878-012 0 0 0 50 100 150 200 255 AD5142A 0 25 50 75 CODE (Decimal) 100 127 AD5122A 図 12.コード対ポテンショメータ・モード温度係数 ((ΔVW/VW)/ΔT × 106) 800 700 IDD, IDD, IDD, VDD = 2.3V VDD = 3.3V VDD = 5V 図 15.コード対可変抵抗器モード温度係数 ((ΔRWB/RWB)/ΔT × 106) 1200 VSS = GND VDD VDD VDD VDD 1000 = 2.3V = 3.3V = 5V = 5.5V IDD CURRENT (µA) CURRENT (nA) 600 500 400 300 800 600 400 200 10 60 TEMPERATURE (°C) 110 125 0 10878-013 0 –40 1 2 3 4 INPUT VOLTAGE (V) 図 13.電源電流の温度特性 Rev. A 0 図 16.デジタル入力電圧対 IDD 電流 － 14/27 － 5 10878-016 200 100 10878-015 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 図 14.コード対 DNL (AD5123) 100kΩ 10kΩ 400 100 CODE (Decimal) 図 11.コード対 INL (AD5123) 450 50 10878-014 –0.12 –0.15 AD5123/AD5143 データシート 10 0 0x80 (0x40) 0 –10 0x40 (0x20) 0x20 (0x10) 0x20 (0x10) –20 0x10 (0x08) 0x8 (0x04) GAIN (dB) GAIN (dB) –20 0x10 (0x08) 0x8 (0x04) –30 0x80 (0x40) –10 0x40 (0x20) 0x4 (0x02) 0x2 (0x01) –40 0x1 (0x00) –30 0x4 (0x02) –40 –50 0x2 (0x01) 0x1 (0x00) 0x00 –60 0x00 –70 –50 –80 100 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10878-017 –60 10 100 –50 0 1M 10M 10kΩ 100kΩ –10 –20 –60 –30 THD + N (dB) THD + N (dB) 100k 図 20.100 kΩ ゲイン対周波数特性対コード 10kΩ 100kΩ VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 10k FREQUENCY (Hz) 図 17.10 kΩ ゲイン対周波数特性対コード –40 1k 10878-020 AD5143 (AD5123) AD5143 (AD5123) –70 –80 –40 –50 –60 –70 VDD/VSS = ±2.5V –80 200 2k 20k 200k FREQUENCY (Hz) CODE = HALF SCALE NOISE FILTER = 22kHz –90 0.001 0.01 10878-018 –100 20 10 VDD/VSS = ±2.5V RAB = 10kΩ 0 0 –10 –20 –20 PHASE (Degrees) –40 –60 –30 –40 –50 –60 –70 –80 QUARTER SCALE MIDSCALE FULL-SCALE 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10878-019 100 –80 QUARTER SCALE MIDSCALE FULL-SCALE 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k 1M FREQUENCY (Hz) 図 19.正規化位相平坦性の周波数特性、RAB = 10 kΩ 図 22.正規化位相平坦性の周波数特性、RAB = 100 kΩ － 15/27 － 10878-022 PHASE (Degrees) 1 図 21.振幅対総合高調波歪み + ノイズ (THD + N) 20 Rev. A 0.1 VOLTAGE (V rms) 図 18.総合高調波歪み + ノイズ (THD + N)の周波数特性 –100 10 fIN = 1kHz 10878-021 –90 AD5123/AD5143 データシート 300 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 0.2 100 0 0 0 1 2 3 4 –600 –500 –400 –300 –200 –100 10878-023 0 5 VOLTAGE (V) 0 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 10kΩ, RDAC1 100kΩ, RDAC1 –10 200 300 400 500 600 VDD = 5V ±10% AC VSS = GND, VA = 4V, VB = GND CODE = MIDSCALE –20 –30 PSRR (dB) BANDWIDTH (MHz) 7 100 図 26.抵抗寿命ドリフト 10 8 0 RESISTOR DRIFT (ppm) 図 23.正電源 VDD 対インクリメンタル・ワイパーオン抵抗 9 CUMULATIVE PROBABILITY 400 1.0 0.0020 PROBABILITY DENSITY WIPER ON RESISTANCE (Ω) 500 1.2 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, VDD = 2.3V 10kΩ, VDD = 2.7V 10kΩ, VDD = 3V 10kΩ, VDD = 3.6V 10kΩ, VDD = 5V 10kΩ, VDD = 5.5V 10878-026 600 6 5 4 –40 –50 –60 3 –70 2 –80 –90 10 0 20 40 0 10 20 60 80 100 120 AD5143 30 40 CODE (Decimal) 50 60 AD5123 100 1k 10878-024 0 10k 100k 1M 10M FREQUENCY (Hz) 10878-027 1 図 27.電源除去比(PSRR)の周波数特性 図 24.最大帯域幅対コード対容量 0.020 0x80 TO 0x7F 100kΩ 0x80 TO 0x7F 10kΩ 0.015 RELATIVE VOLTAGE (V) 0.7 RELATIVE VOLTAGE (V) 0.6 0.5 0.4 0.3 0.010 0.005 0 –0.005 0.2 –0.010 0.1 –0.015 0 0 5 10 TIME (µs) 15 10878-025 –0.1 –0.020 0 500 1000 1500 TIME (ns) 図 28.デジタル・フィードスルー 図 25.変化時最大グリッチ Rev. A － 16/27 － 2000 10878-028 0.8 AD5123/AD5143 データシート 0 7 10kΩ 100kΩ SHUTDOWN MODE ENABLED 6 THEORETICAL IMAX (mA) –20 GAIN (dB) –40 –60 –80 5 4 3 2 10kΩ –100 1 100kΩ 1k 10k 100k 1M 10M FREQUENCY (Hz) 0 0 図 29.シャットダウン・アイソレーションの周波数特性 Rev. A 50 25 100 150 50 75 CODE (Decimal) 200 100 図 30.コード対理論最大電流 － 17/27 － 250 AD5143 125 AD5123 10878-030 100 0 10878-029 –120 10 AD5123/AD5143 データシート テスト回路 図 31 ～図 35 に、仕様のセクションで使用したテスト条件を示します。 NC DUT A W IW VA V+ = VDD ±10% VDD VMS 10878-031 V+ NC = NO CONNECT A ~ PSRR (dB) = 20 LOG W B 図 31.抵抗積分非直線性誤差 (可変抵抗器動作; R-INL、R-DNL) VMS B RSW = VMS + B W B 10878-033 RW = VMS1/IW NC = NO CONNECT 図 33.ワイパー抵抗 Rev. A – VSS TO VDD 図 35.オン抵抗増分 VW VMS1 0.1V ISW A = NC IW = VDD/RNOMINAL DUT 0.1V ISW CODE = 0x00 図 32.ポテンショメータ分圧器の非直線性誤差(INL、DNL) A ΔVDD% － 18/27 － 10878-035 W V+ ΔVDD ) ΔVMS% W V+ = VDD 1LSB = V+/2N 10878-032 DUT ΔVMS 図 34.電源感度と電源除去比 (PSS、PSRR) DUT A PSS (%/%) = ( 10878-034 B AD5123/AD5143 データシート 動作原理 AD5123/AD5143 デジタル・プログラマブル・ポテンショメータ は、VSS < VTERM < VDD のピン電圧範囲内のアナログ信号に対し て真の可変抵抗として動作するようにデザインされています。 抵抗のワイパー・ポジションは、RDAC レジスタの値により決 定されます。RDAC レジスタはスクラッチパッド・レジスタの ように動作するため、抵抗設定値の変更回数には制限がありま せん。2 つ目のレジスタ (入力レジスタ) は、RDAC レジスタ・デ ータを予めロードしておくために使うことができます。 RDAC レジスタには、I2C インターフェース(モデルによります) を介して任意のポジション設定値を書込むことができます。目 的のワイパー・ポジションが見つかった後に、この値を EEPROM メモリに保存することができます。それ以後、ワイパ ー・ポジションは、後続パワーアップで常にそのポジションに 回復されます。EEPROM データの保存には約 15 ms 要し、この 間デバイスがロックされて、新しいコマンドをアクノリッジし ないため、値の変更が防止されます。 RDAC レジスタと EEPROM RDAC レジスタは、デジタル・ポテンショメータのワイパー・ ポジションを直接制御します。例えば、RDAC レジスタに 0x80 をロードすると(AD5143、256 タップ)、ワイパーは可変抵抗の 1/2 スケールに接続されます。RDAC レジスタは標準のロジッ ク・レジスタであるため、許容変更回数には制限がありません。 デジタル・インターフェース(表 9 参照)を使って RDAC レジス タの書込みと読出しを行うことができます。 RDAC レジスタ値は、コマンド 9 を使って EEPROM へ保存する ことができます (表 9 参照)。その後、RDAC レジスタは、その 後の ON-OFF-ON 電源シーケンスでそのポジションに常に設定 されます。EEPROM に保存されたデータはコマンド 3 を使って リードバックすることができます(表 9 参照)。 あるいは、コマンド 11 を使って EEPROM へ独立に書込むこと ができます (表 15 参照)。 入力シフトレジスタ AD5123/AD5143 の入力シフトレジスタは、図 2 に示すように 16 ビット幅です。各 16 ビット・ワードは、4 ビットのコントロー ル・ビットとその後ろに続く 4 ビットのアドレス・ビットと 8 ビットのデータビットにより構成されます。 AD5143 の RDAC または EEPROM レジスタに対して書込／読出 を行う場合、最下位ビット (ビット 0) は無視されます。 データは MSB ファースト (ビット 15)でロードされます。表 9 と 表 15 に示すように、4 ビットのコントロール・ビットにより、 ソフトウェア・コマンドの機能が指定されます。 I2C シリアル・データ・インターフェース AD5123/AD5143 は、2 線式の I2C 互換シリアル・インターフェ ースを内蔵しています。これらのデバイスは、マスター・デバ イスから制御されるスレーブ・デバイスとして I2C バスに接続 することができます。図 3 に、代表的な書込みシーケンスのタ イミング図を示します。 AD5123/AD5143 は、標準(100 kHz)と高速(400 kHz)のデータ転送 モードをサポートしています。10 ビット・アドレシングとジェ ネラル・コール・アドレシングはサポートされていません。 2 線式シリアル・バス・プロトコルは、次のように動作します。 1. マスターはスタート条件を設定してデータ転送を開始しま す。このスタート条件は、SCLがハイ・レベルの間にSDA ラインがハイ・レベルからロー・レベルへ変化することと 定義されます。次のバイトはアドレス・バイトで、7 ビッ トのスレーブ・アドレスとR/W ビットから構成されていま す。送信されたアドレスに該当するスレーブ・デバイスは 9 番目のクロック・パルスで、SDAラインをロー・レベル にして応答します(これはアクノリッジ・ビットと呼ばれま す)。選択されたデバイスがシフトレジスタに読み書きする データを待つ間、バス上の他の全デバイスはアイドル状態 を維持します。 R/Wビットがハイ・レベルの場合は、マスターがスレー ブ・デバイスから読出しを行います。R/Wビットがロー・ レベルの場合は、マスターがスレーブ・デバイスに対して 書込みを行います。 2. データは、9 個のクロック・パルスで 8 ビットのデータと それに続くアクノリッジ・ビットの順にシリアル・バス上 を伝送します。SDA ラインは SCL のロー・レベル区間で 変化して、SCL のハイ・レベル区間で安定に維持されてい る必要があります。 3. 全データビットの読出しまたは書込みが終了すると、スト ップ条件が設定されます。書込みモードでは、マスターが 10 番目のクロック・パルスで SDA ラインをハイ・レベル にプルアップして、ストップ状態を設定します。読出しモ ードでは、マスターは 9 番目のクロック・パルスでアクノ リッジを発行しません(SDA ラインがハイ・レベルを維持)。 この後、マスターは SDA ラインをロー・レベルにして、10 番目のクロック・パルスが再度ハイ・レベルになるときス トップ条件を設定します。 I2C アドレス ADDR をハード・ワイヤー接続で固定的に変更する機能を使う と、表 8 に示すように、1 つのバスにこれらのデバイスを最大 3 個接続することができます。 表 8.I2C アドレスの選択 ADDR Pin VDD No connect1 GND 1 Rev. A － 19/27 － 7-Bit I2C Device Address 0101000 0101010 0101011 バイポーラ・モード (VSS < 0 V) では使用できません。 AD5123/AD5143 データシート 表 9.簡素化コマンド動作の真理値表 Command Number Control Bits[DB15:DB12] Address Bits[DB11:DB8]1 Data Bits[DB7:DB0]1 0 C3 0 C2 0 C1 0 C0 0 A3 X A2 X A1 X A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 X D0 X Operation NOP: do nothing 1 0 0 0 1 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to RDAC 2 0 0 1 0 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to input register 3 0 0 1 1 0 0 A1 A0 X X X X X X D1 D0 Read back contents D1 0 1 D0 1 1 Data EEPROM RDAC 9 0 1 1 1 0 0 A1 A0 X X X X X X X 1 10 0 1 1 1 0 0 A1 A0 X X X X X X X 0 Copy RDAC register to EEPROM Copy EEPROM into RDAC 14 1 0 1 1 X X X X X X X X X X X X Software reset 15 1 1 0 0 A3 0 A1 A0 X X X X X X X D0 Software shutdown D0 0 1 1 Condition Normal mode Shutdown mode X = don’t care 表 10.簡素化アドレス・ビットの真理値表 A3 1 0 0 0 0 1 A2 X1 0 0 0 0 A1 X1 0 0 1 1 A0 X1 0 1 0 1 Channel All channels RDAC1 RDAC2 RDAC3 RDAC4 X = don’t care Rev. A － 20/27 － Stored Channel Memory Not applicable RDAC1 RDAC2 RDAC3 RDAC4 AD5123/AD5143 データシート 高度な制御モード AD5123/AD5143 デジタル・ポテンショメータは、これらの汎用 的な調整デバイスで使用可能な広範囲なアプリケーションに対 応できるユーザー・プログラミング機能のセットを内蔵してい ます(表 15 と表 17 参照)。 主要なプログラミング機能としては次の内容が含まれます。 • 入力レジスタ • リニア・ゲイン設定モード • 低ワイパー抵抗機能 • リニア・インクリメントおよびデクリメント命令 • ±6 dB のインクリメントおよびデクリメント命令 • バースト・モード (I2C の場合) • リセット • シャットダウン・モード 入力レジスタ AD5123/AD5143 は、RDAC レジスタごとに 1 個の入力レジスタ を持っています。これらレジスタを使うと、対応する RDAC レ ジスタの値を予めロードしておくことができます。これらのレ ジスタに対しては、コマンド 2 を使って書込ができ、コマンド 3 を使ってリードバックすることができます (表 15 参照)。 この機能を使うと、1 個またはすべての RDAC レジスタを同時 に同期または非同期で更新することができます。 入力レジスタから RDAC レジスタへの転送は、コマンド 8 を使 って同期的に行うことができます (表 15 参照)。 新しいデータを RDAC レジスタへロードすると、この RDAC レ ジスタは自動的に対応する入力レジスタを上書きします。 リニア・ゲイン設定モード AD5123/AD5143 の特許取得済みのアーキテクチャにより、各ス トリング抵抗 RAW と RWB の独立な制御が可能です。この機能を イネーブルするときは、コマンド 16 (表 15 参照) を使って、コン トロール・レジスタのビット D2 をセットします (表 17 参照)。 この動作モードでは、一点 W ピンで接続された 2 個の独立な可 変抵抗器としてポテンショメータを制御することができます。 これに対して、ポテンショメータ・モードでは各抵抗は RAW = RAB − RWB として相補的になります。 このモードでは、チャンネルごとに 2 つ目の入力と RDAC レジ スタが可能になりますが(表 16 参照)、実際の RDAC 値は不変に 維持されます。同じ動作が、ポテンショメータ・モードとリニ ア・ゲイン設定モードで可能です。リセットまたはパワーオン の後、デバイスはポテンショメータ・モードに戻ります。 Rev. A 低ワイパー抵抗機能 AD5123/AD5143 には、フルスケールまたはゼロスケールを実現 するときピン間のワイパー抵抗を小さくする 2 つのコマンドがあ ります。これらの追加ポジションは、ボトムスケール BS とトッ プスケール TS と呼ばれます。トップスケールでのピン A とピン W の間の抵抗は RTS で規定されます。同様に、ピン B とピン W の間のボトムスケール抵抗は RBS で規定されます。 RDAC レジスタ値は、これらのポジションになっても変化しま せん。トップスケールとボトムスケールから抜け出す方法は 3 つあります。 1 つ目はコマンド 12 またはコマンド 13 を使う方 法です(表 15 参照)。 2 つ目は新しいデータを RDAC レジスタへ ロードする方法で、インクリメント／デクリメント動作とシャ ットダウン・コマンドを使います。3 つ目はシャットダウン・ モード(コマンド 15)を使う方法です(表 15 参照)。 表 11 と表 12 に、ポテンショメータ・モードまたはリニア・ゲ イン設定モードをイネーブルしたときの、それぞれトップスケ ール・ポジションとボトムスケール・ポジションの真理値表を 示します。 表 11.トップスケールの真理値表 Linear Gain Setting Mode RAW RAB RWB RAB Potentiometer Mode RAW RTS RWB RAB 表 12.ボトムスケールの真理値表 Linear Gain Setting Mode RAW RTS RWB RBS Potentiometer Mode RAW RAB RWB RBS 連続なインクリメント命令とデクリメント命令 インクリメント・コマンドとデクリメント・コマンド(表15のコ マンド4とコマンド5)は、連続なステップ調整アプリケーション に便利です。これらのコマンドは、デバイスに対してインクリ メントまたはデクリメント・コマンドをコントローラから送信 させるだけで済むため、マイクロコントローラのソフトウェ ア・コーディングが簡単になります。調整は個々のポテンショ メータごとに、または両ワイパー・ポジションを同時に変更す るポテンショメータ・グループで行うことができます。 インクリメント・コマンドの場合、コマンド 4 を実行すると、 ワイパーが自動的に次の抵抗 RDAC ポジションに移動します。 このコマンドは、シングル・チャンネルまたは複数チャンネルで 実行することができます。 － 21/27 － AD5123/AD5143 データシート ±6 dB のインクリメントおよびデクリメント命令 2種類のプログラミング命令により、ワイパー・ポジション制御 の対数傾きインクリメントと対数傾きデクリメントを、個別ポ テンショメータごとに、または全RDACレジスタ・ポジション を同時に変更するポテンショメータ・グループごとに行います。 +6 dBインクリメントはコマンド6により、-6 dBデクリメントは コマンド7により、それぞれ実行されます(表15参照)。例えば、 ゼロスケール・ポジションから初めて、コマンド6を10回実行す ると、6 dBステップでワイパーがフルスケール・ポジションま で移動します。ワイパー・ポジションが最大設定値に近づくと、 最後の6 dBインクリメント命令でワイパーがフルスケール・ポ ジションに移動します(表13参照)。 ワイパー・ポジションを+6 dBだけインクリメントすると、 RDACレジスタ値が2倍にされます。-6 dBだけデクリメントする と、レジスタ値が1/2倍されます。内部的には、AD5123/AD5143 はシフトレジスタを使って、ビットを左と右にシフトして±6 dB のインクリメントまたはデクリメントを実現します。これらの 機能は、様々なオーディオ／ビデオ・レベルの調節や、特に小 さな調節より大きな調節に敏感な人の視覚応答での白色LED輝 度の設定に便利です。 表 13.±6dB ステップ・インクリメントとデクリメントの詳しい 左および右シフト機能 Left Shift (+6 dB/Step) 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 Right Shift (−6 dB/Step) 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 シャットダウン・モード ソフトウェア・シャットダウン・コマンドのコマンド 15 (表 15 参 照 )を 実 行し て、 LSB (D0)に 1 を 設定 する こと に より 、 AD5123/AD5143 をシャットダウンさせることができます。この 機能により RDAC はゼロ消費電力状態になり、この状態ではデ バイスはポテンショメータ・モードで動作し、ピン A は開放に なり、ワイパー・ピン W はピン B に接続されますが、有限なワ イパー抵抗は 40 Ω になります。デバイスがリニア・ゲイン設定 モードに設定されると、指定された抵抗(RAW または RWB)が内部 で高インピーダンス状態になります。 表 14 に、デバイス動作 モードに応じた真理値表を示します。RDAC レジスタ値はシャ ットダウン・モードになっても変化しませんが、シャットダウ ン・モードでは表 15 に示すすべてのコマンドがサポートされて います。 シャットダウン・モードを終了するときは、コマンド 15 (表 15 参照) を実行して、さらに LSB (D0)に 0 を設定します。 表 14.シャットダウン・モードの真理値表 Linear Gain Setting Mode RAW High impedance RWB High impedance Potentiometer Mode RAW High impedance RWB RBS EEPROM または RDAC レジスタの保護 バースト・モード バースト・モードをイネーブルすると、複数のデータバイトを 連続的にデバイスへ送ることができます。コマンド・バイトの 後ろの連続バイトは、コマンドのデータバイトとして解釈され ます。 新しいコマンドは、繰り返しスタートを発生するか、またはス トップおよびスタート条件によって送信することができます。 コントロール・レジスタのビット D3 をセットすると、バース ト・モードがアクティブになります(表 17 参照)。 Rev. A リセット コマンド 14 を実行すると、ソフトウェアから AD5123/AD5143 をリセットすることができます(表 15 参照)。リセット・コマン ドは、EEPROM 値を RDAC レジスタへロードし、約 30 µs を要 します。EEPROM には出荷時にミッドスケールがロードされて いるため、初期パワーアップ時はミッドスケールになります。 これらのレジスタの更新をディスエーブルすることにより EEPROM と RDAC レジスタを保護することができます。 これ はソフトウェアまたはハードウェアにより行うことができます。 ソフトウェアからこれらのレジスタを保護する場合は、ビット D0 および／またはビット D1 (表 17 参照)をセットします。これ により、RDAC レジスタと EEPROM レジスタが独立に保護され ます。 RDAC 保護中に可能な唯一の動作は、EEPROM を RDAC レジス タへコピーすることだけです。 － 22/27 － AD5123/AD5143 データシート 表 15.高度なコマンド動作の真理値表 Command Number Address Bits[DB11:DB8]1 Control Bits[DB15:DB12] Data Bits[DB7:DB0]1 0 C3 0 C2 0 C1 0 C0 0 A3 X A2 X A1 X A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 X D0 X Operation NOP: do nothing 1 0 0 0 1 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to RDAC 2 0 0 1 0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to input register 3 0 0 1 1 X A2 A1 A0 X X X X X X D1 D0 Read back contents D1 0 D0 0 Data Input register 0 1 EEPROM 1 0 Control register 1 1 RDAC 4 0 1 0 0 A3 A2 A1 A0 X X X X X X X 1 Linear RDAC increment 5 0 1 0 0 A3 A2 A1 A0 X X X X X X X 0 Linear RDAC decrement 6 0 1 0 1 A3 A2 A1 A0 X X X X X X X 1 +6 dB RDAC increment 7 0 1 0 1 A3 A2 A1 A0 X X X X X X X 0 −6 dB RDAC decrement 8 0 1 1 0 A3 A2 A1 A0 X X X X X X X X Copy input register to RDAC (software LRDAC) 9 0 1 1 1 0 0 A1 A0 X X X X X X X 1 Copy RDAC register to EEPROM 10 0 1 1 1 0 0 A1 A0 X X X X X X X 0 Copy EEPROM into RDAC 11 1 0 0 0 0 0 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Write contents of serial register data to EEPROM 12 1 0 0 1 A3 A2 A1 A0 1 X X X X X X D0 Top scale D0 = 0; normal mode D0 = 1; shutdown mode 13 1 0 0 1 A3 A2 A1 A0 0 X X X X X X D0 Bottom scale D0 = 1; enter D0 = 0; exit 14 1 0 1 1 X X X X X X X X X X X X Software reset 15 1 1 0 0 A3 A2 A1 A0 X X X X X X X D0 Software shutdown D0 = 0; normal mode D0 = 1; device placed in shutdown mode 16 1 1 0 1 X X X X X X X X D3 D2 D1 D0 Copy serial register data to control register 1 X = don’t care 表 16.アドレス・ビット Potentiometer Mode A3 1 0 0 0 0 0 0 0 0 1 A2 X1 0 1 0 1 0 1 0 1 A1 X1 0 0 0 0 1 1 1 1 A0 X1 0 0 1 1 0 0 1 1 Input Register All channels RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable RDAC Register All channels RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable Linear Gain Setting Mode Input Register All channels RWB1 RAW1 RWB2 RAW2 RWB3 RAW3 RWB4 RAW4 X = don’t care Rev. A － 23/27 － RDAC Register All channels RWB1 RAW1 RWB2 RAW2 RWB3 RAW3 RWB4 RAW4 Stored RDAC Memory Not applicable RDAC1 Not applicable RDAC2 Not applicable RDAC3 Not applicable RDAC4 Not applicable AD5123/AD5143 データシート 表 17.コントロール・レジスタ・ビットの説明 Bit Name D0 Description RDAC register write protect 0 = wiper position frozen to value in EEPROM memory 1 = allows update of wiper position through digital interface (default) D1 EEPROM program enable 0 = EEPROM program disabled 1 = enables device for EEPROM program (default) D2 Linear setting mode/potentiometer mode 0 = potentiometer mode (default) 1 = linear gain setting mode D3 Burst mode 0 = disabled (default) 1 = enabled (no disable after stop or repeat start condition) Rev. A － 24/27 － AD5123/AD5143 データシート RDAC アーキテクチャ 最適性能を実現するため、アナログ・デバイセズはすべてのデジ タル・ポテンショメータに対して特許取得済みの RDAC セグメン ト化アーキテクチャを採用しています。特に、AD5123/AD5143 では 3 ステージ・セグメント化を採用しています(図 36 参照)。 AD5123/AD5143 ワイパー・スイッチは、トランスミッション・ ゲート CMOS 回路を採用してデザインされており、ゲート電圧 は VDD と VSS から発生しています。 A STS ピン A とピン B の間の公称抵抗 RAB は 10 kΩ または 100 kΩ で、 ワイパー・ピンからアクセスされる 128/256 個のタップ・ポイ ントを持っています。RDAC ラッチ内の 7/8 ビット・データが デコードされて、128/256 通りのワイパー設定値を選択します。 デジタル的にプログラムしたピン W とピン B の間の出力抵抗を 決定する一般式は、次のようになります。 AD5123: 38# (%) = AD5143: 38# (%) = RH × 3 "# + 38 0x00～0x7F (1) × 3 "# + 38 0x00～0xFF (2) % 256 ここで、 D は、7/8 ビット RDAC レジスタにロードされるバイナリ・コ ード・データの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 RM RH % 128 RM RL ポテンショメータ・モードでは、機械的ポテンショメータと同 様に、ピン W とピン A の間の抵抗もデジタル的に制御された相 補抵抗 RWA として発生されます。RWA でも最大絶対抵抗誤差は 8%です。RWA は最大抵抗値から開始して、ラッチにロードされ るデータが大きくなると減少します。この動作の一般式は次の ようになります。 AD5123: W RL 7-BIT/8-BIT ADDRESS DECODER RM RH RM RH 3"8 (%) = SBS AD5143: 3"8 (%) = 10878-036 B 図 36.AD5123/AD5143 の簡略化した RDAC 回路 トップスケール／ボトムスケール・アーキテクチャ さらに、AD5123/AD5143 はピン間の抵抗を小さくする新しいポ ジションを持っています。これらの追加ポジションは、ボトム スケールおよびトップスケールと呼ばれます。ボトムスケール では、ワイパー抵抗(typ)は 130 Ω から 60 Ω へ減少しています (RAB = 100 kΩ)。トップスケールでは、ピン A とピン W の間の 抵抗は 1 LSB 減少して、合計抵抗は 60 Ω に減少しています(RAB = 100 kΩ)。 W W B A B W B 10878-037 A AD5143: 3"8 (%) = 256 − % × 3 "# + 38 256 0x00～0xFF (4) % 128 × 3 "# + 38 0x00～0x7F (5) × 3 "# + 38 0x00～0xFF (6) % 256 ここで、 D は、7/8 ビット RDAC レジスタにロードされるバイナリ・コ ード・データの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 図 37.可変抵抗器モードの構成 Rev. A (3) デバイスがリニア・ゲイン設定モードに設定されると、ピン W とピン A の間の抵抗は、対応する RDAC レジスタにロードされ たコードに比例します。この動作の一般式は次のようになりま す。 AD5123: 可変抵抗のプログラミング A 0x00～0x7F ここで、 D は、7/8 ビット RDAC レジスタにロードされるバイナリ・コ ード・データの 10 進数表示。 RAB はピン間抵抗。 RW はワイパー抵抗。 3"8 (%) = 可変抵抗器動作—±8% 抵抗許容誤差 2 本のピンを 1 つの可変抵抗として使用すると、AD5123/AD5143 は可変抵抗器モードで動作します。未使用ピンはフローティン グのままか、ピン W へ接続しておくことができます(図 37 参照)。 128 − % × 3 "# + 38 128 － 25/27 － AD5123/AD5143 データシート VDD ボトムスケール状態またはトップスケール状態では、有限な合 計ワイパー抵抗が 40 Ω になります。デバイスが動作している設 定値に無関係に、ピン A とピン B 間、ピン W とピン A 間、ピ ン W とピン B 間の電流を±6 mA の最大連続電流に、または表 5 に規定するパルス電流に、制限するように注意してください。そ うしないと、内部スイッチ・コンタクトの性能低下または破壊 が生ずる恐れがあります。 A W ポテンショメータ分圧器のプログラミング VSS A W VB VOUT B 10878-038 VA 図 38.ポテンショメータ・モード構成 ピン A を 5 V へ、ピン B をグラウンドへ、それぞれ接続すると、 ワイパー W とピン B の間に 0 V～5 V の範囲の出力電圧が得ら れます。ピン A とピン B に与えられる有効な入力 電圧に対する 出力電圧 VW(グラウンド基準)を求める一般式は次のようになり ます。 78 (%) = 3 ( %) 38# (%) ×7" + "8 ×7# 3"# 3"# (7) ここで、 RWB(D)は式 1 と式 2 から求めることができます。 RAW(D)は式 3 と式 4 から求めることができます。 分圧器モードでのデジタル・ポテンショメータの動作は、温度 に対して正確な動作になります。可変抵抗器モードと異なり、 出力電圧は絶対値にではなく内部抵抗 RAW と RWB の比に依存し ます。したがって、温度ドリフトは 5 ppm/°C に減少します。 図 39.VDD と VSS により設定される最大ピン電圧 パワーアップ・シーケンス ピン A、ピン B、ピン W での電圧コンプライアンスを制限する ダイオードが内蔵されているため(図 39)、ピン A、ピン B、ピ ン W に電圧を加える前に先に VDD を加えることが重要です。そ うしないと、ダイオードが順方向バイアスされて、意図せずに VDD に電源が接続されてしまいます。最適なパワーアップ・シ ーケンスは、VSS、VDD、デジタル入力、VA、VB、VW の順序で す。電源投入シーケンス VA、VB、VW、デジタル入力の順は、 VSS と VDD 投入後であれば、重要ではありません。パワーアッ プ・シーケンスと電源のランプ・レートに無関係に、VDD が投 入されると、パワーオン・プリセットが起動し、EEPROM に格 納された値が RDAC レジスタへ転送されます。 レイアウトと電源のバイパス 小型で最短の線によるレイアウト・デザインは重要です。入力 までの線は、最小の導体長で可能な限り真っ直ぐにします。グ ラウンド・パスの抵抗とインダクタンスは小さくする必要があ ります。高品質のコンデンサを使って電源をバイパスすること も重要です。ESR の小さい 1 µF～10 µF のタンタル・コンデン サまたは電解コンデンサも電源に接続して、過渡電圧を抑え、 かつ低周波リップルを除去する必要があります。図 40 に、 AD5123/AD5143 に対する基本的な電源バイパス構成を示します。 VDD ピン電圧の動作範囲 AD5123/AD5143 は、内蔵保護 ESD ダイオードを使ってデザイ ンされています。これらのダイオードも、ピン動作電圧の範囲 を決定しています。A、B、W の各ピンで正信号が VDD を超える と、順方向にバイアスされたダイオードによりクランプされま す。VA、VW、VB の間には極性の制約はありませんが、これら の電圧は VDD を上回ること、および VSS を下回ることはできま せん。 Rev. A － 26/27 － VSS + C3 10µF C1 0.1µF + C4 10µF C2 0.1µF VDD AD5123/ AD5143 VSS GND 10878-040 電圧出力動作 デジタル・ポテンショメータは、A―B 間の入力電圧に比例した 分圧電圧を W―B 間および W―A 間に容易に発生することがで きます(図 38 参照)。 10878-039 B 図 40.電源のバイパス AD5123/AD5143 データシート 外形寸法 0.30 0.23 0.18 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 EXPOSED PAD 1.75 1.60 SQ 1.45 9 TOP VIEW 0.80 0.75 0.70 0.50 0.40 0.30 4 0.25 MIN BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 5 8 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 08-16-2010-E PIN 1 INDICATOR 3.10 3.00 SQ 2.90 図 41.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WQ] 3 mm x 3 mm ボディ、極薄クワッド (CP-16-22) 寸法: mm オーダー・ガイド Model1, 2 AD5123BCPZ10-RL7 AD5123BCPZ100-RL7 RAB (kΩ) 10 100 Resolution 128 128 Interface I2C I2C Temperature Range −40°C to +125°C −40°C to +125°C Package Description 16-Lead LFCSP_WQ 16-Lead LFCSP_WQ Package Option CP-16-22 CP-16-22 Branding DGZ DH0 AD5143BCPZ10-RL7 AD5143BCPZ100-RL7 EVAL-AD5143DBZ 10 100 256 256 I2C I2C −40°C to +125°C −40°C to +125°C 16-Lead LFCSP_WQ 16-Lead LFCSP_WQ Evaluation Board CP-16-22 CP-16-22 DH1 DH2 1 2 Z = RoHS 準拠製品。 評価用ボードは 10 kΩ RAB の抵抗オプションで出荷されますが、ボードは使用可能な全抵抗値オプションと互換性があります。 I2C は、Philips Semiconductors 社(現在の NXP Semiconductors 社)が制定した通信プロトコルです。 Rev. A － 27/27 －