HART接続、ダイナミック消費電力制御付きの 4チャンネル、16ビット、シリアル入力 4 mA～20 mA出力 / 電圧出力DAC AD5755-1 データシート これは、チップ消費電力を最小にするように最適化された DC/DC ブースト・コンバータを使用して、7.4 V～29.5 V の出力ドライバ 電圧をレギュレーションすることにより実現しています。各チャ ンネルには対応する CHART ピンが設けてあるため、HART 信号 を AD5755-1 の電流出力に接続することができます。 特長 16 ビットの分解能と単調性 温度管理のために消費電力をダイナミック制御 電流出力ピンと電圧出力ピンを同一端子に接続可能 電流出力範囲: 0 mA～20 mA、4 mA～20 mA、または 0 mA～24 mA 最大総合未調整誤差(TUE): ±0.05% 電圧出力範囲(20%範囲外含む): 0 V～5 V、0 V～10 V、±5 V、 ±10 V 最大総合未調整誤差(TUE): ±0.04% オフセットとゲインをユーザ設定可能 診断機能を内蔵 リファレンス電圧(最大±10 ppm/°C )を内蔵 温度範囲: −40°C～+105°C このデバイスは、最大 30 MHz のクロック・レートで動作し、か つ標準 SPI、QSPI™、MICROWIRE™、DSP、マイクロコントロー ラの各インターフェース規格と互換性を持つ多機能 3 線式シリア ル・インターフェースを採用しています。また、このインターフ ェースには、オプションの CRC-8 パケット・エラー・チェック機 能とインターフェース動作をモニタするウォッチドッグ・タイマ 機能も内蔵されています。 製品のハイライト 1. 2. 3. 4. アプリケーション プロセス制御 アクチュエータ制御 PLC HART ネットワーク接続 温度管理のために消費電力をダイナミック制御 16 ビット性能 マルチチャンネル HART 互換。 関連製品 概要 AD5755-1 は、−26.4 V～+33 V の電源範囲で動作する電圧および 電流出力クワッド DAC であり、内蔵のダイナミック消費電力制 御機能により電流モードでのパッケージ消費電力を最小にします。 製品ファミリー: AD5755、AD5757 外付けリファレンス電圧: ADR445、ADR02 デジタル・アイソレータ: ADuM1410、ADuM1411 電源: ADP2302、ADP2303 その他の関連製品について AD5755-1 製品をご覧ください。 機能ブロック図 AVCC 5.0V AVSS –15V/0V AGND AVDD +15V SWx DVDD VBOOST_x 7.4V TO 29.5V DGND LDAC DC-TO-DC CONVERTER SCLK SDIN SYNC SDO CLEAR DIGITAL INTERFACE IOUT_x + FAULT ALERT GAIN REG A OFFSET REG A AD1 AD0 REFIN CURRENT AND VOLTAGE OUTPUT RANGE SCALING RSET_x CHARTx +VSENSE_x VOUT _x DAC CHANNEL A REFERENCE AD5755-1 DAC CHANNEL B DAC CHANNEL C DAC CHANNEL D 09226-101 REFOUT DAC A NOTES 1. x = A, B, C, AND D. 図 1. Rev. B アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD5755-1 データシート 目次 特長 ................................................................................................... 1 コントロール・レジスタ........................................................... 35 アプリケーション ............................................................................ 1 リードバック動作 ...................................................................... 38 概要 ................................................................................................... 1 デバイス機能 .................................................................................. 40 製品のハイライト ............................................................................ 1 故障出力 ...................................................................................... 40 関連製品 ........................................................................................... 1 電圧出力の短絡保護 .................................................................. 40 機能ブロック図 ................................................................................ 1 オフセットとゲインのデジタル調整 ....................................... 40 改訂履歴 ........................................................................................... 3 書込み時のステータス・リードバック.................................... 40 詳細機能ブロック図 ........................................................................ 4 非同期クリア .............................................................................. 41 仕様 ................................................................................................... 5 パケット・エラーのチェック ................................................... 41 AC 性能特性 ................................................................................. 8 ウォッチドッグ・タイマ........................................................... 41 タイミング特性............................................................................ 9 出力アラート .............................................................................. 41 絶対最大定格.................................................................................. 12 内蔵リファレンス電圧............................................................... 41 ESD の注意 ................................................................................. 12 電流設定外付け抵抗 .................................................................. 41 ピン配置およびピン機能説明....................................................... 13 HART ........................................................................................... 42 代表的な性能特性 .......................................................................... 16 スルーレートのデジタル制御 ................................................... 42 電圧出力 ..................................................................................... 16 消費電力制御 .............................................................................. 43 電流出力 ..................................................................................... 20 DC/DC コンバータ ..................................................................... 43 DC/DC ブロック ......................................................................... 24 AICC 電源要求—スタティック ................................................... 44 リファレンス電圧 ...................................................................... 25 AICC 電源要求—変化時 .............................................................. 44 全体 ............................................................................................. 26 アプリケーション情報................................................................... 46 用語 ................................................................................................. 27 同じ端子での電圧出力範囲と電流出力範囲 ............................ 46 動作原理 ......................................................................................... 29 内蔵 RSET を使う電流出力モード .............................................. 46 DAC アーキテクチャ ................................................................. 29 高精度リファレンス電圧の選択 ............................................... 46 AD5755-1 のパワーオン状態..................................................... 29 誘導負荷の駆動 .......................................................................... 47 シリアル・インターフェース................................................... 30 過渡電圧保護 .............................................................................. 47 伝達関数 ..................................................................................... 30 マイクロプロセッサ・インターフェース................................ 47 レジスタ ......................................................................................... 31 レイアウトのガイドライン ....................................................... 47 出力の書込み/イネーブルを行う設定シーケンス................... 32 電流絶縁型インターフェース ................................................... 48 範囲の変更と再設定 .................................................................. 32 外形寸法 .......................................................................................... 49 データ・レジスタ ...................................................................... 33 オーダー・ガイド ...................................................................... 49 Rev. B － 2/49 － AD5755-1 データシート 改訂履歴 11/11—Rev. A to Rev. B Removed Voltage Output Test Conditions/Comments, Table 1 ................ 5 Changed Headroom and Footroom Test Conditions/Comments, Table 15 Changes to Figure 4 ...........................................................................10 Changes to Figure 5 ........................................................................... 11 Changes to SCLK Description, Table 5..............................................13 Changes to Figure 12 .........................................................................16 Changes to Figure 21 .........................................................................18 Changes to Figure 37 .........................................................................20 Changes to Figure 44 .........................................................................22 Changes to Figure 71 .........................................................................29 Changes to Power-On State of the AD5755-1 Section........................30 Changes to Table 17 ..........................................................................35 Changes to Readback Operation section and Table 26 .......................38 Rev. B － 3/49 － Changes to Voltage Output Short-Circuit Protection Section ............. 40 Changes to Figure 78 ........................................................................ 41 Changes to Figure 82 ........................................................................ 44 Changes to Figure 83, Figure 84, and Figure 85 ........................................ 45 Changes to Transient Voltage Protection Section and Figure 86 ............... 47 Changes to Galvanically Isolated Interface Section ........................... 48 5/11—Rev. 0 to Rev. A Removed Endnote 6 (Table 1) ............................................................. 6 Changed AVDD Minimum Value from 10.8 V to 9 V............................ 6 Changed AISS Minimum Value from −1.4 mA to −1.7 mA .................. 7 Changed AVDD Voltage in Pin 19 Description.................................... 13 Changes to Ordering Guide ............................................................... 48 4/11—Revision 0: Initial Version AD5755-1 データシート 詳細機能ブロック図 AVCC 5.0V AVSS –15V/0V AGND DVDD DGND LDAC CLEAR SCLK SDIN SYNC SDO INPUT SHIFT REGISTER AND CONTROL STATUS REGISTER REFOUT REFIN SWA POWER-ON RESET FAULT ALERT AVDD +15V VBOOST_A DC-TO-DC CONVERTER POWER CONTROL 16 INPUT REG A + DAC REG A 16 7.4V TO 29.5V VSEN1 REG R2 DAC A VSEN2 R3 GAIN REG A OFFSET REG A IOUT_A R1 WATCHDOG TIMER (SPI ACTIVITY) CHARTA VREF REFERENCE BUFFERS RSET_A +VSENSE_A VOUT RANGE SCALING DAC CHANNEL A VOUT_A IOUT_B, IOUT_C, IOUT_D AD0 AD5755-1 RSET_B, RSET_C, RSET_D DAC CHANNEL B DAC CHANNEL C CHARTB, CHARTC, CHARTD +VSENSE_B, +VSENSE_C, +VSENSE_D DAC CHANNEL D VOUT_B, VOUT_C, VOUT_D SWB, SWC, SWD 図 2. Rev. B － 4/49 － VBOOST_B, VBOOST_C, VBOOST_D 09226-001 AD1 AD5755-1 データシート 仕様 特に指定がない限り、AVDD = VBOOST_x = 15 V; AVSS = −15 V/0 V; DVDD = 2.7 V～5.5 V; AVCC = 4.5 V～5.5 V; DC/DC コンバータをディスエ ーブル; AGND = DGND = GNDSWx = 0 V; REFIN = 5 V;電圧出力: RL = 1 kΩ、CL = 220 pF;電流出力: RL = 300 Ω;すべての仕様は TMIN～TMAX で規定。 表 1. Parameter1 VOLTAGE OUTPUT Output Voltage Ranges ACCURACY BIPOLAR SUPPLY Resolution Total Unadjusted Error (TUE) TUE Long-Term Stability Relative Accuracy (INL) Differential Nonlinearity (DNL) Zero-Scale Error Zero-Scale TC2 Min Typ 0 0 −5 −10 0 0 −6 −12 Max Unit 5 10 +5 +10 6 12 +6 +12 V V V V V V V V AVSS = −15 V, loaded and unloaded 16 −0.04 −0.03 −0.006 −0.008 −1 −0.03 ±0.0032 35 ±0.0012 ±0.0012 ±0.002 ±2 +0.04 +0.03 +0.006 +0.008 +1 +0.03 Bipolar Zero Error Bipolar Zero TC2 −0.03 ±0.002 ±1 +0.03 Offset Error Offset TC2 −0.03 ±0.002 ±2 +0.03 Gain Error Gain TC2 −0.03 ±0.004 ±3 +0.03 Full-Scale Error Full-Scale TC2 −0.03 ±0.002 ±2 +0.03 −0.06 −0.009 −1 ±0.025 +0.06 +0.009 +1 ACCURACY UNIPOLAR SUPPLY2 Total Unadjusted Error (TUE) Relative Accuracy (INL)3 Differential Nonlinearity (DNL) Zero-Scale Error Offset Error Gain Error Full-Scale Error OUTPUT CHARACTERISTICS2 Headroom Footroom Output Voltage Drift vs. Time Bits % FSR % FSR ppm FSR % FSR % FSR LSB % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C TA = 25°C Drift after 1000 hours, TJ = 150°C 0 V to 5 V, 0 V to 10 V, ±5 V, ±10 V ranges On overranges Guaranteed monotonic AVSS = 0 V −0.07 −0.07 −0.06 +0.22 ±0.025 ±0.015 ±0.015 1 0.7 20 Short-Circuit Current 12/6 Load 1 Rev. B Test Conditions/Comments +0.07 +0.07 +0.06 2.2 1.4 16/8 % FSR % FSR LSB % FSR % FSR % FSR % FSR V V ppm FSR mA kΩ － 5/49 － Guaranteed monotonic With respect to VBOOST supply With respect to the AVSS supply, bipolar output ranges Drift after 1000 hours, ¾ scale output, TJ = 150°C, AVSS = −15 V Programmable by user, defaults to 16 mA typical level For specified performance AD5755-1 データシート Parameter1 Capacitive Load Stability DC Output Impedance DC PSRR DC Crosstalk CURRENT OUTPUT Output Current Ranges Resolution ACCURACY (EXTERNAL RSET) Min Typ 0.06 50 24 0 0 4 16 Unit nF µF Ω µV/V µV 24 20 20 mA mA mA Bits Total Unadjusted Error (TUE) TUE Long-Term Stability Relative Accuracy (INL) Differential Nonlinearity (DNL) Offset Error Offset Error Drift2 −0.05 Gain Error Gain TC2 −0.05 ±0.004 ±3 +0.05 Full-Scale Error Full-Scale TC2 −0.05 ±0.008 ±5 +0.05 DC Crosstalk ACCURACY (INTERNAL RSET) Total Unadjusted Error (TUE)4, 5 TUE Long-Term Stability Relative Accuracy (INL) Relative Accuracy (INL) Differential Nonlinearity (DNL) Offset Error4, 5 Offset Error Drift2 Gain Error Gain TC2 Full-Scale Error4, 5 Full-Scale TC2 DC Crosstalk5 OUTPUT CHARACTERISTICS2 Current Loop Compliance Voltage Output Current Drift vs. Time Resistive Load Output Impedance DC PSRR Rev. B −0.006 −1 −0.05 ±0.009 100 Max 10 2 ±0.005 ±4 +0.05 +0.006 +1 +0.05 0.0005 −0.14 −0.11 −0.006 −0.004 −1 −0.05 −0.04 −0.12 −0.06 −0.14 −0.1 ±0.009 180 ±0.007 ±6 ±0.002 ±9 ±0.007 ±14 +0.14 +0.11 +0.006 +0.004 +1 +0.05 +0.04 +0.12 +0.06 +0.14 +0.1 −0.011 VBOOST_x − 2.4 90 140 100 0.02 VBOOST_x − 2.7 % FSR ppm FSR % FSR LSB % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR ppm FSR/°C % FSR % FSR % FSR ppm FSR % FSR % FSR LSB % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR External compensation capacitor of 220 pF connected Assumes ideal resistor, see the External Current Setting Resistor section for more information Drift after 1000 hours, TJ = 150°C Guaranteed monotonic External RSET TA = 25°C Drift after 1000 hours, TJ = 150°C TA = 25°C Guaranteed monotonic TA = 25°C TA = 25°C TA = 25°C Internal RSET V 1000 ppm FSR ppm FSR Ω 1 MΩ µA/V － 6/49 － Test Conditions/Comments Drift after 1000 hours, ¾ scale output, TJ = 150°C External RSET Internal RSET The dc-to-dc converter has been characterized with a maximum load of 1 kΩ, chosen such that compliance is not exceeded; see Figure 53 and DC-DC MaxV bits in Table 25 AD5755-1 データシート Parameter1 REFERENCE INPUT/OUTPUT Reference Input2 Reference Input Voltage DC Input Impedance Reference Output Output Voltage Reference TC2 Output Noise (0.1 Hz to 10 Hz)2 Noise Spectral Density2 Output Voltage Drift vs. Time2 Capacitive Load2 Load Current Short-Circuit Current Line Regulation2 Load Regulation2 Thermal Hysteresis2 DC-TO-DC Switch Switch On Resistance Switch Leakage Current Peak Current Limit Oscillator Oscillator Frequency Maximum Duty Cycle DIGITAL INPUTS2 VIH, Input High Voltage VIL, Input Low Voltage Input Current Pin Capacitance DIGITAL OUTPUTS2 SDO, ALERT VOL, Output Low Voltage VOH, Output High Voltage High Impedance Leakage Current High Impedance Output Capacitance FAULT VOL, Output Low Voltage VOL, Output Low Voltage VOH, Output High Voltage POWER REQUIREMENTS AVDD AVSS DVDD AVCC Rev. B Min Typ Max Unit Test Conditions/Comments 4.95 45 5 150 5.05 V MΩ For specified performance 4.995 −10 5 ±5 7 100 180 1000 9 10 3 95 160 5 5.005 +10 V ppm/°C µV p-p nV/√Hz ppm nF mA mA ppm/V ppm/mA ppm ppm TA = 25°C 0.425 10 0.8 11.5 13 14.5 0.8 +1 2.6 0.4 +1 2.5 See Figure 65 See Figure 64 First temperature cycle Second temperature cycle V V µA pF V V µA This oscillator is divided down to give the dc-to-dc converter switching frequency At 410 kHz dc-to-dc switching frequency JEDEC compliant Per pin Per pin Sinking 200 µA Sourcing 200 µA pF 0.4 V V V 33 −10.8/0 5.5 5.5 V V V V 0.6 3.6 9 −26.4 2.7 4.5 MHz % 2 DVDD − 0.5 −1 See Figure 64 Ω nA A 89.6 −1 At 10 kHz Drift after 1000 hours, TJ = 150°C － 7/49 － 10 kΩ pull-up resistor to DVDD At 2.5 mA 10 kΩ pull-up resistor to DVDD AD5755-1 データシート Parameter1 AIDD AISS Min −11 Typ 8.6 Max 10.5 Unit mA 7 −8.8 7.5 mA mA −1.7 DICC 9.2 AICC IBOOST IBOOST6 Power Dissipation 11 mA mA 1 2.7 mA mA 1 mA mW 173 Test Conditions/Comments Voltage output mode on all channels, output unloaded, over supplies Current output mode on all channels Voltage output mode on all channels, output unloaded, over supplies Current output mode on all channels VIH = DVDD, VIL = DGND, internal oscillator running, over supplies Output unloaded, over supplies Per channel, voltage output mode, output unloaded, over supplies Per channel, current output mode, 0 mA output AVDD = +15 V, AVSS = −15 V, dc-to-dc converter enable, current output mode, outputs disabled 1 温度範囲は-40 °C～+105 °C です。typ 値は+25 °C の値です。 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 3 単電源モードの電圧出力の場合、INL と TUE はコード 4096 から開始して測定しています。 4 内蔵 RSET を使う電流出力の場合、オフセット、フルスケール、TUE の測定値には DC クロストークが含まれません。 測定は 4 チャンネルすべてをイネーブルし、同 じコードをロードして行います。 5 DC クロストークの詳細については、内蔵 RSET を使う電流出力モードのセクションを参照してください。 6 図 55～図 58 の効率のプロットには IBOOST の静止電流が含まれます。 2 AC 性能特性 特に指定がない限り、AVDD = VBOOST_x = 15 V; AVSS = −15 V; DVDD = 2.7 V～5.5 V; AVCC = 4.5 V～5.5 V; DC/DC コンバータをディスエーブ ル; AGND = DGND = GNDSWx = 0 V; REFIN = 5 V;電圧出力: RL = 2 kΩ、CL = 220 pF;電流出力: RL = 300 Ω;すべての仕様は TMIN～TMAX で規 定。 表 2. Parameter1 DYNAMIC PERFORMANCE Voltage Output Output Voltage Settling Time Min Typ Max 11 18 13 Slew Rate Power-On Glitch Energy Digital-to-Analog Glitch Energy Glitch Impulse Peak Amplitude Digital Feedthrough DAC to DAC Crosstalk Output Noise (0.1 Hz to 10 Hz Bandwidth) Output Noise Spectral Density AC PSRR Current Output Output Current Settling Time Output Noise (0.1 Hz to 10 Hz Bandwidth) Output Noise Spectral Density 1 1.9 150 6 25 1 2 0.15 150 83 15 See test conditions/ comments 0.15 0.5 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 Rev. B － 8/49 － Unit Test Conditions/Comments µs µs µs V/µs nV-sec nV-sec mV nV-sec nV-sec LSB pp nV/√Hz dB 5 V step to ±0.03% FSR, 0 V to 5 V range 10 V step to ±0.03% FSR, 0 V to 10 V range 100 mV step to 1 LSB (16-bit LSB), 0 V to 10 V range 0 V to 10 V range µs ms To 0.1% FSR (0 mA to 24 mA) See Figure 49, Figure 50, and Figure 51 LSB pp nA/√Hz 16-bit LSB, 0 mA to 24 mA range 0 V to 10 V range 16-bit LSB, 0 V to 10 V range Measured at 10 kHz, midscale output, 0 V to 10 V range 200 mV 50 Hz/60 Hz sine wave superimposed on power supply voltage Measured at 10 kHz, midscale output, 0 mA to 24 mA range AD5755-1 データシート タイミング特性 特に指定がない限り、AVDD = VBOOST_x = 15 V; AVSS = −15 V; DVDD = 2.7 V～5.5 V; AVCC = 4.5 V～5.5 V; DC/DC コンバータをディスエーブ ル; AGND = DGND = GNDSWx = 0 V; REFIN = 5 V;電圧出力: RL = 1 kΩ、CL = 220 pF;電流出力: RL = 300 Ω;すべての仕様は TMIN～TMAX で規 定。 表 3. Parameter1, 2, 3 t1 t2 t3 t4 Limit at TMIN, TMAX 33 13 13 13 Unit ns min ns min ns min ns min Description SCLK cycle time SCLK high time SCLK low time SYNC falling edge to SCLK falling edge setup time t5 13 ns min 24th/32nd SCLK falling edge to SYNC rising edge (see Figure 78) t6 198 ns min SYNC high time t7 t8 t9 5 5 20 ns min ns min µs min 5 µs min Data setup time Data hold time SYNC rising edge to LDAC falling edge (all DACs updated or any channel has digital slew rate control enabled) SYNC rising edge to LDAC falling edge (single DAC updated) t10 10 ns min LDAC pulse width low t11 500 ns max LDAC falling edge to DAC output response time t12 See the AC Performance Characteristics section 10 5 40 21 µs max DAC output settling time ns min µs max ns max µs min CLEAR high time CLEAR activation time SCLK rising edge to SDO valid SYNC rising edge to DAC output response time (LDAC = 0) (all DACs updated) t13 t14 t15 t16 5 µs min SYNC rising edge to DAC output response time (LDAC = 0) (single DAC updated) t17 500 ns min LDAC falling edge to SYNC rising edge t18 800 ns min RESET pulse width t194 20 µs min SYNC high to next SYNC low (digital slew rate control enabled) (all DACs updated) 5 µs min SYNC high to next SYNC low (digital slew rate control disabled) (single DAC updated) 1 デザインとキャラクタライゼーションにより保証しますが、出荷テストは行いません。 すべての入力信号は tR = tF = 5 ns (DVDD の 10%から 90%)で規定し、1.2 V の電圧レベルからの時間とします。 3 図 3～図 6 を参照。 4 この規定値は、書込みサイクル中LDACがロー・レベルに維持される場合に適用されます。その他の場合については t9 を参照。 2 Rev. B － 9/49 － AD5755-1 データシート タイミング図 t1 SCLK 1 2 24 t3 t6 t2 t4 t5 SYNC t8 t7 SDIN t19 MSB LSB t10 t9 LDAC t10 t17 t11 VOUT_x t12 LDAC = 0 t12 t16 VOUT_x t13 CLEAR t14 VOUT_x 09226-002 t18 RESET 図 3.シリアル・インターフェースのタイミング図 SCLK 1 1 24 24 t6 SYNC MSB LSB MSB INPUT WORD SPECIFIES REGISTER TO BE READ SDO MSB NOP CONDITION LSB t15 MSB UNDEFINDED LSB SELECTED REGISTER DATA CLOCKED OUT 図 4.リードバック・タイミング図 Rev. B LSB － 10/49 － 09226-003 SDIN AD5755-1 データシート 1 2 MSB SCLK SYNC SDIN DUT_ AD1 DUT_ AD0 SDO DISABLED X X X DB15 DB14 DB1 DB0 SDO_ ENAB STATUS STATUS STATUS STATUS 09226-004 SDO R/W 図 5.ステータス・リードバック―書込み時 200µA VOH (MIN) OR VOL (MAX) CL 50pF 200µA IOH 図 6.SDO タイミング図の負荷回路 Rev. B － 11/49 － 09226-005 TO OUTPUT PIN IOL AD5755-1 データシート 絶対最大定格 特に指定のない限り、TA = 25 °C。最大 100 mA までの過渡電流 では SCR ラッチ・アップは生じません。 表 4. Parameter AVDD, VBOOST_x to AGND, DGND AVSS to AGND, DGND AVDD to AVSS AVCC to AGND DVDD to DGND Digital Inputs to DGND Digital Outputs to DGND REFIN, REFOUT to AGND VOUT_x to AGND +VSENSE_x to AGND IOUT_x to AGND SWx to AGND AGND, GNDSWx to DGND Operating Temperature Range (TA) Industrial1 Storage Temperature Range Junction Temperature (TJ max) 64-Lead LFCSP θJA Thermal Impedance2 Power Dissipation Lead Temperature Soldering Rating −0.3 V to +33 V +0.3 V to −28 V −0.3 V to +60 V −0.3 V to +7 V −0.3 V to +7 V −0.3 V to DVDD + 0.3 V or +7 V (whichever is less) −0.3 V to DVDD + 0.3 V or +7 V (whichever is less) −0.3 V to AVDD + 0.3 V or +7 V (whichever is less) AVSS to VBOOST_x or 33 V if using the dc-to-dc circuitry AVSS to VBOOST_x or 33 V if using the dc-to-dc circuitry AVSS to VBOOST_x or 33 V if using the dc-to-dc circuitry −0.3 to +33 V −0.3 V to +0.3 V −40°C to +105°C −65°C to +150°C 125°C 20°C/W (TJ max − TA)/θJA JEDEC industry standard J-STD-020 1 チップ内の消費電力を抑えて、ジャンクション温度を 125 °C 以下に維持す る必要があります。 2 JEDEC 4 層テスト・ボードを使用。 Rev. B － 12/49 － 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知 されないまま放電することがあります。本製品は 当社独自の特許技術である ESD 保護回路を内蔵 してはいますが、デバイスが高エネルギーの静電 放電を被った場合、損傷を生じる可能性がありま す。したがって、性能劣化や機能低下を防止する ため、ESD に対する適切な予防措置を講じるこ とをお勧めします。 AD5755-1 データシート 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 RSET_C RSET_D REFOUT REFIN COMPLV_D CHARTD +VSENSE_D COMPDCDC_D VBOOST_D VOUT_D IOUT_D AVSS COMPLV_C CHARTC +VSENSE_C VOUT_C ピン配置およびピン機能説明 PIN 1 INDICATOR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 AD5755-1 TOP VIEW (Not to Scale) 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 COMPDCDC_C IOUT_C VBOOST_C AVCC SWC GNDSWC GNDSWD SWD AVSS SWA GNDSWA GNDSWB SWB AGND VBOOST_B IOUT_B NOTES 1. THE EXPOSED PAD SHOULD BE CONNECTED TO THE POTENTIAL OF THE AVSS PIN, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT THE PAD BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 09266-006 POC RESET AVDD COMPLV_A CHARTA +VSENSE_A COMPDCDC_A VBOOST_A VOUT_A IOUT_A AVSS COMPLV_B CHARTB +VSENSE_B VOUT_B COMPDCDC_B 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 RSET_B RSET_A REFGND REFGND AD0 AD1 SYNC SCLK SDIN SDO DVDD DGND LDAC CLEAR ALERT FAULT 図 7.ピン配置 表 5.ピン機能の説明 ピン 番号 記号 説明 1 RSET_B 外付けの高精度低ドリフト 15 kΩ 電流設定抵抗をこのピンに接続して、IOUT_B の温度ドリフト性能を向上させること ができます。デバイス機能のセクションを参照してください。 2 RSET_A 外付けの高精度低ドリフト 15 kΩ 電流設定抵抗をこのピンに接続して、IOUT_A の温度ドリフト性能を向上させること ができます。デバイス機能のセクションを参照してください。 3、4 5 REFGND 内蔵リファレンスに対するグラウンド基準ポイント。 AD0 ボード上の被テスト・デバイス(DUT)のアドレス・デコード。 6 AD1 ボード上の DUT のアドレス・デコード。 7 SYNC アクティブ・ロー入力。これは、シリアル・インターフェースのフレーム同期信号です。SYNCがロー・レベルのと き、データはSCLKの立下がりエッジで転送されます。 8 SCLK シリアル・クロック入力。データは、SCLK の立下がりエッジで入力シフトレジスタに入力されます。最大 30 MHz のクロック速度で動作します。 9 SDIN シリアル・データ入力。データは、SCLK の立下がりエッジで有効である必要があります。 10 SDO シリアル・データ出力。リードバック・モードでシリアル・レジスタからのデータを駆動するときに使います。図 4 と図 5 を参照してください。 11 DVDD デジタル電源。電圧範囲は 2.7 V～5.5 V。 12 DGND デジタル・グラウンド。 13 LDAC ロードDACロジック入力(アクティブ・ロー・レベル)。DACレジスタの更新に使われ、更新されるとDAC出力が変化 します。このピンをロー・レベルに固定すると、アドレス指定されたDACデータ・レジスタがSYNCの立上がりエッ ジで更新されます。書込みサイクルでLDACをハイ・レベルにすると、DAC入力レジスタが更新されますが、DAC出 力の更新はLDACの立下がりエッジまで待たされます(図 3 参照)。このモードを使用すると、すべてのアナログ出力を 同時に更新することができます。LDACピンは解放のままにしないでください。 14 CLEAR アクティブ・ハイのエッジ検出入力。このピンをアサートすると、出力電流と出力電圧が予め設定したクリア・コー ド・ビット設定値に設定されます。クリアできるようにイネーブルされたチャンネルのみがクリアされます。詳細に ついては、デバイス機能のセクションを参照してください。CLEAR がアクティブのとき、DAC 出力レジスタへの書 込みはできません。 Rev. B － 13/49 － AD5755-1 データシート ピン 番号 記号 説明 15 ALERT アクティブ・ハイの出力。予め設定しておいた時間の間インターフェース・ピンで SPI 動作がなかったときに、この ピンがアサートされます。詳細については、デバイス機能のセクションを参照してください。 16 FAULT アクティブ・ローの出力。電流モードで断線が検出されたとき、電圧モードで短絡が検出されたとき、PEC エラーが 検出されたとき、または温度上昇が検出されたとき、このピンがアサートされます。オープン・ドレイン出力。 17 POC パワーオン状態。このピンを使って、パワーオン状態を指定します。このピンは、パワーオン時またはデバイス・リ セット時に読込まれます。POC = 0 の場合、電圧チャンネルと電流チャンネルがスリーステート・モード状態でデバ イスがパワーアップします。POC = 1 の場合、電圧出力チャンネルはグラウンドへ 30 kΩ プルダウン抵抗が接続され た状態で、電流チャンネルはスリーステート・モードの状態で、それぞれデバイスがパワーアップします。 18 RESET アクティブ・ローのハードウェア・リセット入力。 19 AVDD 正アナログ電源。電圧範囲は 9 V～33 V。 20 COMPLV_A VOUT_A 出力バッファに対するオプションの補償コンデンサ接続。このピンと VOUT_A ピンの間に 220 pF のコンデンサを 接続すると、電圧出力は最大 2 µF を駆動できるようになります。このコンデンサを接続すると出力アンプの帯域幅が 狭くなるため、セトリング・タイムが大きくなることに注意してください。 21 CHARTA DAC チャンネル A の HART 入力接続ピン。 22 +VSENSE_A VOUT_A の正電圧出力負荷接続に対する検出接続。 23 COMPDCDC_A DC/DC 補償コンデンサ。このピンとグラウンドの間に 10 nF のコンデンサを接続します。チャンネル A の DC/DC コ ンバータ帰還ループをレギュレーションするために使います。あるいは、外付け補償抵抗を使う場合、コンデンサと 直列に、このピンとグラウンドの間に抵抗を接続してください(詳細については、DC/DC コンバータの補償コンデン サのセクションの AICC 電源要求—変化時とデバイス機能の各セクションを参照)。 24 VBOOST_A チャンネル A の電流出力ステージの電源(図 73 参照)。これはまた、VOUT_x ステージの電源でもあり、DC/DC コンバー タにより 15 V にレギュレーションされています。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 25 VOUT_A DAC チャンネル A のバッファ付きアナログ出力電圧。 26 IOUT_A DAC チャンネル A の電流出力ピン。 27 AVSS 負のアナログ電源。電圧範囲は−10.8 V～−26.4 V。 28 COMPLV_B VOUT_B 出力バッファに対するオプションの補償コンデンサ接続。このピンと VOUT_B ピンの間に 220 pF のコンデンサを 接続すると、電圧出力は最大 2 µF を駆動できるようになります。このコンデンサを接続すると出力アンプの帯域幅が 狭くなるため、セトリング・タイムが大きくなることに注意してください。 29 CHARTB DAC チャンネル B の HART 入力接続ピン。 30 +VSENSE_B VOUT_B の正電圧出力負荷接続に対する検出接続。 31 VOUT_B DAC チャンネル B のバッファ付きアナログ出力電圧。 32 COMPDCDC_B DC/DC 補償コンデンサ。このピンとグラウンドの間に 10 nF のコンデンサを接続します。チャンネル B の DC/DC コ ンバータ帰還ループをレギュレーションするために使います。あるいは、外付け補償抵抗を使う場合、コンデンサと 直列に、このピンとグラウンドの間に抵抗を接続してください(詳細については、DC/DC コンバータの補償コンデン サのセクションの AICC 電源要求—変化時とデバイス機能の各セクションを参照)。 33 IOUT_B DAC チャンネル B の電流出力ピン。 34 VBOOST_B チャンネル B の電流出力ステージの電源(図 73 参照)。これはまた、VOUT_x ステージの電源でもあり、DC/DC コンバー タにより 15 V にレギュレーションされています。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 35 AGND アナログ回路に対するグラウンド基準ポイント。このピンは 0 V へ接続する必要があります。 36 SWB チャンネル B の DC/DC 回路のスイッチング出力。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 37 GNDSWB DC/DC スイッチング回路のグラウンド接続。このピンは常にグラウンドに接続する必要があります。 38 GNDSWA DC/DC スイッチング回路のグラウンド接続。このピンは常にグラウンドに接続する必要があります。 39 SWA チャンネル A の DC/DC 回路のスイッチング出力。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 40 AVSS 負のアナログ電源ピン。電圧範囲は−10.8 V～−26.4 V。単電源モードでデバイスを使う場合、このピンを 0 V へ接続 することができます。 41 SWD チャンネル D の DC/DC 回路のスイッチング出力。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 42 GNDSWD DC/DC スイッチング回路のグラウンド接続。このピンは常にグラウンドに接続する必要があります。 43 GNDSWC DC/DC スイッチング回路のグラウンド接続。このピンは常にグラウンドに接続する必要があります。 44 SWC チャンネル C の DC/DC 回路のスイッチング出力。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 45 AVCC DC/DC 回路の電源。 Rev. B － 14/49 － AD5755-1 データシート ピン 番号 記号 説明 46 VBOOST_C チャンネル C の電流出力ステージの電源(図 73 参照)。これはまた、VOUT_x ステージの電源でもあり、DC/DC コンバー タにより 15 V にレギュレーションされています。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 47 IOUT_C DAC チャンネル C の電流出力ピン。 48 COMPDCDC_C DC/DC 補償コンデンサ。このピンとグラウンドの間に 10 nF のコンデンサを接続します。チャンネル C の DC/DC コ ンバータ帰還ループをレギュレーションするために使います。あるいは、外付け補償抵抗を使う場合、コンデンサと 直列に、このピンとグラウンドの間に抵抗を接続してください(詳細については、DC/DC コンバータの補償コンデン サのセクションの AICC 電源要求—変化時とデバイス機能の各セクションを参照)。 49 VOUT_C DAC チャンネル C のバッファ付きアナログ出力電圧。 50 +VSENSE_C VOUT_C の正電圧出力負荷接続に対する検出接続。 51 CHARTC DAC チャンネル C の HART 入力接続ピン。 52 COMPLV_C VOUT_C 出力バッファに対するオプションの補償コンデンサ接続。このピンと VOUT_C ピンの間に 220 pF のコンデンサを 接続すると、電圧出力は最大 2 µF を駆動できるようになります。このコンデンサを接続すると出力アンプの帯域幅が 狭くなるため、セトリング・タイムが大きくなることに注意してください。 53 AVSS 負のアナログ電源ピン。 54 IOUT_D DAC チャンネル D の電流出力ピン。 55 VOUT_D DAC チャンネル D のバッファ付きアナログ出力電圧。 56 VBOOST_D チャンネル D の電流出力ステージの電源(図 73 参照)。これはまた、VOUT_x ステージの電源でもあり、DC/DC コンバー タにより 15 V にレギュレーションされています。デバイスの DC/DC 機能を使うときは、図 80 に示すように接続し ます。 57 COMPDCDC_D DC/DC 補償コンデンサ。このピンとグラウンドの間に 10 nF のコンデンサを接続します。チャンネル D の DC/DC コ ンバータ帰還ループをレギュレーションするために使います。あるいは、外付け補償抵抗を使う場合、コンデンサと 直列に、このピンとグラウンドの間に抵抗を接続してください(詳細については、DC/DC コンバータの補償コンデン サのセクションの AICC 電源要求—変化時とデバイス機能の各セクションを参照)。 58 +VSENSE_D VOUT_D の正電圧出力負荷接続に対する検出接続。 59 CHARTD DAC チャンネル D の HART 入力接続ピン。 60 COMPLV_D VOUT_D 出力バッファに対するオプションの補償コンデンサ接続。このピンと VOUT_D ピンの間に 220 pF のコンデンサを 接続すると、電圧出力は最大 2 µF を駆動できるようになります。このコンデンサを接続すると出力アンプの帯域幅が 狭くなるため、セトリング・タイムが大きくなることに注意してください。 61 REFIN 外部リファレンス電圧入力。 62 REFOUT 内蔵リファレンス電圧出力。REFOUT と REFGND の間に 0.1 µF のコンデンサを接続することが推奨されます。 63 RSET_D 外付けの高精度低ドリフト 15 kΩ 電流設定抵抗をこのピンに接続して、IOUT_D の温度ドリフト性能を向上させること ができます。デバイス機能のセクションを参照してください。 64 RSET_C 外付けの高精度低ドリフト 15 kΩ 電流設定抵抗をこのピンに接続して、IOUT_C の温度ドリフト性能を向上させること ができます。デバイス機能のセクションを参照してください。 EPAD エクスポーズド・パッド。このエクスポーズド・パッドは、AVSS ピンの電位に接続するか、または、未接続のままに しておくことができます。熱性能強化のために、パッドを銅プレーンへ熱的に接続することが推奨されます。 Rev. B － 15/49 － AD5755-1 データシート 代表的な性能特性 電圧出力 0.0015 0.0010 INL ERROR (%FSR) 0.0010 0.0005 0 –0.0005 0 0 10k 20k 30k 40k 50k 60k CODE 20 40 60 80 100 図 11.積分非直線性誤差の温度特性 0.8 0.6 0.2 0 –0.2 –0.4 0.4 0.2 –0.2 –0.4 –0.6 –0.8 –0.8 10k 20k 30k 40k 50k 60k CODE DNL ERROR MAX DNL ERROR MIN 0 –0.6 0 AVDD = +15V AVSS = –15V ALL RANGES –1.0 –40 09226-128 DNL ERROR (%FSR) 0.4 09226-024 DNL ERROR (LSB) 0 TEMPERATURE (°C) ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC 0.6 –20 0 20 40 60 TEMPERATURE (°C) 80 100 図 12.微分非直線性誤差の温度特性 図 9.DAC コード対微分非直線性誤差 0.012 0.006 0.004 0.002 TOTAL UNADJUSTED ERROR (%FSR) ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC 0 –0.002 –0.004 –0.006 –0.008 0 10k 20k 30k 40k 50k CODE 60k 09226-025 TOTAL UNADJUSTED ERROR (%FSR) –20 1.0 0.8 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.010 0.008 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.006 0.004 0.002 0 –0.002 –0.004 –0.006 –40 –20 0 20 40 60 TEMPERATURE (°C) 図 13.総合未調整誤差の温度特性 図 10.DAC コード対総合未調整誤差 Rev. B 09226-127 –0.0015 –40 1.0 –0.010 +10V RANGE MAX INL ±10V RANGE MAX INL +10V RANGE MIN INL ±10V RANGE MIN INL AVDD = +15V AVSS = –15V OUTPUT UNLOADED –0.0005 図 8.DAC コード対積分非直線性誤差 –1.0 +5V RANGE MAX INL ±5V RANGE MAX INL +5V RANGE MIN INL ±5V RANGE MIN INL –0.0010 09226-023 –0.0010 0.0005 09226-129 INL ERROR (%FSR) 0.0015 ±10V RANGE AVDD = +15V ±5V RANGE AVSS = –15V +10V RANGE TA = 25°C +5V RANGE +10V RANGE WITH DCDC － 16/49 － 80 100 AD5755-1 データシート 0.0025 0.0020 –0.010 +5V RANGE +12V RANGE AVDD = +15V AVSS = 0V OUTPUT UNLOADED –0.020 –0.025 –0.030 –0.035 –40 –20 0 20 40 60 80 0.0010 0.0005 0 ±5V RANGE ±10V RANGE –0.0005 AVDD = +15V AVSS = –15V OUTPUT UNLOADED –0.0010 –0.0015 –0.0020 –40 100 –20 0 TEMPERATURE (°C) 図 14.総合未調整誤差の温度特性、単電源 0.006 GAIN ERROR (%FSR) 0.004 0.002 0 0.002 0 –0.002 –0.004 –0.004 –20 0 20 40 60 80 –0.006 –40 100 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.004 –0.002 –0.006 –40 –20 0 TEMPERATURE (°C) 0.0010 0.0010 ZERO-SCALE ERROR (%FSR) 0.0015 0 –0.0005 +5V RANGE +10V RANGE –0.0025 –40 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 09226-133 OFFSET (%FSR) 0.0005 –0.0020 –20 0 20 40 60 80 100 60 80 100 80 100 0.0005 0 –0.0005 –0.0010 –0.0015 –0.0020 –40 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE AVDD = +15V AVSS = –15V OUTPUT UNLOADED –20 0 20 40 60 TEMPERATURE (°C) TEMPERATURE (°C) 図 19.ゼロスケール誤差の温度特性 図 16.オフセット誤差の温度特性 Rev. B 40 図 18.ゲイン誤差の温度特性 0.0015 –0.0015 20 TEMPERATURE (°C) 図 15.フルスケール誤差の温度特性 –0.0010 100 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.008 AVDD = +15V AVSS = –15V OUTPUT UNLOADED 0.006 80 0.010 09226-132 FULL-SCALE ERROR (%FSR) 0.008 60 図 17.バイポーラ・ゼロ誤差の温度特性 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 0.010 40 09226-135 0.012 20 TEMPERATURE (°C) 09226-136 –0.015 0.0015 09226-134 BIPOLAR ZERO ERROR (%FSR) –0.005 09226-130 TOTAL UNADJUSTED ERROR (%FSR) 0 － 17/49 － AD5755-1 データシート 0.0020 0.0015 0.0015 0V TO 10V RANGE MAX INL 0V TO 10V RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0 –0.0005 –0.0010 –0.0015 0 –0.0005 –0.0010 10 15 20 25 30 SUPPLY (V) –0.0020 –20 0.8 DNL ERROR (%FSR) 0.6 0.4 8 DNL ERROR MAX DNL ERROR MIN –0.2 –0.4 –0.6 15 20 25 12 16 20 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED –4 0 5 10 15 図 24.フルスケールの正ステップ 12 0V TO 10V RANGE MAX INL 0V TO 10V RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED OUTPUT VOLTAGE (V) 8 0.002 0 –0.002 4 0 –4 –8 15 20 25 SUPPLY (V) 30 09226-035 TOTAL UNADJUSTED ERROR (%FSR) 8 TIME (µs) 0.004 –0.004 10 4 0 図 21. AVDD/|AVSS|対微分非直線性誤差 0.006 0 4 –12 –5 30 SUPPLY (V) 0.008 –4 –8 09226-138 –0.8 –1.0 10 –8 12 AVDD = +15V AVSS = –15V ALL RANGES TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0.2 0 –12 図 23.出力アンプのソース/シンク能力 OUTPUT VOLTAGE (V) 1.0 –16 OUTPUT CURRENT (mA) 図 20. AVDD/|AVSS|対積分非直線性誤差 図 22.AVDD/|AVSS|対総合未調整誤差 Rev. B AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C –0.0015 09226-034 –0.0020 0.0005 09226-037 0.0005 0.0010 –12 –5 0 5 10 TIME (µs) 図 25.フルスケールの負ステップ － 18/49 － 15 09226-038 INL EROR (%FSR) 0.0010 8mA LIMIT, CODE = 0xFFFF 16mA LIMIT, CODE = 0xFFFF 09226-036 OUTPUT VOLTAGE DELTA (V) 0.0020 AD5755-1 データシート 25 15 0x7FFF TO 0x8000 0x8000 TO 0x7FFF AVDD = +15V AVSS = –15V +10V RANGE TA = 25ºC 15 0 –5 –10 10 5 0 –5 –10 –15 –15 1 2 3 4 5 –25 TIME (µs) 0 100 40 20 5 0 –5 0 –20 –40 –60 POC = 1 POC = 0 –80 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C INT_ENABLE = 1 –100 –10 –120 0 1 2 3 4 5 6 7 8 9 10 TIME (s) –140 09226-040 0 AVDD = +15V AVSS = –15V –20 VOUT_x PSRR (dB) OUTPUT VOLTAGE (µV) 8 10 0 ±10V RANGE OUTPUT UNLOADED TA = 25°C 100 0 –100 AVDD = +15V VBOOST = +15V AVSS = –15V TA = 25°C –40 –60 –80 –100 0 1 2 3 4 5 6 7 8 9 TIME (µs) 10 09226-041 –200 –120 10 100 1k 10k 100k 1M FREQUENCY (Hz) 図 31.VOUT_x PSRR の周波数特性 図 28.ピーク to ピーク・ノイズ(帯域幅 100 kHz) Rev. B 6 図 30.出力イネーブル時の VOUT_x 変化 200 –300 4 TIME (µs) 図 27.ピーク to ピーク・ノイズ(帯域幅 0.1 Hz～10 Hz ) 300 2 － 19/49 － 10M 09226-045 –15 125 60 OUTPUT VOLTAGE (mV) OUTPUT VOLTAGE (µV) 75 図 29.パワーアップ時の VOUT_x 変化 AVDD = +15V AVSS = –15V ±10V RANGE TA = 25°C OUTPUT UNLOADED 10 50 TIME (µs) 図 26.D/A グリッチ 15 25 09226-044 0 09226-039 –20 AVDD = +15V AVSS = –15V TA = 25°C –20 09226-043 5 20 OUTPUT VOLTAGE (mV) OUTPUT VOLTAGE (mV) 10 AD5755-1 データシート 電流出力 0.0008 0.0006 INL ERROR (%FSR) 0.0015 0.0005 –0.0005 –0.0015 –0.0025 4mA TO 4mA TO 4mA TO 4mA TO 0 20mA, 20mA, 20mA, 20mA, 10000 EXTERNAL RSET EXTERNAL RSET, WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET, WITH DC-TO-DC CONVERTER 20000 30000 40000 50000 0.0004 4mA TO 0mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0.0002 0 –0.0002 20mA RANGE MAX INL 24mA RANGE MAX INL 20mA RANGE MIN INL 20mA RANGE MAX INL 20mA RANGE MAX INL 24mA RANGE MIN INL –0.0004 –0.0008 –0.0010 –40 60000 –20 0 AVDD = +15V AVSS = –15V TA = 25°C 0.8 0.6 80 100 4mA TO 20mA RANGE MAX INL 0mA TO 24mA RANGE MAX INL 0mA TO 20mA RANGE MIN INL 0.0015 0.0010 0.4 INL ERROR (%FSR) 0.2 0 –0.2 –0.4 0.0005 0mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL 0mA TO 24mA RANGE MIN INL 0 –0.0005 –0.0010 4mA TO 4mA TO 4mA TO 4mA TO –0.8 0 20mA, 20mA, 20mA, 20mA, 10000 EXTERNAL RSET EXTERNAL RSET, WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET, WITH DC-TO-DC CONVERTER 20000 30000 40000 50000 09226-150 –0.6 60000 AVDD = +15V AVSS = –15V/0V –0.0015 –0.0020 –40 –20 0 40 60 80 100 TEMPERATURE (°C) CODE 図 36.積分非直線性の温度特性、外付け RSET 図 33.コード対微分非直線性 1.0 0.035 0.8 0.030 0.6 0.025 0.010 4mA TO 4mA TO 4mA TO 4mA TO 0.005 0 20mA, 20mA, 20mA, 20mA, EXTERNAL R SET EXTERNAL R SET, WITH DC-TO-DC CONVERTER INTERNAL RSET INTERNAL RSET, WITH DC-TO-DC CONVERTER 09226-151 0 10000 20000 30000 40000 50000 0.4 0.2 DNL ERROR MAX DNL ERROR MIN 0 –0.2 –0.4 –0.6 –0.005 –0.010 AVDD = +15V AVSS = –15V/0V ALL RANGES INTERNAL AND EXTERNAL RSET 60000 CODE 09226-154 0.015 DNL ERROR (%FSR) AVDD = +15V AVSS = –15V TA = 25°C ALL CHANNELS ENABLED 0.020 –0.015 20 09226-153 DNL ERROR (LSB) 60 0.0020 1.0 TOTAL UNADJUSTED ERROR (%FSR) 40 図 35.積分非直線性の温度特性、内蔵 RSET 図 32.コード対積分非直線性 –0.8 –1.0 –40 –20 0 20 40 60 TEMPERATURE (°C) 図 37.微分非直線性の温度特性 図 34.コード対総合未調整誤差 Rev. B 20 TEMPERATURE (°C) CODE –1.0 AVDD = +15V AVSS = –15V/0V –0.0006 09226-149 INL ERROR (%FSR) 0.0010 AVDD = +15V AVSS = –15V TA = 25°C 09226-152 0.0025 － 20/49 － 80 100 AD5755-1 データシート 0.02 0.03 0.01 0.01 0 –0.01 AVDD = +15V AVSS = –15V/0V –0.02 –0.03 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 –0.05 –0.06 –0.07 –20 0 20 40 60 TEMPERATURE (°C) –0.02 –0.05 80 –0.06 –40 100 0.01 0.0015 INL ERROR (%FSR) 0 –0.01 20 40 60 TEMPERATURE (°C) 80 100 AVDD = +15V AVSS = –15V/0V –0.03 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 –0.05 –0.06 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 60 TEMPERATURE (°C) 0.0010 0.0005 0 –0.0005 –0.0010 80 –0.0015 –0.0020 10 100 0.0015 0.015 0.0010 0.010 0.0005 INL ERROR (%FSR) 0.020 0.005 AVDD = +15V AVSS = –15V/0V 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.010 –0.015 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 60 TEMPERATURE (°C) 20 SUPPLY (V) 25 30 80 0 –0.0005 –0.0010 –0.0015 09226-158 –0.005 15 図 42.AVDD/|AVSS|対積分非直線性誤差電源を変化、外付け RSET 図 39.フルスケール誤差の温度特性 0 4mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 09226-056 –0.02 09226-157 FULL-SCALE ERROR (%FSR) 0.0020 –0.07 OFFSET ERROR (%FSR) 0 0.0025 0.02 100 –0.0020 –0.0025 10 4mA TO 20mA RANGE MAX INL 4mA TO 20mA RANGE MIN INL TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 15 20 SUPPLY (V) 25 30 図 43.AVDD/|AVSS|対積分非直線性誤差電源を変化、内蔵 RSET 図 40.オフセット誤差の温度特性 Rev. B –20 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 図 41.ゲイン誤差の温度特性 0.03 –0.020 –40 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.04 図 38.総合未調整誤差の温度特性 –0.08 –40 AVDD = +15V AVSS = –15V/0V –0.03 09226-057 –0.08 –40 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET –0.01 09226-159 GAIN ERROR (%FSR) 0 09226-155 TOTAL UNADJSUTED ERROR (%FSR) 0.02 － 21/49 － AD5755-1 データシート 1.0 0.6 0.4 0.2 DNL ERROR MAX DNL ERROR MIN 0 AVDD = +15V AVSS = –15V TA = 25°C RLOAD = 300Ω 5 4 CURRENT (µA) –0.2 3 2 –0.4 –0.6 09226-162 –1.0 10 15 20 25 0 30 0 5 10 図 44.AVDD 対微分非直線性誤差 図 47.パワーアップ時の出力電流変化 0.012 4 2 0.010 0 CURRENT (µA) 0.008 0.006 0.004 –2 –4 –6 4mA TO 20mA RANGE MAX TUE 4mA TO 20mA RANGE MIN TUE TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0.002 0 10 15 20 SUPPLY (V) AVDD = +15V AVSS = –15V TA = 25°C RLOAD = 300Ω INT_EN = 1 –8 25 30 09226-060 –10 0 1 2 3 4 5 6 TIME (µs) 図 45.AVDD 対総合未調整誤差、外付け RSET 図 48.出力イネーブル時の出力電流変化 0 30 –0.002 25 OUTPUT CURRENT (mA) –0.004 –0.006 4mA TO 20mA RANGE MAX TUE 4mA TO 20mA RANGE MIN TUE TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V –0.008 –0.010 –0.012 –0.014 –0.016 20 IOUT VBOOST 15 10 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) AVCC = 5V TA = 25°C 5 –0.020 10 15 20 SUPPLY (V) 25 30 09226-061 –0.018 図 46.AVDD 対総合未調整誤差、内蔵 RSET Rev. B 0 –0.50 –0.25 0 0.25 0.50 0.75 1.00 1.25 1.50 1.75 2.00 TIME (ms) 図 49.出力電流と VBOOST_x セトリング・タイム DC/DC コンバータを使用(図 80 参照) － 22/49 － 09226-167 TOTAL UNADJUSTED ERROR (%FSR) 20 TIME (µs) SUPPLY (V) TOTAL UNADJUSTED ERROR (%FSR) 15 09226-062 1 –0.8 09226-063 DNL ERROR (%FSR) 6 ALL RANGES INTERNAL AND EXTERNAL RSET TA = 25°C AVSS = –26.4V FOR AVDD > +26.4V 0.8 AD5755-1 データシート 30 8 HEADROOM VOLTAGE (V) 25 20 TA = –40°C TA = +25°C TA = +105°C 10 0 –0.25 0 0.25 0.50 0.75 1.00 1.25 1.50 4 3 2 1 09226-168 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) AVCC = 5V 5 5 0 1.75 0 5 10 0 30 –20 IOUT_x PSRR (dB) OUTPUT CURRENT (mA) 25 20 IOUT, AVCC = 4.5V IOUT, AVCC = 5.0V IOUT, AVCC = 5.5V 15 10 0 –0.25 0 0.25 0.50 0.75 1.00 1.25 1.50 CURRENT (AC COUPLED) (µA) 6 4 2 0 –2 –4 0 2 4 6 8 10 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL R SET TA = 25°C 12 09226-170 –6 AVCC = 5V fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) –80 100 1k 10k 100k 1M 図 54.IOUT_x PSRR の周波数特性 20mA OUTPUT 10mA OUTPUT –8 –60 FREQUENCY (Hz) 図 51.時間および AVCC 対出力電流セトリング DC/DC コンバータ使用(図 80 参照) 8 –40 –120 10 1.75 TIME (ms) 10 AVDD = +15V VBOOST = +15V AVSS = –15V TA = 25°C –100 09226-169 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 5 14 TIME (µs) 図 52.時間対出力電流 DC/DC コンバータ使用(図 80 参照) Rev. B 20 図 53.出力電流対 DC/DC コンバータのヘッドルーム(図 80 参照) 図 50.時間および温度対出力電流セトリング DC/DC コンバータ使用(図 80 参照) –10 15 CURRENT (mA) TIME (ms) 09226-067 IOUT, IOUT, IOUT, 15 6 － 23/49 － 10M 09226-068 OUTPUT CURRENT (mA) 0mA TO 24mA RANGE 1kΩ LOAD FSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 7 AD5755-1 データシート DC/DC ブロック 90 80 70 IOUT_x EFFICIENCY (%) 80 75 70 65 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 55 50 0 4 8 12 16 20 50 40 30 24 CURRENT (mA) 20 –40 09226-016 60 60 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET AVCC = 5V fSW = 410 kHz INDUCTOR = 10µH (XAL4040-103) –20 0 20 40 60 80 100 TEMPERATURE (°C) 図 55.出力電流対 VBOOST_x での効率(図 80 参照) 09226-019 85 VBOOST_x EFFICIENCY (%) 20mA AVCC = 4.5V AVCC = 5V AVCC = 5.5V 図 58.出力効率の温度特性( 図 80 参照) 90 0.6 20mA 0.5 SWITCH RESISTANCE (Ω) 80 75 70 60 55 50 –40 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET AVCC = 5V fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) –20 0 20 40 60 80 100 図 56.VBOOST_x での効率の温度特性(図 80 参照) AVCC = 4.5V AVCC = 5V AVCC = 5.5V 50 0mA TO 24mA RANGE 1kΩ LOAD EXTERNAL RSET fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 20 0 4 8 12 16 20 CURRENT (mA) 24 09226-018 IOUT_x EFFICIENCY (%) 60 30 図 57.出力電流対出力効率(図 80 参照) Rev. B 0.2 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 図 59.スイッチ抵抗の温度特性 80 40 0.3 0.1 TEMPERATURE (°C) 70 0.4 － 24/49 － 80 100 09226-123 65 09226-017 VBOOST_x EFFICIENCY (%) 85 AD5755-1 データシート リファレンス電圧 5.0050 16 AVDD REFOUT TA = 25°C 14 12 5.0040 5.0035 REFOUT (V) 8 6 5.0030 5.0025 5.0020 5.0015 4 5.0010 2 5.0005 0 0.2 0.4 0.6 0.8 1.0 1.2 TIME (ms) 09226-010 0 –20 0 20 40 60 80 100 TEMPERATURE (°C) 図 63.REFOUT の温度特性(AD5755-1 を PCB にハンダ付けする 際、パッケージに加わる熱衝撃のためにリファレンス電圧がシ フトします。この平均出力電圧シフトは−4 mV です。これらの デバイスの 7 日後の測定では、この出力シフトが初期値側へ 2 mV (typ)戻っていることが示されています。後者のシフトは、 ハンダ処理の際に加わったストレスが緩和されるために発生し ます) 図 60.REFOUT のターンオン過渡電圧 4 AVDD = 15V TA = 25°C 3 5.0000 –40 09226-163 VOLTAGE (V) 10 –2 30 DEVICES SHOWN AVDD = 15V 5.0045 5.002 1 5.000 REFOUT (V) 0 –1 –2 4.999 4.998 4.997 2 4 6 8 10 TIME (s) 4.996 4.995 0 2 4 AVDD = 15V TA = 25°C 100 50 TA = 25°C 4.99990 REFOUT (V) 0 –50 –100 4.99985 4.99980 4.99975 4.99970 5 10 15 20 09226-012 4.99965 0 TIME (ms) 4.99960 10 15 20 25 AVDD (V) 図 62.REFOUT 出力ノイズ(100 kHz 帯域幅) Rev. B 10 5.00000 4.99995 REFOUT (µV) 8 図 64.負荷電流対 REFOUT 150 –150 6 LOAD CURRENT (mA) 図 61.REFOUT 出力ノイズ(0.1 Hz～10 Hz 帯域幅) 09226-014 0 09226-011 –3 AVDD = 15V TA = 25°C 5.001 図 65.電源対 REFOUT － 25/49 － 30 09226-015 REFOUT (µV) 2 AD5755-1 データシート 全体 450 13.4 DVCC = 5V TA = 25°C 400 13.3 350 13.2 FREQUENCY (MHz) 250 200 150 13.0 12.9 12.8 12.7 50 1 2 3 4 5 SDIN VOLTAGE (V) 12.6 –40 09226-007 0 4 0 FREQUENCY (MHz) AIDD AISS TA = 25°C VOUT = 0V OUTPUT UNLOADED 2 CURRENT (mA) 40 60 80 100 14.2 6 –2 –4 –6 –8 14.0 13.8 13.6 13.4 13.2 15 20 25 30 VOLTAGE (V) 09226-008 –10 8 7 6 5 4 3 2 15 20 25 VOLTAGE (V) 30 09226-009 AIDD TA = 25°C IOUT = 0mA 1 13.0 2.5 DVCC = 5.5V TA = 25°C 3.0 3.5 4.0 4.5 5.0 VOLTAGE (V) 図 70.DVCC 電源電圧対内蔵発振器周波数 図 67.AVDD/|AVSS|対 AIDD/AISS CURRENT (mA) 20 14.4 8 図 68.AVDD 対 AIDD Rev. B 0 図 69.内蔵発振器周波数の温度特性 10 0 10 –20 TEMPERATURE (°C) 図 66.ロジック入力電圧対 DICC –12 10 DVCC = 5.5V 09226-020 100 0 13.1 － 26/49 － 5.5 09226-021 DICC (µA) 300 AD5755-1 データシート 用語 相対精度または積分非直線性(INL) DAC の場合、相対精度すなわち積分非直線性は、DAC 伝達関 数の最適近似直線からの最大乖離(LSB 数で表示)を表します。 INL(typ)対コードのプロットを図 8 に示します。 微分非直線性(DNL) 微分非直線性(DNL)は、隣接する 2 つのコードの間における測 定された変化と理論的な 1 LSB 変化との差を表します。最大±1 LSB の微分非直線性の仕様は、単調性を保証するものです。こ の DAC はデザインにより単調性を保証しています。DNL(typ) 対コードのプロットを図 9 に示します。 単調性 デジタル入力コードを増加させたとき、出力が増加するか不変 である場合に、DAC は単調であるといいます。AD5755-1 は全 動作温度範囲で単調です。 負のフルスケール誤差/ゼロスケール誤差 負のフルスケール誤差は、0x0000 (ストレート・バイナリ・コ ーディング)を DAC レジスタにロードしたときの DAC 出力電圧 の誤差を表します。 ゼロスケール TC 温度変化に対するゼロスケール誤差の変化を意味し、ppm FSR/°C で表されます。 バイポーラ・ゼロ誤差 バイポーラ・ゼロ誤差は、DAC レジスタに 0x8000 (ストレー ト・バイナリ・コーディング)をロードしたときの、0 V の理論 ハーフスケール出力からのアナログ出力の差を意味します。 バイポーラ・ゼロ TC バイポーラ・ゼロ TC は、温度変化に対するバイポーラ・ゼロ誤 差の変化を表し、ppm FSR/°C で表されます。 オフセット誤差 電圧出力モードでは、オフセット誤差はバイポーラ出力範囲で DAC レジスタに 0x4000 (ストレート・バイナリ・コーディング) をロードしたときの、理論 1/4 スケール出力からのアナログ出 力の乖離を表します。 電流出力モードでは、オフセット誤差はすべての DAC レジス タに 0x0000 をロードしたときの、理論ゼロスケール出力からの アナログ出力の乖離を表します。 ゲイン誤差 DAC のスパン誤差を表します。理論 DAC 伝達特性傾斜からの 変位を表し、DAC 出力の%FSR で表示されます。 ゲイン TC ゲイン誤差の温度変化を表します。ppm FSR/°C で表されます。 フルスケール誤差 フルスケール誤差は、フルスケール・コードを DAC レジスタ にロードしたときの出力誤差として測定されます。理論的には 出力はフルスケール- 1 LSB である必要があります。フルスケー ル誤差はフルスケール範囲のパーセント値(% FSR)で表します。 フルスケール TC フルスケール TC は、温度変化に対するフルスケール誤差の変 化を意味し、ppm FSR/°C で表されます。 総合未調整誤差 Rev. B － 27/49 － 総合未調整誤差(TUE)は、INL 誤差、オフセット誤差、ゲイン誤 差、温度、時間などの種々の誤差をすべて考慮した出力誤差を 表し、% FSR で表されます。 DC クロストーク 別の DAC 出力でのフルスケール変化に起因する 1 つの DAC の 出力レベルでの DC 変化。ミッドスケールを出力する 1 つの DAC をモニタしながら、別の DAC 上でのフルスケール出力変 化を使って測定します。 電流ループ・コンプライアンス電圧 出力電流と設定値が一致しているときの IOUT_x ピンの最大電圧。 リファレンス電圧の熱ヒステリシス +25°C で測定した出力電圧と、+25°C→−40°C→+105°C→+25°C の温度サイクルを加えた後に+25°C で測定した出力電圧との差 で表します。このヒステリシスは最初と 2 回目の温度サイクル に対して規定され、ppm で表されます。 出力電圧セトリング・タイム フルスケール入力変化に対して、出力が規定のレベルまでに安 定するために要する時間を表します。セトリング・タイムのプ ロットを図 24、図 50、図 51 に示します。 スルーレート デバイスのスルーレートは、出力電圧の変化率の限界値を表し ます。電圧出力 DAC の出力スルーレートは一般に、出力で使 用されるアンプのスルーレートで制限されます。スルーレート は出力信号の 10%から 90%までで測定され、V/µs で表されます。 パワーオン・グリッチ・エネルギー AD5755-1 がパワーオンするときにアナログ出力に混入するイン パルスで表します。グリッチの面積を表す単位 nV-sec で表わさ れます(図 29 と図 47 参照)。 デジタルからアナログへのグリッチ・インパルス デジタルからアナログへのグリッチ・インパルスは、出力電圧 を変化させずに DAC レジスタ内の入力コードを変化させたと きに、アナログ出力に混入するインパルスを表します。通常、 nV-sec で表すグリッチの面積として規定され、メジャー・キャ リ変化時に(0x7FFF→0x8000)、デジタル入力コードが 1 LSB だ け変化したときに測定されます。図 26 を参照してください。 グリッチ・インパルスのピーク振幅 デジタルからアナログへのグリッチ・インパルスのピーク振幅 は、DAC レジスタ内の入力コードが変化したときに、アナログ 出力に混入するインパルスを表します。mV で表す振幅として 規定され、メジャー・キャリ変化(0x7FFF→0x8000)時に、デジ タル入力コードが 1 LSB だけ変化したときに測定されます。図 26 を参照してください。 デジタル・フィードスルー デジタル・フイードスルーは、DAC 出力の更新が行われていな いときに、DAC のデジタル入力から DAC のアナログ出力に注 入されるインパルスを表します。nV-sec で規定され、データ・ バス上のフルスケール・コード変化を使って測定されます。 DAC 間クロストーク デジタル・コードの変化とそれに続くDACの出力変化に起因し て、別のDAC出力に混入するグリッチ・インパルス。これには、 デジタル・クロストークとアナログ・クロストークの両方が含 まれます。LDACピンをロー・レベルに設定して、DACの 1 つ にフルスケール・コード変化(全ビット 0 から全ビット 1 への変 化、およびその逆変化)をロードして、別のDAC出力をモニタす AD5755-1 データシート ることにより測定します。グリッチのエネルギーはnV-secで表 示します。 電源除去比(PSRR) PSRR は、電源電圧変化の DAC 出力に対する影響を表します。 出力効率 I 2OUT × RLOAD リファレンスの TC 温度変化に対するリファレンス出力電圧の変化を意味し、 ppm/°C で表されます。 AVCC × AI CC ライン・レギュレーション 電源電圧の規定された変化によるリファレンス出力電圧の変化 を意味し、ppm/V で表されます。 負荷レギュレーション 負荷電流の規定された変化による出力電圧の変化を意味し、 ppm/mA で表わされます。 Rev. B DC/DC コンバータ・ヘッドルーム 電流出力で必要とされる電圧と DC/DC コンバータから出力され る電圧との差を意味します。図 53 を参照してください。 － 28/49 － チャンネルの負荷へ供給される電力対チャンネルの DC/DC 入力 へ供給される電力として定義されます。 VBOOST_x での効率 IOUT × VBOOST _ x AVCC × AI CC チャンネルの VBOOST_x 電源へ供給される電力対チャンネルの DC/DC 入力へ供給される電力として定義されます。VBOOST_x 静 止電流は、DC/DC コンバータ損失の一部と見なされます。 AD5755-1 データシート 動作原理 内蔵のダイナミック消費電力制御機能により、電流モードでの パッケージ消費電力が最小になります。 AD5755-1 の DAC コアのアーキテクチャは、2 つの一致した DAC セクションから構成されています。簡略化した回路図を図 71 に示します。16 ビット・データ・ワードの上位 4 ビットはデ コードされて、15 個の スイッチ(E1～E15)を駆動します。これ らの各スイッチは、15 個の一致した抵抗の 1 つをグラウンドま たはリファレンス・バッファ出力に接続します。データ・ワー ドの残りの 12 ビットは、12 ビット電圧モード R-2R ラダー回路 のスイッチ(S0～S11)を駆動します。 VOUT 2R 2R 2R 2R 2R S0 S1 S11 E1 E2 E15 09226-069 2R 8-/12-BIT R-2R LADDER FOUR MSBs DECODED INTO 15 EQUAL SEGMENTS 図 71.DAC のラダー構造 DAC コアの電圧出力は、電流に変換され(図 73 参照)、アプリケ ーションから電流源出力として見えるように電源レールにミラ ーされます。あるいは、ソフトウェアから選択可能なユニポー ラまたはバイポーラ電圧範囲を出力するためバッファ/スケール されます(図 72)。電圧出力と電流出力の電源は VBOOST_x から供 給されます。電流出力と電圧出力は別々のピンに出力されます が、両ピンへ同時に出力されることはありません。このため、1 つのチャンネルの電流出力ピンと電圧出力ピンは、相互接続す ることができます。 +VSENSE_x RANGE SCALING VOUT_x VOUT_X SHORT FAULT 09226-070 DAC R2 R3 T2 16-BIT DAC T1 A2 IOUT_x A1 RSET 図 73.電圧/電流変換回路 DAC アーキテクチャ 2R VBOOST_x 09226-071 AD5755-1 は、工業用制御アプリケーションの要求を満たすよう にデザインされた、デジタル値を電流ループ出力と電圧出力に 変換する高精度クワッド・コンバータです。電流ループ出力と ユニポーラ/バイポーラ電圧出力を発生する、高精度フル統合低 価格のシングルチップ・ソリューションです。電流範囲は、0 mA～20 mA、0 mA～24 mA、4 mA～20 mA です。電圧範囲は、 0 V～5 V、±5 V、0 V～10 V、±10 V です。電流出力と電圧出力 は別々のピンに出力されますが、両ピンは同時にアクティブに なることはできません。DAC 出力構成はコントロール・レジス タを使って選択することができます。 図 72.電圧出力 電圧出力アンプ 電圧出力アンプは、ユニポーラとバイポーラの出力電圧を発生 することができます。AGND に接続された 1 kΩ と、これに並列 接続された 1 μF (外付け補償コンデンサを含む)の負荷を駆動す ることができます。図 23 に、出力アンプのソース能力とシンク 能力を示します。スルーレートは 1.9 V/μs であり、フルスケー ルでのセトリング・タイムは 16μs です(10 V ステップ)。負荷の リモート検出が不要の場合は、+VSENSE_x と VOUT_x を接続します。 + VSENSE_x は VOUT_x の±3.0 V 以内に維持する必要があります。 大きな容量負荷の駆動 電圧出力アンプは、各チャンネルに 220 pF の無極性補償コンデ ンサを接続して最大 2 µF の容量負荷を駆動することができます。 補償コンデンサの適切な値の選択には注意が必要です。 AD5755-1 は大きな容量負荷を駆動でき、オーバーシュートを抑 えますが、このコンデンサによりデバイスのセトリング・タイ ムが大きくなり、システムの帯域幅が影響を受けます。補償コ ンデンサがない場合、最大 10 nF の容量負荷を駆動することが できます。補償コンデンサの接続については、表 5 を参照して ください。 リファレンス電圧バッファ AD5755-1 は、外付けまたは内蔵のリファレンス電圧で動作する ことができます。リファレンス入力では、規定の性能に対して 5 V のリファレンス電圧が必要です。この入力電圧はバッファ された後に DAC へ供給されます。 AD5755-1 のパワーオン状態 AD5755-1 の初期パワーアップ時、パワーオン・リセット回路が パワーオン状態(POC)ピンに依存しない状態でパワーアップし ます。 POC = 0 の場合、電圧出力チャンネルと電流出力チャンネルは スリーステート・モードでパワーアップします。 POC = 1 の場合、電圧出力チャンネルはグラウンドへの 30 kΩ プルダウン抵抗を接続してパワーアップし、電流出力チャンネ ルはスリーステートでパワーアップします。 出力範囲がイネーブルされていない場合でも、デフォルト出力 範囲は 0 V～5 V で、クリア・コード・レジスタには全ビット・ ゼロがロードされます。 Rev. B － 29/49 － AD5755-1 データシート 視されます。SYNCをハイ・レベルにした後にLDACをロー・レ ベルにすることにより、すべてのDAC出力が更新されます。 OUTPUT I/V AMPLIFIER デバイスのパワーオンまたはデバイスのリセット後に、100 μs 以上待った後にデバイスに書込みを行って、内部キャリブレー ションを行う時間を確保することが推奨されます。 16-BIT DAC VREFIN シリアル・インターフェース DAC REGISTER LDAC AD5755-1 は、最大 30 MHz のクロック・レートで動作し、かつ SPI、QSPI、MICROWIRE、DSP の各規格と互換性を持つ多機能 の 3 線式シリアル・インターフェースを介して制御されます。 データ・コーディングは常にストレート・バイナリです。 DAC INPUT REGISTER 入力シフトレジスタ 入力シフトレジスタは 24 ビット幅です。データは、シリアル・ クロック入力 SCLK の制御のもとで 24 ビット・ワードとして MSB ファーストでデバイスに入力されます。データは SCLK の 立下がりエッジで入力されます。 パケット・エラー・チェック PEC (デバイス機能のセクション 参照)をイネーブルする場合、追加の 8 ビットを AD5755-1 へ書 込んで、32 ビット・シリアル・インターフェースにする必要が あります。 DAC 出力の更新には個別更新とすべての DAC の同時更新の 2 つの方法があります。 DAC の個別更新 このモードでは、データをDACデータ・レジスタへ入力中 にLDACをロー・レベルにします。アドレス指定されたDAC出 力は、SYNCの立上がりエッジで更新されます。タイミング情 報につていは、表 3 と図 3 を参照してください。 すべての DAC の同時更新 このモードでは、データをDACデータ・レジスタへ入力中 にLDACをハイ・レベルにします。LDACをハイ・レベルした後、 各チャンネルのDACデータ・レジスタに対する最初の書込みだ けが有効になります。LDACがハイ・レベルにある間の後続のす べての書込みは、DACデータ・レジスタにロードされますが無 Rev. B － 30/49 － VOUT_x DAC DATA REGISTER SCLK SYNC SDIN OFFSET AND GAIN CALIBRATION INTERFACE LOGIC SDO 09226-072 これは、ユーザがパワーアップ後にデバイスをクリアした場合、 出力が 0 V へアクティブ駆動されることを意味します(クリアの ためにチャンネルがイネーブルされている場合)。 図 74. 1 個の DAC チャンネルについて入力ロード回路を簡略化 したシリアル・インターフェース 伝達関数 表 6 に、±10 V 出力範囲のストレート・バイナリ・データ・コ ーディングに対する AD5755-1 の入力コードと理論出力電圧の 関係を示します。 表 6.理論出力電圧と入力コードの関係 Digital Input Straight Binary Data Coding MSB 1111 1111 1000 0000 0000 1111 1111 0000 0000 0000 LSB 1111 1111 0000 0000 0000 1111 1110 0000 0001 0000 Analog Output VOUT +2 VREF × (32,767/32,768) +2 VREF × (32,766/32,768) 0V −2 VREF × (32,767/32,768) −2 VREF AD5755-1 データシート レジスタ 表 7 に、AD5755-1 のレジスタの概要を示します。 表 7.AD5755-1 のデータ・レジスタ、コントロール・レジスタ、リードバック・レジスタ Register Data DAC Data Register (×4) Gain Register (×4) Offset Register (×4) Clear Code Register (×4) Control Main Control Register Software Register Slew Rate Control Register (×4) DAC Control Register (×4) DC-to-DC Control Register Readback Status Register Rev. B Description Used to write a DAC code to each DAC channel. AD5755-1 data bits = D15 to D0. There are four DAC data registers, one per DAC channel. Used to program gain trim, on a per channel basis. AD5755-1 data bits = D15 to D0. There are four gain registers, one per DAC channel. Used to program offset trim, on a per channel basis. AD5755-1 data bits = D15 to D0. There are four offset registers, one per DAC channel. Used to program clear code on a per channel basis. AD5755-1 data bits = D15 to D0. There are four clear code registers, one per DAC channel. Used to configure the part for main operation. Sets functions such as status readback during write, enables output on all channels simultaneously, powers on all dc-to-dc converter blocks simultaneously, and enables and sets conditions of the watchdog timer. See the Device Features section for more details. Has three functions. Used to perform a reset, to toggle the user bit, and, as part of the watchdog timer feature, to verify correct data communication operation. Used to program the slew rate of the output. There are four slew rate control registers, one per channel. These registers are used to control the following: Set the output range, for example, 4 mA to 20 mA, 0 V to 10 V. Set whether an internal/external sense resistor is used. Enable/disable a channel for CLEAR. Enable/disable overrange. Enable/disable internal circuitry on a per channel basis. Enable/disable output on a per channel basis. Power on dc-to-dc converters on a per channel basis. There are four DAC control registers, one per DAC channel. Use to set the dc-to-dc control parameters. Can control dc-to-dc maximum voltage, phase, and frequency. This contains any fault information, as well as a user toggle bit. － 31/49 － AD5755-1 データシート パワーオン状態後のデバイスへの書込みと設定は、次のシーケ ンスで行います。 1. 2. 3. 4. 5. 初期パワーオン後にハードウェア・リセットまたはソフトウ ェア・リセットを行います。 DC/DC コンバータ電源ブロックを設定します。DC/DC ス イッチング周波数、最大許容出力電圧、4 個の DC/DC チャ ンネルがクロック駆動される位相を設定します。 チャンネルごとに DAC コントロール・レジスタを設定し ます。出力範囲を選択し、DC/DC コンバータ・ブロックを イネーブルします(DC_DC ビット)。この時点で、他のコン トロール・ビットを設定することができます。 INT_ENABLE ビットをセットしますが、出力イネーブル・ ビット(OUTEN)はセットしません。 DAC データ・レジスタにコードを書込みます。これにより 内部でフル DAC キャリブレーションが実行されます。出 力グリッチを小さくするため、最小 200 µs 待った後にステ ップ 5 へ進みます。 再度 DAC コントロール・レジスタへ書込みを行って、出 力をイネーブルします(OUTEN ビットをセット)。 このシーケンスのフローチャートを図 75 に示します。 CHANNEL’S OUTPUT IS ENABLED. STEP 1: WRITE TO CHANNEL’S DAC DATA REGISTER. SET THE OUTPUT TO 0V (ZERO OR MIDSCALE). STEP 2: WRITE TO DAC CONTROL REGISTER. DISABLE THE OUTPUT (OUTEN = 0), AND SET THE NEW OUTPUT RANGE. KEEP THE DC_DC BIT AND THE INT_ENABLE BIT SET. STEP 3: WRITE VALUE TO THE DAC DATA REGISTER. 図 76.出力範囲を変更するステップ STEP 1: PERFORM A SOFTWARE/HARDWARE RESET. STEP 2: WRITE TO DC-TO-DC CONTROL REGISTER TO SET DC-TO-DC CLOCK FREQUENCY, PHASE, AND MAXIMUM VOLTAGE. STEP 3: WRITE TO DAC CONTROL REGISTER. SELECT THE DAC CHANNEL AND OUTPUT RANGE. SET THE DC_DC BIT AND OTHER CONTROL BITS AS REQUIRED. SET THE INT_ENABLE BIT BUT DO NOT SELECT THE OUTEN BIT. 09226-073 STEP 4: WRITE TO EACH/ALL DAC DATA REGISTERS. ALLOW AT LEAST 200µs BETWEEN STEP 3 AND STEP 5 FOR REDUCED OUTPUT GLITCH. 図 75.出力のイネーブルを行う設定シーケンス Rev. B 範囲を切り替える際、出力の書込み/イネーブルを行う設定シー ケンスのセクションで説明したシーケンスを使う必要がありま す。出力をディスエーブルする前に範囲をゼロ・ポイント(ミッ ドスケールまたはゼロスケール)に設定することが推奨されます。 DC/DC スイッチング周波数、最大電圧、位相が既に選択されて いるため、これらを再設定する必要はありません。このシーケ ンスのフローチャートを図 76 に示します。 STEP 4: WRITE TO DAC CONTROL REGISTER. RELOAD SEQUENCE AS IN STEP 2 ABOVE. THIS TIME SELECT THE OUTEN BIT TO ENABLE THE OUTPUT. POWER ON. STEP 5: WRITE TO DAC CONTROL REGISTER. RELOAD SEQUENCE AS IN STEP 3 ABOVE. THIS TIME SELECT THE OUTEN BIT TO ENABLE THE OUTPUT. 範囲の変更と再設定 － 32/49 － 09226-074 出力の書込み/イネーブルを行う設定シーケンス AD5755-1 データシート データ・レジスタ 入力レジスタは 24 ビット幅です。PEC をイネーブルすると、入 力レジスタは 32 ビット幅になり、後ろの 8 ビットが PEC コー ドに対応します(PEC の詳細については、パケット・エラーのチ ェックのセクションを参照してください)。データ・レジスタへ の書込みでは、表 8 に示すフォーマットを使う必要があります。 DAC データ・レジスタ AD5755-1 DAC データ・レジスタへの書込みでは、D15～D0 が DAC データビットとして使用されます。表 10 にレジスタ・フ ォーマットを、表 9 に、ビット D23～ビット D16 の機能を、そ れぞれ示します。 表 8.データ・レジスタの書込み MSB D23 R/W LSB D22 DUT_AD1 D21 DUT_AD0 D20 DREG2 D19 DREG1 D18 DREG0 D17 DAC_AD1 D16 DAC_AD0 D15 to D0 Data 表 9.入力レジスタのデコード Bit Description R/W Indicates a read from or a write to the addressed register. DUT_AD1, DUT_AD0 Used in association with the external pins, AD1 and AD0, to determine which AD5755-1 device is being addressed by the system controller. DREG2, DREG1, DREG0 DAC_AD1, DAC_AD0 DUT_AD1 DUT_AD0 Function 0 0 1 1 0 1 0 1 Addresses part with Pin AD1 = 0, Pin AD0 = 0 Addresses part with Pin AD1 = 0, Pin AD0 = 1 Addresses part with Pin AD1 = 1, Pin AD0 = 0 Addresses part with Pin AD1 = 1, Pin AD0 = 1 Selects whether a data register or a control register is written to. If a control register is selected, a further decode of CREG bits (see Table 17) is required to select the particular control register, as follows. DREG2 DREG1 DREG0 Function 0 0 0 Write to DAC data register (individual channel write) 0 1 0 Write to gain register 0 1 1 Write to gain register (all DACs) 1 0 0 Write to offset register 1 0 1 Write to offset register (all DACs) 1 1 0 Write to clear code register 1 1 1 Write to a control register These bits are used to decode the DAC channel. DAC_AD1 DAC_AD0 DAC Channel/Register Address 0 0 1 1 X 0 1 0 1 X DAC A DAC B DAC C DAC D These are don’t cares if they are not relevant to the operation being performed. 表 10.DAC データ・レジスタの設定 MSB D23 R/W Rev. B LSB D22 DUT_AD1 D21 DUT_AD0 D20 DREG2 D19 DREG1 － 33/49 － D18 DREG0 D17 DAC_AD1 D16 DAC_AD0 D15 to D0 DAC data AD5755-1 データシート とに調整することができます。これは、DREG[2:0]ビットに 100 を設定することにより行われます。DREG[2:0]ビットに 101 を 設定することにより、4 個のすべての DAC チャンネルに同じオ フセット・コードを同時に設定することが可能です。オフセッ ト・レジスタのコーディングはストレート・バイナリです(表 14 参照)。オフセット・レジスタのデフォルト・コードは 0x8000 で、これによりゼロ・オフセットが出力に設定されます。詳細 については、オフセットとゲインのデジタル調整のセクション を参照してください。 ゲイン・レジスタ 16 ビット・ゲイン・レジスタ(表 11)を使うと、各チャンネルの ゲインを 1 LSB ステップで調整することができます。これは、 DREG[2:0]ビットに 010 を設定することにより行われます。 DREG[2:0]ビットに 011 を設定することにより、4 個のすべての DAC チャンネルに同じゲイン・コードを同時に設定することが 可能です。ゲイン・レジスタのコーディングはストレート・バ イナリです(表 12 参照)。ゲイン・レジスタのデフォルト・コー ドは 0xFFFF です。理論的には、出力の全範囲でゲインを調整 することができます。実際には、推奨最大ゲイン調整は精度を 維持するため、設定された範囲の約 50%になります。詳細につ いては、オフセットとゲインのデジタル調整のセクションを参 照してください。 クリア・コード・レジスタ 16 ビット・クリア・コード・レジスタを使うと、各チャンネル のクリア値を設定することができます(表 15)。CLEAR ピンをア クティブにしたときにクリアされるチャンネルを、チャンネル ごとにソフトウェアからイネーブル/ディスエーブルすることが できます。デフォルト・クリア・コードは 0x0000 です。詳細に ついては、非同期クリアのセクションを参照してください。 オフセット・レジスタ 16 ビット・オフセット・レジスタ(表 13)を使うと、各チャンネ ルのオフセットを−32,768 LSB～+32,767 LSB で 1 LSB ステップご 表 11.ゲイン・レジスタの設定 R/W DUT_AD1 DREG2 DREG1 DREG0 0 1 0 Gain Adjustment G15 G14 G13 G12 to G4 G3 G2 G1 G0 +65,535 LSBs +65,534 LSBs … 1 LSB 0 LSBs 1 1 … 0 0 1 1 … 0 0 1 1 … 0 0 1 1 … 0 0 1 1 … 0 0 1 1 … 0 0 1 0 … 0 0 1 0 … 1 0 DREG2 DREG1 DREG0 DAC_AD1 1 0 0 0 DUT_AD0 Device address DAC_AD1 DAC_AD0 D15 to D0 DAC channel address Gain adjustment 表 12.ゲイン・レジスタ 表 13.オフセット・レジスタの設定 R/W DUT_AD1 0 DUT_AD0 Device address DAC_AD0 DAC channel address D15 to D0 Offset adjustment 表 14.オフセット・レジスタのオプション Offset Adjustment OF15 OF14 OF13 OF12 to OF4 OF3 OF2 OF1 OF0 +32,767 LSBs +32,766 LSBs … No Adjustment (Default) … −32,767 LSBs −32,768 LSBs 1 1 … 1 … 0 0 1 1 … 0 … 0 0 1 1 … 0 … 0 0 1 1 … 0 … 0 0 1 1 … 0 … 0 0 1 1 … 0 … 0 0 1 0 … 0 … 0 0 1 0 … 0 … 0 0 DREG2 DREG1 DREG0 DAC_AD1 1 1 0 表 15.クリア・コード・レジスタの設定 R/W 0 Rev. B DUT_AD1 DUT_AD0 Device address － 34/49 － DAC_AD0 DAC channel address D15 to D0 Clear code AD5755-1 データシート コントロール・レジスタ コントロール・レジスタへの書込みでは、表 16 に示すフォーマ ットを使う必要があります。ビット D23～ビット D16 の設定に ついては、表 9 を参照してください。コントロール・レジスタ をアドレス指定するときは、DREG[2:0]ビットに 111 を設定し、 次に CREG[2:0]ビットに表 17 に従いそのレジスタの該当するデ コード・アドレスを設定します。これらの CREG ビットにより、 種々のコントロール・レジスタを選択します。 メイン・コントロール・レジスタ 表 18 と表 19 に、メイン・コントロール・レジスタのオプショ ンを示します。メイン・コントロール・レジスタから制御され る機能については、デバイス機能のセクションを参照してくだ さい。 表 16.コントロール・レジスタの書込み MSB D23 R/W LSB D22 DUT_AD1 D21 DUT_AD0 D20 1 D19 1 D18 1 D17 DAC_AD1 D16 DAC_AD0 D15 CREG2 D14 CREG1 D13 CREG0 D12 to D0 Data 表 17.レジスタ・アクセスのデコード CREG2 (D15) CREG1 (D14) CREG0 (D13) Function 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 Slew rate control register (one per channel) Main control register DAC control register (one per channel) DC-to-dc control register Software register 表 18.メイン・コントロール・レジスタの書込み MSB D15 0 1 LSB D14 0 D13 1 D12 POC D11 STATREAD D10 EWD D9 WD1 D8 WD0 D7 X1 D6 ShtCctLim D5 OUTEN_ALL D4 DCDC_ALL X = don’t care 表 19.メイン・コントロール・レジスタの機能 Bit Description POC The POC bit determines the state of the voltage output channels during normal operation. Its default value is 0. POC = 0. The output goes to the value set by the POC hardware pin when the voltage output is not enabled (default). POC = 1. The output goes to the opposite value of the POC hardware pin if the voltage output is not enabled. STATREAD Enable status readback during a write. See the Device Features section. STATREAD = 1, enable. STATREAD = 0, disable (default). EWD Enable watchdog timer. See the Device Features section for more information. EWD = 1, enable watchdog. EWD = 0, disable watchdog (default). WD1, WD0 Timeout select bits. Used to select the timeout period for the watchdog timer. WD1 0 0 1 1 WD0 0 1 0 1 Timeout Period (ms) 5 10 100 200 ShtCctLim Programmable short-circuit limit on the VOUT_x pin in the event of a short-circuit condition. 0 = 16 mA (default). 1 = 8 mA. OUTEN_ALL Enables the output on all four DACs simultaneously. Do not use the OUTEN_ALL bit when using the OUTEN bit in the DAC control register. DCDC_ALL When set, powers up the dc-to-dc converter on all four channels simultaneously. To power down the dc-to-dc converters, all channel outputs must first be disabled. Do not use the DCDC_ALL bit when using the DC_DC bit in the DAC control register. Rev. B － 35/49 － D3 to D0 X1 AD5755-1 データシート DAC コントロール・レジスタ DAC コントロール・レジスタを使って各 DAC チャンネルを設定します。表 20 と表 21 に、DAC コントロール・レジスタのオプションを 示します。 表 20.DAC コントロール・レジスタの書込み D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0 1 0 X1 X1 X1 X1 INT_ENABLE CLR_EN OUTEN RSET DC_DC OVRNG R2 R1 R0 1 X = don’t care 表 21.DAC コントロール・レジスタの機能 Bit Description INT_ENABLE Powers up the dc-to-dc converter, DAC, and internal amplifiers for the selected channel. Does not enable the output. Can only be done on a per channel basis. It is recommended to set this bit and allow a >200 µs delay before enabling the output because this results in a reduced output enable glitch. See Figure 30 and Figure 48 for plots of this glitch. CLR_EN Per channel clear enable bit. Selects if this channel clears when the CLEAR pin is activated. CLR_EN = 1, channel clears when the part is cleared. CLR_EN = 0, channel does not clear when the part is cleared (default). OUTEN Enables/disables the selected output channel. OUTEN = 1, enables the channel. OUTEN = 0, disables the channel (default). RSET Selects an internal or external current sense resistor for the selected DAC channel. RSET = 0, selects the external resistor (default). RSET = 1, selects the internal resistor. DC_DC Powers the dc-to-dc converter on the selected channel. DC_DC = 1, power up the dc-to-dc converter. DC_DC = 0, power down the dc-to-dc converter (default). This allows per channel dc-to-dc converter power-up/power-down. To power down the dc-to-dc converter, the OUTEN and INT_ENABLE bits must also be set to 0. All dc-to-dc converters can also be powered up simultaneously using the DCDC_ALL bit in the main control register. OVRNG Enables 20% overrange on voltage output channel only. No current output overrange available. OVRNG = 1, enabled. OVRNG = 0, disabled (default). R2, R1, R0 Selects the output range to be enabled. Rev. B R2 R1 R0 Output Range Selected 0 0 0 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 V to 5 V voltage range (default). 0 V to 10 V voltage range. ±5 V voltage range. ±10 V voltage range. 4 mA to 20 mA current range. 0 mA to 20 mA current range. 0 mA to 24 mA current range. － 36/49 － AD5755-1 データシート ソフトウェア・レジスタ ソフトウェア・レジスタには 3 つの機能があります。すなわち、 デバイスに対するソフトウェア・リセットを実行することがで きます。ステータス・レジスタのビットD11 をトグルすること ができます。ウォッチドッグ機能をイネーブルしたときその一 部として使うこともできます。この機能は、MCUとAD5755-1 の 間の通信が失われていないこと、およびデータ・パス・ライン (SDIN、SCLK、SYNC)が正常に動作していることを保証すると きに役立ちます。 ウォッチドッグ機能をイネーブルした場合、タイムアウト周期 内にソフトウェア・レジスタに 0x195 を書込む必要があります。 このコマンドがタイムアウト周期内に受信されないと、ALERT ピンから故障状態が表示されます。この動作は、ウォッチドッ グ・タイマ機能をイネーブルした場合にのみ必要です。 DC/DC コントロール・レジスタ DC/DC コントロール・レジスタを使うと、DC/DC スイッチング 周波数、位相、最大許容 DC/DC 出力電圧を制御することができ ます。表 24 と表 25 に、DC/DC コントロール・レジスタのオプ ションを示します。 表 22.ソフトウェア・レジスタの設定 MSB LSB D15 D14 D13 D12 D11 to D0 1 0 0 User program Reset code/SPI code 表 23.ソフトウェア・レジスタの機能 Bit User Program Description This bit is mapped to Bit D11 of the status register. When this bit is set to 1, Bit D11 of the status register is set to 1. Likewise, when D12 is set to 0, Bit D11 of the status register is also set to zero. This feature can be used to ensure that the SPI pins are working correctly by writing a known bit value to this register and reading back the corresponding bit from the status register. Reset Code/SPI Code Option Reset code SPI code Description Writing 0x555 to D[11:0] performs a reset of the AD5755-1. If the watchdog timer feature is enabled, 0x195 must be written to the software register (D11 to D0) within the programmed timeout period. 表 24.DC/DC コントロール・レジスタの設定 MSB LSB D15 D14 D13 D12 to D7 D6 D5 to D4 D3 to D2 D1 to D0 0 1 1 X1 DC-DC Comp DC-DC phase DC-DC Freq DC-DC MaxV 1 X = don’t care 表 25.DC/DC コントロール・レジスタのオプション Bit Description DC-DC Comp Selects between an internal and external compensation resistor for the dc-to-dc converter. See the DC-to-DC Converter Compensation Capacitors and AICC Supply Requirements—Slewing sections in the Device Features section for more information. 0 = selects the internal 150 kΩ compensation resistor (default). 1 = bypasses the internal compensation resistor for the dc-to-dc converter. In this mode, an external dc-to-dc compensation resistor must be used; this is placed at the COMPDCDC_x pin in series with the 10 nF dc-to-dc compensation capacitor to ground. Typically, a ~50 kΩ resistor is recommended. DC-DC Phase User programmable dc-to-dc converter phase (between channels). 00 = all dc-to-dc converters clock on the same edge (default). 01 = Channel A and Channel B clock on the same edge, Channel C and Channel D clock on opposite edges. 10 = Channel A and Channel C clock on the same edge, Channel B and Channel D clock on opposite edges. 11 = Channel A, Channel B, Channel C, and Channel D clock 90° out of phase from each other. DC-DC Freq DC-to-dc switching frequency; these are divided down from the internal 13 MHz oscillator (see Figure 69 and Figure 70). 00 = 250 ± 10% kHz. 01 = 410 ± 10% kHz (default). 10 = 650 ± 10% kHz. DC-DC MaxV Maximum allowed VBOOST_x voltage supplied by the dc-to-dc converter. 00 = 23 V + 1 V/−1.5 V (default). 01 = 24.5 V ± 1 V. 10 = 27 V ± 1 V. 11 = 29.5 V ± 1V. Rev. B － 37/49 － AD5755-1 データシート スルーレート制御・レジスタ このレジスタを使って、選択した DAC チャンネルのスルーレー ト制御を設定します。この機能は、電流出力と電圧出力で使用 することができます。スルーレート制御はイネーブル/ディスエ ーブルされ、チャンネルごとに設定されます。詳細については、 表 26 のセクションとスルーレートのデジタル制御のセクション を参照してください。 リードバック動作 シリアル入力レジスタへの書込みで、R/Wビット= 1 を設定する と、リードバック・モードが開始されます。リードバック動作 に 関係する ビット について は表 27 を参照 してく ださい 。 DUT_AD1 ビットとDUT_AD0 ビットをビットRD[4: 0]と組み合 わせて使って、読出すレジスタを選択します。書込みシーケン ス内の残りのデータビットは無視されます。次のSPI転送時(図 4 参照)にSDOに出力されるデータに、前にアドレス指定したレジ スタのデータが含まれています。この 2 番目のSPI転送は、3 番 目のデータ転送でさらに別のレジスタを読出す要求であるか、 または 0x1CE000 (NOPコマンド)である必要があります。DUTア ドレス 00 に対するNOPコマンドは 0x1CE000 で、他のDUTアド レスに対しては、対応してビットD22 とビットD21 がセットさ れます。 リードバックの例 AD5755-1 のチャンネル A のデバイス 1 のゲイン・レジスタを リードバックするときは、次のシーケンスに従います。 1. 2. 0xA80000 を AD5755-1 入力レジスタへ書込みます。これに より、AD5755-1 デバイス・アドレス 1 が読出しモードに設 定され、チャンネル A のゲイン・レジスタが選択されます。 全データビット D15～D0 が無視されます。 別の読出しコマンドまたは NOP コマンド(0x3CE000)が後ろ に続きます。このコマンドで、チャンネル A ゲイン・レジ スタのデータが SDO ラインに出力されます。 表 26.スルーレート制御・レジスタの設定 D15 0 1 D14 0 D13 0 D12 SREN D11 to D7 X1 D6 to D3 SR_CLOCK D2 to D0 SR_STEP X = don’t care 表 27.読出し動作での入力シフトレジスタ値 D23 D22 D21 D20 D19 D18 D17 D16 D15 to D0 R/W DUT_AD1 DUT_AD0 RD4 RD3 RD2 RD1 RD0 X1 RD1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 RD0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Function Read DAC A data register Read DAC B data register Read DAC C data register Read DAC D data register Read DAC A control register Read DAC B control register Read DAC C control register Read DAC D control register Read DAC A gain register Read DAC B gain register Read DAC C gain register Read DAC D gain register Read DACA offset register Read DAC B offset register Read DAC C offset register Read DAC D offset register Clear DAC A code register Clear DAC B code register Clear DAC C code register Clear DAC D code register DAC A slew rate control register DAC B slew rate control register DAC C slew rate control register DAC D slew rate control register Read status register Read main control register Read dc-to-dc control register 1 X = don’t care 表 28.読出しアドレスのデコーディング RD4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 Rev. B RD3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 RD2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 － 38/49 － AD5755-1 データシート ステータス・レジスタ ステータス・レジスタは読出し専用レジスタです。このレジス タには、故障情報、ランプ・アクティブ・ビット、ユーザ・ト グル・ビットが格納されています。メイン・コントロール・レ ジスタの STATREAD ビットがセットされると、ステータス・ レジスタ値を各書込みシーケンスで SDO ピンからリードバック することができます。あるいは、STATREAD ビットをセットし ない場合、ステータス・レジスタを通常のリードバック動作を 使って読出すことができます。 表 29.ステータス・レジスタのデコーディング MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 DCDCD DCDCC DCDCB DCDCA User toggle PEC error Ramp active Over TEMP VOUT_D fault VOUT_C fault VOUT_B fault VOUT_A fault IOUT_D fault IOUT_C fault IOUT_B fault IOUT_A fault 表 30.ステータス・レジスタのオプション Bit Description DC-DCD In current output mode, this bit is set on Channel D if the dc-to-dc converter cannot maintain compliance (it may be reaching its VMAX voltage). In this case, the IOUT_D fault bit is also set. See the DC-to-DC Converter VMAX Functionality section for more information on this bit’s operation under this condition. In voltage output mode, this bit is set if, on Channel D, the dc-to-dc converter is unable to regulate to 15 V as expected. When this bit is set, it does not result in the FAULT pin going high. DC-DCC In current output mode, this bit is set on Channel C if the dc-to-dc converter cannot maintain compliance (it may be reaching its VMAX voltage). In this case, the IOUT_C fault bit is also set. See the DC-to-DC Converter VMAX Functionality section for more information on this bit’s operation under this condition. In voltage output mode, this bit is set if, on Channel C, the dc-to-dc converter is unable to regulate to 15 V as expected. When this bit is set, it does not result in the FAULT pin going high. DC-DCB In current output mode, this bit is set on Channel B if the dc-to-dc converter cannot maintain compliance (it may be reaching its VMAX voltage). In this case, the IOUT_B fault bit is also set. See the DC-to-DC Converter VMAX Functionality section for more information on this bit’s operation under this condition. In voltage output mode, this bit is set if, on Channel B, the dc-to-dc converter is unable to regulate to 15 V as expected. When this bit is set, it does not result in the FAULT pin going high. DC-DCA In current output mode, this bit is set on Channel A if the dc-to-dc converter cannot maintain compliance (it may be reaching its VMAX voltage). In this case, the IOUT_A fault bit is also set. See the DC-to-DC Converter VMAX Functionality section for more information on this bit’s operation under this condition. In voltage output mode, this bit is set if, on Channel A, the dc-to-dc converter is unable to regulate to 15 V as expected. When this bit is set, it does not result in the FAULT pin going high. User Toggle User toggle bit. This bit is set or cleared via the software register. This can be used to verify data communications if needed. PEC Error Denotes a PEC error on the last data-word received over the SPI interface. Ramp Active This bit is set while any one of the output channels is slewing (slew rate control is enabled on at least one channel). Over TEMP This bit is set if the AD5755-1 core temperature exceeds approximately 150°C. VOUT_D Fault This bit is set if a fault is detected on the VOUT_D pin. VOUT_C Fault This bit is set if a fault is detected on the VOUT_C pin. VOUT_B Fault This bit is set if a fault is detected on the VOUT_B pin. VOUT_A Fault This bit is set if a fault is detected on the VOUT_A pin. IOUT_D Fault This bit is set if a fault is detected on the IOUT_D pin. IOUT_C Fault This bit is set if a fault is detected on the IOUT_C pin. IOUT_B Fault This bit is set if a fault is detected on the IOUT_B pin. IOUT_A Fault This bit is set if a fault is detected on the IOUT_A pin. Rev. B － 39/49 － AD5755-1 データシート デバイス機能 故障出力 • • • • 断線または不十分な電源電圧.のためにIOUT_xの電圧がコン プライアンス範囲を超えようとしている。故障出力を発生 する内部回路では、ウインドウ制限機能を持つコンパレー タの使用を回避しています。これを使用すると、実際にエ ラーが出力されてしまった後にFAULT出力がアクティブに なるためです。その代わり、出力ステージの内蔵アンプが 駆動能力の約 1V下になったとき、信号を発生します。この ため、FAULT出力はコンプライアンス規定値に到達する少 し前にアクティブになります。 電圧出力ピンで短絡が検出されたとき。短絡電流は、ユー ザ が 指定 す る 16 mA ま た は 8 mA に 制 限 さ れま す 。 AD5755-1 を単電源モードで使用する場合、出力電圧が 50 mV を下回ると短絡故障信号が発生します。 PEC エラーのためにインターフェース・エラーが検出され たとき。パケット・エラーのチェックのセクションを参照 してください。 AD5755-1 のコア温度が約 150 °C を超えたとき。 ステータス・レジスタのVOUT_x故障ビット、IOUT_x故障ビット、 PECエラー・ビット、overTEMPビットとFAULT出力との組み合 わせを使って、FAULT出力のアサート原因となった故障状態が 通知されます。 通常動作では、電圧出力でのシンク/ソースは最大 12 mAで規定 動作を維持します。最大出力電流または短絡電流はユーザ設定 可能で、16 mAまたは 8 mAに設定することができます。短絡が 検出されると、FAULTがロー・レベルになり、ステータス・レ ジスタの該当するVOUT_x故障ビットがセットされます。 DAC M REGISTER C REGISTER 図 77.オフセットとゲインのデジタル制御 各チャンネルの乗算器と加算器のシンボルを図 77 に示してあり ますが、デバイス内には乗算器と加算器は各 1 個だけ存在し、 全 4 チャンネル間で共用されます。これは、複数のチャンネル を 1 回で更新する際に更新速度に関係します( 表 3 参照)。 データを M レジスタまたは C レジスタへ書込むごとに、出力は 自動的に更新されません。その代わり、DAC チャンネルに対す る次の書込みでこれらの M 値と C 値を使って、新しいキャリブ レーションが行われ、チャンネルが自動的に更新されます。 キャリブレーションからの出力データは、DAC 入力レジスタに 入力されます。この出力データは、動作原理のセクションに示 すように DAC にロードされます。ゲイン・レジスタとオフセッ ト・レジスタの分解能は 16 ビットです。ゲイン/オフセットの 正しいキャリブレーション方法は、ゲインをキャリブレーショ ンした後にオフセットをキャリブレーションすることです。 DAC 入力レジスタに書込まれる値(10 進値)は次式で計算するこ とができます。 CodeDACRegister = D × 電圧出力の短絡保護 DAC INPUT REGISTER DAC DATA REGISTER 09226-075 AD5755-1 にはFAULTピンがあります。このオープン・ドレイ ン出力ピンを使うと、複数のAD5755-1 デバイスを 1 本のプルア ップ抵抗で接続してグローバル故障検出行うことができます。 次に示す故障でFAULTピンはアクティブになります。 (M + 1) 216 + C − 215 (1) ここで、 D は DAC チャンネルの入力レジスタにロードされるコード。 M はゲイン・レジスタ内のコード(デフォルト・コード= 216 − 1)。 C はオフセット・レジスタ内のコード(デフォルト・コード= 215)。 書込み時のステータス・リードバック オフセットとゲインのデジタル調整 各 DAC チャンネルにはゲイン(M)レジスタとオフセット(C)レジ スタがあるため、これらを使ってシグナル・チェーン全体のゲ イン誤差とオフセット誤差を調整することができます。DAC デ ータ・レジスタからのデータは、M レジスタと C レジスタの値 で制御されるデジタル乗算器と加算器で演算されます。キャリ ブレーションされた DAC データは DAC 入力レジスタに保存さ れます。 AD5755-1 には、各書込みシーケンス中にステータス・レジスタ 値を読出す機能があります。この機能は、メイン・コントロー ル・レジスタの STATREAD ビットを使ってイネーブルします。 この機能を使うと、ステータス・レジスタを連続的にモニタし て、故障発生時に迅速に対応することができます。 書込みをイネーブルしたときのステータス・リードバックでは、 16 ビットのステータス・レジスタ値(表 30 参照)が、図 5 に示す ように SDO ピンに出力されます。 AD5755-1 のパワーアップ時は、この機能はディスエーブルされ ています。この機能をイネーブルすると、ステータス・レジス タ以外の通常のリードバック機能は使用できなくなります。他 のレジスタをリードバックするときは、STATREAD ビットをク リアした後にリードバック・シーケンスを実行してください。 このレジスタの読出し後に STATREAD をハイ・レベルに戻す ことができます。 Rev. B － 40/49 － AD5755-1 データシート 非同期クリア CLEAR はアクティブ・ハイのエッジ検出入力です。この入力を 使うと、出力を予め設定した 16 ビット・コードにクリアするこ とができます。このコードは、チャンネルごとの 16 ビット・ク リア・コード・レジスタを使ってユーザが設定します。 クリアするチャンネルは、そのチャンネルの DAC コントロー ル・レジスタの CLR_EN ビットを使ってイネーブルして、クリ アできるようにしておく必要があります。チャンネルがクリア できるようにイネーブルされていない場合には、出力は CLEAR ピンのレベルに無関係に現在の状態を維持します。 CLEAR 信号がロー・レベルに戻ると、対応する出力は新しい値 が設定されるまでクリア状態を維持します。 パケット・エラーのチェック ノイズの多い環境でデータが正しく受信されたことを確認する ため、AD5755-1 は 8 ビット(CRC-8)サイクリック冗長性チェッ クを採用したパケット・エラー・チェック機能のオプションを 提供します。AD5755-1 を制御するデバイスは、次の多項式を使 って 8 ビット・フレーム・チェック・シーケンスを発生する必 要があります。 C(x) = x8 + x2 + x1 + 1 この値がデータ・ワードの終わりに追加されて 32 ビットが AD5755-1 へ送信され、その後にSYNCがハイ・レベルにされま す。 AD5755-1 が 32 ビットのデータ・フレームを受け取る と、SYNCがハイ・レベルになったときにエラー・チェックを 実行します。チェックにパスすると、データが選択されたレジ スタへ書込まれます。チェックに失敗すると、FAULTピンがロ ー・レベルになり、ステータス・レジスタのPECエラー・ビッ トがセットされます。ステータス・レジスタを読出す と、FAULTはハイ・レベルに戻り(他の故障がない場合)、PEC エラー・ビットは自動的にクリアされます。 UPDATE ON SYNC HIGH SYNC SDIN LSB D0 24-BIT DATA TRANSFER—NO ERROR CHECKING SCLK FAULT D7 D0 8-BIT CRC 24-BIT DATA FAULT PIN GOES HIGH IF ERROR CHECK FAILS 32-BIT DATA TRANSFER WITH ERROR CHECKING 09226-180 SDIN LSB D8 図 78.PEC のタイミング PEC はデータ・パケットの送信と受信に使うことができます。 書込み中のステータス・リードバックがイネーブルされている 場合、書込み動作中のステータス・リードバックで返される PEC 値は無視する必要があります。書込み中のステータス・リ Rev. B ウォッチドッグ・タイマがイネーブルされ、メイン・コントロ ール・レジスタでタイムアウト周期(5 ms、10 ms、100 ms、また は 200 ms)が設定されます(表 18 と表 19 参照)。 出力アラート AD5755-1 には ALERT ピンがあります。このピンはアクティ ブ・ハイの CMOS 出力です。また、AD5755-1 はウォッチドッ グ・タイマも内蔵しています。これをイネーブルすると、SPI 通信をモニタすることができます。タイムアウト周期内にソフ トウェア・レジスタに 0x195 が受信されないと、ALERT ピンが アクティブになります。 内蔵リファレンス電圧 AD5755-1 は+5 V のリファレンス電圧を内蔵しています。初期 精度は最大±5 mV で温度ドリフト係数は最大±10 ppm/°C です。 このリファレンス電圧は外部でバッファすると、システム内で 使用することができます。 表 1 に、内蔵 RSET 抵抗と外付け 15 kΩ RSET 抵抗を使用する AD5755-1 の性能仕様を示します。外付け RSET 抵抗を使用すると、 内蔵 RSET 抵抗使用の場合より性能を向上させることができます。 外付け RSET 抵抗仕様では理想抵抗を仮定しています。実際の性 能は使用する抵抗の絶対値と温度係数に依存します。これは、 出力ゲイン誤差に直接影響するため、総合未調整誤差も影響を 受けます。特定の外部 RSET 抵抗を使った出力のゲイン/TUE 誤 差を求めるときは、RSET 抵抗のパーセント絶対誤差を、外部 RSET 抵抗を使用した AD5755-1 の、表 1 ( % FSR で表示)に示す ゲイン/TUE 誤差に加算します。 UPDATE AFTER SYNC HIGH ONLY IF ERROR CHECK PASSED MSB D31 内蔵ウォッチドッグ・タイマをイネーブルすると、設定された タイムアウト周期内にソフトウェア・レジスタに 0x195 が書込 まれない場合にアラート信号が発生されます。この機能は、 MCUとAD5755-1 の間の通信が失われていないこと、およびデー タ・パス・ライン(SDIN、SCLK、SYNC)が正常に動作している ことを保証するときに役立ちます。0x195 がタイムアウト周期 内に受信されないと、ALERTピンから故障状態が表示されます。 ALERT信号はアクティブ・ハイであるためCLEARピンに直接接 続して、MCUからの通信が失われたときCLEARピンからクリア できるようにすることができます。 図 73 に示す RSET は、電圧/電流変換回路の一部を構成する内蔵 検出抵抗です。温度に対する出力電流の安定性は、RSET 値の安 定性に依存します。温度に対する出力電流の安定性を向上させ る 1 つの方法は、内蔵抵抗 R1 の代わりに 15 kΩ の外付け低ドリ フト抵抗を AD5755-1 の RSET_x ピンに接続することです。外付け 抵抗は、DAC コントロール・レジスタを使って選択することが できます(表 20 参照)。 24-BIT DATA SYNC ウォッチドッグ・タイマ 電流設定外付け抵抗 SCLK MSB D23 ードバックがディスエーブルされている場合、通常のリードバ ック動作を使用してステータス・レジスタ動作を PEC によりモ ニタすることができます。 － 41/49 － AD5755-1 データシート HART 表 32.スルーレート更新クロック・オプション AD5755-1 には各出力チャンネルにごとに 1 本、合計 4 本の CHART ピンがあります。HART 信号はこれらのピンに接続する ことができます。HART 信号は、出力がイネーブルされていると き、対応する電流出力に現れます。表 31 に、CHART ピンでの HART 信号に対する推奨入力電圧を示します。これらの電圧を 使用する場合、電流出力は HART 振幅仕様を満たす必要があり ます。図 79 に、HART 信号の減衰と入力に使う推奨回路を示し ます。 SR_CLOCK 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 表 31.HART 出力電流に対する CHART 入力電圧 RSET Internal RSET External RSET CHART Input Voltage 150 mV p-p 170 mV p-p Current Output (HART) 1 mA p-p 1 mA p-p C1 C2 09226-076 CHARTx HART MODEM OUTPUT 図 79.HART 信号の入力 1 1.2 kHz と 2.2 kHz の HART 周波数が出力で大幅に減衰させられ ないようにするためには、最小容量 C1 + C2 が必要とされます。 推奨値は、C1 = 22 nF、C2 = 47 nF です。 HART 変化条件のアナログ・レートを満たすためには、出力ス ルーレートのデジタル的な制御が必要です。 スルーレートのデジタル制御 AD5755-1 のスルーレート制御機能により、出力値が変化するレ ートを制御することができます。この機能は、電流出力と電圧 出力で使用することができます。スルーレート制御機能をディ スエーブルすると、出力値は出力駆動回路と接続された負荷で 制限されるレートで変化します。スルーレートを小さくすると きは、スルーレート制御機能をイネーブルします。スルーレー ト制御・レジスタ(表 26 参照)の SREN ビットを使ってこの機能 をイネーブルすると、出力は 2 つの値の間で直接変化する代わ りに、スルーレート制御・レジスタの 2 つのパラメータで指定 されるレートでデジタル的にステップ変化します(表 26 参照)。 このパラメータは SR_CLOCK と SR_STEP です。SR_CLOCK は デジタル・スルーが更新されるレートを指定します。例えば、 選択された更新レートが 8 kHz の場合、出力は 125 µs ごとに更新 されます。SR_STEP はこれと組み合わせて使い、各更新ごとの 出力値の変化の大きさを指定します。両パラメータにより出力 値の変化レートが指定されます。表 32 と表 33 に、SR_CLOCK パラメータと SR_STEP パラメータの値の範囲を示します。 Rev. B － 42/49 － Update Clock Frequency (Hz)1 64 k 32 k 16 k 8k 4k 2k 1k 500 250 125 64 32 16 8 4 0.5 これらのクロック周波数は内蔵発振器からの 13 MHz を分周したものです。 表 1、図 69、図 70 を参照してください。 表 33.スルーレート・ステップ・サイズ・オプション SR_STEP 000 001 010 011 100 101 110 111 Step Size (LSBs) 1 2 4 16 32 64 128 256 次式は、スルーレートをステップ・サイズ、更新クロック周波 数、LSB サイズの関数として表します。 Sl ewTime = Output Change St epSi ze × Update Clock Frequency × LSB Si ze ここで、 Slew Time の単位は sec です。 Output Change の単位は IOUT_x に対してアンペア、VOUT_x に対して ボルト。 スルーレート制御機能をイネーブルすると、すべての出力変化 が設定されたスルーレートで変化します(詳細については、 DC/DC コンバータのセトリング・タイムのセクション参照)。例 えば、CLEAR ピンがアサートされた場合、出力は設定されたス ルーレートでクリア値まで変化します(クリア・チャンネルをク リアできるようにイネーブルしている場合)。複数のチャンネル がスルー用にイネーブルされている場合は、CLEAR ピンをアサ ートするときに注意が必要です。CLEAR がアサートされたとき チャンネルの 1 つが変化している場合、他のチャンネルはスル ーレート制御を受けずにクリア値に向かって直接変化します。 与えられた値に対する更新クロック周波数は、すべての出力範 囲に対して同じです。ただし、ステップ・サイズは与えられた ステップ・サイズ値に対応する出力範囲に応じて変わります。 これは LSB サイズが各出力範囲で異なるためです。 AD5755-1 データシート 消費電力制御 AD5755-1 は DC/DC ブースト・コンバータ回路を使用したダイ ナミック消費電力制御機能を内蔵しているため、デバイスを電 流出力モードで使用する際に、標準的デザインより消費電力を 削減することができます。 標準的な電流入力モジュール・デザインでは、負荷抵抗値は 50 Ω～750 Ω の範囲とすることができます。出力モジュール・シス テムは負荷抵抗値の全範囲でコンプライアンス電圧条件を満た すため十分な電圧を供給する必要があります。例えば、4 mA～ 20 mA ループで 20 mA を駆動する場合、コンプライアンス電圧 は 15 V より大きい必要があります。50 Ω 負荷で 20 mA 駆動の 場合、要求されるコンプライアンスは 1 V です。 AD5755-1 回路は、出力電圧を検出して、コンプライアンス条件 と小さいヘッドルーム電圧を満たすように、この電圧をレギュ レーションします。 AD5755-1 は 1 kΩ の負荷を介して最大 24 mA を駆動することができます。 DC/DC コンバータ AD5755-1 は 4 個の独立な DC/DC コンバータを内蔵しています。 これらを使って、各チャンネルに対する VBOOST 電源電圧のダイ ナミック制御を行います(図 73 参照)。図 80 に、DC/DC 回路に 必要とされるディスクリート部品を示します。次のセクション では、部品の選択とこの回路の動作について説明します。 SWx CDCDC 4.7µF RFILTER 10Ω 図 80.DC/DC 回路 表 34.推奨 DC/DC 部品 Symbol LDCDC CDCDC DDCDC Component XAL4040-103 GRM32ER71H475KA88L PMEG3010BEA Value 10 µH 4.7 µF 0.38 VF Manufacturer Coilcraft® Murata NXP CDCDC の後ろに 10 Ω、100 nF のローパス RC フィルタを接続す ることが推奨されます。この回路は小さい電力を消費しますが、 VBOOST_x 電源のリップルを削減します。 DC/DC コンバータの動作 内蔵 DC/DC コンバータでは、AD5755-1 出力チャンネルを駆動 する 4.5 V～5.5 V の AVCC 入力を昇圧する固定周波数のピーク電 流モード制御方式を採用しています。これらの回路は、デュー ティ・サイクル(typ)が 90%より小さい不連続導通モード(DCM) で動作するようにデザインされています。不連続導通モードと は、スイッチング・サイクルのかなりの時間インダクタ電流が ゼロになる動作モードを意味します。DC/DC コンバータは非同 期であるため、外付けショットキー・ダイオードが必要です。 DC/DC コンバータの出力電圧 チャンネル電流出力をイネーブルすると、コンバータが VBOOST_x 電源を 7.4 V (±5%)または(IOUT × RLOAD +ヘッドルーム)のいずれか 大きい方にレギュレーションします(ヘッドルーム対出力電流の プロットについては図 53 を参照)。出力をディスエーブルした 電圧出力モードでは、コンバータは VBOOST_x 電源を+15 V (±5%) にレギュレーションします。出力をディスエーブルした電流出 力モードでは、コンバータは VBOOST_x 電源を 7.4 V (±5%)にレギ ュレーションします。 Rev. B 29.6 29.5 VMAX DC_DC BIT 0mA TO 24mA RANGE, 24mA OUTPUT OUTPUT UNLOADED DC-DCx BIT = 1 DC-DCMaxV = 11 (29.5V) 29.4 VBOOST_X CFILTER 0.1µF DC/DC コンバータ VMAX の機能 最大 VBOOST_x 電圧は DC/DC コントロール・レジスタに設定され ます(23 V、24.5 V、27 V、または 29.5 V、表 25 参照)。この最 大電圧に到達すると、DC/DC コンバータがディスエーブルされ るため、VBOOST_x 電圧は約 0.4 V だけ減少することができます。 VBOOST_x 電圧が約 0.4 V 減少すると、DC/DC コンバータが再イネ ーブルされるため、電圧は VMAX に戻ることができます(まだ必 要とされる場合)。この動作を図 81 に示します。 － 43/49 － 29.3 29.2 29.1 29.0 fSW = 410kHz 28.9 TA = 25°C 28.8 28.7 28.6 09226-183 DDCDC 10µH DC/DC コンバータのセトリング・タイム 電流出力モードでは、約 1 V (IOUT × RLOAD)より大きいステップに 対するセトリング・タイムは DC/DC コンバータのセトリング・ タイムにより支配されます。これに対する例外は、IOUT_x ピンに 必要な電圧とコンプライアンス電圧の和が 7.4 V (±5%)を下回る とき発生します。出力セトリング・タイムの代表的なプロット を図 49 に示します。このプロットは 1 kΩ 負荷に対するものです。 小さい負荷のセトリング・タイムほど高速になります。24 mA よ り小さい電流ステップに対するセトリング・タイムも高速になり ます。 VBOOST_x VOLTAGE (mV) CIN ≥10µF LDCDC 09226-077 AVCC 1 つのチャンネル内で、VOUT_x ステージと IOUT_x ステージは共通 の VBOOST_x 電源を共用して、IOUT_x ステージと VOUT_x ステージの 各出力を互いに接続できるようにしています。 DC-DCx BIT = 0 0 0.5 1.0 1.5 2.0 2.5 TIME (ms) 3.0 3.5 4.0 図 81.VMAX に到達したときの動作 図 81 に示すように、AD5755-1 が VMAX 値まで上昇したとき、ス テータス・レジスタの DC-DCx ビットがアサートされます。電圧 が VMAX より約 0.4 V 低くなるとこのビットのアサートは解除さ れます。 DC/DC コンバータの内蔵スイッチ AD5755-1 は 0.425 Ω のスイッチを内蔵しています。このスイッ チの電流は、パルスごとにモニタされて、0.8 A のピーク電流に 制限されます。 DC/DC コンバータのスイッチング周波数と位相 AD5755-1 DC/DC コンバータのスイッチング周波数は、DC/DC コントロール・レジスタから設定することができます。DC/DC コンバータが異なるクロック・エッジで動作できるように、チ ャンネルの位相を調整できるようになっています(表 25 参照)。 一般的なアプリケーションに対しては、410 kHz 周波数の使用が 推奨されます。負荷が軽いとき(低出力電流で低負荷抵抗)、 DC/DC コンバータはパルス・スキップ・モードになって、スイ ッチング消費電力を小さくします。 AD5755-1 データシート DC/DC コンバータの入力コンデンサと出力コンデンサの選 択 出力コンデンサは DC/DC コンバータのリップル電圧に影響を与え るため、チャンネル出力電流が増加する最大スルーレートが間接 的に制限されます。リップル電圧はコンデンサの容量と等価直列 抵抗(ESR)の組み合わせによって発生します。AD5755-1 の場合、 一般的なアプリケーションでは 4.7 µF のセラミック・コンデンサ の使用が推奨されます。大きなコンデンサまたは並列接続のコン デンサにより、スルーレートは犠牲になりますがリップル性能を 向上させることができます。また、大きなコンデンサは変化時の AVCC 電源電流要求に影響を与えます(AICC 電源要求—変化時のセ クション参照)。DC/DC コンバータ出力のこの容量は、すべての動 作条件で 3 µF より大きい必要があります。 入力コンデンサは DC/DC コンバータに必要とされるダイナミッ ク電流の大部分を供給するため、低 ESR の部品である必要があ ります。AD5755-1 の場合、一般的なアプリケーションでは低 ESR の 10 µF タンタルまたはセラミック・コンデンサの使用が 推奨されます。セラミック・コンデンサは、DC バイアス電圧と 温度に敏感なため注意深く選択する必要があります。X5R また は X7R 誘電セラミックは、広い動作電圧と温度範囲で安定して いるため、これらのコンデンサの使用が望まれます。タンタ ル・コンデンサを選択する場合は、低 ESR 値になるよう注意す る必要があります。 Rev. B － 44/49 － VBOOST = IOUT × RLOAD + Headroom (2) ヘッドルーム対出力電圧のプロットについては、図 53 を参照し てください。これは、固定の負荷と出力電圧の場合、DC/DC コ ンバータの出力電流は次式で計算できることを意味します。 AI CC = Power Out I × VBOOST = OUT Efficiency× AVCC ηV BOOST × AVCC (3) ここで、 IOUT はアンプ内での IOUT_x からの出力電流。 ηVBOOST は VBOOST_x での効率(図 55 と図 56 参照)。 AICC 電源要求—変化時 変化時の AICC 電流要求は、DC/DC コンバータの出力容量を充電 するために出力電力が増加するので、スタティック動作より大 きくなります。図 82 のセクションで説明した方法により AVCC 電源の要求が小さくなりますが、この過渡電流は非常に大きく なることがあります(AICC 電流要求の軽減参照)。AICC 電流の供 給が十分でないと、AVCC 電圧が低下します。この AVCC 低下の ために、変化に必要な AICC 電流がさらに増えます。これは、 AVCC の電圧がさらに低下するため(式 3 参照)、VBOOST_x 電圧し たがって出力電圧が目標値に到達できないことを意味します。 この AVCC 電圧はすべてのチャンネルに共通であるため、他の チャンネルにも影響を与えます。 0.8 30 0.7 25 0.6 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 0.5 0.4 20 15 0.3 10 0.2 AICC IOUT VBOOST 0.1 0 0 0.5 5 1.0 1.5 TIME (ms) 2.0 2.5 0 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) DC/DC コンバータの補償コンデンサ DC/DC コンバータは DCM で動作するため、無補償伝達関数は 1 極の伝達関数になります。伝達関数の極周波数は、DC/DC コン バータの出力容量、入力電圧、出力電圧、出力負荷により決定 されます。AD5755-1 では、レギュレータ・ループの補償に外付 けコンデンサと内蔵 150 kΩ 抵抗の組み合わせを使っています。 あるいは、DC/DC コントロール・レジスタの DC-DC Comp ビッ トをセットして、外付け補償抵抗と補償コンデンサの直列接続 を使うこともできます。この場合、約 50 kΩ 抵抗の使用が推奨 されます。この利点についての説明は、AICC 電源要求—変化時 のセクションに記載してあります。一般的なアプリケーション では、10 nF DC/DC 補償コンデンサの使用が推奨されます。 DC/DC コンバータは、次の VBOOST_x 電圧を供給するようにデザイ ンされています。 09226-184 DC/DC コンバータの外付けショットキーの選択 AD5755-1 には外付けショットキー・ダイオードが必要です。シ ョットキー・ダイオードが動作中に予想される最大逆方向ブレ ークダウンを処理できる定格であること、および整流子の最大 ジャンクション温度を超えないことを確認してください。ダイ オード平均電流は ILOAD 電流にほぼ等しくなります。順方向電圧 降下が大きいダイオードでは、効率が低下します。 AICC 電源要求—スタティック AICC CURRENT (A) DC/DC コンバータのインダクタの選択 4 mA～20 mA の一般的なアプリケーションの場合、10 µH のイ ンダクタ(例えば Coilcraft 社の XAL4040-103)をスイッチング周 波数 410 kHz で使用すると、4.5 V～5.5 V の AVCC 電源で最大 1 kΩ の負荷抵抗に最大 24 mA を供給することができます。特に 最大周囲温度でサチレーションなしにインダクタがピーク電流を 処理できることが重要です。インダクタがサチレーション・モー ドになると、効率が低下します。また、サチレーション時には インダクタンス値も小さくなるため、DC/DC コンバータ回路は 必要な出力電力を供給できなくなります。 図 82. 1 kΩ 負荷を流れる 24 mA ステップ変化に対する AICC 電 流の時間変化、内蔵補償抵抗使用 AD5755-1 データシート 0.5 20 0.4 16 0.3 12 0.2 8 AICC IOUT VBOOST 0.1 0 0 0.5 1.0 1.5 TIME (ms) 4 2.0 2.5 0 24 0.5 20 0.4 16 0.3 12 0.2 8 0.1 4 0 0 0.5 1.0 1.5 TIME (ms) 2.0 2.5 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 0.6 28 0 図 84. 500Ω 負荷を流れる 24 mA ステップ変化に対する AICC 電 流の時間変化、51 kΩ 外付け補償抵抗使用 スルーレート制御を使用すると、図 85 に示すように AVCC 電源 電流要求を大幅に軽減することができます。スルーレート制御 を使用する場合、出力は DC/DC コンバータより高速に変化でき ないことに注意する必要があります。DC/DC コンバータの変化 は、大きな負荷(例えば 1 kΩ)を介する大きな電流ほど低速にな ります。また、このスルーレートは DC/DC コンバータの構成に も依存します。DC/DC コンバータの出力スルーの 2 つの例を図 83 と図 84 に示します(VBOOST は DC/DC コンバータの出力電圧に 対応します)。 0.8 0.7 図 83. 1 kΩ 負荷を流れる 24 mA ステップ変化に対する AICC 電 流の時間変化、51 kΩ 外付け補償抵抗使用 0.6 AICC CURRENT (A) 32 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 28 24 AICC IOUT VBOOST 0.5 20 0.4 16 0.3 12 0.2 8 0.1 4 0 0 1 2 3 TIME (ms) 4 5 6 0 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 24 0mA TO 24mA RANGE 500Ω LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 09226-187 AICC CURRENT (A) 0.6 28 IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V) 0mA TO 24mA RANGE 1kΩ LOAD fSW = 410kHz INDUCTOR = 10µH (XAL4040-103) TA = 25°C 0.7 0.7 32 09226-185 0.8 32 AICC IOUT VBOOST 09226-186 補償抵抗を 10 nF 補償コンデンサと直列に COMPDCDC_x ピンに接 続することができます。51 kΩ の外付け補償抵抗の使用が推奨 されます。この補償により電流出力のスルー・タイムが大きく なりますが、AICC 過渡電流要求が軽減されます。図 83 に、 51 kΩ の補償抵抗を使用した場合の、1 kΩ 負荷を介した 24 mA ステップに対する AICC 電流のプロットを示します。この方法に より、小さい負荷を介する電流要求がさらに軽減されます(図 84 参照)。 0.8 AICC CURRENT (A) AICC 電流要求の軽減 AICC 電流要求の軽減に使用できる主な方法は 2 つあります。1 つ目は外付け補償抵抗を接続する方法で、2 つ目はスルーレー ト制御を使用する方法です。これらの両方法は組み合わせて使 用することができます。 図 85. 1 kΩ 負荷を流れる 24 mA ステップ変化に対する AICC 電 流の時間変化、スルーレート制御使用 Rev. B － 45/49 － AD5755-1 データシート アプリケーション情報 同じ端子での電圧出力範囲と電流出力範囲 AD5755-1 の 1 つのチャンネルを使う場合、電流出力ピンと電圧 出力ピンを別々の端子に接続するか、または共通の 1 本の端子 に接続することができます。電圧出力と電流出力が同時にイネ ーブルされることがないため、2 本の出力ピンを一緒に接続し ても競合は生じません。電流出力をイネーブルすると、電圧出 力がスリーステート・モードになり、電圧出力をイネーブルす ると、電流出力がスリーステート・モードになります。この動 作のためには、POC ピンをロー・レベルに接続し、メイン・コ ントロール・レジスタの POC ビットに 0 を設定する必要があり ます。あるいは、POC ピンをハイ・レベルにする場合は、メイ ン・コントロール・レジスタの POC ビットに 1 を設定した後に 電流出力をイネーブルする必要があります。 絶対最大定格のセクションに示すように、出力許容誤差は電圧 出力ピンと電流出力ピンで同じです。電流出力モードでこれら のピンへの電流リークを無視できるようにするため、+VSENSE_x 接 続にはバッファが付きます。 内蔵 RSET を使う電流出力モード 電流出力モードで内蔵 RSET 抵抗を使う場合、イネーブルされて いる内蔵 RSET を使う他のチャンネルの数とこれらのチャンネル からの DC クロストークから、出力が大きな影響を受けます。 表 1 に示す内部 RSET 仕様は、内蔵 RSET を使用し、同じコードを 出力するすべてのチャンネルをイネーブルする場合です。 イネーブルされた内蔵 RSET を使用する各チャンネルに対して、 オフセット誤差が小さくなります。例えば、内蔵 RSET 使用のイ ネーブルされた 1 つの電流出力では、オフセット誤差は 0.075% FSR です。この値はイネーブルされる電流チャンネル数に比例 して小さくなります。2 チャンネルの各々ではオフセット誤差 が 0.056% FSR になり、3 チャンネルの各々では 0.029%に、4 チ ャンネルの各々では 0.01%に、それぞれなります。 同様に、内蔵 RSET を使用する場合の DC クロストークは、内蔵 RSET を使用するイネーブルされた電流出力チャンネル数に比例 します。例えば、測定チャンネルが 0x8000 にあり、1 つのチャ ンネルがゼロからフルスケールへ変化する場合、DC クロスト ークは−0.011% FSR になります。2 つのチャンネルがゼロから フルスケールに変化する場合には DC クロストークは−0.019% FSR になり、他の 3 チャンネルすべてがゼロからフルスケール に変化する場合は、−0.025% FSR になります。 表 1 に示すフルスケール誤差測定では、すべてのチャンネルが 0xFFFF に設定されています。これは、あるチャンネルがゼロス ケールになると、DC クロストークのためにフルスケール誤差 が大きくなることを意味しています。例えば、測定チャンネル が 0xFFFF にあり、3 チャンネルがゼロスケールのとき、フルス ケール誤差は 0.025%になります。同様に、電流出力モードで 1 チャンネルのみがイネーブルされ、かつ内蔵 RSET を使っている 場合、フルスケール誤差は 0.025% FSR + 0.075% FSR = 0.1% FSR になります。 高精度リファレンス電圧の選択 フル動作温度範囲で AD5755-1 の最適性能を実現するためには、 高精度のリファレンス電圧を使う必要があります。高精度リフ ァレンス電圧の選択には注意が必要です。リファレンス入力に 加えられる電圧は、バッファ済みリファレンス電圧を DAC コ アへ供給するために使われます。このため、リファレンス電圧 の誤差はデバイスの出力に影響を与えます。 高精度アプリケーションに対するリファレンス電圧の選択で考 慮すべき誤差原因としては、初期精度、出力電圧の温度係数、 長時間ドリフト、出力電圧ノイズの 4 つがあります。 外付けリファレンスの出力電圧の初期精度誤差により、DAC 内 でフルスケール誤差が発生します。これらの誤差を小さくする ため、初期精度誤差の小さいリファレンス電圧の使用が望まれ ます。ADR425 のような出力調整機能を持つリファレンス電圧 を選択すると、リファレンス電圧を公称値以外の電圧に設定す ることにより、システム誤差を調節することができます。この 調整機能は、誤差をなくすため任意の温度で使用できます。 長時間ドリフトは、リファレンス出力電圧の時間的なドリフト の大きさを表します。厳しい長時間ドリフト仕様を持つリファ レンス電圧を使うと、ソリューション全体が製品寿命を通して 比較的安定します。 リファレンス出力電圧の温度係数は、INL、DNL、TUE に影響 を与えます。DAC 出力電圧の周囲温度に対する温度依存性を小 さくするためには、厳しい温度係数仕様を持つリファレンス電 圧を選択する必要があります。 比較的低いノイズが要求される高精度アプリケーションでは、 リファレンス電圧の出力ノイズを考慮する必要があります。シ ステム分解能に対して実用的な程度に出力ノイズ電圧が小さい リファレンス電圧を選択することは重要です。ADR435 (XFET デザイン)のような高精度リファレンス電圧は、0.1 Hz～10 Hz の領域で低い出力ノイズ・レベルを持っています。ただし、回 路帯域幅が広くなると、出力ノイズを小さくするために、リフ ァレンス出力にフィルタが必要になることがあります。 表 35.推奨高精度リファレンス電圧 Part No. ADR445 ADR02 ADR435 ADR395 AD586 Rev. B Initial Accuracy (mV Maximum) Long-Term Drift (ppm Typical) ±2 ±3 ±2 ±5 ±2.5 50 50 40 50 15 Temperature Drift (ppm/°C Maximum) 3 3 3 9 10 － 46/49 － 0.1 Hz to 10 Hz Noise (µV p-p Typical) 2.25 10 8 8 4 AD5755-1 データシート 誘導負荷または低品質負荷を駆動する場合は、IOUT_x と AGND の 間にコンデンサの接続が必要になります。IOUT_x と AGND の間 に 0.01 µF のコンデンサを接続すると、50 mH 負荷の安定性が 確実になります。負荷の容量成分によりセトリングが低速にな ることがありますが、AD5755-1 のセトリング・タイムによりマ スクすることができます。AD5755-1 の電流出力に対して最大容 量の制限はありません。 AD5755-1 SPORT_TFS SYNC SPORT_TSCK SCLK SPORT_DTO 過渡電圧保護 AD5755-1 は ESD 保護ダイオードを内蔵しているため、通常の 取り扱いによる損傷を防止しますが、工業用制御環境では、I/O 回路が大きな過渡電圧に遭遇することがあります。高い過渡電 圧から AD5755-1 を保護するため、外付けパワー・ダイオード やサージ電流制限抵抗(RP)が必要となることがあります(図 86 参 照)。RP の typ 値は 10Ω です。2 本の保護ダイオードと抵抗(RP) は適切な電力定格を持っている必要があります。 VBOOST_x IOUT_x GND RP RLOAD 09226-079 AD5755-1 ADSP-BF527 GPIO0 SDIN LDAC 図 87.AD5755-1 と ADSP-BF527 の SPORT インターフェース との間の接続 レイアウトのガイドライン AVDD 図 86.出力過渡電圧保護機能 トランソーブとも呼ばれる過渡電圧サプレッサ(TVS)を使うと、 さらに保護を強化することができます。これらの部品は単方向 サプレッサ(正の高電圧過渡に対する保護)と双方向サプレッサ (正と負の高電圧過渡に対する保護)として提供されています。 過渡電圧サプレッサは、広範囲なスタンドオフ電圧とブレーク ダウン電圧定格で提供されています。TVS のサイズは、できる だけ低いブレークダウン電圧を持ち、かつ電流出力の動作範囲 で導通しないものとする必要があります。 すべてのフィールドの接続ノードを保護することが推奨されま す。電圧出力ノードは同様の回路で保護することができます。 この場合、D2 とトランソーブは AVSS に接続します。電圧出力 ノードでは、+VSENSE_x ピンも大きな値の抵抗(例えば 5 kΩ)を トランソーブに直列に接続して保護する必要があります。この 方法では、IOUT_x ピンと VOUT_x ピンも相互に接続して、同 じ保護回路を共用することができます。 マイクロプロセッサ・インターフェース マイクロプロセッサと AD5755-1 とのインターフェースは、マ イクロコントローラと DSP プロセッサに対して互換性を持つプ ロトコルを使うシリアル・バスを使って行います。この通信チ ャンネルは、クロック信号、データ信号、ラッチ信号から構成 される 3 線式の最小インターフェースです。AD5755-1 では 24 ビット・データ・ワードを使い、データは SCLK の立下がりエ ッジで有効になります。 DAC出力の更新は、LDACの立上がりエッジ、またはLDACが ロー・レベルに維持される場合にはSYNCの立上がりエッジで 開始されます。レジスタの値は、リードバック機能を使って読 出すことができます。 Rev. B AD5755-1 と ADSP-BF527 とのインターフェース AD5755-1 は、アナログ・デバイセズの Blackfin® DSP である ADSP-BF527 の SPORT インターフェースへ直接接続することが できます。図 87 に、AD5755-1 を制御するために SPORT インタ ーフェースと接続する方法を示します。 09226-080 誘導負荷の駆動 － 47/49 － グラウンド接続 高精度が重要な回路では、電源とグラウンド・リターンのレイ アウトを注意深く行うことが、定格性能の保証に役立ちます。 AD5755-1 を実装するプリント回路ボードは、アナログ部分とデ ジタル部分を分離して、ボードの一定領域にまとめて配置する ように、デザインする必要があります。複数のデバイスが AGND と DGND の接続を必要とするシステム内で AD5755-1 を 使用する場合は、この接続は 1 ヵ所で行う必要があります。デ バイスのできるだけ近くに星型のグラウンド・ポイントを構成 する必要があります。 GNDSWx と AVCC 電源のグラウンド接続は PGND と呼んでいま す。PGND はボードの一定領域にまとめ、PGND―AGND 間接続 は 1 点で行う必要があります。 電源のデカップリング AD5755-1 に対しては、10 μF と 0.1μF の並列接続により十分 な電源バイパスをパッケージのできるだけ近くに、理想的には デバイスに直接接続する必要があります。10 µF のコンデンサ はタンタルのビーズ型を使います。0.1μF コンデンサは、高周 波でグラウンドに対する低インピーダンス・パスを提供するセ ラミック型のような実効直列抵抗(ESR)が小さく、かつ実効直列 インダクタンス(ESL)が小さいものを使って、内部ロジックのス イッチングに起因する過渡電流を処理する必要があります。 パターン AD5755-1 の電源ラインには、できるだけ太いパターンを使って 低インピーダンス・パスを実現して、電源ライン上でのグリッ チの影響を小さくする必要があります。クロックなどの高速ス イッチング信号はデジタル・グラウンドでシールドして、ボー ド上の他の部品へノイズを放出しないようにし、リファレンス 入力の近くを通らないようにします。SDIN ラインと SCLK ラ インの間にグラウンド・ラインを配線すると、これらの間のク ロストークを小さくすることに役立ちます(多層ボードには別の グラウンド・プレーンがあるので必要ありませんが、これらの ラインを離すことは役立ちます)。REFIN ラインのノイズは DAC 出力に混入するため、ここのノイズを小さくすることは不 可欠です。 デジタル信号とアナログ信号の交差は回避する必要があります。 ボードの反対側のパターンは、互いに右角度となるように配置 します。これにより、ボードを通過するフイードスルーの影響 を小さくすることができます。マイクロストリップ技術の使用 は最善ですが、両面ボードでは常に使用できるとは限りません。 AD5755-1 データシート DC/DC コンバータ 高効率、優れたレギュレーション、安定性を実現するためには、 プリント回路ボードの正しいレイアウトが必要です。 プリント回路ボードをデザインする際には次のガイドラインに 従ってください(図 80 参照)。 低 ESR の入力コンデンサ CIN を AVCC と PGND の近くに配 置します。 CIN からインダクタ LDCDC を経て SWX および PGND までの 高電流パスをできるだけ短くします。 CIN から LDCDC、整流子 DDCDC、出力コンデンサ CDCDC まで の高電流パスをできるだけ短くします。 高電流パターンをできるだけ短くかつ太くします。CIN か らインダクタ LDCDC を経て SWX および PGND までのパス で、最小でも 1 A を流せるようにします。 補償部品を COMPDCDC_x のできるだけ近くに配置します。 放射ノイズの混入を防止するため、SWx に接続するすべて のノードの近く、またはインダクタの近くをハイ・インピ ーダンス・パターンが通過しないようにします。 電流絶縁型インターフェース 多くのプロセス制御アプリケーションでは、コントローラと被 制御対象のユニットとの間にアイソレーション障壁を設けて、 危険な同相モード電圧から制御回路を保護してアイソレーショ ンすることが必要です。アナログ・デバイセズの iCoupler® 製 品は 2.5 kV を超える電圧アイソレーションを提供することがで きます。AD5755-1 はシリアル・ローディング構造を採用してい るため、インターフェース・ライン数が最小になっているので、 絶縁インターフェース向けに最適です。図 88 に、ADuM1400 を 使用して構成した、AD5755-1 に対する 4 チャンネル絶縁型イン ターフェースを示します。詳細については、www.analog.com を ご覧ください。 MICROCONTROLLER ADuM1400* SERIAL CLOCK OUT VIA SERIAL DATA OUT VIB SYNC OUT CONTROL OUT VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE *ADDITIONAL PINS OMITTED FOR CLARITY. 図 88.絶縁型インターフェース Rev. B － 48/49 － VOA VOB VOC VOD TO SCLK TO SDIN TO SYNC TO LDAC 09226-081 この技術では、ボードの部品面をグラウンド・プレーン専用に し、信号パターンはハンダ面に配置されます。 AD5755-1 データシート 外形寸法 9.00 BSC SQ 0.60 MAX 0.60 MAX 48 64 1 49 PIN 1 INDICATOR PIN 1 INDICATOR 0.50 BSC 0.50 0.40 0.30 1.00 0.85 0.80 0.80 MAX 0.65 TYP 12° MAX SEATING PLANE 0.30 0.23 0.18 7.25 7.10 SQ 6.95 EXPOSED PAD (BOTTOM VIEW) 16 17 33 32 0.25 MIN 7.50 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM 0.20 REF COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 080108-C 8.75 BSC SQ TOP VIEW 図 89.64 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 9 mm × 9 mm ボディ、極薄クワッド (CP-64-3) 寸法: mm オーダー・ガイド Model1 AD5755-1ACPZ AD5755-1ACPZ-REEL7 EVAL-AD5755-1SDZ 1 Resolution (Bits) 16 16 Temperature Range −40°C to +105°C −40°C to +105°C Z = RoHS 準拠製品。 Rev. B － 49/49 － Package Description 64-lead LFCSP_VQ 64-lead LFCSP_VQ Evaluation Board Package Option CP-64-3 CP-64-3