日本語版

正誤表
この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2010 年 3 月 18 日現在、アナログ・デバイセズ株式会社で確認した誤りを
記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。
正誤表作成年月日： 2010 年 3 月 18 日
製品名：AD8310
対象となるデータシートのリビジョン(Rev)：Rev.E
訂正箇所：
P.14
英文データシートの USING THE AD8310 の部分で、fHP = 1/(Ūπ × 50 × CC )と記述があ
ります。このうち“Ū”はタイプミスにより混入してしまっているもので、正しくは fHP =
1/(2π × 50 × CC )となります。
本件は明らかな間違いですので、日本語データシートの当該部分（P.14）「AD8310 の
使い方」では、不要な混乱を生じさせないためにも「fHP = 1/(2π × 50 × C C )」と修正して
おります。
本
社／〒105-6891 東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868
高速、電圧出力、DC～440 MHz
95 dB、ログ・アンプ
AD8310
機能ブロック図
特長
マルチステージ復調用ログ・アンプ
SUPPLY
5
高い電流駆動能力: グラウンドへ接続した RL を 25 mA で駆動
95 dB のダイナミック・レンジ: −91 dBV～+4 dBV
+INPUT
最小 2.7 V、8 mA (typ)の単電源
–INPUT
DC～440 MHz 動作で、直線性: ±0.4 dB
温度に対して安定なスケーリング
COMMON
INHI
1.0k
1
INLO
3
BFIN
7 ENABLE
6 BUFFER
INPUT
8
MIRROR
2A
/dB
2 COMM
INPUT-OFFSET
COMPENSATION LOOP
フル差動 DC 結合の信号パス
ENBL
SIX 14.3dB 900MHz
AMPLIFIER STAGES
NINE DETECTOR CELLS
SPACED 14.3dB
スロープ: +24 mV/dB、インターセプト: −108 dBV
AD8310
VPOS
BAND GAP REFERENCE
8mA
AND BIASING
パワーアップ時間: 100 ns、スリープ電流: 1 mA
+
VOUT
–
2 3k
4 OUTPUT
3k
COMM
1k
COMM
OFLT
3
33pF
COMM
OFFSET
FILTER
01084-001
電圧出力、立ち上がり時間 15 ns 以下
図 1.
アプリケーション
信号レベルからデシベル値への変換
トランスミッタ・アンテナ電力計測
レシーバ信号強度表示(RSSI)
低価格のレーダおよびソーナの信号処理
ネットワーク・アナライザおよびスペクトル・アナライザ
20 Hz までの信号レベル計測
マルチメーター用の真のデシベル AC モード
概要
AD8310 は DC～440 MHz の自己完結型復調用ログ・アンプであり、
非常に高速な電圧モード出力で、グラウンド接続の負荷を最大 25
mA (15 ns 以下)で駆動することができます。プログレッシブ圧縮
(連続検出)技術を採用して、±3 dB 対数適合度で最大 95 dB または
100 MHz まで±1 dB 誤差で 90 dB のダイナミック・レンジを提供し
ます。極めて安定で使い易く、外付け部品は少なくて済みます。
2.7 V～5.5 V で 8 mA の単電源が必要で、3 V で僅か 24 mW の消費
電力に対応します。高速動作の CMOS 互換イネーブル・ピンが設
けてあります。
6 個の各カスケード接続されたアンプ/リミッタ・セルは 14.3 dB の
小信号ゲインを持ち、−3 dB 帯域幅は 900 MHz です。合計 9 個の
検出器セルを使って、−91 dBV (= 約±40 µV、0 dBV は 1 V rms 正
弦波の振幅)から+4 dBV (= ±2.2 V)までのダイナミック・レンジを
提供します。復調出力は、24 mV/dB の対数スロープと−108 dBV
のインターセプトで正確にスケールされます。スケーリング・パ
ラメータは、電源と温度に依存しません。
Rev. E
フル差動入力は、中程度に高いインピーダンス(1 kΩ と約 1 pF の
並列接続)を提供します。シンプルな回路により入力を 50 Ω に整
合させ、−78 dBm～+17 dBm の電力感度を提供します。対数直線
性はレンジ中央部から 100 MHz まで±0.4 dB (typ)ですが、440 MHz
では少し大きくなります。AD8310 には最小周波数の制限がない
ため、下側はオーディオ周波数まで使うことができます。この広
いレンジをサポートするため特別なフィルタ機能が用意されてい
ます。
出力電圧範囲は、ノイズにより制限される下限 400 mV から高負
荷で電源電圧の内側 200 mV の上限まで延びています。スロープ
とインターセプトは、外付け抵抗を使って容易に変更することが
できます。出力は広範囲な負荷条件に対応でき、100 pF の容量負
荷で安定です。
AD8310 は、低価格、小型サイズ、低消費電力、高精度、高安定
性、広いダイナミック・レンジ、オーディオから UHF までの周波
数範囲、高速応答時間、優れた負荷駆動能力の独自の組み合わせ
を持つため、信号をデシベル値に圧縮する必要のある多くのアプ
リケーションで役立ちます。
AD8310 は工業用温度範囲−40°C～+85°C で動作し、8 ピン MSOP
パッケージを採用しています。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2005 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD8310
目次
特長......................................................................................................... 1
AD8310 の使い方................................................................................. 14
アプリケーション ................................................................................. 1
基本接続........................................................................................... 14
概要......................................................................................................... 1
スロープとインターセプトを使った伝達関数............................ 15
機能ブロック図 ..................................................................................... 1
dBV 対 dBm...................................................................................... 15
改訂履歴................................................................................................. 2
入力のマッチング ........................................................................... 15
仕様......................................................................................................... 3
狭帯域マッチング ........................................................................... 16
絶対最大定格 ......................................................................................... 4
マッチングの一般的な手順 ........................................................... 16
ESD に関する注意............................................................................. 4
スロープとインターセプトの調整................................................ 17
ピン配置およびピン機能説明 ............................................................. 5
スロープを固定値に増加 ............................................................... 17
代表的な性能特性 ................................................................................. 6
出力フィルタ ................................................................................... 18
動作原理................................................................................................. 9
プログレッシブ圧縮 ......................................................................... 9
オフセット補償ループのハイパス・コーナー周波数の下方移動
........................................................................................................... 18
スロープとインターセプトのキャリブレーション.................... 10
アプリケーション ............................................................................... 19
オフセットの制御........................................................................... 10
ケーブルの駆動 ............................................................................... 19
製品概要............................................................................................... 11
DC 結合入力..................................................................................... 19
インターフェースのイネーブル ................................................... 11
評価ボード ........................................................................................... 20
入力インターフェース ................................................................... 11
外形寸法 ............................................................................................... 22
オフセット・インターフェース ................................................... 12
オーダー・ガイド ........................................................................... 22
出力インターフェース ................................................................... 12
改訂履歴
6/05—Rev. D to Rev. E
Changes to Figure 6..............................................................................6
Change to Basic Connections Section ................................................14
Changes to Equation 10......................................................................17
Changes to Ordering Guide ................................................................22
2/03—Rev. A to Rev. B
Change to Evaluation Board Section ..................................................15
Change to Table III.............................................................................16
Updated Outline Dimensions..............................................................16
10/04—Rev. C to Rev. D
Format Updated...................................................................... Universal
Typical Performance Characteristics Reordered...................................6
Changes to Figures 41 and 42.............................................................20
10/99—Revision 0: Initial Version
1/00—Rev. 0 to Rev. A
7/03—Rev. B to Rev. C
Replaced TPC 12..................................................................................5
Change to DC-Coupled Input Section ................................................14
Replaced Figure 20.............................................................................15
Updated Outline Dimensions..............................................................16
Rev. E
－ 2/22 －
AD8310
仕様
特に指定がない限り、TA = 25°C、VS = 5 V。
表 1.
Parameter
Conditions
Min
Typ
INPUT STAGE
Maximum Input 1
Inputs INHI, INLO
Single-ended, p-p
±2.0
±2.2
4
17
20
1.28
Equivalent Power in 50 Ω
Noise Floor
Equivalent Power in 50 Ω
Termination resistor of 52.3 Ω
Differential drive, p-p
Terminated 50 Ω source
440 MHz bandwidth
Input Resistance
Input Capacitance
DC Bias Voltage
From INHI to INLO
From INHI to INLO
Either input
LOGARITHMIC AMPLIFIER
±3 dB Error Dynamic Range
Transfer Slope
Intercept (Log Offset) 2
Linearity Error (Ripple)
Output Voltage
Minimum Load Resistance, RL
Maximum Sink Current
Output Resistance
Video Bandwidth
Rise Time (10% to 90%)
Fall Time (90% to 10%)
Output Settling Time to 1%
POWER INTERFACES
Supply Voltage, VPOS
Quiescent Current
Overtemperature
Disable Current
Logic Level to Enable Power
Input Current when High
Logic Level to Disable Power
Max
V
dBV
dBm
dBm
nV/√Hz
dBm
−78
800
Output VOUT
From noise floor to maximum input
10 MHz ≤ f ≤ 200 MHz
Overtemperature, –40°C < TA < +85°C
10 MHz ≤ f ≤ 200 MHz
Equivalent dBm (re 50 Ω)
Overtemperature, −40°C ≤ TA ≤ +85°C
Equivalent dBm (re 50 Ω)
Temperature sensitivity
Input from –88 dBV (–75 dBm) to +2 dBV (+15 dBm)
Input = –91 dBV (–78 dBm)
Input = 9 dBV (22 dBm)
22
20
−108
−102
−120
−107
−95
1
1200
26
26
−99
8.0
8.5
0.05
2.3
35
0.8
Ω
pF
V
dB
mV/dB
mV/dB
dBV
−86
−96
−83
dBm
dBV
dBm
dB/°C
dB
V
V
Ω
mA
Ω
MHz
ns
ns
ns
ns
ns
5.5
9.5
10
V
mA
mA
µA
V
µA
V
−0.04
±0.4
0.4
2.6
100
0.5
0.05
25
15
20
30
40
40
2.7
6.5
5.5
High condition, −40°C < TA < +85°C
3 V at ENBL
Low condition, −40°C < TA < +85°C
95
24
−115
Input Level = −43 dBV (−30 dBm), RL ≥ 402 Ω, CL ≤ 68 pF
Input Level = −3 dBV (+10 dBm), RL ≥ 402 Ω, CL ≤ 68 pF
Input Level = −43 dBV (−30 dBm), RL ≥ 402 Ω, CL ≤ 68 pF
Input Level = −3 dBV (+10 dBm), RL ≥ 402 Ω, CL ≤ 68 pF
Input Level = −13 dBV (0 dBm), RL ≥ 402 Ω, CL ≤ 68 pF
Zero-signal
−40°C < TA < +85°C
1000
1.4
3.2
Unit
ログ・アンプは厳密には、電力ではなく電圧に応答するため、入力レベルを dBV で規定します。 0 dBV は、1 V rms の単一周波数正弦波に対応します。 50 Ω 終端で
0 dBm (1 mW)の電力レベルは、0.2236 V rms の入力に対応します。 このため、dBV と dBm との間の関係は、50 Ω 終端の特別なケースでは 13 dBm の固定オフセット
になります。
2
保証しますが、テストしません。規定値は 6 シグマ・レベルで規定します。
Rev. E
－ 3/22 －
AD8310
絶対最大定格
表 2.
Parameter
Value
Supply Voltage, VS
Input Power (re 50 Ω), Single-Ended
Differential Drive
Internal Power Dissipation
θJA
Maximum Junction Temperature
Operating Temperature Range
Storage Temperature Range
Lead Temperature (Soldering 60 sec)
7.5 V
18 dBm
22 dBm
200 mW
200°C/W
125°C
−40°C to +85°C
−65°C to +150°C
300°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久
的な損傷を与えることがあります。この規定はストレス定格の規
定のみを目的とするものであり、この仕様の動作のセクションに
記載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼
性に影響を与えます。
ESDに関する注意
ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することが
あります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被
った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を
講じることをお勧めします。
Rev. E
－ 4/22 －
AD8310
INLO 1
COMM 2
AD8310
OFLT 3
TOP VIEW
(Not to Scale)
VOUT 4
8
INHI
7
ENBL
6
BFIN
5
VPOS
01084-002
ピン配置およびピン機能説明
図 2.ピン配置
表 3.ピン機能の説明
ピン番号
記号
機能
1
INLO
2 本の平衡入力の内の片方。約 VPOS/2 にバイアス。
2
COMM
コモン・ピン。通常グラウンドに接続。
3
OFLT
オフセット・フィルタ・アクセス。公称約 1.75 V。
4
VOUT
低インピーダンス出力電圧。最大負荷 25 mA。
5
VPOS
正電源。2.7 V～5.5 V で 8 mA の静止電流。
6
BFIN
バッファ入力。ポスト検出帯域幅を小さくするときに使用。
7
ENBL
CMOS 互換のチップ・イネーブル。アクティブ・ハイ。
8
INHI
2 本の平衡入力の内の片方。
Rev. E
－ 5/22 －
AD8310
代表的な性能特性
3.0
3.0
2.5
2.5
3
2
1.5
TA = –40°C
1.0
2.0
1
1.5
0
–40°C
1.0
85°C
25°C
ERROR (dB)
2.0
RSSI OUTPUT (V)
RSSI OUTPUT (V)
–40°C
25°C
–1
TA = +25°C
0.5
01084-011
0.5
0
–120
–100
(–87dBm)
–80
–60
–40
–20
INPUT LEVEL (dBV)
–70
–60
–50
–40 –30 –20
PIN (dBm)
–10
0
10
–3
20
5
50MHz
10MHz
–80
図 6.入力レベル対 RSSI 出力の対数直線性、100 MHz 正弦波入力、
TA = −40°C、+25°C、+85°C
図 3.入力レベル対 RSSI 出力、100 MHz 正弦波入力
TA = −40°C、+25°C、+85°C、シングルエンド入力
3.0
85°C
0
–90
20
0
(+13dBm)
–2
4
2.5
3
2
2.0
ERROR (dB)
RSSI OUTPUT (V)
100MHz
1.5
1.0
1
10MHz
0
–1
–2
50MHz
–3
–4
–80
–60
–40
–20
INPUT LEVEL (dBV)
0
(+13dBm)
20
01084-012
–100
(–87dBm)
–5
–120
100MHz
–100
(–87dBm)
–80
–60
–40
–20
INPUT LEVEL (dBV)
0
(+13dBm)
20
01084-015
0.5
0
–120
図 7.入力レベル対 RSSI 出力の対数直線性、TA = 25°C
周波数= 10 MHz、50 MHz、100 MHz
図 4.入力レベル対 RSSI 出力、TA = 25°C
周波数= 10 MHz、50 MHz、100 MHz
5
3.0
200MHz
4
300MHz
2.5
3
ERROR (dB)
RSSI OUTPUT (V)
2
2.0
440MHz
1.5
1.0
1
200MHz
0
–1
–2
300MHz
–3
440MHz
0.5
–80
–60
–40
–20
INPUT LEVEL (dBV)
0
(+13dBm)
20
–5
–120
01084-013
–100
(–87dBm)
図 5.入力レベル対 RSSI 出力、TA = 25°C
周波数= 200 MHz、300 MHz、440 MHz
Rev. E
–100
(–87dBm)
–80
–60
–40
INPUT LEVEL (dBV)
–20
0
(+13dBm)
20
図 8.入力レベル対 RSSI 出力の対数直線性、TA = 25°C
周波数= 200 MHz、300 MHz、440 MHz
－ 6/22 －
01084-016
–4
0
–120
01084-043
TA = +85°C
AD8310
100pF
500mV PER
VERTICAL
DIVISION
VOUT
3300pF
500mV PER
VERTICAL
DIVISION
0.01F
VOUT
25ns PER
HORIZONTAL
DIVISION
GROUND REFERENCE
GROUND REFERENCE
10mV PER
VERTICAL
DIVISION
50s PER
HORIZONTAL
DIVISION
01084-010
01084-009
INPUT
図 12.小信号 RSSI パルス応答、RL = 402 Ω、CL = 68 pF
図 9.RSSI 出力の小信号 AC 応答、
外付け BFIN 容量= 100 pF、3300 pF、0.01 µF
200
VOUT
100
VOUT
154
500mV PER
VERTICAL
DIVISION
GND REFERENCE
GND REFERENCE
INPUT
INPUT
100ns PER
HORIZONTAL
DIVISION
500mV PER
VERTICAL
DIVISION
01084-005
500mV PER
VERTICAL
DIVISION
図 10.大信号 RSSI パルス応答
CL = 100 pF、RL = 100 Ω、154 Ω、200 Ω
VOUT
CURVES
OVERLAP
100ns PER
HORIZONTAL
DIVISION
01084-007
500mV PER
VERTICAL
DIVISION
図 13.大信号 RSSI パルス応答
RL = 100 Ω、CL = 33 pF、68 pF、100 pF
100ns PER
HORIZONTAL
DIVISION
VOUT
200mV PER
VERTICAL
DIVISION
500mV PER
VERTICAL
DIVISION
100ns PER
HORIZONTAL
DIVISION
GND REFERENCE
GND REFERENCE
INPUT
20mV PER
VERTICAL
DIVISION
図 11.RSSI パルス応答、RL = 402 Ω、CL = 68 pF
入力を 0 dBV から−33 dBV、−23 dBV、−13 dBV、−3 dBV へ変化
Rev. E
01084-008
500mV PER
VERTICAL
DIVISION
01084-006
–3dBV INPUT
LEVEL SHOWN
HERE
INPUT
図 14.小信号 RSSI パルス応答、RL = 50 Ω
バック・ターミネーション = 50 Ω (合計負荷= 100 Ω)
－ 7/22 －
AD8310
100
10
0.1
–3dBV
500mV PER
VERTICAL
DIVISION
TA = +85°C
–23dBV
–43dBV
–63dBV
0.01
TA = +25°C
–83dBV
0.001
0.0001
5V PER
VERTICAL
DIVISION
0.00001
0.5
0.7
0.9
1.1
1.3
1.5
1.7
1.9
2.1
2.3
2.5
ENABLE VOLTAGE (V)
01084-003
TA = –40°C
ENABLE
01084-004
SUPPLY CURRENT (mA)
VOUT
1
200ns PER HORIZONTAL DIVISION
図 18.パワーオン/パワーオフ応答時間
RF 入力= −83 dBV～−3 dBV
図 15.イネーブル電圧対電源電流
TA = −40°C、+25°C、+85°C
30
–99
29
–101
28
RSSI INTERCEPT (dBV)
RSSI SLOPE (mV/dB)
–103
27
26
25
24
23
–105
–107
–109
–111
–113
22
–115
21
1000
–119
図 16.RSSI スロープの周波数特性
1000
図 19.RSSI インターセプトの周波数特性
24
40
NORMAL
(23.6584,
0.308728)
35
22
20
30
NORMAL
(–107.6338,
2.36064)
18
16
COUNT
25
COUNT
100
10
FREQUENCY (MHz)
1
01084-018
100
10
FREQUENCY (MHz)
1
01084-017
–117
20
20
15
14
12
10
8
10
6
4
5
22.5
23.0
23.5
SLOPE (mV/dB)
24.0
24.5
01084-019
22.0
0
–115
図 17.スロープの分布
VS = 5 V、周波数= 100 MHz、25°C
Rev. E
–113
–111
–109 –107 –105 –103
INTERCEPT (dBV)
–101
図 20.インターセプトの分布
VS = 5 V、周波数= 100 MHz、25°C
－ 8/22 －
–99
–97
01084-020
2
0
21.5
AD8310
動作原理
ログ・アンプは従来型リニア・アンプより複雑な動作を行うため、
回路は大幅に異なっています。ログ・アンプの動作概要の理解は、
アプリケーションでの多くの落とし穴を回避するために役立ちま
す。理論の詳細については、AD8307 データシートを参照してく
ださい。
ログ・アンプの基本的な目的は、増幅ではなく(増幅は内部で必要
ですが)、広いダイナミック・レンジの信号をデシベル値に圧縮す
ることです。したがって、これは計測デバイスになります。より
適切な用語はログ・コンバータです。これは、次式で示すように
高精度の非線形変換を使って信号を 1 つの表現領域から別の表現
領域へ変換する機能であるためです。
V
V OUT  V Y log  IN
 VX




(1)
ここで、
VOUT は出力電圧。
VY はスロープ電圧。対数の底は通常 10 です。この場合、VY もデ
ィケードあたりの電圧になります。
VIN は入力電圧。
VX はインターセプト電圧。
ログ・アンプには、回路のスケーリングを決定する 2 つのリファ
レンス(VX と VY)が必要です。ログ・アンプの精度は、スケーリン
グ・リファレンスの精度より良くなることはありません。AD8310
では、これらをバンド・ギャップ・リファレンスを使って提供し
ています。
VOUT
5VY
4VY
VSHIFT
3VY
LOWER INTERCEPT
2VY
VY
LOG VIN
VIN = VX
0dBc
VIN = 102VX
+40dBc
VIN = 104VX
+80dBc
01084-021
VOUT = 0
VIN = 10–2VX
–40dBc
–2VY
図 21.対数関数の一般的な形式

V OUT  V SLOPE PIN  PO
(2)
ここで、
VOUT は復調およびフィルタ処理されたベースバンド(ビデオまたは
RSSI)出力。
VSLOPE は V/dB で表示した対数スロープ(AD8310 の場合 25 mV/dB)。
PIN は入力電力で、あるリファレンス電力レベルを基準として表し
た dB 値。
PO は対数インターセプトで、同じリファレンス・レベルを基準と
して表した dB 値。
RF システムで広く採用されているリファレンスは、50 Ω での 1
mW (= 0 dBm)を基準とする dB 値です。量(PIN – PO)は dB 値である
ことに注意してください。対数関数は式から消えています。これ
は、デシベル値を入力とすることにより、変換が既に暗黙のうち
に行われているためです。厳密にはこの一般的な表記法に従うこ
とにします。ログ・アンプは明確には電力に応答するのではなく
(電力は入力で吸収されます)、入力電圧に応答します。入力は、
このデータシートでは dBV (1 V rms を基準とするデシベル)で規定
します。信号波形も関係するため、この方が不完全ではあります
がより正確です。RF 信号は電力で規定することもありますが(通
常 dBm/50 Ω)、AD8310 の性能を規定するときは、このデータシー
トではこの表記法を使います。
プログレッシブ圧縮
高速な広いダイナミック・レンジのログ・アンプでは、非線形ア
ンプ・セルのカスケード接続を使って一連の連続セグメントとし
て対数関数を発生します(区分的線形技術の一種)。AD8310 ではメ
イン信号パスに 6 個のセルを使い、各々は小信号ゲイン = 14.3 dB
(×5.2)で、−3 dB 帯域幅 = 約 900 MHz です。全体ゲインは約 20,000
(86 dB)で、チェーンの全体帯域幅は約 500 MHz です。得られるゲ
イン帯域幅積(GBW)は 10,000 GHz になり、一般的なオペアンプの
約 100 万倍です。この非常に大きな GBW は、小信号条件と高い
周波数での正確な動作に不可欠です。AD8310 は、440 MHz で 40
µV までの小さい入力に対して対数応答を示します。
プログレッシブ圧縮ログ・アンプは、ベースバンド・ビデオ応答
を提供するか、あるいは RF を入力してこれを復調し、対数スケ
ールまたはデシベル・スケールで表された入力の包絡線に一致す
る出力を発生します。AD8310 は後者に属します。復調は、合計 9
個の検出器セル内で実行されます。6 個はアンプ・ステージに、3
個はフル入力をプログレッシブに減衰させた信号を受信する受動
検出器に、それぞれ使います。最大信号周波数は 440 MHz ですが、
すべてのゲイン・ステージが DC 結合されているため、非常に低
い周波数での動作も可能です。
図 21に示す式 1 は、基本的には正しいのですが、キャリブレーシ
ョン属性または正弦波入力のRFアプリケーションで動作する
AD8310 のような復調用ログ・アンプの規定には、別の式の方が
適しています。
Rev. E

－ 9/22 －
AD8310
スロープとインターセプトのキャリブレーション
オフセットの制御
アナログ・デバイセズのすべてのモノリシック・ログ・アンプで
は、高精度デザイン技術を使って対数スロープとインターセプト
を制御しています。このキャリブレーションのプライマリ電源は、
電源と温度に依存しないスケーリングを提供する 1 対の正確なリ
ファレンス電圧です。スロープは、検出器セルとポスト検出器出
力インターフェースの後続のゲイン用に選択されたバイアスによ
り、24 mV/dB に設定されます。このスロープを使うと、2.7 V 電
源で動作した場合、出力振幅能力内で 95 dB のダイナミック・レ
ンジを容易に実現できます。インターセプト位置−108 dBV (−95
dBm、50 Ω)も同様に選択され、有効電圧レンジ内に中心を置く出
力を提供します。
モノリシック・ログ・アンプでは、幾つかの理由のためにステー
ジ間で DC 結合が使われます。1 つ目は、結合コンデンサを不要に
するためです。結合コンデンサは一般に基本ゲイン・セルと同じ
大きさのチップ面積を必要とし、チップ・サイズを大幅に大きく
します。2 つ目は、コンデンサ値によりログ・アンプが動作でき
る最小周波数が決定されるためです。中程度の値の場合、この値
は 30 MHz までに高くなって、アプリケーション範囲が制限され
ます。3 つ目は、寄生バックプレート容量によりセルの帯域幅が
狭くなるため、アプリケーションの適用範囲がさらに狭くなりま
す。
スロープとインターセプトの精確な制御により、安定なスケーリ
ング・パラメータを持つログ・アンプが得られるため、例えばキ
ャリブレーション済みの受信信号強度インジケータ(RSSI)のよう
な真の計測デバイスになっています。このアプリケーションでは、
入力波形はいつも正弦波です。入力レベルは dBV で規定されます。
あるいは、等価な電力(dBm)で規定することもできますが、この場
合、電力を測定するインピーダンスを指定することが必要です。
RF では、リファレンス・インピーダンス 50 Ω を使うことが一般
的で、0 dBm (1 mW)は 316.2 mV (223.6 mV rms)の正弦波振幅に対
応します。ただし、電力測定値は、INHI と INLO の間に終端抵抗
を接続するか、あるいは狭帯域の整合回路を使うことにより、入
力インピーダンスを 50 Ω に下げたときにのみ正しくなります。
ログ・アンプは元々電力に応答せず、入力に加えられた電圧に応
答することに注意してください。AD8310 は、50 Ω より大きい公
称入力インピーダンスを持っています(低周波で 1 kΩ (typ))。シン
プルな入力整合回路により、このタイプのログ・アンプの電力感
度を大幅に上げることができます。これにより入力に加えられる
電圧が大きくなるので、インターセプトが変わります。50 Ω のリ
アクティブ整合の場合、電圧ゲインは約 4.8 で、ダイナミック・
レンジ全体が 13.6 dB だけ下に移動します。実効インターセプトは
波形の関数になります。例えば、方形波入力は同じ振幅の正弦波
より 6 dB 高い測定値になり、ガウス・ノイズ入力は、同じ rms 値
の正弦波より 0.5 dB 高い測定値になります。
Rev. E
ただし、DC 結合アンプの非常に高い DC ゲインにより実用上の問
題が生じます。チェーンの前のステージのオフセット電圧は、実
際の信号から区別することはできません。この電圧が 400 µV と高
い場合、最小 AC 信号(50 µV)より 18 dB も高くなり、この分だけ
ダイナミック・レンジが狭くなる可能性があります。この問題は、
最終ステージから最初のステージへのグローバル帰還パスを使う
ことにより回避することができます。この帰還パスは、オペアン
プで使用される DC 負帰還と同じ方法で、このオフセットを補正
します。もちろん、帰還信号の高周波成分を除去して順方向パス
の HF ゲインの低下を防止する必要があります。
33 pF の内蔵フィルタ・コンデンサは、HF 帰還の十分な減衰を提
供して 1 MHz 以上の動作を可能にします。ハイパス応答での
−3 dB ポイントは 2 MHz ですが、有効レンジはこの周波数より下
側へ伸びます。周波数レンジをさらに下げるときは、外付けコン
デンサを OFLT (ピン 3)に接続することができます。例えば、300
pF により 1/10 に下げることができます。
低いオーディオ周波数での動作には、約 1 µFのコンデンサが必要
です。このフィルタ・オフセット電圧は、十分高い入力レベルに
対しては影響を与えないことに注意してください。この場合、周
波数レンジはDCまで伸びます(入力ピンにDC結合した信号の場合)。
DCオフセットは必要に応じて、OFLTピンの電圧を調節すること
により除去することができます( アプリケーションのセクション参
照)。
－ 10/22 －
AD8310
製品概要
9 個の検出器の差動電流モード出力が加算されて、シングル・サ
イド信号形式に変換されます(公称スケール 2 µA/dB)。この電流を
3 kΩ の負荷抵抗に流して出力電圧に変換し、その後ろにゲイン 4
の高速バッファ・アンプが続き、VOUT (ピン 4)で 24 mV/dB (480
mV/ディケード)の対数スロープが得られます。バッファなしの電
圧が BFIN (ピン 6)から出力されるため、外付けポスト復調フィル
タ・コンデンサの追加やスロープとインターセプトの変更などの
機能的な変更が可能です。
インターフェースのイネーブル
インターフェースのチップ・イネーブルを図 23に示します。トラ
ンジスタに接続されたダイオードの電流が、バンド・ギャップ・
リファレンスとバイアス・ジェネレータのターンオン/ターンオフ
状態を制御します。これらの電流は、ENBLを 5 Vにしたとき、ワ
ーストケース条件で最大 100 µAです。 1 Vより低い電圧では、
AD8310 がディスエーブルされるため、消費電流はスリープ電流
の 1 µA以下になります。電源または 2 Vを超える電圧に接続する
と、フル・イネーブルされます。内部バイアス回路は非常に高速
です(オン/オフは 100 ns以下)。ただし、実際には、ログ・アンプ
がフル・ダイナミック・レンジになるまでのレイテンシ時間は、
入力のAC結合に関係する要因またはオフセット制御ループのセト
リングにより制限されるものと考えられます(次のセクション参
照)。
AD8310
40k
ENBL 7
TO BIAS
STAGES
2
AD8310
VPOS
8mA
+INPUT
–INPUT
INHI
BFIN
1.0k
BUFFER
INPUT
MIRROR
INLO
2A
/dB
3
NINE DETECTOR CELLS
SPACED 14.3dB
2
+
3k
COMM
COMMON
ENABLE
図 23.インターフェースのイネーブル
SIX 14.3dB 900MHz
AMPLIFIER STAGES
COMM
INPUT-OFFSET
COMPENSATION LOOP
–
VOUT
入力インターフェース
OUTPUT
3k
1k
COMM
OFLT
33pF
COMM
OFFSET
FILTER
01084-022
SUPPLY
COMM
ENBL
BAND GAP REFERENCE
AND BIASING
図 22.AD8310 の主な機能
最終ゲイン・ステージにもオフセット検出セルが含まれています。
このステージは、DC オフセットの累積によりメイン信号パスが不
平衡になると、二極性の出力電流を発生します。この電流は内蔵
コンデンサにより積分されます。この内蔵コンデンサ値は OFLT
(ピン 3)に接続する外付け部品により大きくすることができます。
得られた電圧を使って、最初のステージの出力オフセットをゼロ
にします。この方法には信号入力接続が含まれていないので、AC
結合コンデンサが帰還パスに 2 つ目の極を導入することがなく、
オフセット補正ループの安定性が保証されます。
AD8310 は、最新のダイレクト・アイソレーション相補バイポー
ラ・プロセスにより製造されています。図 23～図 26 のインター
フェース図で R と表示した抵抗は、低い抵抗温度係数(TCR)と大
信号条件で優れた直線性を持つ薄膜抵抗です。絶対偏差は±20%
(typ)です。同様に、C と表示されたコンデンサは、±15% (typ)の偏
差を持ち、温度または電圧の影響が本質的にゼロです。多くのイ
ンターフェースには、それに含まれているアクティブ・デバイス
または ESD 保護機能に起因して小さい接合容量が加わるため、こ
の値は不正確または不安定です。これらのインターフェース図内
の部品番号はローカルなものです。
Rev. E
01084-023
AD8310 は 6 個のメイン・アンプ/リミッタ・ステージを持ってい
ます。これらの 6 個のセルと対応する gm 型の全波検出器が、ダイ
ナミック・レンジの下側 2/3 を処理しています。3 個の上端検出器
(受動減衰器の 14.3 dB タップに配置)が、95 dB レンジの上側 1/3 を
処理しています。最初のアンプ・ステージは、小さいノイズ・ス
ペクトル密度(1.28 nV/√Hz)を提供します。これらのセルのバイア
スは、2 つのリファレンス電圧から提供されます。1 つはゲインを
決定し、もう 1 つは対数スロープを決定し、かつ電源と温度の変
動に対して安定化しているバンド・ギャップ回路です。AD8310
は、ENBL (ピン 7)の CMOS 互換レベルによりイネーブル/ディス
エーブルすることができます。
図 24 に、入力インターフェースの主要部分を示します。CPとCM
は寄生容量で、CDは差動入力容量、これらは主にQ1 とQ2 に起因
します。大部分のアプリケーションでは、両入力ピンがAC結合さ
れます。イネーブルがアサートされると、Sスイッチが閉じます。
ディスエーブルされると、バイアス電流IEがシャットオフし、入
力がフローティングになるため、結合コンデンサは充電されたま
まになります。ログ・アンプが長時間ディスエーブルされると、
小さいリーク電流によりこれらのコンデンサが放電します。その
後、コンデンサ値が一致しない場合、パワーアップ時の充電電流
により、過渡入力電圧が発生することがあり、この過渡入力電圧
は、ダイナミック・レンジ下端に到達するのを阻害することがあ
ります。これは、この過渡入力電圧が信号より小さくなるまで続
きます。
阻止コンデンサを介してシングル・サイド信号をピン 1 またはピ
ン 8 に加え、他のピンをグラウンドへ AC 結合することができま
す。これらの条件で、最大許容入力信号は、3 V 電源使用のとき 0
dBV (正弦波振幅 1.4 V)に、5 V 電源使用のときは 5 dBV (2.5 V 振
幅)に、それぞれなります。フル平衡の駆動を使用すると、この最
大入力レベルは 2.7 V の低い電源電圧まで許容できます。10 MHz
より上では、これを LC 整合回路を使って容易に実現できます。
入力にインダクタを持つこのような回路は、上記の入力過渡電圧
をなくするのに役立ちます。
－ 11/22 －
AD8310
5 VPOS
5 VPOS
125
S
125
MAIN GAIN
STAGES
6k
COM
CP
TO LAST
DETECTOR
Q1
2k
Q2
6k
16A AT
BALANCE
S
gm
Q1
INHI 8
CD
4k
TOP-END
DETECTORS
BIAS,
~3k
1.2V
Q2
INLO 1
TYP 2.2V FOR
3V SUPPLY,
3.2V AT 5V
Q4
36k
3
COFLT
48k
33pF
2 COMM
COM
IE
2.4mA
S
図 25.オフセット・インターフェースとオフセット相殺パス
01084-024
CM
AVERAGE
ERROR
CURRENT
OFLT
Q3
01084-025
INPUT
STAGE
2
COMM
図 24.信号入力インターフェース
ベースバンド・アプリケーションでは、AD8310 の DC 結合された
電位を使うことが望ましい場合があります。この場合の主な問題
は、持ち上げた同相モード入力レベルで信号を加えることです。
このためには、低ノイズで低オフセットのバッファ・アンプの使
用が必要になります。場合によっては、±3 V の両電源を使うこと
ができます。この場合、入力ピンはグラウンド電位で動作するこ
とができます。内部で COMM ピンを基準としている出力(この場
合−3 V)は、グラウンド・レベルに戻すことができるため、負電源
の特定の値に本質的に影響されなくなります。
AC 結合入力信号を使う通常の動作では、OFLT ピンを未接続のま
まにしておく必要があります。チップのディスエーブル時はゲー
ト・オフされる gm セルは、残留オフセット(アンプのカスケード
接続の端の近くのポイントで検出)を電流に変換します。この電流
は、内蔵コンデンサ CHP と接続された外部容量 COFLT の和の容量に
より積分されて、出力オフセットの相殺に必要な極性で入力ステ
ージに加えられる電圧を発生します。小信号の観点からは、この
帰還によりアンプ応答が変わって(AC 伝達関数内にゼロ点が発生)
クローズド・ループになりハイパス−3 dB コーナーが約 2 MHz に
なります。外付けコンデンサにより、ハイパス・コーナーを任意
の周波数に下げることができます。1 µF を使うと、3 dB コーナー
は 60 Hz になります。
出力インターフェース
オフセット・インターフェース
信号パス内の入力換算DCオフセットは、ピン 3 に接続されている
インターフェースを使ってゼロにされます(図 25参照)。Q1 とQ2
は初段ステージの入力トランジスタで、その負荷抵抗が少し不平
衡であるため、入力ピンに対して 1.5 mVの意図的なオフセット電
圧を発生します。Q3 は、OFLTピンの電圧に応じて小さい電流を
発生してこの誤差を打ち消します。Q1 とQ2 が一致している場合
は、この電圧は約 1.75 Vになります。実際には、±1.5 mVの入力換
算オフセットに対して約 1 V～2.5 Vの範囲になります。
9 個の検出器は差動電流を発生し、これらの電流は信号入力レベ
ルと、入力周波数の 2 倍の成分の和に依存する平均値を持ちます。
これらの電流はLGPノードとLGNノードで加算されます(図 26参
照)。インターセプト位置を移動してゼロ入力に対する出力を少し
持ち上げるため、さらに温度補償を提供するために、これらのノ
ードではさらに電流が加算されます。
VPOS 5
0.4pF
1.25k
1.25k
1.25k
1.25k
0.4pF
LGP
FROM ALL
DETECTORS
LGN
4
0.2pF
BIAS
2A/dB
60A
R1
3k
3k
VOUT
BIAS
1k
4k
4k
6 BFIN
図 26.簡略化した出力インターフェース
Rev. E
－ 12/22 －
01084-026
COMM 2
AD8310
ゼロ信号状態の場合は、すべての検出器出力電流が等しくなりま
す。いずれかの極性を持つ有限入力の場合、これらの差が出力イ
ンターフェースによりシングル・サイド・ユニポーラ電流に変換
されます。公称スケールは出力ピン BFIN で 2 µA/dB (40 µA/ディ
ケード)です。約 3 kΩ の内蔵抵抗 R1 により、この電流は 6 mV/dB
の電圧に変換されます。この電圧が出力バッファで 4 倍に増幅さ
れて、グラウンドに接続された負荷抵抗に最大 25 mA の電流を供
給することができるようになります。AD8310 の全体の立ち上が
り時間は 15 ns 以下です。ログ・アンプがゼロ振幅から開始される
RF バーストから駆動される場合には、約 6 ns の遅延時間も発生し
ます。
Rev. E
容量負荷を駆動する場合、小さい値の負荷抵抗を追加してベース
ラインへ戻る速度を加速することが望まれます。バッファは最小
100 pF の負荷に対して安定です。出力帯域幅は、グラウンドへ接
続したコンデンサを BFIN に追加することにより狭くすることが
できます。得られる単極フィルタの時定数は、3 kΩ の内部負荷抵
抗(偏差 20%)から構成されます。このため、–3 dB 周波数を 20 kHz
に設定するときは、2.7 nF のコンデンサを使います。2.7 µF を使う
と、フィルタ・コーナーは 20 Hz になります。
－ 13/22 －
AD8310
AD8310の使い方
結合時定数 50 × CC/2 により、fHP = 1/(2π × 50 × CC )で 3 dB 減衰の
ハイパス・コーナーが形成されます。ここで、C1 = C2 = CC。高周
波アプリケーションでは、fHP をできるだけ大きくして、低周波信
号の不要な結合を小さくする必要があります。低周波アプリケー
ションでは、ローパス・フィルタを構成する簡単な RC 回路を、
同じ理由で入力に接続する必要があります。このローパス・フィ
ルタは一般に結合コンデンサのジェネレータ側に配置して、与えら
れたハイパス・コーナー周波数に対して必要な容量値を小さくす
る必要があります。
グラウンド・プレーンの電位が一致しないアプリケーションでは
(原因としてはグラウンド・プレーンのノイズが考えられます)、
不平衡ソースのロー入力は、一般にローをソースに接続した別々
の接続を使ってAC結合する必要があります。さらに、このような
場合には、入力コネクタのロー側のグラウンドに小さい抵抗を挿
入してグラウンド・ループを切断することが行われます(図 28参
照)。
基本接続
4.7
OPTIONAL
図 27 に、大部分のアプリケーションで必要な接続を示します。
2.7 V～5.5 Vの電源電圧をVPOSに加えて、0.01 µFのコンデンサを
ピンの近くに接続してデカップリングします。必要に応じて小さ
い直列抵抗を電力ラインに接続して、電源ノイズのフィルタリン
グ機能を追加します。約 1.3 Vのスレッショールドを持つENBL入
力(図 15参照)は、この機能を使わない場合、VPOSに接続する必要
があります。
VS
(2.7V–5.5V)
C2
0.01F
C4
0.01F
NC
8
7
6
5
INHI ENBL BFIN VPOS
SIGNAL
INPUT
AD8310
52.3
C1
0.01F
INLO COMM OFLT VOUT
1
2
3
4
NC
4.7
OPTIONAL
C2
0.01F
SIGNAL
INPUT
NC
8
7
6
5
GENERATOR
COMMON
VS
(2.7V–5.5V)
4.7
VOUT (RSSI)
01084-028
AD8310 は非常に大きなゲインと帯域幅を持っています。したが
って、非常に広い周波数範囲で入力ピンに現れるすべての信号の
影響を受けます。フィルタの使用なしには、これらの影響を信号
から区別することができなく、実質的にノイズ・フロアが上に移
動してしまいます(すなわち、有効ダイナミック・レンジが狭くな
ります)。例えば、注目する信号が 50 MHz の IF を持つとすると、
次に示すノイズはダイナミック・レンジの下端で IF 信号より容易
に大きくなります。これらのノイズとしては、グランディンクが
不適切なために混入する数百 mV の 60 Hz ハム、同じ PC ボード上
のデジタル・クロック・ソースからのスプリアス混入、ローカル
無線局などがあります。したがって、注意深いシールドと電源デ
カップリングが不可欠です。グラウンド・プレーンを使って、
COMM ピンへの低インピーダンス接続を設けて、VPOS で使用す
るデカップリング・コンデンサと、出力グラウンドに使用する必
要があります。
NC = NO CONNECT
BOARD-LEVEL
GROUND
図 28.デバイス・グラウンドからソース・グラウンドを
アイソレーションする接続
C4
0.01F
INHI ENBL BFIN VPOS
図 29 に、10 MHz、50 MHz、100 MHzの正弦波入力での入力レベ
ル対出力を示します。図 30に、同じ条件での対数適合度を示しま
す。
AD8310
52.3
INLO COMM OFLT VOUT
1
2
3
4
NC
NC = NO CONNECT
VOUT (RSSI)
01084-027
C1
0.01F
3.0
図 27.基本接続
10MHz
50MHz
2.5
100MHz
1.5
1.0
0.5
0
–120
–100
–80
(–87dBm)
–60
–40
INPUT LEVEL (dBV)
–20
0
(+13dBm)
20
01084-029
52.3 Ωの抵抗とAD8310 の 1.1 kΩ入力インピーダンスの組み合わせ
により、シンプルな広帯域 50 Ω入力整合が得られます。入力整合
回路を使うこともできます(入力のマッチングのセクション参照)。
2.0
OUTPUT (V)
AD8310 の入力は差動駆動することができますが、入力信号は一
般にシングルエンドです。C1 はグラウンドに接続し、入力信号は
C2 を介して接続します。イネーブル機能を使う場合には、コンデ
ンサ C1 とコンデンサ C2 を同じ値にして、スタートアップ過渡電
圧を小さくする必要があります。イネーブル機能を使わない場合
は、等しい値にする必要はありません。
INTERCEPT
図 29.10 MHz、50 MHz、100 MHz での入力レベル対出力
Rev. E
－ 14/22 －
AD8310
5
dBV対dBm
4
RF システムで最も広く使用されている表記法は、電力を dBm(1
mW /50 Ω を基準とするデシベル)で規定する方法です。ログ・ア
ンプ入力レベルの電力による規定は一般に広く使用されています。
前述のように、ログ・アンプは電力に応答するのではなく(電力は
入力で吸収されます)、入力電圧に応答します。1 V rms 正弦波を
基準とするデシベル値として定義される dBV を使用する方が、実
用的ですが、これには紛らわしい点があります。これは、ログ・
アンプの応答に波形も関係し、CDMA 信号のような複素入力の場
合、正確に rms 値に追従しないためです。RF 信号は多くの場合電
力で規定されるため(特に dBm/50 Ω)、AD8310 の性能を規定する
ときは dBV と dBm を使い、50 Ω 環境の特別なケースに対して等
価な dBm レベルも示します。dBV の値は、13 dB を加算すること
により dBm /50 Ω に変換されます。
±3dB DYNAMIC RANGE
3
ERROR (dB)
2
±1dB DYNAMIC RANGE
1
10MHz
0
–1
–2
50MHz
–3
–4
100MHz
–100
(–87dBm)
–80
–60
–40
INPUT LEVEL (dBV)
–20
0
(+13dBm)
20
01084-030
–5
–120
図 30.10 MHz、50 MHz、100 MHz での入力レベル対対数適合度誤差
スロープとインターセプトを使った伝達関数
AD8310 の伝達関数は、スロープとインターセプトを使ってキャ
ラクタライズされています。対数スロープは、入力での 1 dB変化
に対するRSSI出力電圧の変化として定義されます。AD8310 の場
合、スロープは公称 24 mV/dBです。したがって、入力での 10 dB
変化は、出力での約 240 mVの変化になります。対数適合度のプロ
ットでは、デバイスが一定のスロープを示す範囲を表します。ロ
グ・アンプのダイナミック・レンジは、スロープが一定の誤差範
囲内に留まる範囲として定義され、通常この範囲は±1 dBまたは±3
dBです。例えば、図 30で、±1 dBダイナミック・レンジは約 95 dB
(+4 dBV～−91 dBV)です。
インターセプトは、外挿されたリニア応答が横軸と交わるポイン
ト で す ( 図 29 参 照 ) 。 AD8310 の 場 合 、 イ ン タ ー セ プ ト は −108
dBV(−95 dBm)にキャリブレーションされます。スロープとインタ
ーセプトを使うと、規定入力範囲内の入力レベルに対する出力電
圧を次式を使って計算することができます。
VOUT = VSLOPE × (PIN − PO)
(3)
ここで、
VOUT は、復調/フィルタ処理された RSSI 出力。
VSLOPE は、V/dB で表した対数スロープ。
PIN は、あるリファレンス・レベル(この場合 dBm または dBV)を基
準として dB で表した入力信号。
PO は、対数インターセプトで、同じリファレンス・レベルを基準
として表した dB 値。
例えば、入力レベル −33 dBV (−20 dBm)に対して、出力電圧は、
VOUT = 0.024 V/dB × (−33 dBV − (−108 dBV)) = 1.8 V
Rev. E
表 4.異なる波高率を持つ信号に対する補正
Signal Type
Correction Factor1 (dB)
Sine wave
Square wave or dc
−3.01
Triangular wave
GSM channel (all time slots on)
CDMA channel (forward link, nine
channels on)
CDMA channel (reverse link)
PDC channel (all time slots on)
1
0
0.9
0.55
3.55
0.5
0.58
測定入力レベルに加算。
入力のマッチング
高い感度が必要な場合、入力整合回路が有効です。トランスを使
ってインピーダンス変換を行うと、結合コンデンサが不要になり、
入力で直接発生するオフセット電圧が小さくなり、INLO と INHI
を駆動する振幅も平衡させることができます。
巻数比の選択はある程度周波数に依存します。50 MHz より低い周
波数では、入力容量のリアクタンスが入力インピーダンスの実数
部より大きくなります。この周波数範囲では、約 1:4.8 の巻数比に
より入力インピーダンスが 50 Ω に下がります。これに対して、入
力電圧を上げると、短絡ノイズ電圧の影響が同じ係数だけ小さく
なります。インターセプトも巻数比だけ小さくなります。50 Ω 整
合の場合、20 log10 (4.8)すなわち 13.6 dB だけ小さくなります。総
合ノイズの低下は、これよりやや少なくなります。これは、入力
ノイズ電流の小さい成分があるためです。
(4)
－ 15/22 －
AD8310
狭帯域マッチング
14
トランス結合は広帯域幅アプリケーションで有効ですが、磁気的
に結合されるトランスは状況によっては不都合なことがあります。
表 5に狭帯域整合値の一覧を示します。
12
13
11
DECIBELS
9
表 5.狭帯域マッチング値
ZIN
(Ω)
C1
(pF)
C2
(pF)
LM
(nH)
Voltage Gain
(dB)
10
20
50
100
150
200
250
500
10
20
50
100
150
200
250
500
45
44
46
50
57
57
50
54
103
102
99
98
101
95
92
114
160
82
30
15
10
7.5
6.2
3.9
100
51
22
11
7.5
5.6
4.3
2.2
150
75
27
13
8.2
6.8
5.6
3.3
91
43
18
9.1
6.2
4.7
3.9
2.0
3300
1600
680
270
220
150
100
39
5600
2700
1000
430
260
180
130
47
13.3
13.4
13.4
13.4
13.2
12.8
12.3
10.9
10.4
10.4
10.6
10.5
10.3
10.3
9.9
6.8
5
INPUT
2
1
0
–1
60
70
80
100
110
90
120
FREQUENCY (MHz)
130
140
150
図 32.100 MHz マッチング回路の応答
マッチングの一般的な手順
他の中心周波数とソース・インピーダンスの場合は、次のステッ
プを使って基本整合パラメータを計算することができます。
ステップ 1: CIN の除去
中心周波数 fC で、入力容量 CIN のシャント・インピーダンスを一
時インダクタ LIN と共振させることにより消去することができます。
LIN の値は次式で与えられます。
L IN 
1
(5)
 2 C IN
ここで、CIN = 1.4 pF。例えば、fC = 100 MHz で、LIN = 1.8 µH。
ステップ 2: CO と LO の計算
純抵抗入力インピーダンスを持つようになったので、公称結合エ
レメント CO と LO を次式から計算します。
CO 
2f C
1
;
R IN R M
LO 
R IN R M 
2 f C
(6)
AD8310 の場合、RIN = 1 kΩ。したがって、50 Ω へマッチングさせ
るときは、fC = 100 MHz で、CO = 7.12 pF、LO = 356 nH とする必
要があります。
8
INHI
AD8310
ステップ 3: CO を 2 分割
INLO
1
01084-031
C2
6
3
C1
LM
7
4
高い周波数では、図 31に示す狭帯域整合回路の使用が望ましいこ
とがあります。これには幾つかの利点があります。同じ電圧ゲイ
ンが実現でき、感度が上がりますが、選択性を表す指標も導入さ
れます。部品数が少なくなり、2 個のコンデンサと安価なチッ
プ・インダクタで済みます。さらに、これらのコンデンサを異な
る値にすることにより、シングル・サイド・ソースから駆動する
際にINPとINMでの振幅を等しくすることができます。すなわち、
この回路はバランとしても機能します。図 32に、中心周波数 100
MHzに対する応答を示します。低い周波数での非常に大きな減衰
に注意してください。高周波減衰は、ログ・アンプの入力容量に
よって発生します。
SIGNAL
INPUT
8
01084-032
FC
(MHz)
GAIN
10
図 31.リアクティブ・マッチング回路
図 31に示す回路に必要とされる平衡度を与えるため、2 つのコン
デンサC1 とC2 (各々の公称値はCOの 2 倍)を使うことができます。
これには、この例では値 14.24 pFが必要です。これらの条件で、
INHIとINLOでの電圧振幅は一致します。 C1 をC2 より少し大きく
すると 2 つの駆動で平衡度を改善することができます。これによ
り、標準値から選択するとき選択肢が広くなります。
例えば、コンデンサ C1 = 15 pF と C2 = 13 pF を使うことができ、
CO = 6.96 pF とすることができます。
Rev. E
－ 16/22 －
AD8310
0.01F
ステップ 4: LM の計算
LM 
L IN LO
LIN  LO 
SIGNAL
INPUT
(7)
8
7


  10 log  R IN
 R

 S





6
5
INHI ENBL BFIN VPOS
AD8310
C1
0.01F
FOR VPOS = 3V, RS = 500k
FOR VPOS = 5V, RS = 850k
25k
INLO COMM OFLT VOUT
1
2
3
4
NC
整合精度が少し損なわれますが、最寄りの標準値 270 nH を使うこ
とができます。共振での電圧ゲインは、次式で与えられるインピ
ーダンス比にのみ依存します。
 R IN
GAIN  20 log 
 RS

C2
0.01F
52.3
LIN = 1.8 µH、かつ LO = 356 nH のとき、100 MHz での 50 Ω 整合の
この例での LM 値は 297.2 nH になります。
VR2
100k
RS
VOUT (RSSI)
10k
VR1
10k
NC = NO CONNECT
01084-033
LIN と LO に必要な整合インダクタは、次の並列組み合わせです。
+VS
(2.7V–5.5V)
4.7
24mV/dB ±10%
図 33.スロープとインターセプトの調整
(8)
スロープを固定値に増加
スロープとインターセプトの調整
システム(すなわちソフトウェア)キャリブレーションがない場合、
図 33に示す調整を単独または組み合わせて使って、AD8310 の絶
対精度を調整することができます。VR1 を使って対数スロープを
上下に移動することができます。図示の値は、±10% (22.6 mV/dB
～27.4 mV/dB)のキャリブレーションレンジを提供し、内部抵抗値
を変化させることができます。この調整は交互に 2 つの固定入力
レベルを与えることにより行うことができます。ただし、ダイナ
ミック・レンジの中心部分で間隔を持つ正確な信号ジェネレータ、
例えば−60 dBVと–20 dBVが必要です。
あるいは、ダイナミック・レンジのほぼ中心で AM 変調された信
号を使用することもできます。変調度 M(小数値)の場合、変調周
期の 1 サイクル間での山と谷との間のデシベル範囲は、次式で与
えられます。
(9)
スロープは、VOUTとBFINの間に抵抗を追加することにより容易
に持ち上げることができます(図 34参照)。これにより、出力バッ
ファのゲインが安定な正帰還を使って、100 mV/dBのスロープに
対応して通常値の 4 から実効値 16 まで変わります。
0.01F
SIGNAL
INPUT
VS
(2.7V–5.5V)
8
7
6
5
INHI ENBL BFIN VPOS
例えば、変調度 70% (M = 0.7)で−40 dBm のジェネレータ出力を使
うと、デシベル範囲は 15 dB になります。これは、信号が−47.5
dBm～ −32.5 dBm で変化するためです。
対数インターセプトは、図示の部品値を使って−3 dB 範囲で VR2
を使い調整可能です。正確な既知の CW 信号(望ましくはダイナミ
ック・レンジの下端近く)を加えて VR2 を調整して、スロープの
残留不確定性の影響を小さくします。例えば、インターセプトを−
80 dBm に移動するときは、−65 dBm のテスト・レベルを加えて、
VR2 を調節して 24 mV/dB の 0 より 15 dB 上の DC 出力(= 360 mV)
を発生するようにすることができます。
Rev. E
4.7
C2
0.01F
RSLOPE
12.1k
AD8310
52.3
C1
0.01F
INLO COMM OFLT VOUT
1
2
3
4
NC
NC = NO CONNECT
VOUT 100mV/dB
01084-034
dB  20 log10
1 M
1 M
スロープを新しい固定値に増加させて、入力変化の各デシベルに
対して出力変化を大きくすることもできます。この一般的な例は、
AD8310 の出力振幅をレールtoレール入力振幅を持つA/Dコンバー
タ(ADC)の入力レンジに合わせることです。あるいは、公称入力
レベルの制限が厳しく、レベル変化に対して高い感度が必要とさ
れるアプリケーションで全ダイナミック・レンジの一部のみ必要
な場合(例えば 20 dBだけ)にもこのような状況が発生します。もち
ろん、最大出力は負荷抵抗または 25 mAの最大出力電流定格また
は電源電圧により制限されます( 仕様のセクション参照)。
図 34.スロープを 100 mV/dB へ増加
抵抗 RSLOPE は次式に従って設定します。
－ 17/22 －
R SLOPE 
1
9.22 k
24 mV/dB
Slope
(10)
AD8310
出力フィルタ
最大のビデオ帯域幅すなわち高速な立ち上がり時間が要求される
アプリケーションの場合、BFIN ピンを未接続のままにして、漂遊
容量をなくすることが重要です。
公称出力ビデオ帯域幅 25 MHzは、グラウンド基準のコンデンサ
(CFILT)をBFINピンに接続することにより狭くすることができます(
図 35参照)。これは一般に出力リップル(正弦波信号のような対称
入力波形の入力周波数の 2 倍)を抑えるときに使われます。
AD8310
2A/dB
+4
VOUT
オフセット補償ループのハイパス・コーナー周波
数の下方移動
AC結合入力信号を使う通常の動作では、OFLTピンを未接続のま
まにしておく必要があります。信号パス内の約 1.5 mVの入力換算
DCオフセットは、内部オフセット制御ループを使ってゼロにする
ことができます。このループには、約 2 MHzのハイパス−3 dBコー
ナーがあります。低周波AC結合アプリケーションでは、このコー
ナー周波数を下げて、入力信号がオフセットと誤認されることを
防止することが必要です。OFLTにコンデンサを外付けすると、ハ
イパス・コーナーを任意の周波数に下げることができます(図 36参
照)。例えば、1 µFのコンデンサを使うと、3 dBコーナーは 60 Hz
に下がります。
3k
AD8310
BFIN
OFLT
図 35.ポスト復調ビデオ帯域幅の削減
COFLT
(SEE TEXT)
CFILT は次式を使って選択します。
C FILT 
1
2  3 k  VideoBandwidth   2.1 pF
図 36.オフセット制御ループのハイパス・コーナー周波数の下方移動
(11)
コーナー周波数は、次式で設定されます。
ビデオ帯域幅は一般に、最小入力周波数の約 1/10 の周波数に設定
します。これにより、復調後の対数出力の出力リップル(入力周波
数の 2 倍)を確実に除去されます。
多くのログ・アンプ・アプリケーションでは、ポスト復調フィル
タのコーナー周波数を下げて、出力リップルを小さくすると同時
に信号レベル変化に対して高速な応答時間を維持することが必要
になります。4 極アクティブ・フィルタの例は、AD8307 データシ
ートに記載してあります。
Rev. E
01084-036
CFILT = 1/(2  3k  VIDEO BANDWIDTH) – 2.1pF
01084-035
CFILT
f CORNER 
1
2  2625  COFLT 
ここで、COFLT は OFLT に接続するコンデンサ。
－ 18/22 －
(12)
AD8310
アプリケーション
AD8310 は多機能の使い易いデバイスです。外付け部品は少なく
て済み、その多くはAD8310 の使い方のセクションに示すシンプ
ルな接続を使って直ちに実現することができます。
5V
499
5V
NC
0.1F
SIGNAL
INPUT
AD8310
INLO COMM OFLT VOUT
1
01084-037
50
図 37.ケーブル・ドライバ・アプリケーションの出力応答
DC結合入力
DC 入力に対する応答を提供することが必要な場合もあります。
AD8310 は内部で DC 結合されているため、これを行えない理由は
ありません。ただし、差動入力は最初のステージを正しくバイア
スするため COM 電位より少なくとも 2 V 上に位置する必要があ
ります。通常、ソースはシングル・サイドのグラウンド基準信号
であるため、AD8310 の入力を正しく駆動するためにレベル・シ
フトとシングルエンドから差動への変換が必要です。
2
3
4
VOUT
499
2.5V
10k
0.1F
499
5V
1.87k
3.01k
01084-038
50
NC = NO CONNECT
図 38.DC 結合のログ・アンプ
このアプリケーションでは、AD8138 のオフセット電圧を調節す
る必要があります。AD8310 の内部オフセット補償回路は、公称
電圧約 1.9 V を OFLT ピンに加えることによりディスエーブルされ
ているため、AD8138 上の調整機能が両デバイスのオフセットを
実質的に調整しています。回路の入力をグラウンドに接続して調
整が行われるため、AD8138 の反転入力のゲイン抵抗(この例では
50 Ω ポテンショメータを使用)を AD8310 の出力電圧が最小になる
ように少し変えます。
調整の後、ダイナミック・レンジの下端が AD8138 の出力の広帯
域幅ノイズ(約 425 µV p-p)により制限されます。回路の非常に高速
なパルス応答が必要ない場合には、差動ローパス・フィルタを
AD8138 と AD8310 の間に挿入することができます。
図 38 に、電源中心(この例では 2.5 V)へのレベル・シフトとシング
ルエンドから差動への、AD8138 差動アンプを使った変換方法を
示します。4 本の 499 Ω抵抗でゲイン= 1 を設定しています。2.5 V
の出力同相モード(またはバイアス)電圧が、電源基準の抵抗分圧
器からAD8138 のVOCMピンへ 2.5 Vを加えることにより実現されて
います。 AD8138 の差動出力は、AD8310 の 1.1 kΩ入力インピーダ
ンスを直接駆動しています。
2.7
2.5
2.3
2.1
RSSI OUTPUT (V)
50
5
AD8138
10k
VOUT
6
INHI ENBL BFIN VPOS
ケーブルの駆動
AD8310
7
499
5V
3 V以上の電源電圧の場合、AD8310 はグラウンド接続の 100 Ω負
荷を 2.5 Vまで駆動することができます。50 Ωケーブルを駆動する
ときバック・ターミネーションが必要な場合、バック・ターミネ
ーションは出力に直列に接続する必要があります(図 37)。したが
って、負荷でのスロープは 12 mV/dBになります。場合によっては、
遠端に終端のないケーブルで動作することも可能です。この場合
にはスロープは小さくなりません。スロープをさらに大きくする
必要がある場合は、図 34に示す方式を使用することができます。
8
1.9
1.7
1.5
1.3
1.1
0.9
0.7
0.1
1
10
INPUT LEVEL (mV)
100
1000
01084-039
やや特化したアプリケーションの幾つかの例を次のセクションに
示します。その他のアプリケーションについては、AD8307 デー
タシートを参照してください(ピン配置は少し異なります)。
0.01F
図 39.DC 結合ログ・アンプ・アプリケーションの伝達関数
Rev. E
－ 19/22 －
AD8310
評価ボード
AD8310 の規定の高速性能をデモストレーションするために、注
意深くレイアウトされテストされた評価ボードを提供しています。
図 40に、評価ボードの回路図を示します。これは、図 27の基本接
続回路図に従っています。
コネクタINHI、INLO、VOUTは、SMAタイプです。電源とグラウ
ンドは、TP1 とTP2 のベクタ・ピンに接続されています。部品面
のレイアウトとシルクスクリーンを 図 41と 図 42に示します。
様々なセットアップに対するスイッチと部品の設定を表 6に示し
ます。詳細については、オーダー・ガイドを参照してください。
TP1
R5
0
VPOS
SW1
B
C3
OPEN
C2
0.01F
8
R4
0
7
R1
0
6
C5
OPEN
図 41.評価ボード部品面のレイアウト
5
INHI ENBL BFIN VPOS
R3
52.3
INLO
C4
0.01F
C1
0.01F
R2
0
AD8310
INLO COMM OFLT VOUT
1
2
TP2
3
4
C7
OPEN
R6
0
W1
VOUT
W2
C6
OPEN
R7
OPEN
01084-040
INHI
01084-041
A
01084-042
図 40.評価ボードの回路図
図 42.評価ボード部品面のシルクスクリーン
Rev. E
－ 20/22 －
AD8310
表 6.評価ボードのセットアップ・オプション
Component
Function
Default Condition
TP1, TP2
SW1
Supply and Ground Vector Pins.
Device Enable. When in Position A, the ENBL pin is connected to +VS,, and the AD8310 is in normal
operating mode. When in Position B, the ENBL pin is connected to ground, putting
the device into sleep mode.
SMA Connector Grounds. Connects common of INHI and INLO SMA connectors to ground. They can be used to
isolate the generator ground from the evaluation board ground. See Figure 28.
Input Interface. R3 (52.3 Ω) combines with the AD8310’s 1 kΩ input impedance to give an overall broadband input
impedance of 50 Ω. C1, C2, and the AD8310’s input impedance combine to set a high-pass input corner of 32 kHz.
Alternatively, R3, C1, and C2 can be replaced by an indicator and matching capacitors to form an input matching
network. See the Input Matching section for details.
RSSI (Video) Bandwidth Adjust. The addition of C3 (farads) lowers the RSSI bandwidth of the VLOG output
according to the following equation:
Not applicable
SW1 = A
R1/R4
C1, C2, R3
C3
R1 = R4 = 0 Ω
R3 = 52.3 Ω,
C1 = C2 = 0.01 µF
C3 = open
CFILT = 1/(2π × 3 kΩ Video Bandwidth) – 2.1 pF
C4, C5, R5
R6
W1, W2, C6, R7
C7
Rev. E
Supply Decoupling. The normal supply decoupling of 0.01 µF (C4) can be augmented by a larger capacitor in C5.
An inductor or small resistor can be placed in R5 for additional decoupling.
Output Source Impedance. In cable-driving applications, a resistor (typically 50 Ω or 75 Ω) can be placed in R6 to
give the circuit a back-terminated output impedance.
Output Loading. Resistors and capacitors can be placed in C6 and R7 to load-test VOUT. Jumper W1 and W2 are
used to connect or disconnect the loads.
Offset Compensation Loop. A capacitor in C7 reduces the corner frequency of the offset control loop in low
frequency applications.
－ 21/22 －
C4 = 0.01 µF,
C5 = open, R5 = 0
R6 = 0 Ω
C6 = R7 = open,
W1 = W2 = installed
C7 = open
AD8310
外形寸法
3.00
BSC
8
3.00
BSC
1
5
4.90
BSC
4
PIN 1
0.65 BSC
1.10 MAX
0.15
0.00
0.38
0.22
COPLANARITY
0.10
0.23
0.08
8°
0°
0.80
0.60
0.40
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-187-AA
図 43.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Branding
AD8310ARM
AD8310ARM-REEL7
AD8310ARMZ 1
AD8310ARMZ-REEL71
AD8310-EVAL
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
8-Lead MSOP, Tube
8-Lead MSOP, 7 Tape and Reel
8-Lead MSOP, Tube
8-Lead MSOP, 7 Tape and Reel
Evaluation Board
RM-8
RM-8
RM-8
RM-8
J6A
J6A
J6A
J6A
1
Z = 鉛フリー・デバイス。
Rev. E
－ 22/22 －