中文数据手册

3.3 V、200 Mbps、半双工和
全双工、高速M-LVDS收发器
ADN4691E/ADN4693E/ADN4696E/ADN4697E
产品特性
功能框图
多点LVDS收发器(低电压差分信号驱动器和接收器对)
开关速率：200 Mbps (100 MHz)
支持的总线负载：30 Ω至55 Ω
2类接收器可供选择
1类(ADN4691E/ADN4693E)：迟滞为25 mV
2类(ADN4696E/ADN4697E)：100 mV阈值失调，可提供开
路和总线空闲故障安全功能
符合M-LVDS的TIA/EIA-899标准
M-LVDS总线上的无毛刺上电/关断
驱动器输出转换时间可控
共模范围：−1 V至+3.4 V，允许在2 V接地噪声下进行通信
禁用或关断时驱动器输出处于高阻抗状态
总线引脚提供增强型ESD保护
空气放电：±15 kV HBM(人体模型)
接触放电：±8 kV HBM(人体模型)
空气放电：±10 kV IEC 61000-4-2
接触放电：±8 kV IEC 61000-4-2
工作温度范围：−40°C至+85°C
提供8引脚(ADN4691E/ADN4696E)和14引脚
(ADN4693E/ADN4697E) SOIC封装
VCC
ADN4691E/
ADN4696E
RO
R
RE
A
B
DE
D
10355-001
DI
GND
图1.
VCC
ADN4693E/
ADN4697E
RO
R
A
B
RE
DE
D
GND
Z
Y
10355-002
DI
图2.
应用
背板和电缆多点数据传输
多点时钟分配
低功耗、高速替代器件，可缩短RS-485链路
网络和无线基站基础设施
概述
ADN4691E/ADN4693E/ADN4696E/ADN4697E都是多点低
电压差分信号(M-LVDS)收发器(驱动器和接收器对)，工作
速率最高可达200 Mbps (100 MHz)。接收器可在−1 V至+3.4 V
的共模电压范围内利用低至50 mV的差分输入检测总线状
态。总线引脚上提供最高可达±15 kV的ESD保护。这些器件
遵循M-LVDS的TIA/EIA-899标准，为TIA/EIA-644 LVDS器件
添加了额外的多点能力。
ADN4691E/ADN4693E是1类接收器，具有25 mV迟滞，因此
缓慢变化的信号或输入损耗不至于引起输出振荡。
ADN4696E/ADN4697E是具有失调阈值的2类接收器，可在
总线处于空闲状态(总线空闲故障安全)或输入端断开(开路
故障安全)时保证输出状态。
这 些 器 件 提 供 8引 脚 SOIC封 装 半 双 工 配 置 (ADN4691E/
ADN4696E)或14引脚SOIC封装全双工配置(ADN4693E/
ADN4697E)。ADN469xE器件的选型表如表1所示。
表1. ADN469xE选型表
产品型号
ADN4690E
ADN4691E
ADN4692E
ADN4693E
ADN4694E
ADN4695E
ADN4696E
ADN4697E
接收器
1类
1类
1类
1类
2类
2类
2类
2类
数据速率
100 Mbps
200 Mbps
100 Mbps
200 Mbps
100 Mbps
100 Mbps
200 Mbps
200 Mbps
SOIC
8引脚
8引脚
14引脚
14引脚
8引脚
14引脚
8引脚
14引脚
产品型号
半
半
全
全
半
全
半
全
Rev. A
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2011–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADN4691E/ADN4693E/ADN4696E/ADN4697E
目录
产品特性 ........................................................................................ 1
应用.................................................................................................. 1
功能框图 ......................................................................................... 1
概述.................................................................................................. 1
修订历史.................................................................................... 2
技术规格 ......................................................................................... 3
接收器输入阈值测试电压 ..................................................... 4
时序规格.................................................................................... 5
绝对最大额定值............................................................................ 6
热阻 ............................................................................................ 6
ESD警告..................................................................................... 6
引脚配置和功能描述 ................................................................... 7
典型性能参数 ................................................................................ 8
测试电路和开关特性 ................................................................. 11
驱动器电压和电流测量 ....................................................... 11
驱动器时序测量..................................................................... 12
接收器时序测量..................................................................... 13
工作原理 ....................................................................................... 14
半双工/全双工操作............................................................... 14
三态总线连接 ......................................................................... 14
真值表 ...................................................................................... 14
无毛刺上电/关断 ................................................................... 15
故障状况.................................................................................. 15
接收器输入阈值/故障安全.................................................. 15
应用信息 ....................................................................................... 16
外形尺寸 ....................................................................................... 17
订购指南.................................................................................. 17
修订历史
2012年3月—修订版0至修订版A
增加ADN4691E和ADN4693E...............................................通篇
更改“产品特性”部分、“概述”部分和表1................................ 1
表2中增加1类接收器参数 .......................................................... 3
增加表3；重新排序 ..................................................................... 4
表5中增加1类接收器参数 .......................................................... 5
增加表7 ........................................................................................... 6
更改表8 ........................................................................................... 7
更改图33 ....................................................................................... 13
增加表12 ....................................................................................... 14
更改“接收器输入阈值/故障安全”部分和图36..................... 15
更改“订购指南”............................................................................ 17
2011年12月—修订版0：初始版
Rev. A | Page 2 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
技术规格
除非另有说明，VCC = 3.0 V至3.6 V，RL = 50 Ω，TA = TMIN至TMAX。 1
表2.
参数
驱动器
差分输出
差分输出电压幅度
∆|VOD|互补输出状态
共模输出电压(稳态)
ΔVOC(SS)互补输出状态
峰峰值VOC
最大稳态开路输出电压
电压过冲
低至高
高至低
输出电流
短路
高阻抗状态，仅驱动器
关断
输出电容
差分输出电容
输出电容平衡(CY/CZ)
逻辑输入(DI、DE)
输入高电压
输入低电压
输入高电流
输入低电流
接收器
差分输入
差分输入阈值电压
1类接收器(ADN4691E、ADN4693E)
2类接收器(ADN4696E、ADN4697E)
输入迟滞
1类接收器(ADN4691E、ADN4693E)
2类接收器(ADN4696E、ADN4697E)
差分输入电压幅度
输入电容
符号
最小值
|VOD|
∆|VOD|
VOC(SS)
480
−50
0.8
−50
OC(SS)
典型值 最大值 单位
VOC(PP)
VA(O)、VB(O)、 0
VY(O)或VZ(O)
测试条件/注释
650
+50
1.2
+50
150
2.4
mV
mV
V
mV
mV
V
参见图19
参见图19
参见图20、图23
参见图20、图23
参见图20、图23
参见图21
1.2VSS
V
V
参见图24、图27
参见图24、图27
VPH
VPL
−0.2VSS
|IOS|
IOZ
−15
24
+10
mA
µA
IO(OFF)
−10
+10
µA
CYZ
CY/Z
2.5
1.01
pF
0.99
参见图22
–1.4 V ≤(VY或VZ)≤ 3.8 V，
其他输出 = 1.2 V
–1.4 V ≤(VY或VZ)≤ 3.8 V，
其他输出 = 1.2 V，0 V ≤ VCC ≤ 1.5 V
VI = 0.4 sin(30e6πt) V + 0.5 V，
2
其他输出 = 1.2 V，DE = 0 V
VAB = 0.4 sin(30e6πt) V，2DE = 0 V
VIH
VIL
IIH
IIL
2
GND
0
0
VCC
0.8
10
10
V
V
µA
µA
VIH = 2 V
VIL = 0.8 V
VTH
VTH
−50
50
+50
150
mV
mV
参见表3、图36
参见表4、图36
mV
mV
V
pF
VI = 0.4 sin(30e6πt) V + 0.5 V，
CY or CZ
VHYS
VHYS
|VID|
CA或CB
3
pF
25
0
0.05
VCC
3
pF
其他输入 = 1.2 V
VAB = 0.4 sin(30e6πt) V2
V
V
µA
IOH = –8 mA
IOL = 8 mA
VO = 0 V或3.6 V
V
V
µA
µA
VIH = 2 V
VIL = 0.8 V
2
差分输入电容
输入电容平衡(CA/CB)
逻辑输出RO
输出高电压
输出低电压
高阻抗输出电流
逻辑输入RE
输入高电压
输入低电压
输入高电流
输入低电流
CAB
CA/B
0.99
2.5
1.01
VOH
VOL
IOZ
2.4
−10
0.4
+15
VIH
VIL
IIH
IIL
2
GND
−10
−10
VCC
0.8
0
0
Rev. A | Page 3 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
参数
总线输入/输出
输入电流
A(接收器或禁用驱动器的收发器)
IA
0
−20
−32
0
−20
−32
−4
32
+20
0
32
+20
0
+4
µA
µA
µA
µA
µA
µA
µA
0
−20
−32
0
−20
−32
−4
32
+20
0
32
+20
0
+4
µA
µA
µA
µA
µA
µA
µA
pF
3
1.01
pF
22
4
24
13
mA
mA
mA
mA
IB
差分(接收器或禁用驱动器的收发器)
关断输入电流
A(接收器或收发器)
IAB
IA(OFF)
IB(OFF)
差分(接收器或收发器)
输入电容(禁用驱动器的收发器)
IAB(OFF)
CA or CB
差分输入电容(禁用驱动器的收发器)
输入电容平衡(CA/CB)(禁用驱动器的收发器)
CAB
CA/B
电源
电源电流
仅驱动器使能
驱动器和接收器均禁用
驱动器和接收器均使能
仅接收器使能
2
最小值
B(接收器或禁用驱动器的收发器)
B(接收器或收发器)
1
符号
典型值 最大值 单位
5
0.99
测试条件/注释
VB = 1.2 V, VA = 3.8 V
VB = 1.2 V, VA = 0 V或2.4 V
VB = 1.2 V, VA = −1.4 V
VA = 1.2 V, VB = 3.8 V
VA = 1.2 V, VB = 0 V或2.4 V
VA = 1.2 V, VB = −1.4 V
VA = VB, 1.4 V ≤ VA ≤ 3.8 V
0 V ≤ VCC ≤ 1.5 V
VB = 1.2 V, VA = 3.8 V
VB = 1.2 V, VA = 0 V或2.4 V
VB = 1.2 V, VA = −1.4 V
VA = 1.2 V, VB = 3.8 V
VA = 1.2 V, VB = 0 V或2.4 V
VA = 1.2 V, VB = −1.4 V
VA = VB, 1.4 ≤ VA ≤ 3.8 V
VI = 0.4 sin(30e6πt) V + 0.5 V，2
其他输入 = 1.2 V，DE = 0 V
VAB = 0.4 sin(30e6πt) V,2 DE = 0 V
DE = 0 V
ICC
13
1
16
4
DE, RE = VCC, RL = 50 Ω
DE = 0 V, RE= VCC, RL= 空载
DE = VCC, RE = 0 V, RL = 50 Ω
DE, RE = 0 V, RL = 50 Ω
所有典型值在VCC = 3.3 V和TA = 25°C的条件下测得。
HP4194A阻抗分析仪(或等效设备)。
接收器输入阈值测试电压
RE = 0 V，H = 高电平，L = 低电平
表3. 1类接收器的测试电压
施加的电压
V A (V)
V B (V)
2.4
0
0
2.4
3.8
3.75
3.75
3.8
−1.35
−1.4
−1.4
−1.35
差分输入电压
V ID (V)
2.4
−2.4
0.05
−0.05
0.05
−0.05
共模输入电压
V IC (V)
1.2
1.2
3.775
3.775
−1.375
−1.375
Rev. A | Page 4 of 20
接收器输出
RO (V)
H
L
H
L
H
L
ADN4691E/ADN4693E/ADN4696E/ADN4697E
表4. 2类接收器的测试电压
VA (V)
+2.4
0
+3.8
+3.8
−1.25
−1.35
施加的电压
VB (V)
0
+2.4
+3.65
+3.75
−1.4
−1.4
差分输入电压
VID (V)
+2.4
−2.4
+0.15
+0.05
+0.15
+0.05
共模输入电压
VIC (V)
+1.2
+1.2
+3.725
+3.775
−1.325
−1.375
接收器输出
RO (V)
H
L
H
L
H
L
时序规格
除非另有说明，VCC = 3.0 V至3.6 V，TA = TMIN至TMAX。 1
表5.
参数
驱动器
最大数据速率
传播延迟
差分输出上升/下降时间
脉冲偏斜|tPHL – tPLH|
器件间偏斜 2
周期抖动，RMS(1个标准偏差)3
峰峰值抖动3, 5
从高电平开始的禁用时间
从低电平开始的禁用时间
到高电平的使能时间
到低电平的使能时间
接收器
传播延迟
上升/下降时间
脉冲偏斜|tRPHL – tRPLH|
1类接收器(ADN4691E、ADN4693E)
2类接收器(ADN4696E、ADN4697E)
器件间偏斜2
周期抖动，RMS(1个标准偏差)3
峰峰值抖动3, 5
1类接收器(ADN4691E、ADN4693E)
2类接收器(ADN4696E、ADN4697E)
从高电平开始的禁用时间
从低电平开始的禁用时间
到高电平的使能时间
到低电平的使能时间
1
2
3
4
5
6
7
8
符号
tPLH, tPHL
tR, tF
tSK
tSK(PP)
tJ(PER)
tJ(PP)
tPHZ
tPLZ
tPZH
tPZL
tRPLH, tRPHL
tR, tF
tSK
tSK(PP)
tJ(PER)
tJ(PP)
tJ(PP)
tRPHZ
tRPLZ
tRPZH
tRPZL
最小值 典型值 最大值 单位
200
1
1
2.4
1.6
100
1
3
130
7
7
7
7
Mbps
ns
ns
ps
ns
ps
ps
ns
ns
ns
ns
4
6
2.3
ns
ns
100
300
4
300
500
1
7
ps
ps
ns
ps
300
700
ps
450
800
10
10
15
15
ps
ns
ns
ns
ns
1.5
0
2
30
2
1
测试条件/注释
参见图24、图27
参见图24、图27
参见图24、图27
参见图24、图27
100 MHz时钟输入4(参见图26)
200 Mbps 215 − 1 PRBS输入6(参见图29)
参见图25、图28
参见图25、图28
参见图25、图28
参见图25、图28
CL = 15 pF(参见图30、图33)
CL = 15 pF(参见图30、图33)
CL = 15 pF(参见图30、图33)
CL = 15 pF(参见图30、图33)
100 MHz时钟输入7(参见图32)
200 Mbps 215 − 1 PRBS输入8(参见图35)
参见图31、图34
参见图31、图34
参见图31、图34
参见图31、图34
所有典型值在VCC = 3.3 V和TA = 25°C的条件下测得。
tSK(PP)定义为两个器件任意指定的引脚之间的传播延迟之差。该规格适用于相同VCC和温度条件下具有同样封装和测试电路的器件。
通过设计和特性保证抖动参数。数值不包括激励抖动。
tR = tF = 0.5 ns(10%至90%)，通过30,000个样本测得。
峰峰值抖动规格包括脉冲偏斜(tSK)导致的抖动。
tR = tF = 0.5 ns(10%至90%)，测量100,000个样本测得。
|VID| = 400 mV(ADN4696E、ADN4697E)，Vic = 1.1 V，tR = tF = 0.5 ns(10%至90%)，通过30,000个样本测得。
|VID| = 400 mV(ADN4696E、ADN4697E)，Vic = 1.1 V，tR = tF = 0.5 ns(10%至90%)，通过100,000个样本测得。
Rev. A | Page 5 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
绝对最大额定值
除非另有说明，TA = TMIN至TMAX。
热阻
表6.
参数
VCC
数字输入电压(DE、RE、DI)
接收器输入(A、B)电压
半双工(ADN4691E、ADN4696E)
全双工(ADN4693E、ADN4697E)
接收器输出电压(RO)
驱动器输出(A、B、Y、Z)电压
ESD额定值(A、B、Y、Z引脚)
HBM(人体模型)
空气放电
接触放电
空气放电：IEC 61000-4-2
接触放电：IEC 61000-4-2
ESD额定值(其他引脚，HBM)
ESD额定值(所有引脚)
FICDM
机器模型
工作温度范围
存储温度范围
θJA针对最差条件，即器件焊接在电路板上实现表贴封装。
额定值
−0.5 V至+4 V
−0.5 V至+4 V
表7. 热阻
封装类型
8引脚 SOIC
14引脚 SOIC
−1.8 V至+4 V
−4 V至+6 V
−0.3 V至+4 V
−1.8 V至+4 V
θJA
121
86
单位
°C/W
°C/W
ESD警告
ESD(静电放电)敏感器件。
±15 kV
±8 kV
±10 kV
±8 kV
±4 kV
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
±1.25 kV
±400 V
−40°C至+85°C
−65°C至+150°C
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
Rev. A | Page 6 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
引脚配置和功能描述
RE 3
DE 4
RE 2
DE 3
DI 4
ADN4693E/
ADN4697E
TOP VIEW
(Not to Scale)
13 VCC
12 A
11 B
ADN4691E/
ADN4696E
8
VCC
7
B
GND 6
9
Y
TOP VIEW
(Not to Scale)
6
A
GND 7
8
NC
5
GND
DI 5
10355-003
RO 1
14 VCC
10 Z
NC = NO CONNECT
10355-004
NC 1
RO 2
图4. ADN4693E/ADN4697E引脚配置
图3. ADN4691E/ADN4696E引脚配置
表8. 引脚功能描述
ADN4691E/
ADN4696E
引脚编号
1
ADN4693E/
ADN4697E
引脚编号
2
引脚名称
RO
2
3
RE
3
4
DE
4
5
DI
5
N/A
N/A
6
N/A
7
N/A
8
N/A
6, 7
9
10
N/A
12
N/A
11
13, 14
1, 8
GND
Y
Z
A
A
B
B
VCC
NC
说明
接收器输出。1类接收器(ADN4691E/ADN4693E)，使能时：
如果A − B ≥ 50 mV，则RO = 逻辑高电平。如果A − B ≤ −50 mV，则RO = 逻辑低电平。
2类接收器(ADN4696E/ADN4697E)，使能时：
如果A − B ≥ 150 mV，则RO = 逻辑高电平。如果A − B ≤ 50 mV，则RO = 逻辑低电平。
未在这些条件之外定义接收器输出。
接收器输出使能。此引脚上为逻辑低电平时，使能接收器输出RO。
此引脚上为逻辑高电平，则RO置于高阻抗状态。
驱动器输出使能。此引脚上为逻辑高电平时，使能驱动器差分输出。
此引脚上为逻辑低电平时，则驱动器差分输出置于高阻抗状态。
驱动器输入。半双工(ADN4691E/ADN4696E)，使能时：
如果DI上为逻辑低电平，则强制A变为低电平、B变为高电平；如果DI上为逻辑高电平，
则强制A变为高电平而B变为低电平。
全双工(ADN4693E/ADN4697E)，使能时：
如果DI上为逻辑低电平，则强制Y变为低电平、Z变为高电平；如果DI上为逻辑高电平，
则强制Y变为高电平而Z变为低电平。
地。
同相驱动器输出Y。
反相驱动器输出Z。
同相接收器输入A和同相驱动器输出A。
同相接收器输入A。
反相接收器输入B和反相驱动器输出B。
反相接收器输入B。
电源(3.3 V ± 0.3 V)。
不连接。请勿连接到这些引脚。
Rev. A | Page 7 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
典型性能参数
18
DRIVER
14
12
10
8
6
RECEIVER (VID = 250mV, VIC = 1V)
4
0
20
40
60
80
100
120
FREQUENCY (MHz)
–20
–25
–30
–35
–40
–45
–50
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
RECEIVER HIGH LEVEL OUTPUT VOLTAGE, VOH (V)
2.0
DIFFERENTIAL OUTPUT VOLTAGE, VOD (V)
20
18
SUPPLY CURRENT, ICC (mA)
–15
图8. 接收器输出电流与输出电压的关系(输出高电平)(TA = 25°C)
图5. 电源电流(ICC )与频率的关系
(VCC = 3.3 V，TA = 25°C；接收器VID = 250 mV，VIC = 1 V)
DRIVER
16
14
12
10
RECEIVER (VID = 250mV, VIC = 1V)
8
6
4
0
–50
–30
–10
10
30
50
70
90
TEMPERATURE (°C)
图6. 电源电流与温度的关系
(数据速率 = 200 Mbps，VCC = 3.3 V；接收器VID = 250 mV，VIC = 1 V)
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0
10355-006
2
0
2.4
DRIVER PROPAGATION DELAY (ns)
VCC = 3V
VCC = 3.3V
VCC = 3.6V
30
25
20
15
10
5
0
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
RECEIVER LOW LEVEL OUTPUT VOLTAGE, VOL (V)
4.0
4
6
8
10
12
14
图9. 驱动器差分输出电压与输出电流的关系(VCC = 3.3 V，TA = 25°C)
40
35
2
OUTPUT CURRENT, IO (mA)
2.2
tPHL
tPLH
2.0
1.8
1.6
1.4
1.2
1.0
–40
10355-007
RECEIVER LOW LEVEL OUTPUT CURRENT, IOL (mA)
–10
10355-009
0
10355-005
2
VCC = 3.0V
VCC = 3.3V
VCC = 3.6V
–5
–20
0
20
40
60
TEMPERATURE, TA (°C)
图10. 驱动器传播延迟与温度的关系
(数据速率 = 2 Mbps，VCC = 3.3 V)
图7. 接收器输出电流与输出电压的关系(输出低电平)(TA = 25°C)
Rev. A | Page 8 of 20
80
10355-010
SUPPLY CURRENT, ICC (mA)
16
0
10355-008
RECEIVER HIGH LEVEL OUTPUT CURRENT (mA)
20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
120
5.0
4.5
4.0
3.5
3.0
2.5
2.0
–50
–30
–10
10
30
50
70
90
TEMPERATURE, TA (°C)
80
60
40
20
0
–50
10
30
50
70
90
2.5
2.0
1.5
1.0
0.5
50
60
70
80
90
100
FREQUENCY (MHz)
5
4
3
2
1
0
0
ADDED RECEIVER PEAK–TO–PEAK JITTER (ps)
100
80
60
40
60
80
100
120
140
160
180
DATA RATE (Mbps)
200
10355-013
20
40
60
80
100
120
图15. 接收器抖动(周期)与频率的关系
(VCC = 3.3 V，TA = 25°C，VID = 400 mV)
120
20
40
FREQUENCY (MHz)
图12. 驱动器抖动(周期)与频率的关系
(VCC = 3.3 V，TA = 25°C，时钟输入)
0
20
800
700
600
500
400
300
200
100
0
–50
–30
–10
10
30
50
70
90
TEMPERATURE (°C)
图16. 接收器抖动(峰峰值)与温度的关系
(数据速率 = 200 Mbps，VCC = 3.3 V，VID = 400 mV，
VIC = 1.1 V，PRBS 2 15 – 1输入)
图13. 驱动器抖动(峰峰值)与数据速率的关系
(VCC = 3.3 V，TA = 25°C，PRBS 2 15 – 1输入)
Rev. A | Page 9 of 20
10355-016
40
10355-012
30
6
10355-015
ADDED RECEIVER PERIOD JITTER (ps)
7
0
20
ADDED DRIVER PEAK-TO-PEAK JITTER (ps)
–10
图14. 驱动器抖动(峰峰值)与温度的关系
(数据速率 = 200 Mbps，VCC = 3.3 V，PRBS 2 15 – 1输入)
3.0
0
–30
TEMPERATURE, TA (°C)
图11. 接收器传播延迟与温度的关系
(数据速率 = 2 Mbps，VCC = 3.3 V，VID = 400 mV，VIC = 1.1 V)
ADDED DRIVER PERIOD JITTER (ps)
100
10355-014
5.5
ADDED DRIVER PEAK-TO-PEAK JITTER (ps)
tRPLH
tRPHL
10355-011
RECEIVER PROPAGATION DELAY (ns)
6.0
10355-018
10355-017
500mV/DIV
200mV/DIV
ADN4691E/ADN4693E/ADN4696E/ADN4697E
1ns/DIV
2.5ns/DIV
图17. ADN4696E驱动器输出眼图
(数据速率 = 200 Mbps，PRBS 2 15 – 1输入，RL = 50 Ω)
图18. ADN4696E接收器输出眼图
(数据速率 = 200 Mbps，PRBS 2 15 – 1输入，CL = 15 pF)
Rev. A | Page 10 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
测试电路和开关特性
驱动器电压和电流测量
A/Y
3.32kΩ
VOD
DI
IOS
VCC
49.9Ω
+
3.32kΩ
B/Z
A/Y
VTEST –1V TO +3.4V
S1
DI
S2
–
10355-022
10355-019
NOTES
1. 1% TOLERANCE FOR ALL RESISTORS
图19. 共模范围内的驱动器电压测量
A/Y
C1
1pF
–1V OR +3.4V
VTEST
B/Z
图22. 驱动器短路
R1
24.9Ω
A/Y
≈1.3V
B/Z
≈0.7V
DI
C3
2.5pF VOC
VOC
NOTES
1. C1, C2, AND C3 ARE 20% AND INCLUDE PROBE/STRAY
CAPACITANCE LESS THAN 2cm FROM DUT.
2. R1 AND R2 ARE 1%, METAL FILM, SURFACE MOUNT,
LESS THAN 2cm FROM DUT.
10355-020
C2
1pF
图23. 驱动器共模输出电压(稳态)
VCC
A/Y
S2
VA(O), VB(O),
VY(O) OR VZ(O)
R1
1.62kΩ
±1%
10355-021
DE B/Z
∆VOC(SS)
NOTES
1. INPUT PULSE GENERATOR: 500kHz; 50% ± 5% DUT Y CYCLE; tR, tF ≤1ns.
2. VOC(PP) MEASURED ON TEST EQUIPMENT WITH –3dB BANDWIDTH ≥1GHz.
图20. 驱动器共模输出电压测量
S1
VOC(PP)
图21. 最大稳态输出电压测量
Rev. A | Page 11 of 20
10355-023
R2
24.9Ω
B/Z
ADN4691E/ADN4693E/ADN4696E/ADN4697E
驱动器时序测量
VCC
C3
0.5pF OUT
0V
B/Z
tPLH
tPHL
90% VSS
OUT
10355-024
NOTES
1. C1, C2, AND C3 ARE 20% AND INCLUDE PROBE/STRAY
CAPACITANCE LESS THAN 2cm FROM DUT.
2. R1 IS 1%, METAL FILM, SURFACE MOUNT,
LESS THAN 2cm FROM DUT.
0% VSS
90% VSS
0V
0V
10% VSS
VPH
10% VSS
tR
图24. 驱动器时序测量
VPL
tF
NOTES
1. INPUT PULSE GENERATOR: 500kHz; 50% ± 5% DUT Y CYCLE; tR, tF ≤1ns.
2. MEASURED ON TEST EQUIPMENT WITH –3dB BANDWIDTH ≥1GHz.
VCC
C1
1pF
A/Y
DI
DE
C4
0.5pF OUT
R2
24.9Ω
B/Z
图27. 驱动器传播延迟、上升/下降时间和电压过冲
R1
24.9Ω
VCC
C3
2.5pF
DE
C2
1pF
0.5VCC
tPZL
tPLZ
10355-025
OUT
(DI = 0V)
0V
–0.1V
–0.1V
~ –0.6V
tPZH
图25. 驱动器使能/禁用时序
tPHZ
~ 0.6V
OUT
(DI = VCC)
VCC
VCC/2
0.5VCC
0V
NOTES
1. C1, C2, C3, AND C4 ARE 20% AND INCLUDE PROBE/STRAY
CAPACITANCE LESS THAN 2cm FROM DUT.
2. R1 AND R2 ARE 1%, METAL FILM, SURFACE MOUNT,
LESS THAN 2cm FROM DUT.
INPUT
(CLOCK)
0.5VCC
VSS
C2
1pF
S1
0.5VCC
DI
R1
50Ω
10355-027
DI
0.1V
0.1V
0V
VCC/2
NOTES
1. INPUT PULSE GENERATOR: 500kHz; 50% ± 5% DUT Y CYCLE; tR, tF ≤1ns.
2. MEASURED ON TEST EQUIPMENT WITH –3dB BANDWIDTH ≥1GHz.
0V
1/f0
10355-028
C1
1pF
A/Y
图28. 驱动器使能/禁用时序
OUTPUT
VA – VB
OR
VY – VZ
(IDEAL)
VCC
0V
0V
INPUT
(PRBS)
0.5VCC
0V
1/f0
OUTPUT
VA – VB
OR
VY – VZ
(ACTUAL )
0.5VCC
VA – VB
OR
VY – VZ
0V
OUTPUT
0V
VA – VB
OR
VY – VZ
tc(n)
0V
0V
tJ(PP)
NOTES
1. INPUT PULSE GENERATOR: AGILENT 8304A STIMULUS SYSTEM;
200Mbps; 215 – 1PRBS.
2. MEASURED USING TEK TDS6604 WITH TDSJIT3 SOFTWARE.
图29. 驱动器峰峰值抖动特性
图26. 驱动器周期抖动特性
Rev. A | Page 12 of 20
10355-029
NOTES
1. INPUT PULSE GENERATOR: AGILENT 8304A STIMULUS SYSTEM;
100MHz; 50% ± 1% DUTY CYCLE.
2. MEASURED USING TEK TDS6604 WITH TDSJIT3 SOFTWARE.
10355-026
tJ(PER) = |tc(n) – 1/f0|
ADN4691E/ADN4693E/ADN4696E/ADN4697E
接收器时序测量
A
RO
VID
B
RE
CL
15pF
VA
VOUT
10355-030
VB
图30. 接收器时序测量
1.4V
A
B
RE
VOH
CL
15pF
RE INPUT
VOUT
0V
tRPHL
RL
499Ω
RO
1.0V
1.2V
0V
VID
VTEST
tRPLH
90%
90%
VOUT
0.5VCC
10%
VOL
0.5VCC
10%
tF
tR
NOTES
1. INPUT PULSE GENERATOR: 50MHz; 50% ± 5% DUTY CYCLE; tR, tF ≤1ns.
2. MEASURED ON TEST EQUIPMENT WITH –3dB BANDWIDTH ≥1GHz.
10355-031
NOTES
1. CL IS 20% AND INCLUDES PROBE/STRAY
CAPACITANCE < 2cm FROM DUT.
2. RL IS 1% METAL FILM, SURFACE MOUNT, <2cm FROM DUT.
10355-033
NOTES
1. CL IS 20%, CERAMIC, SURFACE MOUNT, AND INCLUDES
PROBE/STRAY CAPACITANCE < 2cm FROM DUT.
图33. 接收器传播延迟和上升/下降时序
图31. 接收器使能/禁用时序
VCC
INPUT
(VA – VB)
RE INPUT
0V
0.5VCC
0.5VCC
0V
tRPZL
1/f0
tRPLZ
VOUT
(VTEST = VCC)
(A = 1V)
VOH
OUTPUT
(IDEAL)
0.5VCC
0.5VCC
0.5VCC
tRPZH
VOL
VOUT
(VTEST = 0V)
(A = 1.4V)
1/f0
VCC
VOL + 0.5V
VOL
tRPHZ
0.5VCC
VOH – 0.5V
VOH
OUTPUT
(ACTUAL)
0.5VCC
NOTES
1. INPUT PULSE GENERATOR: 500kHz; 50% ± 5% DUT Y CYCLE; tR, tF ≤1ns.
0.5VCC
10355-034
0V
VOH
图34. 接收器使能/禁用时序
VOL
tc(n)
VA
tJ(PER) = |tc(n) – 1f0|
VB
VOH
OUTPUT
0.5VCC
0.5VCC
VOL
tJ(PP)
NOTES
1. INPUT PULSE GENERATOR: AGILENT 8304A STIMULUS SYSTEM;
200Mbps; 215 – 1PRBS.
2. MEASURED USING TEK TDS6604 WITH TDSJIT3 SOFTWARE.
图35. 接收器峰峰值抖动特性
Rev. A | Page 13 of 20
10355-035
图32. 接收器周期抖动特性
INPUT
(PRBS)
10355-032
NOTES
1. INPUT PULSE GENERATOR: AGILENT 8304A STIMULUS SYSTEM;
100MHz; 50% ± 1% DUTY CYCLE.
2. MEASURED USING TEK TDS6604 WITH TDSJIT3 SOFTWARE.
ADN4691E/ADN4693E/ADN4696E/ADN4697E
工作原理
ADN4691E/ADN4693E/ADN4696E/ADN4697E收发器均能
高速(数据速率最高可达200 Mbps)发送和接收多点、低电压
差分信号(M-LVDS)。各器件均内置差分线路驱动器和差分
线路接收器，允许各器件发送和接收数据。
多点LVDS允许在两个以上节点之间进行双向通信，在现
有LVDS低电压差分信号传输方式的基础上加以扩展。
M-LVDS总线上最多可连接32个节点。
半双工/全双工操作
半双工操作允许收发器进行发送或接收，但无法同时收
发。但全双工操作可让收发器同时进行发送和接收。
ADN4691E/ADN4696E是半双工器件，驱动器和接收器共
享差分总线终端。ADN4693E/ADN4697E是全双工器件，
具有专用的驱动器输出引脚和接收器输入引脚。图37和图38
分别显示典型的M-LVDS半双工和全双工总线拓扑结构。
三态总线连接
通过禁用驱动器或接收器，可将器件的输出置于高阻抗状
态。这样便允许将多个驱动器输出连接至一个M-LVDS总
线。请注意，每条总线上一次只能使能一个驱动器，但可
以同时使能多个接收器。
可使用驱动器使能引脚(DE)来使能或禁用驱动器。拉高DE
则使能驱动器输出，拉低DE则将驱动器输出置于高阻抗状
态。类似地，低电平有效接收器使能引脚(RE)控制接收
器。拉低RE则使能接收器，拉高RE则将接收器输出置于
高阻抗状态。
各种条件下的驱动器和接收器输出状态真值表如表10、
表11、表12和表13所示。
真值表
驱动器，半双工(ADN4691E/ADN4696E)
表10. 发送(缩略语见表9)
输入
电源
是
是
是
是
是
≤1.5 V
DE
H
H
H
L
NC
X
输出
DI
H
L
NC
X
X
X
A
H
L
L
Z
Z
Z
B
L
H
H
Z
Z
Z
驱动器，全双工(ADN4693E/ADN4697E)
表11. 发送(缩略语见表9)
输入
电源
是
是
是
是
是
≤1.5 V
DE
H
H
H
L
NC
X
输出
DI
H
L
NC
X
X
X
Y
H
L
L
Z
Z
Z
Z
L
H
H
Z
Z
Z
A−B
RE
输出
RO
≥50 mV
≤−50 mV
−50 mV < A − B < 50 mV
NC
X
X
X
L
L
L
L
H
NC
X
H
L
I
I
Z
Z
Z
1类接收器(ADN4691E/ADN4693E)
表12. 接收(缩略语见表9)
输入
电源
是
是
是
是
是
是
否
表9. 真值表缩略语
缩略语
H
L
X
I
Z
NC
说明
高电平
低电平
无关
不确定
高阻抗(关)
不连接
2类接收器(ADN4696E/ADN4697E)
表13. 接收(缩略语见表9)
输入
电源
是
是
是
是
是
是
否
Rev. A | Page 14 of 20
A−B
≥150 mV
≤50 mV
50 mV < A − B < 150 mV
NC
X
X
X
输出
RE
L
L
L
L
H
NC
X
RO
H
L
I
L
Z
Z
Z
ADN4691E/ADN4693E/ADN4696E/ADN4697E
为了尽可能避免在增加节点时对总线造成中断，器件的
M-LVDS输出在器件上电或关断时保持无毛刺。该特性允
许将器件插入现场M-LVDS总线，因为器件完全上电之前
不会开启总线输出。此外，器件关断时，所有输出均处于
高阻抗状态。
2类接收器(ADN4696E/ADN4697E)具有开路和总线空闲故
障安全特性。输入阈值偏移100 mV，以便总线空闲或接收器
输入端开路时，接收器输出为逻辑低电平。
两类接收器的不同接收器阈值如图36所示。各条件下的接
收器输出状态如表12和表13所示。
ADN4691E/ADN4693E/ADN4696E/ADN4697E具有短路电
流保护功能，当总线短路时可保护器件不受故障条件的影
响。当短路故障电压位于−1 V至+3.4 V范围内时，这一保护
特性可将故障条件下的发送器输出电流限制为24 mA。必须
清除所有网络故障，以避免数据传输错误并确保数据网络
以及连接网络的所有器件可靠工作。
接收器输入阈值/故障安全
有两种接收器类型可供选择；两种类型均集成短路保护。
1类接收器(ADN4691E/ADN4693E)具有25 mV迟滞。这可确
保信号的缓慢变化或输入丢失不会使接收器输出振荡。1类
接收器阈值为±50 mV；因此，如果A与B的差接近0 V，则
接收器的输出状态不确定。总线空闲(A与B上约为0 V)且连
接的节点上无驱动器使能时，会出现这种状态。
Rev. A | Page 15 of 20
DIFFERENTIAL INPUT VOLTAGE (VIA – VIB) [V]
故障条件
0.25
TYPE 1 RECEIVER
OUTPUT
TYPE 2 RECEIVER
OUTPUT
LOGIC 1
LOGIC 1
0.15
UNDEFINED
0.05
0
UNDEFINED
–0.05
–0.15
LOGIC 0
LOGIC 0
10355-036
无毛刺上电/关断
图36. 输入阈值电压
ADN4691E/ADN4693E/ADN4696E/ADN4697E
应用信息
M-LVDS可将低功耗、高速、差分信号LVDS(低电压差分信
号)扩展至多点系统中，这类系统中多个节点通过总线拓扑
网络进行短距离连接。
借助M-LVDS，发送节点可驱动差分信号通过传输介质，
如双绞线。发送的差分信号可让通过总线连接的其他接收
节点检测其差分电压，并由接收器将差分电压转换回单端
逻辑信号。
通信线路通常在两端由电阻(RT)端接，所选的电阻值与介
质的特性阻抗(通常100 Ω)匹配。
对于半双工多点应用(如图37所示)，一次只能使能一个驱
动。全双工节点允许采用主从拓扑结构，如图38所示。在
该配置中，主节点可以向从节点发送数据，并同时接收来
自从节点的数据。无论何时，只有一个从节点可使能其驱
动，从而同时向主节点回发数据。
RT
RT
A
B
A
B
ADN4696E
R
D
RO RE DE
DI
A
B
ADN4696E
R
DI
B
ADN4696E
R
D
RO RE DE
A
D
RO RE DE
DI
ADN4696E
R
D
RO RE DE
DI
10355-037
NOTES
1. MAXIMUM NUMBER OF NODES: 32.
2. RT IS EQUAL TO THE CHARACTERISTIC IMPEDANCE OF THE CABLE USED.
图37. ADN4696E典型半双工M-LVDS网络(带阈值失调的2类接收器，具有总线空闲故障安全特性)
RT
RT
RT
RT
MASTER
A B Z Y
ADN4697E
R
RO RE DE
D
DI
SLAVE
A B Z Y
ADN4697E
R
RO RE DE
SLAVE
ADN4697E
R
D
DI
A B Z Y
RO RE DE
D
DI
ADN4697E
R
RO RE DE
NOTES
1. MAXIMUM NUMBER OF NODES: 32.
2. RT IS EQUAL TO THE CHARACTERISTIC IMPEDANCE OF THE CABLE USED.
图38. ADN4697E典型全双工M-LVDS网络(带阈值失调的2类接收器，具有总线空闲故障安全特性)
Rev. A | Page 16 of 20
SLAVE
D
DI
10355-038
A B Z Y
ADN4691E/ADN4693E/ADN4696E/ADN4697E
外形尺寸
5.00 (0.1968)
4.80 (0.1890)
5
1
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
COPLANARITY
0.10
SEATING
PLANE
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
8
4.00 (0.1574)
3.80 (0.1497)
图39. 8引脚标准小型封装[SOIC_N]
窄体
(R-8)
图示尺寸单位：mm和(inch)
8.75 (0.3445)
8.55 (0.3366)
8
14
1
7
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0039)
COPLANARITY
0.10
0.51 (0.0201)
0.31 (0.0122)
6.20 (0.2441)
5.80 (0.2283)
0.50 (0.0197)
0.25 (0.0098)
1.75 (0.0689)
1.35 (0.0531)
SEATING
PLANE
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-AB
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
060606-A
4.00 (0.1575)
3.80 (0.1496)
图40. 14引脚标准小型封装[SOIC_N]
窄体
(R-14)
图示尺寸单位：mm和(inch)
订购指南
型号1
ADN4691EBRZ
ADN4691EBRZ-RL7
ADN4693EBRZ
ADN4693EBRZ-RL7
ADN4696EBRZ
ADN4696EBRZ-RL7
ADN4697EBRZ
ADN4697EBRZ-RL7
EVAL-ADN469xEHDEBZ
EVAL-ADN469xEFDEBZ
1
温度范围
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
–40°C至+85°C
封装描述
8引脚标准小型封装(SOIC_N)
8引脚标准小型封装(SOIC_N)
14引脚标准小型封装(SOIC_N)
14引脚标准小型封装(SOIC_N)
8引脚标准小型封装(SOIC_N)
8引脚标准小型封装(SOIC_N)
14引脚标准小型封装(SOIC_N)
14引脚标准小型封装(SOIC_N)
半双工评估板(ADN4691E/ADN4696E)
全双工评估板(ADN4693E/ADN4697E)
Z = 符合RoHS标准的器件。
Rev. A | Page 17 of 20
封装选项
R-8
R-8
R-14
R-14
R-8
R-8
R-14
R-14
ADN4691E/ADN4693E/ADN4696E/ADN4697E
注释
Rev. A | Page 18 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
注释
Rev. A | Page 19 of 20
ADN4691E/ADN4693E/ADN4696E/ADN4697E
注释
©2011–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10355sc-0-3/12(A)
Rev. A | Page 20 of 20