日本語参考資料 最新版英語回路ノートはこちら 回路ノート CN-0270 使用したリファレンス・デバイス テスト済み回路設計集“Circuits from the Lab™ ”は共 通の設計課題を対象とし、迅速で容易なシステム 統合のために製作されました。さらに詳しい情報 又は支援は http://www.analog.com/jp/CN0270 をご覧 ください。 低消費電力 HART®モデム AD5700, AD5700-1 AD5420 D/A コンバータ、16 ビット、 4mA～20mA 出力 完全な 4mA～20mA HART ソリューション 評価および設計サポート環境 回路の機能とその利点 回路評価ボード 図 1 に示す回路は、業界最小の消費電力とフットプリントを 誇る HART1 準拠の IC モデムである AD5700 と 16 ビットの電 流出力 DAC である AD5420 を使用して、ライン給電される HART 準拠 4 mA～20 mA のトランスミッタアプリケーション を示します。 CN-0270 評価用ボード（EVAL-CN0270-EB1Z）: USB-SWD/UART-EMUZ を搭載 設計と統合ファイル 回路図、レイアウト・ファイル、部品表 AD5700-1 が 0.5%精度の内部発振器を提供するので、更に基板 スペースを節約します。 10µF *NC 10µF 2.7V TO 5.5V *C2 10kΩ DVCC CAP2 10.8V TO 60V C1 4.7nF 0.1µF CAP1 0.1µF AVDD FAULT REFIN CLEAR DIGITAL INTERFACE REFOUT 0.1µF LATCH SCLK SDIN AD5420 18Ω IOUT SDO UART INTERFACE 4mA TO 20mA CURRENT LOOP RL RSET GND 0.1µF 15kΩ VCC TXD HART_OUT CH 8.2nF RH 27kΩ CL 4.7nF RXD RTS REF 1µF AD5700 1.2MΩ 300pF ADC_IP AGND DGND 1.2MΩ 150kΩ 150pF 10564-001 CD 図 1．HART を実装した AD5420 回路の簡略回路図 1 HART®は HART 通信協会の登録商標です。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用に よって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利 の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標 は、各社の所有に属します。※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. B ©2015 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 CN-0270 回路ノート この回路は、例えば、Analog Rate Of Change や Output Noise During Silence の仕様など、HART 協会によって定義された HART の物理層の仕様を満たしています。 外付け部品の値の決定 HART（highway addressable remote transducer）標準規格の開発 により、従来の計装機器で使われてきた 4mA～20 mA のアナ ログ信号と同時に、高い能力の 2 方向デジタル通信が可能とな りました。これにより、リモート・キャリブレーション、フ ォルト調査、追加のプロセス変数の送信などの機能が可能で す。つまり、HART はピーク to ピーク 1mA の周波数シフ ト・キー（FSK）信号を 4mA～20mA のアナログ電流信号に 重畳して変調する、2 方向デジタル通信です。 C1 C2 CAP1 AVDD 40Ω BOOST 4kΩ 回路の説明 12.5kΩ DAC AD5420 を AD5700 HART モデムおよび UART インターフェー スと組み合わせて、HART で可能な 4mA～20 mA の電流出力 を構成する方法を図 1 に示します。このような回路は、様々な 入力信号（RTD、TC、ohm）がスケーラブルな 4 mA～20 mA のアナログ出力信号に変換される、ライン給電のフィールド・ トランスミッタによく使用されます。AD5700 からの HART_OUT 信号は減衰され、AD5420 の RSET ピンに AC 結合さ れます。外付けの RSET 抵抗を使用していない場合は、AD5420 と AD5700 を接続する別の方法がアプリケーション・ノート AN-1065 に示されており、AD5700 HART モデムの出力を CAP2 ピンを介して AD5420 と接続します。この回路ノートで 示す方法では、外付けの RSET 抵抗を使用する必要があります が、別のアプリケーション・ノートのソリューションに比べ 優れた電源除去性能を示します。どちらのソリューションを 使用しても、AD5700 HART モデムの出力は（図 2 に示すよう に）、電流の DC レベルに影響を与えることなく、4mA～20 mA のアナログ電流に変調されます。ダイオード保護回路 (D1 ～ D4) については「過渡電圧保護」のセクションで詳述してい ます。 CAP2 IOUT RL RSET CH CL RH 10564-003 プロセス制御の計装機器では、多年にわたって 4mA～20mA の通信が使用されてきました。この通信方法は信頼性が高く 堅牢で、たとえ長い通信距離においても環境からの干渉に強 い特長を持っています。ただし、1 つのプロセス制御動作に 加え 1 方向通信しか可能でないという制約があります。 デバイスのデジタル・スルーレート制御機能とフィルタ用の C1 と C2 を組み合わせて使用することで、AD5420 の IOUT 信 号のスルーレートを制御することができます。コンデンサの 絶対値を決定する際には、モデムからの FSK 出力が歪みなしに 送られるようにします。したがって、モデムの出力信号に与 えられる帯域幅は 1200Hz と 2200Hz を通過させる必要があり ます。この要件を満たす回路を図 3 に示します。この場合、 C2 はオープンのままにしておきます。 VHART 図 3． AD5420/AD5410 と AD5700 HART モデムの接続 HART_OUT ピン出力のローパスとハイパスのフィルタ回路は、 AD5420 のいくつかの内部回路とともに、RH、CL、CH、C1 に よる作用によって選択されます。これらの部品の値を計算す る際、ローパスとハイパスの周波数のカットオフ・ポイント の目標値は、それぞれ>10kHz と<500Hz です。図 4 はシミュ レーションした周波数応答をプロットしたもので、表 1 は、 他の部品の値は一定に保ちながら各部品の値を大きくした際 の周波数応答に対する影響を示しています。 –50 –55 –60 "1" = MARK 1.2kHz I (IOUT) /HART (V) (dB) –65 "0" = SPACE 2.2kHz START TXD –70 –75 –80 –85 –90 –95 –100 –110 1 8-BIT DATA + PARITY 図 2．AD5700/AD5700-1 の変調波形のサンプル Rev. B 10564-002 HART_OUT 10 100 1k FREQUENCY (Hz) 10k 100k 10564-004 –105 STOP 図 4．シミュレーションによる周波数応答 表 1．各部品値を大きくした際の周波数応答への影響 CL RH C1 CH 部品 fL (Hz) ↓ ↓ ↓ ↓ fH (kHz) ↓ 変化なし 変化なし 変化なし G (dB) ↓ ↑ ↓ ↓ －2/7 － CN-0270 回路ノート HART に準拠 モデムの出力は 1200 Hz と 2200 Hz の周波数で構成される FSK 信号です。この信号は 1 mA ピーク to ピークの電流信号 に変換する必要があります。これを実現するには、RSET ピン の信号の振幅を減衰させる必要があります。これは AD5420 内部の電流ゲイン構成によります。モデムの出力振幅が 500 mV ピーク to ピークと仮定すると、その出力は 500/150 = 3.33 だけ減衰させる必要があり、RH と CL によって実現します。 図 1 の回路が HART に準拠するには、HART の物理層の仕様 を満たす必要があります。HART の仕様書には多数の物理層 の仕様が含まれています。この場合に最も重要な 2 つの仕様 は、Output Noise During Silence と Analog Rate of Change です。 Output Noise During Silence HART デバイスが送信していないとき（サイレント）、 HART の拡張周波数帯域でノイズを結合させてはなりません。 過度のノイズはデバイス自体による、またはネットワーク上 の他のデバイスによる HART 信号の受信に干渉することがあ ります。 この回路ノートでは、以下の部品値を使って測定しました。 • • • • C1 = 4.7 nF RH = 27 kΩ CL = 4.7 nF CH = 8.2 nF 500 Ω 負荷の両端で測定した電圧ノイズは、拡張周波数帯域 で 2.2 mV rms を超える広帯域ノイズおよび相関ノイズの結合し たノイズを含んではなりません。このノイズは HCF_TOOL-31 フィルタ（HART 協会から入手可能）を 500 Ω 負荷の両端に 接続し、フィルタの出力を真の RMS メータに接続して測定し ました（図 6 参照）。出力波形のピーク to ピーク電圧を調べ るために、オシロスコープも使用しました。 500 Ω の負荷抵抗両端で測定した 1200 Hz および 2200 Hz の変 調波形を図 5 に示します。チャンネル 1 は AD5420 の出力（4 mA 出力に設定）に結合され変調された HART 信号を示し、 チャンネル 2 は AD5700 TXD 信号を示しています。 MEASURE CH1 p-p 512mV AD5420 の出力電流は 4 mA、12 mA、20 mA に設定しました。 識別できるほどのノイズ差は測定されませんでした。 HCF_TOOL-31 バンドパス・フィルタ付きで測定した RMS 値 は 115 µV rms、フィルタなしで測定した RMS 値は 252 µV rms でした。これらの値はいずれも充分に 2.2 mV rms（HART フィルタ付き）および 138 mV rms（HART フィルタなしの広 帯域ノイズ）の要求される仕様範囲内でした。 CH1 NONE CH1 NONE CH1 NONE 2 CH1 200mV CH2 2.00V M500µs CH2 1.28V 10564-006 CH1 NONE 図 5． 500Ω 負荷の両端で測定した FSK 波形 Rev. B －3/7 － CN-0270 回路ノート 2.7V TO 5.5V 10µF 10µF 12V C1 10kΩ 0.1µF 0.1µF DVCC CAP2 AVDD CAP1 FAULT REFIN CLEAR 0.1µF REFOUT LATCH SCLK AD5420 4mA TO 20mA CURRENT LOOP SDIN IOUT SDO RSET GND 0.1µF RL 500Ω 15kΩ VCC HART_OUT TXD 27kΩ RXD DIGITAL TEST FILTER HCF_TOOL-31 OSCILLOSCOPE OR TRUE RMS METER 8.2nF 4.7nF AD5700 RTS CD REF XTAL1 8.2pF 1µF 1.2MΩ 3.6864MHz 300pF XTAL2 AGND 150kΩ ADC_IP DGND 1.2MΩ 150pF 10564-007 8.2pF 図 6．HART の仕様のテスト回路 Rev. B －4/7 － CN-0270 回路ノート 図 7 と図 8 にそれぞれ 4 mA と 12 mA の出力電流のオシロス コープのプロットを示します。フィルタの通過帯域利得は 10 であることに注意してください。チャンネル 1 とチャンネル 2 は、それぞれフィルタの入力と出力を示しています。 MEASURE CH1 p-p 3.20mV CH1 NONE MEASURE CH1 p-p 7.40V CH2 p-p 7.20mV CH1 FREQ 4.382Hz? 1 CH2 MAX 2.40mV CH1 20.0mV CH2 20.0mV M 50.0ms AC LINE 0.00V CH2 p-p 160mV 10564-008 CH2 MIN –5.60mV 2 CH2 MAX 80.0mV 図 7．4mA の出力電流の HART フィルタの 入力(CH1)と出力 (CH2)のノイズ CH2 MIN –80.0mV MEASURE CH1 p-p 2.40mV CH1 5.00V CH2 p-p 8.80mV 2 CH1 20.0mV CH2 20.0mV M50.0ms AC LINE 0.00V 10564-009 CH2 MAX 3.20mV CH2 MIN –5.60mV 図 8．12mA 出力電流の HART フィルタの 入力(CH1)と出力 (CH2)のノイズ Analog Rate of Change この仕様は、デバイスが電流を調節する際に、アナログ電流 の最大変化レートが HART 通信に干渉しないことを保証しま す。電流のステップ変化は HART の信号に大きく影響を与え ます。図 6 にテスト回路を示します。このテストでは最大変 化レートを保証するために、4mA から 20mA へ遅延なしに切 り替え、20mA から 4mA へも遅延なしに切り替えて周期波形を 出力するように AD5420 をプログラムしました。HART の仕様 を満たすには、フィルタの出力波形は 150 mV を超えるピーク 電圧を生じてはいけません。この要件を満たすと、アナログ 信号の最大帯域幅が DC から 25Hz の規定周波数帯域内である ことが保証されます。 AD5420 の出力が 4mA から 20mA まで変化する時間は、通常 約 10 µs です。これは明らかに速すぎて、HART ネットワーク に多大な影響を生じることになるでしょう。この変化レート を下げるために、AD5420 は 2 つの機能を採用しています。 AP1 ピンと CAP2 ピンへのコンデンサの接続と、内部のデジ タル・スルーレート制御機能です（詳細については AD5420 のデータシートを参照してください）。 Rev. B M50.0ms CH1 6.00V 図 9．AD5420 の出力 (CH1)と HART フィルタの出力 (CH2)、 SR Clock = 3、SR Step = 2、C1 = 4.7 nF、C2 = NC CH1 NONE 1 CH2 50.0mV 10564-010 2 図 9 は AD5420 の出力と HART フィルタの出力を示しています。 フィルタ出力のピーク電圧は 80 mV の仕様内です。スルーレー トの設定は SR CLOCK = 3 および SR STEP = 2 で、4 mA から 20 mA への遷移時間を約 120 ms に設定します。C1 は 4.7 nF、C2 は未接続です。この変化レートが遅すぎる場合は、スルー時 間を短くすることができます。ただし、これにより、フィル タ出力のピーク電圧が増加するという影響が生じます。CAP1 から AVDD に接続したコンデンサを使って、これに対処する ことができます。 C1 コンデンサの値は変更せず 4.7 nF のままで、スルーレート 制御の設定を SR CLOCK = 5 および SR STEP = 2 に変更した結 果を図 10 に示します。これにより、遷移時間は約 240ms にな ります。C1 の値を大きくするか、スルーレートを遅く設定す るか、または両方の組み合わせにより、フィルタ出力のピー ク振幅をさらに縮めることができます。 MEASURE CH1 p-p 7.40V CH1 FREQ 2.252Hz? 1 CH2 p-p 78.0mV 2 CH2 MAX 38.0mV CH2 MIN –40.0mV CH1 5.00V CH2 50.0mV M50.0ms CH1 6.80V 10564-011 1 帯域幅を 25 Hz より低くするには、CAP1 と CAP2 のコンデン サの値を非常に大きくする必要があります。最適なソリュー ションは、外付けコンデンサと AD5420 のデジタル・スルー レート制御機能を組み合わせて使用することです。2 つのコ ンデンサ C1 と C2 はアナログ信号の変化レートを下げる効果 がありますが、仕様を満たすには不十分です。スルーレート 制御機能を有効にすることで、変化レートを柔軟に設定する ことができます。 図 10． AD5420 の出力 (CH1)と HART フィルタの出力 (CH2)、 SR Clock = 5、SR Step = 2、 C1 = 4.7 nF、C2 = NC －5/7 － CN-0270 回路ノート 過渡電圧保護 AD5420 には通常の取り扱いによる損傷を防ぐ ESD 保護ダイ オードが内蔵されています。しかしながら、産業分野の制御 環境では、I/O 回路がはるかに高い過度電圧にさらされること があります。高い過度電圧から AD5420 を保護するために、図 1 に示すような外付けパワー・ダイオードとサージ電流制限抵 抗が必要になる場合があります。抵抗値に対する制約（図 1 で は 18 Ω と表示）として、通常動作時、IOUT の出力レベルがそ の電圧コンプライアンス・リミットの AVDD − 2.5V 以内にと どまることと、2 個の保護ダイオードと抵抗が適切な電力定 格を有する点があります。4 mA～20 mA の出力で 18 Ω の場合、 端子でのコンプライアンス・リミットは V = IMAX × R = 0.36V だけ減少します。また、過渡電圧サプレッサ（TVS）やトラ ンゾーブを使って保護を強化することができます。これらは、 単方向と双方向サプレッサの両方が、広範囲のスタンドオフ 電圧定格およびブレークダウン電圧定格で提供されています。 電流出力の機能上の範囲で導通せずに可能な限り最低ブレー クダウン電圧で TVS のサイズを決めます。遠くに接続されて いる全てのノードも含め保護することを推奨します。 多くのプロセス制御アプリケーションでは、制御する装置と 制御される装置の間に絶縁バリアを置いて、発生し得る危険 な同相電圧から制御回路を保護し、絶縁する必要があります。 アナログデバイセズの iCoupler ファミリー製品は、2.5kV を超 える強化絶縁を提供します。iCoupler 製品の詳細については、 www.analog.com/icouplers をご覧ください。CLEAR などの重 要ではない信号を GND に接続し、FAULTと SDO は未接続の ままにすることで、絶縁が必要な信号を 3 個のみに減らすこ とができます。ただし、FAULTまたは SDO のどちらかは AD5420 のフォルト検出機能にアクセスするために必要とな るので注意してください。 また、回路ノート CN-0233 に、4 チャンネル・アイソレータ を備えた ADuM3471 PWM コントローラおよびトランス・ド ライバを使用した、電力とデータの絶縁に関する情報が記載 されています。さらに、回路ノート CN-0278 と回路ノート CN-0321 の両方で、AD5422 と AD5700 を使用した HART ソ リューションについて紹介しています。この 2 つのデバイス は、 電圧および電流出力能力を備えています。 多チャンネルが必要な場合、AD5755-1 クワッド電圧および電 流出力 DAC を使用することができます。この製品は電流モー ドでパッケージの消費電力を最小限に減らす先進のダイナミ ック電力制御機能を内蔵しています。チャンネルごとに対応 する CHART ピンを備えているので、HART 信号を AD5755-1 の 電流出力に結合することができます。 ループから給電される 4 mA～20 mA の HART ソリューション が要求される場合は、AD5421 と AD5700 HART モデムを組み 合わせることができます。この回路については、回路ノート CN-0267 で詳しく説明しており、評価用ボードとして提供して います。 回路評価とテスト この回路は、評価用ボード EVAL-AD5700-1EBZ を使用してテス ト済みです。アナログデバイセズの J-Link OB エミュレータ (USB-SWD/UART-EMUZ)を使用して、評価ソフトウェアを実行 中の PC にこの評価用ボードをインターフェースすることがで きます。このテスト・セットアップを図 11 に示します。 必要な装置 以下が必要です。 • CN-0270 評価用ボード(EVAL-CN0270-EB1Z) • CN-0270 評価用ボード・ソフトウェア (ftp://ftp.analog.com/pub/cftl/CN0270/) • J-Link OB エミュレータ (USB-SWD/UART-EMUZ) : バリエーション回路 EVAL-CN0270-EB1Z に付属 図 1 に示す回路のバリエーションとしては、AD5422（LFCSP バージョン）を使用します。これは AD5420 に似ていますが、 電流出力チャンネルとともに、電圧出力チャンネルを備えて いるので、PLC/DCS タイプのアプリケーションで一般に使用 されます。回路ノート CN-0065 に追加情報として、AD5422 と ADuM1401 デジタル・アイソレータを使用した、完全に絶 縁された出力モジュールに対する IEC 61000 準拠のソリュー ションが示されています。 • USB ポート付き、Windows® XP 以上を搭載した PC • 10.8V～36V の電源 • デジタル・テスト・フィルタ（HART 協会から入手可 能な HCF_TOOL-31） • 負荷抵抗(500Ω) • オシロスコープ（Tektronix DS1012B または相当品） EVAL-CN0270-EB1Z PC RL P3 TEST FILTER (OPTIONAL) TRUE RMS METER OR OSCILLOSCOPE CURRENT OUT USB P1 J-LINK – + DC POWER SUPPLY 10.8V TO 36V 図 11．テスト・セットアップのブロック図 Rev. B －6/7 － 10564-111 USB-SWD/UART-EMUZ CN-0270 回路ノート Output Noise During Silence テスト時の出力ノイズの場合、前 に述べたように、AD5700 モデムは送信していません（サイ レント）。AD5420 は必要な電流を出力するように設定され、 電流は HCF（HART 協会）バンドパス・フィルタを通しまし た。次に、Tektronix TDS1012B オシロスコープを使って出力ノ イズを測定しました。 さらに詳しい資料 Analog Rate of Change の仕様により、AD5420 が電流を調節す る際、アナログ電流の最大変化レートが HART 通信に干渉し ないことが保証されます。電流のステップ変化は HART 信号 に影響を与えます。 HART Communication Foundation このテストでは、最大変化レートを保証するため、どちらの 値でも遅延なしに 4 mA から 20 mA へ切り替わる周期波形を 出力するように AD5420 をプログラムしました。 AD5700 データシート／評価ボード 使用されたスルーレートの設定は SR CLOCK = 3 および SR STEP = 2 で、C1 は 4.7 nF に、C2 はオープンに設定しました。 SR CLOCK は 3 の代わりに 5 に設定変更し、他の全ての設定と 部品値は変更せずに、スルーレートをさらに下げた条件でも測 定を行いました。 ソフトウェア操作の詳細については、CN-0270 Software User Guide をご覧ください。 CN0270 Design Support Package: http://www.analog.com/CN0270DesignSupport Application Note AN-1065：Configuring the AD5420 for HART Communication Compliance, Analog Devices. データシートと評価用ボード AD5420 データシート／評価ボード AD5700-1 データシート／評価ボード 改訂履歴 7/14—Rev. A to Rev. B Changes to Figure 1 ............................................................................. 1 Changes to Figure 6 ............................................................................. 4 Changes to Common Variations Section, Circuit Evaluation and Test Section, and Figure 11 .......................................................................... 6 5/12—Rev. 0 to Rev. A Changes to Circuit Function and Benefits Section ............................... 1 Changes to Circuit Description Section................................................ 2 Changes to Common Variations ........................................................... 6 4/12—Revision 0: 初版 「Circuits from the Lab／実用回路集」はアナログ・デバイセズ社製品専用に作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客さまは 製品設計で「Circuits from the Lab／実用回路集 」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示 的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを期しています。し かし、「Circuits from the Lab／実用回路集 」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示 的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一 切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab／実用回路集 」を変更する権利を留保しますが、それを行う義務はありません。 商標お よび登録商標は各社の所有に属します。 ©2015 Analog Devices, Inc. All rights reserved. Rev. B 商標および登録商標は各社の所有に属します。 －7/7 －