本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 FUJITSU SEMICONDUCTOR DATA SHEET DS07–13807–1 16 ビット・マイクロコントローラ CMOS ® MB96370 シリーズ MB96F378*1/F379*1 ■ 概要 MB96370 シリーズは , 富士通セミコンダクター株式会社の先進的な 16FX アーキテクチャ(RISC と同様に命令パイプラ インをもつ 16 ビットアーキテクチャ) をベースにしています。CPU は , 確立された 16LX シリーズと同じ命令を使用して おり , 16LX ソフトウェアを新しい 16FX 製品に簡単に移植できます。前世代の製品と比較した 16FX の改善点には , 同じ 動作周波数での大幅な性能の改善 , 消費電力の削減 , 起動時間の短縮があります。 最適な電力消費での最速処理を実現するため , 4MHz の外部振動子から CPU に最高 40MHz の動作周波数を提供するよ うに内部 PLL を選択することができます。その結果 , 25ns という最小の命令サイクルタイムと , 優れた EMI 動作を実現で きました。 オンチップクロック変調回路によって, 周波数スペクトルにおける放射ピークが大幅に減少されます。放射電力は, CPU 内部電圧を減少させるオンチップ電圧レギュレータによって最小化されます。柔軟なクロックツリーによって , CPU 速度 に関係なく , 周辺リソースに適した動作周波数を選択できます。 * 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品は予告なしに仕様を変更する ことがあります。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の商標です。 富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。 「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる チェック項目をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 2010.12 MB96370 シリーズ ■ 特長 特長 テクノロジ 説明 ・ 0.18mm CMOS ・ F2MC-16FX CPU CPU システムクロック ・ オンチップ PLL クロック逓倍 (x1 ∼ x25, PLL 停止時 x1) ・ 3 MHz ∼ 16 MHz の外部水晶発振器クロック ( セラミック発振子使用時の最大周波数は Q 係 数によって決まります ) ・ 最大 40 MHz の外部クロック ・ 32 ∼ 100 kHz のサブシステム水晶クロック ・ 高速で安全な起動のための , 100 kHz/2 MHz の内部 RC クロック , 発振子停止検出 , ウォッチ ドッグ ・ CPU と周辺装置の 2 つのクロックドメインに対して , クロックソースをメインクロックとサ ブクロックの振動子 ( 型格に “W” サフィックスがある製品 ), および オンチップ RC 発振子か ら個別に選択可能。 ・ 13 種類の低消費電力モード : ( ランモード , スリープ , タイマモード , ストップモード ) ・ クロックモジュレータ オンチップ 電圧レギュレータ ・ 内部電圧レギュレータは低電圧の内部 MCU をサポートしているため , EMI 値および電力消 費値の低減化を実現 低電圧リセット コードセキュリティ メモリパッチ機能 DMA 2 ・ 内部最大 40 MHz , 25 ns の命令サイクル時間 ・ コントローラアプリケーション用に最適化された命令セット ( 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード ), 23 種類の豊富なアドレッシングモード ( バレルシ フト , 多様なポインタ ) ・ 8 バイトの命令実行キュー ・ 符号付き乗算 (16 ビット× 16 ビット ) と除算 (32 ビット /16 ビット ) 命令が使用可能 ・ 電源電圧が最小値を下回ると , リセットを実行 ・ ROM 内容が誤って読み出されないよう ROM 内容を保護可能 ・ ROM 内容の置換え ・ 組込みデバッグサポートの実装にも使用可能 ・ CPU に依存しない自動転送機能を内蔵 , 周辺リソースに自由に割当て可能 割込み ・ 高速割込み処理 ・ 8 つのプログラマブルな優先レベル ・ NMI(マスク不可割込み) タイマ ・ 3 つの 独立したクロックタイマ (23 ビット RC クロックタイマ , 23 ビットメインクロックタ イマ , 17 ビットサブクロックタイマ ) ・ ウォッチドッグタイマ CAN ・ CAN 仕様 Ver 2.0 A および Ver2.0B に準拠 ・ ISO16845 認証済み ・ 最大 1 Mbps のビットレート ・ 32 個 のメッセージオブジェクト ・ 各メッセージオブジェクトに固有の識別子マスク ・ プログラマブル FIFO モード ( メッセージオブジェクトの連結 ) ・ マスク可能割込み ・ タイムトリガ CAN(TTCAN) の自動再送信モードの無効化 ・ 自己診断用プログラマブルループバックモード USART ・ 全二重 USART (SCI/LIN) ・ 専用リロードタイマを使用して広範囲のボーレートを設定可能 ・ 各種シリアル同期プロトコルに対応する同期オプション ・ マスタ / スレーブ LIN デバイスとして動作する LIN 機能 DS07-13807-1 MB96370 シリーズ 特長 I2C 説明 ・ 最大 400 kbps ・ マスターおよびスレーブ機能 , 8 ビットおよび 10 ビットアドレッシング A/D コンバータ ・ SAR タイプ ・ 10 ビット分解能 ・ A/D 変換終了割込み , シングル変換モード , 連続変換モード , 停止変換モード ソフトウェア , 外部トリガあるいはリロードタイマによる起動 リロードタイマ ・ 16 ビット幅 ・ 周辺クロック周波数の 1/21, 1/22, 1/23, 1/24, 1/25, 1/26 のプリスケーラが可能 ・ イベントカウント機能 フリーランタイマ ・ オーバフロー時に割込み信号 , アウトプットコンペア (0,4) との一致でタイマクリア , 周辺ク ロック周波数の 1, 1/21, 1/22, 1/23, 1/24, 1/25, 1/26, 1/27,1/28 のプリスケーラが可能。 インプット キャプチャ部 ・ 16 ビット幅 ・ 外部イベント発生時に割込み信号送信 ・ 立ち上りエッジ , 立下りエッジまたは両エッジに対応可能 アウトプット コンペア部 ・ 16 ビット幅 ・ 16 ビット I/O タイマとの一致発生時に割込み信号送信 ・ 1 ペアのコンペアレジスタを使って出力信号の生成が可能 プログラマブル パルスジェネレータ (PPG) ステッパモータ コントローラ LCD コントローラ サウンドジェネレータ ・ 16 ビットダウンカウンタ , サイクル , デューティ設定レジスタ ・ トリガ発生時 , カウンタボローあるいはデューティ一致 ( または双方 ) 発生時の割込み ・ PWM 動作とワンショット動作 ・ 内部プリスケーラは , 周辺クロックの 1, 1/4, 1/16, 1/64 をカウンタクロックとして使用可能 , またリロードタイマオーバーフローをクロック入力として使用可能 ・ ソフトウェアまたはリロードタイマによるトリガ ・ 高電流出力ドライバが統合されたステッパモータコントローラ ・ チャネル毎に4系統の高電流出力 ・ チャンネル毎に2つの同期した 8/10 ビット PWM ・ PWM クロックの内部プリスケーラ処理 : 1, 1/4, 1/5, 1/6, 1/8, 1/10, 1/12, 1/16 に分周 ・ 個別の高電流出力ドライバ用電源 ・ 最大 4 COM × 72 SEG を備えた LCD コントローラ ・ 内部または外部での電圧生成 ・ デューティーサイクル:選択可能オプション : 1/2, 1/3, 1/4 ・ 1/3 バイアス固定 ・ プログラム可能なフレーム周期 ・ 3 つのオプション ( 周辺クロック , サブクロック , RC 発振クロック ) から選択可能なクロッ クソース ・ 内部分割抵抗または外部分割抵抗用オンチップドライバ ・ オンチップの表示用データメモリ ・ LCD 表示はタイマモードで動作可能 ・ ブランク表示:選択可能 ・ 全 SEG, COM および V 端子は , 汎用と専用で切り替え可能 ・ LCD 非動作時 , 外部分割抵抗を使って電流をシャットオフすることも可能 ・ 8 ビット PWM 信号が , 16 ビットリロードカウンタからのトーン周波数と混成 ・ 内部プリスケーラによる PWM クロック : 周辺クロックの 1, 1/2, 1/4, 1/8 ・ 原振はサブ発振子 ( 型格に“W”サフィックスがある製品 ), メイン発振子 , あるいは RC 発振 子のいずれかから選択可能 ・ サブクロックや RC 発振子の振動誤差修正機能 ( クロック補正 ) リアルタイムクロック ・ 秒 / 分 / 時レジスタのリード / ライトアクセス可能 ・ 0.5 秒 /1 秒 / 分 / 時 / 日ごとに割込み信号生成可能 ・ 内部クロック分周器とプリスケーラにより正確な 1 秒クロックを提供 DS07-13807-1 3 MB96370 シリーズ 特長 外部割込み マスク不可割込み 外部バス インタフェース 説明 ・ エッジセンシティブまたはレベルセンシティブに対応可能 ・ チャネル毎に割込みマスクと保留ビットの設定可能 ・ CAN チャネルの RX にはウェイクアップ用外部割込みあり ・ USART チャネルの SIN にはウェイクアップ用外部割込みあり ・ リセット後に無効 ・ 有効にした後は , リセット以外の方法で無効にすることはできない ・ 高レベルセンシティブまたは低レベルセンシティブ ・ 外部割込み 0 と端子を共有 ・ 8 ビットまたは 16 ビット双方向データ ・ 最大 24 ビットアドレス ・ 6 チップセレクト信号 ・ 多重化アドレス / データライン ・ 非多重化アドレス / データライン ・ ウェイトステート・リクエスト ・ 外部バスマスタ利用可能 ・ タイミングがプログラム可能 ・ 外部電圧を監視し , 電圧が定義されているスレショルド値より低い , または高い場合に割込 みを発生 アラームコンパレータ ・ しきい値電圧は外部定義または内部生成 ・ 状態は読取り可能で , 割込みは個別にマスク可能 I/O ポート ・ 実質的にすべての外部端子を汎用 I/O として使用可能 ・ すべてプッシュプル出力 (I2C SDA/SCL ラインとして使用する場合を除く ) ・ ビット単位で I/O か周辺信号がプログラマブル ・ ビット単位で入力許可がプログラマブル ・ ビット単位で入力レベルがプログラマブル: オートモーティブ/CMOSシュミットトリガ/TTL ・ ビット単位でプルアップ抵抗がプログラマブル ・ EMI 対策のため , ビット単位で出力駆動強度がプログラマブル パッケージ ・ プラスチック・LQFP, 144 ピン M08/12 フラッシュメモリ 4 ・ 自動プログラミングをサポート , Embedded Algorithm ・ 書込み / 消去 / 消去一時停止 / レジュームコマンド ・ アルゴリズムの完了通知フラグ ・ 消去サイクル : 10,000 回 ・ データ保持時間 : 20 年 ・ 各セクタ単位で個別消去可能 ・ セクタ保護 ・ フラッシュの内容を保護するフラッシュセキュリティ機能 ・ フラッシュ消去中の低電圧検出 DS07-13807-1 MB96370 シリーズ ■ 品種構成 品種 MB96V300 MB96(F)37x 評価品 フラッシュメモリ品 : MB96F37x マスク ROM 品 : MB9637x 項目 分類 製品オプション YS 低電圧リセット常時有効 / 1 系統クロック品 RS 低電圧リセット禁止可能 / 1 系統クロック品 YW 低電圧リセット常時有効 / 2 系統クロック品 RW 低電圧リセット禁止可能 / 2 系統クロック品 TS 独立型 32K バイトフラッシュ / 低電圧リセット常時有効 / 1 系統クロック品 HS 独立型 32K バイトフラッシュ / 低電圧リセット禁止可能 / 1 系統クロック品 TW 独立型 32K バイトフラッシュ / 低電圧リセット常時有効 / 2 系統クロック品 HW 独立型 32K バイトフラッシュ / 低電圧リセット禁止可能 / 2 系統クロック品 NA フラッシュ /ROM RAM 576K バイト [ フラッシュ A: 544K バイト , フラッシュ B : 32K バイト ] 28K バイト 832K バイト [ フラッシュ A: 544K バイト フラッシュ B: 288K バイト ] 32K バイト 外部 RAM, 92K バイト内部 RAM による ROM/ フラッシュ メモリ エミュレーション MB96F378T*1, MB96F378H*1 MB96F379Y*1, MB96F379R*1 パッケージ BGA416 FPT-144P-M08, FPT-144P-M12 DMA 16 チャネル 7 チャネル USART 10 チャネル 6 チャネル 2 IC 2 チャネル 2 チャネル A/D コンバータ 40 チャネル 22 チャネル 16 ビット リロードタイマ 6 チャネル + 1 チャネル (PPG 用 ) 4 チャネル + 1 チャネル (PPG 用 ) 16 ビット フリーランタイマ 4 チャネル 2 チャネル 16 ビット アウトプットコンペア 12 チャネル 6 チャネル 16 ビット インプットキャプチャ 12 チャネル 8 チャネル 16 ビット プログラマブルパルスジェネレータ (PPG) 20 チャネル 12 チャネル DS07-13807-1 5 MB96370 シリーズ 品種 MB96V300 MB96(F)37x CAN インタフェース 5 チャネル 2 チャネル ステッパモータコントローラ 6 チャネル 6 チャネル 外部割込み 16 チャネル 8 チャネル 項目 NMI 1 チャネル サウンドジェネレータ 2 チャネル LCD コントローラ 4 COM × 72 SEG リアルタイムクロック 1 I/O ポート 136 118:"W" サフィックス付き型格 120:"S" サフィックス付き型格 アラームコンパレータ 2 チャネル 外部バス インタフェース あり チップセレクト (CS) 6本 クロック出力機能 2 チャネル 低電圧リセット あり オンチップ RC 発振器 あり * 1: これらのデバイスは開発中のものであり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は , 予告なしに 変更することがあります。 6 DS07-13807-1 MB96370 シリーズ ■ ブロックダイヤグラム MB96(F)37x のブロックダイヤグラム AD00 ... AD15 A00 ... A23 ALE RDX WR(L)X, WRHX HRQ HAKX NMI RDY ECLK LBX, UBX CS0 ... CS5, CS3_R 外部バス インタフェース 16FX CPU CKOT0, CKOT1, CKOT0_R, CKOT1_R CKOTX0, CKOTX1, CKOTX1_R X0, X1 X0A, X1A *1 RSTX MD0...MD2 割込み コントローラ フラッシュ メモリ A メモリパッチ ユニット フラッシュ メモリ B クロック & モード コントローラ 16FX コアバス (CLKB) AVCC AVSS AVRH AVRL AN0 ... AN21 ADTG TIN0 ... TIN3 TIN1_R, TIN2_R TOT0 ... TOT3 TOT1_R, TOT2_R 10 ビット ADC 22 チャネル 16 ビットリロード タイマ FRCK1 IN4 ... IN7 IN4_R ... IN7_R OUT4, OUT5 I/O タイマ 1 ICU 4/5/6/7 OCU 4/5 V0 ... V3 COM0 ... COM3 SEG0 ... SEG71 電圧 レギュレータ VCC VSS C CAN インタフェース 2 チャネル TX0 ,TX1 RX0 , RX1 サウンド ジェネレータ 2 チャネル SGO0, SGO1, SGO0_R, SGO1_R SGA0, SGA1, SGA0_R, SGA1_R 4 チャネル I/O タイマ 0 ICU 01/2/3 OCU 0/1/2/3 INT1_R ... INT7_R ブート ROM RAM I2C 2 チャネル FRCK0 FRCK0_R IN0 ... IN3 IN0_R ... IN3_R OUT0 ... OUT3 OUT0_R...OUT3_R INT0 ... INT7 周辺 バスブリッジ 周辺 バスブリッジ 周辺バス 2 (CLKP2) SDA0, SDA1 SCL0, SCL1 ウォッチドッグ 外部 割込み LCD コントローラ / ドライバ 周辺バス 1 (CLKP1) DMA コントローラ USART 6 チャネル アラーム コンパレータ 2 チャネル 16 ビット PPG 12 チャネル RLT6 ステッパ モータ コントローラ 6 チャネル リアルタイム クロック SIN0...SIN5 SOT0...SOT5 SCK0...SCK5 ALARM0 ALARM1 TTG0 ... TTG11 PPG0 ... PPG11 PPG0_R ... PPG5_R PWM1M0 PWM1P0 PWM2M0 PWM2P0 ... ... ... ... PWM1M5 PWM1P5 PWM2M5 PWM2P5 DVDD DVSS WOT * 1: X0A, X1A は “W” サフィックス付き製品のみ有効 DS07-13807-1 7 MB96370 シリーズ ■ 端子配列図 Vss P00_3/INT6_R/A00/CS3_R/SEG15 P00_4/INT7_R/ALE/SEG16 P00_5/TTG2/TTG6/IN6/RDX/SEG17 P00_6/TTG3/TTG7/IN7/WRLX/WRX/SEG18 P00_7/SGO0/ECLK/SEG19 P01_0/SGA0/AD00/SEG20 P01_1/OUT0/CKOT1/AD01/SEG21 P01_2/OUT1/CKOTX1/AD02/SEG22 P01_3/PPG5/AD03/SEG23 P01_4/AD04/SIN4/SEG24 P01_5/AD05/SOT4/SEG25 P01_6/AD06/SCK4/SEG26 P01_7/CKOTX1_R/AD07/SEG27 P02_0/CKOT1_R/AD08/SEG28 P02_1/IN6_R/AD09/SEG29 P02_2/CKOT0_R/IN7_R/AD10/SEG30 P02_3/SGO0_R/AD11/SEG31 P02_4/SGA0_R/AD12/SEG32 P02_5/OUT0_R/AD13/SEG33 P02_6/OUT1_R/AD14/SEG34 P02_7/PPG5_R/AD15/SEG35 P16_0/PPG8/IN4 Vss X1 X0 MD2 MD1 MD0 Vss Vcc P16_7/OUT5/TTG11 P16_6/OUT4/TTG10 P16_5/IN3/TTG9 P16_4/IN2/TTG8 P00_2/INT5_R/RDY/SEG14 P00_1/INT4_R/WRHX/SEG13 P00_0/INT3_R/HAKX/SEG12 P12_7/INT1_R/HRQ/SEG11 P12_6/TOT2_R/A15/SEG10 P12_5/TIN2_R/A14/SEG9 P12_4/OUT3_R/A13/SEG8 P12_3/OUT2_R/A12/SEG7 P12_2/TOT1_R/A11/SEG6 P12_1/TIN1_R/A10/SEG5 P12_0/IN1_R/A09/SEG4 P11_7/IN0_R/A08/SEG3 P11_6/FRCK0_R/A07/SEG2 P11_5/PPG4_R/A06/SEG1 P11_4/PPG3_R/A05/SEG0 P11_3/PPG2_R/A04/COM3 P11_2/PPG1_R/A03/COM2 P11_1/PPG0_R/A02/COM1 P11_0/A01/COM0/CS5 P16_3/PPG11 P16_2/PPG10 RSTX X1A/P04_1 *1 X0A/P04_0 *1 MB96(F)37x の端子配列図 108 106 104 102 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 107 105 103 101 72 109 110 71 111 70 112 69 113 68 114 67 115 66 116 65 117 64 118 63 119 62 120 61 121 60 122 59 123 58 124 57 125 56 LQFP - 144 126 127 128 55 54 53 パッケージコード ( モールド ) FPT-144P-M08/FPT-144P-M12 129 130 131 52 51 50 P16_1/PPG9/IN5 132 49 P03_0/V0/A16/SEG36 P03_1/V1/A17/SEG37 P03_2/V2/A18/SEG38 P03_3/V3/A19/SEG39 P03_4/INT4/RX0 P03_5/TX0 P03_6/NMI/INT0 P04_6/SDA1 P04_7/SCL1 P07_6/SEG71 P07_7 Vcc 133 48 134 47 135 46 136 45 137 44 138 139 43 42 140 41 141 40 142 39 143 38 37 144 3 4 5 6 7 8 P09_6/PWM2P3 P09_5/PWM1M3 P09_4/PWM1P3 P09_3/PWM2M2 P09_2/PWM2P2 DVss DVcc P09_1/PWM1M2 P09_0/PWM1P2 P08_7/PWM2M1 P08_6/PWM2P1 P08_5/PWM1M1 P10_5/PWM1M5 P10_4/PWM1P5 DVss DVcc P08_4/PWM1P1 P08_3/PWM2M0 P08_2/PWM2P0 P08_1/PWM1M0 P08_0/PWM1P0 P05_7/AN15/TOT2/SGA1_R/SEG64 P05_6/AN14/TIN2/SGO1_R/SEG63 P05_5/AN13/TX1/SEG62 P05_4/AN12/RX1/INT2_R/SEG61 Vss 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 P07_2/SEG67/SCK3/AN18 P07_3/SEG68/AN19 Vcc 2 Vss C P03_7/INT1/SIN1/CS0/A20/SEG40 P13_0/INT2/SOT1/CS1/A21/SEG41 P13_1/INT3/SCK1/CS2/A22/SEG42 P13_2/PPG0/TIN0/FRCK1/CS3/A23/SEG43 P13_3/PPG1/TOT0/WOT/UBX/SEG44 P13_4/SIN0/INT6/SEG45 P13_5/SOT0/ADTG/INT7/SEG46 P13_6/SCK0/CKOTX0/LBX/SEG47 P13_7/PPG2/CKOT0/CS4/SEG48 P04_4/PPG3/SDA0 P04_5/PPG4/SCL0 P07_4/AN20/SEG69 P07_5/AN21/SEG70 P06_0/AN0/SCK5/IN2_R/SEG49 P06_1/AN1/SOT5/IN3_R/SEG50 P06_2/AN2/INT5/SIN5/SEG51 P06_3/AN3/FRCK0/SEG52 P06_4/AN4/IN0/TTG0/TTG4/SEG53 P06_5/AN5/IN1/TTG1/TTG5/SEG54 P06_6/AN6/TIN1/IN4_R/SEG55 P06_7/AN7/TOT1//IN5_R/SEG56 AVcc AVRH AVRL AVss P05_0/AN8/ALARM0/SEG57 P05_1/AN9/ALARM1/SEG58 P05_2/AN10/OUT2/SGO1/SEG59 P05_3/AN11/OUT3/SGA1/SEG60 P07_0/SEG65/SIN3/AN16 P07_1/SEG66/SOT3/AN17 1 Vcc P10_3/PWM2M4/PPG7 P10_2/PWM2P4/SCK2/PPG6 P10_1/PWM1M4/SOT2/TOT3 P10_0/PWM1P4/SIN2/TIN3 P09_7/PWM2M3 DVss DVcc P10_7/PWM2M5 P10_6/PWM2P5 (FPT-144P-M08/FPT-144P-M12) *1: 品種名が W サフィックス付きの場合 : X0A/X1A 品種名が S サフィックス付きの場合 : P04_0, P04_1 8 DS07-13807-1 MB96370 シリーズ ■ 端子機能説明 端子機能説明 ( 1 / 3 ) 端子名 特長 機能 ADn 外部バス 外部バスインタフェース ( 非多重化モード ) データ入出力 外部バスインタフェース ( 多重化モード ) アドレス出力 / データ入出力端子 ADTG A/D コンバータ A/D コンバータトリガ入力端子 ALARMn アラームコンパレータ アラームコンパレータ n 入力端子 ALE 外部バス 外部バス アドレスラッチ許可出力端子 An 外部バス 外部バス ( 非多重化モード ) アドレス出力端子 ANn A/D コンバータ A/D コンバータ チャネル n 入力端子 AVCC 電源 アナログ回路電源端子 AVRH A/D コンバータ A/D コンバータ 上位 基準電圧入力端子 AVRL A/D コンバータ A/D コンバータ 下位 基準電圧入力端子 AVSS 電源 アナログ回路電源端子 C 電圧レギュレータ 内部調整 電源安定化用コンデンサ端子 CKOTn クロック出力機能 クロック出力機能 n 出力端子 CKOTn_R クロック出力機能 再配置 クロック出力機能 n 出力端子 CKOTXn クロック出力機能 クロック出力機能 n 反転出力端子 CKOTXn_R クロック出力機能 再配置 クロック出力機能 n 反転出力端子 COMn LCD LCD COM 端子 ECLK 外部バス 外部バス クロック 出力端子 CSn 外部バス 外部バス チップセレクト n 出力端子 CSn_R 外部バス 再配置 外部バス チップセレクト n 出力端子 DVCC 電源 SMC 電源端子 FRCKn フリーランタイマ フリーランタイマ n 入力端子 FRCKn_R フリーランタイマ 再配置 フリーランタイマ n 入力端子 HAKX 外部バス 外部バス ホールドアクノリッジ端子 HRQ 外部バス 外部バス ホールド要求端子 INn ICU インプットキャプチャユニット n 入力端子 INn_R ICU 再配置 インプットキャプチャユニット n 入力端子 INTn 外部割込み 外部割込み n 入力端子 INTn_R 外部割込み 再配置 外部割込み n 入力端子 LBX 外部バス 外部バスインタフェース下位バイト選択ストローブ出力端子 MDn コア 動作モード指定用入力端子 NMI 外部割込み マスク不可割込み (NMI) 入力端子 OUTn OCU アウトプットコンペアユニット n 波形出力端子 DS07-13807-1 9 MB96370 シリーズ 端子機能説明 ( 2 / 3 ) 端子名 特長 機能 OUTn_R OCU 再配置 アウトプットコンペアユニット n 波形出力端子 Pxx_n GPIO 汎用入出力ポート PPGn PPG プログラマブルパルスジェネレータ (PPG) n 出力端子 PPGn_R PPG 再配置プログラマブルパルスジェネレータ (PPG) n 出力端子 PWMn SMC SMC PWM 高電流端子 RDX 外部バス 外部バスインタフェース リードストローブ出力端子 RDY 外部バス 外部バスインタフェース 外部ウェイトステータス要求入力端子 RSTX コア リセット入力端子 RXn CAN CAN インタフェース n RX 入力端子 SCKn USART USART n シリアルクロック 入出力端子 SCLn I2C I2C インタフェース n クロック I/O 入出力端子 SDAn I2C I2C インタフェース n シリアルデータ I/O 入出力端子 SEGn LCD LCD セグメント n SGA サウンドジェネレータ SG 振幅 出力端子 SGO サウンドジェネレータ SG サウンド / トーン 出力端子 SGA_R サウンドジェネレータ 再配置 SG 振幅 出力端子 SGO_R サウンドジェネレータ 再配置 SG サウンド / トーン 出力端子 SINn USART USART n シリアルデータ 入力端子 SOTn USART USART n シリアルデータ 出力端子 TINn リロードタイマ リロードタイマ n イベント入力端子 TINn_R リロードタイマ 再配置リロードタイマ n イベント入力端子 TOTn リロードタイマ リロードタイマ n 出力端子 TOTn_R リロードタイマ 再配置リロードタイマ n 出力端子 TTGn PPG プログラマブルパルスジェネレータ n トリガ入力端子 TXn CAN CAN インタフェース n TX 出力端子 UBX 外部バス 外部バスインタフェース 上位バイト セレクストローブ出力端子 Vn LCD LCD 電圧基準端子 VCC 電源 電源端子 VSS 電源 電源端子 WOT RTC リアルタイマクロック 出力端子 WRHX 外部バス 外部バス 上位バイト書込みストローブ出力端子 WRLX/WRX 外部バス 外部バス 下位バイト / ワード書込みストローブ出力端子 10 DS07-13807-1 MB96370 シリーズ 端子機能説明 ( 3 / 3 ) 端子名 特長 機能 X0 クロック 発振入力端子 X0A クロック サブクロック発振入力端子 ("W" サフィックス付製品のみ ) X1 クロック 発振出力端子 X1A クロック サブクロック発振出力端子 ("W" サフィックス付製品のみ ) DS07-13807-1 11 MB96370 シリーズ ■ 端子回路形式 端子回路形式 ( 1 / 2 ) FPT-144P-M08, FPT-144P-M12 端子番号 入出力 回路形式 *1 1 電源 2 F 3 ∼ 11 J 12, 13 N 14 ∼ 23 K 24 電源 25 G 26, 27 電源 28 ∼ 35 K 36,37 電源 38 ∼ 41 K 42 ∼ 46 M 47, 48 電源 49 ∼ 55 M 56, 57 電源 58 ∼ 64 M 65, 66 電源 67 ∼ 71 M 72, 73 電源 74 ∼ 76 C 77, 78 A 79 電源 80, 81 B *2 80, 81 H *3 82 E 83, 84 H 85 ∼ 103 J 104 ∼ 107 H 108, 109 電源 110 ∼ 130 J 131, 132 H 12 DS07-13807-1 MB96370 シリーズ 端子回路形式 ( 2 / 2 ) FPT-144P-M08, FPT-144P-M12 端子番号 入出力 回路形式 *1 133 ∼ 136 L 137 ∼ 139 H 140, 141 N 142 J 143 H 144 電源 * 1: 入出力回路形式については ,「■ 入出力回路形式」を参照してください。 * 2: サフィックスが “W” の製品 * 3: サフィックスが “W” でない製品 DS07-13807-1 13 MB96370 シリーズ ■ 入出力回路形式 分類 回路 備考 A X1 R 0 X 出力 MRFBE 1 高速発振回路 ・ 発振モード ( 外部水晶または発振子を X0/X1 端子に接続 ) と , 高速外部クロック (FCI) モー ド ( 外部クロックを X0 端子に接続 ) がプログ ラム可能 ・ プログラマブル帰還抵抗:約 2 * 0.5 MΩ 発振子が無効 , または FCI モードの場合 , 帰還抵抗は中央で接地 FCI R X0 FCI または発振子無効 B X 出力 X1A 低速発振回路 ・ プログラマブル帰還抵抗:約 2 * 5 MΩ 発振子が無効の場合 , 帰還抵抗は中央で接地 R SRFBE R X0A 発振子無効 C R ヒステリシス 入力 E ・ マスク ROM および評価用品: CMOS ヒステリシス入力端子 ・ フラッシュデバイス: CMOS 入力端子 ・ CMOS ヒステリシス入力端子 ・ プルアップ抵抗値:約 50 kΩ プルアップ 抵抗 R 14 ヒステリシス 入力 DS07-13807-1 MB96370 シリーズ 分類 回路 備考 F ・ 電源入力保護回路 G ・ 保護回路付き A/D コンバータ ref+ (AVRH/ AVRH2) 電源入力端子 ・ フラッシュデバイスには , 端子 AVRH / AVRH2 の VCC に対する保護回路がありません。 ・ AVRH 基準スイッチをもたないデバイスには , AVRL 端子用のアナログスイッチがありませ ん。 ANE AVR ANE H プルアップ制御 P 出力 N 出力 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = -2mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ R 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 オードモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 DS07-13807-1 15 MB96370 シリーズ 分類 回路 備考 J プルアップ制御 P 出力 N 出力 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = -2mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ ・ SEG あるいは COM 出力 R ヒステリシス入力 入力遮断用 スタンドバイ制御 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 オートモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 SEG, COM 出力 K プルアップ制御 P 出力 N 出力 R 入力遮断用 スタンドバイ制御 入力遮断用 スタンドバイ制御 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = -2mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ ・ アナログ入力 ・ SEG 出力 ヒステリシス入力 ヒステリシス入力 入力遮断用 スタンドバイ制御 オートモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 アナログ入力 SEG 出力 16 DS07-13807-1 MB96370 シリーズ 分類 回路 備考 L プルアップ制御 P 出力 N 出力 R ヒステリシス入力 入力遮断用 スタンドバイ制御 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = -2mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ ・ アナログ入力 ・ Vx 入力 ・ SEG 出力 ヒステリシス入力 入力遮断用 スタンドバイ制御 入力遮断用 スタンドバイ制御 オートモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 アナログ入力 SEG 出力 Vx 入力 M プルアップ制御 P 入力 N 入力 ・ CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = -2mA, また は IOL = 30mA, IOH = -30mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ R 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 オートモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 DS07-13807-1 17 MB96370 シリーズ 分類 回路 備考 N プルアップ制御 P 出力 ・ CMOS レベル出力 (IOL = 3mA, IOH = -3mA) ・ 入力遮断機能付き 2 つの CMOS ヒステリシス 入力 ・ 入力遮断機能付きオートモーティブ入力 ・ 入力遮断機能付き TTL 入力 ・ プログラマブルプルアップ抵抗 : 約 50kΩ N 出力 R 入力遮断用 スタンドバイ制御 18 ヒステリシス入力 入力遮断用 スタンドバイ制御 ヒステリシス入力 入力遮断用 スタンドバイ制御 オートモーティブ 入力 入力遮断用 スタンドバイ制御 TTL 入力 DS07-13807-1 MB96370 シリーズ ■ メモリマップ MB96V300B MB96(F)37x FF:FFFFH USER ROM / エミュレーション ROM 外部バス *4 DE:0000H 外部バス 外部バス Boot-ROM Boot-ROM 10:0000H 0F:E000H 予約 0E:0000H 予約 外部 RAM 02:0000H 予約 内部 RAM バンク 1 RAMEND1*2 RAMSTART1 2 内部 RAM RAM の使用可否は , バンク 1 デバイスにより異なり ます 予約 01:0000H ROM/RAM ミラー ROM/RAM ミラー 00:8000H 内部 RAM 内部 RAM RAMSTART0*2 バンク 0 予約 外部バス終了 アドレス *2 外部バス RAMSTART0*3 00:0C00H バンク 0 外部バス 周辺 周辺 GPR*1 GPR*1 DMA DMA 外部バス 外部バス 周辺 周辺 00:0380H 00:0180H 00:0100H 00:00F0H 00:0000H *1: 未使用の GPR バンクは RAM 領域として使用できます。 *2: 外部バス終了アドレスおよび RAMSTART/END アドレスについては次ページの表を参照してください。 *3: 評価用品の RAMSTART0 はエミュレータの設定に依存します。 *4: ユーザ ROM 領域の詳細については「■ フラッシュ品用ユーザ ROM メモリマップ」を参照してください。 外部バス領域および DMA 領域は , デバイスに対応するリソースが組み込まれている場合にのみ使用可能とな ります。RAM, ROM 領域の使用可能な領域はデバイス構成によって異なります。 DS07-13807-1 19 MB96370 シリーズ ■ RAMSTART/END および 外部バス終了アドレス 20 デバイス バンク 0 RAM サイズ バンク 1 RAM サイズ 外部バス領域の 終了アドレス RAMSTART0 RAMSTART1 RAMEND1 MB96F378 28K バイト - 00:11FFH 00:1240H - - MB96F379 28K バイト 4K バイト 00:11FFH 00:1240H 01:8000H 01:8FFFH DS07-13807-1 MB96370 シリーズ ■ フラッシュ品用ユーザ ROM メモリマップ オータナティブ フラッシュメモリ モード CPU アドレ モードアドレス ス FF:FFFFH FF:0000H FE:FFFFH FE:0000H FD:FFFFH FD:0000H FC:FFFFH FC:0000H FB:FFFFH FB:0000H FA:FFFFH FA:0000H F9:FFFFH F9:0000H F8:FFFFH F8:0000H F7:FFFFH F7:0000H F6:FFFFH F6:0000H F5:FFFFH F5:0000H F4:FFFFH F4:0000H F3:FFFFH F3:0000H F2:FFFFH F2:0000H F1:FFFFH F1:0000H F0:FFFFH F0:0000H E0:FFFFH MB96F378T MB96F378H MB96F379R MB96F379Y フラッシュサイズ 576K バイト フラッシュ サイズ 832K バイト 3F:FFFFH 3F:0000H 3E:FFFFH 3E:0000H 3D:FFFFH 3D:0000H 3C:FFFFH 3C:0000H 3B:FFFFH 3B:0000H 3A:FFFFH 3A:0000H 39:FFFFH 39:0000H 38:FFFFH 38:0000H 37:FFFFH 37:0000H 36:FFFFH 36:0000H 35:FFFFH 35:0000H 34:FFFFH 34:0000H 33:FFFFH 33:0000H 32:FFFFH 32:0000H 31:FFFFH 31:0000H 30:FFFFH 30:0000H E0:0000H DF:FFFFH DF:8000H DF:7FFFH DF:6000H DF:5FFFH DF:4000H DF:3FFFH DF:2000H DF:1FFFH DF:0000H DE:FFFFH DE:8000H DE:7FFFH DE:6000H DE:5FFFH DE:4000H DE:3FFFH DE:2000H DE:1FFFH DE:0000H 1F:7FFFH 1F:6000H 1F:5FFFH 1F:4000H 1F:3FFFH 1F:2000H 1F:1FFFH 1F:0000H 1E:7FFFH 1E:6000H 1E:5FFFH 1E:4000H 1E:3FFFH 1E:2000H 1E:1FFFH 1E:0000H S39 S38 S37 S36 S35 S34 S33 S32 - 64K 64K 64K 64K 64K 64K 64K 64K S39 S38 S37 S36 S35 S34 S33 S32 S31 S30 S29 S28 - 64K 64K 64K 64K 64K 64K 64K 64K 64K 64K 64K 64K フラッシュ A フラッシュ B 外部バス 外部バス 予約 予約 SA3 - 8K SA2 - 8K SA1 - 8K SA0 - 8K *1 SA3 - 8K SA2 - 8K SA1 - 8K SA0 - 8K *1 予約 予約 SB3 - 8K SB2 - 8K SB1 - 8K SB0 - 8K *2 SB3 - 8K SB2 - 8K SB1 - 8K SB0 - 8K *2 フラッシュ A フラッシュ B *1: セクタ SA0 は ROM 構成ブロック RCBA を含みます。 CPU アドレス DF:0000H - DF:007FH *2: セクタ SB0 は ROM 構成ブロック RCBB を含みます。 CPU アドレス DE:0000H - DE:002FH DS07-13807-1 21 MB96370 シリーズ ■ シリアルプログラミング通信インタフェース フラッシュシリアルプログラミング用の USART 端子 (MD[2:0] = 010) MB96F37x 端子番号 LQFP-144 USART の チャネル 8 9 通常機能 SIN0 USART0 SOT0 10 SCK0 3 SIN1 4 USART1 SOT1 5 SCK1 68 SIN2 69 USART2 SOT2 70 SCK2 32 SIN3 33 34 USART3 SOT3 SCK3 (注意事項)フラッシュプログラマとそのソフトウェアでハンドシェイク用の端子を使用しなければならない場合 , ツー ルのベンダは端子 102 の P00_1 ポートをサポートすることを推奨します。 ツールでハンドシェイクが使われているにも関わらずP00_1がアプリケーションで使用できない場合,ツール のマニュアルを確認するか , ハンドシェイク用の代替端子がないかをツールのベンダに問い合わせることを 推奨します。 22 DS07-13807-1 MB96370 シリーズ ■ I/O マップ I/O マップ MB96(F)37x ( 1 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000000H I/O ポート P00 - ポートデータレジスタ PDR00 R/W 000001H I/O ポート P01 - ポートデータレジスタ PDR01 R/W 000002H I/O ポート P02 - ポートデータレジスタ PDR02 R/W 000003H I/O ポート P03 - ポートデータレジスタ PDR03 R/W 000004H I/O ポート P04 - ポートデータレジスタ PDR04 R/W 000005H I/O ポート P05 - ポートデータレジスタ PDR05 R/W 000006H I/O ポート P06 - ポートデータレジスタ PDR06 R/W 000007H I/O ポート P07 - ポートデータレジスタ PDR07 R/W 000008H I/O ポート P08 - ポートデータレジスタ PDR08 R/W 000009H I/O ポート P09 - ポートデータレジスタ PDR09 R/W 00000AH I/O ポート P10 - ポートデータレジスタ PDR10 R/W 00000BH I/O ポート P11 - ポートデータレジスタ PDR11 R/W 00000CH I/O ポート P12 - ポートデータレジスタ PDR12 R/W 00000DH I/O ポート P13 - ポートデータレジスタ PDR13 R/W 00000EH00000FH 予約 000010H I/O ポート P16 - ポートデータレジスタ 000011H000017H 予約 000018H A/D コンバータ 0 - 制御ステータスレジスタ 下位 ADCSL 000019H A/D コンバータ 0 - 制御ステータスレジスタ 上位 ADCSH 00001AH A/D コンバータ 0 - データレジスタ 下位 ADCRL 00001BH A/D コンバータ 0 - データレジスタ 上位 ADCRH 00001CH A/D コンバータ 0 - 設定レジスタ 00001DH A/D コンバータ 0 - 設定レジスタ 00001EH A/D コンバータ 0 - 拡張構成レジスタ 00001FH 予約 000020H FRT0 - フリーランタイマのデータレジスタ 000021H FRT0 - フリーランタイマのデータレジスタ 000022H FRT0 - フリーランタイマの制御ステータスレジスタ下 位 DS07-13807-1 PDR16 R/W ADCS R/W R/W ADCR R R ADSR R/W R/W ADECR R/W TCDT0 R/W R/W TCCSL0 TCCS0 R/W 23 MB96370 シリーズ I/O マップ MB96(F)37x ( 2 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 000023H FRT0 - フリーランタイマの制御ステータスレジスタ上 位 TCCSH0 000024H FRT1 - フリーランタイマのデータレジスタ 000025H FRT1 - フリーランタイマのデータレジスタ 000026H FRT1 - フリーランタイマの制御ステータスレジスタ下 位 TCCSL1 000027H FRT1 - フリーランタイマの制御ステータスレジスタ上 位 TCCSH1 R/W 000028H OCU0 - アウトプットコンペア制御ステータスレジスタ OCS0 R/W 000029H OCU1 - アウトプットコンペア制御ステータスレジスタ OCS1 R/W 00002AH OCU0 - コンペアレジスタ 00002BH OCU0 - コンペアレジスタ 00002CH OCU1 - コンペアレジスタ 00002DH OCU1 - コンペアレジスタ 00002EH OCU2 - アウトプットコンペア制御ステータスレジスタ OCS2 R/W 00002FH OCU3 - アウトプットコンペア制御ステータスレジスタ OCS3 R/W 000030H OCU2 - コンペアレジスタ 000031H OCU2 - コンペアレジスタ 000032H OCU3 - コンペアレジスタ 000033H OCU3 - コンペアレジスタ 000034H OCU4 - アウトプットコンペア制御ステータスレジスタ OCS4 R/W 000035H OCU5 - アウトプットコンペア制御ステータスレジスタ OCS5 R/W 000036H OCU4 - コンペアレジスタ 000037H OCU4 - コンペアレジスタ 000038H OCU5 - コンペアレジスタ 000039H OCU5 - コンペアレジスタ 00003AH00003FH 予約 000040H ICU0/ICU1 - 制御ステータスレジスタ ICS01 R/W 000041H ICU0/ICU1 - エッジレジスタ ICE01 R/W 000042H ICU0 - キャプチャレジスタ 下位 IPCPL0 000043H ICU0 - キャプチャレジスタ 上位 IPCPH0 000044H ICU1 - キャプチャレジスタ 下位 IPCPL1 000045H ICU1 - キャプチャレジスタ 上位 IPCPH1 R 000046H ICU2/ICU3 - 制御ステータスレジスタ ICS23 R/W 24 略称 16 ビット アクセス アクセス R/W TCDT1 R/W R/W TCCS1 OCCP0 R/W R/W R/W OCCP1 R/W R/W OCCP2 R/W R/W OCCP3 R/W R/W OCCP4 R/W R/W OCCP5 R/W R/W - IPCP0 R R IPCP1 R DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 3 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000047H ICU2/ICU3 - エッジレジスタ 000048H ICU2 - キャプチャレジスタ 下位 IPCPL2 000049H ICU2 - キャプチャレジスタ 上位 IPCPH2 00004AH ICU3 - キャプチャレジスタ 下位 IPCPL3 00004BH ICU3 - キャプチャレジスタ 上位 IPCPH3 R 00004CH ICU4/ICU5 - 制御ステータスレジスタ ICS45 R/W 00004DH ICU4/ICU5 - エッジレジスタ ICE45 R/W 00004EH ICU4 - キャプチャレジスタ 下位 IPCPL4 00004FH ICU4 - キャプチャレジスタ 上位 IPCPH4 000050H ICU5 - キャプチャレジスタ 下位 IPCPL5 000051H ICU5 - キャプチャレジスタ 上位 IPCPH5 R 000052H ICU6/ICU7 - 制御ステータスレジスタ ICS67 R/W 000053H ICU6/ICU7 - エッジレジスタ ICE67 R/W 000054H ICU6 - キャプチャレジスタ 下位 IPCPL6 000055H ICU6 - キャプチャレジスタ 上位 IPCPH6 000056H ICU7 - キャプチャレジスタ 下位 IPCPL7 000057H ICU7 - キャプチャレジスタ 上位 IPCPH7 R 000058H EXTINT0 - 外部割込み 許可レジスタ ENIR0 R/W 000059H EXTINT0 - 外部割込み 割込み要求レジスタ EIRR0 R/W 00005AH EXTINT0 - 外部割込み レベル選択 下位 ELVRL0 00005BH EXTINT0 - 外部割込み レベル選択 上位 ELVRH0 00005CH00005FH 予約 000060H RLT0 - タイマ制御ステータスレジスタ 下位 TMCSRL0 000061H RLT0 - タイマ制御ステータスレジスタ 上位 TMCSRH0 000062H RLT0 - リロードレジスタ - 書込み用 TMRLR0 W 000062H RLT0 - リロードレジスタ - 読出し用 TMR0 R 000063H RLT0 - リロードレジスタ - 書込み用 W 000063H RLT0 - リロードレジスタ - 読出し用 R 000064H RLT1 - タイマ制御ステータスレジスタ 下位 TMCSRL1 000065H RLT1 - タイマ制御ステータスレジスタ 上位 TMCSRH1 000066H RLT1 - リロードレジスタ - 書込み用 TMRLR1 W 000066H RLT1 - リロードレジスタ - 読出し用 TMR1 R 000067H RLT1 - リロードレジスタ - 書込み用 DS07-13807-1 ICE23 R/W IPCP2 R R IPCP3 IPCP4 R R R IPCP5 IPCP6 R R R IPCP7 ELVR0 R R/W R/W - TMCSR0 R/W R/W TMCSR1 R/W R/W W 25 MB96370 シリーズ I/O マップ MB96(F)37x ( 4 / 30 ) アドレス 26 レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000067H RLT1 - リロードレジスタ - 読出し用 R 000068H RLT2 - タイマ制御ステータスレジスタ 下位 TMCSRL2 000069H RLT2 - タイマ制御ステータスレジスタ 上位 TMCSRH2 00006AH RLT2 - リロードレジスタ - 書込み用 TMRLR2 W 00006AH RLT2 - リロードレジスタ - 読出し用 TMR2 R 00006BH RLT2 - リロードレジスタ - 書込み用 W 00006BH RLT2 - リロードレジスタ - 読出し用 R 00006CH RLT3 - タイマ制御ステータスレジスタ 下位 TMCSRL3 00006DH RLT3 - タイマ制御ステータスレジスタ 上位 TMCSRH3 00006EH RLT3 - リロードレジスタ - 書込み用 TMRLR3 W 00006EH RLT3 - リロードレジスタ - 読出し用 TMR3 R 00006FH RLT3 - リロードレジスタ - 書込み用 W 00006FH RLT3 - リロードレジスタ - 読出し用 R 000070H RLT6 - タイマ制御ステータスレジスタ 下位 (PPG 用 RLT) TMCSRL6 000071H RLT6 - タイマ制御ステータスレジスタ 上位 (PPG 用 RLT) TMCSRH6 000072H RLT6 - リロードレジスタ (PPG 用 RLT) - 書込み用 TMRLR6 W 000072H RLT6 - リロードレジスタ (PPG 用 RLT) - 読出し用 TMR6 R 000073H RLT6 - リロードレジスタ (PPG 用 RLT) - 書込み用 W 000073H RLT6 - リロードレジスタ (PPG 用 RLT) - 読出し用 R 000074H PPG3-PPG0 - 汎用制御レジスタ 1 下位 GCN1L0 000075H PPG3-PPG0 - 汎用制御レジスタ 1 上位 GCN1H0 000076H PPG3-PPG0 - 汎用制御レジスタ 2 下位 GCN2L0 000077H PPG3-PPG0 - 汎用制御レジスタ 2 上位 GCN2H0 000078H PPG0 - タイマレジスタ 000079H PPG0 - タイマレジスタ 00007AH PPG0 - 周期設定レジスタ 00007BH PPG0 - 周期設定レジスタ 00007CH PPG0 - デューティサイクルレジスタ 00007DH PPG0 - デューティサイクルレジスタ 00007EH PPG0 - 制御ステータスレジスタ 下位 PCNL0 00007FH PPG0 - 制御ステータスレジスタ 上位 PCNH0 000080H PPG1 - タイマレジスタ 000081H PPG1 - タイマレジスタ TMCSR2 R/W R/W TMCSR3 R/W R/W TMCSR6 R/W R/W GCN10 R/W R/W GCN20 R/W R/W PTMR0 R R PCSR0 W W PDUT0 W W PCN0 R/W R/W PTMR1 R R DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 5 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 000082H PPG1 - 周期設定レジスタ 000083H PPG1 - 周期設定レジスタ 000084H PPG1 - デューティサイクルレジスタ 000085H PPG1 - デューティサイクルレジスタ 000086H PPG1 - 制御ステータスレジスタ 下位 PCNL1 000087H PPG1 - 制御ステータスレジスタ 上位 PCNH1 000088H PPG2 - タイマレジスタ 000089H PPG2 - タイマレジスタ 00008AH PPG2 - 周期設定レジスタ 00008BH PPG2 - 周期設定レジスタ 00008CH PPG2 - デューティサイクルレジスタ 00008DH PPG2 - デューティサイクルレジスタ 00008EH PPG2 - 制御ステータスレジスタ 下位 PCNL2 00008FH PPG2 - 制御ステータスレジスタ 上位 PCNH2 000090H PPG3 - タイマレジスタ 000091H PPG3 - タイマレジスタ 000092H PPG3 - 周期設定レジスタ 000093H PPG3 - 周期設定レジスタ 000094H PPG3 - デューティサイクルレジスタ 000095H PPG3 - デューティサイクルレジスタ 000096H PPG3 - 制御ステータスレジスタ 下位 PCNL3 000097H PPG3 - 制御ステータスレジスタ 上位 PCNH3 000098H PPG7-PPG4 - 汎用制御レジスタ 1 下位 GCN1L1 000099H PPG7-PPG4 - 汎用制御レジスタ 1 上位 GCN1H1 00009AH PPG7-PPG4 - 汎用制御レジスタ 2 下位 GCN2L1 00009BH PPG7-PPG4 - 汎用制御レジスタ 2 上位 GCN2H1 00009CH PPG4 - タイマレジスタ 00009DH PPG4 - タイマレジスタ 00009EH PPG4 - 周期設定レジスタ 00009FH PPG4 - 周期設定レジスタ 0000A0H PPG4 - デューティサイクルレジスタ 0000A1H PPG4 - デューティサイクルレジスタ 0000A2H PPG4 - 制御ステータスレジスタ 下位 PCNL4 0000A3H PPG4 - 制御ステータスレジスタ 上位 PCNH4 DS07-13807-1 略称 16 ビット アクセス アクセス PCSR1 W W PDUT1 W W PCN1 R/W R/W PTMR2 R R PCSR2 W W PDUT2 W W PCN2 R/W R/W PTMR3 R R PCSR3 W W PDUT3 W W PCN3 R/W R/W GCN11 R/W R/W GCN21 R/W R/W PTMR4 R R PCSR4 W W PDUT4 W W PCN4 R/W R/W 27 MB96370 シリーズ I/O マップ MB96(F)37x ( 6 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0000A4H PPG5 - タイマレジスタ 0000A5H PPG5 - タイマレジスタ 0000A6H PPG5 - 周期設定レジスタ 0000A7H PPG5 - 周期設定レジスタ 0000A8H PPG5 - デューティサイクルレジスタ 0000A9H PPG5 - デューティサイクルレジスタ 0000AAH PPG5 - 制御ステータスレジスタ 下位 PCNL5 0000ABH PPG5 - 制御ステータスレジスタ 上位 PCNH5 R/W 0000ACH I2C0 - バスステータスレジスタ IBSR0 R 0000ADH I2C0 - バス制御レジスタ IBCR0 R/W 0000AEH I2C0 - 10 ビットスレーブアドレスレジスタ 下位 ITBAL0 0000AFH I2C0 - 10 ビットスレーブアドレスレジスタ 上位 ITBAH0 0000B0H I2C0 - 10 ビットアドレスマスクレジスタ 下位 ITMKL0 0000B1H I2C0 - 10 ビットアドレスマスクレジスタ 上位 ITMKH0 R/W 0000B2H I2C0 - 7 ビットスレーブアドレスレジスタ ISBA0 R/W 0000B3H I2C0 - 7 ビットアドレスマスクレジスタ ISMK0 R/W 0000B4H I2C0 - データレジスタ IDAR0 R/W 0000B5H I2C0 - クロック制御レジスタ ICCR0 R/W 0000B6H I2C1 - バスステータスレジスタ IBSR1 R 0000B7H I2C1 - バス制御レジスタ IBCR1 R/W 0000B8H I2C1 - 10 ビットスレーブアドレスレジスタ 下位 ITBAL1 0000B9H I2C1 - 10 ビットスレーブアドレスレジスタ 上位 ITBAH1 0000BAH I2C1 - 10 ビットアドレスマスクレジスタ 下位 ITMKL1 0000BBH I2C1 - 10 ビットアドレスマスクレジスタ 上位 ITMKH1 R/W 0000BCH I2C1 - 7 ビットスレーブアドレスレジスタ ISBA1 R/W 0000BDH I2C1 - 7 ビットアドレスマスクレジスタ ISMK1 R/W 0000BEH I2C1 - データレジスタ IDAR1 R/W 0000BFH I2C1 - クロック制御レジスタ ICCR1 R/W 0000C0H USART0 - シリアルモードレジスタ SMR0 R/W 0000C1H USART0 - シリアル制御レジスタ SCR0 R/W 0000C2H USART0 - 送信レジスタ TDR0 W 0000C2H USART0 - 受信レジスタ RDR0 R 0000C3H USART0 - シリアルステータス SSR0 R/W 0000C4H USART0 - 通信制御レジスタ ECCR0 R/W 28 PTMR5 R R PCSR5 W W PDUT5 W W PCN5 ITBA0 R/W R/W R/W ITMK0 ITBA1 R/W R/W R/W ITMK1 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 7 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0000C5H USART0 - 拡張ステータスレジスタ ESCR0 0000C6H USART0 - ボーレートジェネレータレジスタ 下位 BGRL0 0000C7H USART0 - ボーレートジェネレータレジスタ 上位 BGRH0 R/W 0000C8H USART0 - 拡張シリアル割込みレジスタ ESIR0 R/W 0000C9H 予約 0000CAH USART1 - シリアルモードレジスタ SMR1 R/W 0000CBH USART1 - シリアル制御レジスタ SCR1 R/W 0000CCH USART1 - 送信レジスタ TDR1 W 0000CCH USART1 - 受信レジスタ RDR1 R 0000CDH USART1 - シリアルステータス SSR1 R/W 0000CEH USART1 - 通信制御レジスタ ECCR1 R/W 0000CFH USART1 - 拡張ステータスレジスタ ESCR1 R/W 0000D0H USART1 - ボーレートジェネレータレジスタ 下位 BGRL1 0000D1H USART1 - ボーレートジェネレータレジスタ 上位 BGRH1 R/W 0000D2H USART1 - 拡張シリアル割込みレジスタ ESIR1 R/W 0000D3H 予約 0000D4H USART2 - シリアルモードレジスタ SMR2 R/W 0000D5H USART2 - シリアル制御レジスタ SCR2 R/W 0000D6H USART2 - 送信レジスタ TDR2 W 0000D6H USART2 - 受信レジスタ RDR2 R 0000D7H USART2 - シリアルステータス SSR2 R/W 0000D8H USART2 - 通信制御レジスタ ECCR2 R/W 0000D9H USART2 - 拡張ステータスレジスタ ESCR2 R/W 0000DAH USART2 - ボーレートジェネレータレジスタ 下位 BGRL2 0000DBH USART2 - ボーレートジェネレータレジスタ 上位 BGRH2 R/W 0000DCH USART2 - 拡張シリアル割込みレジスタ ESIR2 R/W 0000DDH 予約 0000DEH USART3 - シリアルモードレジスタ SMR3 R/W 0000DFH USART3 - シリアル制御レジスタ SCR3 R/W 0000E0H USART3 - 送信レジスタ TDR3 W 0000E0H USART3 - 受信レジスタ RDR3 R 0000E1H USART3 - シリアルステータス SSR3 R/W 0000E2H USART3 - 通信制御レジスタ ECCR3 R/W 0000E3H USART3 - 拡張ステータスレジスタ ESCR3 R/W DS07-13807-1 R/W BGR0 R/W - BGR1 R/W - BGR2 R/W - 29 MB96370 シリーズ I/O マップ MB96(F)37x ( 8 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0000E4H USART3 - ボーレートジェネレータレジスタ 下位 BGRL3 0000E5H USART3 - ボーレートジェネレータレジスタ 上位 BGRH3 R/W 0000E6H USART3 - 拡張シリアル割込みレジスタ ESIR3 R/W 0000E7H0000EFH 予約 0000F0H0000FFH 外部バス領域 000100H 30 BGR3 R/W - EXTBUS0 R/W DMA0 - バッファアドレスポインタ 下位バイト BAPL0 R/W 000101H DMA0 - バッファアドレスポインタ 中位バイト BAPM0 R/W 000102H DMA0 - バッファアドレスポインタ 上位バイト BAPH0 R/W 000103H DMA0 - DMA 制御レジスタ DMACS0 R/W 000104H DMA0 - I/O レジスタアドレスポインタ 下位バイト IOAL0 000105H DMA0 - I/O レジスタアドレスポインタ 上位バイト IOAH0 000106H DMA0 - データカウンタ 下位バイト DCTL0 000107H DMA0 - データカウンタ 上位バイト DCTH0 R/W 000108H DMA1 - バッファアドレスポインタ 下位バイト BAPL1 R/W 000109H DMA1 - バッファアドレスポインタ 中位バイト BAPM1 R/W 00010AH DMA1 - バッファアドレスポインタ 上位バイト BAPH1 R/W 00010BH DMA1 - DMA 制御レジスタ DMACS1 R/W 00010CH DMA1 - I/O レジスタアドレスポインタ 下位バイト IOAL1 00010DH DMA1 - I/O レジスタアドレスポインタ 上位バイト IOAH1 00010EH DMA1 - データカウンタ 下位バイト DCTL1 00010FH DMA1 - データカウンタ 上位バイト DCTH1 R/W 000110H DMA2 - バッファアドレスポインタ 下位バイト BAPL2 R/W 000111H DMA2 - バッファアドレスポインタ 中位バイト BAPM2 R/W 000112H DMA2 - バッファアドレスポインタ 上位バイト BAPH2 R/W 000113H DMA2 - DMA 制御レジスタ DMACS2 R/W 000114H DMA2 - I/O レジスタアドレスポインタ 下位バイト IOAL2 000115H DMA2 - I/O レジスタアドレスポインタ 上位バイト IOAH2 000116H DMA2 - データカウンタ 下位バイト DCTL2 000117H DMA2 - データカウンタ 上位バイト DCTH2 R/W 000118H DMA3 - バッファアドレスポインタ 下位バイト BAPL3 R/W 000119H DMA3 - バッファアドレスポインタ 中位バイト BAPM3 R/W 00011AH DMA3 - バッファアドレスポインタ 上位バイト BAPH3 R/W IOA0 R/W R/W DCT0 IOA1 R/W R/W R/W DCT1 IOA2 R/W R/W R/W DCT2 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 9 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 00011BH DMA3 - DMA 制御レジスタ 00011CH DMA3 - I/O レジスタアドレスポインタ 下位バイト IOAL3 00011DH DMA3 - I/O レジスタアドレスポインタ 上位バイト IOAH3 00011EH DMA3 - データカウンタ 下位バイト DCTL3 00011FH DMA3 - データカウンタ 上位バイト DCTH3 R/W 000120H DMA4 - バッファアドレスポインタ 下位バイト BAPL4 R/W 000121H DMA4 - バッファアドレスポインタ 中位バイト BAPM4 R/W 000122H DMA4 - バッファアドレスポインタ 上位バイト BAPH4 R/W 000123H DMA4 - DMA 制御レジスタ DMACS4 R/W 000124H DMA4 - I/O レジスタアドレスポインタ 下位バイト IOAL4 000125H DMA4 - I/O レジスタアドレスポインタ 上位バイト IOAH4 000126H DMA4 - データカウンタ 下位バイト DCTL4 000127H DMA4 - データカウンタ 上位バイト DCTH4 R/W 000128H DMA5 - バッファアドレスポインタ 下位バイト BAPL5 R/W 000129H DMA5 - バッファアドレスポインタ 中位バイト BAPM5 R/W 00012AH DMA5 - バッファアドレスポインタ 上位バイト BAPH5 R/W 00012BH DMA5 - DMA 制御レジスタ DMACS5 R/W 00012CH DMA5 - I/O レジスタアドレスポインタ 下位バイト IOAL5 00012DH DMA5 - I/O レジスタアドレスポインタ 上位バイト IOAH5 00012EH DMA5 - データカウンタ 下位バイト DCTL5 00012FH DMA5 - データカウンタ 上位バイト DCTH5 R/W 000130H DMA6 - バッファアドレスポインタ 下位バイト BAPL6 R/W 000131H DMA6 - バッファアドレスポインタ 中位バイト BAPM6 R/W 000132H DMA6 - バッファアドレスポインタ 上位バイト BAPH6 R/W 000133H DMA6 - DMA 制御レジスタ DMACS6 R/W 000134H DMA6 - I/O レジスタアドレスポインタ 下位バイト IOAL6 000135H DMA6 - I/O レジスタアドレスポインタ 上位バイト IOAH6 000136H DMA6 - データカウンタ 下位バイト DCTL6 000137H DMA6 - データカウンタ 上位バイト DCTH6 000138H00017FH 予約 000180H00037FH CPU - 汎用レジスタ (RAM アクセス ) 000380H DMA0 - 割込み選択レジスタ DS07-13807-1 DMACS3 R/W IOA3 R/W R/W DCT3 IOA4 R/W R/W R/W DCT4 IOA5 R/W R/W R/W DCT5 IOA6 R/W R/W R/W DCT6 R/W R/W - GPR_RAM R/W DISEL0 R/W 31 MB96370 シリーズ I/O マップ MB96(F)37x ( 10 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000381H DMA1 - 割込み選択レジスタ DISEL1 R/W 000382H DMA2 - 割込み選択レジスタ DISEL2 R/W 000383H DMA3 - 割込み選択レジスタ DISEL3 R/W 000384H DMA4 - 割込み選択レジスタ DISEL4 R/W 000385H DMA5 - 割込み選択レジスタ DISEL5 R/W 000386H DMA6 - 割込み選択レジスタ DISEL6 R/W 000387H00038FH 予約 000390H DMA - ステータスレジスタ 下位バイト DSRL 000391H DMA - ステータスレジスタ 上位バイト DSRH 000392H DMA - 停止ステータスレジスタ 下位バイト DSSRL 000393H DMA - 停止ステータスレジスタ 上位バイト DSSRH 000394H DMA - 許可レジスタ 下位バイト DERL 000395H DMA - 許可レジスタ 上位バイト DERH 000396H00039FH 予約 0003A0H 割込みレベルレジスタ ILR 0003A1H 割込みインデックスレジスタ IDX 0003A2H 割込みベクタテーブルベースレジスタ 下位 TBRL 0003A3H 割込みベクタテーブルベースレジスタ 上位 TBRH R/W 0003A4H 遅延割込みレジスタ DIRR R/W 0003A5H NMI レジスタ NMI R/W 0003A6H0003ABH 予約 0003ACH EDSU 通信割込み選択 下位 EDSU2L 0003ADH EDSU 通信割込み選択 上位 EDSU2H R/W 0003AEH ROM ミラー制御レジスタ ROMM R/W 0003AFH EDSU 構成レジスタ EDSU R/W 0003B0H メモリパッチ制御/ステータスレジスタ ch 0/1 0003B1H メモリパッチ制御/ステータスレジスタ ch 0/1 0003B2H メモリパッチ制御/ステータスレジスタ ch 2/3 0003B3H メモリパッチ制御/ステータスレジスタ ch 2/3 0003B4H メモリパッチ制御/ステータスレジスタ ch 4/5 0003B5H メモリパッチ制御/ステータスレジスタ ch 4/5 0003B6H メモリパッチ制御/ステータスレジスタ ch 6/7 32 DSR R/W R/W DSSR R/W R/W DER R/W R/W - ICR R/W R/W TBR R/W EDSU2 PFCS0 R/W R/W R/W PFCS1 R/W R/W PFCS2 R/W R/W PFCS3 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 11 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0003B7H メモリパッチ制御/ステータスレジスタ ch 6/7 0003B8H メモリパッチ機能 - パッチアドレスレジスタ 0 下位 PFAL0 R/W 0003B9H メモリパッチ機能 - パッチアドレスレジスタ 0 中位 PFAM0 R/W 0003BAH メモリパッチ機能 - パッチアドレスレジスタ 0 上位 PFAH0 R/W 0003BBH メモリパッチ機能 - パッチアドレスレジスタ 1 下位 PFAL1 R/W 0003BCH メモリパッチ機能 - パッチアドレスレジスタ 1 中位 PFAM1 R/W 0003BDH メモリパッチ機能 - パッチアドレスレジスタ 1 上位 PFAH1 R/W 0003BEH メモリパッチ機能 - パッチアドレスレジスタ 2 下位 PFAL2 R/W 0003BFH メモリパッチ機能 - パッチアドレスレジスタ 2 中位 PFAM2 R/W 0003C0H メモリパッチ機能 - パッチアドレスレジスタ 2 上位 PFAH2 R/W 0003C1H メモリパッチ機能 - パッチアドレスレジスタ 3 下位 PFAL3 R/W 0003C2H メモリパッチ機能 - パッチアドレスレジスタ 3 中位 PFAM3 R/W 0003C3H メモリパッチ機能 - パッチアドレスレジスタ 3 上位 PFAH3 R/W 0003C4H メモリパッチ機能 - パッチアドレスレジスタ 4 下位 PFAL4 R/W 0003C5H メモリパッチ機能 - パッチアドレスレジスタ 4 中位 PFAM4 R/W 0003C6H メモリパッチ機能 - パッチアドレスレジスタ 4 上位 PFAH4 R/W 0003C7H メモリパッチ機能 - パッチアドレスレジスタ 5 下位 PFAL5 R/W 0003C8H メモリパッチ機能 - パッチアドレスレジスタ 5 中位 PFAM5 R/W 0003C9H メモリパッチ機能 - パッチアドレスレジスタ 5 上位 PFAH5 R/W 0003CAH メモリパッチ機能 - パッチアドレスレジスタ 6 下位 PFAL6 R/W 0003CBH メモリパッチ機能 - パッチアドレスレジスタ 6 中位 PFAM6 R/W 0003CCH メモリパッチ機能 - パッチアドレスレジスタ 6 上位 PFAH6 R/W 0003CDH メモリパッチ機能 - パッチアドレスレジスタ 7 下位 PFAL7 R/W 0003CEH メモリパッチ機能 - パッチアドレスレジスタ 7 中位 PFAM7 R/W 0003CFH メモリパッチ機能 - パッチアドレスレジスタ 7 上位 PFAH7 R/W 0003D0H メモリパッチ機能 - パッチデータレジスタ 0 下位 PFDL0 0003D1H メモリパッチ機能 - パッチデータレジスタ 0 上位 PFDH0 0003D2H メモリパッチ機能 - パッチデータレジスタ 1 下位 PFDL1 0003D3H メモリパッチ機能 - パッチデータレジスタ 1 上位 PFDH1 0003D4H メモリパッチ機能 - パッチデータレジスタ 2 下位 PFDL2 0003D5H メモリパッチ機能 - パッチデータレジスタ 2 上位 PFDH2 0003D6H メモリパッチ機能 - パッチデータレジスタ 3 下位 PFDL3 0003D7H メモリパッチ機能 - パッチデータレジスタ 3 上位 PFDH3 0003D8H メモリパッチ機能 - パッチデータレジスタ 4 下位 PFDL4 DS07-13807-1 R/W PFD0 R/W R/W PFD1 R/W R/W PFD2 R/W R/W PFD3 R/W R/W PFD4 R/W 33 MB96370 シリーズ I/O マップ MB96(F)37x ( 12 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0003D9H メモリパッチ機能 - パッチデータレジスタ 4 上位 PFDH4 0003DAH メモリパッチ機能 - パッチデータレジスタ 5 下位 PFDL5 0003DBH メモリパッチ機能 - パッチデータレジスタ 5 上位 PFDH5 0003DCH メモリパッチ機能 - パッチデータレジスタ 6 下位 PFDL6 0003DDH メモリパッチ機能 - パッチデータレジスタ 6 上位 PFDH6 0003DEH メモリパッチ機能 - パッチデータレジスタ 7 下位 PFDL7 0003DFH メモリパッチ機能 - パッチデータレジスタ 7 上位 PFDH7 0003E0H0003F0H 予約 0003F1H メモリ制御ステータスレジスタ A 0003F2H メモリタイミング構成レジスタ A 下位 MTCRAL 0003F3H メモリタイミング構成レジスタ A 上位 MTCRAH 0003F4H 予約 0003F5H メモリ制御ステータスレジスタ B 0003F6H メモリタイミング構成レジスタ B 下位 MTCRBL 0003F7H メモリタイミング構成レジスタ B 上位 MTCRBH R/W 0003F8H フラッシュメモリ 書込み制御レジスタ 0 FMWC0 R/W 0003F9H フラッシュメモリ 書込み制御レジスタ 1 FMWC1 R/W 0003FAH フラッシュメモリ 書込み制御レジスタ 2 FMWC2 R/W 0003FBH フラッシュメモリ 書込み制御レジスタ 3 FMWC3 R/W 0003FCH フラッシュメモリ 書込み制御レジスタ 4 FMWC4 R/W 0003FDH フラッシュメモリ 書込み制御レジスタ 5 FMWC5 R/W 0003FEH0003FFH 予約 000400H スタンバイモード制御レジスタ SMCR R/W 000401H クロック選択レジスタ CKSR R/W 000402H クロック安定化選択レジスタ CKSSR R/W 000403H クロックモニタレジスタ CKMR R 000404H クロック周波数制御レジスタ 下位 CKFCRL 000405H クロック周波数制御レジスタ 上位 CKFCRH 000406H PLL 制御レジスタ 下位 PLLCRL 000407H PLL 制御レジスタ 上位 PLLCRH R/W 000408H RC クロックタイマ制御レジスタ RCTCR R/W 000409H メインクロックタイマ制御レジスタ MCTCR R/W 34 R/W PFD5 R/W R/W PFD6 R/W R/W PFD7 R/W R/W - MCSRA R/W MTCRA R/W R/W - MCSRB R/W MTCRB R/W - CKFCR R/W R/W PLLCR R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 13 / 30 ) アドレス レジスタ 00040AH サブクロックタイマ制御レジスタ 00040BH クリア機能のあるリセット要因およびクロック ステータスレジスタ 00040CH リセット構成レジスタ 00040DH 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス SCTCR R/W RCCSRC R RCR R/W リセット要因およびクロックステータスレジスタ RCCSR R 00040EH ウォッチドッグタイマ 構成レジスタ WDTC R/W 00040FH ウォッチドッグタイマ クリアパターンレジスタ WDTCP W 000410H000414H 予約 000415H クロック出力 起動レジスタ COAR R/W 000416H クロック出力 構成レジスタ 0 COCR0 R/W 000417H クロック出力 構成レジスタ 1 COCR1 R/W 000418H クロックモジュレータ 制御レジスタ CMCR R/W 000419H 予約 00041AH クロックモジュレータ パターンレジスタ 下位 CMPRL 00041BH クロックモジュレータ パターンレジスタ 上位 CMPRH 00041CH00042BH 予約 00042CH 電圧レギュレータ 制御レジスタ VRCR R/W 00042DH クロック入力 および LVD 制御レジスタ CILCR R/W 00042EH00042FH 予約 000430H I/O ポート P00 - データ方向レジスタ DDR00 R/W 000431H I/O ポート P01 - データ方向レジスタ DDR01 R/W 000432H I/O ポート P02 - データ方向レジスタ DDR02 R/W 000433H I/O ポート P03 - データ方向レジスタ DDR03 R/W 000434H I/O ポート P04 - データ方向レジスタ DDR04 R/W 000435H I/O ポート P05 - データ方向レジスタ DDR05 R/W 000436H I/O ポート P06 - データ方向レジスタ DDR06 R/W 000437H I/O ポート P07 - データ方向レジスタ DDR07 R/W 000438H I/O ポート P08 - データ方向レジスタ DDR08 R/W 000439H I/O ポート P09 - データ方向レジスタ DDR09 R/W 00043AH I/O ポート P10 - データ方向レジスタ DDR10 R/W 00043BH I/O ポート P11 - データ方向レジスタ DDR11 R/W 00043CH I/O ポート P12 - データ方向レジスタ DDR12 R/W DS07-13807-1 - CMPR R/W R/W - - 35 MB96370 シリーズ I/O マップ MB96(F)37x ( 14 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 00043DH I/O ポート P13 - データ方向レジスタ 00043EH00043FH 予約 000440H I/O ポート P16 - データ方向レジスタ 000441H000443H 予約 000444H I/O ポート P00 - ポート 入力許可レジスタ PIER00 R/W 000445H I/O ポート P01 - ポート 入力許可レジスタ PIER01 R/W 000446H I/O ポート P02 - ポート 入力許可レジスタ PIER02 R/W 000447H I/O ポート P03 - ポート 入力許可レジスタ PIER03 R/W 000448H I/O ポート P04 - ポート 入力許可レジスタ PIER04 R/W 000449H I/O ポート P05 - ポート 入力許可レジスタ PIER05 R/W 00044AH I/O ポート P06 - ポート 入力許可レジスタ PIER06 R/W 00044BH I/O ポート P07 - ポート 入力許可レジスタ PIER07 R/W 00044CH I/O ポート P08 - ポート 入力許可レジスタ PIER08 R/W 00044DH I/O ポート P09 - ポート 入力許可レジスタ PIER09 R/W 00044EH I/O ポート P10 - ポート 入力許可レジスタ PIER10 R/W 00044FH I/O ポート P11 - ポート 入力許可レジスタ PIER11 R/W 000450H I/O ポート P12 - ポート 入力許可レジスタ PIER12 R/W 000451H I/O ポート P13 - ポート 入力許可レジスタ PIER13 R/W 000452H000453H 予約 000454H I/O ポート P16 - ポート 入力許可レジスタ 000455H000457H 予約 000458H I/O ポート P00 - ポート入力レベルレジスタ PILR00 R/W 000459H I/O ポート P01 - ポート入力レベルレジスタ PILR01 R/W 00045AH I/O ポート P02 - ポート入力レベルレジスタ PILR02 R/W 00045BH I/O ポート P03 - ポート入力レベルレジスタ PILR03 R/W 00045CH I/O ポート P04 - ポート入力レベルレジスタ PILR04 R/W 00045DH I/O ポート P05 - ポート入力レベルレジスタ PILR05 R/W 00045EH I/O ポート P06 - ポート入力レベルレジスタ PILR06 R/W 00045FH I/O ポート P07 - ポート入力レベルレジスタ PILR07 R/W 000460H I/O ポート P08 - ポート入力レベルレジスタ PILR08 R/W 000461H I/O ポート P09 - ポート入力レベルレジスタ PILR09 R/W 36 DDR13 略称 16 ビット アクセス アクセス R/W - DDR16 R/W - PIER16 R/W - DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 15 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000462H I/O ポート P10 - ポート入力レベルレジスタ PILR10 R/W 000463H I/O ポート P11 - ポート入力レベルレジスタ PILR11 R/W 000464H I/O ポート P12 - ポート入力レベルレジスタ PILR12 R/W 000465H I/O ポート P13 - ポート入力レベルレジスタ PILR13 R/W 000466H000467H 予約 000468H I/O ポート P16 - ポート入力レベルレジスタ 000469H00046BH 予約 00046CH I/O ポート P00 - 拡張ポート入力レベルレジスタ EPILR00 R/W 00046DH I/O ポート P01 - 拡張ポート入力レベルレジスタ EPILR01 R/W 00046EH I/O ポート P02 - 拡張ポート入力レベルレジスタ EPILR02 R/W 00046FH I/O ポート P03 - 拡張ポート入力レベルレジスタ EPILR03 R/W 000470H I/O ポート P04 - 拡張ポート入力レベルレジスタ EPILR04 R/W 000471H I/O ポート P05 - 拡張ポート入力レベルレジスタ EPILR05 R/W 000472H I/O ポート P06 - 拡張ポート入力レベルレジスタ EPILR06 R/W 000473H I/O ポート P07 - 拡張ポート入力レベルレジスタ EPILR07 R/W 000474H I/O ポート P08 - 拡張ポート入力レベルレジスタ EPILR08 R/W 000475H I/O ポート P09 - 拡張ポート入力レベルレジスタ EPILR09 R/W 000476H I/O ポート P10 - 拡張ポート入力レベルレジスタ EPILR10 R/W 000477H I/O ポート P11 - 拡張ポート入力レベルレジスタ EPILR11 R/W 000478H I/O ポート P12 - 拡張ポート入力レベルレジスタ EPILR12 R/W 000479H I/O ポート P13 - 拡張ポート入力レベルレジスタ EPILR13 R/W 00047AH00047BH 予約 00047CH I/O ポート P16 - 拡張ポート入力レベルレジスタ 00047DH00047FH 予約 000480H I/O ポート P00 - ポート出力駆動レジスタ PODR00 R/W 000481H I/O ポート P01 - ポート出力駆動レジスタ PODR01 R/W 000482H I/O ポート P02 - ポート出力駆動レジスタ PODR02 R/W 000483H I/O ポート P03 - ポート出力駆動レジスタ PODR03 R/W 000484H I/O ポート P04 - ポート出力駆動レジスタ PODR04 R/W 000485H I/O ポート P05 - ポート出力駆動レジスタ PODR05 R/W 000486H I/O ポート P06 - ポート出力駆動レジスタ PODR06 R/W DS07-13807-1 PILR16 R/W - EPILR16 R/W - 37 MB96370 シリーズ I/O マップ MB96(F)37x ( 16 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000487H I/O ポート P07 - ポート出力駆動レジスタ PODR07 R/W 000488H I/O ポート P08 - ポート出力駆動レジスタ PODR08 R/W 000489H I/O ポート P09 - ポート出力駆動レジスタ PODR09 R/W 00048AH I/O ポート P10 - ポート出力駆動レジスタ PODR10 R/W 00048BH I/O ポート P11 - ポート出力駆動レジスタ PODR11 R/W 00048CH I/O ポート P12 - ポート出力駆動レジスタ PODR12 R/W 00048DH I/O ポート P13 - ポート出力駆動レジスタ PODR13 R/W 00048EH00048FH 予約 000490H I/O ポート P16 - ポート出力駆動レジスタ 000491H00049BH 予約 00049CH I/O ポート P08 - ポート上位駆動レジスタ PHDR08 R/W 00049DH I/O ポート P09 - ポート上位駆動レジスタ PHDR09 R/W 00049EH I/O ポート P10 - ポート上位駆動レジスタ PHDR10 R/W 00049FH0004A7H 予約 0004A8H I/O ポート P00 - プルアップ抵抗 制御レジスタ PUCR00 R/W 0004A9H I/O ポート P01 - プルアップ抵抗 制御レジスタ PUCR01 R/W 0004AAH I/O ポート P02 - プルアップ抵抗 制御レジスタ PUCR02 R/W 0004ABH I/O ポート P03 - プルアップ抵抗 制御レジスタ PUCR03 R/W 0004ACH I/O ポート P04 - プルアップ抵抗 制御レジスタ PUCR04 R/W 0004ADH I/O ポート P05 - プルアップ抵抗 制御レジスタ PUCR05 R/W 0004AEH I/O ポート P06 - プルアップ抵抗 制御レジスタ PUCR06 R/W 0004AFH I/O ポート P07 - プルアップ抵抗 制御レジスタ PUCR07 R/W 0004B0H I/O ポート P08 - プルアップ抵抗 制御レジスタ PUCR08 R/W 0004B1H I/O ポート P09 - プルアップ抵抗 制御レジスタ PUCR09 R/W 0004B2H I/O ポート P10 - プルアップ抵抗 制御レジスタ PUCR10 R/W 0004B3H I/O ポート P11 - プルアップ抵抗 制御レジスタ PUCR11 R/W 0004B4H I/O ポート P12 - プルアップ抵抗 制御レジスタ PUCR12 R/W 0004B5H I/O ポート P13 - プルアップ抵抗 制御レジスタ PUCR13 R/W 0004B6H0004B7H 予約 0004B8H I/O ポート P16 - プルアップ抵抗 制御レジスタ 38 PODR16 R/W - - PUCR16 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 17 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0004B9H0004BBH 予約 0004BCH I/O ポート P00 - 外部端子ステータスレジスタ EPSR00 R 0004BDH I/O ポート P01 - 外部端子ステータスレジスタ EPSR01 R 0004BEH I/O ポート P02 - 外部端子ステータスレジスタ EPSR02 R 0004BFH I/O ポート P03 - 外部端子ステータスレジスタ EPSR03 R 0004C0H I/O ポート P04 - 外部端子ステータスレジスタ EPSR04 R 0004C1H I/O ポート P05 - 外部端子ステータスレジスタ EPSR05 R 0004C2H I/O ポート P06 - 外部端子ステータスレジスタ EPSR06 R 0004C3H I/O ポート P07 - 外部端子ステータスレジスタ EPSR07 R 0004C4H I/O ポート P08 - 外部端子ステータスレジスタ EPSR08 R 0004C5H I/O ポート P09 - 外部端子ステータスレジスタ EPSR09 R 0004C6H I/O ポート P10 - 外部端子ステータスレジスタ EPSR10 R 0004C7H I/O ポート P11 - 外部端子ステータスレジスタ EPSR11 R 0004C8H I/O ポート P12 - 外部端子ステータスレジスタ EPSR12 R 0004C9H I/O ポート P13 - 外部端子ステータスレジスタ EPSR13 R 0004CAH0004CBH 予約 0004CCH I/O ポート P16 - 外部端子ステータスレジスタ 0004CDH0004CFH 予約 0004D0H A/D コンバータ アナログ入力許可レジスタ 0 ADER0 R/W 0004D1H A/D コンバータ アナログ入力許可レジスタ 1 ADER1 R/W 0004D2H A/D コンバータ アナログ入力許可レジスタ 2 ADER2 R/W 0004D3H A/D コンバータ アナログ入力許可レジスタ 3 ADER3 R/W 0004D4H A/D コンバータ アナログ入力許可レジスタ 4 ADER4 R/W 0004D5H 予約 0004D6H 周辺リソースリロケーションレジスタ 0 PRRR0 R/W 0004D7H 周辺リソースリロケーションレジスタ 1 PRRR1 R/W 0004D8H 周辺リソースリロケーションレジスタ 2 PRRR2 R/W 0004D9H 周辺リソースリロケーションレジスタ 3 PRRR3 R/W 0004DAH 周辺リソースリロケーションレジスタ 4 PRRR4 R/W 0004DBH 周辺リソースリロケーションレジスタ 5 PRRR5 R/W 0004DCH 周辺リソースリロケーションレジスタ 6 PRRR6 R/W 0004DDH 周辺リソースリロケーションレジスタ 7 PRRR7 R/W DS07-13807-1 - EPSR16 R - - 39 MB96370 シリーズ I/O マップ MB96(F)37x ( 18 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0004DEH 周辺リソースリロケーションレジスタ 8 PRRR8 R/W 0004DFH 周辺リソースリロケーションレジスタ 9 PRRR9 R/W 0004E0H RTC - サブ秒レジスタ L WTBRL0 0004E1H RTC - サブ秒レジスタ M WTBRH0 R/W 0004E2H RTC - サブ秒レジスタ H WTBR1 R/W 0004E3H RTC - 秒 WTSR R/W 0004E4H RTC - 分 WTMR R/W 0004E5H RTC - 時 WTHR R/W 0004E6H RTC - タイマ制御拡張レジスタ WTCER R/W 0004E7H RTC - クロック選択レジスタ WTCKSR R/W 0004E8H RTC - タイマ制御レジスタ 下位 WTCRL 0004E9H RTC - タイマ制御レジスタ 上位 WTCRH R/W 0004EAH CAL - 補正ユニット制御レジスタ CUCR R/W 0004EBH 予約 0004ECH CAL - 経過時間タイマデータレジスタ 下位 CUTDL 0004EDH CAL - 経過時間タイマデータレジスタ 上位 CUTDH 0004EEH CAL - 補正タイマレジスタ 2 下位 CUTR2L 0004EFH CAL - 補正タイマレジスタ 2 上位 CUTR2H 0004F0H CAL - 補正タイマレジスタ 1 下位 CUTR1L 0004F1H CAL - 補正タイマレジスタ 1 上位 CUTR1H 0004F2H0004F9H 予約 0004FAH RLT - タイマ入力選択 ( カスケード用 ) 0004FBH00051FH 予約 000520H USART4 - シリアルモードレジスタ SMR4 R/W 000521H USART4 - シリアル制御レジスタ SCR4 R/W 000522H USART4 - 送信レジスタ TDR4 W 000522H USART4 - 受信レジスタ RDR4 R 000523H USART4 - シリアルステータス SSR4 R/W 000524H USART4 - 通信制御レジスタ ( 内部 ) ECCR4 R/W 000525H USART4 - 拡張ステータスレジスタ ESCR4 R/W 000526H USART4 - ボーレートジェネレータレジスタ 下位 BGRL4 000527H USART4 - ボーレートジェネレータレジスタ 上位 BGRH4 40 WTBR0 WTCR R/W R/W CUTD R/W R/W CUTR2 R R CUTR1 R R - TMISR R/W - BGR4 R/W R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 19 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000528H USART4 - 拡張シリアル割込みレジスタ 000529H 予約 00052AH USART5 - シリアルモードレジスタ SMR5 R/W 00052BH USART5 - シリアル制御レジスタ SCR5 R/W 00052CH USART5 - 受信レジスタ TDR5 W 00052CH USART5 - 送信レジスタ RDR5 R 00052DH USART5 - シリアルステータス SSR5 R/W 00052EH USART5 - 通信制御レジスタ ECCR5 R/W 00052FH USART5 - 拡張ステータスレジスタ ESCR5 R/W 000530H USART5 - ボーレートジェネレータレジスタ 下位 BGRL5 000531H USART5 - ボーレートジェネレータレジスタ 上位 BGRH5 R/W 000532H USART5 - 拡張シリアル割込みレジスタ ESIR5 R/W 000533H00055FH 予約 000560H ALARM0 - 制御ステータスレジスタ 000561H ALARM0 - 拡張制御ステータスレジスタ 000562H ALARM1 - 制御ステータスレジスタ 000563H ALARM1 - 拡張制御ステータスレジスタ 000564H PPG6 - タイマレジスタ 000565H PPG6 - タイマレジスタ 000566H PPG6 - 周期設定レジスタ 000567H PPG6 - 周期設定レジスタ 000568H PPG6 - デューティサイクルレジスタ 000569H PPG6 - デューティサイクルレジスタ 00056AH PPG6 - 制御ステータスレジスタ 下位 PCNL6 00056BH PPG6 - 制御ステータスレジスタ 上位 PCNH6 00056CH PPG7 - タイマレジスタ 00056DH PPG7 - タイマレジスタ 00056EH PPG7 - 周期設定レジスタ 00056FH PPG7 - 周期設定レジスタ 000570H PPG7 - デューティサイクルレジスタ 000571H PPG7 - デューティサイクルレジスタ 000572H PPG7 - 制御ステータスレジスタ 下位 PCNL7 000573H PPG7 - 制御ステータスレジスタ 上位 PCNH7 DS07-13807-1 ESIR4 R/W - BGR5 R/W ACSR0 R/W AECSR0 R/W ACSR1 R/W AECSR1 R/W PTMR6 R R PCSR6 W W PDUT6 W W PCN6 R/W R/W PTMR7 R R PCSR7 W W PDUT7 W W PCN7 R/W R/W 41 MB96370 シリーズ I/O マップ MB96(F)37x ( 20 / 30 ) アドレス 42 レジスタ 略称 8 ビット アクセス 000574H PPG11-PPG8 - 汎用制御レジスタ 1 下位 GCN1L2 000575H PPG11-PPG8 - 汎用制御レジスタ 1 上位 GCN1H2 000576H PPG11-PPG8 - 汎用制御レジスタ 2 下位 GCN2L2 000577H PPG11-PPG8 - 汎用制御レジスタ 2 上位 GCN2H2 000578H PPG8 - タイマレジスタ 000579H PPG8 - タイマレジスタ 00057AH PPG8 - 周期設定レジスタ 00057BH PPG8 - 周期設定レジスタ 00057CH PPG8 - デューティサイクルレジスタ 00057DH PPG8 - デューティサイクルレジスタ 00057EH PPG8 - 制御ステータスレジスタ 下位 PCNL8 00057FH PPG8 - 制御ステータスレジスタ 上位 PCNH8 000580H PPG9 - タイマレジスタ 000581H PPG9 - タイマレジスタ 000582H PPG9 - 周期設定レジスタ 000583H PPG9 - 周期設定レジスタ 000584H PPG9 - デューティサイクルレジスタ 000585H PPG9 - デューティサイクルレジスタ 000586H PPG9 - 制御ステータスレジスタ 下位 PCNL9 000587H PPG9 - 制御ステータスレジスタ 上位 PCNH9 000588H PPG10 - タイマレジスタ 000589H PPG10 - タイマレジスタ 00058AH PPG10 - 周期設定レジスタ 00058BH PPG10 - 周期設定レジスタ 00058CH PPG10 - デューティサイクルレジスタ 00058DH PPG10 - デューティサイクルレジスタ 00058EH PPG10 - 制御ステータスレジスタ 下位 PCNL10 00058FH PPG10 - 制御ステータスレジスタ 上位 PCNH10 000590H PPG11 - タイマレジスタ 000591H PPG11 - タイマレジスタ 000592H PPG11 - 周期設定レジスタ 000593H PPG11 - 周期設定レジスタ 000594H PPG11 - デューティサイクルレジスタ 000595H PPG11 - デューティサイクルレジスタ 略称 16 ビット アクセス アクセス GCN12 R/W R/W GCN22 R/W R/W PTMR8 R R PCSR8 W W PDUT8 W W PCN8 R/W R/W PTMR9 R R PCSR9 W W PDUT9 W W PCN9 R/W R/W PTMR10 R R PCSR10 W W PDUT10 W W PCN10 R/W R/W PTMR11 R R PCSR11 W W PDUT11 W W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 21 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000596H PPG11 - 制御ステータスレジスタ 下位 PCNL11 000597H PPG11 - 制御ステータスレジスタ 上位 PCNH11 000598H0005DFH 予約 0005E0H SMC0 - PWM 制御レジスタ 0005E1H SMC0 - 拡張制御レジスタ ( 出力許可 ) 0005E2H SMC0 - PWM コンペアレジスタ PWM 1 0005E3H SMC0 - PWM コンペアレジスタ PWM 1 0005E4H SMC0 - PWM コンペアレジスタ PWM 2 0005E5H SMC0 - PWM コンペアレジスタ PWM 2 0005E6H SMC0 - PWM 選択レジスタ PWS10 R/W 0005E7H SMC0 - PWM 選択レジスタ PWS20 R/W 0005E8H0005E9H 予約 0005EAH SMC1 - PWM 制御レジスタ 0005EBH SMC1 - 拡張制御レジスタ ( 出力許可 ) 0005ECH SMC1 - PWM コンペアレジスタ PWM 1 0005EDH SMC1 - PWM コンペアレジスタ PWM 1 0005EEH SMC1 - PWM コンペアレジスタ PWM 2 0005EFH SMC1 - PWM コンペアレジスタ PWM 2 0005F0H SMC1 - PWM 選択レジスタ PWS11 R/W 0005F1H SMC1 - PWM 選択レジスタ PWS21 R/W 0005F2H0005F3H 予約 0005F4H SMC2 - PWM 制御レジスタ 0005F5H SMC2 - 拡張制御レジスタ ( 出力許可 ) 0005F6H SMC2 - PWM コンペアレジスタ PWM 1 0005F7H SMC2 - PWM コンペアレジスタ PWM 1 0005F8H SMC2 - PWM コンペアレジスタ PWM 2 0005F9H SMC2 - PWM コンペアレジスタ PWM 2 0005FAH SMC2 - PWM 選択レジスタ PWS12 R/W 0005FBH SMC2 - PWM 選択レジスタ PWS22 R/W 0005FCH0005FDH 予約 0005FEH SMC3 - PWM 制御レジスタ DS07-13807-1 PCN11 R/W R/W - PWC0 R/W PWEC0 R/W PWC10 R/W R/W PWC20 R/W R/W PWC1 R/W PWEC1 R/W PWC11 R/W R/W PWC21 R/W R/W PWC2 R/W PWEC2 R/W PWC12 R/W R/W PWC22 R/W R/W PWC3 R/W 43 MB96370 シリーズ I/O マップ MB96(F)37x ( 22 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0005FFH SMC3 - 拡張制御レジスタ ( 出力許可 ) 000600H SMC3 - PWM コンペアレジスタ PWM 1 000601H SMC3 - PWM コンペアレジスタ PWM 1 000602H SMC3 - PWM コンペアレジスタ PWM 2 000603H SMC3 - PWM コンペアレジスタ PWM 2 000604H SMC3 - PWM 選択レジスタ PWS13 R/W 000605H SMC3 - PWM 選択レジスタ PWS23 R/W 000606H000607H 予約 000608H SMC4 - PWM 制御レジスタ 000609H SMC4 - 拡張制御レジスタ ( 出力許可 ) 00060AH SMC4 - PWM コンペアレジスタ PWM 1 00060BH SMC4 - PWM コンペアレジスタ PWM 1 00060CH SMC4 - PWM コンペアレジスタ PWM 2 00060DH SMC4 - PWM コンペアレジスタ PWM 2 00060EH SMC4 - PWM 選択レジスタ PWS14 R/W 00060FH SMC4 - PWM 選択レジスタ PWS24 R/W 000610H000611H 予約 000612H SMC5 - PWM 制御レジスタ 000613H SMC5 - 拡張制御レジスタ ( 出力許可 ) 000614H SMC5 - PWM コンペアレジスタ PWM 1 000615H SMC5 - PWM コンペアレジスタ PWM 1 000616H SMC5 - PWM コンペアレジスタ PWM 2 000617H SMC5 - PWM コンペアレジスタ PWM 2 000618H SMC5 - PWM 選択レジスタ PWS15 R/W 000619H SMC5 - PWM 選択レジスタ PWS25 R/W 00061AH00061BH 予約 00061CH LCD - 出力許可レジスタ 0 (Seg 7-0) LCDER0 R/W 00061DH LCD - 出力許可レジスタ 1 (Seg 15-8) LCDER1 R/W 00061EH LCD - 出力許可レジスタ 2 (Seg 23-16) LCDER2 R/W 00061FH LCD - 出力許可レジスタ 3 (Seg 31-24) LCDER3 R/W 000620H LCD - 出力許可レジスタ 4 (Seg 39-32) LCDER4 R/W 000621H LCD - 出力許可レジスタ 5 (Seg 47-40) LCDER5 R/W 44 PWEC3 R/W PWC13 R/W R/W PWC23 R/W R/W PWC4 R/W PWEC4 R/W PWC14 R/W R/W PWC24 R/W R/W PWC5 R/W PWEC5 R/W PWC15 R/W R/W PWC25 R/W R/W - DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 23 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000622H LCD - 出力許可レジスタ 6 (Seg 55-48) LCDER6 R/W 000623H LCD - 出力許可レジスタ 7 (Seg 63-56) LCDER7 R/W 000624H LCD - 出力許可レジスタ 8 (Seg 71-64) LCDER8 R/W 000625H 予約 000626H LCD - 出力許可レジスタ V (Vx) 000627H LCD - 拡張制御レジスタ 000628H LCD - 共用端子切換えレジスタ 000629H LCD - 制御レジスタ 00062AH LCDVER R/W LECR R/W LCDCMR R/W LCR R/W LCD - セグメント 1-0 のデータレジスタ VRAM0 R/W 00062BH LCD - セグメント 3-2 のデータレジスタ VRAM1 R/W 00062CH LCD - セグメント 5-4 のデータレジスタ VRAM2 R/W 00062DH LCD - セグメント 7-6 のデータレジスタ VRAM3 R/W 00062EH LCD - セグメント 9-8 のデータレジスタ VRAM4 R/W 00062FH LCD - セグメント 11-10 のデータレジスタ VRAM5 R/W 000630H LCD - セグメント 13-12 のデータレジスタ VRAM6 R/W 000631H LCD - セグメント 15-14 のデータレジスタ VRAM7 R/W 000632H LCD - セグメント 17-16 のデータレジスタ VRAM8 R/W 000633H LCD - セグメント 19-18 のデータレジスタ VRAM9 R/W 000634H LCD - セグメント 21-20 のデータレジスタ VRAM10 R/W 000635H LCD - セグメント 23-22 のデータレジスタ VRAM11 R/W 000636H LCD - セグメント 25-24 のデータレジスタ VRAM12 R/W 000637H LCD - セグメント 27-26 のデータレジスタ VRAM13 R/W 000638H LCD - セグメント 29-28 のデータレジスタ VRAM14 R/W 000639H LCD - セグメント 31-30 のデータレジスタ VRAM15 R/W 00063AH LCD - セグメント 33-32 のデータレジスタ VRAM16 R/W 00063BH LCD - セグメント 35-34 のデータレジスタ VRAM17 R/W 00063CH LCD - セグメント 37-36 のデータレジスタ VRAM18 R/W 00063DH LCD - セグメント 39-38 のデータレジスタ VRAM19 R/W 00063EH LCD - セグメント 41-40 のデータレジスタ VRAM20 R/W 00063FH LCD - セグメント 43-42 のデータレジスタ VRAM21 R/W 000640H LCD - セグメント 45-44 のデータレジスタ VRAM22 R/W 000641H LCD - セグメント 47-46 のデータレジスタ VRAM23 R/W 000642H LCD - セグメント 49-48 のデータレジスタ VRAM24 R/W 000643H LCD - セグメント 51-50 のデータレジスタ VRAM25 R/W DS07-13807-1 45 MB96370 シリーズ I/O マップ MB96(F)37x ( 24 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000644H LCD - セグメント 53-52 のデータレジスタ VRAM26 R/W 000645H LCD - セグメント 55-54 のデータレジスタ VRAM27 R/W 000646H LCD - セグメント 57-56 のデータレジスタ VRAM28 R/W 000647H LCD - セグメント 59-58 のデータレジスタ VRAM29 R/W 000648H LCD - セグメント 61-60 のデータレジスタ VRAM30 R/W 000649H LCD - セグメント 63-62 のデータレジスタ VRAM31 R/W 00064AH LCD - セグメント 65-64 のデータレジスタ VRAM32 R/W 00064BH LCD - セグメント 67-66 のデータレジスタ VRAM33 R/W 00064CH LCD - セグメント 69-68 のデータレジスタ VRAM34 R/W 00064DH LCD - セグメント 71-70 のデータレジスタ VRAM35 R/W 00064EH00065FH 予約 000660H 周辺リソースリロケーションレジスタ 10 PRRR10 R/W 000661H 周辺リソースリロケーションレジスタ 11 PRRR11 R/W 000662H 周辺リソースリロケーションレジスタ 12 PRRR12 R/W 000663H 周辺リソースリロケーションレジスタ 13 PRRR13 W 000664H0006DFH 予約 0006E0H 外部バス - 領域構成レジスタ 0 下位 EACL0 0006E1H 外部バス - 領域構成レジスタ 0 上位 EACH0 0006E2H 外部バス - 領域構成レジスタ 1 下位 EACL1 0006E3H 外部バス - 領域構成レジスタ 1 上位 EACH1 0006E4H 外部バス - 領域構成レジスタ 2 下位 EACL2 0006E5H 外部バス - 領域構成レジスタ 2 上位 EACH2 0006E6H 外部バス - 領域構成レジスタ 3 下位 EACL3 0006E7H 外部バス - 領域構成レジスタ 3 上位 EACH3 0006E8H 外部バス - 領域構成レジスタ 4 下位 EACL4 0006E9H 外部バス - 領域構成レジスタ 4 上位 EACH4 0006EAH 外部バス - 領域構成レジスタ 5 下位 EACL5 0006EBH 外部バス - 領域構成レジスタ 5 上位 EACH5 R/W 0006ECH 外部バス - 領域選択レジスタ 2 EAS2 R/W 0006EDH 外部バス - 領域選択レジスタ 3 EAS3 R/W 0006EEH 外部バス - 領域選択レジスタ 4 EAS4 R/W 0006EFH 外部バス - 領域選択レジスタ 5 EAS5 R/W 46 - EAC0 R/W R/W EAC1 R/W R/W EAC2 R/W R/W EAC3 R/W R/W EAC4 R/W R/W EAC5 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 25 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0006F0H 外部バス - モードレジスタ EBM R/W 0006F1H 外部バス - クロック および 機能レジスタ EBCF R/W 0006F2H 外部バス - アドレス出力 許可レジスタ 0 EBAE0 R/W 0006F3H 外部バス - アドレス出力 許可レジスタ 1 EBAE1 R/W 0006F4H 外部バス - アドレス出力 許可レジスタ 2 EBAE2 R/W 0006F5H 外部バス - 制御信号レジスタ EBCS R/W 0006F6H0006FFH 予約 000700H CAN0 - 制御レジスタ 下位 CTRLRL0 000701H CAN0 - 制御レジスタ 上位 ( 予約 ) CTRLRH0 000702H CAN0 - ステータスレジスタ 下位 STATRL0 000703H CAN0 - ステータスレジスタ 上位 ( 予約 ) STATRH0 000704H CAN0 - エラーカウンタ 下位 ( 送信 ) ERRCNTL0 000705H CAN0 - エラーカウンタ 上位 ( 受信 ) ERRCNTH0 000706H CAN0 - ビットタイミングレジスタ 下位 BTRL0 000707H CAN0 - ビットタイミングレジスタ 上位 BTRH0 000708H CAN0 - 割込みレジスタ 下位 INTRL0 000709H CAN0 - 割込みレジスタ 上位 INTRH0 00070AH CAN0 - テストレジスタ 下位 TESTRL0 00070BH CAN0 - テストレジスタ 上位 ( 予約 ) TESTRH0 00070CH CAN0 - BRP 拡張レジスタ 下位 BRPERL0 00070DH CAN0 - BRP 拡張レジスタ 上位 ( 予約 ) BRPERH0 00070EH00070FH 予約 000710H CAN0 - IF1 コマンドリクエスト レジスタ 下位 IF1CREQL0 000711H CAN0 - IF1 コマンドリクエスト レジスタ 上位 IF1CREQH0 000712H CAN0 - IF1 コマンドマスク レジスタ 下位 IF1CMSKL0 000713H CAN0 - IF1 コマンドマスク レジスタ 上位 ( 予約 ) IF1CMSKH0 000714H CAN0 - IF1 マスク 1 レジスタ 下位 IF1MSK1L0 000715H CAN0 - IF1 マスク 1 レジスタ 上位 IF1MSK1H0 000716H CAN0 - IF1 マスク 2 レジスタ 下位 IF1MSK2L0 000717H CAN0 - IF1 マスク 2 レジスタ 上位 IF1MSK2H0 000718H CAN0 - IF1 アービトレーション 1 レジスタ 下位 IF1ARB1L0 000719H CAN0 - IF1 アービトレーション 1 レジスタ 上位 IF1ARB1H0 DS07-13807-1 CTRLR0 R/W R STATR0 R/W R ERRCNT0 R R BTR0 R/W R/W INTR0 R R TESTR0 R/W R BRPER0 R/W R - IF1CREQ0 R/W R/W IF1CMSK0 R/W R IF1MSK10 R/W R/W IF1MSK20 R/W R/W IF1ARB10 R/W R/W 47 MB96370 シリーズ I/O マップ MB96(F)37x ( 26 / 30 ) アドレス 48 レジスタ 略称 8 ビット アクセス 00071AH CAN0 - IF1 アービトレーション 2 レジスタ 下位 IF1ARB2L0 00071BH CAN0 - IF1 アービトレーション 2 レジスタ 上位 IF1ARB2H0 00071CH CAN0 - IF1 メッセージ制御レジスタ 下位 IF1MCTRL0 00071DH CAN0 - IF1 メッセージ制御レジスタ 上位 IF1MCTRH0 00071EH CAN0 - IF1 データ A1 下位 IF1DTA1L0 00071FH CAN0 - IF1 データ A1 上位 IF1DTA1H0 000720H CAN0 - IF1 データ A2 下位 IF1DTA2L0 000721H CAN0 - IF1 データ A2 上位 IF1DTA2H0 000722H CAN0 - IF1 データ B1 下位 IF1DTB1L0 000723H CAN0 - IF1 データ B1 上位 IF1DTB1H0 000724H CAN0 - IF1 データ B2 下位 IF1DTB2L0 000725H CAN0 - IF1 データ B2 上位 IF1DTB2H0 000726H00073FH 予約 000740H CAN0 - IF2 コマンドリクエスト レジスタ 下位 IF2CREQL0 000741H CAN0 - IF2 コマンドリクエスト レジスタ 上位 IF2CREQH0 000742H CAN0 - IF2 コマンドマスク レジスタ 下位 IF2CMSKL0 000743H CAN0 - IF2 コマンドマスク レジスタ 上位 ( 予約 ) IF2CMSKH0 000744H CAN0 - IF2 マスク 1 レジスタ 下位 IF2MSK1L0 000745H CAN0 - IF2 マスク 1 レジスタ 上位 IF2MSK1H0 000746H CAN0 - IF2 マスク 2 レジスタ 下位 IF2MSK2L0 000747H CAN0 - IF2 マスク 2 レジスタ 上位 IF2MSK2H0 000748H CAN0 - IF2 アービトレーション 1 レジスタ 下位 IF2ARB1L0 000749H CAN0 - IF2 アービトレーション 1 レジスタ 上位 IF2ARB1H0 00074AH CAN0 - IF2 アービトレーション 2 レジスタ 下位 IF2ARB2L0 00074BH CAN0 - IF2 アービトレーション 2 レジスタ 上位 IF2ARB2H0 00074CH CAN0 - IF2 メッセージ制御レジスタ 下位 IF2MCTRL0 00074DH CAN0 - IF2 メッセージ制御レジスタ 上位 IF2MCTRH0 00074EH CAN0 - IF2 データ A1 下位 IF2DTA1L0 00074FH CAN0 - IF2 データ A1 上位 IF2DTA1H0 000750H CAN0 - IF2 データ A2 下位 IF2DTA2L0 000751H CAN0 - IF2 データ A2 上位 IF2DTA2H0 000752H CAN0 - IF2 データ B1 下位 IF2DTB1L0 000753H CAN0 - IF2 データ B1 上位 IF2DTB1H0 略称 16 ビット アクセス アクセス IF1ARB20 R/W R/W IF1MCTR0 R/W R/W IF1DTA10 R/W R/W IF1DTA20 R/W R/W IF1DTB10 R/W R/W IF1DTB20 R/W R/W - IF2CREQ0 R/W R/W IF2CMSK0 R/W R IF2MSK10 R/W R/W IF2MSK20 R/W R/W IF2ARB10 R/W R/W IF2ARB20 R/W R/W IF2MCTR0 R/W R/W IF2DTA10 R/W R/W IF2DTA20 R/W R/W IF2DTB10 R/W R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 27 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 000754H CAN0 - IF2 データ B2 下位 IF2DTB2L0 000755H CAN0 - IF2 データ B2 上位 IF2DTB2H0 000756H00077FH 予約 000780H CAN0 - 転送リクエスト 1 レジスタ 下位 TREQR1L0 000781H CAN0 - 転送リクエスト 1 レジスタ 上位 TREQR1H0 000782H CAN0 - 転送リクエスト 2 レジスタ 下位 TREQR2L0 000783H CAN0 - 転送リクエスト 2 レジスタ 上位 TREQR2H0 000784H00078FH 予約 000790H CAN0 - 新規データ 1 レジスタ 下位 NEWDT1L0 000791H CAN0 - 新規データ 1 レジスタ 上位 NEWDT1H0 000792H CAN0 - 新規データ 2 レジスタ 下位 NEWDT2L0 000793H CAN0 - 新規データ 2 レジスタ 上位 NEWDT2H0 000794H00079FH 予約 0007A0H CAN0 - 割込み保留 1 レジスタ 下位 INTPND1L0 0007A1H CAN0 - 割込み保留 1 レジスタ 上位 INTPND1H0 0007A2H CAN0 - 割込み保留 2 レジスタ 下位 INTPND2L0 0007A3H CAN0 - 割込み保留 2 レジスタ 上位 INTPND2H0 0007A4H0007AFH 予約 0007B0H CAN0 - メッセージ有効 1 レジスタ 下位 MSGVAL1L0 0007B1H CAN0 - メッセージ有効 1 レジスタ 上位 MSGVAL1H0 0007B2H CAN0 - メッセージ有効 2 レジスタ 下位 MSGVAL2L0 0007B3H CAN0 - メッセージ有効 2 レジスタ 上位 MSGVAL2H0 0007B4H0007CDH 予約 0007CEH CAN0 - 出力許可レジスタ 0007CFH 予約 0007D0H SG0 - サウンドジェネレータ 制御レジスタ 下位 SGCRL0 0007D1H SG0 - サウンドジェネレータ 制御レジスタ 上位 SGCRH0 R/W 0007D2H SG0 - サウンドジェネレータ 周波数レジスタ SGFR0 R/W 0007D3H SG0 - サウンドジェネレータ 振幅レジスタ SGAR0 R/W 0007D4H SG0 - サウンドジェネレータ デクリメントレジスタ SGDR0 R/W DS07-13807-1 IF2DTB20 R/W R/W - TREQR10 R R TREQR20 R R - NEWDT10 R R NEWDT20 R R - INTPND10 R R INTPND20 R R - MSGVAL10 R R MSGVAL20 R R - COER0 R/W SGCR0 R/W 49 MB96370 シリーズ I/O マップ MB96(F)37x ( 28 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 略称 16 ビット アクセス アクセス 0007D5H SG0 - サウンドジェネレータ トーンレジスタ SGTR0 0007D6H SG1 - サウンドジェネレータ 制御レジスタ 下位 SGCRL1 0007D7H SG1 - サウンドジェネレータ 制御レジスタ 上位 SGCRH1 R/W 0007D8H SG1 - サウンドジェネレータ 周波数レジスタ SGFR1 R/W 0007D9H SG1 - サウンドジェネレータ 振幅レジスタ SGAR1 R/W 0007DAH SG1 - サウンドジェネレータ デクリメントレジスタ SGDR1 R/W 0007DBH SG1 - サウンドジェネレータ トーンレジスタ SGTR1 R/W 0007DCH0007FFH 予約 SGCR1 R/W - 000800H CAN1 - 制御レジスタ 下位 CTRLRL1 000801H CAN1 - 制御レジスタ 上位 ( 予約 ) CTRLRH1 000802H CAN1 - ステータスレジスタ 下位 STATRL1 000803H CAN1 - ステータスレジスタ 上位 ( 予約 ) STATRH1 000804H CAN1 - エラーカウンタ 下位 ( 送信 ) ERRCNTL1 000805H CAN1 - エラーカウンタ 上位 ( 受信 ) ERRCNTH1 000806H CAN1 - ビットタイミングレジスタ 下位 BTRL1 000807H CAN1 - ビットタイミングレジスタ 上位 BTRH1 000808H CAN1 - 割込みレジスタ 下位 INTRL1 000809H CAN1 - 割込みレジスタ 上位 INTRH1 00080AH CAN1 - テストレジスタ 下位 TESTRL1 00080BH CAN1 - テストレジスタ 上位 ( 予約 ) TESTRH1 00080CH CAN1 - BRP 拡張レジスタ 下位 BRPERL1 00080DH CAN1 - BRP 拡張レジスタ 上位 ( 予約 ) BRPERH1 00080EH00080FH 予約 000810H CAN1 - IF1 コマンドリクエスト レジスタ 下位 IF1CREQL1 000811H CAN1 - IF1 コマンドリクエスト レジスタ 上位 IF1CREQH1 000812H CAN1 - IF1 コマンドマスク レジスタ 下位 IF1CMSKL1 000813H CAN1 - IF1 コマンドマスク レジスタ 上位 ( 予約 ) IF1CMSKH1 000814H CAN1 - IF1 マスク 1 レジスタ 下位 IF1MSK1L1 000815H CAN1 - IF1 マスク 1 レジスタ 上位 IF1MSK1H1 000816H CAN1 - IF1 マスク 2 レジスタ 下位 IF1MSK2L1 000817H CAN1 - IF1 マスク 2 レジスタ 上位 IF1MSK2H1 000818H CAN1 - IF1 アービトレーション 1 レジスタ 下位 IF1ARB1L1 50 R/W CTRLR1 R/W R STATR1 R/W R ERRCNT1 R R BTR1 R/W R/W INTR1 R R TESTR1 R/W R BRPER1 R/W R - IF1CREQ1 R/W R/W IF1CMSK1 R/W R IF1MSK11 R/W R/W IF1MSK21 R/W R/W IF1ARB11 R/W DS07-13807-1 MB96370 シリーズ I/O マップ MB96(F)37x ( 29 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 000819H CAN1 - IF1 アービトレーション 1 レジスタ 上位 IF1ARB1H1 00081AH CAN1 - IF1 アービトレーション 2 レジスタ 下位 IF1ARB2L1 00081BH CAN1 - IF1 アービトレーション 2 レジスタ 上位 IF1ARB2H1 00081CH CAN1 - IF1 メッセージ制御レジスタ 下位 IF1MCTRL1 00081DH CAN1 - IF1 メッセージ制御レジスタ 上位 IF1MCTRH1 00081EH CAN1 - IF1 データ A1 下位 IF1DTA1L1 00081FH CAN1 - IF1 データ A1 上位 IF1DTA1H1 000820H CAN1 - IF1 データ A2 下位 IF1DTA2L1 000821H CAN1 - IF1 データ A2 上位 IF1DTA2H1 000822H CAN1 - IF1 データ B1 下位 IF1DTB1L1 000823H CAN1 - IF1 データ B1 上位 IF1DTB1H1 000824H CAN1 - IF1 データ B2 下位 IF1DTB2L1 000825H CAN1 - IF1 データ B2 上位 IF1DTB2H1 000826H00083FH 予約 000840H CAN1 - IF2 コマンドリクエスト レジスタ 下位 IF2CREQL1 000841H CAN1 - IF2 コマンドリクエスト レジスタ 上位 IF2CREQH1 000842H CAN1 - IF2 コマンドマスク レジスタ 下位 IF2CMSKL1 000843H CAN1 - IF2 コマンドマスク レジスタ 上位 ( 予約 ) IF2CMSKH1 000844H CAN1 - IF2 マスク 1 レジスタ 下位 IF2MSK1L1 000845H CAN1 - IF2 マスク 1 レジスタ 上位 IF2MSK1H1 000846H CAN1 - IF2 マスク 2 レジスタ 下位 IF2MSK2L1 000847H CAN1 - IF2 マスク 2 レジスタ 上位 IF2MSK2H1 000848H CAN1 - IF2 アービトレーション 1 レジスタ 下位 IF2ARB1L1 000849H CAN1 - IF2 アービトレーション 1 レジスタ 上位 IF2ARB1H1 00084AH CAN1 - IF2 アービトレーション 2 レジスタ 下位 IF2ARB2L1 00084BH CAN1 - IF2 アービトレーション 2 レジスタ 上位 IF2ARB2H1 00084CH CAN1 - IF2 メッセージ制御レジスタ 下位 IF2MCTRL1 00084DH CAN1 - IF2 メッセージ制御レジスタ 上位 IF2MCTRH1 00084EH CAN1 - IF2 データ A1 下位 IF2DTA1L1 00084FH CAN1 - IF2 データ A1 上位 IF2DTA1H1 000850H CAN1 - IF2 データ A2 下位 IF2DTA2L1 000851H CAN1 - IF2 データ A2 上位 IF2DTA2H1 000852H CAN1 - IF2 データ B1 下位 IF2DTB1L1 DS07-13807-1 略称 16 ビット アクセス アクセス R/W IF1ARB21 R/W R/W IF1MCTR1 R/W R/W IF1DTA11 R/W R/W IF1DTA21 R/W R/W IF1DTB11 R/W R/W IF1DTB21 R/W R/W - IF2CREQ1 R/W R/W IF2CMSK1 R/W R IF2MSK11 R/W R/W IF2MSK21 R/W R/W IF2ARB11 R/W R/W IF2ARB21 R/W R/W IF2MCTR1 R/W R/W IF2DTA11 R/W R/W IF2DTA21 R/W R/W IF2DTB11 R/W 51 MB96370 シリーズ I/O マップ MB96(F)37x ( 30 / 30 ) アドレス レジスタ 略称 8 ビット アクセス 000853H CAN1 - IF2 データ B1 上位 IF2DTB1H1 000854H CAN1 - IF2 データ B2 下位 IF2DTB2L1 000855H CAN1 - IF2 データ B2 上位 IF2DTB2H1 000856H00087FH 予約 000880H CAN1 - 転送リクエスト 1 レジスタ 下位 TREQR1L1 000881H CAN1 - 転送リクエスト 1 レジスタ 上位 TREQR1H1 000882H CAN1 - 転送リクエスト 2 レジスタ 下位 TREQR2L1 000883H CAN1 - 転送リクエスト 2 レジスタ 上位 TREQR2H1 000884H00088FH 予約 000890H CAN1 - 新規データ 1 レジスタ 下位 NEWDT1L1 000891H CAN1 - 新規データ 1 レジスタ 上位 NEWDT1H1 000892H CAN1 - 新規データ 2 レジスタ 下位 NEWDT2L1 000893H CAN1 - 新規データ 2 レジスタ 上位 NEWDT2H1 000894H00089FH 予約 0008A0H CAN1 - 割込み保留 1 レジスタ 下位 INTPND1L1 0008A1H CAN1 - 割込み保留 1 レジスタ 上位 INTPND1H1 0008A2H CAN1 - 割込み保留 2 レジスタ 下位 INTPND2L1 0008A3H CAN1 - 割込み保留 2 レジスタ 上位 INTPND2H1 0008A4H0008AFH 予約 0008B0H CAN1 - メッセージ有効 1 レジスタ下位 MSGVAL1L1 0008B1H CAN1 - メッセージ有効 1 レジスタ上位 MSGVAL1H1 0008B2H CAN1 - メッセージ有効 2 レジスタ下位 MSGVAL2L1 0008B3H CAN1 - メッセージ有効 2 レジスタ上位 MSGVAL2H1 0008B4H0008CDH 予約 0008CEH CAN1 - 出力許可レジスタ 0008CFH000BFFH 予約 略称 16 ビット アクセス アクセス R/W IF2DTB21 R/W R/W - TREQR11 R R TREQR21 R R - NEWDT11 R R NEWDT21 R R - INTPND11 R R INTPND21 R R - MSGVAL11 R R MSGVAL21 R R - COER1 R/W - (注意事項)I/O マップで予約されているアドレスに書込みアクセスを実行しないでください。予約されているアドレス へ読出しアクセスを実行すると “X” が読み出されます。 この表に記載されているにもかかわらず , デバイスでサポートされていないリソースのレジスタも「予約」 として処理してください。 52 DS07-13807-1 MB96370 シリーズ ■ 割込みベクタテーブル 割込みベクタテーブル MB96(F)37x ( 1 / 3 ) ベクタ 番号 ベクタ テーブル内の オフセット ベクタ名 DMA クリア プログラムへ の ICR インデックス 0 3FCH CALLV0 なし - 1 3F8H CALLV1 なし - 2 3F4H CALLV2 なし - 3 3F0H CALLV3 なし - 4 3ECH CALLV4 なし - 5 3E8H CALLV5 なし - 6 3E4H CALLV6 なし - 7 3E0H CALLV7 なし - 8 3DCH RESET なし - 9 3D8H INT9 なし - 10 3D4H EXCEPTION なし - 11 3D0H NMI なし - 12 3CCH DLY なし 12 遅延割込み 13 3C8H RC_TIMER なし 13 RC タイマ 14 3C4H MC_TIMER なし 14 メインクロックタイマ 15 3C0H SC_TIMER なし 15 サブクロックタイマ 16 3BCH 予約 なし 16 予約 17 3B8H EXTINT0 あり 17 外部割込み 0 18 3B4H EXTINT1 あり 18 外部割込み 1 19 3B0H EXTINT2 あり 19 外部割込み 2 20 3ACH EXTINT3 あり 20 外部割込み 3 21 3A8H EXTINT4 あり 21 外部割込み 4 22 3A4H EXTINT5 あり 22 外部割込み 5 23 3A0H EXTINT6 あり 23 外部割込み 6 24 39CH EXTINT7 あり 24 外部割込み 7 25 398H CAN0 なし 25 CAN コントローラ 0 26 394H CAN1 なし 26 CAN コントローラ 1 27 390H PPG0 あり 27 プログラマブルパルスジェネレータ 0 28 38CH PPG1 あり 28 プログラマブルパルスジェネレータ 1 29 388H PPG2 あり 29 プログラマブルパルスジェネレータ 2 30 384H PPG3 あり 30 プログラマブルパルスジェネレータ 3 31 380 PPG4 あり 31 プログラマブルパルスジェネレータ 4 32 37CH PPG5 あり 32 プログラマブルパルスジェネレータ 5 33 378H PPG6 あり 33 プログラマブルパルスジェネレータ 6 34 374H PPG7 あり 34 プログラマブルパルスジェネレータ 7 35 370H RLT0 あり 35 リロードタイマ 0 36 36CH RLT1 あり 36 リロードタイマ 1 37 368H RLT2 あり 37 リロードタイマ 2 DS07-13807-1 説明 NMI 53 MB96370 シリーズ 割込みベクタテーブル MB96(F)37x ( 2 / 3 ) 54 ベクタ 番号 ベクタ テーブル内の オフセット ベクタ名 DMA クリア プログラムへ の ICR インデックス 38 364H RLT3 あり 38 リロードタイマ 3 39 360H PPGRLT あり 39 リロードタイマ 6 - PPG 専用 40 35CH ICU0 あり 40 インプットキャプチャユニット 0 41 358H ICU1 あり 41 インプットキャプチャユニット 1 42 354H ICU2 あり 42 インプットキャプチャユニット 2 43 350H ICU3 あり 43 インプットキャプチャユニット 3 44 34CH ICU4 あり 44 インプットキャプチャユニット 4 45 348H ICU5 あり 45 インプットキャプチャユニット 5 46 344H ICU6 あり 46 インプットキャプチャユニット 6 47 340H ICU7 あり 47 インプットキャプチャユニット 7 48 33CH OCU0 あり 48 アウトプットコンペアユニット 0 49 338H OCU1 あり 49 アウトプットコンペアユニット 1 50 334H OCU2 あり 50 アウトプットコンペアユニット 2 51 330H OCU3 あり 51 アウトプットコンペアユニット 3 52 32CH FRT0 あり 52 フリーランタイマ 0 53 328H FRT1 あり 53 フリーランタイマ 1 54 324H RTC0 なし 54 リアルタイムクロック 55 320H CAL0 なし 55 クロック補正ユニット 56 31CH SG0 なし 56 サウンドジェネレータ 0 57 318H SG1 なし 57 サウンドジェネレータ 1 58 314H IIC0 あり 58 I2C インタフェース 0 59 310H ADC0 あり 59 A/D コンバータ 60 30CH ALARM0 なし 60 アラームコンパレータ 0 61 308H ALARM1 なし 61 アラームコンパレータ 1 62 304H LINR0 あり 62 LIN USART 0 RX 63 300H LINT0 あり 63 LIN USART 0 TX 64 2FCH LINR1 あり 64 LIN USART 1 RX 65 2F8H LINT1 あり 65 LIN USART 1 TX 66 2F4H LINR2 あり 66 LIN USART 2 RX 67 2F0H LINT2 あり 67 LIN USART 2 TX 68 2ECH LINR4 あり 68 LIN USART 4 RX 69 2E8H LINT4 あり 69 LIN USART 4 TX 70 2E4H LINR5 あり 70 LIN USART 5 RX 71 2E0H LINT5 あり 71 LIN USART 5 TX 72 2DCH FLASH_A なし 72 フラッシュメモリ A ( フラッシュ品のみ ) 73 2D8H FLASH_B なし 73 フラッシュメモリ B ( フラッシュ B 搭載フラッシュ品のみ ) 74 2D4H PPG8 あり 74 プログラマブルパルスジェネレータ 8 75 2D0H PPG9 あり 75 プログラマブルパルスジェネレータ 9 76 2CCH PPG10 あり 76 プログラマブルパルスジェネレータ 10 説明 DS07-13807-1 MB96370 シリーズ 割込みベクタテーブル MB96(F)37x ( 3 / 3 ) ベクタ 番号 ベクタ テーブル内の オフセット ベクタ名 DMA クリア プログラムへ の ICR インデックス 説明 77 2C8H PPG11 あり 77 プログラマブルパルスジェネレータ 11 78 2C4H OCU4 あり 78 アウトプットコンペアユニット 4 79 2C0H OCU5 あり 79 アウトプットコンペアユニット 5 80 2BCH IIC1 あり 80 I2C インタフェース 1 81 2B8H LINR3 あり 81 LIN USART 3 RX 82 2B4H LINT3 あり 82 LIN USART 3 TX DS07-13807-1 55 MB96370 シリーズ ■ デバイスの使用上の注意 デバイスを取り扱う際には , 特別な注意が必要です。 ・ラッチアップの防止 ・未使用端子の処理 ・外部クロックの処理 ・未使用サブクロック信号 ・PLL クロックモード動作時の注意 ・電源端子 (VCC/VSS) ・水晶発振回路 ・A/D コンバータおよびアナログ入力への電源投入の手順 ・A/D コンバータを使用しない場合の端子の処理 ・通電に関する注意事項 ・電源電圧の安定化 ・SMC 電源端子 ・シリアル接続 1. ラッチアップの防止 CMOS IC チップでは , 次の条件下でラッチアップが発生することがあります。 ・入力端子または出力端子に VCC より高い電圧や VSS より低い電圧が印加された。 ・VCC 端子と VSS 端子の間に定格を超える電圧が印加された。 ・VCC 電圧よりも先に AVCC 電源が投入された 。 ラッチアップが発生すると , 電源電流が激増し , 素子が熱破壊する恐れがあります。 同じ理由で , アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧を超えないように注意してください。 2. 未使用端子の処理 入力が禁止されているとき ( ポート入力イネーブルレジスタ PIER の対応するビット= 0) に未使用の入力端子が開放さ れたままになることがあります。 入力が可能であるときに未使用の入力端子を開放されたままにしておくと , 誤動作およびデバイスの永久破壊の原因に なることがあります。そのため , 使用していない入力端子は , ラッチアップ防止のため 2 kΩ 以上の抵抗を介してプルアッ プまたはプルダウン処理をしてください。 使用していない入出力端子は , 出力状態に設定して開放するか , 入力状態に設定して入力を禁止するか , 上記のように 外部プルアップ / プルダウン抵抗を使用してください。 3. 外部クロックの使用 外部クロックの許容周波数範囲は , 発振器のタイプと設定によって決まります。 モードと周波数限界の詳細については 「■ 電気的特性 (4) 交流規格」の項を参照してください。単相と逆相の外部クロックは以下のように接続してください。 1. 単相外部クロック 単相外部クロックを使用する際には , X0 端子を駆動して , X1 端子を解放したままにしてください。 X0 X1 56 DS07-13807-1 MB96370 シリーズ 2. 逆相の外部クロック 逆相の外部クロックを使用する際には , X1 (X1A) に対し , X0 (X0A) 端子と逆相のクロック信号を供給してください。 X0 X1 4. 未使用サブクロック信号 端子 X0A および X1A を発振器に接続しないとき , X0A 端子にプルダウン抵抗を接続し , X1A 端子を開放したままにし てください。 5. PLL クロックモード動作時の注意 PLL クロックモードが設定されていて , 外部発振器が動作していない , または外部クロックが供給されていない場合は , マイクロコントローラはフリー発振している PLL の使用を試みます。ただし , この動作における性能は保証できません。 6. 電源端子 (VCC/VSS) また, すべての VSS レベル電源端子についても, すべての VCC レベル電源端子が同じ電位であることを確認してください。 同じことを確認してください。VCC または VSS のレベルが同一ではない場合 , デバイスは動作保証範囲内でも誤動作を起こ すことがあります。 VCC 端子および VSS 端子を可能な限り低インピーダンスの電源からデバイスに接続してください。 電源ノイズを抑制する手段として , VCC 端子と VSS 端子間に , 約 0.1 μF のコンデンサをバイパスコンデンサとして VCC お よび VSS 端子にできる限り近い場所に接続します。 7. 水晶発振子とセラミック発振子 X0, X1 端子 または X0A, X1A 端子 でのノイズは異常な動作の原因となることがあります。これを防止するため , X0, X1 端子 および X0A, X1A 端子 , 水晶発振子 ( またはセラミック発振子 ), およびグランドにできる限り近い場所には 必ずバ イパスコンデンサ を設置し , 発振回路の配線が他の回路の配線と交差しないように細心の注意を払ってください。 動作を安定化させるために , プリント基板のアートワークで , X0, X1 端子および X0A, X1A 端子 を取り囲むようにグラ ンド領域を設けることを強く推奨します。 特に高周波数で Q 値の低い発振子を使用する場合は , ご使用される水晶 / セラミック発振子のメーカに対して , 水晶と MCU または振動子と MCU のシステム評価依頼を実施することを強くお勧めします。 8. A/D コンバータおよびアナログ入力への電源投入の手順 デジタル電源 (Vcc) を投入してから , A/D コンバータの電源 (AVCC, AVRH, AVRL) とアナログ入力 (ANn) を投入してく ださい。 A/D コンバータの電源とアナログ入力を切ってからデジタル電源を切ってください。この場合 , AVRH および AVCC の 電圧を超えていないことを必ず確認してください。( アナログおよびデジタル電源を同時に on/off しても問題ありません )。 9. A/D コンバータを使用しない場合の端子の処理 A/D コンバータの未使用の端子を次のように接続してください。AVCC = VCC, AVSS = AVRH = AVRL = VSS. 10.電源投入時の注意 内蔵電圧レギュレータの誤動作を防止するため , 電源投入時の電圧は 0.2V から 2.7V まで変化するのに 50μs 以上かか るようにしなければなりません。 DS07-13807-1 57 MB96370 シリーズ 11.電源電圧の安定化 電源電圧は , できるだけ安定化するよう心がけてください。Vcc 電源電圧の動作保証範囲内においても , 電源電圧の急激 な変化があると誤動作を生じることがあります。安定化の基準として , 商用周波数 (50 ∼ 60 Hz) での Vcc リプル変動 (P-P 値 ) は , 標準 Vcc 値の 10% 以下に , また電源の切り替え時などの瞬時変化においては , 過渡変動率が 0.1V/μs 以下になる よう電圧変動を抑えることを推奨します。 12.SMC 電源端子 すべての DVSS 端子は Vss 端子と同電位とする必要があります。 DVCC 電源の電位は Vcc 電源電位とは独立して個別設定が可能ですが , DVcc が電源投入された状態で Vcc が 3V を下回 ると SMC I/O 端子は未定義状態になりますのでご注意ください。これを防止するため , 常に DVcc よりも先に Vcc を供給 しておくことを推奨します。 13.シリアル通信 シリアル通信上では , ノイズなどにより間違ったデータを受信する可能性があります。 このため , ノイズを防止するようプリント板を設計してください。 システムの設計では , データのチェックサムに対応して , エラー発生時には再送するなど , 誤ったデータを受信した場合 の処理を行ってください。 58 DS07-13807-1 MB96370 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 記号 定格値 単位 備考 最小 最大 VCC VSS - 0.3 VSS + 6.0 V AVCC VSS - 0.3 VSS + 6.0 V VCC = AVCC *1 AVRH, AVRL VSS - 0.3 VSS + 6.0 V AVCC ≧ AVRH, AVCC ≧ AVRL, AVRH > AVRL, AVRL ≧ AVSS DVCC VSS - 0.3 VSS + 6.0 V *7 を参照 V0 to V3 VSS - 0.3 VSS + 6.0 V V0 ∼ V3 は VCC を超えないこと 入力電圧 VI VSS - 0.3 VSS + 6.0 V VI ≦ (D)VCC + 0.3V 出力電圧 VO VSS - 0.3 VSS + 6.0 V VO ≦ (D)VCC + 0.3V *2 ICLAMP -4.0 +4.0 mA 汎用入出力端子に適用 *3 Σ|ICLAMP| - 40 mA 汎用入出力端子に適用 *3 IOL1 - 15 mA 駆動能力を 5mA に設定した通常 出力 IOLSMC - 40 mA 駆動能力を 30mA に設定した高電 流出力 IOLAV1 - 5 mA 駆動能力を 5mA に設定した通常 出力 IOLAVSMC - 30 mA 駆動能力を 30mA に設定した高電 流出力 電源電圧 A/D コンバータ 基準電圧 SMC 電源 LCD 電源電圧 最大クランプ電流 最大総クランプ電流 “L” レベル 最大出力電流 “L” レベル 平均出力電流 *2 ΣIOL1 - 100 mA “L” レベル 最大総出力電流 通常出力 ΣIOLSMC - 330 mA 高電流出力 ΣIOLAV1 - 50 mA “L” レベル 総平均出力電流 通常出力 ΣIOLAVSMC - 250 mA 高電流出力 IOH1 - -15 mA 駆動能力を 5mA に設定した通常 出力 IOHSMC - -40 mA 駆動能力を 30mA に設定した高電 流出力 IOHAV1 - -5 mA 駆動能力を 5mA に設定した通常 出力 IOHAVSMC - -30 mA 駆動能力を 30mA に設定した高電 流出力 “H” レベル 最大出力電流 “H” レベル 平均出力電流 ΣIOH1 - -100 mA “H” レベル 最大総出力電流 通常出力 ΣIOHSMC - -330 mA 高電流出力 ΣIOHAV1 - -50 mA “H” レベル 総平均出力電流 通常出力 ΣIOHASMC - -250 mA 高電流出力 - 350*5 mW TA=105oC - 700 *5 mW TA=85oC - 960*5 mW TA=70oC - 430*5 mW TA=125oC, フラッシュ 書込み / 消 去なし *6 - 780*5 mW TA=105oC, フラッシュ 書込み / 消 去なし *6 0 +70 -40 +105 -40 +125 許容消費電力 ( フラッシュ品 ) 動作周囲温度 DS07-13807-1 *4 PD TA MB96V300B o C *6 59 MB96370 シリーズ 項目 保存温度 記号 TSTG 定格値 最小 最大 -55 +150 単位 備考 o C * 1:AVCC と VCC を同一電圧に設定してください。AVCC が VCC を超えていないこと , およびアナログ入力の電圧が電源 投入時に AVCC を超えてはいけません。 * 2:VI および VO は (D)VCC + 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし , 外部の部品使用 により入力への電流または入力からの電流の最大値が宣言されている場合には VI に代わって ICLAMP 定格が適用され ます。高電流ポートの入力 / 出力電圧は DVCC によって決まり , 標準のポートは VCC によってきまります。 * 3:・SEG か COM 機能のある入出力端子を除き , 汎用 I/O 端子 (Pnn_m) はすべて該当します。 ・推奨動作条件内で御使用ください。 ・直流電圧 ( 電流 ) で御使用ください。 ・+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し+ B 信号を印加してください。 ・+ B 入力時にマイクロコントローラの端子に入力される電流が , 瞬時および定常を問わず規格値以下になるように 制限抵抗値を設定してください。 ・低消費電力モード時などのマイクロコントローラの駆動電流が少ない動作状況では , + B 入力電位が保護ダイオー ドを通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・マイクロコントローラ電源が OFF 時 (0V に固定していない場合に ) に+ B 入力がある場合は , 端子から電源が供給 されているため , 不完全な動作を行う可能性がありますのでご注意ください。 ・電源投入時に+ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電源 電圧になる可能性がありますのでご注意ください ( 内部ベクタモードで永続的な低電圧リセットを行うデバイスを 除く )。 ・+ B 信号を LCD I/O 端子に接続しないでください。( 未使用の SEG/COM 端子を含む )。 ・推奨回路例 : 保護ダイオード VCC P-ch 制限抵抗 +B 入力 (0V ∼ 16V) N-ch R * 4:最大許容消費電力は動作周囲温度 , 空気循環速度および PCB 上のパッケージの熱伝導性に依存します。 実際の消費電力はご使用のアプリケーションに依存し , 以下の式で求められます。 PD = PIO + PINT PIO = ∑ (VOL * IOL + VOH * IOH) (IO 負荷消費電力 , 全 IO ポートでの合計値 ) PINT = VCC * (ICC + IA) ( 内部消費電力 ) ICC は「直流規格」に記載されているように VCC におけるコア消費電流の合計であり , 選択された動作モードやクロッ ク周波数 , およびフラッシュプログラミングやクロックモジュレータなどの機能の仕様に依存します。 IA は AVCC のアナログ消費電流です。 * 5:空気循環の無い状態での TA で単層 PCB 上に実装されたパッケージにおけるワーストケース ( 値 ) です。 * 6:これらの条件下で使用される場合は, 信頼性上の制限があるので必ず営業部門またはサポート部門までご連絡くださ い。 * 7:VCC よりも先に DVCC が電源投入されると , SMC I/O 端子の状態が確定しません。これを防ぐために , 常に DVCC より 先に VCC を電源投入してください。VCC と DVCC が同一である必要はありません。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 60 DS07-13807-1 MB96370 シリーズ 2. 推奨動作条件 項目 電源電圧 C 端子での平滑コンデンサ 記号 規格値 単位 最小 標準 最大 VCC, DVCC 3.0 - 5.5 V CS 3.5 4.7-10 15 μF 備考 X7R セラミックコンデンサか , 同 様の低インダクタンスを持つコン デンサを使用 <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07-13807-1 61 MB96370 シリーズ 3. 直流規格 (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 端子 条件 ポート 入力 Pnn_m “ H” レベル 入力電圧 最大 0.8 VCC - (D)VCC + 0.3 V 0.7 VCC - (D)VCC + 0.3 V (D)VCC ≧ 4.5V 0.74 VCC - (D)VCC + 0.3 V (D)VCC < 4.5V オートモーティブ ヒステリシス 入力 選択時 0.8 VCC - (D)VCC + 0.3 V TTL 入力 選択時 2.0 - (D)VCC + 0.3 V CMOS ヒステリシス 0.7/0.3 入力選択時 X0 「高速クロック 入力モード」での 外部クロック 0.8 VCC - VCC + 0.3 V VIHX0S X0,X1, X0A,X1A 「発振モード」での 外部クロック 2.5 - VCC + 0.3 V VIHR RSTX - 0.8 VCC - VCC + 0.3 V VIHM MD2-MD0 - VCC - 0.3 - VCC + 0.3 V CMOS ヒステリシス 0.8/0.2 入力選択時 VSS - 0.3 - 0.2 (D)VCC V CMOS ヒステリシス 0.7/0.3 入力選択時 VSS - 0.3 - 0.3 (D)VCC V オートモーティブ ヒステリシス 入力 選択時 VSS - 0.3 - 0.5 (D)VCC V VSS - 0.3 - 0.46 (D)VCC TTL 入力選択時 VSS - 0.3 - 0.8 V ポート 入力 Pnn_m “ L ” レベル 入力電圧 備考 標準 VIHX0F VIL 62 単位 最小 CMOS ヒステリシス 0.8/0.2 入力 選択時 VIH 規格値 CMOS ヒステ リシス 入力 (D)VCC ≧ 4.5V (D)VCC < 4.5V VILX0F X0 「高速クロック入力 モード」での 外部クロック VSS - 0.3 - 0.2 VCC V VILX0S X0,X1, X0A,X1A 「発振モード」での 外部クロック VSS - 0.3 - 0.4 V VILR RSTX - VSS - 0.3 - 0.2 VCC V VILM MD2-MD0 - VSS - 0.3 - VSS + 0.3 V CMOS ヒステ リシス 入力 DS07-13807-1 MB96370 シリーズ (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 端子 VOH2 通常 または 高電流 出力 VOH5 通常 または 高電流 出力 “ H ” レベル 出力電圧 VOH30 VOH3 VOL2 VOL5 “L” レベル 出力 電圧 VOL30 高電流 出力 条件 4.5V ≦ (D)VCC ≦ 5.5V IOH = -2mA 通常 または 高電流 出力 通常 または 高電流 出力 高電流 出力 単位 備考 - V 駆動能力 2mA - - V 駆動能力 5mA DVCC 0.5 - - V 駆動能力 30mA VCC - 0.5 - - V - - 0.4 V 駆動能力 2mA - - 0.4 V 駆動能力 5mA - - 0.5 V 駆動能力 30mA 最小 標準 最大 (D)VCC 0.5 - (D)VCC 0.5 3.0V ≦ (D)VCC < 4.5V IOH = -1.6mA 4.5V ≦ (D)VCC ≦ 5.5V IOH = -5mA 3.0V ≦ (D)VCC < 4.5V IOH = -3mA 4.5V ≦ DVCC ≦ 5.5V IOH = -30mA 3.0V ≦ DVCC < 4.5V IOH = -20mA 4.5V ≦ VCC ≦ 5.5V IOH = -3mA 3mA 出力 規格値 3.0V ≦ VCC < 4.5V IOH = -2mA 4.5V ≦ (D)VCC ≦ 5.5V IOL = +2mA 3.0V ≦ (D)VCC < 4.5V IOL = +1.6mA 4.5V ≦ (D)VCC ≦ 5.5V IOL = +5mA 3.0V ≦ (D)VCC < 4.5V IOL = +3mA 4.5V ≦ DVCC ≦ 5.5V IOL = +30mA 3.0V ≦ DVCC < 4.5V IOL = +20mA VOL3 3mA 出力 3.0V ≦ VCC ≦ 5.5V IOL = +3mA - - 0.4 V 入力リーク電 流 IIL Pnn_m VSS < VI < VCC AVSS, AVRL < VI < AVCC, AVRH -1 - +1 μA 単一ポート端 子 総 LCD リー ク電流 Σ|IILCD| 全 SEG/ COM 端子 VCC = 5.0V - 0.5 10 μA 全 LCD 端子 での最大リー ク電流 LCD 内部 分割抵抗 RLCD V3, VSS 間 VCC = 5.0V 25 40 65 kΩ プルアップ 抵抗 RUP Pnn_m, RSTX VCC = 3.3V ± 10% 40 100 160 kΩ VCC = 5.0V ± 10% 25 50 100 kΩ (注意事項)高電流ポートの入力 / 出力 電圧は VCC 以外のポートにおける DVCC に依存します。 DS07-13807-1 63 MB96370 シリーズ (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 PLL ランモード CLKS1/2 = 48MHz, CLKB = CLKP1/2 = 24MHz ICCPLL ICCMAIN ICCRCH 規格値 条件 (TA) PLL ランモード CLKS1/2 = 80MHz, CLKB = CLKP1 = 40MHz, CLKP2 = 20MHz メインランモード CLKS1/2 = CLKB = CLKP1/2 = 4MHz RC ランモード CLKS1/2 = CLKB = CLKP1/2 = 2MHz ランモードに おける電源電流 * RC ランモード CLKS1/2 = CLKB = CLKP1/2 = 100kHz, SMCR:LPMS = 0 +25 °C 標準 最大 38 46 +125 °C 39 49 +25 °C 48 60 +125 °C 49 63 +25 °C 4.8 6 +125 °C 5.4 8.5 +25 °C 2.9 4 +125 °C 3.5 6.5 +25 °C 0.4 0.6 +125 °C 0.9 単位 mA CLKRC と CLKSC 停止 コア電圧 : 1.9 V 0 フラッシュ /ROM ウエ イト状態 mA CLKRC と CLKSC 停止 コア電圧 : 1.9 V 1 フラッシュ /ROM ウエ イト状態 mA CLKPLL, CLKSC および CLKRC 停止 1 フラッシュ /ROM ウェ イト状態 mA CLKMC, CLKPLL および CLKSC 停止 1 フラッシュ /ROM ウェ イト状態 mA CLKMC, CLKPLL および CLKSC 停止 , 高電力モー ドにおける電圧レギュ レータ 1 フラッシュ /ROM ウェ イト状態 mA CLKMC, CLKPLL および CLKSC 停止 , 低電力モー ドにおける電圧レギュ レータ , フラッシュプロ グラミング / 消去不可 1 フラッシュ /ROM ウェ イト状態 mA CLKMC, CLKPLL および CLKRC 停止 , フラッシュ プログラミング / 消去不 可 1 フラッシュ /ROM ウェ イト状態 mA CLKRC および CLKSC 停 止 コア電圧 : 1.9 V mA CLKRC および CLKSC 停 止 コア電圧 : 1.9 V 2.9 ICCRCL RC ランモード CLKS1/2 = CLKB = CLKP1/2 = 100kHz, SMCR:LPMS = 1 ICCSUB サブランモード CLKS1/2 = CLKB = CLKP1/2 = 32kHz PLL スリープモード CLKS1/2 = 48MHz, CLKP1/2 = 24MHz スリープモードに おける電源電流 * 64 ICCSPLL PLL スリープモード CLKS1/2 = 80MHz, CLKP1 = 40MHz, CLKP2 = 20MHz +25 °C 0.15 0.25 +125 °C 0.65 2.6 +25 °C 0.1 0.2 +125 °C 0.6 2.4 +25 °C 11 13 +125 °C 11.7 15.5 +25 °C 14 17 +125 °C 14.8 19.5 備考 DS07-13807-1 MB96370 シリーズ (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 ICCSMAIN ICCSRCH メインスリープモード CLKS1/2 = CLKP1/2 = 4MHz RC スリープモード CLKS1/2 = CLKP1/2 = 2MHz RC スリープモード CLKS1/2 = CLKP1/2 = 100kHz, SMCR:LPMSS = 0 スリープモードに おける電源電流 * 規格値 条件 (TA) +25 °C 標準 最大 1.6 2 +125 °C 2.1 4.2 +25 °C 0.9 1.4 +125 °C 1.5 3.5 +25 °C 0.3 0.5 +125 °C 0.8 2.8 +25 °C 0.06 0.15 +125 °C 0.56 2.4 +25 °C 0.04 0.12 単位 備考 mA CLKPLL, CLKSC および CLKRC 停止 mA CLKMC, CLKPLL およ び CLKSC 停止 mA CLKMC, CLKPLL およ び CLKSC 停止 高電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKSC 停止 低電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKRC 停止 mA CLKRC および CLKSC 停止 コア電圧 : 1.9 V mA CLKPLL, CLKRC および CLKSC 停止 高電力モードにおける 電圧レギュレータ mA CLKPLL, CLKRC および CLKSC 停止 低電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKSC 停止 高電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKSC 停止 低電力モードにおける 電圧レギュレータ ICCSRCL RC スリープモード CLKS1/2 = CLKP1/2 = 100kHz, SMCR:LPMSS = 1 ICCSSUB ICCTPLL サブスリープモード CLKS1/2 = CLKP1/2 = 32kHz PLL タイマモード CLKMC = 4MHz, CLKPLL = 48MHz メインタイマモード CLKMC = 4MHz, SMCR:LPMSS = 0 +125 °C 0.54 2.3 +25 °C 1.6 2 +125 °C 2.1 4.2 +25 °C 0.35 0.5 +125 °C 0.85 2.7 +25 °C 0.1 0.15 ICCTMAIN メインタイマモード CLKMC = 4MHz, SMCR:LPMSS = 1 タイマモードに おける電源電流 * RC タイマモード CLKRC = 2MHz, SMCR:LPMSS = 0 +125 °C 0.6 2.3 +25 °C 0.35 0.5 +125 °C 0.85 2.7 +25 °C 0.1 0.15 ICCTRCH RC タイマモード CLKRC = 2MHz, SMCR:LPMSS = 1 DS07-13807-1 +125 °C 0.6 2.3 65 MB96370 シリーズ (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 規格値 条件 (TA) 記号 RC タイマモード CLKRC = 100kHz, SMCR:LPMSS = 0 標準 最大 +25 °C 0.3 0.45 +125 °C 0.8 2.6 +25 °C 0.05 0.1 +125 °C 0.55 2.2 +25 °C 0.03 0.1 単位 mA CLKMC, CLKPLL およ び CLKSC 停止 高電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKSC 停止 低電力モードにおける 電圧レギュレータ mA CLKMC, CLKPLL およ び CLKRC 停止 mA コア電圧 1.8V mA コア電圧 1.2V mA この電流値は上記の全 ての電源電流に加算さ れます ICCTRCL RC タイマモード CLKRC = 100kHz, SMCR:LPMSS = 1 タイマモードに おける電源電流 * ICCTSUB サブタイマモード CLKSC = 32kHz VRCR:LPMB[2:0] = 110B ストップモードに おける電源電流 0.53 2.2 +25 °C 0.02 0.08 +125 °C 0.52 2.2 +25 °C 0.015 0.06 +125 °C 0.4 1.65 +25 °C 90 140 ICCH VRCR:LPMB[2:0] = 000B 起動中の低電圧検 出用電源電流 +125 °C 備考 ICCLVD 低電圧検出有効 (RCR:LVDE = 1) +125 °C 100 150 クロック モジュレータ用 電源電流 ICCCLOMO クロックモジュレータ 有効 (CMCR:PDX = 1) - 3 4.5 mA 上記すべての電流値に 加算されます フラッシュ 書込 / 消去電流 ICCFLASH 1 フラッシュ モジュール用の電流 - 15 40 mA 上記すべての電流値に 加算されます 入力容量 CIN - 15 30 pF 高電流出力 入力容量 CIN - 5 15 pF C, AVCC, AVSS, AVRH, AVRL, VCC, VSS, DVCC, DVSS, 以外の高電流出力 - *:電源電流値は , メイン発振子に 4MHz の外部クロックを接続し , サブ発振子には 32kHz の外部クロックを接続して 測定されます。電圧レギュレータ制御の詳細につきましてはハードウェアマニュアルの「スタンバイモードおよび 電圧レギュレータ制御回路」を参照してください。 66 DS07-13807-1 MB96370 シリーズ 4. 交流規格 ソースクロックタイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 クロック周波数 クロック周波数 記号 fC fFCI 端子 X0, X1 規格値 単位 標準 最大 3 - 16 MHz 水晶発振子使用の場合 , PLL オフ 0 - 16 MHz 逆位相外部クロック使用の場合 , PLL オフ 3.5 - 16 MHz 水晶発振子または逆位相外部クロッ ク使用の場合 , PLL オン 0 - 56 MHz 高速クロック入力モードでの単相外 部クロック使用の場合 , PLL オフ 3.5 - 56 MHz 高速クロック入力モードでの単相外 部クロック使用の場合 , PLL オン 32 32.768 100 kHz 発振回路使用の場合 0 - 100 kHz 逆位相外部クロック使用の場合 0 - 50 kHz 単相外部クロック使用の場合 50 100 200 kHz 低周波 RC 発振使用の場合 1 2 4 MHz 高周波 RC 発振使用の場合 PLL の VCO 出力周波数を許可 (CLKVCO) X0 X0A, X1A クロック周波数 fCL X0A クロック周波数 fCR 備考 最小 - PLL クロック 周波数 fCLKVCO - 64 - 200 MHz PLL 位相ジッタ TPSKEW - - - ±5 ns CLKMC (PLL 入力クロック ) ≧ 4MHz 入力クロック パルス幅 PWH, PWL X0,X1 8 - - ns デューティ比は 30% ∼ 70% 入力クロック パルス幅 PWHL, PWLL X0A,X1A 5 - - μs tCYL VIH X0 VIL PWH PWL tCYLL VIH X0A VIL PWHL DS07-13807-1 PWLL 67 MB96370 シリーズ ・内部クロックタイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) コア電圧設定 項目 内部システムクロック周波数 (CLKS1 および CLKS2) 内部 CPU クロック周波数 (CLKB), 内部周辺クロック周波数 (CLKP1) 内部周辺クロック周波数 (CLKP2) 68 1.8V 記号 fCLKS1, fCLKS2 fCLKB, fCLKP1 fCLKP2 1.9V 単位 備考 最小 最大 最小 最大 0 92 0 96 MHz 下記以外 0 72 0 80 MHz MB96F378/MB96F379 0 52 0 56 MHz 下記以外 0 36 0 40 MHz MB96F378/MB96F379 0 28 0 32 MHz DS07-13807-1 MB96370 シリーズ ・外部リセットタイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 リセット入力時間 記号 端子名 tRSTL RSTX 規格値 最小 標準 最大 500 - - 単位 備考 ns tRSTL RSTX 0.2 VCC DS07-13807-1 0.2 VCC 69 MB96370 シリーズ ・パワーオンリセットタイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 端子名 tR tOFF 電源立上り時間 電源遮断時間 規格値 単位 最小 標準 最大 Vcc 0.05 - 30 ms Vcc 1 - - ms 備考 tR 2.7V VCC 0.2 V 0.2 V 0.2 V tOFF 電源を急激に変化させるとパワーオンリセットが起動される場合があり ます。動作中に電源電圧を変化させる場合は , 下図のように電圧の変動 をおさえて滑らかに立ち上げることをお勧めします。 VCC 3V 70 最大 50 mV/ms までの 立ち上り DS07-13807-1 MB96370 シリーズ ・外部入力タイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 記号 端子名 条件 規格値 最小 最大 200 ⎯ INTn(_R) 入力パルス幅 tINH tINL 単位 使用される端子入力 機能 外部割込み ns NMI(_R) NMI Pnn_m 汎用入出力 TINn(_R) リロードタイマ TTGn(_R) ⎯ ADTG(_R) 2 × tCLKP1 + 200 (tCLKP1=1/ fCLKP1) PPG トリガ入力 ⎯ ns A/D コンバータトリガ FRCKn(_R) フリーランタイマ外部 クロック INn(_R) インプットキャプチャ (注意事項)再配置リソース入力は同一の特性です。 外部端子入力 VIH VIH tINH DS07-13807-1 VIL VIL tINL 71 MB96370 シリーズ ・スルーレート高電流出力 (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 出力立上り / 立下り時間 規格値 記号 端子名 条件 tR30 tF30 入出回路形式 M 出力駆動能力 “30mA” 最小 最大 15 ⎯ 単位 備考 ns (注意事項)再配置されたリソースの入力も同一の特性となります。 ・スルーレート出力タイミング VH VH VL VL tR30 72 VH = VOL30 + 0.9 × (VOH30 - VOL30) VL = VOL30 + 0.1 × (VOH30 - VOL30) tF30 DS07-13807-1 MB96370 シリーズ ・外部バスタイミング (注意事項)以降の値は入出力の駆動能力 IOdrive = 5mA の場合の値です。もし , IOdrive が 2mA の場合 , 他の表に記載されて いる出力タイミングの最大値に 10ns を加算してください。 標準タイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 条件 最小 最大 25 ⎯ tCYC/2-5 tCYC/2+5 tCLCH tCYC/2-5 tCYC/2+5 tCHCBH -20 20 -20 20 -20 20 tCLCBL -20 20 tCHLH -10 10 -10 10 tCLLH -10 10 tCLLL -10 10 -15 15 -15 15 -15 15 -15 15 -15 15 -15 15 -10 10 -10 10 -10 10 -10 10 tCYC ECLK ECLK → UBX/ LBX / CSn 時間 tCHCL tCHCBL tCLCBH ECLK CSn, UBX, LBX, ECLK tCHLL ECLK → ALE 時間 ECLK → アドレス有効時間 ( 非多重化 ) ALE, ECLK ⎯ ⎯ ⎯ tCHAV A[23:0], ECLK tCLAV A[23:16], ECLK tCLADV tCHADV AD[15:0], ECLK tCHRWL ECLK → RDX /WRX 時間 tCLRWH tCLRWL DS07-13807-1 RDX, WRX, WRLX,WRHX, ECLK ⎯ ns ns ns EBM:NMS=0 tCHRWH 備考 ns EBM:NMS=0 tCLAV 単位 ns EBM:NMS=1 tCHAV ECLK → アドレス有効時間 ( 多重化 ) 規格値 ns ns 73 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 条件 最小 最大 30 ⎯ tCYC/2-8 tCYC/2+8 tCLCH tCYC/2-8 tCYC/2+8 tCHCBH -25 25 -25 25 -25 25 tCLCBL -25 25 tCHLH -15 15 -15 15 tCLLH -15 15 tCLLL -15 15 -20 20 -20 20 -20 20 -20 20 -20 20 -20 20 -15 15 -15 15 -15 15 -15 15 tCYC ECLK ECLK → UBX/ LBX / CSn 時間 tCHCL tCHCBL tCLCBH ECLK CSn, UBX, LBX, ECLK tCHLL ECLK → ALE 時間 ECLK → アドレス有効時間 ( 非多重 ) ALE, ECLK ⎯ ⎯ ⎯ tCHAV A[23:0], ECLK tCLAV A[23:16], ECLK tCLADV tCHADV AD[15:0], ECLK tCHRWL ECLK → RDX /WRX 時間 tCLRWH tCLRWL 74 RDX, WRX, WRLX, WRHX, ECLK ⎯ ns ns ns EBM:NMS=0 tCHRWH 備考 ns EBM:NMS=0 tCLAV 単位 ns EBM:NMS=1 tCHAV ECLK → アドレス有効時間 ( 多重 ) 規格値 ns ns DS07-13807-1 MB96370 シリーズ tCYC tCHCL ECLK tCLCH 0.8*Vcc 0.2*Vcc tCLAV tCHAV A[23:0] tCHCBL tCLCBH tCLCBL tCHCBH tCHRWL tCLRWH tCLRWL tCHRWH CSn LBX UBX RDX WRX (WRLX, WRHX) tCLLH tCHLL tCHLH tCLLL ALE tCHADV tCLADV AD[15:0] アドレス 詳細なタイミングチャートはハードウェアマニュアルを参照してください。 DS07-13807-1 75 MB96370 シリーズ バスリードタイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 ALE パルス幅 ( 多重 ) 記号 tLHLL tAVLL 端子名 ALE ALE ↓ →アドレス有効時間 ( 多重 ) tLLAX 有効アドレス → RDX ↓ 時間 ( 非多重 ) tAVRL tAVRL 有効アドレス →有効データ入力 ( 非多重 ) 76 tAVDV 最小 最大 EACL:STS=0, EACL:ACE=0 tCYC/2 − 5 ⎯ EACL:STS=1 tCYC − 5 ⎯ EACL:STS=0, EACL:ACE=1 3tCYC/2 − 5 ⎯ EACL:STS=0, EACL:ACE=0 tCYC − 15 ⎯ EACL:STS=1, EACL:ACE=0 3tCYC/2 − 15 ⎯ EACL:STS=0, EACL:ACE=1 2tCYC − 15 ⎯ EACL:STS=1, EACL:ACE=1 5tCYC/2 − 15 ⎯ EACL:STS=0, EACL:ACE=0 tCYC/2 − 15 ⎯ EACL:STS=1, EACL:ACE=0 tCYC − 15 ⎯ EACL:STS=0, EACL:ACE=1 3tCYC/2 − 15 ⎯ EACL:STS=1, EACL:ACE=1 2tCYC − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 − 15 ⎯ EBM:NMS= 1 tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 15 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 15 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 15 ⎯ EBM:NMS= 1 ⎯ 2tCYC − 55 RDX, A[23:16] RDX, AD[15:0] A[23:0], AD[15:0] 備考 ns EBM:NMS =0 ns ALE, AD[15:0] RDX, A[23:0] 単位 ns ALE,AD[15:0] 有効アドレス → RDX ↓ 時間 ( 多重 ) tADVRL 規格値 ALE, A[23:16] 有効アドレス → ALE ↓ 時間 ( 多重 ) tADVLL 条件 ns ns ns ns ns サイクル 拡張なし DS07-13807-1 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 tAVDV 端子名 A[23:16], AD[15:0] 有効アドレス → 有効データ入力 ( 多重 ) tADVDV 条件 EACL:ACE=0 EBM:NMS=0 規格値 最小 最大 ⎯ 3tCYC − 55 EACL:ACE=1 EBM:NMS=0 ⎯ 4tCYC − 55 EACL:ACE=0 EBM:NMS=0 ⎯ 5tCYC/2 − 55 AD[15:0] EACL:ACE=1 EBM:NMS=0 ⎯ 7tCYC/2 − 55 単位 備考 ns サイクル 拡張なし ns サイクル 拡張なし RDX パルス幅 tRLRH RDX ⎯ 3 tCYC/2 − 5 ⎯ ns サイクル 拡張なし RDX ↓ → 有効データ入力 tRLDV RDX, AD[15:0] ⎯ ⎯ 3 tCYC/2 − 50 ns サイクル 拡張なし RDX ↑→ データ保持時間 tRHDX RDX, AD[15:0] ⎯ 0 ⎯ ns アドレス有効 → データ保持時間 tAXDX A[23:0], AD[15:0] ⎯ 0 ⎯ ns 3tCYC/2 − 10 ⎯ EACL:STS=1, EACL:ACE=1 RDX ↑→ ALE ↑ 時間 tRHLH RDX, ALE tAVCH A[23:0], ECLK tADVCH AD[15:0], ECLK RDX ↓ → ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓ → RDX ↓ 時間 tLLRL ALE, RDX ECLK ↑ → 有効デー タ入力 tCHDV 有効アドレス → ECLK ↑ 時間 DS07-13807-1 AD[15:0], ECLK その他の ECL:STS, EACL:ACE 設定 ns tCYC/2 − 10 ⎯ tCYC − 15 ⎯ tCYC/2 − 15 ⎯ tCYC/2 − 10 ⎯ EACL:STS=0 tCYC/2 − 10 ⎯ EACL:STS=1 − 10 ⎯ ⎯ tCYC − 50 ⎯ ⎯ ⎯ ns ns ns ns 77 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 ALE パルス幅 ( 多重 ) 記号 tLHLL tAVLL 端子名 ALE ALE ↓ →アドレス有効 時間 ( 多重 ) tLLAX 有効アドレス → RDX ↓時間 ( 非多重 ) tAVRL tAVRL 有効アドレス →有効データ入力 ( 非多重 ) 78 tAVDV 最小 最大 EACL:STS=0, EACL:ACE=0 tCYC/2 − 8 ⎯ EACL:STS=1 tCYC − 8 ⎯ EACL:STS=0, EACL:ACE=1 3tCYC/2 − 8 ⎯ EACL:STS=0, EACL:ACE=0 tCYC − 20 ⎯ EACL:STS=1, EACL:ACE=0 3tCYC/2 − 20 ⎯ EACL:STS=0, EACL:ACE=1 2tCYC − 20 ⎯ EACL:STS=1, EACL:ACE=1 5tCYC/2 − 20 ⎯ EACL:STS=0, EACL:ACE=0 tCYC/2 − 20 ⎯ EACL:STS=1, EACL:ACE=0 tCYC − 20 ⎯ EACL:STS=0, EACL:ACE=1 3tCYC/2 − 20 ⎯ EACL:STS=1, EACL:ACE=1 2tCYC − 20 ⎯ EACL:STS=0 tCYC/2 − 20 ⎯ EACL:STS=1 -20 ⎯ EBM:NMS= 1 tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 20 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 20 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 20 ⎯ EBM:NMS= 1 ⎯ 2tCYC − 60 RDX, A[23:16] ns EBM:NMS =0 ns ns ns RDX, AD[15:0] A[23:0], AD[15:0] 備考 ns ALE, AD[15:0] RDX, A[23:0] 単位 ns ALE, AD[15:0] 有効アドレス → RDX ↓時間 ( 多重 ) tADVRL 規格値 ALE, A[23:16], 有効アドレス → ALE ↓ 時間 ( 多重 ) tADVLL 条件 ns ns サイクル 拡張なし DS07-13807-1 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 tAVDV 端子名 A[23:16], AD[15:0] 有効アドレス → 有効データ入力 ( 多重 ) tADVDV 条件 EACL:ACE=0 EBM:NMS=0 規格値 最小 最大 ⎯ 3tCYC − 60 EACL:ACE=1 EBM:NMS=0 ⎯ 4tCYC − 60 EACL:ACE=0 EBM:NMS=0 ⎯ 5tCYC/2 − 60 AD[15:0] EACL:ACE=1 EBM:NMS=0 ⎯ 7tCYC/2 − 60 単位 備考 ns サイクル 拡張なし ns サイクル 拡張なし RDX パルス幅 tRLRH RDX ⎯ 3tCYC/2 − 8 ⎯ ns サイクル 拡張なし RDX ↓ →有効 データ入力 tRLDV RDX, AD[15:0] ⎯ ⎯ 3tCYC/2 − 55 ns サイクル 拡張なし RDX ↑ →データ 保持時間 tRHDX RDX, AD[15:0] ⎯ 0 ⎯ ns アドレス有効→ データ保持時間 tAXDX A[23:0] ⎯ 0 ⎯ ns 3tCYC/2 − 15 ⎯ EACL:STS=1, EACL:ACE=1 RDX ↑ → ALE ↑ 時間 tRHLH RDX, ALE tAVCH A[23:0], ECLK tADVCH AD[15:0], ECLK RDX ↓ → ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓→ RDX ↓ 時間 tLLRL ALE, RDX ECLK ↑ →有効 データ入力 tCHDV 有効アドレス → ECLK ↑時間 DS07-13807-1 AD[15:0], ECLK その他 ECL:STS, EACL:ACE 設定 ns tCYC/2 − 15 ⎯ tCYC − 20 ⎯ tCYC/2 − 20 ⎯ tCYC/2 − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 − 15 ⎯ ⎯ tCYC − 55 ⎯ ⎯ ⎯ ns ns ns ns 79 MB96370 シリーズ tAVCH tRLCH tADVCH ECLK tCHDV 0.8*Vcc tAVLL tLLAX tADVLL ALE tRHLH 0.2*VCC tLHLL tAVRL tADVRL tRLRH RDX tLLRL A[23:0] tRLDV tAXDX tAVDV tRHDX tADVDV AD[15:0] VIH VIH アドレス VIL データ読出し VIL 詳細なタイミングチャートはハードウェアマニュアルを参照してください。 80 DS07-13807-1 MB96370 シリーズ バスライトタイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 有効アドレス → WRX ↓ 時間 ( 非多重 ) 記号 tAVWL tAVWL 有効アドレス → WRX ↓時間 ( 多重 ) tADVWL 端子名 WRX, WRLX, WRHX, A[23:0] WRX, WRLX, WRHX, A[23:16] WRX, WRLX, WRHX, AD[15:0] 条件 規格値 最小 最大 EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ EACL:STS=1 EBM:NMS=1 tCYC − 15 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 15 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 15 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 15 ⎯ 単位 備考 ns ns ns WRX パルス幅 tWLWH WRX, WRXL, WRHX ⎯ tCYC − 5 ⎯ ns サイクル 拡張なし 有効データ出力 → WRX ↑ 時間 tDVWH WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC − 20 ⎯ ns サイクル 拡張なし WRX ↑ → データ保持時間 tWHDX WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC/2 − 15 ⎯ ns WRX ↑ → アドレス有効時間 ( 非多重 ) EACL:STS=1 EBM:NMS=1 − 15 ⎯ ns tWHAX WRX, WRLX, WRHX, A[23:0] EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ ns WRX ↑ → アドレス有効時間 ( 多重 ) tWHAX EBM:NMS=0 tCYC/2 − 15 ⎯ ns EBM:ACE=1, EACL:STS=1 2tCYC − 10 ⎯ WRX ↑→ ALE ↑ 時間 ( 多重 ) WRX ↓ → ECLK ↑ 時間 CSn → WRX 時間 ( 非多重 ) CSn → WRX 時間 ( 多重 ) DS07-13807-1 tWHLH tWLCH tCSLWL tCSLWL WRX, WRLX, WRHX, A[23:16] WRX, WRLX, WRHX, ALE WRX, WRLX, WRHX, ECLK WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn ns その他 EBM:ACE, EACL:STS 設定 tCYC − 10 ⎯ ⎯ tCYC/2 − 10 ⎯ ⎯ tCYC/2 − 15 EACL:STS=0 EBM:NMS=1 EBM:NMS =0 ns ns EACL:STS=1 EBM:NMS=1 ⎯ tCYC − 15 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC/2 − 15 ns EACL:ACE=1 EBM:NMS=0 ⎯ 5tCYC/2 − 15 81 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 WRX → CSn 時間 ( 非多重 ) WRX → CSn 時間 ( 多重 ) 記号 tWHCSH tWHCSH 端子名 WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn 条件 規格値 単位 最小 最大 EACL:STS=1 EBM:NMS=1 − 15 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ ns EBM:NMS=0 tCYC/2 − 15 ⎯ ns 備考 (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 有効アドレス → WRX ↓ 時間 ( 非多重 ) 記号 tAVWL tAVWL 有効アドレス → WRX ↓ 時間 ( 多重 ) tADVWL 端子名 WRX, WRLX, WRHX, A[23:0] WRX, WRLX, WRHX, A[23:16] WRX, WRLX, WRHX, AD[15:0] 条件 規格値 最小 最大 EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ EACL:STS=1 EBM:NMS=1 tCYC − 20 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 20 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 20 ⎯ 2tCYC − 20 ⎯ EACL:ACE=1 EBM:NMS=0 単位 備考 ns ns ns WRX パルス幅 tWLWH WRX, WRXL, WRHX ⎯ tCYC − 8 ⎯ ns サイクル 拡張なし 有効データ出力 → WRX ↑時間 tDVWH WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC − 25 ⎯ ns サイクル 拡張なし WRX ↑ → データ保持時間 tWHDX WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC/2 − 20 ⎯ ns EACL:STS=1 EBM:NMS=1 − 20 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ ns EBM:NMS=0 tCYC/2 − 20 ⎯ ns WRX ↑ → アドレス有効時間 ( 非多重 ) tWHAX WRX ↑ → アドレス有効時間 ( 多重 ) tWHAX 82 WRX, WRLX, WRHX, A[23:0] WRX, WRLX, WRHX, A[23:16] DS07-13807-1 MB96370 シリーズ (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 条件 EBM:ACE=1, EACL:STS=1 WRX ↑→ ALE ↑時間 ( 多重 ) WRX ↓ → ECLK ↑時 間 CSn → WRX 時間 ( 非多重 ) CSn → WRX 時間 ( 多重 ) WRX → CSn 時間 ( 非多重 ) WRX → CSn 時間 ( 多重 ) DS07-13807-1 tWHLH tWLCH tCSLWL tCSLWL tWHCSH tWHCSH WRX, WRLX, WRHX, ALE WRX, WRLX, WRHX, ECLK WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn 規格値 最小 最大 2tCYC − 15 ⎯ その他 EBM:ACE, EACL:STS 設定 tCYC − 15 ⎯ ⎯ tCYC/2 − 15 ⎯ ⎯ tCYC/2 − 20 EACL:STS=0 EBM:NMS=1 単位 備考 ns EBM:NMS =0 ns ns EACL:STS=1 EBM:NMS=1 ⎯ tCYC − 20 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC/2 − 20 EACL:ACE=1 EBM:NMS=0 ⎯ 5tCYC/2 − 20 EACL:STS=1 EBM:NMS=1 − 20 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ ns EBM:NMS=0 tCYC/2 − 20 ⎯ ns ns 83 MB96370 シリーズ tWLCH 0.8*VCC ECLK tWHLH ALE tAVWL tADVWL WRX (WRLX, WRHX) tWLWH 0.2*VCC tCSLWL tWHCSH CSn tWHAX A[23:0] tDVWH AD[15:0] アドレス tWHDX データ書込み 詳細なタイミングチャートはハードウェアマニュアルを参照してください。 . 84 DS07-13807-1 MB96370 シリーズ レディ入力タイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 RDY セットアップ時間 tRYHS RDY RDY ホールド 時間 tRYHH RDY 規格値 テスト 条件 ⎯ 単位 最小 最大 35 ⎯ ns 0 ⎯ ns 備考 (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 RDY セットアップ時間 tRYHS RDY RDY ホールド 時間 tRYHH RDY 規格値 テスト 条件 ⎯ 単位 最小 最大 45 ⎯ ns 0 ⎯ ns 備考 (注意事項)RDY セットアップ時間が不十分な場合は , オートレディ機能を使用してください。 ECLK RDY ウェイトなし RDY ウェイトあり 0.8*VCC tRYHS tRYHH VIH VIH VIL 詳細なタイミングチャートはハードウェアマニュアルを参照してください。 DS07-13807-1 85 MB96370 シリーズ ホールドタイミング (TA =− 40 °C ∼+ 125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 端子フローティング→ HAKX ↓ 時間 tXHAL HAKX HAKX ↑時間→ 端子有効時間 tHAHV 条件 ⎯ HAKX 規格値 単位 最小 最大 tCYC − 20 tCYC + 20 ns tCYC − 20 tCYC + 20 ns 備考 (TA =− 40 °C ∼+ 125 °C, VCC = 3.0 ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 端子フローティング→ HAKX ↓ 時間 tXHAL HAKX HAKX ↑時間 → 端子有効時間 tHAHV 条件 ⎯ HAKX 規格値 単位 最小 最大 tCYC − 25 tCYC + 25 ns tCYC − 25 tCYC + 25 ns 備考 0.8*VCC HAKX 0.2*VCC tHAHV tXHAL 各端子 0.8*VCC High-Z 0.2*VCC 詳細なタイミングチャートはハードウェアマニュアルを参照してください。 86 DS07-13807-1 MB96370 シリーズ USART タイミング (注意事項)以下に示す値は , I/O 駆動能力 IOdrive = 5 mA の場合です。IOdrive が 2 mA の場合は , 各テーブルに記載され た最大出力タイミングを 10 ns ずつ増大させる必要があります。 (TA = -40 °C ∼ 125 °C, VCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子名 条件 VCC = AVCC= 4.5 V ∼ 5.5 V VCC = AVCC= 3.0 V ∼ 4.5 V 最小 最大 最小 最大 単位 シリアルクロック サイクルタイム tSCYCI SCKn 4 tCLKP1 ⎯ 4 tCLKP1 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVI SCKn, SOTn -20 + 20 -30 + 30 ns SOT → SCK ↑遅延時間 tOVSHI SCKn, SOTn N*tCLKP1 - 20 *1 ⎯ N*tCLKP1 - 30 *1 ⎯ ns 有効 SIN → SCK ↑ tIVSHI SCKn, SINn tCLKP1 + 45 ⎯ tCLKP1 + 55 ⎯ ns SCK ↑ → 有効 SIN ホール ド時間 tSHIXI SCKn, SINn 0 ⎯ 0 ⎯ ns シリアルクロック “L” パルス幅 tSLSHE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns シリアルクロック “H” パルス幅 tSHSLE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVE SCKn, SOTn ⎯ 2 tCLKP1 + 45 ⎯ 2 tCLKP1 + 55 ns 有効 SIN → SCK ↑ tIVSHE SCKn, SINn tCLKP1/2 + 10 ⎯ tCLKP1/2 + 10 ⎯ ns SCK ↑ → 有効 SIN ホール ド時間 tSHIXE SCKn, SINn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns SCK 立下り時間 tFE SCKn ⎯ 20 ⎯ 20 ns SCK 立上り時間 tRE SCKn ⎯ 20 ⎯ 20 ns 内部シフト クロック モード 外部シフト クロック モード (注意事項)・CLK 同期モードの交流規格。 ・CL は , テスト時の端子の負荷容量値です。 ・使用するマシンのクロック周波数によっては , 可能な最大ボーレートをパラメータで制限できます。パラ メータの詳細については ,「MB96300 Super シリーズハードウェアマニュアル」を参照してください。 ・tCLKP1 は周辺クロック 1 (CLKP1) のサイクル時間で , 単位は ns です。 *1: パラメータ N は tSCYCI によって異なり , 次のように計算できます。 ・tSCYCI = 2*k*tCLKP1, の場合 ,N = k (k は 2 より大きい整数 )。 ・tSCYCI = (2*k+1)*tCLKP1, の場合 ,N = k+1(k は 1 より大きい整数 )。 例: N tSCYCI DS07-13807-1 4*tCLKP1 2 5*tCLKP1, 6*tCLKP1 3 7*tCLKP1, 8*tCLKP1 4 ... ... 87 MB96370 シリーズ tSCYCI SCK ESCR:SCES = 0 の場合 0.8*VCC 0.2*VCC 0.2*VCC SCK ESCR:SCES = 1 の場合 0.8*VCC 0.8*VCC 0.2*VCC tOVSHI tSLOVI 0.8*VCC SOT 0.2*VCC tSHIXI tIVSHI SIN VIH VIH VIL VIL 内部シフトクロックモード tSLSHE SCK ESCR:SCES = 0 の場合 tSHSLE VIH SCK ESCR:SCES = 1 の場合 VIH VIH VIL VIL VIH VIL tFE VIH VIL VIL tSLOVE tRE SOT 0.8*VCC 0.2*VCC tIVSHE SIN tSHIXE VIH VIH VIL VIL 外部シフトクロックモード 88 DS07-13807-1 MB96370 シリーズ I2C タイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0V) 項目 記号 条件 標準モード 高速モード* 1 単位 最小 最大 最小 最大 fSCL 0 100 0 400 kHz ホールド時間 ( 反復 ) START 条件 SDA ↓→ SCL ↓ tHDSTA 4.0 ⎯ 0.6 ⎯ μs SCL クロック “L” 幅 tLOW 4.7 ⎯ 1.3 ⎯ μs SCL クロック “H” 幅 tHIGH 4.0 ⎯ 0.6 ⎯ μs 反復 START 条件のセットアップ時間 SCL ↑→ SDA ↓ tSUSTA 4.7 ⎯ 0.6 ⎯ μs データホールド時間 SCL ↓→ SDA ↓↑ tHDDAT 0 3.45*2 0 0.9*3 μs データセットアップ時間 SDA ↓↑→ SCL ↑ tSUDAT 250 ⎯ 100 ⎯ ns STOP 条件のセットアップ時間 SCL ↑→ SDA ↑ tSUSTO 4.0 ⎯ 0.6 ⎯ μs tBUS 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 STOP 条件と START 条件との間の バスフリー時間 R = 1.7 kΩ, C = 50 pF*1 * 1:R, C : SCL と SDA ラインのプルアップ抵抗と負荷コンデンサ * 2:デバイスによって SCL 信号の “L” 幅 (tLOW) が拡大されない場合 , 最大 tHDDAT だけを満たす必要があります。 * 3:高速モード I2C バスデバイスを標準モードの I2C バスシステムで使用できますが , tSUDAT ≧ 250 ns という条件を満た す必要があります。 * 4:100 kHz 以上で使用する場合は , 周辺クロック 1 を最低 6 MHz に設定してください。 SDA tSUDAT tLOW tBUS tHDSTA SCL tHDSTA DS07-13807-1 tHDDAT tHIGH tSUSTA tSUSTO 89 MB96370 シリーズ 5. A/D コンバータ (TA = -40 °C ∼ +125 °C, 3.0 V ≦ AVRH - AVRL, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子名 分解能 - 総合誤差 規格値 単位 備考 最小 標準 最大 - - - 10 bit - - −3 - +3 LSB 非直線性誤差 - - − 2.5 - + 2.5 LSB 微分非直線性誤差 - - − 1.9 - + 1.9 LSB ゼロリーディング電圧 VOT ANn AVRL − 1.5 LSB AVRL + 0.5 LSB AVRL + 2.5 LSB V フルスケールリーディング 電圧 VFST ANn AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH + 0.5 LSB V - - 1.0 - 16,500 比較時間 μs 4.5 V ≦ AVCC ≦ 5.5V 2.0 - - μs 3.0 V ≦ AVCC < 4.5V - - 0.5 - - サンプリング時間 μs 4.5 V ≦ AVCC ≦ 5.5V 1.2 - - μs 3.0 V ≦ AVCC < 4.5V IAIN ANn −3 - +3 μs AVSS, AVRL < VI <AVCC, AVRH −1 - +1 μA TA =+ 25 °C, AVSS, AVRL < VI < AVCC, AVRH −3 - +3 μA TA =+ 125 °C, AVSS, AVRL < VI < AVCC, AVRH アナログポート入力電流 アナログポート入力電流 アナログ入力電圧範囲 基準電圧範囲 電源電流 IAIN VAIN ANn AVRL - AVRH V AVRH AVRH 0.75 AVcc - AVcc V AVRL AVRL AVSS - 0.25 AVCC V IA AVcc - 2.5 5 mA A/D コンバータ動作時 IAH AVcc - - 5 μA A/D コンバータ非動作時 IR AVRH/ AVRL - 0.7 1 mA A/D コンバータ動作時 IRH AVRH/ AVRL - - 5 μA A/D コンバータ非動作時 - ANn - - 4 LSB 基準電圧電流 入力チャネル間のばらつき ANn (注意事項)|AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 90 DS07-13807-1 MB96370 シリーズ A/D コンバータの用語の定義 ・ 分解能 : A/D コンバータが識別可能なアナログ変化 ・ 総合誤差 : 実際の値と理論値の差。総合誤差は , ゼロトランジション誤差 , フルスケールトランジション誤差 , および非直線性誤差が含まれる ・ 非直線性誤差 : ゼロトランジション点 (00 0000 0000 <--> 00 0000 0001) とフルスケールトランジション点 (11 1111 1110 <-->11 1111 1111) を結んだ直線と , 実際の変換特性との偏差 ・ 微分非直線性誤差 : 出力コードを 1 LSB 変化させるために必要な入力電圧の理想値からの偏差 ・ ゼロリーディング電圧: 最小変換値を生成する入力電圧 ・ フルスケールリーディング電圧 : 最大変換値を生成する入力電圧 総合誤差 3FF 1.5 LSB 3FE 実際の変換値 デジタル出力 3FD {1 LSB × (N − 1) + 0.5 LSB} 004 VNT ( 実測値 ) 003 実際の変換値 002 理想特性 001 0.5 LSB AVRL AVRH アナログ入力 デジタル出力 N の総合誤差= 1 LSB = ( 理想値 ) VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB AVRH − AVRL 1024 [LSB] [V] N: A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVRL + 0.5 LSB [V] VFST ( 理想値 ) = AVRH − 1.5 LSB [V] VNT:デジタル出力が (N - 1) から N に遷移する電圧 DS07-13807-1 91 MB96370 シリーズ 非直線性誤差 微分非直線性誤差 3FF デジタル出力 3FD 実際の変換値 N+1 {1 LSB × (N − 1) + VOT } 実際の変換値 VFST ( 実測値 ) デジタル出力 3FE 理想特性 VNT ( 実測値 ) 004 実際の変換値 003 N V (N + 1) T ( 実測値 ) N−1 VNT ( 実測値 ) 002 001 理想特性 実際の変換値 N−2 VOT ( 実測値 ) AVRL AVRH AVRL AVRH アナログ入力 アナログ入力 デジタル出力 N の非直線誤差= デジタル出力 N の微分非直線性誤差= 1 LSB = VNT − {1 LSB × (N − 1) + VOT} 1 LSB V (N+1) T − VNT 1 LSB VFST − VOT 1022 [LSB] − 1 LSB [LSB] [V] N : A/D コンバータデジタル出力値 VOT : デジタル出力が “000H” から “001H” に遷移する電圧 VFST : デジタル出力が “3FEH” から “3FFH” に遷移する電圧 92 DS07-13807-1 MB96370 シリーズ A/D コンバータ部の注意事項 ・ アナログ入力の外部インピーダンスと A/D コンバータ ( サンプルホールド回路付き ) のサンプリング時間について 外部インピーダンスが高くサンプリング時間を十分に確保できない場合 , 内部サンプルホールド用コンデンサに十分に アナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。 ・アナログ入力等価回路 R アナログ入力 コンパレータ C サンプリングスイッチ 参考値: ・C = 8.5 pF ( 最大 ) A/D 変換精度規格を満足させるため , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間 (Tsamp) が最小値より長くなるように , 抵抗値や動作周波数を調整するか , 外部インピーダンスを下げて , ご使用ください。通常こ の値は 7τ に設定されます。ここで , τ = RC です。アナログ入力に接続されている外部入力抵抗 (Rext) が含まれている場合 , サンプリング時間は , 次のように表されます。 Tsamp [ 最小 ] = 7 × (Rext + 2.6 kΩ) × C (4.5 ≦ AVCC ≦ 5.5) Tsamp [ 最小 ] = 7 × (Rext + 12.1 kΩ) × C (3.0 ≦ AVCC ≦ 4.5) サンプリング時間が十分に確保できない場合 , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。 ・ 誤差について |AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 DS07-13807-1 93 MB96370 シリーズ 6. アラームコンパレータ (TA = -40 °C ∼ +125 °C, VCC = AVCC = 3.0V - 5.5V, VSS = AVSS = 0V) 項目 記号 端子名 IA5ALMF 電源電流 IA5ALMS AVCC IA5ALMH 規格値 単位 備考 45 μA 高速モード (1 チャネ ル ) のアラームコン パレータ許可 7 13 μA 低速モード (1 チャネ ル ) のアラームコン パレータ許可 - - 5 μA アラームコンパレー タ禁止 -1 - +1 μA TA = 25 °C -3 - +3 μA TA = 125 °C 0 - AVCC V - V 0.36 * AVCC +0.25 V - V 最小 標準 最大 - 25 - ALARM 端子入力電流 IALIN ALARM 端子入力電圧 範囲 VALIN 外部低スレッショルド 高→低遷移 VEVTL(H->L) 外部低スレッショルド 低→高遷移 VEVTL(L->H) 外部高スレッショルド 高→低遷移 VEVTH(H->L) 0.78 * AVCC - 0.78 * AVCC 0.25 0.1 外部高スレッショルド 低→高遷移 VEVTH(L->H) 0.78 * AVCC +0.1 0.78 * AVCC +0.25 V 内部低スレッショルド 高→低遷移 VIVTL(H->L) 0.9 1.1 - V 内部低スレッショルド 低→高遷移 VIVTL(L->H) - 1.3 1.55 V 内部高スレッショルド 高→低遷移 VIVTH(H->L) 2.2 2.4 - V 内部高スレッショルド 低→高遷移 VIVTH(L->H) - 2.6 2.85 V VHYS 50 - 300 mV tCOMPF - 0.1 1 μs CMD = 1 ( 高速 ) tCOMPS - 1 10 μs CMD = 0 ( 低速 ) アラームコンパレータ 許可後の電源投入安定化 時間 tPD - 1 10 ms 低 / 高速モード遷移時間 tCMD - 100 500 μs スイッチング ヒステリシス 比較時間 94 0.36 * AVCC - 0.36 * AVCC 0.25 0.1 - ALARM0, ALARM1 0.36 * AVCC +0.1 INTREF = 0 INTREF = 1 上記で特定されたス レッショルドレベル はこの時間内では保 証されません。 DS07-13807-1 MB96370 シリーズ コンパレータ 出力 H L VxVTx(H->L) VHYS VALIN VxVTx(L->H) DS07-13807-1 95 MB96370 シリーズ 7. 低電圧検出の特性 (TA = -40 °C ∼ +125 °C, Vcc = AVcc = 3.0V - 5.5V, Vss = AVss = 0V) 項目 記号 規格値 単位 備考 75 μs 電源投入後あるいは , 検出レベル変更後 2.7 2.9 V CILCR:LVL[3:0]=“0000” VDL1 2.9 3.1 V CILCR:LVL[3:0]=“0001” Level 2 VDL2 3.1 3.3 V CILCR:LVL[3:0]=“0010” Level 3 VDL3 3.5 3.75 V CILCR:LVL[3:0]=“0011” Level 4 VDL4 3.6 3.85 V CILCR:LVL[3:0]=“0100” Level 5 VDL5 3.7 3.95 V CILCR:LVL[3:0]=“0101” Level 6 VDL6 3.8 4.05 V CILCR:LVL[3:0]=“0110” Level 7 VDL7 3.9 4.15 V CILCR:LVL[3:0]=“0111” Level 8 VDL8 4.0 4.25 V CILCR:LVL[3:0]=“1000” Level 9 VDL9 4.1 4.35 V CILCR:LVL[3:0]=“1001” Level 10 VDL10 使用せず Level 11 VDL11 使用せず Level 12 VDL12 使用せず Level 13 VDL13 使用せず Level 14 VDL14 使用せず Level 15 VDL15 使用せず 最小 最大 TLVDSTAB - Level 0 VDL0 Level 1 安定化時間 CILCR:LVL[3:0] は , CILCR レジスタの低電圧検出レベル選択ビットです。 レベル 10 ∼ 15 は , このデバイスでは使用できません。 dV < 0.004 V 検出を適切に実行するため , 電圧レベルの傾斜は を満たす必要があります。 dt µs 変動が早すぎるとノイズと見なされ , 検出できないことがあります。 MCU の機能動作は , Vcc = 2.7 V 最小低電圧検出レベルまで保証されています。ただし , 電気的特性は指定範囲 ( 通常は 3.0V まで ) でのみ有効です。 96 DS07-13807-1 MB96370 シリーズ 低電圧検出の動作 下図に , 低電圧の動作を示します。リセットや立ち上り動作の詳細については , ハードウェアマニュアルをご覧ください。 電圧 [V] VCC VDLx, Max VDLx, Min dV dt 時間 [s] 通常動作 DS07-13807-1 低電圧リセットアサーション パワーリセット延長時間 97 MB96370 シリーズ 8. フラッシュメモリ書込み / 消去特性 (TA = -40 °C ∼ 105 °C, VCC = AVCC = 3.0V ∼ 5.5V, DVCC = 3.0V ∼ 5.5V, VSS = AVSS = DVSS = 0V) 項目 規格値 単位 備考 3.6 s 消去事前プログラミング時間なし n*0.9 n*3.6 s 消去事前プログラミング時間なし (n はデバイスのフラッシュセクタ数 ) - 23 370 us 書込みコマンドを提示する ためのオーバヘッド時間なし 10 000 - - cycle 20 - - year 最小 標準 最大 セクタ消去時間 - 0.9 チップ消去時間 - ワード (16 ビット幅 ) 書込み時間 書込み / 消去回数 フラッシュデータ保持時間 *1 * 1:表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を+ 85 °C の正規化数 に変換 )。 98 DS07-13807-1 MB96370 シリーズ ■ パッケージ・外形寸法図 MB96(F)37x LQFP 144P プラスチック・LQFP, 144ピン (FPT-144P-M08) プラスチック・LQFP, 144ピン (FPT-144P-M08) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 20.0 × 20.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX 質量 1.20 g コード(参考) P-LFQFP144-20×20-0.50 注1)*印寸法はレジン残りを含まず。レジン残りは、片側+0.25(.010)MAX 注2)端子幅および端子厚さはメッキ厚を含む。 注3)端子幅はタイバ切断残りを含まず。 22.00±0.20(.866±.008)SQ * 20.00±0.10(.787±.004)SQ 108 0.145±0.055 (.006±.002) 73 109 72 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 .059 –.004 0°~8° INDEX 144 37 "A" LEAD No. 1 36 0.50(.020) C 0.22±0.05 (.009±.002) 0.08(.003) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) (Mounting height) 0.10±0.10 (.004±.004) (Stand off) 0.25(.010) M 2003-2010 FUJITSU SEMICONDUCTOR LIMITED F144019S-c-4-8 単位:mm(inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) DS07-13807-1 99 MB96370 シリーズ (続き) プラスチック・LQFP, 144ピン (FPT-144P-M12) プラスチック・LQFP, 144ピン (FPT-144P-M12) リードピッチ 0.40 mm パッケージ幅× パッケージ長さ 16.0 × 16.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX 質量 0.88 g コード(参考) P-LFQFP144-16×16-0.40 注1)*印寸法はレジン残りを含む。レジン残りは片側+0.25(.010)MAX 注2)端子幅および端子厚さはメッキ厚を含む。 注3)端子幅はタイバ切断残りを含まず。 18.00±0.20(.709±.008)SQ +0.40 +.016 *16.00 –0.10 .630 –.004 SQ 73 108 72 109 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 INDEX 0~8° 37 144 LEAD No. 1 0.60±0.15 (.024±.006) 36 0.40(.016) C "A" 0.18±0.035 .007±.001 +0.05 0.07(.003) 2003-2010 FUJITSU SEMICONDUCTOR LIMITED F144024S-c-3-5 M 0.145 –0.03 .006 0.10±0.05 (.004±.002) (Stand off) 0.25(.010) +.002 –.001 単位:mm(inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 100 DS07-13807-1 MB96370 シリーズ ■ オーダ型格 Flash/ROM 型格 サブクロック MB96F378TSA PMC-GSE2*1 なし 1 MB96F378HSA PMC-GSE2* MB96F378TWA PMC-GSE2*1 フラッシュ A (544 K バイト ) フラッシュ B (32K バイト ) 1 MB96F378HWA PMC-GSE2* 1 MB96F378TSA PMC1-GSE2* 1 MB96F378HSA PMC1-GSE2* あり なし MB96F378TWA PMC1-GSE2*1 あり 1 MB96F378HWA PMC1-GSE2* 1 MB96F379YSA PMC-GSE2* MB96F379RSA PMC-GSE2* なし 1 MB96F379YWA PMC-GSE2*1 フラッシュ A (544 K バイト ) フラッシュ B (288 K バイト ) 1 MB96F379RWA PMC-GSE2* 1 MB96F379YSA PMC1-GSE2* MB96F379RSA PMC1-GSE2* 1 あり なし MB96F379YWA PMC1-GSE2*1 あり 1 MB96F379RWA PMC1-GSE2* MB96V300BRB-ES ( 評価用品 ) 外部 RAM による エミュレート あり 永続的 低電圧の リセット パッケージ あり なし あり プラスチック・LQFP, 144 ピン FPT-144P-M08 なし あり なし あり プラスチック・LQFP, 144 ピン FPT-144P-M12 なし あり なし あり プラスチック・LQFP, 144 ピン FPT-144P-M08 なし あり なし あり プラスチック・LQFP, 144 ピン FPT-144P-M12 なし なし プラスチック・BGA, 416 ピン (BGA-416P-M02) * 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は、予告なしに変更す ることがあります。 DS07-13807-1 101 MB96370 シリーズ ■ 改訂履歴 版 日付 1 2007/11/27 製作 2007/12/19 端子配列図に TTG3/TTG7 を追加 入出力回路形式の図の一部を修正 メモリマップと I/O マップの修正 ブロックダイヤグラムに再配置した端子を追加 メインフラッシュをメインフラッシュ A, サテライトフラッシュをフラッシュメモリ B に変更 2008/4/14 ・開発中のデバイスを追加 ・CPU の最大周波数を 40MHz に修正 ・品種構成 : 製品オプションを追加 , PPG 用リロードタイマを追加 ・ブロックダイヤグラム : フラッシュB を追加 , CKOT*_R, IN*_R 追加 ・端子配列図 : CKOT0_R 追加 ・端子機能説明の修正 ( 既存の全端子の種類を含む ) ・端子回路形式 : 説明を改善 ・メモリマップ : 共通 16FX メモリマップを含む ・「RAMSTART/END および外部バス終了アドレス」をより詳細に指定 ・フレッシュセクタアドレス : 開始 / 終了アドレスを修正 ・シリアルプログラミングインタフェース : ハンドシェイク端子についての注意事項を改善 ・I/O マップを新たに作成 ( 名前付けを更新 ) ・電源消費許可の指定 ・オーダ型格更新 ・免責条項の追加 ・ICC 仕様修正 ( 間違った条件を特定 )。しかし , 特にリーク電流に関して , 仕様はまだ暫定的 2009/1/9 ・ 書式を富士通マイクロエレクトロニクスの公式データシート規格に調整 ( 主にスタイルの変更 と公式の注意事項および免責条項の追加 ) ・AD コンバータチャネルオフセットを 4LSB に指定 ・オーダ型格のパッケージコード MB96V300 を修正 ・内部 LCD 分周抵抗値を修正 : 標準 35kΩ → 40kΩ, 最大 50kΩ → 65kΩ ・電圧条件をプルアップ抵抗と LCD 分周抵抗仕様に追加 ・品種構成 : 用語「データシート」を「独立 32KB フラッシュ」に置き換え ・オーダ型格: 「サテライトフラッシュ」列を新しい列「フラッシュ/ROM」に置き換え,「備考」の列を 削除 ・注意事項を追加して公式パッケージ外形寸法図を追加 ・空白ページを削除 ・評価後直流規格を調整 ( 高いラン , スリープモード電流 , 高温で低いスタンバイ電流 ) ・アラームコンパレータ : 電源電流最大値の増加 , 比較時間の減少 , モード遷移時間と電源投入安 定時間を新たに追加 ・デバイスの使用上の注意 : シリアル通信およびセラミック振動子についての注意事項追加 ・ 機能一覧と交流規格 : 最大周波数 16MHz は水晶発振器に有効。振動子の最大周波数は Q 係数に よる。 ・交流特性 :PLL 位相スキュー仕様を追加 , CLKVCO 最小 =64MHz ・VOL3 仕様の改善 :Vcc 全範囲の 3mA 負荷の仕様が有効 ・C 端子コンデンサ仕様更新 : 許容誤差のある 4.7μF-10μF コンデンサ 2 3 4 102 変更内容 DS07-13807-1 MB96370 シリーズ ■ 本版での主な変更内容 ページ 90 場所 ■ 電気的特性 5. A/D コンバータ 変更内容 「ゼロリーディング電圧」および「フルスケールリーディング電圧」の項を変更 変更箇所は , 本文中のページ左側の|によって示しています。 DS07-13807-1 103 MB96370 シリーズ 富士通セミコンダクター株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fsl/ 電子デバイス製品に関するお問い合わせ先 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部