低功耗音频编解码器 SSM2602 概述 特性 24位立体声模数和数模转换器 DAC SNR：100 dB(A加权)；THD：−80 dB(48 kHz、3.3 V) ADC SNR：90 dB（A加权）；THD：−80 dB(48 kHz、3.3 V) 高效率耳机放大器 立体声线路输入和单声道麦克风输入 低功耗 7 mW立体声回放(1.8 V/1.5 V电源) 14 mW录音和回放(1.8 V/1.5 V电源) 低电源电压 模拟：1.8 V至3.6 V 数字内核：1.5 V至3.6 V 数字I/O：1.8 V至3.6 V 正常模式下过采样速率：256/384；USB模式下过采样速率： 250/272 音频采样速率：8 kHz、11.025 kHz、12 kHz、16 kHz、 22.05 kHz、24 kHz、32 kHz、44.1 kHz、48 kHz、88.2 kHz和96 kHz 28引脚5 mm × 5 mm LFCSP (QFN)封装 SSM2602是一款低功耗、高质量立体声音频编解码器，配有 一组立体声可编程增益放大器(PGA)线路输入和一个单声道 麦克风输入，适合便携式数字音频应用。它具有两个24位模 数转换器(ADC)通道和两个24位数模转换器(DAC)通道。 SSM2602可以作为主机或从机工作。它支持各种主时钟频 率，包括：用于USB设备的12 MHz或24 MHz；标准256 fS或 384 fS速率，例如12.288 MHz和24.576 MHz；以及许多常用 音频采样速率，例如96 kHz、88.2 kHz、48 kHz、44.1 kHz、 32 kHz、24 kHz、22.05 kHz、16 kHz、12 kHz、11.025 kHz和 8 kHz。 SSM2602的模拟电路可以采用低至1.8 V的电源供电，数字 电路可以采用低至1.5 V的电源供电。所有电源的最大电源 电压均为3.6 V。 SSM2602可以用作耳机驱动器或扬声器驱动器，并提供软件 可编程立体声输出，因而用户能够实现许多应用。音量控 制功能可在较大的增益控制范围内控制音频信号。 SSM2602的额定温度范围为−40°C至+85°C工业温度范围，采 用28引脚、5 mm × 5 mm引脚架构芯片级封装(LFCSP)。 应用 移动电话 MP3播放器 便携式游戏机 便携式电子设备 教育玩具 功能框图 AVDD VMID AGND DBVDD DGND DCVDD HPVDD PGND SSM2602 MICBIAS BYPASS –34.5dB TO +33dB, 1.5dB STEP SIDETONE 6dB TO 15dB/MUTE 3dB STEP –73dB TO +6dB, 1dB STEP RHPOUT RLINEIN MUX ADC DAC ROUT DIGITAL PROCESSOR MICIN LOUT 0dB/20dB/ 40dB BOOST MUX ADC DAC LLINEIN LHPOUT –34.5dB TO +33dB, 1.5dB STEP SIDETONE 6dB TO 15dB/MUTE 3dB STEP –73dB TO +6dB, 1dB STEP BYPASS MCLK/ XTO CLKOUT XTI DIGITAL AUDIO INTERFACE CONTROL INTERFACE PBDAT RECDAT BCLK PBLRC RECLRC MODE CSB SDIN SCLK 06858-001 CLK 图1 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2008 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 SSM2602 目录 特性.....................................................................................................1 应用.....................................................................................................1 概述.....................................................................................................1 功能框图 ............................................................................................1 修订历史 ............................................................................................2 技术规格 ............................................................................................3 数字滤波器特性 .......................................................................4 时序特性 ....................................................................................5 绝对最大额定值...............................................................................8 热阻.............................................................................................8 ESD警告 .....................................................................................8 引脚配置和功能描述 ......................................................................9 典型工作特性 .................................................................................10 转换器滤波器响应.................................................................10 数字去加重..............................................................................11 工作原理 ..........................................................................................12 数字内核 ..................................................................................12 ADC和DAC.............................................................................12 ADC高通滤波器和DAC去加重滤波器.............................12 自动电平控制(ALC) .............................................................13 模拟接口 ..................................................................................14 数字音频接口 .........................................................................16 软件控制接口 .........................................................................18 典型应用电路 .................................................................................19 寄存器映射......................................................................................20 寄存器映射详解.............................................................................21 左声道ADC输入音量，地址0x00 ......................................21 右声道ADC输入音量，地址0x01 ......................................22 左声道DAC音量，地址0x02 ...............................................23 右声道DAC音量，地址0x03 ...............................................23 模拟音频路径，地址0x04....................................................24 数字音频路径，地址0x05....................................................24 电源管理，地址0x06.............................................................25 数字音频I/F，地址0x07 .......................................................26 采样速率，地址0x08.............................................................26 激活，地址0x09 .....................................................................29 复位，地址0x0F .....................................................................29 ALC控制1，地址0x10...........................................................30 ALC控制2，地址0x11...........................................................30 噪声门，地址0x12 .................................................................31 外形尺寸 ..........................................................................................32 订购指南 ..................................................................................32 修订历史 2008年2月—修订版0：初始版 Rev. 0 | Page 2 of 32 SSM2602 技术规格 除非另有说明，TA = 25°C、AVDD = DVDD = 3.3 V、PVDD = 3.3 V、1 kHz信号、fS = 48 kHz、PGA增益 = 0 dB、24位音频数据。 表1 参数 建议工作条件 模拟电源(AVDD) 数字电源 接地(AGND、PGND、DGND) 功耗 上电 立体声录音(1.5 V和1.8 V) 立体声录音(3.3 V) 立体声回放(1.5 V和1.8 V) 立体声回放(3.3 V) 掉电 线路输入 输入信号电平(0 dB) 输入阻抗 输入电容 信噪比(A加权) 最小值 典型值 最大值 单位 1.8 1.5 3.3 3.3 0 3.6 3.6 V V V 7 22 7 22 70 −34.5 总谐波失真 电源抑制比 静音衰减 输入电阻 输入电容 麦克风偏置 偏置电压 偏置电流源 信号带宽中的噪声 线路输出 DAC 满量程输出 信噪比(A加权) THD + N 电源抑制比 通道隔离 mW mW mW mW 40 总谐波失真(THD) 通道隔离 可编程增益 增益步长 静音衰减 麦克风输入 输入信号电平 信噪比(A加权) 条件 1 × AVDD/3.3 200 10 480 10 90 84 −80 −75 80 0 1.5 −80 +33.5 V rms kΩ kΩ kΩ pF dB dB dB dB dB dB dB dB 1 85 V rms dB −70 50 80 10 10 dB dB dB kΩ pF 0.75 × AVDD 3 40 V mA nV/√Hz PGA增益 = 0 dB PGA增益 = +33 dB PGA增益 = −34.5 dB PGA增益 = 0 dB，AVDD = 3.3 V PGA增益 = 0 dB，AVDD = 1.8 V −1 dBFS输入，AVDD = 3.3 V −1 dBFS输入，AVDD = 1.8 V 麦克风增益 = 0 dB (RSOURCE = 40 kΩ) 0 dBFS输入，0 dB增益 20 Hz 至 20 kHz −1 dBFS输入DAC + 线性输出 85 1 × AVDD/3.3 100 94 −80 −75 50 80 V rms dB −70 Rev. 0 | Page 3 of 32 dB dB dB AVDD = 3.3 V AVDD = 1.8 V AVDD = 3.3 V AVDD = 1.8 V SSM2602 参数 最小值 耳机输出 满量程输出电压 最大输出功率 信噪比(A加权) 85 THD + N 源抑制比 静音衰减 线路输入至线路输出 满量程输出电压 信噪比(A加权) 最大值 1 × AVDD/3.3 30 60 96 90 −65 −60 50 80 电源抑制 麦克风输入至耳机输出 满量程输出电压 信噪比（A加权） dB dB dB dB V rms dB dB 条件 RL = 32 Ω RL = 16 Ω AVDD = 3.3 V AVDD = 1.8 V POUT = 10 mW POUT = 20 mW AVDD = 3.3 V AVDD = 1.8 V AVDD = 3.3 V AVDD = 1.8 V dB 1 × AVDD/3.3 94 88 50 6 单位 V rms mW mW dB 1 × AVDD/3.3 92 86 −80 −80 50 总谐波失真 电源抑制比 可编程衰减 增益步长 静音衰减 典型值 V rms dB 15 3 80 AVDD = 3.3 V AVDD = 1.8 V dB dB dB dB 数字滤波器特性 表2 参数 ADC滤波器 通带 最小值 典型值 0 最大值 单位 条件 0.445 fS Hz Hz dB Hz dB Hz Hz Hz ±0.04 dB −6 dB Hz Hz dB Hz dB ±0.04 dB −6 dB 0.5 fS 通带纹波 阻带 阻带衰减 高通滤波器转折频率 DAC滤波器 通带 ±0.04 0.555 fS −61 3.7 10.4 21.6 0 0.445 fS 0.5 fS 通带纹波 阻带 阻带衰减 内核时钟容差 频率范围 抖动容差 ±0.04 0.555 fS −61 8.0 13.8 50 Rev. 0 | Page 4 of 32 MHz ps f > 0.567 fS −3 dB −0.5 dB −0.1 dB f > 0.565 fS SSM2602 时序特性 表3. I2C®时序3. I tMIN 600 600 600 1.3 0 100 限值 tMAX 526 900 300 300 600 单位 ns ns ns µs kHz ns ns ns ns ns 描述 起始条件建立时间 起始条件保持时间 SCLK高电平脉冲宽度 SCLK低电平脉冲宽度 SCLK频率 数据建立时间 数据保持时间 SDIN和SCLK上升时间 SDIN和SCLK下降时间 结束条件建立时间 tSCH SDIN tHCS tDS tPL SCLK tSCS tPH tRT tDH 06858-036 参数 tSCS tSCH tPH tPL fSCLK tDS tDH tRT tFT tHCS tFT 图2. I 2C时序 表4. SPI时序 tMIN 20 20 20 20 60 20 20 20 0 限值 tMAX 5 单位 ns ns ns ns ns ns ns ns ns 描述 SDIN到SCLK建立时间 SCLK到SDIN保持时间 SCLK高电平脉冲宽度 SCLK低电平脉冲宽度 SCLK上升沿到CSB上升沿 CSB上升沿到SCLK上升沿 CSB高电平脉冲宽度 CSB低电平脉冲宽度 需抑制的尖峰脉冲宽度 tCSH tCSL CSB tSCH tSCL SCLK tSCS tCSS tDSU SDIN tDHO 图3. SPI时序 Rev. 0 | Page 5 of 32 06858-024 参数 tDSU tDHO tSCH tSCL tSCS tCSS tCSH tCSL tPS SSM2602 表5. 数字音频接口从机模式时序 参数 tDS tDH tLRSU tLRH tDD tBCH tBCL tBCY tMIN 10 10 10 10 25 25 50 限值 tMAX 单位 ns ns ns ns ns ns ns ns 30 描述 从BCLK上升沿起的PBDAT建立时间 从BCLK上升沿起的PBDAT保持时间 RECLRC/PBLRC建立时间到BCLK上升沿 RECLRC/PBLRC保持时间到BCLK上升沿 从BCLK下降沿起的RECDAT传播延迟（70 pF外部负载） BCLK高电平脉冲宽度 BCLK低电平脉冲宽度 BCLK周期时间 tBCH BCLK tBCL tBCY PBLRC/ RECLRC tDS tLRH tLRSU PBDAT 06858-025 tDH tDD RECDAT 图4. 数字音频接口从机模式时序 表6. 数字音频接口主机模式时序 tMIN 30 10 单位 ns ns ns ns ns ns 10 10 10 10 45:55:00 描述 PBDAT建立时间到BCLK上升沿 PBDAT保持时间到BCLK上升沿 从BCLK下降沿起的RECLRC/PBLRC传播延迟 从BCLK下降沿起的RECDAT传播延迟 BCLK上升时间(10 pF负载) BCLK下降时间(10 pF负载) BCLK占空比(正常和USB模式) 55:45:00 BCLK tDL PBLRC/ RECLRC tDST tDHT PBDAT tDDA RECDAT 图5. 数字音频接口主机模式时序 Rev. 0 | Page 6 of 32 06858-026 参数 tDST tDHT tDL tDDA tBCLKR tBCLKF tBCLKDS 限值 tMAX SSM2602 表7. 系统时钟时序 限值 tXTIY tMCLKDS tXTIH tXTIL tCOP tCOPDIV2 tMIN 72 40:60 32 32 20 20 tMAX 单位 ns 60:40:00 ns ns ns ns 描述 MCLK/XTI系统时钟周期时间 MCLK/XTI占空比 MCLK/XTI系统时钟高电平脉冲宽度 MCLK/XTI系统时钟低电平脉冲宽度 从MCLK/XTI下降沿起的CLKOUT传播延迟 从MCLK/XTI下降沿起的CLKODIV2传播延迟 tXTIH tCOP MCLK/XTI tXTIL tXTIY CLKOUT CLKODIV2 tCOPDIV2 图6. 系统(MCLK)时钟时序 Rev. 0 | Page 7 of 32 06858-035 参数 SSM2602 绝对最大额定值 除非另有说明，TA = 25°C。 热阻 表8 θJA 针对最差条件，即器件焊接在电路板上以实现表贴封 装。 参数 电源电压 输入电压 共模输入电压 存储温度范围 工作温度范围 结温范围 引脚温度(焊接，60秒) 额定值 5V VDD VDD −65°C 至 +150°C −40°C 至 +85°C −65°C 至 +165°C 300°C 表9. 热阻 封装类型 28引脚, 5 mm × 5 mm LFCSP θJA 28 θJC 32 单位 °C/W ESD警告 ESD（静电放电）敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽管本 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. 0 | Page 8 of 32 产品具有专利或专有保护电路，但在遇到高能量ESD时，器 件可能会损坏。因此，应当采取适当的ESD防范措施，以避 免器件性能下降或功能丧失。 SSM2602 28 27 26 25 24 23 22 SCLK SDIN CSB MODE LLINEIN RLINEIN MICIN 引脚配置和功能描述 1 2 3 4 5 6 7 PIN 1 INDICATOR SSM2602 TOP VIEW (Not to Scale) 21 20 19 18 17 16 15 MICBIAS VMID AGND AVDD ROUT LOUT PGND 06858-002 PBDAT PBLRC RECDAT RECLRC HPVDD LHPOUT RHPOUT 8 9 10 11 12 13 14 MCLK/XTI XTO DCVDD DGND DBVDD CLKOUT BCLK 图7. 引脚配置 表10. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 引脚名称 MCLK/XTI XTO DCVDD DGND DBVDD CLKOUT BCLK PBDAT PBLRC RECDAT RECLRC HPVDD LHPOUT RHPOUT PGND LOUT ROUT AVDD AGND VMID MICBIAS MICIN RLINEIN LLINEIN MODE CSB SDIN SCLK 接地焊盘 类型 数字输入 数字输出 数字电源 数字接地 数字电源 数字输出 数字输入/输出 数字输入 数字输入/输出 数字输出 数字输入/输出 模拟电源 模拟输出 模拟输出 模拟接地 模拟输出 模拟输出 模拟电源 模拟接地 模拟输出 模拟输出 模拟输入 模拟输入 模拟输入 数字输入 数字输入 数字输入/输出 数字输入 散热焊盘 描述 主时钟输入/晶振输入。 晶振输出。 数字内核电源。 数字接地。 数字I/O电源。 缓冲时钟输出。 数字音频位时钟。 DAC数字音频数据输入，回放功能。 DAC采样速率时钟，回放功能(从左右声道)。 ADC数字音频数据输出，录音功能。 ADC采样速率时钟，录音功能(从左右声道)。 耳机电源。 左声道耳机输出。 右声道耳机输出。 耳机接地。 左声道线路输出。 右声道线路输出。 模拟电源。 模拟接地。 供电中间电压去耦输入。 麦克风偏置。 麦克风输入信号。 右声道线路输入。 左声道线路输入。 控制接口选择：I2C或SPI。 3线控制接口芯片选择，低电平有效/2线控制接口I2C地址选择。 3线控制接口数据输入/2线控制接口数据输入/输出。 3线/2线控制时钟输入。 中央散热焊盘。连接到PCB接地层。 Rev. 0 | Page 9 of 32 SSM2602 典型工作特性 0 –10 –20 –20 –30 –30 –40 –50 –60 –40 –50 –60 –70 –70 –80 –80 –90 –90 –100 –100 0.25 0.50 0.75 1.00 1.25 1.50 1.75 2.00 FREQUENCY (fS) 0 0.25 0.04 0.03 0.03 0.02 0.02 MAGNITUDE (dB) 0.04 0.01 0 −0.01 −0.02 0.25 0.30 0.35 FREQUENCY (fS) 2.00 −0.02 −0.04 0.20 1.75 −0.01 −0.04 0.15 1.50 0 −0.03 0.10 1.25 0.01 −0.03 0.40 0.45 0.50 06858-004 MAGNITUDE (dB) 0.05 0.05 1.00 图10. DAC数字滤波器频率响应 0.05 0 0.75 FREQUENCY (fS) 图8. ADC数字滤波器频率响应 −0.05 0.50 图9. ADC数字滤波器纹波 −0.05 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 FREQUENCY (fS) 图11. DAC数字滤波器纹波 Rev. 0 | Page 10 of 32 0.40 0.45 0.50 06858-006 0 06858-005 MAGNITUDE (dB) 0 –10 06858-003 MAGNITUDE (dB) 转换器滤波器响应 SSM2602 典型工作特性 0 0.4 −1 0.3 −2 0.2 MAGNITUDE (dB) −4 −5 −6 −7 0 −0.1 −0.2 −8 −0.3 −9 0 4 8 12 16 FREQUENCY (kHz) −0.4 06858-007 −10 0.1 0 4 8 12 16 20 06858-010 MAGNITUDE (dB) −3 FREQUENCY (kHz) 图12. 去加重频率响应，音频采样速率 = 32 kHz 图15. 去加重误差，音频采样速率 = 44.1 kHz 0 0.4 −1 0.3 −2 −3 MAGNITUDE (dB) 0.1 0 −0.1 −0.2 −4 −5 −6 −7 −0.4 0 4 8 12 16 FREQUENCY (kHz) 06858-008 −9 −10 0 8 12 16 20 24 24 FREQUENCY (kHz) 图13. 去加重误差，音频采样速率 = 32 kHz 图16. 去加重频率响应，音频采样速率 = 48 kHz 0 0.4 −1 0.3 −2 0.2 MAGNITUDE (dB) −3 −4 −5 −6 −7 0.1 0 −0.1 −0.2 −8 −0.3 −9 −10 0 4 8 12 16 20 FREQUENCY (kHz) −0.4 06858-009 MAGNITUDE (dB) 4 06858-011 −8 −0.3 06858-012 MAGNITUDE (dB) 0.2 0 4 8 12 16 20 FREQUENCY (kHz) 图14. 去加重频率响应，音频采样速率 = 44.1 kHz 图17. 去加重误差，音频采样速率 = 48 kHz Rev. 0 | Page 11 of 32 SSM2602 工作原理 数字内核 SSM2602数字内核内部是一个中央时钟源，称为主时钟 (MCLK)，它为所有内部音频数据处理和同步产生一个参考 时钟。当使用外部时钟源驱动MCLK引脚时，务必选择抖动 小于50 ps的时钟源。如果MCLK信号的产生达不到要求，数 字音频质量很可能会受影响。 为使SSM2602能够产生系统中的中央参考时钟，应将一个晶 振连接在MCLK/XTI输入引脚与XTO输出引脚之间。 若要利用外部器件产生中央参考时钟，应直接通过 MCLK/XTI输入引脚施加外部时钟信号。这种配置中，可以 利用OSC位(寄存器R6的位D5)关断SSM2602的振荡器电路， 以便降低功耗。 为支持主时钟频率非常高的应用，可以通过调整CLKDIV2 位(寄存器R8的位D6)的设置，将SSM2602的内部内核参考时 钟设置为MCLK或MCLK/2。与这一功能相对应的是，通过 使能CLKODIV2位(寄存器R8的位D7)，CLKOUT引脚也可以 利用内核时钟信号或内核时钟的1/2驱动外部时钟源。 ADC和DAC SSM2602内置一对过采样Σ-Δ型ADC。当AVDD = 3.3 V时， ADC最大满量程输入电平为1.0 V rms。如果ADC的输入信号 超过此电平，就会发生数据过载，引起声音失真。 ADC可以接受来自立体声线路输入端或单声道麦克风输入 端的模拟音频输入。注意，ADC只能接受来自单一源的输 入，用户必须利用INSEL位(寄存器R4的位D2)选择线路输入 或 麦克风输入作为信号源。经过转换后，ADC输出的数字数 据通过ADC滤波器进行处理。 对应于ADC通道，SSM2602还内置一对过采样Σ-Δ型DAC， 用于将来自内部DAC滤波器的数字音频数据转换为模拟音 频信号。通过设置控制寄存器的DACMU位(寄存器R5的位 D3)，也可以让DAC输出静音。 ADC高通滤波器和DAC去加重滤波器 ADC和DAC各自利用单独的数字滤波器来执行24位信号处 理。这些数字滤波器适用于录音和回放两种模式，并且针 对所用的各个采样速率进行了优化。 在录音工作模式下，来自ADC的未处理数据进入ADC滤波 器，被转换成适当的采样频率后，输出至数字音频接口。 在回放工作模式下，DAC滤波器利用用户选择的采样速 率，将数字音频接口数据转换成过采样数据。通过使能 DACSEL(寄存器R4的位D4)，过采样数据经过DAC处理后被 送至模拟输出混频器。 用户可以将该器件设置为自动检测并消除输入源信号中的 任何直流失调。为此，应利用ADCHPF位(寄存器R5的位D0) 使能ADC数字滤波器中的数字高通滤波器(特性见表2)。 此外，用户可以利用DEEMPH位(寄存器R5的位D1和位D2) 实现数字去加重。 Rev. 0 | Page 12 of 32 SSM2602 自动电平控制(ALC) 启动建立(增益斜降)时间 SSM2602编解码器具有自动电平控制(ALC)功能，启用后可 以抑制削波并提高动态范围，防止输入信号突然变大。其 实现原理是连续调整PGA增益，使得ADC输入端的信号电 平保持恒定。 启动建立时间指PGA增益斜降至其范围的90%所需的时间。 因此，录音电平回到目标值的时间取决于两个因素：启动 建立时间和所需的增益调整。如果增益调整很小，回到目 标值的时间将小于启动建立时间。 恢复释放(增益斜升)时间 噪声门 恢复释放时间指PGA增益斜升至其范围的90%所需的时间。 因此，录音电平回到目标值的时间取决于两个因素：恢复 释放时间和所需的增益调整。如果增益调整很小，回到目 标值的时间将小于恢复释放时间。 在ALC功能已启用的情况下，如果输入信号长时间静默，可 能会听到嘶嘶声，这是由一种称为“噪声泵”的现象引起的。 为防止这种现象，SSM2602采用了噪声门功能。利用NGTH 位(寄存器R18的位D3至位D7)可以设置用户选定的阈值。当 使能噪声门时，ADC输出或者静音，或者保持恒定的增 益，以防发生噪声泵现象。有关噪声门设置的更多信息， 参见表42。 INPUT SIGNAL PGA SIGNAL AFTER ALC DECAY TIME ATTACK TIME 图18. PGA和ALC恢复释放时间和启动建立时间定义 Rev. 0 | Page 13 of 32 06858-021 ALC TARGET VALUE SSM2602 模拟接口 GAIN = SSM2602为片内ADC提供两种输入：立体声单端线路输入和 单声道麦克风输入。通过设置INSEL位(寄存器R4的位D2)， 可以将线路输入或麦克风输入连接到ADC，但不能同时连 接。此外，通过设置SIDETONE_EN位(寄存器R4的位D5)和 BYPASS位(寄存器R4的位D3)，可以将线路或麦克风输入直 接路由并混频至输出端。SSM2602的片内DAC提供线路和耳 机输出。 REXT 50kΩ 10kΩ MICIN 0Ω/20dB/40dB GAIN BOOST AVDD ADC OR SIDETONE VMID 立体声线路输入和单声道麦克风输入 SSM2602包 含 一 组 单 端 立 体 声 线 路 输 入 ( RLINEIN和 LLINEIN)，通过AVDD与AGND之间的分压器内部偏置到 VMID。可以将线路输入信号连接到内部ADC；如果需要， 还可以利用BYPASS位(寄存器R4的位D3)，通过旁路路径将 其直接路由至输出。 50kΩ (REXT + 10kΩ) AGND INTERNAL CIRCUITRY 06858-032 信号链 图20. ADC的麦克风输入 AGND之间的分压器内部偏置到VMID。可以将麦克风输 入 信 号 连 接 到 内 部 ADC； 如 果 需 要 ， 还 可 以 利 用 SIDETONE_EN位(寄存器R4的位D5)，通过伴音路径将 其直接路由至输出。 LINEIN 第一增益级由一个反相配置的低噪声运算放大器组成， 并集成50 kΩ反馈电阻和10 kΩ输入电阻。默认麦克风输 入信号增益为14 dB。可以在MICIN引脚上串联一个外部 电阻(R EXT)，用以将麦克风输入信号的第一级增益最低降 至0 dB，其计算公式如下： AVDD – ADC OR BYPASS 麦克风输入增益 = 50 kΩ/(10 kΩ + REXT) 06858-031 VMID + AGND 图19. ADC的线路输入 通过设置LINVOL位(寄存器R0的位D0至D5)和RINVOL位(寄 存器R1的位D0至D5)，可以在−34.5 dB至+33 dB的范围内以 +1.5 dB的步长调整线路输入音量。默认情况下，左右线路输 入上的音量控制可以独立调整。但如果选择同时调整，则 LRINBOTH或RLINBOTH位会用同一值加载两组音量控制寄 存器。用户还可以设置LINMUTE位(寄存器R0的位D7)和 RINMUTE位(寄存器R1的位D7)，使ADC的线路输入信号静 音。 高阻抗、低电容单声道麦克风输入引脚(MICIN)具有两个增 益级和一个麦克风偏置电平(MICBIAS)，该电平通过AVDD 与 麦克风信号路径的第二级增益是从内部麦克风升压电路获 得。可用设置有0 dB、20 dB和40 dB，由MICBOOST位(寄 存器R4的位D0)和MICBOOST2位(寄存器R4的位D8)控制。 为实现20 dB的二级增益提升，用户可以选择MICBOOST或 MICBOOST2。为实现40 dB的二级麦克风信号增益，用户 必须同时选择MICBOOST和MICBOOST2。 如同线路输入，用户也可以设置MUTEMIC位(寄存器R4 的位D1)，使ADC的麦克风输入信号静音。 注意，当从线路和麦克风输入获得音频数据时，ADC的 最大满量程输入为1.0 V rms(AVDD = 3.3 V时)。输入电压 不应大于满量程电压，否则ADC会过载，导致声音失真 和音质下降。为在麦克风和线路输入中获得最佳音质， 应当谨慎配置增益，使得ADC接收到的信号与其满量程 相等。这样可以使信噪比最大，从而实现最佳的整体音 质。 Rev. 0 | Page 14 of 32 SSM2602 通过设置SIDETONE_EN(寄存器R4的位D5)和BYPASS(寄 存器R4的位D3)软件控制寄存器选择，可以将线路和麦克 风输入直接路由并混频至输出端。无论何种模式，模拟 输入信号都是直接路由至输出端，而不经过数字化转 换。输出混频器的旁路信号与各线路输入的PGA输出信 号电平相同。 SSM2602具 有 一 组 高 效 耳 机 放 大 器 输 出 LHPOUT和 RHPOUT，能够驱动16 Ω或32 Ω耳机扬声器。 DAC/ SIDETONE/ BYPASS AVDD – VMID 输出混频器的伴音信号必须通过配置SIDETONE_ATT(寄 存器R4的位D6和D7)控制寄存器位进行衰减，衰减幅度 为−6 dB至−15 dB，步长为−3 dB。选定的衰减发生在麦克 风的第一级和第二级增益将初始麦克风信号放大之后。 线路和耳机输出 DAC输出、麦克风输入(伴音路径)和线路输入(旁路路径) 汇聚于输出混频器。此输出信号可以同时存在于立体声 线路输出和立体声耳机输出。 BYPASS LINE INPUT MICROPHONE INPUT DACSEL LINE OUTPUT AND HEADPHONE OUTPUT AVDD AGND 图22. 耳机输出 如同线路输入，在默认情况下，LHPOUT和RHPOUT音量是 通过设置耳机输出控制寄存器的LHPVOL位(寄存器R2的位 D0至D5)和RHPVOL位(寄存器R3的位D0至D5)而独立进行调 整。将小于0110000的代码写入LHPVOL和RHPVOL位，可以 使耳机输出静音。用户也可以同时加载两个声道的音量控 制 寄 存 器 ， 方 法 是 写 入 左 右 声 道 DAC音 量 寄 存 器 的 LRHPBOTH(寄存器R2的位D8)和RLHPBOTH(寄存器R3的位 D8)位。 SSM2602的立体声线路输出LOUT和ROUT引脚能够驱动10 k Ω和50 pF的负载阻抗。输出混频器具有固定增益0 dB，其线 路输出信号电平是不可调的。当AVDD = 3.3 V时，线路输出 的最大输出电平为1.0 V rms。 06858-033 VMID AGND xHPOUT 当AVDD和HPVDD均为3.3 V时，耳机输出的最大输出电平 为1.0 V rms。当器件处于待机模式或者耳机输出静音时，为 了抑制爆音和咔嚓声，耳机和线路输出被置于VMID直流电 平。 SIDETONE DAC OUTPUT + 06858-034 至输出的旁路和伴音路径 图21. 输出信号链 Rev. 0 | Page 15 of 32 SSM2602 数字音频接口 数字音频数据采样速率 数字音频输入支持如下四种数字音频通信协议：右对齐 模式、左对齐模式、I 2 S模式和数字信号处理器(DSP)模 式。 为了支持各种常用的DAC和ADC采样速率，SSM2602提 供两种工作模式——正常模式和USB模式，可通过USB位 (寄存器R8的位D0)进行选择。 这些模式通过写入数字音频接口寄存器的FORMAT位(寄 存器R7的位D1和位D0)进行选择。所有模式均为MSB优 先，并以16或32位的数据工作。 在正常模式下，SSM2602支持8 kHz至96 kHz的数字音频 采样速率。正常模式支持基于256 fS和384 fS的时钟。要选 择所需的采样速率，用户必须通过SR控制位(寄存器R8的 位D2至D5)设置适当的采样速率，并使该选择与MCLK引 脚 提 供 的 内 核 时 钟 频 率 一 致 。 相 关 指 南 参 见 表 30和 表 31。 录音模式 在RECDAT输出引脚上，数字音频接口可以发送录音操 作需要的数字音频数据。数字音频接口将经过处理的内 部 ADC数 字 滤 波 器 数 据 发 送 到 RECDAT输 出 上 。 RECDAT上的数字音频数据流包括经过时域多路复用的 左声道和右声道音频数据。 在USB模式下，SSM2602支持8 kHz至96 kHz的数字音频 采样速率。使能USB模式时，SSM2602支持12 MHz的通用串 行总线(USB)时钟速率；如果控制寄存器位CLKDIV2激 活，则它还支持24 MHz时钟速率。用户必须通过SR控制 位(寄存器R8的位D2至D5)设置适当的采样速率。相关指 南参见表30和表31。 RECLRC是数字音频帧时钟信号，用于分离RECDAT线上 的左声道和右声道数据。 BCLK信号充当数字音频时钟。BCLK信号可以是输入信 号或输出信号，取决于SSM2602是处于主机模式还是从 机 模 式 。 在 录 音 操 作 中 ， RECDAT和 RECLRC必 须 与 BCLK信号同步，以免数据被破坏。 注意，采样速率是以固定分频比从MCLK信号产生。由 于所有音频处理功能都要参考内核MCLK信号，因此如 果 此 信 号 遭 到 破 坏 ， SSM2602的 输 出 音 频 质 量 也 会 受 损。BCLK/RECLRC/ RECDAT或BCLK/PBLRC/PBDAT信 号必须与数字音频接口电路中的MCLK信号同步。为保 证数据同步过程中不会丢失数据，MCLK必须大于或等 于BCLK频率。 回放模式 在PBDAT输入引脚上，数字音频接口可以接收数字音频 数据以进行回放操作。PBDAT上的数字音频数据流包括 经过时域多路复用的左声道和右声道音频数据。PBLRC 是数字音频帧时钟信号，用于分离PBDAT线上的左声道 和右声道数据。 BCLK频率应大于 采样速率 × 字长 × 2 BCLK信号充当数字音频时钟。BCLK信号可以是输入信 号或输出信号，取决于SSM2602是处于主机模式还是从 机模式。在回放操作中，PBDAT和PBLRC必须与BCLK信 号同步，以免数据被破坏。 只有确保BCLK频率大于此值，才能保证数字音频接口电 路捕捉到所有有效数据位。例如，如果需要32 kHz数字音频 采样速率和32位字长，则BCLK ≥ 2.048 MHz。 1/fS LEFT CHANNEL RIGHT CHANNEL RECLRC/ PBLRC BCLK 1 2 3 4 N X X 1 2 3 N X X 06858-013 RECDAT/ PBDAT X = DON’T CARE. 图23. 左对齐音频输入模式 Rev. 0 | Page 16 of 32 SSM2602 1/fS LEFT CHANNEL RIGHT CHANNEL RECLRC/ PBLRC BCLK X X N 4 3 2 1 X X N 4 3 2 1 06858-014 RECDAT/ PBDAT X = DON’T CARE. 图24. 右对齐音频输入模式 1/fS LEFT CHANNEL RIGHT CHANNEL RECLRC/ PBLRC BCLK X 1 2 3 4 N X X 1 2 X 3 N 06858-015 RECDAT/ PBDAT X = DON’T CARE. 图25. I 2S音频输入模式 1/fS RIGHT CHANNEL LEFT CHANNEL RECLRC/ PBLRC BCLK 1 2 3 N 1 2 N 3 X X X N X X 06858-016 RECDAT/ PBDAT X = DON’T CARE. 图26. DSP/脉冲编码调制(PCM)模式音频输入子模式1 (SM1) [LRP位 = 0] 1/fS LEFT CHANNEL RIGHT CHANNEL RECLRC/ PBLRC BCLK 1 2 X 3 N 1 2 3 06858-017 RECDAT/ PBDAT X = DON’T CARE. 图27. DSP/PCM模式音频输入子模式2 (SM2) [LRP位 = 1] Rev. 0 | Page 17 of 32 SSM2602 当选择2线(I2C)模式时，SDIN产生串行控制数据字，SCLK为 串行数据提供时钟，CSB决定I2C器件地址。如果CSB引脚设 置为0，则所选的地址为0011010；如果设置为1，则地址为 0011011。 当选择3线(SPI)模式时，SDIN产生控制数据字，SCLK将控 制数据字逐位输入SSM2602，CSB锁存控制数据字。 软件控制接口 通过软件控制接口可以访问用户可选的控制寄存器，它可 以利用2线(I2C)或3线(SPI)接口工作，具体取决于MODE引脚 的设置。如果MODE引脚设置为0，则选用2线接口；如果设 置为1，则选用3线接口。 每个控制寄存器包括一个MSB优先的16位控制数据字。位 B15至B9是寄存器映射地址，位B8至B0是相关寄存器映射的 寄存器数据。 CSB SCLK B15 B14 B13 B12 B11 B10 B09 B08 B07 B06 B05 REGISTER MAP ADDRESS B04 B03 B02 B01 B0 06858-018 SDIN REGISTER DATA 图28. SPI串行接口 SCLK S 1–7 START ADDR 9 R/W 1 8–7 ACK 9 SUBADDRESS 81–7 ACK DATA 9 8P ACK STOP 06858-019 SDIN 图29. SSM2602 2线I 2C一般时序图 WRITE SEQUENCE S A7 ... A1 A0 A(S) B15 ... B9 B8 A(S) B7 ... B0 P A(S) 0 DEVICE ADDRESS READ SEQUENCE S A7 ... A1 REGISTER ADDRESS A0 A(S) B15 ... B9 REGISTER DATA 0 A(S) S A7 ... A1 0 DEVICE ADDRESS A0 A(S) B7 ... B0 A(M) 0 ... 0 B8 A(M) P 1 REGISTER ADDRESS DEVICE ADDRESS 06858-022 S/P = START/STOP BIT. A0 = I2C R/W BIT. A(S) = ACKNOWLEDGE BY SLAVE. A(M) = ACKNOWLEDGE BY MASTER. A(M) = ACKNOWLEDGE BY MASTER (INVERSION). REGISTER DATA (SLAVE DRIVE) 图30. SSM2602 I 2C写入和读取序列 Rev. 0 | Page 18 of 32 SSM2602 典型应用电路 AVDD VMID AGND DBVDD DGND DCVDD HPVDD PGND SSM2602 PWROFF REF BYPASS MICBIAS SIDETONE ADC RLINEIN MUX DAC ADC RHPOUT DAC ROUT DIGITAL PROCESSOR MICIN OUT MIC LOUT ADC MUX LLINEIN DAC LHPOUT LINE SIDETONE BYPASS CLKOUT OSC MCLK/XTI CLK GEN XTO CLKOUT DIGITAL AUDIO INTERFACE CONTROL INTERFACE PBDAT RECDAT BCLK PBLRC RECLRC MODE CSB 06858-020 OSC SDIN SCLK 图31. SSM2602电源管理功能位置图(控制寄存器R6的位D0至D7) +3.3V_VAA L2 FB L1 FB C23 0.1uF C21 10uF + C20 0.1uF + C22 10uF +3,3V_VDD 3 5 C25 10uF 24 L_LINE_IN ROUT R_LINE_IN LOUT 22 RHP_OUT 9 8 10 11 7 PBLRC PBDAT RECDAT RECLRC BCLK R6 NC CSB SDIN SCLK 0 1 + R10 47K J6 C27 220PF CLKOUT MODE CSB SDIN SCLK VMID 6 R14 47K MCLK/XTI R13 47K 1 2 3 4 5 220PF 20 C6 0.1uF PHONEJACK STEREO SW + C3 10uF C8 22pF POR/XTO DVSS 12.288MHz C7 22pF 4 2 AVSS HPVSS Y1 19 15 1uF R9 47K 220uF SPI[0..2] C11 220PF 220uF 14 Connection under chip 图32. SSM2602典型应用电路 Rev. 0 | Page 19 of 32 06858-023 2 R8 25 26 27 28 1 R12 100 C13 1uF C26 R5 100K 1 R15 47K 13 SSM2602KCPZ DACLRC DACDAT ADCDAT ADCLRC BCLK +3.3V_VAA C10 LHP_OUT MIC_IN I2S[0..4] R7 680 1 + 2 MIC_BIAS C15 C5 220PF NC BNC J5 2 16 C14 21 R4 MIC_IN 100 BNC 23 1 J7 R11 1uF R3 0 R J4 C12 1uF 17 2 C4 220PF + 2 + 1uF NC J2 C24 0.1uF + C2 R2 L U1 DBVDD 1 12 18 C1 DCVDD R1 0 C19 0.1uF AVDD J1 + HPVDD C18 10uF SSM2602 寄存器映射 表11. 寄存器映射 寄存器 R0 地址 名称 0x00 左声道ADC 输入音量 D8 LRINBOTH D7 LINMUTE D6 0 R1 0x01 右声道ADC 输入音量 0x02 左声道DAC 音量 0x03 右声道DAC 音量 0x04 模拟音频 路径 0x05 数字音频 路径 0x06 电源管理 RLINBOTH RINMUTE 0 LRHPBOTH LZCEN LHPVOL [6:0] 001111001 RLHPBOTH RZCEN RHPVOL [6:0] 001111001 R2 R3 R4 R5 MICBOOST2 D5 D4 D3 D2 LINVOL [5:0] SIDETONE_ATT [1:0] SIDETONE_EN DACSEL BYPASS 0 0 0 HPOR DACMU 0 PWROFF CLKOUT OSC OUT DAC 0 BCLKINV MS LRSWAP LRP R8 0x07 数字音频 I/F 0x08 采样速率 0 CLKODIV2 CLKDIV2 R9 R15 0x09 激活 0x0F 软件复位 0 0 R16 0x10 ALC 控制1 0x11 ALC 控制2 0x12 噪声门 R7 R17 R18 ALCSEL [1:0] 0 0 0 D0 RINVOL [5:0] 0 R6 D1 0 DCY [3:0] NGTH [4:0] Rev. 0 | Page 20 of 32 MUTEMIC MICBOOST 000001010 DEEMPH [1:0] ADC 0 0 ADCHPF 000001000 LINEIN 010011111 FORMAT [1:0] 000001010 MIC WL [1:0] 0 RESET [8:0] MAXGAIN [2:0] 010010111 INSEL SR [3:0] 默认值 010010111 BOSR USB 000000000 0 ACTIVE 000000000 000000000 ALCL [3:0] 001111011 ATK [3:0] 000110010 NGG [1:0] NGAT 000000000 SSM2602 寄存器映射详解 左声道ADC输入音量，地址0x00 表12. 左声道ADC输入音量寄存器位图 D8 LRINBOTH D7 LINMUTE D6 0 D5 D4 D3 D2 LINVOL [5:0] 表13. 左声道ADC输入音量寄存器位功能描述 位名称 描述 设置 LRINBOTH 左至右线路输入ADC数据加载控制 LINMUTE 左声道输入静音 LINVOL [5:0] 左声道PGA音量控制 0 = 禁止左声道ADC数据同时加载 到右声道寄存器(默认) 1 = 允许左声道ADC数据同时加载 到右声道寄存器 0 = 禁用静音 1 = 使能至ADC的数据路径静音(默认) 00 0000 = −34.5 dB … 1.5 dB 步进 01 0111 = 0 dB (默认) … 1.5 dB 步进 01 1111 = 12 dB 10 0000 = 13.5 dB 10 0001 = 15 dB 10 0010 = 16.5 dB 10 0011 = 18 dB 10 0100 = 19.5 dB 10 0101 = 21 dB 10 0110 = 22.5 dB 10 0111 = 24 dB 10 1000 = 25.5 dB 10 1001 = 27 dB 10 1010 = 28.5 dB 10 1011 = 30 dB 10 1100 = 31.5 dB 10 1101 = 33 dB 11 1111 至 10 1101 = 33 dB Rev. 0 | Page 21 of 32 D1 D0 SSM2602 右声道ADC输入音量，地址0x01 表14. 右声道ADC输入音量寄存器位图 D8 RLINBOTH D7 RINMUTE D6 0 D5 D4 D3 D2 RINVOL [5:0] 表15. 右声道ADC输入音量寄存器位功能描述 位名称 RLINBOTH 描述 右至左线路输入ADC数据加载控制 RINMUTE 右声道输入静音 RINVOL [5:0] 右声道PGA音量控制 设置 0 = 禁止右声道ADC数据同时加载到 左声道寄存器(默认) 1 = 允许右声道ADC数据同时加载到 左声道寄存器 0 = 禁用静音 1 = 使能至ADC的数据路径静音(默认) 00 0000 = −34.5 dB … 1.5 dB 步进 01 0111 = 0 dB (默认) … 1.5 dB step up 01 1111 = 12 dB 10 0000 = 13.5 dB 10 0001 = 15 dB 10 0010 = 16.5 dB 10 0011 = 18 dB 10 0100 = 19.5 dB 10 0101 = 21 dB 10 0110 = 22.5 dB 10 0111 = 24 dB 10 1000 = 25.5 dB 10 1001 = 27 dB 10 1010 = 28.5 dB 10 1011 = 30 dB 10 1100 = 31.5 dB 10 1101 = 33 dB 11 1111 10 1101 = 33 dB Rev. 0 | Page 22 of 32 D1 D0 SSM2602 左声道DAC音量，地址0x02 表16. 左声道DAC音量寄存器位图 D8 LRHPBOTH D7 LZCEN D6 D5 D4 D3 D2 LHPVOL [6:0] D1 D0 D1 D0 表17. 左声道DAC音量寄存器位功能描述 位名称 LRHPBOTH 描述 左至右耳机音量加载控制 LZCEN 左声道过零检测使能 LHPVOL [6:0] 左声道耳机音量控制 设置 0 = 禁止左声道耳机音量数据同时加载到 右声道寄存器(默认) 1 = 允许左声道耳机音量数据同时加载到 右声道寄存器 0 = 禁用(默认) 1 = 使能 000 0000 to 010 1111 = 静音 011 0000 = −73 dB … 111 1001 = 0 dB (默认) … 1 dB 步进至 111 1111 = +6 dB 右声道DAC音量，地址0x03 表18. 右声道DAC音量寄存器位图 D8 RLHPBOTH D7 RZCEN D6 D5 D4 D3 D2 RHPVOL [6:0] 表19. 右声道DAC音量寄存器位功能描述 位名称 RLHPBOTH 描述 右至左耳机音量加载控制 设置 0 = 禁止右声道耳机音量数据同时加载到 左声道寄存器(默认) 1 = 允许右声道耳机音量数据同时加载到 左声道寄存器 RZCEN 右声道过零检测使能 RHPVOL [6:0] 右声道耳机音量控制 0 = 禁用(默认) 1 = 使能 000 0000 to 010 1111 = 静音 011 0000 = −73 dB … 111 1001 = 0 dB (默认) … 1 dB 步进至 111 1111 = +6 dB Rev. 0 | Page 23 of 32 SSM2602 模拟音频路径，地址0x04 表20. 模拟音频路径寄存器位图 D8 MICBOOST2 D7 D6 SIDETONE_ATT [1:0] D5 SIDETONE_EN D4 DACSEL D3 BYPASS D2 INSEL D1 MUTEMIC D0 MICBOOST 表21. 模拟音频路径寄存器位功能描述 位名称 描述 设置 MICBOOST2 附加麦克风放大器增益升压控制 SIDETONE_ATT [1:0] 麦克风伴音增益控制 SIDETONE_EN 伴音使能。允许衰减的麦克风信号在器件输出端混频 DACSEL DAC选择。允许DAC输出在器件输出端混频 BYPASS 旁路选择。允许线路输入信号在器件输出端混频 0 = 0 dB(默认) 1 = 20 dB 00 = −6 dB(默认) 01 = −9 dB 10 = −12 dB 11 = −15 dB 0 = 伴音禁用(默认) 1 = 伴音使能 0 = 不选择DAC(默认) 1 = 选择DAC 0 = 旁路禁用 INSEL ADC的输入选择：线路或麦克风 MUTEMIC 至ADC的麦克风静音控制 MICBOOST 主要麦克风放大器增益升压控制 1 = 旁路使能(默认) 0 = ADC选择线路输入(默认) 1 = 麦克风输入 0 = 禁用至ADC的数据路径静音 1 = 使能至ADC的数据路径静音(默认) 0 = 0 dB(默认) 1 = 20 dB 数字音频路径，地址0x05 表22. 数字音频路径寄存器位图 D8 0 D7 0 D6 0 D5 0 D4 HPOR D3 DACMU D2 D1 DEEMPH [1:0] 表23. 数字音频路径寄存器位功能描述 位名称 HPOR 描述 禁用高通滤波器时存储直流失调 DACMU DAC数字静音 DEEMPH [1:0] 去加重控制 ADCHPF ADC高通滤波器控制 设置 0 = 清除失调(默认) 1 = 存储失调 0 = 不静音(信号有效) 1 = 静音(默认) 00 = 不去加重(默认) 01 = 32 kHz采用速率 10 = 44.1 kHz采用速率 11 = 48 kHz采用速率 0 = ADC高通滤波器使能(默认) 1 = ADC高通滤波器禁用 Rev. 0 | Page 24 of 32 D0 ADCHPF SSM2602 电源管理，地址0x06 表24. 电源管理寄存器位图 D8 0 D7 PWROFF D6 CLKOUT D5 OSC D4 OUT D3 DAC D2 ADC D1 MIC D0 LINEIN 表25. 电源管理寄存器位功能描述 位名称 PWROFF 描述 全芯片掉电控制 CLKOUT 时钟输出掉电控制 OSC 晶振掉电控制 OUT 输出掉电控制 DAC DAC掉电控制 ADC ADC掉电控制 MIC 麦克风输入掉电控制 LINEIN 线路输入掉电控制 设置 0 = 上电 1 = 掉电(默认) 0 = 上电(默认) 1 = 掉电 0 = 上电(默认) 1 = 掉电 0 = 上电 1 = 掉电(默认) 0 = 上电 1 = 掉电(默认) 0 = 上电 1 = 掉电(默认) 0 = 上电 1 = 掉电(默认) 0 = 上电 1 = 掉电(默认) 功耗 表26 模式 录音和回放 仅回放 振荡器使能 外部时钟 仅录音 线路时钟 线路振荡器 麦克风1 麦克风2 伴音 (麦克风至 耳机输出) 外部时钟 内部 产生的时钟 模拟旁路 (线路输入 或线路输出) 外部线路 内部 产生的线路 掉电 外部时钟 振荡器 PWROFF 0 CLKOUT 0 OSC 0 OUT 0 DAC 0 ADC 0 MIC 0 LINEIN 0 AVDD (3.3V) 10.7 HPVDD (3.3 V) 2.2 DCVDD (3.3 V) 3.6 DBVDD (3.3 V) 3.1 单位 mA 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 1 5.2 5.1 2.2 2.2 1.7 1.7 1.8 1.7 mA mA 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 4.7 4.7 4.8 4.8 N/A N/A N/A N/A 2.0 2.0 2.0 2.0 1.9 1.8 1.9 1.8 mA mA mA mA 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 2.0 2.0 2.2 2.2 0.2 0.2 1.7 1.7 mA mA 0 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 2.0 2.0 2.2 2.2 0.2 0.2 1.7 1.7 mA mA 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0.001 0.001 <1uA <1uA 0.03 0.03 0.03 0.03 mA mA Rev. 0 | Page 25 of 32 SSM2602 数字音频I/F，地址0x07 表27. 数字音频I/F寄存器位图 D8 0 D7 BCLKINV D6 MS D5 LRSWAP D4 LRP D3 D2 WL [1:0] D1 D0 FORMAT [1:0] 表28. 数字音频I/F寄存器位功能描述 BCLKINV 位名称 描述 BCLK反转控制 设置 MS 主机模式使能 LRSWAP 交换DAC数据控制 LRP WL [1:0] 右对齐、左对齐和I2S 模式下的时钟极性控制 数据字长度控制 FORMAT [1:0] 数字音频输入格式控制 0 = BCLK不反转(默认) 1 = BCLK反转 0 = 使能从机模式(默认) 1 = 使能主机模式 0 = 正常输出左右声道数据(默认) 1 = 音频接口中的左右声道数据交换 0 = 正常PBLRC和RECLRC(默认)，或DSP子模式1 1 = PBLRC和RECLRC极性反转，或DSP子模式2 00 = 16位 01 = 20位 10 = 24位(默认) 11 = 32位 00 = 右对齐 01 = 左对齐 10 = I2S模式(默认) 11 = DSP模式 采样速率，地址0x08 表29. 采样速率寄存器位图 D8 0 D7 CLKODIV2 D6 CLKDIV2 D5 D4 D3 SR [3:0] D2 表30. 采样速率寄存器位功能描述 位名称 CLKODIV2 描述 CLKOUT分频器选择 CLKDIV2 内核时钟分频选择 SR [3:0] BOSR 时钟建立条件 基本过采样速率 USB USB模式选择 设置 0 = CLKOUT为内核时钟(默认) 1 = CLKOUT为内核时钟的1/2 0 = 内核时钟为MCLK(默认) 1 = 内核时钟为MCLK的1/2 参见表31和表32 USB模式： 0 = 支持基于250 fS的时钟(默认) 1 = 支持基于272 fS的时钟 正常模式： 0 = 支持基于256 fS的时钟(默认) 1 = 支持基于384 fS的时钟 0 = 使能正常模式(默认) 1 = 使能USB模式 Rev. 0 | Page 26 of 32 D1 BOSR D0 USB SSM2602 表31. 采样速率查找表，USB禁用(正常模式) MCLK (CLKDIV2 = 0) 12.288 MHz MCLK (CLKDIV2 = 1) 24.576 MHz 11.2896 MHz 22.5792 MHz 18.432 MHz 36.864 MHz 16.9344 MHz 33.8688 MHz 1 ADC采样速率 (RECLRC) 8 kHz (MCLK/1536) 8 kHz (MCLK/1536) 12 kHz (MCLK/1024) 16 kHz (MCLK/768) 24 kHz (MCLK/512) 32 kHz (MCLK/384) 48 kHz (MCLK/256) 48 kHz (MCLK/256) 96 kHz (MCLK/128) 8.0182 kHz (MCLK/1408) 8.0182 kHz (MCLK/1408) 11.025 kHz (MCLK/1024) 22.05 kHz (MCLK/512) 44.1 kHz (MCLK/256) 44.1 kHz (MCLK/256) 88.2 kHz (MCLK/128) 8 kHz (MCLK/2304) 8 kHz (MCLK/2304) 12 kHz (MCLK/1536) 16 kHz (MCLK/1152) 24 kHz (MCLK/768) 32 kHz (MCLK/576) 48 kHz (MCLK/384) 48 kHz (MCLK/384) 96 kHz (MCLK/192) 8.0182 kHz (MCLK/2112) 8.0182 kHz (MCLK/2112) DAC 采样速率 (PBLRC) 8 kHz (MCLK/1536) 48 kHz (MCLK/256) 12 kHz (MCLK/1024) 16 kHz (MCLK/768) 24 kHz (MCLK/512) 32 kHz (MCLK/384) 8 kHz (MCLK/1536) 48 kHz (MCLK/256) 96 kHz (MCLK/128) 8.0182 kHz (MCLK/1408) 44.1 kHz (MCLK/256) 11.025 kHz (MCLK/1024) 22.05 kHz (MCLK/512) 8.0182 kHz (MCLK/1408) 44.1 kHz (MCLK/256) 88.2 kHz (MCLK/128) 8 kHz (MCLK/2304) 48 kHz (MCLK/384) 12 kHz (MCLK/1536) 16 kHz (MCLK/1152) 24 kHz (MCLK/768) 32 kHz (MCLK/576) 48 kHz (MCLK/384) 8 kHz (MCLK/2304) 96 kHz (MCLK/192) 8.0182 kHz (MCLK/2112) 44.1 kHz (MCLK/384) USB 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 SR [3:0] 0011 0010 0100 0101 1110 0110 0001 0000 0111 1011 1010 1100 1101 1001 1000 1111 0011 0010 0100 0101 1110 0110 0000 0001 0111 1011 1010 BOSR 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 BCLK (MS = 1)1 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/2 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/4 MCLK/2 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/3 MCLK/6 MCLK/6 11.025 kHz (MCLK/1536) 22.05 kHz (MCLK/768) 44.1 kHz (MCLK/384) 44.1 kHz (MCLK/384) 88.2 kHz (MCLK/192) 11.025 kHz (MCLK/1536) 22.05 kHz (MCLK/768) 8.0182 kHz (MCLK/2112) 44.1 kHz (MCLK/384) 88.2 kHz (MCLK/192) 0 0 0 0 0 1100 1101 1001 1000 1111 1 1 1 1 1 MCLK/6 MCLK/6 MCLK/6 MCLK/6 MCLK/3 BCLK频率仅用于主机模式和从机右对齐模式 Rev. 0 | Page 27 of 32 SSM2602 表32. 采样速率查找表，USB使能(USB模式) MCLK (CLKDIV2 = 0) 12.000 MHz 1 MCLK (CLKDIV2 = 1) 24.000 MHz ADC 采样速率 (RECLRC) 8 kHz (MCLK/1500) 8 kHz (MCLK/1500) 8.0214 kHz (MCLK/1496) 8.0214 kHz (MCLK/1496) 11.0259 kHz (MCLK/1088) 12 kHz (MCLK/1000) 16 kHz (MCLK/750) 22.0588 kHz (MCLK/544) 24 kHz (MCLK/500) 32 kHz (MCLK/375) 44.118 kHz (MCLK/272) 44.118 kHz (MCLK/272) 48 kHz (MCLK/250) 48 kHz (MCLK/250) 88.235 kHz (MCLK/136) 96 kHz (MCLK/125) DAC 采样速率 (PBLRC) 8 kHz (MCLK/1500) 48 kHz (MCLK/250) 8.0214 kHz (MCLK/1496) 44.118 kHz (MCLK/272) 11.0259 kHz (MCLK/1088) 12 kHz (MCLK/1000) 16 kHz (MCLK/750) 22.0588 kHz (MCLK/544) 24 kHz (MCLK/500) 32 kHz (MCLK/375) 8.0214 kHz (MCLK/1496) 44.118 kHz (MCLK/272) 8 kHz (MCLK/1500) 48 kHz (MCLK/250) 88.235 kHz (MCLK/136) 96 kHz (MCLK/125) BCLK频率仅用于主机模式和从机右对齐模式。 Rev. 0 | Page 28 of 32 USB 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 SR [3:0] 0011 0010 1011 1010 1100 1000 1010 1101 1110 0110 1001 1000 0001 0000 1111 0111 BOSR 0 0 1 1 1 0 0 1 0 0 1 1 0 0 1 0 BCLK (MS = 1) 1 MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK MCLK SSM2602 激活，地址0x09 表33. 激活寄存器位图 D8 0 D7 0 D6 0 D5 0 D4 0 D3 0 D2 0 D1 0 D0 ACTIVE D1 D0 表34. 激活寄存器位功能描述 位名称 ACTIVE 描述 数字内核激活控制 设置 0 = 禁用数字内核(默认) 1 = 激活数字内核 复位，地址0x0F 表35. 软件复位寄存器位图 D8 D7 D6 D5 D4 D3 D2 RESET [8:0] 表36. 软件复位寄存器位功能描述 位名称 RESET [8:0] 描述 设置 对此寄存器写入全0，可以将所有寄存器设置为默认值。对此寄存器写入其它数据无作用。 0 = 复位(默认) Rev. 0 | Page 29 of 32 SSM2602 ALC控制1，地址0x10 表37. ALC控制1寄存器位图 D8 D7 ALCSEL [1:0] D6 D5 D4 MAXGAIN [2:0] D3 D2 D1 ALCL [[3:0] D0 表38. ALC控制1寄存器位功能描述 位名称 ALCSEL [1:0] 描述 ALC选择 MAXGAIN [2:0] PGA最大增益 ALCL [3:0] ALC目标电平 设置 00 = ALC禁用(默认) 01 = 仅右声道使能ALC 10 = 仅左声道使能ALC 11 = 两个声道均使能ALC 000 = −12 dB 001 = −6 dB … 6 dB步进至 111 = 30 dB(默认) 0000 = −28.5 dBFS 0001 = −27 dBFS … 1011 = −12 dBFS(默认) … 1.5 dB步进至 1111 = −6 dBFS ALC控制2，地址0x11 表39. ALC控制2寄存器位图 D8 0 D7 D6 D5 DCY [3:0] D4 D3 D2 表40. ALC控制2寄存器位功能描述 位名称 DCY [3:0] 描述 恢复释放时间控制 ATK [3:0] ALC启动建立时间控制 设置 0000 = 24 ms 0001 = 48 ms 0010 = 96 ms 0011 = 192 ms(默认) …(时间随着代码的递增而加倍) 1010 = 24.576 sec 0000 = 6 ms 0001 = 12 ms 0010 = 24 ms(默认) …(时间随着代码的递增而加倍) 1010 = 6.144 sec Rev. 0 | Page 30 of 32 D1 ATK [3:0] D0 SSM2602 噪声门，地址0x12 表41. 噪声门寄存器位图 D8 0 D7 D6 D5 NGTH [4:0] D4 D3 D2 D1 NGG [1:0] 表42. 噪声门寄存器位功能描述 位名称 NGTH [4:0] 描述 噪声门阈值 NGG [1:0] 噪声门类型 NGAT 噪声门控制 1 设置 00000 = −76.5 dBFS(默认) 00001 = −75 dBFS … 1.5 dB步进至 11110 = −31.5 dBFS 11111 = −30 dBFS X0 = 保持PGA增益恒定(默认)1 01 = 输出静音 11 = 保留 0 = 禁用噪声门(默认) 1 = 使能噪声门 X = 无关。 Rev. 0 | Page 31 of 32 D0 NGAT SSM2602 外形尺寸 0.60 MAX 5.00 BSC SQ 0.60 MAX 22 PIN 1 INDICATOR 4.75 BSC SQ TOP VIEW 0.50 BSC 0.50 0.40 0.30 PIN 1 INDICATOR 28 1 21 3.40 3.30 SQ 3.20 EXPOSED PAD (BOTTOM VIEW) 15 7 8 14 0.25 MIN 3.00 REF 12° MAX SEATING PLANE 0.80 MAX 0.65 TYP 0.05 MAX 0.02 NOM COPLANARITY 0.05 0.20 REF 0.30 0.23 0.18 COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-1 052407-B 1.00 0.85 0.80 图33. 28引脚引脚架构芯片级封装， 5 mm x 5 mm超薄四方体 (CP-28-4)， 尺寸单位：mm 订购指南 型号 SSM2602CPZ-R2 1 SSM2602CPZ-REEL1 SSM2602CPZ-REEL71 SSM2602-EVALZ1 1 温度范围 −40°C至+85°C −40°C至+85°C −40°C至+85°C 封装描述 28引脚引脚架构芯片级封装[LFCSP_VQ] 28引脚引脚架构芯片级封装[LFCSP_VQ] 28引脚引脚架构芯片级封装[LFCSP_VQ] 评估板 Z = 符合RoHS标准的器件。 ©2008 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06858-0-2/08(0) Rev. 0 | Page 32 of 32 封装选项 CP-28-4 CP-28-4 CP-28-4