CY7C65642 HX2VL — 极低功耗 USB 2.0 TetraHub™ 控制器 HX2VL — 极低功耗 USB 2.0 TetraHub™ 控制器 特性 ■ ■ ■ 集成上行 / 下行终端电阻 集成端口状态指示灯控制 ❐ 12 MHz +/-500 ppm 外部晶振，支持 600 W 驱动电平的（集 成 PLL）时钟输入和可选的 27/48 MHz 振荡器时钟输入。 ❐ 用于 ESD 恢复的内部掉电检测 ❐ ❐ 高性能、低功耗的 USB 2.0 集线器，通过最少的物料清单 （BOM）对低功耗设计进行优化。 USB 2.0 集线控制器 ❐ 符合 USB 2.0 规范 ❐ 最多支持四个下行端口 ❐ 下行端口向后兼容 FS （全速）、 LS （低速） ❐ 多个转换器（TT），每个下行端口配置一个，实现最高性能。 极低功耗 支持总线供电和自供电模式 ❐ 可实现总线供电和自供电模式的自动切换 ❐ 具有 2 K ROM 和 64 字节 RAM 的单个微控制器单元（MCU） ❐ 最低功耗 ❐ ■ 高度集成的解决方案，可降低 BOM 成本 内部调节器 — 需要 5 V 的单电源供电 ❐ 提供 3.3 V 的电压连接，供外部调节器使用 ❐ 集成上行上拉电阻 ❐ 适用于全部下行端口的集成下拉电阻 ■ 下行端口管理 ❐ 支持单独和组合模式的电源管理 ❐ 过电流检测 ❐ 每个下行端口均有两个状态指示灯 ❐ 用于 EMI 管理的斜率控制 ■ 最大可配置性 ❐ 可通过外部 EEPROM 进行配置 VID 和 PID ❐ 端口数、可移动端口/不可移动端口均通过EEPROM和I/O引 脚配置进行配置 ❐ I/O 引脚可配置联动 / 单独模式的电源开关、参考时钟源和电 源开关使能引脚的极性 ❐ 配置选项还可通过屏蔽 ROM 进行选择。 ■ 包装类型为节省空间的 48 引脚（7 × 7 mm）TQFP 封装和 28 引 脚 （5 × 5 mm） QFN 封装 ■ 支持 0 °C 到 +70 °C 的温度范围 ❐ 框图 D+ 12/27/48 MHz OSC-in OR 12 MHz Crystal I2C / SPI MCU D- RAM USB 2.0 PHY Serial Interface Engine PLL ROM HS USB Control Logic USB Upstream Port 5 V i/p (for internal regulator) NC (for external regulator) Transaction Translator x 4 1.8 V Regulator Hub Repeater 3.3 V 3.3 V i/p (with ext. reg. & 28-QFN NC (with ext. reg. & 48-TQFP) 3.3 V o/p (for int. reg.) Routing Logic USB Downstream Port 2 USB Downstream Port 3 USB Downstream Port 4 USB 2.0 PHY USB 2.0 PHY USB 2.0 PHY USB 2.0 PHY 赛普拉斯半导体公司 文档编号：001-79058 版本 *A • 198 Champion Court LED • D+ D- Port Control O V R # [4] D+ D- O V R # [3] LED Port Control P W R # [3] D+ D- O V R # [2] LED Port Control P W R # [2] O V R # [1] P W R # [1] D+ D- Port Control P W R # [4] USB Downstream Port 1 LED San Jose, CA 95134-1709 • 408-943-2600 修订日期：September 3, 2015 CY7C65642 更多有关信息 <DCD> 赛普拉斯网站 www.cypress.com 上提供了大量数据，有助您为设计正确选择 HX2VL 器件，并能够快速且有效地将器件融入您的设计 中。完整的资源列表，请参考 http://www.cypress.com/?id=2411 网站上的产品页。 ■ ■ ■ 概况：USB 产品系列、 USB 路线图。 USB 2.0 集线控制器选型：HX2LP、 HX2VL。 应用笔记：赛普拉斯提供了大量的 USB 应用笔记，广泛涵盖了 从基本到进阶的内容。下面列出的是 HX2VL 入门应用笔记： ❐ AN15454 — 使用EZ-USB HX2LP™/HX2VL的总线供电USB 集线器设计 ❐ AN72332 — 使用赛普拉斯 USB 2.0 集线器 （HX2VL）的系 统设计指南 ❐ AN69235 — 将 HX2/HX2LP 替换为 HX2VL ■ 参考设计： ❐ CY4608M ：多数据传输转换器 HX2VL 极低功耗的 4 端口集 线器开发套件 ❐ CY4607M ：多数据传输转换器 HX2VL 极低功耗的 4 端口集 线器开发套件 ■ 模型：HX2VL （CY7C65632/34/42）— IBIS。 HX2VL 开发套件 HX2VL 开发套件电路板是用于演示 HX2VL 器件特性的工具。在进行该设计的初始阶段，开发者可以通过该电路板了解芯片的特性 和限制后，才进行整个设计。该开发套件提供了与电路板硬件、 PC 应用软件和 EEPROM 配置数据 （.iic）文件相关联的文档。 文档编号：001-79058 版本 *A 页 2/25 CY7C65642 目录 简介 .................................................................................... 4 HX2VL 架构 ........................................................................ 4 USB 串行接口引擎 ...................................................... 4 高速 USB 控制逻辑 ...................................................... 4 集线器中继器 ............................................................... 4 微控制器 （MCU） ....................................................... 4 数据传输转换器 （TT） ............................................... 4 端口控制 ...................................................................... 4 应用 .................................................................................... 4 功能概述 ............................................................................. 5 系统初始化 .................................................................. 5 枚举 ............................................................................. 5 多数据传输转换器 （Multiple TT）支持 ...................... 5 上行端口 ....................................................................... 5 下行端口 ...................................................................... 5 电源开关 ...................................................................... 5 过流检测 ...................................................................... 5 端口指示灯 .................................................................. 5 稳压器 .......................................................................... 6 外部稳压方案 ............................................................... 6 内部稳压方案 ............................................................... 6 引脚配置 ............................................................................. 7 引脚定义 ............................................................................. 9 引脚定义 ........................................................................... 12 EEPROM 配置选项 ........................................................... 14 引脚配置选项 .................................................................... 15 上电复位 .................................................................... 15 组合 / 单独电源开关模式 ............................................ 15 文档编号：001-79058 版本 *A 电源开关使能引脚极性 .............................................. 15 端口数配置 ................................................................ 15 不可移动端口配置 ...................................................... 15 参考时钟配置 ............................................................. 15 最大绝对额定值 ................................................................ 16 运行条件 ........................................................................... 16 电气特性 ........................................................................... 17 直流电气特性 ............................................................. 17 交流电气特性 ............................................................. 18 热电阻 ............................................................................... 18 订购信息 ........................................................................... 19 订购代码定义 ............................................................. 19 封装图 ............................................................................... 20 缩略语 ............................................................................... 22 文档常规 ........................................................................... 22 测量单位 .................................................................... 22 附录：HX2VL 的芯片勘误表， CY7C65642 产品系列 ..... 23 受影响的器件型号 ...................................................... 23 HX2VL 合格状态 ........................................................ 23 HX2VL 勘误表汇总 .................................................... 23 文档修订记录 .................................................................... 24 销售、解决方案和法律信息 .............................................. 25 全球销售和设计支持 .................................................. 25 产品 ........................................................................... 25 PSoC® 解决方案 ....................................................... 25 赛普拉斯开发者社区 .................................................. 25 技术支持 .................................................................... 25 页 3/25 CY7C65642 简介 HX2VL 是赛普拉斯新一代高性能和低功耗的 USB 2.0 集线控制 器系列。 HX2VL 集成了上行和下行收发器、 USB 串行接口引擎 （SIE）、USB 集线器控制、中继器逻辑和数据传输转换器（TT） 逻辑。赛普拉斯还为其集成了多种外部组件，如稳压器和上拉 / 下拉电阻 等，可减 少实现 USB 集线 器 系统 所需 的总材料单 （BOM）。 CY7C65642 是 HX2VL 产品系列的一部分，它具有四个下行端 口，每个下行端口均配有专用的独立数据传输转换器 （TT）。此 器件选项用于需要最多四个下行端口的低功耗但高性能应用。 CY7C65642可提供48引脚的TQFP和28引脚的QFN两种封装。 赛普拉斯世界一流的参考设计套件支持全部器件选项，设计套件 包括电路板原理图、 BOM、 Gerber 文件、 Orcad 文件以及详尽 的设计文档。 HX2VL 架构 第 1 页上的框图显示的是 HX2VL TetraHub™ 架构。 USB 串行接口引擎 串行接口引擎允许 HX2VL 与 USB 主机进行通信。串行接口引擎 可独立处理下列的 USB 活动，而不需要集线器控制模块。 微控制器 （MCU） HX2VL 具有 2 K ROM 和 64 字节 RAM 的微控制器。微控制器有 12 MHz 的时钟，从主机解码 USB 指令并对主机作出响应。它还 能处理 GPIO 设置，从而协助客户实现更灵活的操作，并对扩展 配置选项 EEPROM 的读取接口进行控制。 数据传输转换器 （TT） 数据传输转换器（TT）能够转换传输数据的速度。当集线器以高 速运行 （上行端口连接至高速主机控制器），在连接全速或低速 器件时，数据传输转换器（TT）可以进行高速拆分数据传输，并 将其数据转换为全速或低速数据来传输。下行端口连接的器件的 运行速度决定了走线逻辑是否将端口与数据传输转换器（TT）或 集线器中继器连接起来。当上行主机和下行器件运行速度不同 时，数据会通过数据传输转换器 （TT）进行传输。在其他情况 下，数据会通过中继器进行传输。例如，如果全速或低速器件通 过集线器连接到高速上行主机上，那么将会通过数据传输转换器 （TT）来传输数据。如果高速器件通过集线器与高速上行主机连 接，那么数据将会通过中继器传输。当集线器连接至全速上行主 机控制器时，高速外设无法发挥其最佳功能。这些器件仅能以全 速运行。连接至此集线器的全速和低速器件以正常速度运行。 端口控制 下行 “ 端口控制 ” 模块可处理连接 / 断开、过流检测以及电源 使能和 LED 控制等操作。它还能为下行收发器生成控制信号。 ■ 位填充和解除填充 ■ 校验和生成和检查 应用 ■ 令牌类型认证 HX2VL 器件系列的典型应用： ■ 地址检查。 ■ 扩展坞 高速 USB 控制逻辑 ■ 独立集线器 “ 集线器控制 ” 模块可协调枚举、暂停和恢复。它可生成主机 访问集线器的状态和控制信号。其中还包括可将集线器和主机同 步的帧定时器。它的状态 / 控制寄存器可作为 MCU 固件的接口 使用。 ■ 监控集线器 ■ 多功能打印机 ■ 数字电视 ■ 高级端口复制器 ■ 键盘集线器 ■ 游戏控制台 集线器中继器 集线器中继器可管理以相同速度运行的上行和下行方向端口之间 的连接。它支持全速和高速连接。根据 USB 2.0 规范，集线器中 继器提供下列功能： ■ 建立和断开数据包边界的连接 ■ 确保有序进入和退出“暂停”状态，包括对远程唤醒进行适当 操作。 文档编号：001-79058 版本 *A 页 4/25 CY7C65642 功能概述 赛普拉斯CY7C65642USB 2.0集线器是低功耗集线器解决方案， 可提供最高的传输效率而无需复用下行端口间的数据传输转换器 （TT）。 CY7C65642 USB 2.0 集线器内置了 1.5 k 在全速运行 时用的上行上拉电阻，和全部上行和下行 D+ 和 D– 引脚的下行 15 k 下拉电阻和串联终端电阻。为通过 USB 2.0 规范提供了内 置支持，结果是系统成本得以优化。 系统初始化 上电时， CY7C65642 可选择从掩膜型 ROM 的默认设置中的枚 举，或读取外部 EEPROM 从而获得配置信息。从最基本的层面 看， EEPROM 提供了供应商 ID （VID）和产品 ID （PID），以 配合客户应用。对于更特定的应用，可指定其他配置选项。如需 要更多相关信息，请参考第 14 页上的 EEPROM 配置选项 。在 将 EEPROM 内容加载为描述符之前， CY7C65642 会对校验和 进行验证。 枚举 CY7C65642 在 USB 总线预计复位后，使能 D+ 上拉电阻指示其 对於上行集线器的存在。USB 总线复位后，CY7C65642 处于无 地址且未配置状态 （配置值被设置为 “0”）。在枚举进程中， 主机对集线器地址和配置进行设置。集线器配置完成后，可使用 集线器的全部功能。 多数据传输转换器 （Multiple TT）支持 TetraHub 配置成高速系统配置后，进入单数据传输转换 （single TT）模式。主机可以随后通过发送 “SetInterface”（建立接口） 指令将集线器设置为多数据传输转换 （multiple TT）模式。在多 数据传输转换 （multiple TT）模式下，每个全速端口将被独立处 理，由此获得全部 12 Mbps 带宽。在单数据传输转换 （single TT）模式下，所有主机到全速或低速端口的通信量全被转移至这 些端口上。这意味着 12 Mbps 带宽由所有全速和低速端口共享。 上行端口 上行端口包括发送器和接收器状态机。发送器和接收器以高速或 全速运行，具体取决于当前的集线器配置。当集线器中继器连接 为上行方向时，发送器状态机会监控上行方向的端口。该状态机 防止集线器下行方向端口上的串音和断开事件传播并（会引起该 集线器被禁用或与其他连接器断开）。 下行端口 CY7C65642 最 多 可 支 持 四 个 下 行 端 口，其 中 每 个端口可在 EEPROM 配置中标记为可用或可移动，请参见第 14 页上的 EEPROM 配置选项。此外，它还可通过引脚短接进行配置，请 参见第 15 页上的引脚配置选项。 文档编号：001-79058 版本 *A CY7C65642 的每个端口均具有下行 D+ 和 D– 下拉电阻。在配 置集线器前，端口被驱动为单端零，（SE0， D+ 和 D– 均驱动为 低）并被设置为未通电状态。集线器配置完成后，不驱动端口， 主机可能通过向每个端口发送 “SetPortPower” （建立端口电 源）指令为每个端口通电。端口通电后，任何连接或断开事件均 可以被集线器检测到。端口状态的任何改变将由集线器通过状态 更改端点 （端点 1）报告给主机。收到连接器件的端口发出的 “SetPortReset” （设置端口复位）请求后，集线器进行如下 操作： ■ 执行相应端口的 USB 复位 ■ 将端口置于使能状态 ■ 端口使能后，进行串音检测。 串音包括 EOF2 后端口的非空闲状态。如果在使能端口检测出串 音，则禁用该端口。主机发出的 “ClearPortEnable” （清除端 口使能）请求也可禁用指定端口。 下行端口能通过主机的 “SetPortSuspend” （设置端口暂停） 请求单独暂停。如果集线器未暂停，该端口的远程唤醒事件将通 过集线器状态更改端点的端口更改指示反映至主机。如果集线器 已暂停，该端口的远程唤醒事件将转至主机。主机可通过发送 “ClearPortSuspend” （清除端口暂停）指令恢复端口。 电源开关 CY7C65642 具有用于外部端口电源开关的接口信号。组合和单 独 （每个端口）配置由引脚短接支持，请参见第 15 页上的引脚 配置选项。 枚举后，主机可能通过发送 “SetPortPower”（设置端口电源） 请求来给每个端口共电。电源开关和过流检测通过连接到外部电 源开关器件的各个控制信号（PWR#[n] 和 OVR#[n]）被控制。高 / 低使能电源开关都被支持，并通过通用 I/O 设置配置极性，请参 见第 15 页上的引脚配置选项。 过流检测 CY7C65642 系列的 OVR#[n] 引脚与各外部电源开关端口的过流 检测指示 （输出）信号相连接。检测到过流状况后，集线器将过 流状况报告给主机，并禁用 PWR#[n] 向外部电源器件输出。 OVR#[n] 的启动时间为 20 ns。从过流检测到取消激活 PWR#[n] 需要 3 到 4 ms 的时间。 端口指示灯 USB 2.0 端口指示灯也由 CY7C65642 直接支持。根据规格，集 线器的每个下行端口支持一个状态指示灯。下行方向端口指示灯 的存在由集线器类别描述符的第 7 位 HubCharacteristics 字段指 定。默认 CY7C65642 描述符说明支持端口指示灯。CY7C65642 端口指示灯有两种运行模式：自动和手动。 页 5/25 CY7C65642 上电时， CY7C65642 默认为自动模式，端口指示灯的颜色 （绿 色、琥珀色、关闭）表示 CY7C65642 端口的功能状态。器件暂 停时， LED 被关闭。 5 V to 3.3 V Regulator 5 V to 3.3 V Regulator NC NC Port Status Indicator NC LED VCC VREG VREG CY7C65642 48 Pin 稳压器 CY7C65642 需要 3.3 V 电压，以符合内核逻辑和 USB 物理层 （PHY）的 正 常 运 行。内 置 的 低 压 差 稳 压 器 可 将 USB 线缆 （Vbus）的 5 V 电压输入转换为 3.3 V 电压源。当输入电压在 4 V 到 5.5 V 范围内时，内部参考电压电路可保证 3.3 V 的电压输 出。此稳压器的最大电流负载为 150 mA，有足够容差提供给功 耗正常小于 100 mA 的 CY7C65642。内置稳压器的静态电流为 28 µA。 外部稳压方案 CY7C65642 支持外部稳压和内部稳压方案。当选择外部稳压 时，48 引脚封装的 VCC 和 VREG 要为无连接开路。3.3 V 的外 部稳压器输出要连接至 VCC_A 和 VCC_D 引脚。此连接要在外 部 （板上）接通。对于 28 引脚封装，外部稳压器的 3.3 V 输出 要连接至 VREG、VCC_A 和 VCC_D。VCC 引脚要保持为无连接 开路。从外部输入的 3.3 V 电压中，内部生成 1.8 V 电压以供芯 片内部使用。 VCC_A VCC CY7C65642 28 Pin VCC_D VCC_A VCC_D External Regulation Scheme 内部稳压方案 选择内置内部稳压器时， 48 引脚和 28 引脚封装中的 VCC 引脚 要连接至 5 V 电压。内置稳压器在内部生成 3.3 V 和 1.8 V 电压 以供芯片内部使用。 VREG 引脚的输出电压为 3.3 V，该引脚要 在外部连接至 VCC_A 和 VCC_D。 3.3 V VREG 5 V VCC CY7C65642 48 Pin VCC_A 3.3 V VREG 5 V VCC CY7C65642 28 Pin VCC_D VCC_A VCC_D Internal Regulation Scheme 文档编号：001-79058 版本 *A 页 6/25 CY7C65642 引脚配置 图 1. 48 引脚 TQFP （7 × 7 × 1.4 mm）引脚分布 OVR#[1] PWR#[2] OVR#[2] GANG VCC_D SELFPWR 43 42 41 40 39 38 37 44 45 PWR#[1] / I2C_SDA SEL27 GREEN[1] / SPI_SK / 47 46 VCC 48 FIXED_PORT 1 AMBER[1] / SPI_CS VREG VCC_A 1 36 AMBER[2] / SPI_MOSI / PWR_PIN_POL GND 2 35 GREEN[2] / SPI_MISO / FIXED_PORT2 D- 3 34 VCC_D D+ 4 33 AMBER[3] / SET_PORT_NUM2 DD-[1] 5 32 GREEN[3] / FIXED_PORT3 DD+[1] 5 31 PWR#[3] VCC_A 7 30 OVR#[3] GND 8 29 PWR#[4] DD-[2] 9 28 OVR#[4] DD+[2] 10 27 TEST / I2C_SCL RREF 11 26 RESET# VCC_A 12 25 SEL48 13 14 15 16 17 18 19 20 21 22 23 24 GND XIN XOUT VCC_A DD-[3] DD+[3] VCC_A GND DD-[4] DD+[4] GREEN[4] / FIXED_PORT 4 AMBER[4] / SET_PORT_NUM1 文档编号：001-79058 版本 *A CY7C65642 48-pin TQFP 页 7/25 CY7C65642 引脚配置 （续） 图 2. 28 引脚 QFN （5 × 5 × 0.8 mm）引脚分布 VREG VCC PWR#/ I2C_SDA OVR # [1] O VR # [2] GANG SELFPWR 28 27 26 25 24 23 22 1 21 VC C_ D D+ 2 20 O V R # [3] D D - [1] 3 19 O V R # [4] D D + [1] 4 18 TEST/I2C_SCL V C C_ A 5 17 RESET# DD - [2] 6 CY7C65642 16 D D + [4] DD + [2] 7 28-pin QFN 15 DD - D - 9 10 11 12 13 14 RREF V C C_ A XIN XOUT DD D D + [3] V C C_ A - [3] 8 文档编号：001-79058 版本 *A - [4] 页 8/25 CY7C65642 引脚定义 48 引脚 TQFP 封装图 引脚编号 类型 [1] 1 7 12 16 19 34 38 47 P P P P P P P P VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_D。连接到芯片的 3.3 V 数字电源。 VCC_D。连接到芯片的 3.3 V 数字电源。 VCC。连接到内部调节器的 5 V 输入电源，如使用外部调节器则不连接 VREG GND GND GND GND XIN XOUT SEL48 / SEL27 48 2 8 13 20 14 15 25 / 44 P P P P P I O I RESET# 26 I SELFPWR GANG 37 39 I I/O RREF 11 I/O VREG。 内部调节过程时调节器的输出电压， 5 – 3.3 V。使用外部调节器时不连接。 GND。通过最短路径接地。 GND。通过最短路径接地。 GND。通过最短路径接地。 GND。通过最短路径接地。 12 MHz 的晶振时钟输入，或 12/27/48 MHz 的时钟输入 12 MHz 晶振输出。 （使用了外部时钟便不用连接）。 时钟源选择输入。 00：保留 01：48 MHz 振荡器输入 10：27 MHz 振荡器输入 11：12 MHz 晶振或振荡器输入 低电平有效复位。外部复位输入，默认上拉 10 k ；当 RESET 被设置为低电平时， 全芯片将被复位为初始状态 自供电。选择自供电或总线供电的输入。 0 为总线供电， 1 为自供电。 GANG。上电复位后，默认为输入模式。 Gang （组合）模式：输入：1 -> 输出为 0 时是正常运行，为 1 时是暂停。 单独模式：输入：1 -> 输出为 1 时是正常运行，为 0 时是暂停。 请参见第 15 页上的引脚配置选项中的组合 / 单独电源开关模式以了解详细内容。 必须在 RREF 和地面间连接一个 649 的电阻。 引脚名称 电源和时钟 VCC_A VCC_A VCC_A VCC_A VCC_A VCC_D VCC_D VCC 系统接口 测试 I2C_SCL 上行端口 D– D+ 27 3 4 说明 I （RDN） 测试。0 表示正常运行以及 1 表示芯片将处于测试模式。 I/O （RDN） I2C_SCL。可以作为 I2C 时钟引脚使用以便访问 I2C EEPROM。 I/O/Z I/O/Z 上行 D– 信号。 上行 D+ 信号。 注释： 1. 引脚类型：I = 输入， O = 输出， P = 电源 / 接地， Z = 高阻抗， RDN = 焊盘内部下拉电阻， RUP = 焊盘内部上拉电阻。 文档编号：001-79058 版本 *A 页 9/25 CY7C65642 引脚定义 （续） 48 引脚 TQFP 封装图 引脚名称 下行端口 1 DD–[1] DD+[1] AMBER[1] SPI_CS GREEN[1] [2] SPI_SK FIXED_PORT1 OVR#[1] PWR#[1] I2C_SDA 下行端口 2 DD–[2] DD+[2] AMBER[2] SPI_MOSI PWR_PIN_POL 引脚编号 类型 [1] 5 I/O/Z 6 46 I/O/Z 45 42 43 说明 下行 D– 信号。 下行 D+ 信号。 O （RDN） LED。琥珀色 LED 驱动器输出。支持端口指示灯。 O （RDN） SPI_CS。可作为芯片选择使用以便访问外部 SPI EEPROM。 O （RDN） LED。绿色 LED 驱动器输出。支持端口指示灯。 O （RDN） SPI_SK。可作为 SPI 时钟使用以便访问外部 SPI EEPROM。 I （RDN） FIXED_PORT1。 POR （上电复位）时，用于将端口 1 设置为不可移动端口。请参 考第 15 页上的引脚配置选项。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 O/Z 电源开关驱动器输出。默认为低电平有效。 I/O I2C_SDA。可用作 I2C 数据引脚，连接至 I2C EEPROM。 9 10 36 下行 D– 信号。 下行 D+ 信号。 O （RDN） LED。琥珀色 LED 驱动器输出。支持端口指示灯。 O （RDN） SPI_MOSI。可用作数据输出访问外部 SPI EEPROM。 I （RDN） PWR_PIN_POL。用于电源开关使能引脚的极性设置。请参考第 15 页上的引脚配置 选项。 GREEN[2] [2] SPI_MISO FIXED_PORT2 35 O （RDN） LED。绿色 LED 驱动器输出。支持端口指示灯。 I （RDN） SPI_MISO。可作为数据输入使用以便访问外部 SPI EEPROM。 I （RDN） FIXED_PORT2。上电复位时，用于将端口 2 设置为不可移动端口。请参考第 15 页 上的引脚配置选项。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 O/Z 电源开关驱动器输出。默认为低电平有效 OVR#[2] 40 PWR#[2] 41 下行端口 3 DD–[3] DD+[3] AMBER[3] SET_PORT_NUM2 17 18 33 GREEN[3] FIXED_PORT3 32 OVR#[3] 30 PWR#[3] 31 I/O/Z I/O/Z 下行 D– 信号。 下行 D+ 信号。 O （RDN） LED。琥珀色 LED 驱动器输出。支持端口指示灯。 I （RDN） SET_PORT_NUM2。用于与 SET_PORT_NUM1 一同设置端口编号。请参考第 15 页上的引脚配置选项。 O （RDN） LED。绿色 LED 驱动器输出。支持端口指示灯。 I （RDN） FIXED_PORT3。上电复位时，用于将端口 3 设置为不可移动端口。请参考第 15 页 上的引脚配置选项。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 O/Z 电源开关驱动器输出。默认为低电平有效。 I/O/Z I/O/Z 注释： 2. 引脚短接 GREEN[1] 和 GREEN[2] 将启用专有功能，可能会影响 HX2VL 的正常功能。应避免通过引脚短接将端口 1 和 2 配置为不可移动端口。 文档编号：001-79058 版本 *A 页 10/25 CY7C65642 引脚定义 （续） 48 引脚 TQFP 封装图 引脚编号 类型 [1] 21 I/O/Z DD+[4] AMBER[4] SET_PORT_NUM1 22 24 I/O/Z GREEN[4] FIXED_PORT4 23 OVR#[4] PWR#[4] 28 29 引脚名称 下行端口 4 DD–[4] 说明 下行 D– 信号。 下行 D+ 信号。 O （RDN） LED。琥珀色 LED 驱动器输出。支持端口指示灯。 I （RDN） SET_PORT_NUM1。用于与 SET_PORT_NUM2 一同设置端口编号。请参见 第 15 页上的引脚配置选项 O （RDN） LED。绿色 LED 驱动器输出。支持端口指示灯。 I （RDN） FIXED_PORT4。上电复位时，用于将端口 4 设置为不可移动端口。请参考第 15 页 上的引脚配置选项。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 O/Z 电源开关驱动器输出。默认为低电平有效。 注意：如果各个引脚被设置为逻辑高电平，那么不能将它们作为 LED 指示灯使用。除非有设计另外的电路来支持逻辑高电平。当这 些引脚重新配置为输出，经过 60 ms 的上电复位 （POR）后会断连。 文档编号：001-79058 版本 *A 页 11/25 CY7C65642 引脚定义 28 引脚 QFN 封装 引脚编号 类型 [3] 说明 5 9 14 21 27 28 P P P P P P XIN XOUT RESET# 10 11 17 I O I VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_A。连接到芯片的 3.3 V 模拟电源。 VCC_D。连接到芯片的 3.3 V 数字电源。 VCC。连接到内部调节器的 5 V 输入电源，如使用外部调节器则不连接 VCC。内部调节过程时调节器的输出电压，5 – 3.3 V ；使用外部调节器时输入电压为 3.3 V。 12 MHz 晶振时钟输入，或 12 MHz 时钟输入 SELFPWR GANG 22 23 I I/O RREF 8 I/O 引脚名称 电源和时钟 VCC_A VCC_A VCC_A VCC_D VCC VREG 系统接口 测试 I2C_SCL 18 PWR# [4] I2C_SDA 26 12 MHz 晶振输出。（使用了外部时钟便不用连接）。 低电平有效复位。外部复位输入，默认上拉 10 K 欧姆； 当 RESET 设置为低电平时，全芯片将被复位为初始状态 自供电。选择自供电或总线供电的输入。 0 为总线供电， 1 为自供电。 GANG：上电复位后，默认为输入模式。 Gang （组合）模式：输入：1 -> 输出为 0 表示正常运行，输出为 1 则表示暂停。 单独模式：输入：1 -> 输出为 1 时是正常运行，为 0 时是暂停。 请参见第 15 页上的引脚配置选项中的组合 / 单独电源开关模式以了解详细内容。 必须在 RREF 和地面之间连接一个 649 的电阻 O （RDN） 测试。0 为正常运行以及 1 为芯片将处于测试模式。 I/O （RDN） I2C_SCL。 I2C 时钟引脚。 I/O 电源开关驱动器输出。默认为低电平有效 I2C_SDA。 I2C 数据引脚。 注释： 3. 引脚类型：I = 输入， O = 输出， P = 电源 / 接地， Z = 高阻抗， RDN = 焊盘内部下拉电阻， RUP = 焊盘内部上拉电阻。 4. PWR#/I2C_SDA 可用作 PWR# 或 I2C_SDA，但不可同时用作两者。如果已经连接了 EEPROM，那么引脚将作为 I2C_SDA 使用，并且不会切换至 PWR# 模式 （与 48 引脚 TQFP 封装中相同）。 文档编号：001-79058 版本 *A 页 12/25 CY7C65642 引脚定义 （续） 28 引脚 QFN 封装 引脚编号 类型 [3] 上行端口 D– 1 I/O/Z D+ 2 I/O/Z 引脚名称 说明 上行 D– 信号。 上行 D+ 信号。 下行端口 1 DD–[1] DD+[1] OVR#[1] 3 4 25 下行 D– 信号。 下行 D+ 信号。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 下行端口 2 DD–[2] DD+[2] OVR#[2] 6 7 24 下行 D– 信号。 下行 D+ 信号。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 下行端口 3 DD–[3] DD+[3] OVR#[3] 12 13 20 下行 D– 信号。 下行 D+ 信号。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 15 16 19 下行 D– 信号。 下行 D+ 信号。 I （RUP） 过流状态检测输入。低电平有效过流状态检测输入。 P 芯片的接地引脚。它是芯片下方可焊的裸焊盘。请参见第 21 页上的图 4。 下行端口 4 DD–[4] DD+[4] OVR#[4] GND 焊盘 文档编号：001-79058 版本 *A I/O/Z I/O/Z I/O/Z I/O/Z I/O/Z I/O/Z I/O/Z I/O/Z 页 13/25 CY7C65642 EEPROM 配置选项 使用 CY7C65642 的系统可选择使用默认描述符来配置集线器。 否则，它必须为器件配备外部 EEPROM 以获得唯一的 VID 和 PID。 CY7C65642 可与 SPI （微细线） EEPROM （如 93C46） 或I2C EEPROM（如24C02）进行通信。EEPROM连接示例如下： 字节 41h–6Fh 70 h 71h–80h 数值 产品字符串 （ASCII 代码） 序列号长度 序列号字符串 字节 0：VID （LSB） S P I E E P R O M C o n n e c tio n A M B E R [1 ] CS VCC G R E E N [1 ] SK NC1 A M B E R [2 ] DI NC2 G R E E N [2 ] DO GND VDD 供应商 ID 的最高有效位 字节 2：PID （LSB） 产品 ID 的最低有效位 字节 3：PID （MSB） 产品 ID 的最高有效位 AT 93C 46 I2 C E E P R O M C o n n e c tio n A0 VDD VCC WP A2 SCL TEST GND SDA P W R # [1 ] 注意：28 引脚 QFN 封装仅支持 I2C EEPROM，如 ATMEL/24C02N_SU27 D、 MICROCHIP/4LC028 SN0509、 SEIKO/S24CS02AVH9。 48 引脚 TQFP 封装包括 I2C 和 SPI EEPROM 连接选项。在此情况下，用户可同时使用 SPI 或 I2C 连接来与 EEPROM 进行通信。除上述系列外， 48 引脚封装还 支持 ATMEL/AT93C46DN-SH-T。HX2VL 仅可从 SPI EEPROM 读取。因此 EEPROM 的字段编程将仅支持 I2C EEPROM。默 认 VID 和 PID 为 0x04B4 和 0x6572。 CY7C65642 在上电复位后验证校验和，并在验证后从 EEPROM 中加载配置。为了防止覆盖掉配置，显示 SPI EEPROM 时会禁 用 AMBER[1]。 数值 VID_LSB VID_MSB PID_LSB PID_MSB 校验和 保留 — FEh 可移除端口 端口数 最大功耗 保留 — FFh 供应商字符串长度 供应商字符串 （ASCII 代码） 产品字符串长度 文档编号：001-79058 版本 *A 字节 4：ChkSum 如果校验和不等于 VID_LSB + VID_MSB + PID_LSB + PID_MSB +1 之和， CY7C65642 将忽略 EEPROM 设置。 字节 5：保留 A1 AT24C02 字节 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h — 0Fh 10h 11h–3Fh 40h 供应商 ID 的最低有效位 字节 1：VID （MSB） 设置为 FEh 字节 6：RemovablePorts （可移动端口） RemovablePorts[4:1] 位表示附带相应下行端口的器件是可移 动 （设置为 0）还是不可移动 （设置为 1）。位 1 对应端口 1，位 2 对应端口 2，依此类推。默认值为 0 （可移动）。在 HubDescriptor 中报告了这些位值 :DeviceRemovable （器件 可移动）字段。 位 0、 5、 6、 7 的值均设置为 0。 字节 7：端口数 端口数表示下行端口的数目。数值必须为 1 和 4 之间，默认值 为 4。 字节 8：最大功率 该值被存储在配置描述符中的 bMax-Power 字段内，它表示电 流根据上行集线器的要求以 2 mA 步进逐渐递增。允许范围为 00h（0 mA）到 FAh（500 mA）之间。默认值为 32h（100 mA） 字节 9-15：保留 设置为 FFh （11 为 FEh 除外） 字节 16：供应商字符串长度 供应商字符串的长度 字节 17–63：供应商字符串 ASCII 代码中供应商字符串的值 字节 64：产品字符串长度 产品字符串的长度 字节 65–111：产品字符串 ASCII 代码中产品字符串的值 字节 112：序列号长度 序列号的长度 字节 113 起：序列号字符串 ASCII 代码中的序列号字符串 页 14/25 CY7C65642 引脚配置选项 表 1. 48 引脚和 28 引脚封装支持的特性 上电复位 上电复位可由外部复位或内部电路触发。芯片内核电源（3.3 V ± 10%）发生不稳定电源事件后，将启动内部复位。内部复位会在 供电获得良好电压 （2.5 V 至 2.8 V）后 2.7 µs ± 1.2% 释放。外 部复位引脚持续感应上行 VBUS 的电压电平 （5 V），如该图所 示。如有 USB 插拔或电压下降的事件，将会触发外部复位。复 位触发可通过电阻 R1 和 R2 进行配置。赛普拉斯建议应用于外 部复位电路的复位时间应大于内部复位时间。 PCB Silicon 支持 特性 48 引脚 28 引脚 端口编号配置 有 无 不可移动端口配置 有 无 参考时钟配置 有 无 电源开关使能极性 有 无 LED 指示灯 有 无 电源开关使能引脚极性 VBUS (External 5V) Ext. VBUS power-good detection circuit input (Pin"RESET#") R1 EXT Global Reset# INT R2 Int. 3.3V power-good detection circuit input (USB PHY reset) 组合 / 单独电源开关模式 单个引脚，用于设置单独 / 组合模式和输出暂停标志。这样是为 了减少引脚数目。在加电复位后的 20 µs 内将确定是单独或组合 模式。它的设置 （setup）时间为 1 ns。复位后的 50 至 60 ms， 该引脚会更改为输出模式。当其全局暂停后， CY7C65642 会输 出暂停标志。单独模式需要大于 100 K 的下拉电阻，而组合模式 则需要大于 100 K 的上拉电阻。下图显示的是暂停 LED 指示灯 的原理图。必须跟从 LED 的极性，否则暂停（suspend）电流将 超出规格限制 （2.5 mA）。 VDD (3.3V) VDD (3.3V) PCB Silicon GANG MODE 100K GANG/SUSPEND SUSPEND INDICATOR 100K 文档编号：001-79058 版本 *A 端口数配置 除上述 EEPROM 配置外， 2/3/4 端口的集线器配置也支持使 用引脚短接的 “SET_PORT_NUM1” 和 “SET_PORT_NUM2”，如下表所示。 28 引脚 QFN 封装不 支持引脚短接选项。 端口数量 SET_PORT_NUM2 SET_PORT_NUM1 1 1 1 （端口 1） 1 0 2 （端口 1/2） 0 1 3 （端口 1/2/3） 0 0 4 （全部端口） 不可移动端口配置 在嵌入式系统中，可在上电复位前通过引脚将相应的 “FIXED_PORT#” 引脚 1~4 短接为高，将始终与系统内部连 接的下行端口设置为不可移动 （始终连接）端口。上电复位时， 如果引脚电平被拉高，那么相应端口设置将不可移动。 28 引脚 QFN 封装中不支持此项特性。 参考时钟配置 SUSPEND OUT INDIVIDUAL MODE 通过引脚短接 PWR_PIN_POL 引脚为 1，可将引脚极性设置 为高电平有效；引脚短接 PWR_PIN_POL 引脚为 0，可将引 脚极性设置为低电平有效。因此，可支持两种电源开关。 28 引脚 QFN 封装不支持此项特性。 0 : INDIVIDUAL MODE 1: GANG MODE 集线器可支持可选 27/48 MHz 时钟源。若电路板上有 27/48 MHz 时钟，通过这项特性，系统整合者可去掉外部晶振，从而进一步 降低 BOM 成本。此特性可通过下表所示的 GPIO 引脚配置提供。 28 引脚 QFN 封装中不支持此项特性。 时钟源 SEL48 SEL27 0 1 48 MHz OSC 输入 1 0 27 MHz OSC 输入 1 1 12 MHz X’tal/OSC 输入 页 15/25 CY7C65642 最大绝对额定值 运行条件 超过最大额定值可能会影响器件的使用寿命。这些用户指导未经 过测试。 环境温度 ......................................................... 0 °C 至 +70 °C 存储温度 ................................................... –60 °C 至 +100 °C 地面电位的 5 V 供电电压 ........................... 4.75 V 至 +5.25 V 环境温度 ......................................................... 0 °C 至 +70 °C 地面电位的 3.3 V 供电电压 ...........................3.15 V to +3.6 V 地面电位的 5 V 供电电压 ............................. –0.5 V 至 +6.0 V USB 信号引脚的输入电压.............................. 0.5 V 至 +3.6 V 地面电位的 3.3 V 供电电压 .......................... –0.5 V 至 +3.6 V 开漏输入引脚电压........................................ –0.5 V 至 +5.0 V 开漏输入端引脚的电压 （OVR#1-4、 SELFPWR、 RESET#）........ –0.5 V 至 +5.5 V 48 引脚 TQFP 封装的热特性 ................................. 78.7 °C/W 数字 I/O 的 3.3 V 输入电压........................... –0.5 V 至 +3.6 V 环境最高结温 ................................................ 0 °C 至 +125 °C 28 引脚 QFN 封装的热特性 ................................... 33.3 °C/W FOSC （振荡器或晶振频率）....................... 12 MHz ± 0.05% 文档编号：001-79058 版本 *A 页 16/25 CY7C65642 电气特性 直流电气特性 参数 说明 条件 PD VIH VIL Il 功率耗散 输入高电平电压 输入低电平电压 输入漏电流 不包括 USB 信号 – – VOH VOL RDN 输出高电压 输出低电压 焊盘内部下拉电阻 RUP 焊盘内部上拉电阻 输入引脚电容 CIN ISUSP ICC 暂停电流 供电电流 4 个活动端口 3 个活动端口 [5] 两个活动端口 一个活动端口 无活动端口 [6] 最大值 单位 外部调节器 内部调节器 432 mW – V 0.8 V +10 A +5 A – V 0.4 V 最小值 典型值 全速 / 低速（0 < VIN < VCC） 高速模式 （0 < VIN < VCC） IOH = 8 mA IOL = 8 mA – 2 – –10 –5 2.4 – – – – – 0 – – – 29 59 135 K – 全速 / 低速模式 高速模式 – 80 – 4 – 108 – 4.5 0.786 140 20 5 1.043 1.3 K pF pF mA 全速主机，全速器件 高速主机，高速器件 高速主机，全速器件 全速主机，全速器件 高速主机，高速器件 高速主机，全速器件 全速主机，全速器件 高速主机，高速器件 高速主机，全速器件 全速主机，全速器件 高速主机，高速器件 高速主机，全速器件 全速主机 高速主机 – – – – – – – – – – – – – – 88.7 81.9 88.2 79.1 72.9 75.9 68.1 61.9 64.9 57.1 51.9 54.7 42.8 44.2 103.9 88.2 101.2 91.6 78.5 88.7 78.4 67.6 75.4 66.3 57.6 61.1 48.9 49.1 105.4 89.3 102.3 93 78.6 88.8 78.6 69.6 76.1 66.7 59.3 62.5 50.3 50.6 mA mA mA mA mA mA mA mA mA mA mA mA mA mA 注释： 5. 器件连接和枚举后的电流测量。 6. 无连接器件。 文档编号：001-79058 版本 *A 页 17/25 CY7C65642 交流电气特性 USB 收发器的低速、全速和高速模式均通过 USB 2.0 认证。 上行 USB 收发器和全部四个下行收发器均通过 USB-IF USB 2.0 电气认证测试。 48 引脚 TQFP 封装可支持使用 I2C 或 SPI 与 EEPROM 通信。 28 引脚 QFN 封装仅可支持使用 I2C 与 EEPROM 通信。 以下表显示的是这两个 EEPROM 接口的交流电特性： SPI EEPROM 接口的交流电特性 参数 参数 最小值 典型值 最大值 单位 µs tCSS CS 设置时间 3.0 – – tCSH CS 保持时间 3.0 – – tSKH SK 高电平时间 1.0 – – tSKL SK 低电平时间 2.2 – – tDIS DI 设置时间 1.8 – – tDIH DI 保持时间 2.4 – – tPD1 输出延迟时间为 ‘1’ – – 1.8 tPD0 输出延迟时间为 ‘0’ – – 1.8 I2C EEPROM 接口的交流电特性 1.8 V – 5.5 V 参数 2.5 V – 5.5 V 参数 单位 最小值 最大值 最小值 最大值 fSCL SCL 时钟频率 0.0 100 0.0 400 KHz tLOW 时钟的低电平周期 4.7 – 1.2 – us tHIGH 时钟高周期 4.0 – 0.6 – us tSU:STA 启动条件的建立时间 4.7 – 0.6 – us tSU:STO 停止条件的建立时间 4.7 – 0.6 – us tHD:STA 启动条件的保持时间 4.0 – 0.6 – us tHD:STO 停止条件的保持时间 4.0 – 0.6 – us tSU:DAT 数据的建立时间 200.0 – 100.0 – ns tHD:DAT 数据的保持时间 0 – 0 – ns tDH 数据输出的保持时间 100 – 50 – ns tAA 时钟输出的时间 0.1 4.5 0.1 – us tWR 写周期时间 – 10 – 5 ns 热电阻 参数 说明 JA 热电阻 （结温） JC 热电阻 （壳温） 文档编号：001-79058 版本 *A 48 引脚 TQFP 封装 28 引脚 QFN 封装 单位 78.7 33.3 °C/W 35.3 18.4 °C/W 页 18/25 CY7C65642 订购信息 订购代码 封装类型 CY7C65642-48AXC 48 引脚 TQFP 批量封装 CY7C65642-48AXCT 48 引脚 TQFP 盘带封装 CY7C65642-28LTXC 28 引脚 QFN 批量封装 订购代码定义 CY 7 C 65642 - XX A X C X X = 空白或 T 空白 = 管子； T = 盘带封装 温度范围： C = 商业级 无铅 封装类型： XX = A 或 LT A = TQFP ； LT = QFN 引脚数量：XX = 48 或 28 器件标识符 技术代码：C = CMOS 销售代码 公司 ID：CY = 赛普拉斯 文档编号：001-79058 版本 *A 页 19/25 CY7C65642 封装图 CY7C65642 的各种封装形式如下： 图 3. 48 引脚 TQFP （7 × 7 × 1.4 mm） A48 封装外形， 51-85135 51-85135 *C 文档编号：001-79058 版本 *A 页 20/25 CY7C65642 封装图 （续） CY7C65642 的各种封装形式如下： 图 4. 28 引脚 QFN （5 × 5 × 0.8 mm）， LT28A （3.5 × 3.5 E 型焊盘）， Sawn 封装外形， 001-64621 001-64621 *A 文档编号：001-79058 版本 *A 页 21/25 CY7C65642 缩略语 文档常规 缩略语 说明 AC 交流 ASCII 美国信息交换标准代码 EEPROM 电可擦除可编程只读存储器 EMI 电磁干扰 ESD 静电释放 GPIO 通用输入 / 输出 I/O 输入 / 输出 LED 发光二极管 LSB 最低有效位 MSB 最高有效位 PCB 印刷电路板 PLL 锁相环 POR 上电复位 PSoC® 可编程片上系统 ™ QFN 四方扁平无引线 RAM 随机存取存储器 ROM 只读存储器 SIE 串行接口引擎 TQFP 薄型四方扁平封装 TT 数据传输转换器 USB 通用串行总线 文档编号：001-79058 版本 *A 测量单位 符号 测量单位 °C 摄氏度 kHz 千赫兹 k 千欧姆 MHz 兆赫兹 A 微安 s 微秒 W 微瓦 mA 毫安 mm 毫米 ms 毫秒 mW 毫瓦 ns 纳秒 欧姆 % 百分比 pF 皮法 ppm 百万分率 V 伏特 W 瓦特 页 22/25 CY7C65642 附录：HX2VL 的芯片勘误表， CY7C65642 产品系列 本节介绍了 HX2VL、 CY7C65642 的勘误表。勘误表中包括勘误触发条件、影响范围、可用解决方案和芯片修订适用性。 若有任何问 题，请联系您本地赛普拉斯销售代表。 受影响的器件型号 器件型号 器件特性 CY7C65642 USB 2.0 多数据传输转换器集线器 HX2VL 合格状态 产品状态：正在生产 HX2VL 勘误表汇总 这是 HX2VL 勘误表的初始版本。到目前为止， HX2VL 没有发生任何问题。 文档编号：001-79058 版本 *A 页 23/25 CY7C65642 文档修订记录 文档标题：CY7C65642、 HX2VL — 极低功耗 USB 2.0 TetraHub™ 控制器 文档编号：001-79058 ECN 版本 变更者 提交日期 变更说明 ** 3613431 SCHC 05/10/2012 本文档版本号为 Rev**，译自英文版 001-65659 Rev*C。 *A 4906982 SCHC 09/03/2015 本文档版本号为 Rev*A，译自英文版 001-65659 Rev*F。 文档编号：001-79058 版本 *A 页 24/25 CY7C65642 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive 时钟与缓冲器 接口 照明与电源控制 存储器 PSoC cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/memory cypress.com/go/psoc 触摸感应产品 cypress.com/go/touch USB 控制器 无线 / 射频 psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2011-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专 利权或其他权利以明示或暗示方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于有 可能因为发生功能异常和故障而对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而 招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能因为发生功能异常和故障，而对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键 组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用于赛普拉斯软件许可协议的限制。 文档编号：001-79058 版本 *A 本文档中所提到的所有产品和公司名称均为其各自所有者的商标。 修订日期：September 3, 2015 页 25/25