CY14C101PA CY14B101PA CY14E101PA リアル タイム クロック付き 1-Mbit (128 K × 8) シリアル (SPI) nvSRAM リアルタイムクロック付き 1Mbit(128 K × 8) シリアル (SPI)nvSRAM 特長 スリープ 1 M ビットの不揮発性スタティック RAM（nvSRAM） 128K x 8 としてメモリを内部的に編成 QuantumTrapの不揮発性要素へのSTORE処理は、 電源オフ 時に自動的に実行 (AutoStore) できる他、SPI 命令 ( ソフト ウェア STORE) または HSB ピン ( ハードウェア STORE) を使用してユーザーが明示的に実行することも可能 SRAM への RECALL 処理は、パワーアップ ( パワーアップ RECALL) または SPI 命令 ( ソフトウェア RECALL) によっ て実行 パ ワ ー ダ ウ ン 時 に 小 容 量 コン デ ン サ に よ り、自 動 的 に STORE 処理 高い信頼性 回数に制限のないリード、ライト、RECALL サイクル QuantumTrap に対する 100 万回の STORE サイクル データ保存期間 : 85°C で 20 年 リアル タイム クロック（RTC） フル機能 RTC ウォッチドッグタイマ プログラマブル割り込みクロックアラーム バックアップ電源異常表示 プログラマブル周波数の方形波出力 (1Hz、 512Hz、4096Hz、 32.768kHz) RTC コンデンサまたはバックアップバッテリ 0.45µA( 代表値 ) のバックアップ電流 40MHzおよび104MHzの高速シリアル周辺インターフェイス (SPI) 40MHz のクロック速度 SPI はゼロサイクル遅延で書き込み および読み取り 104MHz のクロック速度 SPI 書き込みおよび読み取り ( 特別 な高速読み取り命令を使用 ) SPI モード 0 (0、0) およびモード 3 (1、1) をサポート 特別機能への SPI アクセス 不揮発性 STORE/RECALL 8 バイトのシリアル番号 メーカー ID および製品 ロジックブロック ダイヤグラム VCC モード 書き込み保護 書き込み保護ピン（WP）を使ったハードウェアによる保護 書き込みディスエーブル命令を使用したソフトウェアによ る保護 アレイの 1/4、1/2、または全体を対象としたソフトウェア ブロック保護 低消費電力 40MHz 動作で平均 3mA のアクティブ電流 スタンバイモードの平均電流 250µA スリープモードの電流 8µA 業界標準の構成 動作電圧： • CY14C101PA: VCC=2.4V ∼ 2.6V • CY14B101PA: VCC= 2.7V ∼ 3.6V • CY14E101PA: VCC=4.5V ∼ 5.5V 工業用温度 16 ピン小型外形集積回路（SOIC）パッケージ RoHS 準拠 概要 サイプレスの CY14X101PA は、1 Mbit nvSRAM[1] にフル機能 の RTC を組み合わせ、シリアル SPI インターフェイスを持つ モノリシック集積回路とした素子です。このメモリは、128K ワード x 8 ビットで編成されています。組み込み不揮発性要素 には、QuantumTrap 技術が組み込まれており、世界でも最高レ ベルの信頼性を誇る不揮発性メモリを作り上げます。回数に制 限のない読み取りと書き込みサイクルをSRAMで可能にする一 方、高 い 信 頼 性 を 提 供 す る 不 揮 発 性 デ ー タ 記 憶 域 を QuantumTrap セルで実現しています。SRAM から不揮発性要 素へのデータ転送 (STORE オペレーション ) は、パワーダウン 時に自動的に実行されます。パワーアップ時には、不揮発性メ モリから SRAM にデータが復元されます (RECALL オペレー ション )。STORE 動作と RECALL オペレーションは、いずれ も SPI 命令を使用してユーザーが開始することもできます。 VCAP VRTCcap VRTCbat Serial Number 8x8 Power Control Block Manufacturer ID / Product ID Quantum Trap 128 K x 8 SLEEP SI RDSN/WRSN/RDID CS READ/WRITE SPI Control Logic Write Protection Instruction decoder SCK WP SO RDRTC/WRTC Xin STORE/RECALL/ASENB/ASDISB WRSR/RDSR/WREN Memory Data & Address Control SRAM 128 K x 8 STORE RECALL Status Register RTC Control Logic Registers Counters INT/SQW Xout 注 1. このデバイスは文書全ページで nvSRAM と示されています。 Cypress Semiconductor Corporation Document Number: 001-87276 Rev. ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Revised April 24, 2013 CY14C101PA CY14B101PA CY14E101PA 目次 ピン配列 ............................................................................... 3 ピン機能 ................................................................................3 動作説明 ................................................................................4 SRAM 書き込み .......................................................... 4 SRAM 読み込み .......................................................... 4 STORE 動作 ................................................................ 4 AutoStore 処理 ........................................................... 4 ソフトウェア STORE 動作 ......................................... 5 ハードウェア STORE 動作および HSB ピン動作 ....... 5 RECALL 動作 .............................................................. 5 ハードウェア RECALL ( パワーアップ ) ..................... 5 ソフトウェア RECALL ............................................... 5 AutoStore のディスエーブル化とイネーブル化 .......... 5 シリアル周辺デバイスインターフェイス ............................6 SPI 概要 ...................................................................... 6 SPI モード .............................................................................7 SPI 動作特長 .........................................................................8 パワーアップ ............................................................... 8 パワーダウン ............................................................... 8 アクティブ電力およびスタンバイ電力モード ............ 8 SPI 機能の説明 ......................................................................9 状態レジスタ ......................................................................10 読み取り状態レジスタ (RDSR) 命令 ......................... 10 高速読み取り状態レジスタ (FAST_RDSR) 命令 .......................................................... 10 書き込み状態レジスタ (WRSR) 命令 ........................ 10 書き込み保護およびブロック保護 .....................................11 書き込みイネーブル (WREN) 命令 ............................ 11 書き込みディスエーブル (WRDI) 命令 ...................... 12 ブロック保護 ............................................................. 12 ハードウェア書き込み保護 (WP ピン ) ..................... 12 メモリアクセス ..................................................................12 読み取りシーケンス (READ) 命令 ............................. 12 高速読み取りシーケンス (FAST_READ) 命令 .......... 12 書き込みシーケンス (WRITE) 命令 ........................... 13 RTC アクセス ......................................................................15 読み取り RTC (RDRTC) 命令 .................................... 15 高速読み取りシーケンス (FAST_READ) 命令 ........................................................... 15 書き込み RTC (WRTC) 命令 ..................................... 16 nvSRAM 特別命令 ..............................................................16 ソフトウェア STORE(STORE) 命令 ......................... 16 ソフトウェア RECALL(RECALL) 命令 ..................... 16 AutoStore イネーブル (ASENB) 命令 ........................ 16 AutoStore ディスエーブル (ASDISB) 命令 ................ 17 特別命令 ..............................................................................17 SLEEP 命令 ............................................................... 17 シリアル番号 ......................................................................17 WRSN ( シリアル番号書き込み ) 命令 ...................... 17 RDSN ( シリアル番号読み取り ) 命令 ....................... 18 Document Number: 001-87276 Rev. ** FAST_RDSN ( 高速シリアル番号読み取り ) 命令 .................................. 18 デバイス ID .........................................................................19 RDID ( デバイス ID 読み取り ) 命令 .......................... 19 FAST_RDID ( 高速デバイス ID 読み取り ) 命令 ........ 20 HOLD ピン動作 ...................................................................20 リアルタイムクロック動作 ...............................................21 nvTIME の動作 ......................................................... 21 クロックの動作 ......................................................... 21 クロックの読み取り ................................................. 21 クロックの時間設定 .................................................. 21 バックアップ電源 ..................................................... 21 発振器の停止と開始 ................................................. 21 クロックの校正 ........................................................ 22 アラーム ................................................................... 22 ウォッチドッグタイマ .............................................. 22 プログラマブル方形波発生器 .................................... 23 電源モニタ ................................................................ 23 バックアップ電源モニタ............................................ 23 割り込み ................................................................... 23 割り込みレジスタ ...................................................... 23 フラグレジスタ ......................................................... 24 最大定格 ..............................................................................30 動作範囲 .............................................................................30 DC 電気的特性 ....................................................................30 データ保持期間および書き換え回数 .................................31 容量 ....................................................................................31 熱抵抗 .................................................................................32 AC テストの負荷および波形 ..............................................32 AC テスト条件 ....................................................................32 RTC 特性 ..............................................................................33 AC スイッチング特性 .........................................................33 スイッチング波形 ..............................................................34 AutoStore またはパワーアップ RECALL ..........................35 スイッチング波形 ..............................................................35 ソフトウェア制御 STORE/RECALL サイクル .....................36 スイッチング波形 ..............................................................36 ハードウェア STORE サイクル ..........................................37 スイッチング波形 ..............................................................37 製品名 ( 発注 ) 情報 ............................................................38 注文コードの定義 ...................................................... 38 パッケージ ダイヤグラム................................................... 39 略号 .....................................................................................40 本書の表記法 ......................................................................40 測定単位 .................................................................... 40 改訂履歴 ..............................................................................41 販売、ソリューション、および法律情報 ..........................42 ワールドワイドな販売および設計サポート .............. 42 製品 ........................................................................... 42 PSoC ソリューション ............................................... 42 Page 2 of 42 CY14C101PA CY14B101PA CY14E101PA ピン配列 図 1. 16 ピン SOIC ピン配列 NC 1 16 VCC VRTCbat 2 15 INT/SQW Xout 3 14 VCAP Xin 4 13 SO Top View not to scale WP 5 12 SI HOLD 6 11 SCK VRTCcap 7 10 CS VSS 8 9 HSB ピン機能 ピン名 CS 入出力 内容 入力 チップセレクト：LOW にプルダウンされた時に、デバイスをアクティブ化します。このピンを HIGH に駆動すると、デバイスが低消費電力スタンバイモードになります。 SCK 入力 シリアルクロック： 最大 fSCK までの速度で動作します。シリアル入力はこのクロックの立ち上がり エッジでラッチされます。シリアル出力はクロックの立ち下がりエッジで駆動されます。 SI 入力 シリアル入力：すべての SPI 命令とデータの入力ピンです。 SO 出力 シリアル出力： SPI 経由のデータの出力ピンです。 WP 入力 書き込み保護： SPI にハードウェア書き込み保護を実装します。 HOLD 入力 HOLD ピン：シリアル動作をサスペンドします。 HSB 入出力 ハードウェア STORE ビジー状態： 出力： LOW の時、nvSRAM のビジー状態を示します。ハードウェアおよびソフトウェア STORE オ ペレーションの後、HSB は HIGH 出力標準電流で短時間 (tHHHD) HIGH 駆動され、その後内部プルアッ プ抵抗で HIGH 状態を継続します ( 外部プルアップ抵抗接続はオプションです )。 入力： ハードウェア STORE は、外部的にこのピンを LOW にプルダウンすることによって実装され ます。 VCAP 電源 AutoStore コンデンサ。SRAM から不揮発性要素にデータを格納するため、電力損失時に nvSRAM へ 電源を供給します。AutoStore が必要でない場合は、このピンは接続不要として外しておきます。こ れは絶対にグランドに接続しないでください。 VRTCcap [2] 電源 [2] RTC のコンデンサバックアップ：VRTCbat が使用される場合は、未接続のままになります。 VRTCbat 電源 Xout [2] RTC のバッテリバックアップ：VRTCcap が使用される場合は、未接続のままになります。 出力 水晶出力接続 Xin [2] 入力 水晶入力接続 出力 割り込み出力 / 校正 / 方形波 クロックアラーム、ウォッチドッグタイマ、および電力モニタに対応す るようにプログラム可能です。アクティブ HIGH（プッシュまたはプル）または LOW（オープン ド レイン）のいずれにもプログラム可能です。校正モードでは、512Hz 方形波が出力されます。方形波 モードでは、ユーザーは連続出力として使用される 1Hz、512Hz、4,096Hz、または 32,768Hz の周 波数を選択することができます。 INT/SQW [2] NC 接続なし VSS 電源 グランド VCC 電源 電源 未接続。このピンはダイに接続されません。 注 2. RTC 機能を使用しない場合は未接続のままにします。 Document Number: 001-87276 Rev. ** Page 3 of 42 CY14C101PA CY14B101PA CY14E101PA デバイスオペレーション CY14X101PA は、統合された RTC と SPI インターフェイスを 備えた 1Mbit SPI nvSRAM メモリです。nvSRAM へのすべての 読み取りと書き込みは、メモリへの書き込みを無制限に処理可 能にする独自の SRAM に対して行われます。SRAM 内のデー タは、不揮発性 QuantumTrap セルへパラレルでデータを転送 する STORE 命令によって保護されます。小容量コンデンサ （VCAP）は、電源パワーダウン時に不揮発性セルに SRAM デー タを AutoStore するために使われ、電源遮断時のデータセキュ リティを提供します。信頼性の高い SONOS 技術を用いた QuantumTrap 不揮発性要素により、nvSRAM は安全なデータ ストレージのための理想的な選択肢を提供します。 CY14X101PA では、1Mbit のメモリアレイが 128 K ワード × 8 ビットとして編成されます。メモリは、読み書きサイクルの遅 延サイクル値ゼロで最大 40MHz の非常に高いクロック速度が 可能な標準 SPI インターフェイスを通じてアクセスされます。 この nvSRAM チップは、読み取りオペレーションの特別命令を 使用して、104MHz の SPI アクセス速度をサポートしています。 CY14X101PA は、SPI モード 0 および 3 (CPOL、CPHA=0、0 および 1、1) をサポートし、SPI スレーブとして動作します。 デバイスはチップセレクト（CS）端子が使用でき、シリアル入 力端子（SI）、シリアル出力端子（SO）、シリアルクロック端子 （SCK）を通じてアクセスします。 CY14X101PA は、WP ピンおよび WRDI 命令によるハードウェ アおよびソフトウェアの書き込み保護の機能を提供します。 CY14X101PA はまた、状態レジスタ内で BP0 端子と BP1 端子 を使用して、ブロック書き込み保護（アレイの 1/4、1/2、また はすべてを保護）のメカニズムを提供します。さらに HOLD 端 子は、シリアルシーケンスをリセットせずにすべてのシリアル 通信を一時停止するために使われます。 CY14X101PA は、メモリへのアクセスに標準 SPI オペコード を使用 し ま す。読 み 書 き 用 の 一 般 的 な SPI 命 令に加え、 CY14X101PA は 4 つの nvSRAM の特定機能にアクセス可能な、 独自の 4 つの命令を実現します。STORE、RECALL、AutoStore Disable（ASDISB）、AutoStore Enable（ASENB）を提供します。 シリアル EEPROM に対する nvSRAM の主な利点は、nvSRAM のすべての読み書きは遅延サイクルゼロの SPI バス速度で実行 されることです。そのため、どのメモリアクセスの後でも待ち 時間は不要です。STORE と RECALL オペレーションは制限さ れた時間で完了し、その間すべてのメモリアクセスは禁止され ます。STORE または RECALL オペレーションの実行中は、ハー ドウェア STORE のビジー (HSB) ピンにデバイスのビジー状態 が表示され、状態レジスタの RDY ビットにも反映されます。 SRAM 書き込み nvSRAM へのすべての書き込みは SRAM 上で実施され、不揮 発性メモリのどのような持続サイクルも使い切ることはありま せん。これにより、無限の書き込みオペレーションを実行する ことができます。書き込みサイクルは WRITE 命令を通じて実 行されます。WRITE 命令は nvSRAM の SI 端子より発行され、 WRITE オペコードと、3 バイトのアドレス、1 バイトのデータ で構成されます。nvSRAM への書き込みは遅延サイクルゼロの SPI バス速度で行われます。 CY14X101PA は、SPI 経由で実行されるバーストモードの書き 込みが使用可能です。これにより、新しい WRITE オペレーショ ンを発行せずに、連続したアドレス上で書き込み処理を実行で きます。バーストモードでメモリの最後のアドレスに到達した 時、アドレスは 0x00000 にロールオーバーされ、デバイスは書 き込みを継続します。 SPI 書き込みサイクル命令は、SPI プロトコル記述のメモリア クセスセクションに定義されています。 Document Number: 001-87276 Rev. ** SRAM 読み込み 読み取りサイクルは、SPI バス速度で実行されます。データは READ 命令が実行された後、遅延ゼロサイクルで読み取られま す。READ 命令は、最大 40MHz のクロック速度まで使用する ことができます。READ 命令は nvSRAM の SI ピン経由で発行 され、READ オペコードと 3 バイトのアドレスで構成されます。 データは SO 端子で読み出しされます。 40MHz ( 最大 104MHz) よりも速い速度には、FAST_READ 命 令が必要です。FAST_READ 命令は nvSRAM の SI ピン経由で 発行され、FAST_READ オペコード、3 バイトのアドレス、お よび 1 つのダミーバイトで構成されます。データは SO 端子で 読み出しされます。 CY14X101PA は、SPI 経由で実行されるバーストモードの読み 込みが使用可能です。これにより、新しい READ 命令を発行せ ずに、連続したアドレス上で読み込み処理を実行できます。バー ストモード読み取りでメモリの最後のアドレスに到達した時、 アドレスは 0x00000 にロールオーバーされ、デバイスは読み取 りを継続します。 SPI 読み取りサイクル命令は、SPI プロトコル記述のメモリア クセスセクションに定義されています。 STORE 動作 STORE オペレーションは、SRAM から不揮発性 QuantumTrap セルへデータを転送します。CY14X101PA は、次の 3 つの STORE オペレーションのいずれかを使用してデータを不揮発 性セルへ STORE します。デバイスのパワーダウンによりアク ティベートされる AutoStore、STORE 命令によってアクティ ベートされるソフトウェア STORE、HSB によってアクティ ベートされるハードウェア STORE です。STORE サイクルの 実行中、まず以前の不揮発性データの消去が実行され、次に不 揮発性素子のプログラムが実行されます。STORE サイクルが 開始されると、CY14X101PA への読み書きはそのサイクルが完 了するまで禁止されます。 状態レジスタ内の HSB 信号または RDY ビットは、STORE ま たはソフトウェアRECALLサイクルが実行中かどうかを検出す るため、システムによる監視が可能です。nvSRAM のビジー状 態は、HSB が LOW の状態になっているか、または RDY ビッ トが「1」に設定されていることによって示されます。不要な 不揮発性の STORE を避けるため、AutoStore およびハードウェ ア STORE オペレーションは、一番最後に STORE または RECALL サイクルが実行されてから少なくとも 1 回の書き込み オ ペ レ ー シ ョ ン が 行 わ れ る ま で は 無 視 さ れ ま す。た だ し、 STORE サイクルが起動されたソフトウェアは、書き込みオペ レーションが行われたかどうかに関係なく実行されます。 AutoStore 処理 AutoStore オペレーションは、パワーダウン時に SRAM データ を QuantumTrap セルに自動的に保存する、nvSRAM 独自の機 能です。この STORE 処理では外付けコンデンサ（VCAP）を活 用し、デバイスは電源遮断時に不揮発性メモリへ安全にデータ を保存できるようにします。 通常オペレーション時、デバイスは VCC から電流を得て、VCAP ピンに接続されたコンデンサにチャージします。パワーダウン 時に VCC ピンの電圧が VSWITCH 以下に下がった場合、デバイ スは nvSRAM へのメモリアクセスをすべて禁止し、VCAP コン デンサからのチャージを使って自動的に条件付き STORE オペ レーションを実行します。AutoStore オペレーションは、最後 のRECALLの実行以降に書き込みサイクルが一度も実行されて いない場合は起動されません。 注 コンデンサが VCAP ピンに接続されていない場合、AutoStore ディスエーブル命令を発行して AutoStore をディスエーブルに Page 4 of 42 CY14C101PA CY14B101PA CY14E101PA する必要があります (17 ページの AutoStore ディスエーブル (ASDISB) 命令 )。VCAP ピンに接続されたコンデンサなしで AutoStore がアクティベートにされた場合、デバイスは STORE オペレーションを完了するため、十分なチャージがないまま AutoStore 動作を実行しようとします。これにより、nvSRAM に格納されているデータ、状態レジスタ、およびシリアル番号 が破壊され、SNL ビットのロックが解除されます。通常の機能 を再開するには、WRSR 命令を発行し、状態レジスタ内の不揮 発性ビット BP0、BP1、WPEN を更新する必要があります。 図 2 に、AutoStore オペレーション向けのストレージコンデン サ（VCAP）の適切な接続方法を示します。VCAP の静電容量に ついては、30 ページの DC 電気的特性を参照してください。 図 2. AutoStore モード VCC 0.1uF 10kOhm VCC れ、その後 100 kΩ の内部プルアップ抵抗により HIGH 状態を 継続します。 注 最後のデータバイトのストアを正常に実行するため、ハード ウェアストアでは最後のデータビット D0 が受信された後、最 低 1 クロックサイクルを開始するべきです。 STORE オペレーションが完了すると、HSB ピンが HIGH を返 した後、nvSRAM メモリアクセスは tLZHSB 時間の間禁止され ます。HSB 端子は、未使用の場合は接続していない状態である 必要があります。 RECALL 処理 RECALL オペレーションは、QuantumTrap 不揮発性要素内にス トアされたデータを SRAM へ転送します。CY14X101PA では、 RECALL は 2 つの方法でイニシエート : ハードウェア RECALL (パワーアップで開始)およびソフトウェアRECALL (SPI RECALL 命令によって開始 ) の 2 つです。 内部的に、RECALL は 2 段階の手順を踏みます。まず SRAM データがクリアされ、次に不揮発性情報が SRAM セルに転送さ れます。RECALL サイクルの実行中、メモリアクセスはすべて 禁止されます。RECALL オペレーションでは不揮発性素子内の データは変更されません。 ハードウェア RECALL（電源オン） CS VCAP VSS VCAP ソフトウェア STORE 動作 ソフトウェア STORE オペレーション では、ユーザは特定の SPI 命令を通じて STORE 処理をトリガーすることができま す。STORE オペレーションは最後の NV オペレーション以降 に書き込みが実行されたかどうかに関係なく、STORE 命令の 実行によって開始します。 STORE サイクルが完了するまでに tSTORE の時間がかかります が、その間 nvSRAM へのすべてのメモリアクセスは禁止されま す。状態レジスタの RDY ビットまたは HSB ピンは、nvSRAM のレディ / ビジー状態を検出するためにポーリングされる可能 性があります。tSTORE サイクル時間が完了した後、SRAM は再 度読み書きオペレーションがアクティベートされます。 ハードウェア STORE 動作および HSB ピン動作 CY14X101PA 内の HSB 端子は、STORE オペレーションを制 御し応答するために使用されます。実行中の STORE/RECALL 処理が存在しなければ、 この端子はハードウェアによるSTORE サイクルをリクエストするために使用できます。HSB ピンが LOW で駆動された場合、CY14X101PA は tDELAY の継続後、条 件付きで STORE オペレーションを開始します。STORE サイ クルは、最後の STORE または RECALL サイクル以降、SRAM への書き込みが実行された場合にのみ開始されます。tSTORE が 継続中か HSB ピンが LOW である限り、メモリへの読み書きは 禁止されます。HSB ピンは、チップ内部で 100 kΩ のプルアッ プ抵抗を持つオープンドレイン出力でもあります。開始イベン トを問わず、STORE 動作中にはビジー状態を意味する LOW レ ベルを出力します。 注 ハードウェアおよびソフトウェア STORE オペレーションの 後、HSB は HIGH 出力標準電流で短時間 (tHHHD) HIGH 駆動さ Document Number: 001-87276 Rev. ** パワーアップの間に VCC が VSWITCH を超えると、SRAM 上に 不揮発性メモリの内容を転送するRECALLシーケンスが自動的 に開始されます。データはそれ以前に STORE シーケンスを通 じて不揮発性メモリに格納されることになっています。 電源オン RECALL サイクルが完了するまでには tFA の時間がか かり、その間のメモリアクセスはディスエーブルとなります。 HSBピンはデバイスのレディ状態を検出するために使われます。 ソフトウェア RECALL ソフトウェアオペレーションにより、ユーザーは RECALL 動作 を実行し、SRAM で不揮発性メモリの内容を復元できます。で は、CY14X101PASPI で RECALL 命令を発行することによって これを実行できます。 ソフトウェア RECALL が完了するまでには tRECALL の時間がか かり、その間 nvSRAM へのすべてのメモリアクセスは禁止され ます。コントローラは、すべてのメモリアクセス命令の発行前 に RECALL オペレーションを完了するよう、十分な遅延を提供 する必要があります。 AutoStore のディスエーブル化とイネーブル化 AutoStore 機能の適用が不要な場合、ASDISB 命令により CY14X101PA でディスエーブル化できます。これを実行する と、nvSRAM はパワーダウン時に STORE オペレーションを実 行しません。 AutoStore は ASENB 命令を使って再度イネーブルにできます。 しかし、これらのオペレーションは不揮発性ではないため、パ ワーサイクルを存続するためにこの設定を必要とする場合、 AutoStore のディスエーブル化とイネーブル化オペレーションの 後に必ず STORE オペレーションを実行しなければなりません。 注 CY14X101PA 工場出荷時、の AutoStore はイネーブルになっ ています。 注 AutoStore がディスエーブルかつ VCAP が不要の場合、VCAP ピンは開回路のままにしておく必要があります。VCAP 端子は 絶 対 に グ ラ ン ド に 接 続 し な い で く だ さ い。パ ワ ー ア ッ プ RECALL オペレーションは、どのような場合でもディスエーブ ルにできません。 Page 5 of 42 CY14C101PA CY14B101PA CY14E101PA Serial Peripheral Interface（シリアル周辺デバ イス インタフェース） 注 新しい命令は CS の立ち下がりエッジで開始される必要があ ります。したがって、アクティブな各チップセレクトサイクル に対して 1 つのオペコードのみが発行されます。 SPI 概要 シリアルクロック (SCK) シリアルクロックは SPI マスタによって生成され、CS が LOW になった後、通信がこのクロックに同期されます。 CY14X101PA はデータ通信のために SPI モード 0 と 3 を可能 にします。これらの両モードにおいて、入力は SCK の立ち上 がりエッジでスレーブデバイスによってラッチされ、出力は立 ち下がりエッジで発行されます。そのため、SCK の最初の立ち 上がりエッジが、SIピンにおけるSPI命令の最初のビット(MSB) 到着を意味します。さらに、すべてのデータの入力と出力は SCK に同期されます。 SPI は、チップセレクト (CS)、シリアル入力 (SI)、シリアル出 力 (SO)、およびシリアルクロック (SCK) ピンの 4 ピンインター フェイスです。CY14X101PA は、SPI インターフェイス経由で nvSRAM にシリアルアクセスを提供します。RDRTC および READ 命令を除き、CY14X101PA の SPI バスは最大 104MHz の速度で実行することができます。 SPI は、メモリアクセスにクロックとデータピンを使用し、デー タバス上の複数デバイスをサポートする同期シリアルインター フェイスです。SPI バスデバイスは、CS ピンを使用してアク ティブ化されます。 チップセレクト、クロック、データの間の関係は、SPI モード によって左右されます。CY14X101PA は SPI モード 0 および 3 をサポートしています。これらの両モードで、CS がアクティ ブ化された後の最初の立ち上がりエッジから始まる SCK の立 ち上がりエッジでデータが nvSRAM にクロック入力されます。 SPI プロトコルはオペコードによって制御されます。これらの オペコードは、バスマスタからスレーブデバイスへのコマンド を指定します。CS がアクティブ化された後、バスマスタから 転送される最初のバイトがオペコードです。オペコードに続い て、アドレスとデータが転送されます。動作完了後、新しいオ ペコードが発行される前に、CS が非アクティブ化される必要 があります。 SPI プロトコルで使用される一般的用語は以下の通りです。 SPI マスタ SPI マスタデバイスは、SPI バス上のオペレーションを制御し ます。SPI バスは、1 つまたは複数のスレーブデバイスを持つ 1 つのマスタを持っている場合があります。すべてのスレーブ が同じ SPI バスラインを共有し、マスタは CS ピンを使用して スレーブデバイスのいずれかを選択することができます。すべ てのオペレーションは、マスタがスレーブの CS ピンを LOW にプルダウンすることによってスレーブデバイスをアクティブ 化して開始される必要があります。マスタはまた SCK も生成 し、SI および SO ラインのすべてのデータ送信はこのクロック に同期されます。 SPI スレーブ SPI スレーブデバイスは、チップセレクトラインを介してマス タによってアクティブ化されます。スレーブデバイスは、SPI マ スタからの入力として SCK を取得し、すべての通信はこのク ロックに同期されます。SPI スレーブが SPI バスでの通信を開 始することはなく、これはマスタからの命令に従って動きます。 CY14X101PA は ス レ ー ブ デ バ イ ス と し て 動 作 し、複 数 の CY14X101PA デバイスまたは他の SPI デバイスと SPI バスを 共有する場合があります。 チップセレクト (CS) すべてのスレーブデバイスを選択するために、マスタは対応す る CS ピンをプルダウンする必要があります。CS ピンが LOW の間だけ、命令をスレーブデバイスに発行することができます。 CS ピンが LOW の時、CY14X101PA が選択されます。デバイ スが選択されていない場合、SI ピン経由のデータは無視され、 シリアル出力ピン (SO) はハイインピーダンス状態のままとな ります。 Document Number: 001-87276 Rev. ** データ送信 SI/SO SPI データバスは、シリアルデータ通信用に SI と SO の 2 ライ ンで構成されます。SI はマスタアウトスレーブイン (MOSI)、 SO はマスタインスレーブアウト (MISO) と呼ばれています。マ スタは SI ピンを介してスレーブに命令を発し、スレーブは SO ピンを介して応答します。複数のスレーブデバイスは、前述の ように SI と SO ラインを共有する場合があります。 CY14X101PA には、7 ページの 図 3 に示されているように、SI と SO 用にマスタと接続することができる 2 つの独立したピン があります。 最上位ビット (MSB) SPI プロトコルでは、送信される最初のビットが最上位ビット (MSB) であることが必要です。これは、アドレスとデータ送信 の両方に有効です。 CY14X101PA は、すべての読み取りまたは書き込みオペレー ションにおいて 3 バイトのアドレスを必要とします。しかし、 アドレスは 17 ビットであるため、入力された最初の 7 ビット はデバイスによって無視されることを意味します。これらの 7 ビットは「ドント・ケア」ですが、より高いメモリ密度へのシー ムレスな移行を可能にするために、これらを 0 として扱うこと をサイプレスはお勧めしています。 シリアルオペレーションコード CS が LOW になる状態でスレーブデバイスが選択された後、最 初に受信されたバイトは、意図されているオペレーションのオ ペコードとして扱われます。 CY14X101PA は、メモリアクセスに標準オペコードを使用しま す。メモリアクセスに加えて、CY14X101PA は nvSRAM の特 定 機 能 の た め に 追 加 の オ ペ コ ー ド を 提 供 し ます。STORE、 RECALL、AutoStore イネーブル、および AutoStore ディスエー ブルです。オペコードの詳細については、9 ページの表 1 を参 照してください。 無効なオペレーションコード 無効なオペコードが受信されると、そのオペコードは無視され、 次の CS の立ち下がりエッジまでデバイスは SI ピン上の追加の シリアルデータを無視し、SO ピンはトライステートのままと なります。 状態レジスタ CY14X101PA には 8 ビットの状態レジスタがあります。状態レ ジスタ内のビットは、SPI バスを構成するために使用されます。 これらのビットは 10 ページの表 3 に説明されています。 Page 6 of 42 CY14C101PA CY14B101PA CY14E101PA 図 3. SPI nvSRAM を用いたシステム構成 SCK M OSI M IS O SCK SI SO SCK SI SO u C o n tro lle r C Y 1 4 X 1 0 1 PA CS C Y14X 101P A HO LD CS HO LD CS1 HO LD 1 CS2 HO LD 2 SPI モード CY14X101PA は、その SPI 周辺回路がこれら 2 つのモードの いずれかで実行されているマイクロコントローラによって駆動 することができます。 SPI モード 0 (CPOL=0、CPHA=0) SPI モード 3 (CPOL=1、CPHA=1) これらの両モードで、CS がアクティブ化された後の最初の立 ち上がりエッジから始まる SCK の立ち上がりエッジで入力 データがラッチされます。クロックが HIGH 状態 ( モード 3) か ら起動する場合は、クロックのトグル後の最初の立ち上がり エッジが考えられます。出力データは SCK の立ち下がりエッ ジで利用可能となります。 2 つの SPI モードは図 4 と図 5 に示されています。バスマスタ がスタンバイモードで、データを転送していないクロックの状 態は以下の通りです。 SCK はモード 0 で 0 のままです。 SCK はモード 3 で 1 のままです。 CPOL と CPHA ビットは、SPI コントローラでモード 0 かモー ド 3 のいずれかに設定される必要があります。CS ピンを LOW にすることによってデバイスが選択された時、CY14X101PA は SCK ピンの状態から SPI モードを検出します。デバイスが選択 された時に SCK ピンが LOW の場合は SPI モード 0 が想定さ れ、SCK ピンが HIGH の場合は CY14X101PA は SPI モード 3 で動作します。 図 5. SPI モード 3 CS 図 4. SPI モード 0 0 CS 0 1 2 3 4 5 6 7 1 2 3 4 5 6 7 SCK SCK SI SI 7 6 5 4 3 2 MSB Document Number: 001-87276 Rev. ** 1 0 7 MSB 6 5 4 3 2 1 0 LSB LSB Page 7 of 42 CY14C101PA CY14B101PA CY14E101PA SPI 動作特長 パワーアップ パワーアップは、電源がオンになっていて、VCCV が Vswitch 電 圧を超えた状態として定義されます。 前述のように、パワーアップ nvSRAM は、すべてのメモリアク セスがディスエーブルになっている間に、tFA の持続のために パワーアップ RECALL オペレーションを実行します。パワー アップ後、nvSRAM のレディ / ビジー状態をチェックするため に、HSB ピンをプローブすることができます。 以下はパワーアップ後のデバイス状態です。 CS ピンが LOW の場合、選択 ( アクティブパワーモード ) CS ピンが HIGH の場合、選択解除 ( スタンバイパワーモード ) ホールド中でない状態 状態レジスタの状態： 書き込みイネーブル (WEN) ビットが「0」にリセット。 WPEN、BP1、BP0 は前回の STORE オペレーションから変 化しません。 状態レジスタの WPEN、BP1、および BP0 ビットは不揮発性 ビットであり、前回の STORE オペレーションから変更されな いままとなります。 Document Number: 001-87276 Rev. ** パワーダウン パワーダウン時 (VCC の連続減衰 )、VCC が通常の動作電圧を下 回り、VSWITCH の閾値電圧より下になると、デバイスはそれに 送られたすべての命令への応答を停止します。書き込みサイク ルが進行中であり、電源がダウンした時に最後のデータビット D0 が受信された場合は、書き込みを完了させるまでの tDELAY 時間が許可されています。この後は、すべてのメモリアクセス が禁止され、条件付き AutoStore オペレーションが実行されま す ( 最後の RECALL サイクル以降に書き込みが行われていない 場合は、AutoStore が実行されます )。この機能により、パワー ダウン時に不注意なnvSRAMへの書き込みが行われるのを防ぐ ことができます。しかし、パワーダウン時の不注意な書き込み の可能性を防止するために、デバイスが選択解除されているこ と、およびスタンバイパワーモードになっていることを確認す る必要があります。そうすれば、CS は VCC に印加される電圧 に従います。 アクティブ電力およびスタンバイ電力モード CS が LOW の時、デバイスが選択され、アクティブパワーモー ドになります。30 ページの DC 電気的特性で指定されているよ うに、デバイスは ICC 電流を消費します。CS が HIGH の時、デ バイスは選択解除され、STORE または RECALL サイクルが進 行中でなければ、デバイスはtSB 時間後にスタンバイパワーモー ド と な り ま す。STORE/RECALL サ イ ク ル が 進 行 中 の 場 合、 STORE/RECALL サイクルが完了した後に、デバイスがスタン バイパワーモードになります。スタンバイパワーモードでは、 デバイスに流れる電流は ISB に低下します。 Page 8 of 42 CY14C101PA CY14B101PA CY14E101PA SPI 機能の説明 CY14X101PA は 8 ビット命令レジスタを使用します。命令とそのオペレーションコードは表 1 に一覧されています。すべての命 令、アドレス、データは、最初に MSB とともに転送され、HIGH から LOW CS への遷移で開始されます。nvSRAM でほとんどの 機能へのアクセスを提供する全部で 21 の SPI 命令があります。さらに、WP、HOLD、、および HSB ピンがハードウェアを介して 駆動される追加機能を提供します。 表 1. 命令セット 命令カテゴリ オペレーション コード 命令名 動作 状態レジスタ制御命令 RDSR FAST_RDSR 0000 0101 0000 1001 読み取り状態レジスタ 高速状態レジスタ読み取り - SPI クロック > 40MHz WRSR WREN WRDI 0000 0001 0000 0110 0000 0100 書き込み状態レジスタ 書き込みイネーブルラッチを設定 書き込みイネーブルラッチをリセット 0000 0011 0000 1011 0000 0010 メモリアレイからの読み取りデータ 高速読み取り - SPI クロック > 40MHz メモリアレイへの書き込みデータ 0001 0011 0001 1101 読み取り RTC レジスタ 高速 RTC レジスタ読み取り - SPI クロック > 25MHz WRTC 0001 0010 書き込み RTC レジスタ STORE RECALL ASENB ASDISB 0011 1100 0110 0000 0101 1001 0001 1001 ソフトウェア STORE ソフトウェア RECALL AutoStore イネーブル AutoStore ディスエーブル SLEEP WRSN RDSN FAST_RDSN 1011 1001 1100 0010 1100 0011 1100 1001 スリープモードイネーブル 書き込みシリアル番号 読み取りシリアル番号 高速読み取りシリアル番号 - SPI クロック > 40MHz デバイス ID 読み取り RDID FAST_RDID 1001 1111 1001 1001 メーカー JEDEC ID および製品 ID 読み取り 高速メーカー JEDEC ID および製品 ID 読み 取り - SPI クロック > 40MHz 予約済み - 予約済み - 0001 1110 状態レジスタアクセス 書き込み保護および ブロック保護 SRAM 読み取り / 書き込み命令 読み取り FAST_READ メモリアクセス 書き込み RTC 読み取り / 書き込み命令 RDRTC FAST_RDRTC RTC アクセス 特別 NV 命令 nvSRAM 特別命令 特別命令 スリープ シリアル番号 CY14X101PA の SPI命令はその機能に基づいてこれらのタイプ に分類されます。 RTC 読み取り / 書き込み命令 RTC アクセス：RDRTC、 FAST_RDRTC、および WRTC 命令 状態レジスタ制御命令： 状態レジスタアクセス： RDSR、FAST_RDSR、および WRSR 命令 書き込み保護およびブロック保護： WP ピンと WEN、 BP0、 BP1 ビットの他に WREN および WRDI 命令 特別 NV 命令 nvSRAM 特別命令： STORE、RECALL、ASENB、および ASDISB 特別命令： SLEEP、WRSN、RDSN、FAST_RDSN、RDID、 FAST_RDID SRAM 読み取り / 書き込み命令 メモリアクセス： READ、 FAST_READ、および WRITE 命令 Document Number: 001-87276 Rev. ** Page 9 of 42 CY14C101PA CY14B101PA CY14E101PA 状態レジスタ 状態レジスタのビットは表 2 に一覧されています。状態レジス タは、レディビット (RDY) およびデータ保護ビット BP1、BP0、 WEN、WPEN で構成されます。nvSRAM STORE またはソフト ウェア RECALL サイクルが進行中、レディ / ビジー状態を確認 するために、RDY ビットをポーリングすることができます。状 態レジスタは WRSR 命令によって変更でき、RDSR または FAST_RDSR 命令で読み取ることができます。しかし、WRSR 命令を使用して変更できるのは、状態レジスタの WPEN、BP1、 および BP0 ビットのみです。WRSR 命令は WEN と RDY ビッ トに影響を与えません。WEN、BP0、BP1、ビット 4 -5、SNL、 および WPEN の工場出荷時のデフォルト値は「0」です。 状態レジスタの SNL ( ビット 6) は、WRSN 命令を使用して書 かれたシリアル番号をロックするために使用されます。その ビットが「0」の間は、シリアル番号は WRSN 命令を使用して 複数回書き込むことができます。 「1」に設定されている場合、 このビットはシリアル番号に変更が加えられるのを防止しま す。このビットは工場で「0」にプログラムされており、一度 だけ書き込むことができます。このビットが「1」に設定され た後は、「0」にクリアすることはできません。 表 2. 状態レジスタフォーマット ビット 7 WPEN (0) ビット 6 SNL (0) ビット 5 X (0) ビット 4 X (0) ビット 3 BP1 (0) ビット 2 BP1 (0) ビット 1 WEN (0) ビット 0 RDY 表 3. 状態レジスタのビット定義 ビット 定義 内容 ビット 0 (RDY) Ready ( 準備完了 ) 読み取り専用ビットは、デバイスがメモリアクセスの実行に対してレディ状態であること を示しています。STORE またはソフトウェア RECALL サイクルの進行中、このビットは デバイスによって「1」に設定されます。 ビット 1 (WEN) 書き込みイネーブル WEN はデバイスの書き込みがイネーブルかどうかを示します。パワーアップ時のこのビッ トのデフォルトは、0（ディスエーブル）です。 WEN=「1」--> 書き込みイネーブル WEN=「0」--> 書き込みディスエーブル ビット 2 (BP0) ブロック保護ビット「0」 ブロック保護のために使用されます。詳細については、12 ページの表 4 をご覧ください。 ビット 3 (BP1) ブロック保護ビット「1」 ブロック保護のために使用されます。詳細については、12 ページの表 4 をご覧ください。 ビット 4-5 ドント・ケア これらのビットは書き込み不可であり、常に読み取り時に「0」を返します。 ビット 6 (SNL) シリアル番号ロック ビット 7 (WPEN) 書き込み保護イネーブル 書き込み保護ピンの機能をイネーブルにするために使用されます (WP)。詳細については、 ビット 12 ページの表 5 をご覧ください。 「1」に設定されてシリアル番号をロックします。 読み取り状態レジスタ (RDSR) 命令 書き込み状態レジスタ (WRSR) 命令 読み取り状態レジスタ命令は、SPI 周波数最大 40MHz で状態 レジスタへのアクセスを提供します。この命令は、デバイスの 状態やデバイスのレディ状態を書き込みイネーブルにプローブ するために使用されます。STOREまたはソフトウェア RECALL サイクルの進行中は常に、RDY ビットはデバイスによって「1」 に設定されます。ブロック保護と WPEN ビットは、用いられる 保護の範囲を示します。 この命令は、RDSR のオペコードを使用して、CS の立ち下が りエッジの後に発行されます。 WRSR 命令により、ユーザーによる状態レジスタへの書き込み を可能にします。しかし、この命令はビット 0 (RDY)、ビット 1 (WEN)、およびビット 4-5 を変更するために使用することは できません。BP0 と BP1 ビットは、ブロック保護の 4 つのレ ベルのいずれかを選択するために使用できます。さらに、書き 込み保護(WP)ピンの使用をイネーブルにするには、WPENビッ トは「1」に設定されている必要があります。 WRSR 命令は書き込み命令であり、それが発行される前に、 WREN 命令を使用して (WEN ビットは「1」に設定 ) 書き込み がイネーブルにされている必要があります。WRSR のオペコー ドを使用した CS の立ち下がりエッジの後に命令が発行され、 その後に状態レジスタに格納される 8 ビットのデータが続きま す。WRSR 命令は、状態レジスタのビット 2、3、6、および 7 のみを変更するために使用できます。 注 CY14X101PA では、状態レジスタに書き込まれた値は、 STORE オペレーションの後にのみ不揮発性メモリに保存され ます。AutoStore がディスエーブルになっている場合は、状態 レジスタに加えられた変更は、ソフトウェア STORE オペレー ションを実行して確保する必要があります。 高速読み取り状態レジスタ (FAST_RDSR) 命令 FAST_RDSR 命令により、SPI 周波数 40MHz 以上、最大 104MHz ( 最大 ) まで、状態レジスタを読み取ることができます。この命 令は、デバイスの状態やデバイスのレディ状態を書き込みイ ネーブルにプローブするために使用されます。STORE または ソフトウェア RECALL サイクルの進行中は常に、RDY ビット はデバイスによって「1」に設定されます。ブロック保護と WPEN ビットは、用いられる保護の範囲を示します。 この命令は、RDSR のオペコードを使用して、ダミーバイトが 後に続く CS の立ち下がりエッジの後に発行されます。 Document Number: 001-87276 Rev. ** Page 10 of 42 CY14C101PA CY14B101PA CY14E101PA 図 6. 読み取り状態レジスタ (RDSR) 命令タイミング CS 0 1 2 3 4 5 6 7 0 1 0 1 2 3 4 5 6 7 SCK Op-Code SI 0 0 0 0 0 1 0 HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB Data 図 7. 高速読み取り状態レジスタ (FAST_RDSR) 命令タイミング CS 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5 6 7 SCK Dummy Byte Op-Code SI 0 0 0 0 1 0 0 X 1 X X X X X X 0 X HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 MSB Data LSB 図 8. 書き込み状態レジスタ (WRSR) 命令タイミング CS 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 SCK Data in Opcode SI 0 0 SO 0 0 0 0 0 X X D3 D2 X X LSB HI-Z 書き込み保護およびブロック保護 CY14X101PA は、WRDI 命令と WP を使用して、ソフトウェア とハードウェア書き込み保護の両方に機能を提供します。加え てこのデバイスは、状態レジスタの BP0 および BP1 ピンを介 して、ブロック保護メカニズムを提供します。 デバイスの書き込みイネーブル / ディスエーブル状態は、状態 レジスタの WEN ビットによって示されます。書き込み命令 (WRSR、WRITE、WRTC、および WRSN) および nvSRAM 特 別命令 (STORE、RECALL、ASENB、ASDISB) は、これらが 発行される前に書き込みがイネーブル (WEN ビット =「1」) に なっている必要があります。 Document Number: 001-87276 Rev. ** 1 D7 X MSB 書き込みイネーブル (WREN) 命令 パワーアップ時、デバイスは常に書き込みディスエーブル状態 にあります。したがって、以下の WRITE、WRSR、WRSN、ま たは nvSRAM 特別命令の前に、書き込みイネーブル命令が発行 されている必要があります。デバイスが書き込みイネーブル (WEN=「0」) になっていない場合は、それは書き込み命令を無 視し、CS が HIGH になるとスタンバイ状態に戻ります。シリ アル通信を再開させるには、新しい CS の立ち下がりエッジが 必要です。命令は CS の立ち下がりエッジ後に発行されます。 この命令が使用される時、状態レジスタの WEN ビットは「1」 に設定されています。パワーアップ時の WEN ビットのデフォ ルトは「0」です。 注 書き込み命令 (WRSR、WRITE、WRTC、または WRSN) また は nvSRAM 特別命令 (STORE、RECALL、ASENB、ASDISB) の 完了後、WEN ビットは「0」にクリアされます。これにより、不 注意な書き込みが防止されます。したがって、WREN 命令は新 しい書き込み命令が発行される前に使用される必要があります。 Page 11 of 42 CY14C101PA CY14B101PA CY14E101PA 図 9. WREN 命令 CS 0 1 2 3 4 5 6 7 SCK SI 0 0 0 0 0 1 1 0 HI-Z SO 書き込みディスエーブル (WRDI) 命令 不注意な書き込みからデバイスを保護するために、書き込み ディスエーブル命令により WEN ビットが「0」にクリアされ、 書き込みがディスエーブルとなります。この命令は CS の立ち 下がりエッジ後に発行され、その後に WRDI 命令のオペコード が続きます。WEN ビットは WRDI 命令に続く CS の立ち上が りエッジでクリアされます。 図 10. WRDI 命令 CS 0 1 2 3 4 5 6 7 SCK SI SO 0 0 0 0 0 1 0 0 HI-Z 機能がブロックされます。これにより、WP ピンがグランドに 接続している状態でシステムにデバイスをインストールするこ とができ、状態レジスタに書き込むこともできます。 メモリへの書き込みを禁止するために、WP ピンを状態レジス タの WPEN およびブロック保護ビット (BP1 と BP0) と一緒に 使用することができます。WP ピンが LOW で WPEN が「1」に 設定されていると、状態レジスタへの変更はディスエーブルに なります。したがって、BP0 および BP1 ビットに設定するこ とによってメモリが保護され、WP ピンがハードウェア書き込 み保護を提供して、状態レジスタビットの変更が禁止されます。 注 CS がまだ LOW の状態で WP が LOW になっても、状態レ ジスタへの進行中の書き込みオペレーションへの影響は何もあ りません。 表 5 すべての保護機能は、CY14X101PA に一覧されています。 表 5. 書き込み保護動作 WPEN WP WEN 保護され ている 保護されてい 状態レジスタ ブロック ないブロック X X 0 保護 0 X 1 保護 書き込み可能 書き込み可能 1 LOW 1 保護 書き込み可能 1 HIGH 1 保護 書き込み可能 書き込み可能 保護 保護 保護 メモリアクセス すべてのメモリアクセスは、READ および WRITE 命令を使用 して行われます。STORE または RECALL サイクルが進行中は、 これらの命令を使用することはできません。進行中の STORE サイクルは、状態レジスタの RDY および HSB ピンのビットに よって示されます。 ブロック保護 読み取りシーケンス (READ) 命令 ブロック保護は状態レジスタの BP0 および BP1 ピンを使用し て提供されます。これらのビットは WRSR 命令を使用して設 定でき、RDSR 命令を使用してプローブすることができます。 nvSRAM は 4 つのアレイセグメントに分割されます。1/4、1/2、 またはすべてのメモリセグメントを保護することができます。 保護された セグメント内のすべてのデータは読み取り専用と なります。表 4 にブロック保護ビットの機能が示されています。 CY14X101PA の読み取りオペレーションは、SI ピンに命令を 与え、SO ピンの出力を読み取ることによって実行されます。次 のシーケンスの後には読み取りオペレーションが続く必要があ ります。デバイスを選択するために CS ラインが LOW にプル ダウンされると、読み取りオペコードが SI ラインを介して送信 され、その後にアドレスの 3 バイト (A12-A0) が続きます。最 上位アドレスバイトにはビット 0 に A16 が含まれていて、他の ビットは「ドント・ケア」です。アドレスビット A15 ∼ A0 が次 の 2 つのアドレスバイトで送信されます。最後のアドレスビッ トが SI ピンに送信された後、特定のアドレス位置のデータ (D7-D0) が D7 で始まる SCK の立ち下がりエッジで SO ライン にシフトアウトされます。最後のアドレスビットの後の SI ライ ン上の他のデータは無視されます。 CY14X101PA では、SPI を介してバーストで読み取りを実行す ることができるので、これにより新しい READ 命令を発行せず に、連続したアドレス上で読み取り処理を実行できます。1 バ イトだけが読み取られる場合、1 バイトのデータが出てきた後、 CS ラインは HIGH に駆動される必要があります。しかし、読み 取りシーケンスは CS ラインを LOW に保持することによって継 続することができ、アドレスは自動的にインクリメントされ、 データの SO ピンへのシフトアウトも継続されます。 最後のデー タメモリアドレス(0x1FFFF)に到達すると、アドレスは0x00000 にロールオーバーし、デバイスは読み取りを継続します。 注 READ 命令は最大の 40MHz SPI 周波数まで動作します。 表 4. ブロック書き込み保護ビット ステータス レジスタ ビット BP1 BP0 0 0 0 1 (1/4) 0 1 2 (1/2) 1 0 1 1 3 ( すべて ) Level （レベル） 保護されたアレイ アドレス なし 0x18000–0x1FFFF 0x10000–0x1FFFF 0x00000–0x1FFFF ハードウェア書き込み保護 (WP ピン ) 書き込み保護ピン (WP) は、ハードウェア書き込み保護を提供 するために使用されます。WP ピンが HIGH に維持された時、 すべて通常の読み取りと書き込みオペレーションが可能となり ます。WP ピンが LOW に下げられ、WPEN ビットが「1」に なった時、状態レジスタへのすべての書き込み動作が禁止され ます。WPEN ビットが「0」の時、ハードウェア書き込み保護 Document Number: 001-87276 Rev. ** Page 12 of 42 CY14C101PA CY14B101PA CY14E101PA ち下がりエッジ後に WRITE 命令が発行されます。WRITE 命令 は SI ライン上の WRITE オペコードの送信を構成し、その後ア ドレスの 3 つのバイトおよび書き込まれるデータ (D7-D0) が続 きます。最上位アドレスバイトにはビット 0 に A16 が含まれて いて、他のビットは「ドント・ケア」です。アドレスビット A15 ∼ A0 が次の 2 つのアドレスバイトで送信されます。 CY14X101PA では、SPI を介してバーストで書き込みを実行す ることができるので、これにより新しい WRITE 命令を発行せ ずに、連続したアドレス上で書き込み処理を実行できます。1 バイトだけが書き込まれる場合、D0 ( データの LSB) が送信さ れた後、CS ラインは HIGH に駆動される必要があります。よ り多くのバイトが書き込まれる場合は、CS ラインを LOW に保 持しなければならず、アドレスは自動的にインクリメントされ ます。SI ラインの次のバイトはデータバイトとして扱われ、連 続したアドレスに書き込まれます。最後のデータメモリアドレ ス (0x1FFFF) に到達すると、アドレスは 0x00000 にロールオー バーし、デバイスは書き込みを継続します。 書き込みシーケンスの完了時に WEN ビットは「0」にリセット されます。 注 バースト書き込みが保護されたブロックアドレスに到達す ると、それは保護された空間にアドレスのインクリメントを継 続しますが、保護されたメモリにデータが書き込まれることは ありません。アドレスのロールオーバーにより保護されていな い空間にバースト書き込みがなされる場合、書き込みが再開さ れます。バースト書き込みが書き込み保護されたブロック内で 開始された場合は、同じオペレーションは true となります。 高速読み取りシーケンス (FAST_READ) 命令 FAST_READ 命令により、SPI 周波数 40MHz 以上および最大 104MHz ( 最大 ) まで、メモリを読み取ることができます。ホス トシステムは、最初に CS を LOW に駆動することでデバイス を選択する必要があり、そして FAST_READ 命令が SI に書き 込まれ、17 ビットアドレス (A16 ∼ A0) およびその後に続くダ ミーバイトを含む 3 つのアドレスバイトが続きます。 次の SCK 立ち下がりエッジから、MSB から始まる SO ライン で特定アドレスのデータがシリアルでシフトアウトされます。 指定される最初のバイトは、どの位置でもかまいません。デー タの各バイトが出力された後、デバイスが次の上位アドレスに 自動的にインクリメントします。したがって、メモリアレイ全 体を単一の FAST_READ 命令で読み取ることができます。メモ リアレイの最上位アドレスに到達すると、アドレスカウンタは アドレス 0x00000 を開始するようにロールオーバーされるた め、読み取りシーケンスが永久に続行されます。FAST_READ 命令は、データ出力中の任意の時点で CS が HIGH に駆動され ることで終了されます。 注 FAST_READ 命令は最大の 104MHz SPI 周波数まで動作します。 書き込みシーケンス (WRITE) 命令 CY14X101PA の書き込みオペレーションは、SI ピンを介して 実行されます。デバイスが書き込みディスエーブルである場合 に書き込みオペレーションを実行するには、まずデバイスを書 き込み WREN 命令を使用してイネーブルにする必要がありま す。書き込みがイネーブル (WEN=「1」) にされると、CS の立 図 11. 読み取り命令タイミング CS 1 2 3 4 5 6 7 1 0 2 3 4 5 6 SCK Op-Code SI 0 0 0 0 0 7 ~ ~ ~ ~ 0 20 21 22 23 0 1 2 3 4 5 6 7 17-bit Address 0 1 1 0 0 MSB 0 0 0 0 0 A16 A3 A2 A1 A0 LSB HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 LSB Data MSB 図 12. バーストモード読み取り命令タイミング 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 Op-Code 0 0 0 0 0 1 2 3 4 5 6 7 0 7 0 0 1 1 0 0 MSB 0 0 0 0 0 A16 2 3 4 5 6 7 A3 A2 A1 A0 LSB Data Byte N ~ ~ Data Byte 1 SO 1 17-bit Address ~ ~ SI 20 21 22 23 0 ~ ~ 0 SCK ~ ~ CS HI-Z D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0 MSB Document Number: 001-87276 Rev. ** LSB MSB LSB Page 13 of 42 CY14C101PA CY14B101PA CY14E101PA 図 13. 高速読み取り命令タイミング CS 1 2 3 4 5 6 1 0 7 2 3 4 5 6 Op-Code SI 0 0 0 0 1 20 21 22 23 24 25 26 27 28 29 30 31 0 7 ~ ~ ~ ~ 0 SCK 1 1 0 0 MSB 0 0 0 0 0 A16 A3 A2 A1 A0 X X LSB X X X X X 3 4 5 6 7 X HI-Z SO 2 Dummy Byte 17-bit Address 0 1 D7 D6 D5 D4 D3 D2 D1 D0 LSB Data MSB 図 14. 書き込み命令タイミング CS 1 2 3 4 5 0 7 6 1 2 3 4 5 6 SCK Op-Code SI 0 0 0 0 0 7 ~ ~ ~ ~ 0 20 21 22 23 0 1 2 3 4 5 6 7 17-bit Address 0 1 0 0 0 0 0 0 0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 A16 0 MSB LSB MSB LSB Data HI-Z SO 図 15. バーストモード書き込み命令タイミング CS 2 3 4 5 6 7 0 1 2 3 4 5 6 7 20 21 22 23 0 1 2 3 4 5 6 7 0 0 0 17-bit Address 0 1 0 0 0 0 0 0 0 0 ~ ~ SI 0 A16 Document Number: 001-87276 Rev. ** 2 3 4 5 6 7 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB MSB SO 1 ~ ~ Op-Code 0 0 Data Byte N Data Byte 1 0 7 ~ ~ 1 ~ ~ 0 SCK LSB HI-Z Page 14 of 42 CY14C101PA CY14B101PA CY14E101PA RTC アクセス CY14X101PA は、RTC に 16 レジスタを使用します。バースト モードで 16 すべてのレジスタにアクセスする、または各レジ スタに 1 つずつアクセスすることで、これらのレジスタへの読 み書きを行うことができます。RDRTC、FAST_RDRTC、およ び WRTC 命令は、RTC にアクセスするために使用されます。 RDRTC および FAST_RDRTC 命令を発行して、CS ピンを HIGH に駆動することなく 16 バイトすべてを読み取ることで、すべ ての RTC レジスタをバーストモードで読み取ることができま す。時間の過渡的な値が読み込まれないようにするため、RTC 時間保持レジスタの読み取り中は「R」ビットが設定されてい る必要があります。 RTC レジスタへの書き込みは、WRTC 命令を使用して実行さ れます。フラグを除き、RTC 時間保持レジスタと制御レジスタ への書き込みの際には、フラグレジスタの「W」ビットが「1」 に設定されている必要があります。「W」ビットが「0」にクリ アされた時に、内部カウンタが新しい日付と時間設定で更新さ れます。WRTC 命令を使用して、バーストモードですべての RTC レジスタに書き込むこともできます。 過渡的にデータを読み取ることを回避するため、RTC 時間保持 レジスタを読み取る前に、RTC フラグレジスタの「R」ビットは 「1」に設定されている必要があります。RTC フラグレジスタの 変更には、書き込み RTC サイクルが必要です。読み取りオペレー ション完了後、R ビットは「0」にクリアされる必要があります。 最も簡単な RTC レジスタの読み取り方法は、バーストモード で RDRTC を実行する方法です。SO ピンを介して 16 すべての RTC レジスタからデータが送信されるように、読み取りが最初 の RTC(0x00) から開始され、CS が LOW に保持されている必 要があります。 注 RDRTC 命令は、25MHz の最大クロック周波数で動作しま す。命令が正しく動作するためには、オペコードサイクル、ア ドレスサイクル、およびデータ出力サイクルは 25MHz で実行 される必要があります。 高速読み取りシーケンス (FAST_READ) 命令 FAST_READ 命令により、SPI 周波数 25MHz 以上および最大 104MHz ( 最大 ) まで、メモリを読み取ることができます。ホス トシステムは、最初に CS を LOW を駆動することでデバイス を選択する必要があり、そして FAST_READ 命令が SI に書き 込まれ、その後に 8 バイトアドレスバイトおよびダミーバイト が続きます。 次の SCK 立ち下がりエッジから、MSB から始まる SO ライン で特定アドレスのデータがシリアルでシフトアウトされます。 指定される最初のバイトは、どの位置でもかまいません。デー タの各バイトが出力された後、デバイスが次の上位アドレスに 自動的にインクリメントします。したがって、メモリアレイ全 体を単一の FAST_READ 命令で読み取ることができます。メモ リアレイの最上位アドレス (0x0F) に到達すると、アドレスカウ ンタはアドレス 0x00 を開始するようにロールオーバーされる ため、読み取りシーケンスが永久に続行されます。FAST_READ 命令は、データ出力中の任意の時点で CS が HIGH に駆動され ることで終了されます。 注 FAST_READ 命令は最大の 104MHz SPI 周波数まで動作します。 読み取り RTC (RDRTC) 命令 読み取り RTC (RDRTC) 命令により、SPI 周波数最大 25MHz ま で、RTC レジスタのコンテンツを読み取ることができます。SO ピンを通して RTC レジスタを読み取るには、次のシーケンスが 必要です。デバイスを選択するために CS ラインが LOW にプル ダウンされると、RDRTC オペコードが SI ラインを介して送信 され、レジスタ選択のためにその後にアドレスの 8 バイトが続 きます。アドレスビットの後の SI ラインのデータはすべて無視 されます。そして、指定されたアドレスのデータ (D7-D0) は、 SO ラインにシフトアウトされます。RDRTC では、バースト モードでの読み取りオペレーションも可能です。RTC レジスタ から複数バイトを読み取る際、最後の RTC レジスタアドレス (0x0F) に達すると、アドレスは 0x00 にロールオーバーします。 図 16. 読み取り RTC (RDRTC) 命令タイミング CS 0 1 2 3 4 5 6 1 7 0 1 0 0 MSB 2 4 3 5 6 7 0 1 2 3 4 5 6 7 SCK Op-Code 0 SI 0 0 1 0 0 1 0 0 A3 A2 A1 A0 LSB HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 MSB Data LSB 図 17. 高速 RTC 読み取り (FAST_RDRTC) 命令タイミング CS 0 1 2 3 4 5 6 1 7 0 1 0 0 MSB 2 3 4 5 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 9 SCK Op-Code SI 0 0 0 1 1 1 Dummy Byte 0 SO 0 0 A3 A2 A1 A0 X X LSB HI-Z X X X X X X D7 D6 D5 D4 D3 D2 D1 D0 MSB Document Number: 001-87276 Rev. ** Data LSB Page 15 of 42 CY14C101PA CY14B101PA CY14E101PA 書き込み RTC (WRTC) 命令 書き込み RTC (WRTC) 命令により、RTC レジスタのコンテン ツを変更することができます。WRTC 命令が発行される前に、 WEN ビットが「1」に設定されている必要があります。WEN ビットが「0」になっている場合は、WRTC を使用する前に、 WREN 命令が発行される必要があります。RTC レジスタへの 書き込みには、次のシーケンスが必要です。デバイスを選択す るために CS ラインが L OW にプルダウンされた後、WRTC オ ペコードが SI ラインを介して送信され、その後書き込まれるレ ジスタを識別する 8 つのアドレスビットおよびデータの 1 つま たは複数のバイトが続きます。WRTC ではバーストモードでの 書き込みオペレーションが可能です。バーストモードで複数の レジスタを書き込む際には、最後の RTC アドレス (0x0F) に達 した後、アドレスは 0x00 にロールオーバーされます。 RTC 時間保持および制御レジスタへの書き込みでは、W ビット が「1」に設定されている必要があることに注意してください。 これらの RTC レジスタの値は、「W」ビットが「0」にクリア された後にのみ効力を発します。書き込みイネーブルビット (WEN) は、WRTC 命令が完了した後、自動的に「0」にクリア されます。 図 18. 書き込み RTC (WRTC) 命令タイミング CS 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 SCK Op-Code SI 0 0 0 1 0 4-bit Address 0 1 0 0 0 0 0 A3 A2 A1 A0 MSB nvSRAM 特別命令 CY14X101PA は、nvSRAM の特定機能へのアクセスを可能に する次の 4 つの特別命令を提供します。STORE、RECALL、 ASDISB、および ASENB です。これらの命令は表 6 に一覧さ れています。 表 6. nvSRAM 特別命令 オペレーショ 動作 ンコード 0011 1100 ソフトウェア STORE 0110 0000 ソフトウェア RECALL STORE RECALL ASENB 0101 1001 AutoStore イネーブル ASDISB 0001 1001 AutoStore ディスエーブル この命令を発行するには、デバイスは書き込みイネーブル (WEN ビット =「1」) になっている必要があります。命令は CS の立ち下がりエッジの後に SI ピンの STORE オペコードが送信 されることで実行されます。STORE 命令後の CS ポジティブ エッジで WEN ビットがクリアされます。 ソフトウェア RECALL (RECALL) 命令 RECALL 命令が実行されると、CY14X101PA がソフトウェア RECALL オペレーションを実行します。この命令を発行するに は、デバイスは書き込みイネーブル (WEN=「1」) になってい る必要があります。 命令は CS の立ち下がりエッジの後に SI ピンの RECALL オペ コードが送信されることで実行されます。RECALL 命令後の CS ポジティブエッジで WEN ビットがクリアされます。 図 20. ソフトウェア RECALL 動作 CS ソフトウェア STORE (STORE) 命令 STORE 命令が実行されると、CY14X101PA はソフトウェア STORE オペレーションを実行します。STORE オペレーション は、最後の STORE または RECALL オペレーション以降に書き 込みが行われたかどうかに関係なく実行されます。 0 図 19. ソフトウェア STORE 動作 CS 1 2 3 4 5 6 7 SCK SI SO 0 0 1 1 1 1 HI-Z Document Number: 001-87276 Rev. ** 0 0 1 2 3 4 5 6 7 SCK SI 0 LSB Data HI-Z SO 関数名 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB SO 0 1 1 0 0 0 0 0 HI-Z AutoStore イネーブル (ASENB) 命令 AutoStore イネーブル命令により、CY14X101PA の AutoStore がイネーブルとなります。この設定は不揮発性ではなく、これ がパワーサイクルで耐えられるようにするには、その後に STORE シーケンスを行う必要があります。 この命令を発行するには、デバイスは書き込みイネーブル (WEN =「1」) になっている必要があります。命令は CS の立ち 下がりエッジの後に SI ピンの ASENB オペコードが送信される Page 16 of 42 CY14C101PA CY14B101PA CY14E101PA ことで実行されます。ASENB 命令後の CS ポジティブエッジ で WEN ビットがクリアされます。 図 21. AutoStore イネーブル動作 注 nvSRAM がスリープモードに入る際は常に不揮発性 STORE サイクルを開始し、その結果として SLEEP コマンド実行のた びに耐久サイクルをもたらします。STORE サイクルは、最後 の STORE または RECALL サイクル以降、SRAM への書き込み が実行された場合にのみ開始されます。 CS 0 1 2 3 4 5 6 7 図 23. スリープモードへの移行 SCK t SLEEP SI 0 1 0 1 1 0 0 1 0 HI-Z SO AutoStore は CY14X101PA のデフォルトでイネーブルになりま す。AutoStore ディスエーブル命令は CY14X101PA の AutoStore をディスエーブルにします。この設定は不揮発性ではなく、こ れがパワーサイクルで耐えられるようにするには、その後に STORE シーケンスを行う必要があります。 この命令を発行するには、デバイスは書き込みイネーブル (WEN=「1」) になっている必要があります。命令は CS の立ち 下がりエッジの後に SI ピンの ASDISB オペコードが送信され ることで実行されます。ASDISB 命令後の CS のポジティブエッ ジで WEN ビットがクリアされます。 図 22. AutoStore ディスエーブル動作 CS 1 2 3 4 5 6 7 SCK SI SO 0 0 0 1 1 2 3 4 5 6 7 SCK AutoStore ディスエーブル (ASDISB) 命令 0 CS 1 0 0 1 HI-Z 特別命令 SLEEP 命令 SLEEP 命令により、nvSRAM はスリープモードとなります。 SLEEP 命令が発行されると、nvSRAM は tSS 時間を取り SLEEP 要求を処理します。一旦 SLEEP コマンドが正常に取り込まれ て処理されると、nvSRAM は HSB を LOW にトグルし、不揮 発性メモリにデータを確実に保全するために STORE オペレー ションを実行してから、スリープモードに入ります。デバイス は SLEEP 命令が取り込まれると、インスタンスからの tSLEEP 時間後に IZZ 電流を消費し始めます。SLEEP 命令が出された後 は、通常のオペレーションではデバイスにアクセスすることが できなくなります。一旦スリープモードになると、SCK および SI ピンは無視され、SO は Hi-Z になりますが、デバイスは CS ピンの監視を継続します。 スリープモードから nvSRAM をウェイクさせるには、CS ピン を HIGH から LOW にトグルしてデバイスが選択される必要が あります。CS ピンの立ち下がりエッジが検出された後、tWAKE 期間が経過すると、デバイスはウェイクアップし、通常のオペ レーションでアクセス可能となります。 Document Number: 001-87276 Rev. ** SI 1 SO 0 1 1 1 0 0 1 HI-Z シリアル番号 シリアル番号はこのデバイスを一意に識別するためにユーザー に提供される 8 バイトのプログラマブルメモリ空間です。それ は典型的に 2 バイトのカスタマ ID 、その後に続く固有の 5 バ イトのシリアル番号と CRC チェックの 1 バイトで構成されて います。しかし、nvSRAM は CRC を計算しないため、所望の 形式で 8 バイトのメモリ空間を利用するかどうかはシステム設 計者次第となります。8 バイトの位置のデフォルト値は「0x00」 に設定されています。 WRSN ( シリアル番号書き込み ) 命令 シリアル番号は WRSN 命令を使用して書き込むことができま す。シリアル番号を書き込むには、WREN 命令を使用して書き 込みがイネーブルになっている必要があります。WRSN 命令 は、シリアル番号の 8 バイトすべてを書き込むためにバースト モードで使用することができます。 シリアル番号は、状態レジスタの SNL ビットを使用してロック されます。一旦このビットが「1」に設定されると、シリアル 番号に変更を加えることはできなくなります。SNL ビットが 「1」に設定された後は、WRSN 命令の使用はシリアル番号に影 響を与えません。 シリアル番号を不揮発性メモリに格納するには、STORE オペ レーション (AutoStore またはソフトウェア STORE) が必要で す。AutoStore がディスエーブルになっている場合は、ソフト ウェア STORE オペレーションを実行して、シリアル番号を確 保しロックする必要があります。SNL ビットが「1」に設定さ れていて格納 (AutoStore ディスエーブル ) されていない場合は、 次のパワーサイクル時にSNLビットとシリアル番号はデフォル トで「0」となります。SNL ビットが「1」に設定されていて格 納されている場合は、SNL ビットを「0」にクリアすることは できません。この命令では、それが実行される前に WEN ビッ トが設定されている必要があります。この命令の完了後、WEN ビットは「0」にリセットされます。 Page 17 of 42 CY14C101PA CY14B101PA CY14E101PA 図 24. WRSN 命令 1 2 3 4 5 6 0 7 1 2 3 4 5 6 7 SI 1 1 0 0 0 56 57 58 59 60 61 62 63 Byte - 1 Byte - 8 Op-Code 0 1 D7 D6 D5 D4 D3 D2 D1 D0 0 MSB ~ ~ 0 SCK ~ ~ CS D7 D6 D5 D4 D3 D2 D1 D0 LSB 8-Byte Serial Number HI-Z SO RDSN ( シリアル番号読み取り ) 命令 シリアル番号は最大 40MHz の SPI 周波数で RDSN 命令を使用して読み取られます。シリアル番号読み取りは、バーストモードで 実行して一度にすべての 8 バイトを読み取ることができます。シリアル番号の最後のバイトが読み取られた後は、デバイスはルー プバックしません。CS が LOW になった後、nvSRAM の SI ピン経由で RDSN のオペレーションコードをシフトすることによっ て、RDSN 命令を発行することができます。この後、nvSRAM が SO ピンを介してシリアル番号の 8 バイトをシフトアウトします。 図 25. RDSN 命令 0 1 2 1 1 0 3 4 5 6 7 0 1 2 3 4 5 6 7 SCK ~ ~ CS 56 57 58 59 60 61 62 63 Op-Code SI 0 0 0 1 0 Byte - 1 SO D7 D6 D5 D4 D3 D2 D1 D0 MSB ~ ~ Byte - 8 HI-Z D7 D6 D5 D4 D3 D2 D1 D0 LSB 8-Byte Serial Number FAST_RDSN ( 高速シリアル番号読み取り ) 命令 FAST_RDSN 命令は、SPI 周波数 40MHz 以上、最大 104MHz( 最大 ) でシリアル番号を読み取るために使用されます。シリアル番 号読み取りは、バーストモードで実行して一度にすべての 8 バイトを読み取ることができます。シリアル番号の最後のバイトが読 み取られた後は、デバイスはループバックしません。CS が LOW になった後、nvSRAM の SI ピン経由で FAST_RDSN のオペレー ションコードをシフトし、その後にダミーバイトが続くことで FAST_RDSN 命令を発行することができます。この後、nvSRAM が SO ピンを介してシリアル番号の 8 バイトをシフトアウトします。 図 26. FAST_RDSN 命令 0 1 2 1 1 0 3 4 5 7 8 9 10 11 12 13 1 X X X 6 14 15 0 1 2 3 4 5 6 7 SCK Op-Code SI 0 1 0 ~ ~ CS 56 57 58 59 60 61 62 63 Dummy Byte 0 X X X X X Byte - 1 SO D7 D6 D5 D4 D3 D2 D1 D0 MSB Document Number: 001-87276 Rev. ** ~ ~ Byte - 8 HI-Z D7 D6 D5 D4 D3 D2 D1 D0 8-Byte Serial Number LSB Page 18 of 42 CY14C101PA CY14B101PA CY14E101PA デバイス ID デバイス ID は一意に製品の種類を識別するための 4 バイトの読み取り専用コードです。これには、製品の製品ファミリコード、構 成、および容量が含まれています。 表 7. デバイス ID デバイス ID の説明 デバイス ID (4 バイト ) 31‒21 (11 ビット ) 20‒7 (14 ビット ) 6‒3 (4 ビット ) 2‒0 (3 ビット ) CY14C101PA 0x0681C0A0 メーカー ID 00000110100 製品 ID 00001110000001 容量 ID 0100 ダイ改訂 000 CY14B101PA 0x0681C8A0 00000110100 00001110010001 0100 000 CY14E101PA 0x0681D0A0 00000110100 00001110100001 0100 000 デバイス 表 7 に示されているように、デバイス ID は 4 つの部分に分か れています。 1. メーカー ID (11 ビット ) これはサイプレス用に JEDEC が割り当てたメーカーの ID で す。JEDEC は異なるバンクでメーカーID を割り当てます。メー カー ID の最初の 3 ビットは、ID が割り当てられているバンク を表しています。次の 8 ビットはメーカー ID を表しています。 サイプレスのメーカーID はバンク 0 の 0x34 です。したがって、 すべてのサイプレスの nvSRAM 製品のメーカー ID は以下のよ うになっています。 サイプレス ID - 000_0011_0100 2. 製品 ID (14 ビット ) デバイスの製品 ID は表 7 に示されています。 3. 容量 ID (4 ビット ) 表 7 に示されているように、4 ビットの容量 ID は製品の 1Mb 容量を示しています。 4. ダイ改訂 (3 ビット ) これは製品の設計への大幅な変更を表すために使用されます。 初期設定は常に 0x0 です。 RDID ( デバイス ID 読み取り ) 命令 この命令は、JEDEC 割り当てのメーカー ID とデバイスの製品 ID を SPI 周波数最大 40MHz で読み取るために使用されます。 この命令は、バス上のデバイスを識別するためにも使用するこ とができます。CS が LOW になった後、nvSRAM の SI ピン経 由でRDIDのオペレーションコードをシフトすることによって、 RDID 命令を発行することができます。この後、nvSRAM が SO ピンを介してデバイス ID の 4 バイトをシフトアウトします。 図 27. RDID 命令 CS 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 SCK Op-Code SI 1 0 0 1 1 1 1 1 Byte - 4 SO HI-Z Byte - 3 Byte - 2 Byte - 1 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB 4-Byte Device ID Document Number: 001-87276 Rev. ** Page 19 of 42 CY14C101PA CY14B101PA CY14E101PA FAST_RDID ( 高速デバイス ID 読み取り ) 命令 FAST_READ 命令により、SPI 周波数 40MHz 以上および最大 104MHz ( 最大 ) までで、JEDEC 割り当てのメーカー ID と製品 ID を読み取ることができます。CS が LOW になった後、nvSRAM の SI ピン経由で FAST_RDID のオペレーションコードをシフトし、 その後にダミーバイトが続くことで FAST_RDID 命令を発行することができます。この後、nvSRAM が SO ピンを介してデバイス ID の 4 バイトをシフトアウトします。 図 28. FAST_RDID 命令 CS 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 SCK Op-Code SI 1 0 0 1 1 Dummy Byte 0 0 1 X X X X X X X X Byte - 4 SO HI-Z Byte - 3 Byte - 2 Byte - 1 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB 4-Byte Device ID HOLD ピン動作 Document Number: 001-87276 Rev. ** CS SCK ~ ~ ~ ~ HOLD ピンはシリアル通信を一時停止するために使用されま す。デバイスが選択されていて、シリアルシーケンスが進行中 の場合、HOLD は現在進行中のシリアルシーケンスをリセット することなく、マスタデバイスでシリアル通信を一時停止する ために使用されます。一時停止するには、SCK ピンが LOW の 時に HOLD ピンが LOW に下げる必要があります。シリアル通 信を再開するには、SCK ピンが LOW の時に HOLD ピンを HIGH にする必要があります (SCK は HOLD 中トグルする場合があり ます )。デバイスのシリアル通信が一時停止している間、SI ピ ンへの入力は無視され、SO ピンはハイインピーダンス状態と なります。 このピンは、シリアル通信をリセットすることなく、HOLD ピ ンを LOW にすることによってシリアル通信を一時停止するた め、 およびSPIスレーブを選択解除することによって他のスレー ブデバイスとの通信を確立するために、CS ピンとともにマスタ によって使用されます。デバイスが選択され、HOLD ピンが HIGH に設定された時点で、通信を再開することができます。 図 29. HOLD 動作 HOLD SO Page 20 of 42 CY14C101PA CY14B101PA CY14E101PA リアル タイム クロック nvTIME の動作 CY14X101PA には、クロック、アラーム、ウォッチドッグ、割 り込み、および制御機能を含む内部レジスタがあります。RTC レジスタは nvSRAM からの独立したアドレス空間を占有し、レ ジスタアドレス0x00∼0x0Fの読み取り RTCレジスタおよび書 き込み RTC レジスタのシーケンスを介してアクセスできます。 時間保持レジスタの内部ダブルバッファは、読み取りまたは書 き込みオペレーション中の過渡的な内部クロックデータへのア クセスを防ぎます。またダブル バッファリングは、外部からク ロック データにアクセスする際、通常のタイミング カウント の中断させず、クロック精度の劣化を回避します。クロックお よびアラーム レジスタは BCD 形式でデータをストアします。 クロックの動作 クロックレジスタは、1 秒単位で 9,999 年までの時間を維持し ます。時刻は任意のカレンダー時間に設定することができ、ク ロックは曜日と月の日、うるう年、世紀の遷移を自動的に刻み ます。クロック機能には 8 つの専用レジスタがあります。これ は書き込みサイクルで時間を設定し、読み取りサイクルで時間 を読み取ります。これらのレジスタには BCD 形式で時間が含 まれます。「0」として定義されたビットは、現在使用されてお らず、将来使用するために予約されています。 クロックの読み込み ダブルバッファ RTC レジスタの構造は、クロックから不正な データを読み取る可能性を減らします。遷移におけるデータの 読み取りを防止するために、CY14X101PA 時間保持レジスタの 内部更新は、読み取りクロックデータの前に、読み取りビット 「R」( フラグレジスタ − 0x00) が「1」に設定されると停止さ れます。レジスタの更新停止は、クロックの精度に影響を与え ません。 RTC デバイスの読み取りシーケンスが開始されると、ユーザー の時間保持レジスタの更新が停止され、 「0」が読み取りビット 「R」( フラグレジスタの 0x00) に書き込まれるまで再開されま せん。読み取りシーケンスの終了後、すべての RTC レジスタ が、20ms 以内に同時に更新されます。 クロックの時刻設定 書き込みビット「W」( フラグレジスタ− 0x00) が「1」に設定 されると、RTC デバイスへの書き込みアクセスが時間保持レジ スタの更新を停止し、時間の設定を可能にします。次に、正し い曜日、日付、および時間がレジスタに書き込まれます。正し い形式は、24 時間 BCD 形式です。書き込まれた時間は、「基 準時刻」と呼ばれます。この値は、不揮発性レジスタに格納さ れ、現在の時刻の計算に使用されます。 「0」が書き込まれて書 き込みビット「W」がクリアされると、クロックが通常のオペ レーションを再開した後、時間保持レジスタの値は実際のク ロックカウンタに転送されます。 時間保持レジスタに書き込まれた時間が正しい BCD 形式でな い場合は、RTC レジスタの各無効ニブルは、RTC が通常のオ ペレーションを再開した後で、0x0 にロールオーバーする前に、 0xF までカウントを継続します。 注 「W」ビットが「0」に設定された後、時間保持、アラーム、 校正、および割り込みレジスタに書き込まれる値は、tRTCp 時間 で RTC 時間保持カウンタに転送されます。これらのカウンタ の値は、ソフトウェア / ハードウェア STORE または AutoStore オペレーションを開始することにより、不揮発性メモリに保存 する必要があります。AutoStore をディスエーブルにしたモー ドでは、変更が正しく記録されるよう、RTC レジスタへの書き Document Number: 001-87276 Rev. ** 込みを行いながら、tRTCp 時間の後に STORE オペレーションを 実行してください。 バックアップ電源 CY14X101PA の RTC は、永続的電源供給オペレーション用に 設計されています。用途に応じバックアップ電源にコンデンサ かバッテリを選択します。これにより VRTCcap または VRTCbat ピンを使用します。主電源が供給されている時、V CC が異常に なり、VSWITCH を下回ると、デバイスは電源をバックアップ電 源に切り替えます。 クロック発振器の消費電流は非常に小さいため、バックアップ 電源によるバックアップ時間が長くなります。主電源を喪失し た状態のクロックオペレーションにかかわらず、nvSRAM に格 納されたデータは電源が失われたときに不揮発性素子に格納さ れるため、データが失われることはありません。 バックアップオペレーション中に、CY14X101PA は室温で 0.45 µA( 代表値 ) を消費します。ユーザは、用途に応じてコン デンサやバッテリの値を選択する必要があります。 最大電流仕様に基づくバックアップ時間の値が、以下の表 8 に 示されています。公称バックアップ時間は約 2 倍長くなります。 表 8. RTC のバックアップ時間 コンデンサの値 0.1F 0.47F 1.0F バックアップ時間 (CY14B101PA) 60 時間 12 日 25 日 コンデンサを使用すると、システムの電源が投入されるたびに バックアップ電源が充電されるという明白な利点があります。 バッテリを使用する場合は、3V リチウムバッテリをお勧めしま す。CY14X101PA は、主電源が取り去られた場合に、バッテリ からのみ電流を受けます。ただし、バッテリは、CY14X101PA によって常に充電されるわけではありません。 バッテリ容量は、 システムのライフサイクルを通して、必要なダウンタイムの合 計予想時間を考慮して選択する必要があります。 発振器の起動と停止 0x08 制御にある校正レジスタの OSCEN ビットが、発振器のイ ネーブルまたはディスエーブルを制御します。このビットは不 揮発性であり、 「イネーブル状態」(「0」に設定されている ) で お客様に出荷されます。システムが保存状態にある場合にバッ テリを保たせるには、OSCEN を「1」に設定する必要がありま す。これにより発振回路が停止し、バッテリ寿命が延長されま す。OSCEN ビットがディスエーブルからイネーブルになる場 合は、発振器が開始されるのに約 1 秒（最大 2 秒）かかります。 システムの電源がオフである時にバックアップ電源の電圧 (VRTCcap または VRTCbat) がそれぞれの最小レベルを下回ると、 発振器が動作しなくなることがあります。CY14X101PA には、 システム電源が回復された時に、発振器の異常を検出する能力 があります。これは、アドレス 0x00 にあるフラグレジスタの 発振器異常フラグ (OSCF) に記録されます。デバイスに電流が 供給されている (VCC が VSWITCH を上回る ) 場合、OSCEN ビッ トがチェックされ、 「イネーブル」状態であることが確認されま す。OSCEN ビットがイネーブルになっていて、発振器が最初 の 5ms 以内に起動しない場合は、OSCF ビットが「1」に設定 されます。システムはこの条件を点検し、フラグをクリアする ために「0」を書き込む必要があります。 OSCF フラグビットを設定することに加え、時間レジスタが 「基準時刻」にリセットされることに注意してください。この時 間は、時間保持レジスタに書き込まれる最後の値です。制御ま Page 21 of 42 CY14C101PA CY14B101PA CY14E101PA たは校正レジスタと OSCEN ビットは、 「発振器異常」コンディ ションによる影響は受けません。 OSCF の値は、時間レジスタが最初に書き込まれた際に、 「0」 にリセットする必要があります。これは、システムが最初に電 源を投入された時に設定されている可能性があり、このビット の状態を初期化します。 OSCF をリセットするには、書き込みビット「W」( フラグレ ジスタ − 0x00) を「1」に設定し、フラグレジスタへの書き込 みをイネーブルにします。書き込みをディスエーブルにするに は、OSCF に「0」を書き込み、書き込みビットを「0」にリ セットします。 クロックの校正 RTC は 32.768kHz の公称周波数を持つクオーツ水晶によって 駆動されます。クロックの精度は、水晶と校正の品質に依存し ます。市場で入手可能な水晶は、通常、+ 20 ppm ∼ + 35 ppm の誤差を持ちます。ただし、CY14X101PA は 25°C で +1/–2ppm まで精度を向上させる校正回路を採用しています。これは、月 当たり +2.5 ∼ –5 秒の誤差を意味します。 校正回路は、この精度を達成するため、発振器分周回路からカ ウントを加算または減算します。抑制 ( 減算、マイナス校正 ) または分割 ( 加算、プラス校正 ) されるパルス数は、0x08 にあ る校正レジスタの 5 つの校正ビットに格納された値によりま す。校正ビットは、校正レジスタの 5 つの下位ビットを占有し ます。これらのビットは、バイナリ形式で「0」と 31 間の任意 の値を表すために設定されます。ビット D5 は符号ビットで、 「1」がプラス校正、 「0」がマイナス校正を示します。カウント を加算するとクロックが速くなり、減算するとクロックが遅く なります。二進数の「1」がレジスタにロードされると、符号 に応じて、発振器の誤差に 4.068 または -2.034 ppm のオフセッ ト調整を行います。 校正は、64 分サイクル内で発生します。サイクルの最初の 62 分は、毎分 1 回、128 の発振器サイクルで 1 秒短縮されるか、 256 の発振器サイクルで 1 秒長くなります。二進数の「1」が レジスタにロードされると、64 分サイクルの最初の 2 分のみが 変更されます。二進数の 6 がロードされると、最初の 12 が影 響を受け、同じパターンが続きます。したがって、各校正の手 順は、実際の 125,829,120 回発振器サイクルごとに、512 を加 算または 256 を減算する効果があります。これは、校正レジス タの校正ステップごとに、4.068 または -2.034ppm の調整を行 うことを意味します。 必要な校正を決定するには、フラグレジスタ (0x00) の CAL ビッ トを「1」に設定する必要があります。これは、512Hz の公称 周波数で INT ピンをトグルします。512Hz から測定される任意 の偏差は、必要な補正の程度と方向を示します。たとえば、 512.01024Hz の読み込みは +20ppm の誤差を示します。した がって、-10（001010b）の 10 進値を校正レジスタにロードし、 この誤差を相殺する必要があります。 注 校正レジスタを設定または変更しても、テスト出力周波数に は影響しません。 CAL をリセットするには、書き込みビット「W」( フラグレジ スタ − 0x00) を「1」に設定し、フラグレジスタへの書き込み をイネーブルにします。CAL に値を書き込み、次に書き込み ビットを「0」にリセットし、書き込みをディスエーブルにし ます。 アラーム アラーム機能は、ユーザーがプログラムしたアラームの時間と 日付 ( レジスタ 0x01–5 に格納されている ) の値を、該当する曜 日と日付の値と比較します。一致すると、アラーム内部フラグ Document Number: 001-87276 Rev. ** (AF) が設定され、アラーム割り込みイネーブル (AIE) ビットが 設定されている場合は、割り込みが INT ピンで生成されます。 日付、時間、分、秒という、4 つのアラーム一致フィールドが あります。これらの各フィールドは、フィールドがアラーム一 致ロジックで使用されているかどうかを判断するために使用さ れる一致ビットを持ちます。一致ビットが「0」に設定されて いる場合は、対応するフィールドが一致プロセスで使用されて いることを示します。一致ビットに応じて、アラームは、月に 一度など特定の頻度で発生します。最小頻度は、毎分 1 回です。 一致ビットを選択しない（すべて 1）場合は、一致が必要とさ れないため、アラームがディスエーブルになることを示します。 すべての一致ビット（すべて 0）を選択すると、正確な時間と 日付の一致が発生します。 アラームイベントを検出するには、AF フラグを読み込むまた は INT ピンを監視するという 2 つの方法を使用します。0x00 に あるフラグレジスタの AF フラグは、日付や時間の一致が発生 したことを示します。一致が発生すると、AF ビットが「1」に 設定されます。フラグ レジスタを読み込むと、アラーム フラ グビット（および他のすべて）がクリアされます。ハードウェ ア割り込みピンも、アラーム イベントを検出するために使用さ れることがあります。 これを設定するには、書き込みビット「W」( フラグレジスタ − 0x00) を「1」に設定し、アラームレジスタへの書き込みを イネーブルにします。アラームの値を書き込んだ後、 「W」ビッ トを「0」にクリアし、効力を発します。 注 CY14X101PA は、アラームフラグと割り込みを適切にオペ レーションするため、アラーム一致ビット ( アラーム秒レジス タ0x02のビット「D7」)を数秒間「0」に設定する必要があります。 ウォッチドッグタイマ ウォッチドッグ タイマは、水晶発振器から派生した 32Hz のク ロック（31.25ms）を使用する、フリーラン ダウン カウンタで す。発振器は、関数へのウォッチドッグとして実行する必要が あります。ウォッチドッグ タイマ レジスタにロードされた値 からカウント ダウンを開始します。 タイマは、ロード可能なレジスタとフリーランカウンタで構成 されています。パワーアップ時に、レジスタ 0x07 のウォッチ ドッグタイムアウト値が、カウンタのロードレジスタにロード されます。カウントは、ウォッチドッグストローブ (WDS) ビッ トが「1」に設定されるたびに、ロード可能な値からのパワー アップと再起動を開始します。カウンタは、 「0」のピン値と比 較されます。カウンタがこの値に達すると、内部フラグとオプ ションの割り込み出力が発生します。カウンタが「0」に到達 する前に WDS ビットを「1」に設定することにより、割り込み タイムアウトを防ぐことができます。これにより、カウンタに ウォッチドッグ タイムアウト値がリロードされ、再起動されま す。カウンタがピンの値に達する前に WDS ビットを設定する 限り、割り込みとウォッチドッグ タイマフラグは発生しませ ん。 ウォッチドッグ書き込みビットを「0」に設定することで、新 しいタイムアウト値が書き込まれます。WDW が「0」である場 合、ウォッチドッグタイムアウト値ビット D5-D0 への新しい値 の書き込みが有効になり、タイムアウト値が変更されます。 WDW が「1」である場合、D5-D0 ビットへの書き込みは無視 されます。WDW 機能は、ウォッチドッグタイマの値が変更さ れることを考慮せずに、WDS ビットを設定できるようにしま す。ウォッチドッグ タイマの論理 ダイヤグラムを、23 ページ の 図 30 に示します。ウォッチドッグタイムアウト値を「0」に 設定すると、ウォッチドッグ機能がディスエーブルになること に注意してください。 Page 22 of 42 CY14C101PA CY14B101PA CY14E101PA ウォッチドッグ タイマの出力は、ウォッチドッグがタイムアウ トまで許可されている場合に設定されるフラグビット WDF で す。割り込みレジスタのウォッチドッグ割り込み有効 (WIE) ビットが設定されている場合は、INT ピンのハードウェア割り 込みも、ウォッチドッグタイムアウトで生成されます。フラグ およびハードウェア割り込みは、ユーザーがフラグレジスタを 読み込んだ時に両方クリアされます。 . 図 30. ウォッチドッグ タイマ ブロックダイヤグラム Clock Divider Oscillator 32.768 KHz 1 Hz Zero Compare WDF Load Register WDS D Q WDW Q write to Watchdog Register CY14X101PA は、バックアップ電源 ( バッテリまたはコンデン サバックアップ ) 障害を検出するバックアップ電源監視システ ムを提供します。バックアップ電源に障害が発生した場合、次 のパワーアップでバックアップ電源障害フラグ (BPF) が発行さ れます。バックアップ電圧が VBAKFAIL よりも下がった場合に、 BPF フラグが設定されます。RTC がバックアップモードで実行 中である際もバックアップ電源が監視されます。バックアップ モード中に検出された低電圧は、BPF フラグを通してフラグが 立てられます。BPFがデータを保持することができるのは、バッ クアップ電圧の定義された低レベルまでです (VDR)。 割り込み 32 Hz Counter バックアップ電源モニタ Watchdog Register プログラマブル方形波ジェネレータ 方形波ジェネレータブロックは、デバイスの INT ピンに所望の 周波数を生成するために水晶出力を使用します。出力周波数は、 以下のいずれかになるようにプログラムすることができます。 1. 1Hz 2. 512Hz 3. 4096Hz 4. 32768Hz デバイスがバックアップ電源で実行されている時は、方形波出 力は生成されません。 電源モニタ CY14X101PA は、電源異常割り込み機能による電力管理機能を 提供します。また、クロック用のバックアップ電源への内部ス イッチを制御し、低 VCC アクセスからメモリを保護します。電 源モニタは、VCC 電圧を VSWITCH しきい値と比較する、内部バ ンド ギャップ参照回路に基づきます。 4 ページの AutoStore 処理 で説明したように、VCC が電源を喪 失した際に V SWITCH に達すると、データ STORE オペレーショ ンが、SRAM から不揮発性素子に対して開始され、最後の SRAM データ状態を確保します。また、電源が VCC からバックアップ 電源（バッテリまたはコンデンサ）に切り替えられ、RTC 発振 器を処理します。 バックアップ 電源から動作している場合、nvSRAM との読み込 みおよび書き込みオペレーションが抑制され、RTC 機能が利用 できなくなります。RTC クロックは、バックグラウンドで処理 を継続します。更新された RTC 時間保持レジスタは、VCC が 回復された後で利用で きる よう にな りま す ( 35 ページの AutoStore またはパワーアップ RECALL を参照 )。 Document Number: 001-87276 Rev. ** CY14X101PA は、フラグレジスタ、割り込みレジスタ、および マイクロコントローラへの割り込み信号を送ることができるロ ジックを持っています。割り込みには、ウォッチドッグ タイ マ、電源モニタ、アラーム タイマという 3 つの潜在的ソースが あります。それぞれ、個別に割り込みレジスタ (0x06) の適切な 設定によって、INT ピンを駆動するために有効にできます。さ らに、ホストプロセッサが割り込みの原因を判別するために使 用するフラグレジスタ (0x00) に、関連するフラグビットがあり ます。INT ピンのドライバは、割り込みが発生したときにその 動作を指定する 2 つのビットを持っています。 割り込みは、両方のフラグが、3 つのソースのいずれかによっ てオンになった場合、および割り込みレジスタで該当する割り 込み有効ビット (「1」に設定 ) がイネーブルになった場合にの み発生します。割り込みソースがアクティブになった後、2 つ のプログラマブルビット、H/L と P/L は、INT ピンで出力ピン ドライバの動作を決定します。これらの 2 ビットは割り込みレ ジスタにあり、INT ピンからレベルまたはパルスモードの出力 を駆動するために使用できます。パルスモードでは、パルス幅 が内部で約 200ms に固定されます。このモードは、ホストマイ クロコントローラをリセットするためのモードです。レベル モードでは、フラグレジスタがユーザーによって読み込まれる まで、ピンはアクティブ極性になります。このモードは、ホス トマイクロコントローラへの割り込みとして使用されます。制 御ビットについては、割り込みレジスタのセクションで説明さ れています。 割り込みは、通常の電源による動作中にのみ生成され、システ ムがバックアップ電源モードで実行されているときにはトリガ されません。 注 CY14X101PA は、電源オン RECALL シーケンスが完了した 後でのみ有効な割り込みを生成します。INT ピンの全イベント は、パワーアップ後、tFA 中は無視される必要があります。 割り込みレジスタ ウォッチドッグ割り込みの有効化（WIE）：「1」に設定すると、 ウォッチドッグ タイマは、ウォッチドッグ タイムアウトが発 生した際に INT ピンと内部フラグを駆動します。WIE を「0」 に設定すると、ウォッチドッグ タイマは、フラグ レジスタの WDF フラグにのみ影響します。 アラーム割り込み有効 (AIE)：「1」に設定すると、アラームの 一致により、INT ピンと内部フラグが駆動されます。AIE を「0」 に設定すると、アラームの一致は、フラグ レジスタの AF フラ グにのみ影響します。 電源異常割り込み有効 (PFE)： 「1」に設定すると、電源異常 モニ タにより、ピンと内部フラグが駆動されます。PFE を「0」に設 定すると、電源異常 モニタは、フラグ レジスタの PF フラグにの み影響します。 Page 23 of 42 CY14C101PA CY14B101PA CY14E101PA 方形波有効 (SQWE)：「1」に設定されると、プログラマブル周 波数の方形波が INT ピンに生成されます。周波数は割り込みレ ジスタの SQ1 と SQ0 ビットによって決定されます。このビッ トは不揮発性であり、パワーサイクルに耐えます。SQWE ビッ トは他すべての割り込みよりも優先されます。しかし、CAL ビットは方形波ジェネレータよりも優先されます。このビット のデフォルトは工場出荷時に「0」に設定されています。 HIGH/LOW (H/L)：「1」に設定すると、INT ピンがアクティブ HIGH になり、ドライバ モードがプッシュ プルになります。INT ピンは、V CC が VSWITCH を上回る場合にのみ HIGH を駆動し ます。 「0」に設定すると、INT ピンがアクティブ LOW になり、 ドライバ モードがオープン ドレインになります。アクティブ LOW モードで割り込みを使用している間、INT ピンは、10 k 抵 抗で Vcc にプルアップする必要があります。 パルス / レベル (P/L)：「1」に設定し、割り込みが発生すると、 INT ピンが約 200 ms 間駆動されます。P/L が「0」に設定され ると、INT ピンは、フラグ レジスタが読み込まれるまで、HIGH または LOW（H/L により決定される）に駆動されます。 SQ1 および SQ0。SQWE ビットが「1」に設定されている時、 これらのビットは INT ピン出力で方形波の周波数を固定するた めに一緒に使用されます。これらのビットは不揮発性であり、 パワーサイクルに耐えます。次の表に示されているように、出 力周波数が決定されます。 表 9. SQW 出力選択 SQ1 0 SQ0 0 周波数 1Hz 備考 0 1 512Hz 校正に便利 1 0 4096Hz 4kHz クロック出力 1 1 32768Hz 発振器出力周波数 1Hz 信号 します。レジスタが読み込まれる際には、すべてのフラグがク リアされることに注意してください。INT ピンがレベル モード にプログラムされている場合、条件はクリアされ、INT ピンは 非アクティブ状態に戻ります。ピンがパルスモードにプログラ ムされている場合、フラグの読み取りによってもフラグとピン がクリアされます。フラグ レジスタが読み込まれると、パルス は、その指定された期間を完了しません。INT ピンがホストの リセットとして使用されている場合は、フラグ レジスタはリ セット時に読み込まれません。 以下は INT ピンの状態をまとめた表です。 表 10. INT ピンの状態 INT ピン出力 X WIE/AIE/ PFE X 0 1 X 方形波出力 0 0 1 0 0 0 アラーム HI-Z CAL SQWE 1 512Hz フラグ レジスタ フラグ レジスタには、3 つのフラグ ビットがあります。これら は、割り込みを生成するために使用することができる WDF、 AF、および PF です。これらのフラグは、ウォッチドッグタイ ムアウト、アラーム一致、または電源異常モニタによってそれ ぞれ設定されます。フラグが設定される際、プロセッサは、こ のレジスタをポーリングすること、または割り込みをイネーブ ルにすることができます。これらのフラグは、レジスタが読み 込まれると自動的にリセットされます。フラグレジスタは、パ ワーアップ時に値 0x00 を使って自動的にロードされます (OSCFビットを除く。21ページの 発振器の起動と停止を参照)。 イネーブルな割り込みソースが INT ピンをアクティブ化する と、外部ホストはレジスタのフラグを読み込んで、原因を特定 Document Number: 001-87276 Rev. ** Page 24 of 42 CY14C101PA CY14B101PA CY14E101PA 図 31. RTC の推奨コンポーネント構成 [3] 推奨値 Y1 = 32.768 kHz (12.5 pF) C1 = 12 pF C2 = 69 pF Xout C1 Y1 Xin C2 注 : C1 と C2 の推奨値はボード トレース静 電容量を含みます。 図 32. 割り込みブロック ダイヤグラム WIE Watchdog Timer WDF Power Monitor PFE PF AIE P/L 512 Hz Clock AF Pin Driver Mux Clock Alarm Square Wave HI-Z Control SEL Line VCC INT H/L VSS WDF - ウォッチドッグ タイマ フラグ WIE - ウォッチドッグ割り込み PF - 電源異常 フラグ PFE - 電源異常 イネーブル AF - アラーム フラグ AIE - アラーム割り込みイネーブル P/L - パルス レベル H/L - HIGH/LOW SQWE - 方形波イネーブル SQWE Priority CAL Encoder WIE/PIE/ AIE 注 3. nvSRAMRTC の設計ガイドラインおよびベストプラクティスについては、アプリケーションノート AN61546 を参照してください。 Document Number: 001-87276 Rev. ** Page 25 of 42 CY14C101PA CY14B101PA CY14E101PA 表 11. RTC レジスタマップ [4、5] レジスタ BCD 形式のデータ D7 0x0F D6 D5 年 (10 年の位 ) 0 0 0x0E 0 0x0D 0 0 0x0C 0 0 0x0B 0 0 0x0A 0 D4 D3 D2 D1 月 (10ヶ 月の位 ) 日 (10 日の位 ) 0 0 D0 年 年：00–99 月 月：01–12 日 (1 日の位 ) 0 今月の日：01–31 曜日：01–07 曜日 時間 (10 時間の位 ) 分 (10 分の位 ) 機能 / 範囲 時間 時間：00–23 分 (1 分の位 ) 分：00–59 秒 秒 : 00–59 校正 (00000) 校正値 [6] 0x09 0 0x08 OSCEN (0) 0x07 WDS (0) WDW (0) 0x06 WIE (0) AIE (0) 0x05 M (1) 0 アラーム日 (10 日の位 ) アラーム日 (1 日の位 ) アラーム、今月の日：01–31 0x04 M (1) 0 アラーム時間 (10 時間の位 ) アラーム時間 (1 時間の位 ) アラーム時間：00–23 0x03 M (1) アラーム分 (10 分の位 ) アラーム分 (1 分の位 ) アラーム分：00–59 0x02 M (1) アラーム秒 (10 秒の位 ) アラーム、秒 アラーム、秒 00–59 WDF 世紀（10 世紀の位） AF PF OSCF [7] 0x01 0x00 0 秒 (10 秒の位 ) Cal sign (0) ウォッチドッグ [6] WDT (000000) PFE (0) SQWE (0) H/L (1) BPF [7] P/L (0) SQ1 (0) 世紀（1 世紀の位） CAL (0) W (0) SQ0 (0) 割り込み [6] 世紀：00–99 R (0) フラグ [6] 注 4. （）は、工場出荷時の値を示します。 5. RTC レジスタの未使用ビットは後の使用のために予約されており、「0」に設定されている必要があります。 6. これは、バイナリ値ではなく、BCD 値です。 7. ユーザーが OSCF と BPF フラグビットをリセットする場合は、フラグレジスタは、tRTCp 時間の後に更新されます。 Document Number: 001-87276 Rev. ** Page 26 of 42 CY14C101PA CY14B101PA CY14E101PA 表 12. レジスタ マップ詳細 時間管理 - 年 D7 D6 D5 D4 D3 D2 年 (10 年の位 ) 0x0F D1 D0 年 年の下位 2 桁の BCD 桁が含まれています。下位ニブル（4 ビット）には、年の値が含まれています。上位ニブル （4 ビット）には、10 単位の年の値が含まれます。各ニブルは 0 から 9 までになります。レジスタの範囲は 0 から 99 です。 時間管理 - 月 0x0E D7 0 D6 0 D5 0 D4 D3 D2 月 (10ヶ月の 位) D1 D0 月 月の BCD 桁が含まれています。下位ニブル（4 ビット）は、下位桁が含まれており、0 から 9 までで動作します。 上位ニブル（1 ビット）は、上位桁が含まれており、0 から 1 で動作します。レジスタの範囲は 1 から 12 です。 時間管理 - 日 0x0D D7 0 D6 0 D5 D4 D3 日 (10 日の位 ) D2 D1 D0 日 (1 日の位 ) 今月の日の BCD 桁が含まれています。下位ニブル（4 ビット）は、下位桁が含まれており、0 から 9 までで動作し ます。上位ニブル（2 ビット）は、上位桁が含まれており、0 から 3 で動作します。レジスタの範囲は 1 から 31 で す。うるう年は自動的に調整されます。 時間管理 - 曜日 0x0C D7 0 D6 0 D5 0 D4 0 D3 0 D2 D1 D0 曜日 下位ニブル（3 ビット）は、曜日に関連する値が含まれます。曜日は、1 から 7 までカウントしてから 1 に戻るリン グ カウンタです。曜日は日付と統合されていないため、ユーザが、曜日の値に意味を割り当てる必要があります。 時間管理 - 時間 0x0B D7 0 D6 0 D5 D4 D3 D2 時間 (10 時間の位 ) D1 D0 時間 24 時間形式で時間の BCD 値が含まれます。下位ニブル（4 ビット）は、下位桁が含まれており、0 から 9 までで動 作します。上位ニブル（2 ビット）は、上位桁が含まれており、0 から 2 で動作します。レジスタの範囲は 0 から 23 です。 時間管理 - 分 0x0A D7 0 D6 D5 D4 D3 分 (10 分の位 ) D2 D1 D0 分 (1 分の位 ) 分の BCD 値が含まれます。下位ニブル（4 ビット）は、下位桁が含まれており、0 から 9 までで動作します。上位 ニブル（3 ビット）は、分の上位の桁が含まれており、0 から 5 で動作します。レジスタの範囲は 0 から 59 です。 時間管理 - 秒 0x09 D7 0 D6 D5 D4 D3 D2 秒 (10 秒の位 ) D1 D0 秒 秒の BCD 値が含まれます。下位ニブル（4 ビット）は、下位桁が含まれており、0 から 9 までで動作します。上位 ニブル（3 ビット）は、上位桁が含まれており、0 から 5 で動作します。レジスタの範囲は 0 から 59 です。 校正 / 制御 0X08 OSCEN 校正符号 校正 D7 OSCEN D6 0 D5 D4 校正符号 D3 D2 D1 D0 校正 発振器有効。「1」にセットすると、発振器を停止させます。 「0」にクリアすると、発振器を起動します。発振器を 停止させると、保存中にバッテリやコンデンサの電力を節約できます。 タイムベースへの加算（1）またはタイムベースからの減算（0）として校正を適用するかどうかを決定します。 これらの 5 ビットは、クロックの校正を制御します。 Document Number: 001-87276 Rev. ** Page 27 of 42 CY14C101PA CY14B101PA CY14E101PA 表 12. レジスタ マップ詳細 ( つづき ) ウォッチドッグタイマ 0x07 D7 WDS D6 WDW D5 D4 D3 D2 D1 D0 WDT WDS ウォッチドッグストローブ。このビットを「1」にセットすると、ウォッチドッグ タイマが再起動されます。この ビットを「0」にクリアしても何の影響もありません。ウォッチドッグ タイマをリセットした後、ビットは自動的 にクリアされます。WDS ビットは書き込み専用です。これを読み込むと常に「0」が返されます。 WDW ウォッチドッグ書き込み有効。このビットを「1」に設定すると、ウォッチドッグタイムアウト値 (D5-D0) への全書 き込みがディスエーブルになります。これにより、ユーザーはタイムアウト値を変更することなく、ウォッチドッ グストローブのビットを設定できるようにします。このビットを「0」にクリアすると、次の書き込みサイクルが完 了した際に、ビット D5-D0 がウォッチドッグに書き込まれます。この関数の詳細は、22 ページの ウォッチドッグ タイマに説明されています 。 WDT ウォッチドッグタイムアウトの選択。ウォッチドッグ タイマの間隔は、このレジスタの 6 ビットの値によって選択 されます。それは、32Hz カウント（31.25ms）の乗数を表します。タイムアウト値の範囲は、31.25ms(「1」の設 定 ) から 2 秒 (3FH の設定 ) です。ウォッチドッグタイマレジスタを「0」にクリアすると、タイマがディスエーブ ルになります。WDW ビットが前のサイクルで 0 に設定されている場合にのみ、これらのビットを書き込むことが できます。 割り込みステータス / 制御 0x06 D7 WIE D6 AIE D5 PFE D4 SQWE D3 H/L D2 P/L D1 SQ1 D0 SQ0 WIE ウォッチドッグ割り込み有効。 「1」にセットし、ウォッチドッグ タイムアウトが発生すると、ウォッチドッグ タイ マが INT ピンと WDF フラグを駆動します。 「0」にクリアすると、ウォッチドッグ タイムアウトは、WDF フラグに のみ影響を与えます。 AIE アラーム割り込み有効。「1」にセットすると、アラームの一致により、INT ピンと AF フラグが駆動されます。「0」 にクリアすると、アラームの一致は、AF フラグにのみ影響します。 PFE 電源異常有効。「1」に設定すると、アラームの一致により、INT ピンと PF フラグが駆動されます。「0」にクリア すると、電源異常 モニタは、PF フラグにのみ影響します。 SQWE 方形波有効。「1」に設定すると、方形波は、SQ1 と SQ0 ビットを使用してプログラムされた周波数で INT ピンに 駆動されます。方形波出力は割り込みロジックよりも優先されます。SQWE ビットが「1」に設定されている場合、 エネーブルな割り込みソースがアクティブになった時に、該当するフラグのみが立てられ、INT ピンは方形波の駆 動を継続します。 H/L HIGH/LOW。「1」にセットすると、INT ピンはアクティブ HIGH に駆動されます。「0」に設定すると、INT ピンは オープンドレインで、アクティブ LOW となります。 P/L パルス / レベル。「1」に設定すると、INT ピンは約 200ms 間、割り込みソースによってアクティブに駆動されます (H/L により決定される )。「0」にクリアすると、INT ピンはフラグレジスタが読み込まれるまで、アクティブレベル (H/L により決定される ) に駆動されます。 SQ1、SQ0 SQ1、SQ0。SQWE ビットが「1」に設定されている時、これらのビットは INT ピン出力で方形波の周波数を決定 するために使用されます。以下は、それぞれの組み合わせ (SQ1、SQ0) の周波数出力です。 (0、0) - 1Hz (0、1) - 512Hz (1、0) - 4096Hz (1、1) - 32768Hz アラーム - 日 0x05 D7 M D6 0 D5 D4 D3 アラーム日 (10 日の位 ) D2 D1 D0 アラーム日 (1 日の位 ) 月の日の値とマスク ビットのアラーム値を含め、日の値を選択または選択解除します。 M 一致。このビットを「0」にクリアすると、日の値がアラーム一致で使用されます。このビットを「1」にセットす ると、一致回路が日の値を無視します。 アラーム - 時間 0x04 D7 M D6 0 D5 D4 アラーム時間 (10 時間の位 ) D3 D2 D1 D0 アラーム時間 (1 時間の位 ) 時間の値とマスクビットのアラーム値が含まれ、時間の値を選択または選択解除します。 Document Number: 001-87276 Rev. ** Page 28 of 42 CY14C101PA CY14B101PA CY14E101PA 表 12. レジスタ マップ詳細 ( つづき ) M 一致。このビットを「0」にクリアすると、時間の値がアラーム一致で使用されます。このビットを「1」にセット すると、一致回路が時間の値を無視します。 アラーム - 分 0x03 D7 M D6 D5 D4 D3 アラーム分 (10 分の位 ) D2 D1 D0 アラーム分 (1 分の位 ) 分の値とマスクビットのアラーム値が含まれ、分の値を選択または選択解除します。 M 一致。このビットを「0」にセットすると、分の値がアラーム一致で使用されます。このビットを「1」にセットす ると、一致回路が分の値を無視します。 アラーム ‒ 秒 0x02 D7 M D6 D5 D4 D3 アラーム秒 (10 秒の位 ) D2 D1 D0 アラーム秒 (1 秒の位 ) 秒の値とマスクビットのアラーム値が含まれ、秒の値を選択または選択解除します。 M 一致。このビットを「0」にクリアすると、秒の値がアラーム一致で使用されます。このビットを「1」にセットす ると、一致回路が秒の値を無視します。 時間管理 - 世紀 0x01 D7 D6 D5 D4 D3 世紀（10 世紀の位） D2 D1 D0 世紀（1 世紀の位） 世紀の BCD 値が含まれます。下位ニブルは、下位桁が含まれており、0 から 9 までで動作します。上位ニブルは、 上位桁が含まれており、0 から 9 で動作します。レジスタの範囲は 0 ∼ 99 です。 フラグ 0x00 WDF D7 WDF D6 AF D5 PF D4 OSCF D3 BPF D2 CAL D1 W D0 R ウォッチドッグタイマフラグ。この読み込み専用ビットは、ウォッチドッグ タイマが、ユーザによってリセットさ れずに 0 に到達できるよう、「1」にセットされます。フラグレジスタが読み取られる際、またはパワーアップ時に 「0」にクリアされます。 AF アラームフラグ。この読み取り専用ビットは、時間と日付が一致ビット =0 でアラームレジスタに保存された値と一致 する場合に「1」に設定されます。フラグ レジスタが読み込まれる際、またはパワーアップ入時にクリアされます。 PF 電源異常フラグ。この読み込み専用ビットは、電源異常が、電源異常のしきい値 VSWITCH を下回ると、「1」にセッ トされます。これはフラグレジスタが読み取られる際、クリアされます。 OSCF 発振器異常フラグ。発振器がイネーブルであるのに最初の 5ms 間に起動しない場合、パワーアップ時に「1」に設 定されます。これは、RTC バックアップ電源に異常が発生し、クロックの値が有効でなくなったことを示します。 このビットはパワーサイクルに耐え、チップによって内部的にクリアされません。ユーザがこの条件をチェックし、 フラグをクリアするために「0 」を書き込む必要があります。ユーザが OSCF フラグ ビットをリセットする場合は、 ビットは、tRTCp 時間の後に更新されます。 BPF バックアップ電源異常フラグ。バックアップ電源 ( バッテリまたはコンデンサ ) に障害が発生した場合、パワー アップ時に「1」に設定されます。バックアップ電源への障害発生のコンディションは、指定された最小電圧を下 回った時に決定されます。BPF がデータを保持することができるのは、バックアップ電圧の定義された低レベルま でです (VDR)。このフラグをクリアするには、ユーザーがこのビットをリセットする必要があります。ユーザーが BPF フラグビットをリセットすると、ビットは tRTCp 時間の後に更新されます。 CAL 校正モード。「1」にセットすると、512Hz の方形波が INT ピンに出力されます。「0」にクリアすると、INT ピンが 通常オペレーションを再開します。このビットは SQ0/SQ1 および他の機能よりも優先されます。パワーアップ時 のこのビットのデフォルトは「0」( ディスエーブル ) です。 W 書き込みイネーブル：「W」ビットを「1」にセットすると、RTC レジスタの更新が停止されます。これで、ユーザ が RTC レジスタ、アラーム レジスタ、校正レジスタ、割り込みレジスタ、フラグ レジスタに書き込むことができ るようになります。「W」ビットを「0」にクリアすると、時刻が変わっていた場合に、RTC レジスタの内容が時間 保持カウンタにに転送されます。この転送プロセスは、完了に tRTCP 時間かかります。パワーアップ時のこのビッ トのデフォルトは、0 です。 R 読み取りイネーブル： 「R」ビットを「1」にセットすると、読み込み処理中にクロックデータの更新が実行されな いように、ユーザ RTC レジスタへのクロック更新を停止させます。「R」ビットを「0」にクリアすると、保持レジ スタへのクロックの更新が再開されます。このビットの設定には、「W」ビットを「1」にセットする必要はありま せん。パワーアップ時のこのビットのデフォルトは「0」です。 Document Number: 001-87276 Rev. ** Page 29 of 42 CY14C101PA CY14B101PA CY14E101PA 最大定格 最大定格を超えると、デバイスの寿命が短くなる可能性があり ます。これらのユーザ ガイドラインは未テストです。 保存温度 ..................................................... –65°C ∼ +150°C 最大累積保存時間 周囲の温度 150°C で ................................. 1000 時間 周囲の温度 85°C で ............................................ 20 年 最大接合部温度 ........................................................... 150°C VSS を基準にした VCC の電源電圧 CY14C101PA: .................................... –0.5V ∼ +3.1V CY14B101PA: .................................... –0.5V ∼ +4.1V CY14E101PA: .................................... –0.5V ∼ +7.0V High Z 状態の出力に印加される 電圧 .........................................................–0.5V ∼ VCC+0.5V 入力電圧 ................................................–0.5V ∼ VCC + 0.5V 任意のピンからグランド電荷への 過渡電圧 (< 20ns) ....................................–2.0V ∼ VCC+2.0V パッケージ許容電力損失 （TA = 25°C）................................................................ 1.0W 表面実装はんだ付け 温度 (3 秒 )................................................................. +260°C DC 出力電流 ( 一度に 1 出力、1 秒間 )。....................... 15mA 静電気放電電圧 （MIL-STD-883、メソッド 3015 による）............. > 2001V ラッチアップ電流................................................... > 140mA 動作範囲 デバイス CY14C101PA 範囲 周囲温度 –40°C ∼ +85°C 工業用 VCC 2.4V ∼ 2.6V CY14B101PA 2.7V ∼ 3.6V CY14E101PA 4.5V ∼ 5.5V DC 電気的特性 動作範囲以上 パラメータ VCC ICC1 内容 CY14C101PA 最小値 2.4 標準値 [8] 2.5 最大値 2.6 単位 V CY14B101PA 2.7 3.0 3.6 V CY14E101PA 4.5 5.0 5.5 V CY14C101PA – – 3 mA CY14E101PA – – 4 mA fSCK=104MHz、出力負荷なしで得られた値 (IOUT=0mA) – – 10 mA テスト条件 電源 平均 VCC 電流 fSCK=40MHz、 出力負荷なしで得られた値 （IOUT = 0 mA） CY14B101PA ICC2 STORE 中の平均 VCC 電流 すべての入力は「ドント・ケア」、VCC= 最大 期間 tSTORE の平均電流 – – 3 mA ICC3 平均 VCC 電流 fSCK=1MHz、 VCC=VCC (typ)、25°C すべての入力は CMOS レベル 出力負荷なしで得られた値 (IOUT = 0 mA) – – 1 mA ICC4 AutoStore サイクル中の平 すべての入力は「ドント・ケア」。期間 tSTORE の平均電流 均 V CAP 電流 – – 3 mA ISB VCC スタンバイ電流 CS > (VCC–0.2V)。VIN < 0.2V または > (VCC–0.2V)。「W」ビットを「0」に設定。不 揮発性のサイクルが完了した後のスタンバイ 電流レベル。入力は静止状態。fSCK=0MHz。 – – 250 μA IZZ スリープモード電流 SLEEP 命令が取り込まれた後の tSLEEP 時間。 すべての入力は静的であり、CMOS ロジック レベルで設定。 – – 8 μA 入力漏れ電流 （HSB を除く） –1 – +1 μA 入力漏れ電流 （HSB を除く） –100 – +1 μA IIX[9] 注 8. 標準値は 25 ℃、VCC = V CC(Typ) です 。100% テストされているわけではありません。 9. HSB ピンは、アクティブ HIGH/LOW ドライバの両方がディスエーブルになっている場合に、VOH 2.4V に対して、IOUT=-2μA となります。アクティブ HIGH / LOW ドライバが有効になっている場合は、標準の VOH と VOL がイネーブルになります。この項目は特性付けされていますが、テストされていません。 Document Number: 001-87276 Rev. ** Page 30 of 42 CY14C101PA CY14B101PA CY14E101PA DC 電気的特性 ( つづき ) 動作範囲以上 パラメータ IOZ オフ状態の出力漏れ電流 VIH 入力 HIGH 電圧 内容 最小値 –1 標準値 [8] – 最大値 +1 単位 μA CY14C101PA 1.7 – VCC + 0.5 V CY14B101PA 2.0 – VCC + 0.5 V CY14C101PA Vss–0.5 – 0.7 V CY14B101PA Vss–0.5 – 0.8 V テスト条件 CY14E101PA VIL 入力 LOW 電圧 CY14E101PA VOH 出力 HIGH 電圧 VOL 出力 LOW 電圧 IOUT=–1mA CY14C101PA 2.0 – – V IOUT = –2 mA CY14B101PA 2.4 – – V CY14E101PA VCC–0.4 – – IOUT=2mA CY14C101PA – – 0.4 V CY14B101PA – – 0.4 V CY14C101PA 170 220 270 μF CY14B101PA 42 47 180 μF – – VCC V – – VCC– 0.5 V IOUT = 4 mA CY14E101PA VCAP[10] ストレージ コンデンサ。 VCAP ピンと VSS の間 CY14E101PA VVCAP[11、12] デバイスで駆動された VCAP ピン上の最大電圧 CY14C101PA VCC= 最大 CY14B101PA CY14E101PA データ保持期間および書き換え回数 動作範囲以上 パラメータ DATAR データ保持期間 NVC 不揮発性 STORE オペレーション回数 内容 最小値 20 1,000 単位 年 K 容量 パラメータ 内容 [12] CIN 入力容量 COUT 出力ピン容量 テスト条件 TA=25°C、f=1 MHz、VCC=VCC(typ) 最大値 単位 7 pF 7 pF 注 10. VCAP 最小値は、AutoStore オペレーションを完了するのに十分な電荷があることを保証するものです。VCAP 最大値は、パワーアップ RECALL サイクルの間に VCAP コンデンサが AutoStore 処理を完了するのに必要な電圧まで充電されることを保証するものです。これはパワーアップ直後にパワーダウン サイクルが発生 する場合を考慮しています。したがって、指定した最小値と最大値の範囲内でコンデンサを使用することを常にお勧めします。VCAP オプションの詳細について は、アプリケーション ノート AN43593 を参照してください。 11. VCAP ピン (VVCAP) の最大電圧は、VCAP コンデンサを選択する際に指針として提供されます。動作温度範囲にわたる VCAP コンデンサの定格電圧は、VVCAP 電圧 よりも高くなければなりません。 Document Number: 001-87276 Rev. ** Page 31 of 42 CY14C101PA CY14B101PA CY14E101PA 熱抵抗 パラメータ [13] ΘJA 内容 熱抵抗 （ジャンクションから周囲） ΘJC テスト条件 16 ピン SOIC 単位 テスト条件は、EIA/JESD51 ごとに熱インピーダンスを 測定するための標準的なテスト方法と手順に従う。 56.68 °C/W 32.11 °C/W 熱抵抗 （ジャンクションからケース） AC テストの負荷と波形 図 33. AC テストの負荷と波形 2.5V (CY14C101PA) の場合： 909 Ω 909 Ω 2.5 V 2.5 V R1 R1 トライステート仕様 の場合 出力 出力 R2 1290 Ω 30 pF R2 1290 Ω 5 pF 3V (CY14B101PA) の場合： 577 Ω 577 Ω 3.0 V 3.0 V R1 トライステート仕様 の場合 R1 出力 出力 R2 789 Ω 30 pF R2 789 Ω 5 pF 5V (CY14E101PA) の場合： 963 Ω 963 Ω 5.0 V 5.0 V R1 R1 トライステート 仕様の場合 出力 出力 30 pF R2 512 Ω 5 pF R2 512 Ω AC テスト条件 内容 CY14C101PA 0V ∼ 2.5V CY14B101PA 0V ∼ 3V 入力立ち上がり / 立ち下がり時間 (10% ∼ 90%) < 3ns < 3ns 入力と出力のタイミング参照レベル 1.25V 1.5V 入力パルスレベル CY14E101PA 0V ∼ 3V < 3ns 1.5V 注 13. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87276 Rev. ** Page 32 of 42 CY14C101PA CY14B101PA CY14E101PA RTC 特性 動作範囲以上 パラメータ 内容 VRTCbat RTC バッテリピン電圧 IBAK[15] RTC バックアップ電流 VRTCcap[16] RTC コンデンサピン電圧 tOCS VDR tRTCp 最大値 3.6 単位 V 0.45 µA – – – 0.45 – µA TA （Max） – – 0.60 µA TA （Min） 25°C 1.6 – 3.6 V 1.5 3.0 3.6 V TA （Max） 1.4 – 3.6 V – 1 2 バックアップ障害閾値 1.8 – 2 秒 V BPF のフラグ保持電圧 1.6 – – V 「W」ビットを「0」にクリアし終わった時点からの RTC 処理時間 RBKCHG 標準値 [14] 3.0 TA （Min） 25°C RTC 発振器 発振開始時間 VBAKFAIL 最小値 1.8 RTC バックアップコンデンサ充電電流制限抵抗 – – 1 ms 350 – 850 Ω AC スイッチング特性 動作範囲以上 パラメータ [17] サイプレス パラメータ 内容 Alt. パラ メータ 25MHz (RDRTC 命令 )[18] 最小値 最大値 40MHz 104MHz 単位 最小値 最大値 最小値 最大値 fSCK fSCK クロック周波数、SCK – 25 – 40 – 104 MHz tCL[19] tWL クロックパルス幅 LOW 18 – 11 – 4.5 – ns tCH[19] tWH クロックパルス幅 HIGH 18 – 11 – 4.5 – ns tCS tCE CS HIGH 時間 20 – 20 – 20 – ns tCSS tCES CS セットアップ時間 10 – 10 – 5 – ns tCSH tCEH CS ホールド時間 10 – 10 – 5 – ns tSD tSU データ入力セットアップ時間 5 – 5 – 4 – ns tHD tH データ入力ホールド時間 5 – 5 – 3 – ns tHH tHD HOLD ホールド時間 5 – 5 – 3 – ns tSH tCD HOLD セットアップ時間 5 – 5 – 3 – ns tCO tV 出力有効 – 15 – 9 – 8 ns tHHZ[19] tHLZ[19] tHZ HOLD から出力 HIGH Z まで – 15 – 15 – 8 ns tLZ HOLD から出力 LOW Z まで – 15 – 15 – 8 ns tOH tHO 出力ホールド時間 0 – 0 – 0 – ns tHZCS[19] tDIS 出力ディスエーブル時間 – 25 – 20 – 8 ns 注 14. 標準値は 25 ℃、VCC = VCC(Typ) です 。100% テストされているわけではありません。 15. VCC < VSWITCH の時、電流は VRTCcap か VRTCbat のいずれかから導出されます。 16. VRTCcap > 0.5V である場合、またはコンデンサが VRTCcap ピンに接続されていない場合は、発振器は tOCS 時間に起動されます。バックアップ コンデンサが接続 され、VRTCcap <0.5 V である場合は、発振器の起動のためコンデンサを 0.5 V まで充電することを許可する必要があります。 17. テスト条件は、3 ns 以下の信号遷移時間、VCC /2 のタイミング参照レベル、VCC(typ) への 0 の入力パルス レベル、指定された IOL /IOH の出力負荷、図 33 に示され ている負荷容量を想定しています。 18. RTC オペコードサイクル、アドレスサイクル、およびデータ出力サイクルに適用されます。 19. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87276 Rev. ** Page 33 of 42 CY14C101PA CY14B101PA CY14E101PA スイッチング波形 図 34. 同期データタイミング ( モード 0) tCS CS tCSS tCH tCL tCSH SCK tSD SI tHD VALID IN VALID IN VALID IN tOH tCO SO HI-Z tHZCS HI-Z ~ ~ ~ ~ 図 35. HOLD タイミング CS SCK tHH tHH tSH tSH HOLD tHHZ tHLZ SO Document Number: 001-87276 Rev. ** Page 34 of 42 CY14C101PA CY14B101PA CY14E101PA AutoStore またはパワーアップ RECALL 動作範囲以上 パラメータ 内容 tFA [20] パワーアップ RECALL 期間 tSTORE [21] tDELAY [22] VSWITCH STORE サイクル期間 SRAM 書き込みサイクルを完了するのに許容される時間 低電圧トリガレベル tVCCRISE[23] VHDIS[23] tLZHSB[23] tHHHD[23] tWAKE VCC 立ち上がり時間 HSB 出力ディセーブル電圧 HSB HIGH から nvSRAM がアクティブになるまでの時間 HSB HIGH アクティブ時間 SLEEP モードから nvSRAM がウェイクアップするまでの時間 tSLEEP tSB[23] SLEEP 命令が発行されてからスリープモードに入るまでの時間 CS が HIGH になってからスタンバイモードに入るまでの時間 CY14C101PA CY14B101PA CY14E101PA CY14C101PA CY14B101PA CY14E101PA CY14C101PA CY14B101PA CY14E101PA CY14X101PA 最小値 最大値 – 40 – 20 – 20 – 8 – 25 – 2.35 – 2.65 – 4.40 150 – – 1.9 – 5 – 500 – 40 – 20 – 20 – 8 – 100 単位 ms ms ms ms ns V V V µs V µs ns ms ms ms ms µs スイッチング波形 図 36. AutoStore またはパワーアップ RECALL [24] VCC VSWITCH VHDIS t VCCRISE 21 tHHHD Note tSTORE Note tHHHD 25 Note 21 tSTORE 25 Note HSB OUT tDELAY tLZHSB AutoStore tLZHSB tDELAY POWERUP RECALL tFA tFA Read & Write Inhibited (RWI) POWER-UP RECALL Read & Write BROWN OUT AutoStore POWER-UP RECALL Read & Write POWER DOWN AutoStore 注 20. tFA は、VCC が VSWITCH を越えた時から始まります。 21. SRAM の書き込みが最後の不揮発性サイクル以降に行われていない場合は、AutoStore またはハードウェア STORE は行われません。 22. ハードウェア STORE と AutoStore の開始時に、SRAM の書き込みオペレーションは、tDELAY の間継続できます。 23. これらのパラメータは設計保証であり、テストは行われていません。 24. 読み取りおよび書き込みサイクルは、STORE、RECALL、VCC が VSWITCH 未満である場合は無視されます。 25. パワーアップおよびパワーダウン時に、HSB ピンが外部抵抗を介してプルアップされる場合は、HSB ピンにグリッチが発生します。 Document Number: 001-87276 Rev. ** Page 35 of 42 CY14C101PA CY14B101PA CY14E101PA ソフトウェア制御 STORE/RECALL サイクル 動作範囲以上 パラメータ tRECALL tSS [26, 27] CY14X101PA 内容 単位 最小値 最大値 RECALL 期間 – 600 µs ソフト シーケンス処理時間 – 500 µs スイッチング波形 図 37. ソフトウェア STORE サイクル [27] CS CS 0 1 2 3 4 5 6 7 0 SCK SI 図 38. ソフトウェア RECALL サイクル [27] 1 2 3 4 5 6 7 SCK 0 0 1 1 1 1 0 0 SI 0 1 1 0 0 0 0 0 tRECALL tSTORE HI-Z RWI RDY RDY 図 39. AutoStore イネーブルサイクル 図 40. AutoStore ディスエーブルサイクル CS CS 0 1 2 3 4 5 6 0 7 1 2 3 4 0 1 0 1 1 0 0 SI 1 0 0 0 1 1 6 7 HI-Z RDY 0 0 1 tSS tSS RWI 5 SCK SCK SI HI-Z RWI RWI HI-Z RDY 注 26. これは、ソフトシーケンス コマンドでの処理にかかる時間です。効果的にコマンドを登録するには、VCC 電圧は HIGH でなければなりません。 27. STORE や RECALL といったコマンドは、そのオペレーション完了まで I/O をロックアウトします。これが更にこの時間を増加させます。詳しくは個々のコマン ドを参照してください。 Document Number: 001-87276 Rev. ** Page 36 of 42 CY14C101PA CY14B101PA CY14E101PA ハードウェア STORE サイクル 動作範囲以上 パラメータ tPHSB CY14X101PA 内容 ハードウェア STORE パルス幅 最小値 最大値 15 – 単位 ns スイッチング波形 図 41. ハードウェア STORE サイクル [28] Write Latch set ~ ~ tPHSB HSB (IN) tSTORE tHHHD ~ ~ tDELAY HSB (OUT) tLZHSB RWI tPHSB HSB (IN) HSB pin is driven HIGH to VCC only by Internal 100 K: resistor, HSB driver is disabled SRAM is disabled as long as HSB (IN) is driven LOW. tDELAY RWI ~ ~ HSB (OUT) ~ ~ Write Latch not set 注 28. SRAM の書き込みが最後の不揮発性サイクル以降に行われていない場合は、AutoStore またはハードウェア STORE は行われません。 Document Number: 001-87276 Rev. ** Page 37 of 42 CY14C101PA CY14B101PA CY14E101PA 注文情報 パッケージ ダイヤグラム 51-85022 注文コード CY14B101PA-SFXIT パッケージ タイプ 動作範囲 16 ピン SOIC、40MHz 工業用 CY14B101PA-SFXI これらすべての部品は鉛フリーです。 注文コードの定義 CY 14 B 101 P A - 104 SF X I T オプション： T- テープおよびリール ブランク - 標準 鉛フリー 周波数： ブランク - 40MHz 104 ∼ 104MHz 温度： I - 産業用 (-40°C ∼ 85°C) パッケージ： SF - 16 ピン SOIC ダイ改訂： ブランク - 改訂なし A - 第 1 改訂 P - RTC 付きシリアル (SPI) nvSRAM 容量： 電圧： C - 2.5V B - 3.0V E - 5.0V 101 - 1Mb 14 - nvSRAM サイプレス Document Number: 001-87276 Rev. ** Page 38 of 42 CY14C101PA CY14B101PA CY14E101PA パッケージ ダイヤグラム 図 42. 16 ピン SOIC (0.413 × 0.299 × 0.0932 インチ ) パッケージの外形、51-85022 Document Number: 001-87276 Rev. ** Page 39 of 42 CY14C101PA CY14B101PA CY14E101PA 略語 本書の表記法 内容 測定単位 略語 BCD binary coded decimal、二進化十進表現 CPHA クロック位相 °C 摂氏温度 CPOL クロック極性 F ファラッド CMOS コンプリメンタリー金属酸化膜半導体 Hz ヘルツ CRC cyclic redundancy check（巡回冗長検査） kHz キロヘルツ EEPROM 電気的消去書き込み可能な読み出し専用メモリ kΩ キロオーム EIA electronic industries alliance、米国電子工業会 MHz メガヘルツ I/O 入出力 μA マイクロアンペア JEDEC 半導体技術協会（旧電子機器技術評議会） mA ミリアンペア LSB 最下位ビット μF マイクロファラッド MSB 最上位ビット μs マイクロ秒 nvSRAM 不揮発性静的ランダムアクセスメモリ ms ミリ秒 OSCF 発振器異常フラグ ns ナノ秒 RWI 読み取りおよび書き込み禁止 Ω オーム RTC % ％ RoHS リアル タイム クロック Restriction of Hazardous Substances pF ピコファラッド SNL シリアル番号ロック ppm SPI 100 万分の 1 シリアル ペリフェラル デバイス インタフェース 秒 SONOS シリコン ? 酸化物 ? 窒化物 ? 酸化物半導体 秒 V SOIC 小型外形集積回路 W ワット SRAM スタティック ランダム アクセス メモリ Document Number: 001-87276 Rev. ** 記号 測定単位 ボルト Page 40 of 42 CY14C101PA CY14B101PA CY14E101PA 改訂履歴 ドキュメントのタイトル：CY14C101PA, CY14B101PA, CY14E101PA, リアル タイム クロック付き 1 Mbit（128 K × 8）シリアル（SPI） nvSRAM 文書番号 : 001-87276 改訂 ** ECN No. 3978080 提出日 04/22/2013 Document Number: 001-87276 Rev. ** 変更起源 変更内容 HZEN これは英語版 001-54392 Rev *J を翻訳した日本語版 Rev. ** です。 Page 41 of 42 CY14C101PA CY14B101PA CY14E101PA セールス、ソリューション、および法律情報 ワールドワイドな販売と設計サポート サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま す。お客様の最寄りのオフィスについては、サイプレスのロケーションページをご覧ください。 製品 自動車 クロック & バッファ インタフェース 光 & 電源制御 PSoC Solutions psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 5 cypress.com/go/automotive cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/plc メモリ 光学 & イメージ センサ PSoC cypress.com/go/memory cypress.com/go/image cypress.com/go/psoc タッチセンサ USB コントローラ ワイヤレス /RF cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless Copyright © 2013 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込まれた回 路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレスとの書面に よる合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために使用することを保証するものではなく、また使用することを意図したものでもありません。さらにサ イプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していませ ん。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを 意味します。 PSoC Designer™ 及び Programmable System-on-Chip™ は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有 物です。 全てのソースコード ( ソフトウェア及び / 又はファームウェア ) は Cypress Semiconductor Corporation ( 以下「サイプレス」) が所有し、全世界 ( 米国及びその他の国 ) の特許権保護、米国の著作 権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適 用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムファームウェアを作成する目的に限って、サイプ レスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定 された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。 免責条項：サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定 されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことに よって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプ レス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイ プレスはあらゆる責任を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。 Document Number: 001-87276 Rev. ** Revised April 24, 2013 本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。 Page 42 of 42