CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 64-Kbit (8 K × 8) SPI nvSRAM 64Kbit (8K×8) SPI nvSRAM 特長 元々8K×8として編成された64Kbitの不揮発性 SRAM (nvSRAM) パワーダウン時に AutoStore( 自動的ストア開始 ) するか、 ま たは SPI 命令 ( ソフトウェア STORE) を使用して、量子ト ラップ不揮発性メモリ素子へ STORE。 SRAM への RECALL 処理は、パワーアップ ( パワーアップ RECALL) または SPI 命令 ( ソフトウェア RECALL) による、 RECALL 処理。 パワーダウン時に小容量コンデンサにより、 自動的 STORE 処理 (CY14MX064Q1B を除く )。 高い信頼性 回数に制限のないリード、ライト、RECALL サイクル 量子トラップに対する 100 万回の STORE サイクル データリテンション期間 : 85°C で 20 年 高速のシリアル ペリフェラル インタフェース（SPI） 40MHz のクロック速度の SPI は、ゼロサイクル遅延で書き 込み / 読み取り SPI モード 0（0,0）および SPI モード 3（1,1）をサポート 特別機能への SPI アクセス 不揮発性メモリ STORE/RECALL 8 バイトのシリアル番号 メーカー ID および製品 ID スリープ モード 書き込み保護 書き込み保護ピン（WP）を使ったハードウェアによる保護 書き込みディスエーブル命令を使用したソフトウェアによ る保護 アレイの 1/4、1/2、または全体を対象としたソフトウェア ブロック保護 低消費電力 40MHz 動作で平均 3mA のアクティブ電流 スタンバイモードの平均電流 120μA スリープモードの電流 8μA 業界標準の構成 動作電圧： • CY14MB064Q1B/CY14MB064Q2B: VCC=2.7V ∼ 3.6V • CY14ME064Q1B/CY14ME064Q2B: VCC=4.5V ∼ 5.5V 工業用温度 8 ピン小型外形集積回路 (SOIC) パッケージ RoHS 準拠 機能概要 サイプレスのCY14MX064Qは、シリアルSPIインターフェイスの あるメモリセルごとに不揮発性メモリ素子と64Kbit nvSRAMを 結合しています。このメモリは、8Kワードx8ビットで編成されて います。組み込み不揮発性メモリ素子には、量子トラップテクノ ロジが組み込まれており、世界でも最高レベルの信頼性を誇る不 揮発性メモリを作り上げます。回数に制限のない読み取りと書き 込みをSRAMで可能にする一方、高い信頼性を提供する不揮発性 データ記憶域を量子トラップメモリセルで実現しています。 SRAMから不揮発性メモリ素子へのデータ転送(STORE動作)は、 パワーダウン時に自動的に実行されます(CY14MX064Q1Bを除 く)。起動時には、不揮発性メモリから SRAM にデータが復元さ れます（RECALL 処理）。STORE動作とRECALL動作はいずれも、 SPI 命令を使用してユーザーが開始することもできます。 構成 機能 AutoStore ソフトウェア STORE CY14MX064Q1B CY14MX064Q2B なし あり あり あり ロジック ブロック図 Serial Number 8x8 Manufacturer ID / Product ID Status Register QuantumTrap 8Kx8 WRSR/RDSR/WREN RDSN/WRSN/RDID SI CS SCK SPI Control Logic Write Protection Instruction decoder READ/WRITE STORE/RECALL/ASENB/ASDISB Memory Data & Address Control SRAM 8Kx8 STORE RECALL WP SO VCC VCAP Power Control Block Cypress Semiconductor Corporation Document Number: 001-87110 Rev. ** SLEEP • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Revised April 24, 2013 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 目次 ピン配列 ............................................................................... 3 ピン機能 ................................................................................3 動作説明 ................................................................................4 SRAM 書き込み .......................................................... 4 SRAM 読み込み .......................................................... 4 STORE 動作 ................................................................ 4 AutoStore 処理 ........................................................... 4 ソフトウェア STORE 動作 ......................................... 5 RECALL 動作 .............................................................. 5 ハードウェア RECALL（電源オン）............................ 5 ソフトウェア RECALL ............................................... 5 AutoStore の無効化と有効化 ....................................... 5 シリアル周辺デバイスインターフェイス ............................6 SPI 概要 ...................................................................... 6 SPI モード ................................................................... 7 SPI 動作特長 .........................................................................8 パワーアップ ............................................................... 8 パワーダウン ............................................................... 8 アクティブ電力およびスタンバイ電力モード ............ 8 SPI 機能の説明 ......................................................................9 状態レジスタ ......................................................................10 読み取り状態レジスタ (RDSR) 命令 ......................... 10 書き込み状態レジスタ (WRSR) 命令 ........................ 10 書き込み保護およびブロック保護 .....................................11 書き込み有効 (WREN) 命令 ...................................... 11 書き込み無効 (WRDI) 命令 ........................................ 11 ブロック保護 ............................................................. 12 ハードウェア書き込み保護 (WP) .............................. 12 メモリアクセス ..................................................................12 読み取りシーケンス (READ) 命令 ............................. 12 書き込みシーケンス (WRITE) 命令 ........................... 12 nvSRAM 特別命令 ..............................................................14 ソフトウェア STORE(STORE) 命令 ......................... 14 ソフトウェア RECALL(RECALL) 命令 ..................... 14 Document Number: 001-87110 Rev. ** AutoStore 有効 (ASENB) 命令 ................................... 14 AutoStore 無効 (ASDISB) 命令 .................................. 15 特別命令 ..............................................................................14 SLEEP 命令 ............................................................... 15 シリアル番号 ......................................................................15 WRSN( シリアル番号書き込み ) 命令 ....................... 15 RDSN ( シリアル番号読み取り ) 命令 ....................... 16 デバイス ID .........................................................................16 RDID( デバイス ID 読み取り ) 命令 ........................... 17 HOLD ピン動作 ......................................................... 17 最大定格 ..............................................................................18 動作範囲 ..............................................................................18 DC 特性 ...............................................................................18 データリテンション期間および書き換え回数 ...................19 容量 ....................................................................................19 熱抵抗 .................................................................................19 AC テストの負荷および波形 ..............................................20 AC テスト条件 ....................................................................20 AC スイッチング特性 .........................................................21 スイッチング波形 ..............................................................21 AutoStore またはパワーアップ RECALL ..........................22 ソフトウェア制御 STORE および RECALL サイクル ..........23 スイッチング波形 ..............................................................23 製品名 ( 発注 ) 情報 ............................................................24 注文コードの定義 ...................................................... 24 パッケージ図 ......................................................................25 略号 .....................................................................................26 本書の表記法 ......................................................................26 測定単位 .................................................................... 26 改訂履歴 ..............................................................................27 販売、ソリューション、および法律情報 ..........................28 ワールドワイドな販売および設計サポート .............. 28 製品 ........................................................................... 28 PSoC ソリューション ............................................... 28 Page 2 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B ピン配列 図 1. 8 ピン SOIC ピン配列 [1、2] CS 1 8 SO 2 WP 3 CY14MX064Q1B 7 Top View 6 not to scale VSS 4 5 VCC CS 1 8 HOLD SO 2 VCAP 3 CY14MX064Q2B 7 Top View 6 not to scale VSS 4 SCK SI 5 VCC HOLD SCK SI ピンの定義 ピン名 [1、2] 入出力 説明 CS 入力 チップセレクト。LOW にプルダウンされた時に、デバイスをアクティブにします。このピンを HIGH に駆動すると、デバイスが低消費電力スタンバイモードになります。 SCK 入力 シリアルクロック。最大 fSCK までの速度で動作します。シリアル入力は、このクロックの立ち上 がりエッジでラッチされます。シリアル出力は、クロックの立ち下がりエッジで駆動されます。 SI 入力 シリアル入力。すべての SPI 命令とデータの入力ピンです。 SO 出力 シリアル出力。SPI 経由のデータの出力ピンです。 WP 入力 書き込み保護。SPI にハードウェア書き込み保護を実行します。 HOLD 入力 HOLD ピン。シリアル動作を保留します。 VCAP 電源 AutoStore コンデンサ。SRAM から不揮発性メモリ素子にデータを格納するため、電力喪失時に nvSRAM へ電源を供給します。AutoStore が必要でない場合は、このピンは接続不要として外して おきます。これは絶対にグランドに接続しないでください。 NC 接続なし VSS 電源 グランド VCC 電源 電源 未接続：このピンはダイに接続されていません。 注 1. CY14MX064Q1B の部品には VCAP ピンがありません。また、AutoStore をサポートしていません。 2. CY14MX064Q2B の部品には WP ピンがありません。 Document Number: 001-87110 Rev. ** Page 3 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 動作説明 CY14MX064Q は、メモリセルごとに不揮発性メモリセルを組 み込んだ64Kbitシリアル(SPI) nvSRAMメモリです。nvSRAMへ のすべての読み取りと書き込みは、メモリへの書き込みを無制 限に処理可能にする独自のSRAMに対して行われます。SRAM 内のデータは、不揮発性量子トラップセルへパラレルでデータ を転送するSTORE命令によって保護されます。小容量コンデ ンサ（VCAP）は、電源が切れた時に不揮発性メモリセルに SRAM データを AutoStore するために使われ、電源遮断時のデータを 保護します。信頼性の高い SONOS 技術を用いた 量子トラップ 不揮発性メモリ素子により、nvSRAM は安全なデータ保存のた めの理想的な選択肢を提供します。 64Kbitメモリアレイは8Kワード×8ビットとして編成されます。 メモリは、読み書きサイクルの遅延無しで、最大40MHzの極め て高速のクロック速度が可能な標準SPIインターフェイスを通 じてアクセスされます。デバイスは SPI モード 0 および SPI モード 3（CPOL、CPHA = 0, 0 および 1, 1）をサポートし、SPI スレーブとして動作します。デバイスはチップセレクト（CS） 端子が使用でき、シリアル入力端子（SI）、シリアル出力端子 （SO）、シリアルクロック端子（SCK）を通じてアクセスします。 このデバイスは、WPピンとWRDI命令によるハードウェアおよ びソフトウェアの書き込み保護機能に加え、状態レジスタ内で BP0ピンとBP1ピンを使用して、ブロック書き込み保護(アレイ の1/4、1/2、またはすべてを保護)のメカニズムを提供します。 さらにHOLD端子は、シリアルシーケンスをリセットせずに、 すべてのシリアル通信を一時停止するために使われます。 CY14MX064Q メモリへのアクセスに標準 SPI オペレーション コードを使用します。読み書き用の一般的な SPI 命令に加え、4 つの nvSRAM の特定機能にアクセス可能な、独自の 4 つの命 令を実 現 し ま す。 STORE、RECALL、AutoStore Disable （ASDISB）、AutoStore Enable（ASENB）を提供します。 シリアルEEPROMに対するnvSRAMの主な利点は、nvSRAMの すべての読み書きは遅延サイクルゼロのSPIバス速度で実行さ れることです。そのため、どのメモリアクセスの後でも待ち時 間は不要です。STORE 処理と RECALL 処理は制限された時間 で完了し、その間すべてのメモリアクセスは禁止されます。 STOREまたはRECALL動作の実行中は、状態レジスタのRDY ビットによってデバイスのビジー状態が表示されます。 デバイスは、ユーザーがアプリケーションに最適な部品を選択 できるよう、3つの異なるピン構成で提供されています。 機能の概要については、表 1をご覧ください。 表 1. 機能概要 機能 れます。WRITE命令はnvSRAMのSIピンより発行され、WRITE オペレーションコード、2バイトのアドレス、1バイトのデータ で構成されます。nvSRAM への書き込みは遅延サイクル無しの SPI バス速度で行われます。 デバイスは、SPI経由で実行されるバーストモードの書き込み が使用可能です。これにより、新しい WRITE 命令を発行せず に、連続したアドレス上で書き込み処理を実行できます。バー ストモードでメモリの最後のアドレスに到達したとき、アドレ スは 0x0000 にロールオーバーし、デバイスは書き込みを継続 します。 SPI書き込みサイクルシーケンスは、SPIプロトコル記述のメモ リアクセスセクションに明示的に定義されます。 SRAM 読み取り 読み取りサイクルは、SPIバス速度で実行されます。データは READ命令が実行された後、遅延サイクル無しで読み出しされ ます。READ命令はnvSRAMのSIピン経由で発行され、READオ ペレーションコードと2バイトのアドレスで構成されます。 データは SO 端子で読み出しされます。 このデバイスは、SPI 経由で実行されるバーストモードの読み 込みが使用可能です。これにより、新しい READ 命令を発行せ ずに、連続したアドレス上で読み込み処理を実行できます。 バーストモード読み込みでメモリの最後のアドレスに到達した とき、アドレスは 0x0000 にロールオーバーし、デバイスは読 み込みを継続します。 SPI読み取りサイクルシーケンスは、SPIプロトコル記述のメモ リアクセスセクションに明示的に定義されます。 STORE 処理 STORE 処理は、SRAM から不揮発性量子トラップメモリ セル へデータを転送します。デバイスは、次の2つのSTORE動作のい ずれかを使用してデータを不揮発性メモリセルへ保存します。デ バイスのパワーダウンにより有効化されるAutoStore、および STORE命令によって有効化されるソフトウェアSTOREです。 STORE サイクルの実行中、まず以前の不揮発性データの消去が 実行され、次に不揮発性メモリ素子のプログラムが実行されま す。STORE サイクルが開始されると、CY14MX064Qへの読み 書きはそのサイクルが完了するまで禁止されます。 状態レジスタ内のRDYビットは、STOREまたはソフトウェア によるRECALLサイクルが実行中かどうかを検出するため、シ ステムによる監視が可能です。nvSRAMのビジー状態は、RDY ビットが「1」に設定されていることを示しています。不要な不 揮発性メモリSTOREを避けるため、AutoStore動作は一番最後 にSTOREまたはRECALLサイクルが実行されてから少なくと も1回の書き込み処理が行われるまで無視されます。ただし、 STORE サイクルが起動されたソフトウェアは、書き込み処理 が行われたかどうかに関係なく実行されます。 CY14MX064Q1B CY14MX064Q2B WP あり なし VCAP なし あり AutoStore なし あり AutoStore 処理 パワーアップ RECALL あり あり ソフトウェア STORE あり あり AutoStore動作は、パワーダウン時にSRAMデータを量子トラッ プメモリセルに自動的に格納するnvSRAM独自の機能です。こ の STORE 処理では外付けコンデンサ（VCAP）を活用し、デバ イスは電源遮断時に不揮発性メモリへ安全にデータを保存する ことができます。 SRAM 書き込み nvSRAM へのすべての書き込みは SRAM 上で実施され、不揮 発性メモリのどのような書き込み耐久サイクルも使い切ること はありません。これにより、無限の書き込み動作を実行するこ とができます。書き込みサイクルはWRITE命令を通じて実行さ Document Number: 001-87110 Rev. ** 通常動作時、デバイスはVCCから電流を得て、VCAPピンに接続 されたコンデンサに充電します。パワーダウン時にVCCピンの 電圧がVSWITCH 未満に下がった場合、デバイスはnvSRAMへの メモリアクセスをすべて禁止し、VCAPコンデンサからの電荷を 使って自動的に条件付きSTORE動作を実行します。AutoStore Page 4 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 動作は、最後のRECALLの実行以降に書き込みサイクルが一度 も実行されていない場合は起動されません。 注 コンデンサが VCAPピンに接続されていない場合、 AutoStore 無効命令を発行してAutoStoreを無効にする必要があります (15ページのAutoStore無効(ASDISB)命令)。VCAPピンに接続さ れたコンデンサなしでAutoStoreが有効にされた場合、デバイス は STORE 処 理 を 完 了 す る た め、十 分 な 電 荷 が ないまま AutoStore処理を実行しようとします。これにより、nvSRAMに 格納されているデータ、状態レジスタ、並びにシリアル番号が 破壊され、SNLビットのロックが解除されます。通常の機能を 再開するには、WRSR命令を発行し、状態レジスタ内の不揮発 性ビットBP0、BP1、WPENを更新する必要があります。 図 2 に、AutoStore 処理向けのストレージコンデンサ（VCAP） の適切な接続方法を示します。VCAP の静電容量については、 18ページのDC 特性を参照してください。 注 CY14MX064Q1BはAutoStore動作をサポートしていません。 ユーザーはデータ保護のためにSPI STORE命令を使用して、ソ フトウェアによるSTORE動作を実行する必要があります。 図 2. AutoStore モード VCC 10 kOhm RECALL 処理は、量子トラップ 不揮発性メモリ素子内にストア されたデータを SRAM へ転送します。RECALL はハードウェ アによります。ハードウェアRECALL(パワーアップで開始)お よびソフトウェアRECALL(SPI RECALL命令によって開始)の2 つの方法で実行することができます。 内部的に、RECALL は 2 段階の手順を踏みます。まず SRAM データがクリアされ、次に不揮発性メモリ情報が SRAM セルに 転送されます。RECALL サイクルの実行中、メモリアクセスは すべて禁止されます。RECALL 処理では不揮発性素子内のデー タは変更されません。 ハードウェア RECALL（電源オン） パワーアップの間にVCCがVSWITCHを超えると、SRAM上に不 揮発性メモリの内容を転送するRECALLシーケンスが自動的に 開始されます。データはそれ以前に STORE シーケンスを通じ て不揮発性メモリに保存されることになっています。 電源オン時に RECALL サイクルが完了するまでには tFAの時間 がかかり、その間のメモリアクセスは禁止されます。 ソフトウェア RECALL ソフトウェアRECALLにより、ユーザーはRECALL動作を実行 し、SRAMで不揮発性メモリの内容を復元できます。ソフト ウェアによる RECALL は、SPI で RECALL 命令を発行するこ とにより実行されます。 0.1 uF VCC CS RECALL 処理 ソフトウェア RECALL が完了するまでには tRECALLの時間がか かり、その間 nvSRAM へのすべてのメモリアクセスは禁止され ます。コントローラは、すべてのメモリアクセス命令の発行前 に RECALL 処理を完了するよう、十分な遅延を提供する必要が あります。 VCAP AutoStore の無効化と有効化 VCAP VSS ソフトウェア STORE 動作 ソフトウェア STORE 処理では、ユーザは特定の SPI 命令を通 じて STORE 処理をトリガーすることができます。STORE 処 理は最後の NV 処理以降に書き込みが実行されたかどうかに関 係なく、STORE 命令の実行によって開始します。 STORE サイクルが完了するまでに tSTOREの時間がかかります が、その間 nvSRAM へのすべてのメモリアクセスは禁止されま す。状態レジスタのRDYビットは、nvSRAMのレディ状態また はビジー状態を検出するためにポーリングすることができま す。tSTOREサイクル時間が完了した後、SRAM は再度読み書き 処理が有効になります。 Document Number: 001-87110 Rev. ** アプリケーションに AutoStore 機能が不要な場合、ASDISB 命 令により無効化できます。これを実行すると、nvSRAM は電源 オフ時に STORE 処理を実行しません。 AutoStore は ASENB 命令を使って再度有効化できます。しか し、これらの命令は不揮発性ではないため、パワーサイクル後 もこの設定を保持する必要がある場合は、AutoStoreの無効また は有効動作の後に必ずSTORE動作を実行しなければなりませ ん。 注 CY14MX064Q2Bは、AutoStoreが有効の状態で、工場から出 荷されます。また、CY14MX064Q1B/CY14MX064Q2Bは、す べてのセルに0x00 が書き込 まれて工場から出荷されます。 CY14MX064Q1BにはVCAPピンが存在しないため、AutoStoreオ プションは利用できません。 注 AutoStoreが無効かつ VCAPが不要の場合、VCAPピンはオー プンのままにしておく必要があります。VCAP端子は絶対にグラ ンドに接続しないでください。Power-Up RECALL 処理は、ど のような場合でも無効化できません。 Page 5 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B Serial peripheral interface（シリアル周辺デバ イス インタフェース） SPI 概要 SPIは、チップセレクト(CS)、シリアル入力(SI)、シリアル出力 (SO)、およびシリアルクロック(SCK)ピンの4ピンインターフェ イスで す。CY14MX064Q は、SPI イ ン タ ー フ ェ イス経由で nvSRAMにシリアルアクセスを提供します。CY14MX064Qの SPIバスは、最大40MHzの速度で実行することができます。 SPIは、メモリアクセスにクロックとデータピンを使用し、デー タバス上の複数デバイスをサポートする同期シリアルインター フェイスです。SPIバス上のデバイスは、CSピンを使用してア クティブ化されます。 チップセレクト、クロック、データの間の関係は、SPIモード によって左右されます。このデバイスは、 SPIモード0および3を サポートしています。これらの両モードで、CSがアクティブに なった後の最初の立ち上がりエッジから始まるSCKの立ち上 がりエッジで、データがnvSRAMにクロック入力されます。 SPIプロトコルはオペレーションコードによって制御されま す。これらのオペレーションコードは、バスマスタからスレー ブデバイスへのコマンドを指定します。CSがアクティブ化さ れた後、バスマスタから転送される最初のバイトがオペレー ションコードです。オペレーションコードに続いて、アドレス とデータが転送されます。動作完了後、新しいオペレーション コードが発行される前に、CSが非アクティブ化する必要があり ます。SPIプロトコルで使用される一般的用語は以下の通りで す。 SPI マスタ SPIマスタデバイスは、SPIバス上の動作を制御します。SPIバ スは、1つまたは複数のスレーブデバイスを持つ1つのマスタを 持っている場合があります。すべてのスレーブが同じSPIバス ラインを共有し、マスタはCSピンを使用してスレーブデバイス のいずれかを選択することができます。すべての動作は、マス タがスレーブのCSピンをLOWにプルダウンすることによっ て、スレーブデバイスをアクティブにして開始する必要があり ます。また、マスタはSCKも生成し、SIおよびSOラインのすべ てのデータ転送はこのクロックに同期されます。 SPI スレーブ SPIスレーブデバイスは、チップセレクトラインを介してマス タによってアクティブにされます。スレーブデバイスは、SPIマ スタからの入力としてSCKを取得し、すべての通信はこのク ロックに同期されます。SPIスレーブがSPIバスでの通信を開始 することはなく、マスタからの命令に従って動きます。 CY14MX064Q はSPIスレーブとして動作し、他のSPIスレーブ デバイスとSPIバスを共有する場合があります。 チップセレクト (CS) すべてのスレーブデバイスを選択するために、マスタは対応す るCSピンをプルダウンする必要があります。CSピンがLOWの 間だけ、命令をスレーブデバイスに発行することができます。 デバイスが選択されていない場合、SIピン経由のデータは無視 され、シリアル出力ピン(SO)はハイインピーダンス状態のまま となります。 シリアルクロック (SCK) シリアルクロックはSPIマスタによって生成され、CSがLOWに なった後、通信がこのクロックに同期されます。 CY14MX064Qはデータ通信のためにSPIモード0と3を有効に します。これらの両モードにおいて、入力はSCKの立ち上がり エッジでスレーブデバイスによってラッチされ、出力は立ち下 がりエッジで発行されます。そのため、SCKの最初の立ち上が りエッジが、SIピンにおけるSPI命令の最初のビット(MSB)の到 着を意味します。さらに、すべてのデータの入力と出力はSCK に同期されます。 データ転送 - SI/SO SPIデータバスは、シリアルデータ通信用にSIとSOの2ライン で構成されます。SIはマスタアウトスレーブイン(MOSI)、SOは マスタインスレーブアウト(MISO)と呼ばれています。マスタは SIピンを介してスレーブに命令を発し、スレーブはSOピンを介 して応答します。複数のスレーブデバイスは、前述のようにSI とSOラインを共有する場合があります。 CY14MX064Qには、7ページの図3に示されているように、SIと SO用にマスタと接続することができる2つの独立したピンがあ ります。 最上位ビット (MSB) SPIプロトコルでは、送信される最初のビットが最上位ビット (MSB)であることが必要です。これは、アドレスとデータ転送 の両方に有効です。 64KbitシリアルnvSRAMは、すべての読み取りまたは書き込み 動作において2バイトのアドレスを必要とします。しかし、アド レスは13 ビットであるため、入力された最初の3ビットはデバ イスによって無視されることを意味します。これらの3ビット は「ドントケア」ですが、サイプレスは、より高いメモリ密度 へのシームレスな移行を可能にするために、これらを0として 扱うことをお勧めしています。 シリアルオペレーションコード CSがLOWになる状態でスレーブデバイスが選択された後、最 初に受信されたバイトは、意図されている動作のオペレーショ ンコードとして扱われます。CY14MX064Qは、メモリアクセス のために標準オペレーションコードを使用します。メモリアク セスに加えて、nvSRAMの特定機能のために以下の追加のオペ レーションコードを提供します。STORE、RECALL、AutoStore 有効、およびAutoStore無効です。詳細は、9 ページの表 2をご 覧ください。 無効なオペレーションコード 無効なオペレーションコードが受信されると、そのオペレー ションコードは無視され、次のCS の立ち下がりエッジまでデ バイスはSIピン上の追加のシリアルデータを無視し、SOピンは トライステートのままとなります。 状態レジスタ CY14MX064Qには8ビットの状態レジスタがあります。状態レ ジスタ内のビットは、SPIバスを構成するために使用されます。 これらのビットは10 ページの表 4に説明されています。 注 新しい命令はCSの立ち下がりエッジで開始する必要があり ます。したがって、アクティブな各チップセレクトサイクルに 対して1つのオペレーションコードのみが発行されます。 Document Number: 001-87110 Rev. ** Page 6 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 図 3. SPI nvSRAM を用いたシステム構成 SCK M OSI M IS O SCK SI SO SCK SI SO u C o n tro lle r CY14MX064Q CY14MX064Q CS HO LD CS HO LD CS1 HO LD 1 CS2 HO LD 2 SPI モード CY14MX064Qは、そのSPI周辺回路が以下の2つのモードのい ずれかで実行されているマイクロコントローラによって駆動す ることができます。 図 4. SPI モード 0 CS SPI モード 0 (CPOL=0、CPHA=0) SPI モード 3 (CPOL=1、CPHA=1) これらの両モードでは、CSがアクティブになった後の最初の立 ち上がりエッジから始まるSCKの立ち上がりエッジで入力 データがラッチされます。クロックがHIGH状態(モード3)から 起動する場合は、クロックのトグル後の最初の立ち上がりエッ ジで入力データがラッチされます。出力データはSCKの立ち下 がりエッジで利用可能となります。 0 1 SI 7 Document Number: 001-87110 Rev. ** 4 5 6 7 6 5 4 3 2 1 0 MSB LSB 図 5. SPI モード 3 CS SCK はモード 3 で 1 のままです。 CPOLとCPHAビットは、SPIコントローラでモード0かモード3 のいずれかに設定する必要があります。CSピンをLOWにする ことによってデバイスが選択された時、デバイスはSCKピンの 状態からSPIモードを検出します。デバイスが選択された時に SCKピンがLOWの場合はSPIモード0が想定され、SCKピンが HIGHの場合はSPIモード 3で動作します。 3 SCK 2つのSPIモードは図 4と図 5に示されています。バスマスタが スタンバイモードで、データを転送していないクロックの状態 は以下の通りです。 SCK はモード 0 で 0 のままです。 2 0 1 2 3 4 5 6 7 SCK SI 7 MSB 6 5 4 3 2 1 0 LSB Page 7 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B SPI 動作特長 パワーアップ パワーアップは、電源がオンになっていて、VCCがVswitch電圧 を超えた状態として定義されます。 前述のように、パワーアップ時に、nvSRAMは、すべてのメモ リアクセスが無効になっている間に、tFAの時間でパワーアップ RECALL動作を実行します。 以下はパワーアップ後のデバイス状態です。 られたすべての命令への応答を停止します。書き込みサイクル が進行中であり、電源がダウンした時に最後のデータビットD0 が受信された場合は、書き込みを完了させるまでのtDELAY時間 が許可されています。この後は、すべてのメモリアクセスが禁 止され、条件付き AutoStore 動作が実行されま す ( 最後の RECALLサイクル以降に書き込みが行われていない場合は、 AutoStoreが実行されます)。この機能により、パワーダウン時 に不注意なnvSRAMへの書き込みが行われるのを防ぐことがで きます。 CS ピンが HIGH の場合、選択解除 ( スタンバイ電力モード ) しかし、パワーダウン時の不注意な書き込みの可能性を完全に 防止するために、デバイスが選択解除されていること、および スタンバイ電力モードになっていることを確認する必要があり ます。そうすれば、CSはVCCに印加される電圧に従います。 ホールド中でない状態 アクティブ電力およびスタンバイ電力モード 状態レジスタの状態： 書き込み有効 (WEN) ビットが「0」にリセット。 WPEN、BP1、BP0 は前回の STORE 動作から変化なし。 CSがLOWの時、デバイスが選択され、アクティブ電力モード になります。18ページのDC 特性で指定されているように、デ バイスはCC電流を消費します。CSがHIGHの時、デバイスは選 択解除され、STOREまたはRECALLサイクルが進行中でなけれ ば、デバイスはtSB時間後にスタンバイ電力モードとなります。 STORE/RECALL サイクルが進行中の場合、STORE または RECALLサイクルが完了した後に、デバイスはスタンバイ電力 モードになります。スタンバイ電力モードでは、デバイスに流 れる電流はISBに低下します。 CS ピンが LOW の場合、選択 ( アクティブ電力モード ) 状態レジスタのWPEN、BP1、およびBP0ビットは不揮発性メ モリビットであり、前回のSTORE動作から変更されないままと なります。 パワーダウン パワーダウン時(VCCの連続減衰)、VCCが通常の動作電圧を下回 り、VSWITCHの閾値電圧より下になると、デバイスはそれに送 Document Number: 001-87110 Rev. ** Page 8 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B SPI 機能の説明 CY14MX064Qは8ビット命令レジスタを使用します。命令とそ のオペレーションコードは表 2に一覧されています。すべての 命令、アドレス、データは、最初にMSBとともに転送され、 HIGHからLOW CSへの遷移で開始されます。nvSRAMでほとん どの機能へのアクセスを提供する、全部で14のSPI命令があり ます。さらに、WPとHOLDピンがハードウェアを介して駆動さ れる追加機能を提供します。 表 2. 命令セット 命令カテゴリ 命令名 オペレーション コード 動作 状態レジスタ制御命令 RDSR 0000 0101 読み取り状態レジスタ WRSR 0000 0001 書き込み状態レジスタ WREN 0000 0110 書き込み有効ラッチを設定 WRDI 0000 0100 書き込み有効ラッチをリセット READ 0000 0011 メモリアレイからの読み取りデータ WRITE 0000 0010 メモリアレイへの書き込みデータ STORE 0011 1100 ソフトウェア STORE RECALL 0110 0000 ソフトウェア RECALL ASENB 0101 1001 AutoStore 有効 ASDISB 0001 1001 AutoStore 無効 スリープ SLEEP 1011 1001 スリープモード有効 シリアル番号 WRSN 1100 0010 書き込みシリアル番号 RDSN 1100 0011 読み取りシリアル番号 RDID 1001 1111 メーカー JEDEC ID および製品 ID 読み取り 状態レジスタアクセス 書き込み保護およびブロック 保護 SRAM 読み取り / 書き込み命令 メモリアクセス 特別 NV 命令 nvSRAM 特別命令 特別命令 デバイス ID 読み取り 予約命令 0001 1110 予約済み 0000 1001 - 予約済み - 0000 1011 1100 1001 1001 1001 SPI命令は、機能に基づいて以下のタイプに分類されます。 状態レジスタ制御命令： • 状態レジスタアクセス：RDSR および WRSR 命令 • 書き込み保護およびブロック保護： WP ピンと WEN、 BP0、BP1 ビットに加えて、WREN および WRDI 命令 SRAM 読み取り / 書き込み命令 • メモリアクセス：READ および WRITE 命令 Document Number: 001-87110 Rev. ** NV 命令 • nvSRAM 特別命令：STORE、RECALL、ASENB、および ASDISB 特別命令 • SLEEP、WRSN、RDSN、RDID 特別 Page 9 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 状態レジスタ せん。WEN、BP0、BP1、ビット4 -5、SNL、およびWPENの 工場出荷時のデフォルト値は「0」です。 状態レジスタのビットは表 3に列挙されています。状態レジス タは、レディビット(RDY)およびデータ保護ビットBP1、BP0、 WEN、WPENで構成されます。nvSRAM STOREまたはソフト ウェアRECALLサイクルが進行中、レディまたはビジー状態を 確認するために、RDYビットをポーリングすることができま す。状態レジスタはWRSR命令によって変更でき、RDSR命令 で読み取ることができます。しかし、WRSR命令を使用して変 更できるのは、状態レジスタのWPEN、BP1、およびBP0ビッ トのみです。WRSR命令はWENとRDYビットに影響を与えま 状態レジスタのSNL(ビット6)は、WRSN命令を使用して書かれ たシリアル番号をロックするために使用されます。そのビット が「0」の間は、シリアル番号はWRSN命令を使用して複数回 書き込むことができます。「1」に設定されている場合、この ビットはシリアル番号に変更が加えられるのを防止します。こ のビットは工場で「0」にプログラムされており、一度だけ書 き込むことができます。このビットが「1」に設定された後は、 「0」にクリアすることはできません。 表 3. 状態レジスタフォーマット ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット 1 ビット 0 WPEN (0) SNL (0) X (0) X (0) BP1 (0) BP0 (0) WEN (0) RDY 表 4. 状態レジスタのビット定義 ビット 定義 説明 ビット 0 (RDY) レディ 読み取り専用ビットは、デバイスがメモリアクセスの実行に対してレディ状態であるこ とを示しています。STORE またはソフトウェア RECALL サイクルの進行中、このビッ トはデバイスによって「1」に設定されます。 ビット 1 (WEN) WEN はデバイスの書き込みが有効かどうかを示します。パワーアップ時のこのビットの デフォルトは「0」( 無効 ) です。 WEN = 「1」--> 書き込み有効 WEN = 「0」--> 書き込み無効 書き込み有効 ビット 2 (BP0) ブロック保護ビット 「0」 ブロック保護のために使用されます。詳細については、12 ページの表 5 をご覧くださ い。 ビット 3 (BP1) ブロック保護ビット 「1」 ブロック保護のために使用されます。詳細については、12 ページの表 5 をご覧くださ い。 ビット 4-5 これらのビットは書き込み不可であり、常に読み取り時に「0」を返します。 ドントケア ( 無視 ) ビット 6 (SNL) シリアル番号ロック ビット 7 (WPEN) 書き込み保護有効 ビット 「1」に設定されてシリアル番号をロックします。 書き込み保護ピンの機能を有効にするために使用されます (WP)。詳細については、 12 ページの表 6 をご覧ください。 読み取り状態レジスタ (RDSR) 命令 読み取り状態レジスタ命令は、状態レジスタへのアクセスを提 供します。この命令は、デバイスの書き込み有効状態やデバイ スのレディ状態をプローブするために使用されます。STORE またはソフトウェアRECALLサイクルの進行中は常に、RDY ビットはデバイスによって「1」に設定されます。ブロック保護 とWPENビットは、用いられる保護の範囲を示します。 この命令は、RDSRのオペレーションコードを使用して、CSの 立ち下がりエッジの後に発行されます。 書き込み状態レジスタ (WRSR) 命令 WRSR命令により、ユーザーによる状態レジスタへの書き込み が可能となります。しかし、この命令はビット0 (RDY)、ビット 1 (WEN)、およびビット4-5を変更するために使用することはで きません。BP0とBP1ビットは、ブロック保護の4つのレベルの いずれかを選択するために使用できます。さらに、書き込み保 護(WP)ピンの使用を有効にするには、WPENビットは「1」に 設定されている必要があります。 Document Number: 001-87110 Rev. ** WRSR命令は書き込み命令であり、それが発行される前に、 WREN命令を使用して(WENビットは「1」に設定)書き込みが 有効になっている必要があります。WRSRのオペレーション コードを使用したCSの立ち下がりエッジの後に命令が発行さ れ、その後に状態レジスタに格納される8ビットのデータが続 きます。WRSR命令は、状態レジスタのビット2、3、6、および 7のみを変更するために使用できます。 注 CY14MX064Q では、状態レジスタに書き込まれた値は、 STORE 動作の後にのみ不揮発性メモリに保 存されます。 AutoStoreが無効になっている場合(または、CY14MX064Q1Bを 使用中)は、状態レジスタに加えられた変更は、ソフトウェア STORE動作を実行して確保する必要があります。 注 CY14MX064Q2B にはWPピンはありません。状態レジスタ のビット7への変更は、CY14MX064Q2Bの機能には何も影響は ありません。 Page 10 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 図 6. 読み取り状態レジスタ (RDSR) 命令タイミング CS 0 1 2 3 4 5 6 7 0 1 0 1 2 3 4 5 6 7 SCK Op-Code SI 0 0 0 0 0 1 0 HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB Data 図 7. 書き込み状態レジスタ (WRSR) 命令タイミング CS 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 SCK Data in Opcode SI 0 0 SO 0 0 0 0 0 1 D7 X MSB X X D3 D2 X X LSB HI-Z 書き込み保護およびブロック保護 CY14MX064Qは、WRDI命令とWPを使用して、ソフトウェア とハードウェア書き込み保護の両方に機能を提供します。加え てこのデバイスは、状態レジスタのBP0およびBP1ピンを介し て、ブロック保護メカニズムを提供します。 デバイスの書き込み有効/無効状態は、状態レジスタのWEN ビットによって示されます。書き込み命令(WRSR、WRITE、 WRSN)およびnvSRAM特別命令(STORE、RECALL、ASENB、 ASDISB)は、これらが発行される前に書き込みが有効(WEN ビット=「1」)になっている必要があります。 図 8. WREN 命令 CS 0 1 2 3 4 5 6 7 SCK 0 SI 0 0 0 0 1 1 0 HI-Z SO 書き込み有効 (WREN) 命令 書き込み無効 (WRDI) 命令 パワーアップ時、デバイスは常に書き込み無効状態にあります。 したがって、以下のWRITE、WRSR、WRSN、またはnvSRAM 特別命令の前に、書き込み有効命令が発行されている必要があ ります。デバイスが書き込み有効(WEN=「0」)になっていない 場合は、書き込み命令を無視し、CSがHIGHになるとスタンバ イ状態に戻ります。シリアル通信を再開させるには、新しいCS の立ち下がりエッジが必要です。命令はCSの立ち下がりエッ ジ後に発行されます。この命令が使用される時、状態レジスタ のWENビットは「1」に設定されています。パワーアップ時の WENビットのデフォルトは「0」です。 不注意な書き込みからデバイスを保護するために、書き込み無 効命令によりWENビットが「0」にクリアされ、書き込みが無 効となります。この命令はCSの立ち下がりエッジ後に発行さ れ、その後にWRDI命令のオペレーションコードが続きます。 WENビットは、WRDI命令に続くCSの立ち上がりエッジでクリ アされます。 注 書き込み命令(WRSR、WRITE、WRSN)またはnvSRAM特殊 命令(STORE、RECALL、ASENB、ASDISB)の完了後、WENビッ トは「0」にクリアされます。これにより、不注意な書き込みが 防止されます。したがって、WREN命令は新しい書き込み命令 が発行される前に使用する必要があります。 図 9. WRDI 命令 CS 0 SI SO Document Number: 001-87110 Rev. ** 1 2 3 4 5 6 7 SCK 0 0 0 0 0 1 0 0 HI-Z Page 11 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B ブロック保護 メモリアクセス ブロック保護は状態レジスタのBP0およびBP1ピンを使用して 提供されます。これらのビットはWRSR命令を使用して設定で き、RDSR命令を使用して調査することができます。nvSRAM は4つのアレイセグメントに分割されます。1/4、1/2、またはす べてのメモリセグメントを保護することができます。保護され た セグメント内のすべてのデータは、読み取り専用となりま す。表 5にブロック保護ビットの機能が示されています。 すべてのメモリアクセスは、READおよびWRITE命令を使用し て行われます。STOREまたはRECALLサイクルが進行中は、こ れらの命令を使用することはできません。進行中のSTOREサ イクルは、状態レジスタのRDYビットによって示されます。 表 5. ブロック書き込み保護ビット ステータス レジ スタ ビット レベル 0 BP1 0 BP0 0 1 (1/4) 0 1 保護されたアレイアドレス なし 0x1800–0x1FFF 2 (1/2) 1 0 0x1000–0x1FFF 3 ( すべて ) 1 1 0x0000–0x1FFF ハードウェア書き込み保護 (WP) 書き込み保護ピン(WP)は、ハードウェア書き込み保護を提供す るために使用されます。WPピンがHIGHに維持された時、すべ て通常の読み取りと書き込み動作が可能となります。WPピン がLOWに下げられ、WPENビットが「1」になった時、状態レ ジスタへのすべての書き込み動作が禁止されます。WPENビッ トが「0」の時、ハードウェア書き込み保護機能がブロックさ れます。これにより、WPピンがグランドに接続している状態で システムにデバイスをインストールすることができ、状態レジ スタに書き込むこともできます。 メモリへの書き込みを禁止するために、WPピンを状態レジス タのWPENおよびブロック保護ビット(BP1とBP0)と一緒に使 用することができます。WPピンがLOWでWPENが「1」に設定 されていると、状態レジスタへの変更は無効になります。した がって、BP0およびBP1ビットに設定することによってメモリ が保護され、WPピンがハードウェア書き込み保護を提供して、 状態レジスタビットの変更が禁止されます。 注 CSがまだLOWの状態でWPがLOWになっても、状態レジス タへの進行中の書き込み動作への影響は何もありません。 注 CY14MX064Q2BにはWPピンがないため、ハードウェアへ の書き込みは保護されません。 表 6 このデバイスのすべての保護機能一覧 表 6. 書き込み保護動作 WPEN WP WEN 保護されて 保護されてい 状態レジ いる スタ ブロック ないブロック X X 0 保護 0 X 1 保護 書き込み可能 書き込み 可能 1 LOW 1 保護 書き込み可能 1 HIGH 1 保護 書き込み可能 書き込み 可能 保護 Document Number: 001-87110 Rev. ** 保護 保護 読み取りシーケンス (READ) 命令 このデバイスの読み取り動作は、SIピンに命令を与え、SOピン の出力を読み取ることによって実行されます。次のシーケンス の後には読み取り動作が続く必要があります。デバイスを選択 するためにCSラインがLOWにプルダウンされると、読み取り オペレーションコードがSIラインを介して送信され、その後に アドレスの2バイト(A12-A0)が続きます。最上位アドレスビッ ト(A15-A13)は「ドントケア（無視）」です。最後のアドレスビッ トがSIピンに送信された後、特定のアドレス位置のデータ (D7-D0)がD7で始まるSCKの立ち下がりエッジでSOラインに シフトアウトされます。最後のアドレスビットの後のSIライン 上の他のデータは無視されます。 CY14MX064Qでは、SPIを介してバーストで読み取りを実行す ることができるので、新しいREAD命令を発行せずに、連続し たアドレス上で読み取り処理を実行できます。1バイトだけが 読み取られる場合、1バイトのデータが出力された後で、CSラ インはHIGHに駆動される必要があります。しかし、読み取り シーケンスはCSラインをLOWに保持して継続することがで き、アドレスは自動的にインクリメントされ、データのSOピン へのシフトアウトも継続されます。最後のデータメモリアドレ ス(0x1FFF)に到達すると、アドレスは0x0000にロールオーバー し、デバイスは読み取りを継続します。 書き込みシーケンス (WRITE) 命令 このデバイス上の書き込み動作は、SIピンを介して実行されま す。デバイスが書き込み無効である場合に書き込み動作を実行 するには、まずデバイスを書き込みWREN命令を使用して有効 にする必要があります。書き込みが有効(WEN=「1」)にされる と、CSの立ち下がりエッジ後にWRITE命令が発行されます。 WRITE命令はSIライン上のWRITEオペレーションコードの送 信を構成し、その後アドレスの2つのバイト(A12 - A0)および書 き込まれるデータ(D7-D0)が続きます。最上位アドレスビット (A15-A13)は「ドントケア（無視）」です。 CY14MX064Qでは、SPIを介してバーストで書き込みを実行す ることができるので、新しいWRITE命令を発行せずに、連続し たアドレス上で書き込み処理を実行できます。1バイトだけが 書き込まれる場合、D0(データのLSB)が送信された後、CSライ ンはHIGHに駆動される必要があります。より多くのバイトを 書き込む場合は、CSラインをLOWに保持しなければならず、ア ドレスは自動的にインクリメントされます。SIラインの次のバ イトはデータバイトとして扱われ、連続したアドレスに書き込 まれます。最後のデータメモリアドレス(0x1FFF)に到達する と、アドレスは0x0000にロールオーバーし、デバイスは書き込 みを継続します。書き込みシーケンスの完了時に、WENビット は「0」にリセットされます。 注 バースト書き込みが保護されたブロックアドレスに到達す ると、保護された空間にアドレスのインクリメントを継続しま すが、保護されたメモリにデータが書き込まれることはありま せん。アドレスのロールオーバーにより保護されていないス ペースにバースト書き込みされる場合、書き込みが再開されま す。バースト書き込みが書き込み保護されたブロック内で開始 された場合は、同じ動作となります。 Page 12 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 図 10. 読み取り命令タイミング CS 1 2 3 4 5 6 0 7 1 2 3 4 5 6 0 0 0 0 0 12 13 14 15 0 1 2 3 4 5 6 7 13-bit Address Op-Code SI 7 ~ ~ ~ ~ 0 SCK 0 1 1 X X A12 A11 A10 A9 A8 X MSB A3 A2 A1 A0 LSB HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB Data 図 11. バーストモード読み取り命令タイミング 1 2 3 4 5 6 0 7 1 2 3 4 5 6 7 Op-Code 0 0 0 0 0 0 1 2 3 4 5 6 7 0 7 0 1 2 3 4 5 6 7 13-bit Address 0 1 1 X X X A12 A11 A10 A9 A8 MSB ~ ~ SI 12 13 14 15 ~ ~ 0 SCK ~ ~ CS A3 A2 A1 A0 LSB Data Byte N ~ ~ Data Byte 1 HI-Z SO D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0 MSB MSB LSB LSB 図 12. 書き込み命令タイミング CS 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 Op-Code SI 0 0 0 0 0 0 ~ ~ ~ ~ 0 SCK 12 13 14 15 0 1 2 3 4 5 6 7 13-bit Address 1 0 X X X 12 11 10 9 MSB SO Document Number: 001-87110 Rev. ** 8 3 2 1 0 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB Data LSB HI-Z Page 13 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 図 13. バーストモード書き込み命令タイミング CS 2 3 4 5 6 0 7 1 2 3 4 5 6 7 12 13 14 15 0 1 2 3 4 5 6 7 0 7 ~ ~ 1 ~ ~ 0 SCK 0 1 0 0 0 0 1 0 X X X A12 A11 A10 A9 A8 MSB 4 5 6 7 ~ ~ 0 13-bit Address ~ ~ 0 SI 3 Data Byte N Data Byte 1 Op-Code 2 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D0 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB LSB HI-Z SO nvSRAM 特別命令 スは書き込み有効(WENビット=「1」)になっている必要があり ます。 CY14MX064Qは、nvSRAMの特定機能へのアクセスを有効にする 次の4つの特別命令を提供します。STORE、RECALL、ASDISB、 およびASENBです。これらの命令は表 7に列挙されています。 この命令は、CSの立ち下がりエッジの後にSIピンのRECALLオ ペ レ ー シ ョ ン コ ー ド が 送 信 さ れ る こ と で 実 行 さ れ ま す。 RECALL命令後のCSポジティブエッジで、WENビットがクリ アされます。 表 7. nvSRAM 特別命令 STORE オペレーション コード 0011 1100 RECALL 0110 0000 ソフトウェア RECALL SCK ASENB ASDISB 0101 1001 0001 1001 AutoStore 有効 AutoStore 無効 SI 関数名 図 15. ソフトウェア RECALL 動作 動作 ソフトウェア STORE CS 0 0 1 1 2 1 3 0 0 5 0 6 7 0 0 HI-Z SO ソフトウェア STORE(STORE) 命令 4 AutoStore 有効 (ASENB) 命令 STORE命令が実行されると、nvSRAMはソフトウェアSTORE 動作を 実 行 し ま す。 STORE動 作 は、最 後 のSTOREまたは RECALL動作以降に書き込みが行われたかどうかに関係なく実 行されます。 AutoStore有効命令により、CY14MX064Q2BのAutoStoreが有効 となります。この設定は不揮発性ではなく、パワーサイクルに耐 えるためにはSTOREシーケンスが後に続く必要があります。 この命令を発行するには、デバイスは書き込み有効(WENビッ ト=「1」)になっている必要があります。この命令は、CSの立 ち下がりエッジの後にSIピンのSTOREオペレーションコード が送信されることで実行されます。STORE命令後のCSポジ ティブエッジでWENビットがクリアされます。 この命令を発行するには、デバイスは書き込み有効(WENビッ ト=「1」)になっている必要があります。この命令は、CSの立 ち下がりエッジの後にSIピンのASENBオペレーションコード が送信されることで実行されます。ASENB命令後のCSポジ ティブエッジで、WENビットがクリアされます。 図 14. ソフトウェア STORE 動作 注 ASDISBおよびASENB命令がCY14MX064Q2Bで実行される 場合、デバイスはソフトウェアシーケンス処理時間の持続のた めにビジー状態となります(tSS)。しかし、AutoStoreが内部的に 無効になっているため、ASDISB および ASENB 命令は CY14MX064Q1Bには影響を与えません。 CS 0 1 2 3 4 5 6 7 SCK SI SO 図 16. AutoStore 有効動作 0 0 1 1 1 1 0 0 HI-Z CS 0 1 2 3 4 5 6 7 SCK ソフトウェア RECALL(RECALL) 命令 RECALL 命 令 が 実行 さ れ る と、nvSRAM が ソ フ トウェア RECALL動作を実行します。この命令を発行するには、デバイ SI SO Document Number: 001-87110 Rev. ** 0 1 0 1 1 0 0 1 HI-Z Page 14 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B AutoStore 無効 (ASDISB) 命令 AutoStore は CY14MX064Q2B の デ フ ォ ル ト で 有効です。 ASDISB命令はAutoStoreを無効にします。この設定は不揮発性 ではなく、パワーサイクルに耐えられるようにするには、その 後にSTOREシーケンスを行う必要があります。 この命令を発行するには、デバイスは書き込み有効(WEN =「1」) になっている必要があります。この命令はCSの立ち下がり エッジの後にSIピンのASDISBオペレーションコードが送信さ れることで実行されます。ASDISB命令後のCSのポジティブ エッジで、WENビットがクリアされます。 図 18. スリープモードへの移行 t SLEEP CS 0 SI 1 2 3 4 5 6 7 0 0 0 1 1 0 0 5 6 7 0 1 1 1 0 0 1 シリアル番号は、このデバイスを一意に識別するためにユーザー に提供される8バイトのプログラマブルメモリ空間です。通常 2 バイトのカスタマ ID 、その後に続く固有の 5 バイトのシリアル 番号と 1 バイトの CRC チェックで構成されています。ただし、 nvSRAM は CRC を計算しないため、所望の形式で 8 バイトのメ モリ空間を利用するかどうかはユーザー次第となります。8バイ トの位置のデフォルト値は「0X00」に設定されています。 1 HI-Z SO 4 シリアル番号 SCK SI 3 HI-Z SO CS 1 2 SCK 図 17. AutoStore 無効動作 0 1 特別命令 WRSN( シリアル番号書き込み ) 命令 SLEEP 命令 シリアル番号は、WRSN命令を使用して書き込むことができます。シ リアル番号を書き込むには、WREN命令を使用して書き込みを有効 にする必要があります。WRSN命令は、シリアル番号の8バイトすべ てを書き込むためにバーストモードで使用することができます。 シリアル番号は、状態レジスタのSNLビットを使用してロック されます。いったんこのビットが「1」に設定されると、シリア ル番号に変更を加えることはできなくなります。SNLビットが 「1」に設定された後は、WRSN命令を使用してもシリアル番号 に影響を与えません。 シリアル番号を不揮発性メモリに格納するには、STOREオペ レーション(AutoStoreまたはソフトウェアSTORE)が必要です。 AutoStoreが無効になっている場合は、ソフトウェアSTORE動 作を実行して、シリアル番号を確保しロックする必要がありま す。SNLビットが「1」にセットされていて格納(AutoStore無効 )されていない場合は、次のパワーサイクル時にSNLビットとシ リアル番号はデフォルトで「0」となります。SNLビットが「1」 に設定されていて格納されている場合は、SNLビットを「0」に クリアすることはできません。この命令では、実行前にWEN ビットが設定されている必要があります。この命令の完了後、 WENビットは「0」にリセットされます。 SLEEP命令により、nvSRAMはスリープ モードとなります。SLEEP 命令が発行されると、nvSRAMは、SLEEP要求を処理するために、 tSS時間を要します。いったん SLEEP コマンドが正常に取り込まれ て処理されると、nvSRAM は不揮発性メモリにデータを確保するた めに STORE 動作を実行してから、スリープ モードに入ります。デ バイスはSLEEP命令が取り込まれた時から、tSLEEP時間後にIZZ電流 を消費し始めます。SLEEP命令が発行された後は、通常の動作では デバイスにアクセスできなくなります。いったんスリープモードに なると、SCKおよびSIピンは無視され、SOはハイインピーダンスに なりますが、デバイスはCSピンの監視を継続します。 nvSRAMをスリープモードから解除させるには、CSピンを HIGHからLOWにトグルしてからデバイスを選択する必要があ ります。CSピンの立ち下がりエッジが検出された後、tWAKE期 間が経過すると、デバイスはスリープモードから解除され、通 常の動作でアクセス可能となります。 注 nvSRAM がスリープ モードに入る際は常に不揮発性STORE サイクルを開始し、その結果としてSLEEPコマンド実行のたび に耐久サイクルをもたらします。STOREサイクルは、最後の STOREまたはRECALLサイクル以降、SRAMへの書き込みが実 行された場合にのみ開始されます。 図 19. WRSN 命令 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 SI 1 1 0 0 0 0 1 0 Document Number: 001-87110 Rev. ** Byte - 1 D7 D6 D5 D4 D3 D2 D1 D0 MSB SO 56 57 58 59 60 61 62 63 Byte - 8 Op-Code ~ ~ 0 SCK ~ ~ CS D7 D6 D5 D4 D3 D2 D1 D0 8-Byte Serial Number LSB HI-Z Page 15 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B CSがLOWになった後、nvSRAMのSIピン経由でRDSNのオペ レーションコードをシフトすることによって、RDSN命令を発 行することができます。この後、nvSRAMがSOピンを介してシ リアル番号の8バイトをシフトアウトします。 RDSN ( シリアル番号読み取り ) 命令 シリアル番号は、RDSN命令を使用して読み取られます。シリ アル番号読み取りは、バーストモードで実行して一度にすべて の8バイトを読み取ることができます。シリアル番号の最後の バイトが読み取られた後は、デバイスはループバックしません。 図 20. RDSN 命令 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 SCK ~ ~ CS 56 57 58 59 60 61 62 63 Op-Code SI 1 1 0 0 0 0 1 1 Byte - 1 SO D7 D6 D5 D4 D3 D2 D1 D0 MSB ~ ~ Byte - 8 HI-Z D7 D6 D5 D4 D3 D2 D1 D0 8-Byte Serial Number LSB デバイス ID デバイスIDは製品の種類を一意に識別するための4バイトの読み取り専用コードです。これには、製品の製品ファミリコード、構 成、および容量が含まれています。 表 8. デバイス ID デバイス デバイス ID (4 バイト ) CY14MB064Q1B CY14MB064Q2B CY14ME064Q1B CY14ME064Q2B 0x06810889 0x06818809 0x06811089 0x06819009 31‒21 (11 ビット ) メーカー ID 00000110100 00000110100 00000110100 00000110100 表 8 に示されているように、デバイス ID は 4 つの部分に分か れています。 1. メーカー ID (11ビット) これはサイプレス用に JEDECが割り当てたメーカー IDです。 JEDECは異なるバンクでメーカーIDを割り当てます。メーカー IDの最初の3ビットは、IDが割り当てられているバンクを表し ています。次の8ビットはメーカー IDを表しています。 サイプレスのメーカーIDはバンク0の0x34です。したがって、す べてのサイプレスのnvSRAM製品のメーカーIDは以下のように なっています。 Cypress ID - 000_0011_0100 Document Number: 001-87110 Rev. ** デバイス ID の説明 20‒7 6‒3 (14 ビット ) (4 ビット ) 製品 ID デバイス ID 00001000010001 0001 00001100010000 0001 00001000100001 0001 00001100100000 0001 2‒0 (3 ビット ) ダイリビジョン 001 001 001 001 2. 製品ID (14ビット) 製品IDは 表 8に示されています。 3. 容量ID (4ビット) 表 8 に示されているように、4ビットの容量IDは製品の64kb容 量を示しています。 4. ダイリビジョン(3ビット) これは製品設計の重要変更を示すために使用されます。 デバイスのダイリビジョンは 表 8に示されています。 Page 16 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B RDID( デバイス ID 読み取り ) 命令 この命令は、JEDEC割り当てのメーカー IDとデバイスの製品 IDを読み取るために使用されます。この命令は、バス上のデバ イスを識別するためにも使用することができます。CSがLOW になった後、nvSRAMのSIピン経由でRDIDのオペレーション コードをシフトして、RDID命令を発行することができます。こ の後、nvSRAMがSOピンを介してデバイスIDの4バイトをシフ トアウトします。 図 21. RDID 命令 CS 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 SCK Op-Code SI 1 0 0 1 1 1 1 1 Byte - 4 SO HI-Z Byte - 3 Byte - 2 Byte - 1 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 LSB MSB 4-Byte Device ID HOLD ピン動作 図 22. HOLD 動作 CS SCK ~ ~ ~ ~ HOLDピンは、シリアル通信を一時停止するために使用されま す。デバイスが選択されていて、シリアルシーケンスが進行中 である場合、HOLDは現在進行中のシリアルシーケンスをリ セットせずに、マスタデバイスでシリアル通信を一時停止する ために使用されます。一時停止するには、SCKピンがLOWの時 にHOLDピンをLOWにする必要があります。シリアル通信を再 開するには、SCKピンがLOWの時にHOLDピンをHIGHにする 必要があります(SCKはHOLD中トグルする場合があります)。 デバイスのシリアル通信が一時停止している間、SIピンへの入 力は無視され、SOピンはハイインピーダンス状態となります。 HOLD SO このピンは、シリアル通信をリセットせずに、HOLDピンを LOWにすることによってシリアル通信を一時停止するため、お よびSPIスレーブを選択解除することによって他のスレーブデ バイスとの通信を確立するために、CSピンとともにマスタに よって使用されます。デバイスが選択され、HOLDピンがHIGH に設定された時点で、通信を再開することができます。 Document Number: 001-87110 Rev. ** Page 17 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 最大定格 最大定格を超えると、デバイスの寿命が短くなる可能性があり ます。これらのユーザ ガイドラインは未テストです。 保存温度 ............................................–65 °C∼+150 °Cです。 最大累積保管時間 周囲の温度150 °Cで ................................... 1000時間 周囲の温度85°Cで ............................................... 20年 最大接合部温度 ........................................................... 150°C VSSを基準にしたVCCの電源電圧 CY14MB064Q: VCC= 2.7V∼3.6V .................. –0.5V∼+4.1V CY14ME064Q：VCC=4.5V∼5.5V .................. –0.5V∼+7.0V High Z状態の出力に印加される 電圧 .......................................................... -0.5V ∼VCC+0.5V 任意のピンからグランド電位への 過渡電圧（< 20ns） ............................................................... –2.0 V∼VCC + 2.0V パッケージ許容電力損失 （T A = 25°C）.............................................................. 1.0 W 表面実装はんだ付け 温度(3秒) ................................................................... +260°C DC出力電流（一度に1出力、1秒間）......................... 15 mA 静電気放電電圧 （MIL-STD-883、メソッド3015による）............... > 2001V ラッチアップ電流 .................................................... >140mA 動作範囲 デバイス CY14MB064Q CY14ME064Q 入力電圧 ................................................. –0.5V∼VCC + 0.5V 範囲 工業用 周囲温度 –40°C ∼ +85°C VCC 2.7V ∼ 3.6V 4.5V ∼ 5.5V DC 特性 動作範囲以上 パラメータ 説明 テスト条件 CY14MB064Q CY14ME064Q CY14MB064Q CY14ME064Q VCC 電源 ICC1 平均 V CC 電流 fSCK=40 MHz、 出力負荷なしで得られた値 (IOUT=0mA) ICC2 STORE 中の平均 V CC 電流 ICC3 ISB 平均 VCC 電流、 fSCK=1MHz、 VCC =VCC( 代表値 )、25°C AutoStore サイクル中の平均 V CAP 電流 VCC スタンバイ電流 すべての入力はドントケア、VCC= 最大 期間 tSTORE の平均電流 すべての入力サイクルは CMOS レベル。 出力負荷なしで得られた値。 (IOUT=0mA) IZZ スリープ モード電流 IIX IOZ VIH VIL VOH 入力リーク電流 オフ状態の出力漏れ電流 入力 HIGH 電圧 入力 LOW 電圧 出力 HIGH 電圧 VOL VCAP[4] 出力 LOW 電圧 ストレージ コンデンサ ICC4 すべての入力はドントケア。期間 tSTORE の平均 電流 CY14MB064Q CS> (VCC–0.2V)。 VIN<0.2V または > (VCC–0.2 CY14ME064Q V)。不揮発性メモリサイクルが 完了した後のスタンバイ電流レ ベル。入力は静止状態。 fSCK=0MHz。 SLEEP 命令が取り込まれた後の tSLEEP 時間 後。すべての入力は静的であり、CMOS ロジッ クレベルで設定。 IOUT = –2 mA IOUT = 4 mA VCAP ピンと VSS の間 最大値 単位 2.7 4.5 – – 標準 値 [3] 3.0 5.0 – – 3.6 5.5 3 4 V V mA mA – – 3 mA – – 1 mA – – 3 mA – – – – 120 150 μA μA – – 8 μA –1 –1 2.0 VSS–0.5 2.4 VCC–0.4 – 42 – – – – – – – 47 +1 +1 VCC + 0.5 0.8 – – 0.4 180 μA μA V V V 最小値 CY14MB064Q CY14ME064Q V μF 注 3. 標準値は 25 ℃、V CC = V CC(Typ) です 。100% テストされているわけではありません。 4. VCAP 最小値は、AutoStore 処理を完了するのに十分な電荷があることを保証するものです。VCAP 最大値は、直後のワーダウン サイクルが AutoStore 処理を成功裏 に終了するように、パワーアップ RECALL サイクルの間に、CAP 上のコンデンサが、最低電圧まで充電されることを保証します。したがって、指定した最小値と 最大値の範囲内でコンデンサを使用することを常にお勧めします。VCAP オプションの詳細については、アプリケーションノート AN43593 を参照してください。 Document Number: 001-87110 Rev. ** Page 18 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B DC 特性 ( つづき ) 動作範囲以上 パラメータ VVCAP[5, 6] 説明 デバイスで駆動された VCAP ピン上の最大電圧 テスト条件 最小値 CY14MB064Q CY14ME064Q VCC= 最大 – – 標準 値 [3] – – 最大値 単位 VCC VCC– 0.5 V データリテンション期間および書き換え回数 動作範囲以上 パラメータ 説明 DATAR データリテンション期間 NVC 不揮発性 STORE 処理回数 最小値 単位 20 年 1,000 K回 最大値 単位 7 pF 7 pF 容量 パラメータ [6] 説明 CIN 入力容量 COUT 出力ピン容量 テスト条件 TA=25°C、f=1MHz、VCC=VCC( 代表値 ) 熱抵抗 記号 [6] ΘJA ΘJC 説明 熱抵抗 （ジャンクションから周囲） 熱抵抗 （ジャンクションからケース） テスト条件 8 ピン SOIC 単位 テスト条件は、EIA/JESD51 に準拠した熱抵抗を測定す るための標準的なテスト方法と手順に従う。 101.08 °C/W 37.86 °C/W 注 5. VCAP ピン (VVCAP) の最大電圧は、VCAP コンデンサを選択する際に指針として提供されます。動作温度範囲にわたる VCAP コンデンサの定格電圧は、VVCAP 電圧よ りも高くなければなりません。 6. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87110 Rev. ** Page 19 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B AC テストの負荷と波形 図 23. AC テストの負荷と波形 3V (CY14MB064Q1B/CY14MB064Q2B) の場合： 577 Ω 577 Ω 3.0 V 3.0 V R1 トライステート仕様の場 R1 出力 出力 R2 789 W 30 pF R2 789 Ω 5 pF 5V (CY14ME064Q1B/CY14ME064Q2B) の場合： 963 Ω 963 Ω 5.0 V 5.0 V R1 トライステート仕様の場 R1 出力 出力 30 pF R2 512 Ω 5 pF R2 512 Ω AC テスト条件 入力パルスレベル.................................................... 0V∼3V 入力立ち上がり/立ち下がり時間(10%∼90%)......... < 3ns 入力と出力のタイミング参照レベル........................ 1.5V Document Number: 001-87110 Rev. ** Page 20 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B AC スイッチング特性 動作範囲以上 記号 [7] サイプレス 代替 パラメタ号 パラメータ fSCK fSCK tCL[8] tWL tWH tCH[8] tCS tCE tCSS tCES tCSH tCEH tSD tSU tHD tH tHD tHH tSH tCD tV tCO tHHZ[8] tHZ [8] tHLZ tLZ tHO tOH tHZCS[8] tDIS 40MHz 説明 クロック周波数、SCK クロックパルス幅 LOW クロックパルス幅 HIGH CS HIGH 時間 CS セットアップ時間 CS ホールド時間 データ入力セットアップ時間 データ入力ホールド時間 HOLD ホールド時間 HOLD セットアップ時間 出力有効 HOLD から出力 HIGH Z までの時間 HOLD から出力 LOW Z までの時間 出力ホールド時間 出力無効時間 最小値 最大値 ‒ 11 11 20 10 10 5 5 5 5 – – – 40 – – – – – – – – – 0 – 単位 MHz ns ns ns ns ns ns ns ns ns ns ns ns ns ns 9 15 15 – 20 スイッチング波形 図 24. 同期データタイミング ( モード 0) tCS CS tCSS tCH tCL tCSH SCK tSD SI tHD VALID IN VALID IN VALID IN tOH tCO SO HI-Z tHZCS HI-Z ~ ~ ~ ~ 図 25. HOLD タイミング CS SCK tHH tHH tSH tSH HOLD tHHZ tHLZ SO 注 7. テスト条件は、3 ns 以下の信号遷移時間、VCC /2 のタイミング参照レベル、VCC(typ) への 0 の入力パルス レベル、指定された IOL /IOH の出力負荷、図 23 に示さ れている負荷容量を想定しています。 8. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87110 Rev. ** Page 21 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B AutoStore またはパワーアップ RECALL 動作範囲に渡って パラメータ CY14MX064Q 最小値 最大値 – 20 説明 単位 ms tFA [9] 電源オン RECALL 期間 tSTORE [10] STORE サイクル期間 – 8 ms tDELAY[11、12] VSWITCH SRAM 書き込みサイクルを完了するのに許容される時間 – 25 ns tVCCRISE[12] tWAKE tSLEEP tSB [12] VCC 立ち上がり時間 – – 150 2.65 4.40 – V V ms – – – 20 8 100 ms ms µs CY14MB064Q CY14ME064Q 低電圧トリガレベル SLEEP モードから nvSRAM が起動するまでの時間 SLEEP 命令が発行されてからスリープモードに入るまでの時間 CS が HIGH になってからスタンバイモードに入るまでの時間 スイッチング波形 図 26. AutoStore またはパワーアップ時の RECALL [13] VCC VSWITCH t VCCRISE Note 10 10 t STORE Note tSTORE AutoStore tDELAY tDELAY POWERUP RECALL tFA tFA Read & Write Inhibited (RWI) POWER-UP RECALL Read & Write BROWN OUT AutoStore POWER-UP RECALL Read & Write POWER DOWN AutoStore 注 9. tFA は、VCC が VSWITCH を越えた時から始まります。 10. SRAM の書き込みが最後の不揮発性メモリサイクル以降に行われていない場合は、AutoStore は行われません。 11. ソフトウェア STORE/RECALL で、AutoStore 有効 / 無効、AutoStore の開始、および SRAM 動作は、tDELAY の間継続できます。 12. これらのパラメータは設計保証であり、テストは行われていません。 13. 読み取りおよび書き込みサイクルは、STORE、RECALL、VCC が VSWITCH 未満である場合は無視されます。 Document Number: 001-87110 Rev. ** Page 22 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B ソフトウェア制御 STORE および RECALL サイクル 動作範囲以上 パラメータ tRECALL tSS [14, 15] CY14MX064Q 説明 単位 最小値 最大値 RECALL 期間 – 600 ms ソフト シーケンス処理時間 – 500 ms スイッチング波形 図 27. ソフトウェア STORE サイクル [15] CS CS 0 1 2 3 4 5 6 7 0 SCK SI 図 28. ソフトウェア RECALL サイクル [15] 1 2 3 4 5 6 7 SCK 0 0 1 1 1 1 0 0 SI 0 1 1 0 0 0 0 0 tRECALL tSTORE HI-Z RWI RDY RDY 図 29. AutoStore 有効サイクル 図 30. AutoStore 無効サイクル CS 0 1 2 3 4 5 6 CS 7 0 SCK SI HI-Z RWI 1 2 3 4 6 7 SCK 0 1 0 1 1 0 0 1 SI 0 0 0 1 1 t HI-Z RDY 0 0 1 tSS SS RWI 5 RWI HI-Z RDY 注 14. これは、ソフトシーケンス コマンドでの処理にかかる時間です。効果的にコマンドを登録するには、V CC 電圧は HIGH でなければなりません。 15. STORE や RECALL といったコマンドは、その処理完了まで I/O をロックアウトします。これが更にこの時間を増加させます。詳しくは個々のコマンドを参照し てください。 Document Number: 001-87110 Rev. ** Page 23 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 注文情報 パッケー ジ図 注文コード CY14MB064Q1B-SXI パッケージ タイプ 動作範囲 51-85066 8 ピン SOIC(WP あり ) CY14MB064Q1B-SXIT 8 ピン SOIC(WP あり ) CY14ME064Q2B-SXI 8 ピン SOIC(VCAP あり ) CY14ME064Q2B-SXIT 8 ピン SOIC(VCAP あり ) 工業用 上記の部品は鉛フリーです。この表には最終的な情報が含まれています。これらの部品の在庫状況については、最寄りのサイプレスの販売代理店にお問い 合わせください。 注文コードの定義 CY 14 M B 064 Q 1 B - S X I T オプション： T - テープおよびリール 空白 - 標準 鉛フリー 温度： I- 産業用 (–40 °C to 85 °C) パッケージ： S-8 ピン SOIC ダイリビジョン： 空白 - 改訂なし B - 第 2 リビジョン 1 - WP あり 2 - VCAP あり Q- シリアル SPI nvSRAM 容量： 064-64Kb メータリング 14-nvSRAM 電圧： B - 3.0V E - 5.0V サイプレス Document Number: 001-87110 Rev. ** Page 24 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 外形図 図 31. 8 ピン SOIC(150 ミル ) パッケージの外形図、51-85066 Document Number: 001-87110 Rev. ** Page 25 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 略語 本書の表記法 クロック位相 CPOL クロック極性 °C 摂氏温度 CMOS 相補性金属酸化膜半導体 Hz ヘルツ CRC cyclic redundancy check（巡回冗長検査） kHz キロヘルツ EEPROM 電気的消去書き込み可能な読み出し専用メモリ kΩ キロオーム EIA electronic industries alliance、米国電子工業会 MHz メガヘルツ I/O 入出力 μA マイクロアンペア JEDEC 半導体技術協会（旧電子機器技術評議会） mA ミリアンペア LSB 最下位ビット μF マイクロファラッド MSB 最上位ビット μs マイクロ秒 ms ミリ秒 ns ナノ秒 Ω オーム % パーセント pF ピコファラッド V ボルト W ワット nvSRAM 説明 測定単位 略語 CPHA 不揮発性スタティック ランダム アクセス メモリ （SRAM） RWI 読み取りおよび書き込み禁止 RoHS 特定有害物質使用制限指令 SNL シリアル番号ロック SPI シリアル ペリフェラル デバイス インタフェース SONOS シリコン ? 酸化物 ? 窒化物 ? 酸化物半導体 SOIC 小型外形集積回路 SRAM 記号 測定単位 スタティック ランダム アクセス メモリ （SRAM) Document Number: 001-87110 Rev. ** Page 26 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B 改訂履歴 ドキュメントのタイトル：CY14MB064Q1B/CY14MB064Q2B, CY14ME064Q1B/CY14ME064Q2B, 64-Kbit (8 K × 8) SPI nvSRAM 文書番号 : 001-87110 リビジョン ECN No. 変更起案者 提出日 変更内容 ** 3964051 HZEN 4/12/2013 これは英語版 001-70382 Rev *G を翻訳した日本語版 Rev. ** です Document Number: 001-87110 Rev. ** Page 27 of 28 CY14MB064Q1B/CY14MB064Q2B CY14ME064Q1B/CY14ME064Q2B セールス、ソリューション、および法律情報 ワールドワイドな販売と設計サポート サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま す。お客様の最寄りのオフィスについては、サイプレスのロケーションページをご覧ください。 製品 自動車 クロック & バッファ PSoC Solutions cypress.com/go/automotive psoc.cypress.com/solutions cypress.com/go/clocks PSoC 1 | PSoC 3 | PSoC 5 インタフェース cypress.com/go/interface 証明 & 電源制御 cypress.com/go/powerpsoc cypress.com/go/plc メモリ cypress.com/go/memory 光学 & 画像 センサ PSoC cypress.com/go/image cypress.com/go/psoc タッチセンサ cypress.com/go/touch USB コントローラ ワイヤレス/RF cypress.com/go/USB cypress.com/go/wireless Copyright © 2013 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込まれた 回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレスとの 書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために使用することを保証するものではなく、また使用することを意図したものでもありません。 さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可し ていません。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除され ることを意味します。 PSoC Designer™ 及び Programmable System-on-Chip™ は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有 物です。 全てのソースコード ( ソフトウェア及び / 又はファームウェア ) は Cypress Semiconductor Corporation ( 以下「サイプレス」) が所有し、全世界 ( 米国及びその他の国 ) の特許権保護、米国の著作 権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適 用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムファームウェアを作成する目的に限って、サイプ レスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定 された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。 免責条項：サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定 されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことに よって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプ レス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイ プレスはあらゆる責任を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。 Document Number: 001-87110 Rev. ** Revised April 24, 2013 本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。 Page 28 of 28