CY7C10612G CY7C10612GE 初版 16-Mbit （1 M × 16）静态 RAM 16 Mbit （1 M × 16）静态 RAM 特性 ■ 高速 ❐ tAA ■ ■ CY7C10612GE 器件提供了一个错误指示引脚，在读周期期间发 生错误检测和修正事件时能够发送信号。 如要写入该器件，分别使芯片使能 （CE）和写入使能 （WE）输 入转为低电平。如果字节低电平使能（BLE）为低电平，来自 I/O 引脚 （I/O0 到 I/O7）会被写入到地址引脚 （A0 到 A19）所指定 的位置。如果字节高电平使能 （BHE）为低电平，来自 I/O 引脚 （I/O8 到 I/O15）的数据将被写入到地址引脚 （A0 至 A19）所指 定的位置。 = 10 ns 用于单比特错误纠正的嵌入式纠错码 （ECC） 低电平有效功耗 典型值：ICC = 90 mA ❐ ■ ■ 如要读取该器件，分别使芯片使能 （CE）转为低电平和输出使 能 （OE）转为低电平，同时强制写入使能 （WE）为高电平。如 果字节低电平使能 （BLE）为低电平，由地址引脚指定的存储器 位置上的数据会出现在 I/O0 至 I/O7 上。如果字节高电平使能 （BHE）为低电平，存储器中的数据会出现在 I/O8 至 I/O15 上。 请参考第 13 页上的真值表，了解读写模式的完整说明。 低电平 CMOS 待机功耗 ❐ 典型值：ISB2 = 10 mA 3.3 ± 0.3 V 工作电压 ■ 1.5 V 数据保留 ■ TTL 兼容的输入和输出 ■ ERR 引脚表示单比特错误的检测和校正 ■ 配有 CE 和 OE 特性，可易于扩展存储空间 ■ 包含在无铅 54 引脚 TSOP II 封装中 如果取消选择该器件 （CE 为高电平）、输出被禁用 （OE 为高 电平）、 BHE 和 BLE 被禁用 （BHE, BLE HIGH），或者在写操 作期间 （CE 和 WE 均为低电平），输入或输出引脚 （I/O0 至 I/O15）将处于高阻态。 在 CY7C10612GE 器件上，通过设置 ERR 输出 （ERR = 高电 平），可以指示访问位置中单比特错误的检测和校正。请参考第 13 页上的真值表，了解读写模式的完整说明。 功能说明 CY7C10612G 和 CY7C10612GE 均是高性能 CMOS 快速静态 RAM 设 备，配 有 嵌 入 式 ECC。单 芯 片 使 能 选 择 提 供它们。 CY7C10612G 和 CY7C10612GE 包含在 54 引脚 TSOP II 封装 中，包括中心电源和接地 （革命化）引脚分布。 逻辑框图 — CY7C10612G 1M x 16 ARRAY SENSE AMPS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 ROW DECODER INPUT BUFFER I/O0 – I/O7 I/O8 – I/O15 A10 A11 A 12 A 13 A 14 A 15 A 16 A 17 A18 A19 COLUMN DECODER 赛普拉斯半导体公司 文档编号：001-92018 版本 ** • 198 Champion Court BHE WE CE OE BLE • San Jose, CA 95134-1709 • 408-943-2600 修订时间：April 8, 2014 CY7C10612G CY7C10612GE 初版 逻辑框图 — CY7C10612GE ECC ENCODER I/O0‐I/O7 I/O8‐I/O15 DATAIN DRIVERS I/O16‐I/O23 I/O24‐I/O32 1M x 32 RAM ARRAY ECC DECODER SENSE AMPLIFIERS A0 A1 A2 A3 A4 A5 A6 A7 A8 ROW DECODER WE BD BC BB BA ERR A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 COLUMN DECODER CE2 CE1 POWER DOWN CIRCUIT 文档编号：001-92018 版本 ** WE BD BC BB BA CE OE BHE BLE 页 2/18 初版 CY7C10612G CY7C10612GE 目录 产品选择指南 ....................................................................... 4 引脚配置 .............................................................................. 4 最大额定值........................................................................... 6 工作范围 .............................................................................. 6 直流电气特性 ....................................................................... 6 电容 ..................................................................................... 6 热阻 .................................................................................... 6 交流测试负载和波形 ........................................................... 7 数据保持特性 ....................................................................... 7 数据保持波形 ...................................................................... 7 交流开关特性 ....................................................................... 8 开关波形 .............................................................................. 9 真值表................................................................................ 13 ERR 输出 — CY7C10612GE ............................................ 13 文档编号：001-92018 版本 ** 订购信息 ............................................................................ 14 订购代码定义.............................................................. 14 封装图................................................................................ 15 缩略语................................................................................ 16 文档规范 ............................................................................ 16 测量单位 ..................................................................... 16 文档修订记录页 ................................................................. 17 销售、解决方案和法律信息 ............................................... 18 全球销售和设计支持 ................................................... 28 产品 ............................................................................ 18 PSoC® 解决方案 ........................................................ 18 赛普拉斯开发者社区 ................................................... 18 技术支持 ..................................................................... 18 页 3/18 CY7C10612G CY7C10612GE 初版 产品选择指南 说明 访问最大时间 10 单位 ns 最大工作电流 90 mA 最大 CMOS 待机电流 10 mA -10 引脚配置 图 1. 54 引脚 TSOP II 引脚分布 （顶层视图） [1] CY7C10612G I/O12 VCC I/O13 I/O14 VSS I/O15 A4 A3 A2 A1 A0 BHE CE VCC WE NC A19 A18 A17 A16 A15 I/O0 VCC I/O1 I/O2 VSS I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 45 44 I/O11 VSS I/O10 I/O9 VCC I/O8 A5 A6 A7 A8 A9 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 NC OE VSS NC BLE A10 A11 A12 A13 A14 I/O7 VSS I/O6 I/O5 VCC I/O4 54 53 52 51 50 49 48 47 46 注意： 1. NC 引脚并不与裸片相连。 文档编号：001-92018 版本 ** 页 4/18 初版 CY7C10612G CY7C10612GE 引脚配置 （续） 图 2. 54 引脚 TSOP II 引脚分布 （ERR 顶层视图） [2] CY7C10612GE 注意： 2. NC 引脚并不与裸片相连。 文档编号：001-92018 版本 ** 页 5/18 CY7C10612G CY7C10612GE 初版 直流输入电压 [3] ................................ – 0.5 V 至 VCC + 0.5 V 最大额定值 超过最大额定值可能会缩短器件的使用寿命。用户指导未经过测 试。 存放温度 ................................................... –65 °C 到 +150 °C 通电状态下的环境温度 ............................. –55 °C 到 +125 °C VCC 上相对于 GND 的供电电压范围 [3] ....... –0.5 V 至 +6.0 V 输出电流 （低电平）.................................................... 20 mA 静电放电电压 （根据 MIL-STD-883，方法 3015）>............................ 2001 V 栓锁电流 ................................................................. > 200 mA 工作范围 应用于高阻状态下的输出 的直流电压 [3] ................................... – 0.5 V 到 VCC + 0.5 V 范围 环境温度 VCC 工业级 –40°C 至 +85°C 3.3 V ± 0.3 V 直流电气特性 在工作范围内 参数 说明 VOH 输出高电平电压 最小的 VCC， IOH = –4.0 mA VOL 输出低电压 最小的 VCC， IOL = 8.0 mA VIH 输入高电平电压 VIL 输入低电平电压 [3] IIX IOZ ICC 10 ns 测试条件 单位 最小值 最大值 2.2 – V – 0.4 V 2.0 VCC + 0.3 V –0.3 0.8 V 输入漏电流 GND ≤ VIN ≤ VCC –1 +1 mA 输出漏电流 GND ≤ VOUT ≤ VCC，输出被禁用 –1 +1 mA 工作供应电流 VCC = 最大值， IOUT = 0 mA， CMOS 电平 f = 100 MHz – 110 f = 66.7 MHz – 80 – 40 最大 VCC， CE ≥ VIH， VIN ≥ VIH 或 VIN ≤ VIL， f = fMAX ISB1 自动 CE 断电电流 — TTL 输入 ISB2 自动 CE 断电电流 — CMOS 输入 最大 VCC， CE ≥ VCC – 0.2 V， VIN ≥ VCC – 0.2 V，或 VIN ≤ 0.2 V， f = 0 mA mA – 30 mA 54 引脚 TSOP II 10 单位 pF 10 pF 54 引脚 TSOP II 93.63 单位 °C/W 21.58 °C/W 电容 参数 [4] 说明 CIN 输入电容 COUT I/O 电容 测试条件 TA = 25 °C， f = 1 MHz， VCC = 3.3 V 热阻 参数 [4] 说明 ΘJA 热阻 （结温） ΘJC 热阻 （壳温） 测试条件 静止空气，被焊接在 3 × 4.5 英寸的四层印刷电路 板上 注释 3. 在脉冲时长小于 2 ns 时， VIL(min) = –2.0 V 以及 VIH(max) = VCC + 2 V 。 4. 初始测试和任何有关设计或流程的变化后的测试会影响这些参数。 文档编号：001-92018 版本 ** 页 6/18 CY7C10612G CY7C10612GE 初版 交流测试负载和波形 图 3. 交流测试负载和波形 [5] HIGH Z CHARACTERISTICS: R1 317Ω 3.3 V 50Ω VTH = 1.5 V OUTPUT Z0 = 50Ω OUTPUT 30 pF* INCLUDING JIG AND SCOPE (b) (a) * CAPACITIVE LOAD CONSISTS OF ALL COMPONENTS OF THE TEST ENVIRONMENT R2 351Ω 5 pF* ALL INPUT PULSES 3.0 V GND 90% 90% 10% RISE TIME: > 1 V/ns 10% (c) FALL TIME: > 1 V/ns 数据保持特性 工作温度范围为 –45 °C 至 85 °C 参数 说明 条件 最小值 典型值 [6] 最大值 单位 1.0 – – V – – 30 mA VDR 数据保持的 VCC ICCDR 数据保持电流 tCDR [7] 芯片取消选择到数据保持的时长 0 – – ns 操作恢复的时长 10 – – ns tR [8] VCC = 2 V， CE ≥ VCC – 0.2 V， VIN ≥ VCC – 0.2 V 或 VIN ≤ 0.2 V 数据保持波形 图 4. 数据保持波形 DATA RETENTION MODE VCC 3.0 V tCDR VDR > 1 V 3.0 V tR CE 注释 5. 只有供电电压达到最小工作电压 VDD （3.0 V），才会发生有效的 SRAM 操作。 100 ms （tpower）内达到最小工作电压 VDD，则开始执行正常的 SRAM 操作，包括降 低 VDD 至数据保持 （VCCDR, 2.0 V）电压。 6. 典型值仅供参考，并不能保证，也未经过测试。典型值的测量条件为：VCC = VCC(typ)， TA = 25 °C. 7. 初始测试和任何有关设计或流程的变化后的测试会影响这些参数。 8. 完整的器件操作要求 VDR 到 VCC(min.) ³ 100 ms 范围内的线性 VCC，或该时长保持在 V， CC(min.) ≥ 100 ms. 文档编号：001-92018 版本 ** 页 7/18 CY7C10612G CY7C10612GE 初版 交流开关特性 在工作范围内 参数 [9] 说明 -10 最小值 最大值 单位 读周期 tRC 读周期时长 10 – ns tAA 从寻址到数据生效的时长 – 10 ns tOHA 地址更改后的数据保持时长 3 – ns tACE CE 为低电平到数据生效的时长 – 10 ns tDOE OE 为低电平到数据生效的时长 – 5 ns tLZOE OE 为低电平到低阻态的时长 1 – ns 为高电平到高阻态的时长 [11] – 5 ns [11] 3 – ns CE 为高电平到高阻态的时长 [11] – 5 ns CE 为低电平到上电的时长 [12] 0 – ns tPD CE 为高电平到断电的时长 [12] – 10 ns tDBE 字节使能到数据有效的时长 – 5 ns tLZBE 字节使能到低阻态的时长 1 – ns tHZBE 字节使能到高阻态的时长 – 6 ns tWC 写周期的时长 10 – ns tSCE CE 为低电平到写周期结束的时长 7 – ns tAW 地址建立到写周期结束的时长 7 – ns tHA 写周期结束后的地址保持时长 0 – ns tSA 地址建立到写周期开始的时长 0 – ns tPWE WE 脉冲宽度 7 – ns tSD 数据建立到写周期结束的时长 5 – ns tHD 写周期结束后的数据保持时长 tHZOE tLZCE tHZCE tPU OE CE 为低电平到低阻态的时长 写周期 [13, 14] WE 为高电平到低阻态的时长 [11] tHZWE WE 为低电平到高阻态的时长 [11] tBW 字节使能到写周期结束的时长 tLZWE 0 – ns 3 – ns – 5 ns 7 – ns 注释 9. 测试条件假设为：等于或小于 3 ns 的信号切换时间， 1.5 V 的时序参考电平， 0 至 3.0 V 的输入脉冲电平。除非另有说明，读周期的测试条件使用第 7 页上的图 3 中 (a) 部分所显示的输出加载。 10. tPOWERtPOWER 是指进行第一次存储器访问前供电电源等于典型 VCC 值的最小时间量 . 11. tHZOE, tHZCE， tHZWE， tHZBE， tLZOE， tLZCE， tLZWE 和 tLZBE 的负载电容均为 5 pF，如第 7 页上的图 3 中的 (b) 部分所示。跃变在稳定状态电压 ±200 mV 的条件下测量。 12. 这些参数仅由设计保证，未进行过测试。 13. 通过重叠 WE， CE = VIL 确定存储器的内部写入时长。芯片使能必须被激活，并且 WE 和字节使能必须为低电平，以启用写操作，并且切换这些信号中的任何一个都 可以停止它。终止写入操作的信号边沿作为输入数据建设和保持时序的参考源。 14. 第二个写周期 （WE 被控制， OE 为低电平）的最小写周时间为 tHZWE 和 tSD 的总和。 文档编号：001-92018 版本 ** 页 8/18 CY7C10612G CY7C10612GE 初版 开关波形 图 5. CY7C10612G [15, 16] 的第一个读周期 （地址转换控制） tRC RC ADDRESS tAA tOHA DATA I/O PREVIOUS DATA VALID DATA OUT VALID 图 6. CY7C10612GE [16， 17] 的第一个读周期 （地址转换控制） 注释 15. 器件被持续选择。 OE， CE = VIL， BHE， BLE 和 / 或 = VIL. 16. 在读周期中， WE 为高电平。 17. CE 转为低电平前或处于低电平时，地址会变为有效。 文档编号：001-92018 版本 ** 页 9/18 CY7C10612G CY7C10612GE 初版 开关波形 （续） 图 7. 第二个读周期 （OE 被控制） [18, 19, 20] ADDRESS tRC CE tPD tHZCE tACE OE tHZOE tDOE tLZOE BHE/ BLE tDBE tLZBE DATA I/O HIGH IMPEDANCE tHZBE DATAOUT VALID HIGH IMPEDANCE tLZCE VCC SUPPLY CURRENT tPU ISB 注释 18. 对于所有的双芯片使能器件， CE 是 CE1 和 CE2 的逻辑组合。当 CE1 为低电平，且 CE2 为高电平时， CE 会处在低电平状态；当 CE1 为高电平或 CE2 为低电平时， CE 会处于高电平状态。 19. 在读周期中， WE 为高电平。 20. CE 转为低电平前或处于低电平时，地址会变为有效。 文档编号：001-92018 版本 ** 页 10/18 CY7C10612G CY7C10612GE 初版 开关波形 （续） 图 8. 第一个写周期 （CE 控制） [21， 22] tWC ADDRESS tSA tSCE CE tAW tHA tPWE WE tBW BHE, BLE tSD tHD DATA IN VALID DATA I/O 图 9. 第二个写周期 （WE 控制， OE 为低电平） [21, 22] tWC ADDRESS tSCE CE tAW tHA tSA tPWE WE tBW BHE, BLE tHZWE DATA I/O tSD tHD DATA IN VALID tLZWE 注释 21. 如果 OE， BHE，和 / 或 BLE = VIH.，数据 I/O 会处于高阻态。 22. 如果 CE 和 WE 同时为高电平，输出将处于高阻态。 · 文档编号：001-92018 版本 ** 页 11/18 CY7C10612G CY7C10612GE 初版 开关波形 （续） 图 10. 第三个写周期 （BLE 或 BHE 控制） [23] tWC ADDRESS tSA tBW BHE, BLE tAW tHA tPWE WE tSCE CE tSD DATA I/O tHD DATA IN VALID 注意： 23. 如果 OE， BHE，和 / 或 BLE = VIH.，数据 I/O 会处于高阻态。 文档编号：001-92018 版本 ** 页 12/18 CY7C10612G CY7C10612GE 初版 真值表 I/O0–I/O7 BHE X 高阻态 模式 I/O8–I/O15 电源 CE H OE X WE X BLE X 高阻态 断电 待机 （ISB） L L H L L Data Out （数据输出） Data Out （数据输出） 读取所有位 活动 （ICC） L L H L H 数据输出 高阻态 仅读取低位 活动 （ICC） L L H H L 高阻态 数据输出 仅读取高位 活动 （ICC） L X L L L 数据输入 数据输入 写入所有位 活动 （ICC） L X L L H 数据输入 高阻态 仅写入低位 活动 （ICC） L X L H L 高阻态 数据输入 仅写入高位 活动 （ICC） L H H X X 高阻态 高阻态 选中，输出被禁用 活动 （ICC） ERR 输出 — CY7C10612GE 输出 0 1 高阻态 模式 读操作，存储数据中没有错误。 读操作，检测到并纠正了单比特错误。 取消选择器件 / 禁用输出 / 写操作 文档编号：001-92018 版本 ** 页 13/18 CY7C10612G CY7C10612GE 初版 订购信息 速率 订购代码 （ns） 10 CY7C10612G30-10ZSXI 10 封装图 封装类型 51-85160 54 引脚 TSOP II （无铅） 51-85160 54 引脚 TSOP II （无铅） CY7C10612GE30-10ZSXI 工作范围 工业级 工业级 订购代码定义 CY 7 C 1 06 1 2 G E 30 - 10 ZS X I 温度范围： I = 工业级 无铅 封装类型： ZS = 54 引脚 TSOP II 速度范围：10 ns 电压范围：3 V 至 3.6 V ECC 加工技术：65 nm 单芯片使能 总线宽度 = × 16 密度 = 16 Mbit 快速异步 SRAM 系列 技术代码：C = CMOS 市场代码：7 = SRAM 公司 ID：CY = 赛普拉斯 文档编号：001-92018 版本 ** 页 14/18 初版 CY7C10612G CY7C10612GE 封装图 图 11. 54 脚 TSOP 类型 II （22.4 × 11.84 × 1.0 毫米） Z54-II 封装外形， 51-85160 51-85160 *D 文档编号：001-92018 版本 ** 页 15/18 CY7C10612G CY7C10612GE 初版 缩略语 文档规范 表 1. 本文档中使用的缩略语 测量单位 缩略语 说明 表 2. 测量单位 BHE 字节高电平使能 BLE 字节低电平使能 °C 摄氏度 CE 芯片使能 MHz 兆赫兹 CMOS 互补金属氧化物半导体 µA 微安 I/O 输入 / 输出 ms 微秒 OE 输出使能 mA 毫安 SRAM 静态随机存取存储器 mm 毫米 mV 毫伏 ns 纳秒 Ω 欧姆 % 百分比 pF 皮法 V 伏特 W 瓦特 TSOP 薄小型封装 TTL 晶体管 - 晶体管逻辑 WE 写入使能 文档编号：001-92018 版本 ** 符号 测量单位 页 16/18 CY7C10612G CY7C10612GE 初版 文档修订记录页 文档标题：CY7C10612G/CY7C10612GE， 16-Mbit （1 M × 16）静态 RAM 文档编号：001-92018 修订版本 ** ECN 编号 4335798 原始变更 YUXI 文档编号：001-92018 版本 ** 提交日期 4/7/2014 变更说明 本文档版本号为 Rev**，译自英文版 001-88702 Rev** 。 页 17/18 CY7C10612G CY7C10612GE 初版 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、工厂代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车用产品 cypress.com/go/automotive 时钟与缓冲器 cypress.com/go/clocks 接口 照明与电源控制 cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/plc 存储器 PSoC 触摸感应产品 USB 控制器 无线 /RF cypress.com/go/memory cypress.com/go/psoc psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2014。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路以外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会根据专利权 或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯产品不保证能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于合理 预计会发生运行异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯将不批准将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招 致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定用途外，未经赛普拉斯的明确书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。 免责声明：赛普拉斯不针对该材料提供任何类型的明示或暗示保证，包括 （但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不另行通知的情况下对此处所述材料进行更改的 权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统 的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而导致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受适用的赛普拉斯软件许可协议限制。 文档编号：001-92018 版本 ** 本文件中所介绍的所有产品和公司名称均为其各自所有者的商标。 修订日期 April 8, 2014 页 18/18