AKM AK8432

ASAHI KASEI
[AK8432]
AK8432
6CH リニアセンサー対応 10bit 40MSPS×3 アナログプリプロセッサ
特長
…
…
…
…
…
…
…
…
…
…
…
…
最大処理速度
CDS モード, クランプモード時
1CH, 2CH, 3CH モード:
チャネル当たり 40M sample/sec
4CH,6CH モード:
チャネル当たり 20M sample/sec
DC 直結モード時
1CH, 2CH, 3CH モード:
チャネル当たり 10M sample/sec
4CH, 6CH モード:
チャネル当たり 8.3M sample/sec
最大入力信号レベル: 1.35Vpp(typ.)@CDS モード, DC 直結モード
1.29Vpp(typ.)@クランプモード
CCD,CIS 両方の信号極性に対応
6CH 同時サンプリング CDS 回路(Correlated Double Sampling:相関二重サンプル)
オフセット DAC:
レンジ±200mV(typ.), 8bit, 6 チャネル独立
PGA:
ゲイン調整範囲 0dB~18dB(typ.), 8bit, 6 チャネル独立
リニアリティ:
DNL= −1LSB(min.), +1.5LSB(max.) コード欠けなし保証
5bit 出力バス:
10bit データを 5bit×2 サイクルで出力
4 線式シリアルインターフェイス
電源:
3.3V±0.3V
消費電力:
530mW(typ.)@6ch モード, チャネル当たり 20M sample/sec
パッケージ: 64pin LQFP, ピンピッチ 0.5mm, モールド 10mm×10mm
DAREFP DAREFN
VCLP
VCOM
VRP
VRN
AVDD AVSS
AISET
DVDD
Reference Voltage
CCDIN0
REFIN2
REFIN3
CCDIN3
CCDIN4
REFIN4
REFIN5
CCDIN5
Clamp
CDS
Clamp
CDS
Clamp
CDS
Clamp
CDS
SHR
ADC
10bit
40MSPS
10
ADC
10bit
40MSPS
10
5
DA0~4
PGA
PGA
DAC
DAC
PGA
5
DB0~4
PGA
DAC
DAC
5
DC0~4
PGA
Timing Control
SHD
10
Output Control
CCDIN2
ADC
10bit
40MSPS
MUX
CCDIN1
Clamp
CDS
DAC
DAC
MUX
REFIN1
Clamp
CDS
MUX
REFIN0
DVSS
PGA
ADCK
RESETB
Serial I/F Control
CLPB
SDIN SDOUT SDENB SDCLK
<MS0282-J-01>
CE0
CE1
2004/09
1
ASAHI KASEI
[AK8432]
各ブロックの機能
…
Clamp/CDS センサーインターフェース回路
センサ出力の画信号レベルをサンプリングする回路です。サンプリングの方法として、CDS モードとクラン
プモード、DC 直結モードの 3 種類のモードを持っています。チャネル数モードは 1、2、3、4、6 チャネル
があり、チャネル数モードによって使われるチャネルが決まっています。使用しないチャネルの CDS 回路、
DAC、PGA および ADC は自動的にパワーダウンします。
…
DAC
オフセット加算用 D/A コンバータ
センサーインターフェース部でサンプリングした信号レベルに加算するオフセット電圧を生成する D/A コン
バータです。DAC のレンジは±200mV(typ.)で分解能は 8bit です。チャネル毎に異なるオフセット電圧を
レジスタで設定できます。
… PGA (Programmable Gain Amplifier)
各チャネルの信号振幅を調整するためのプログラマブルゲインアンプです。ゲインの設定範囲は 0dB か
ら 18dB(typ.)、分解能は 8bit です。チャネル毎に異なるゲインをレジスタで設定できます。
…
MUX
チャネルマルチプレクサ
4 チャネルモードおよび 6 チャネルモードのとき、同時にサンプリングした 2 つのチャネルの信号を時分割
で ADC へ入力するためのアナログスイッチです。4 チャネルモードおよび 6 チャネルモードのとき、10bit
ADC は時分割で 2 つのチャネルを処理します。
…
ADC
A/D コンバータ
オフセット調整およびゲイン調整後の画信号レベルをデジタルデータに変換する 10bit,40MSPS の A/D
コンバータです。ADC は 3 個あり、それぞれに MUX を介して 2 つのチャネルが接続されています。
…
Output Control
ADC 出力データコントロール
ADC データの出力フォーマットを制御するデジタル回路です。ADC データはレジスタの設定により 5bit
幅もしくは 10bit 幅で出力されます。5bit 幅のときは ACDK の立上がりで上位 5bit、ADCK の立ち下が
りで下位 5bit の ADC データが出力されます。10bit 幅のときは立上がりと立ち下がりで別のチャネルの
ADC データが出力されます。また、10bit 幅を選択したときはレジスタの設定により、ADCK の立ち下がり
のみで ADC データを出力させることもできます。
…
Reference Voltage
基準電圧生成回路
内部のクランプレベル VCLP、アナログコモンレベル VCOM、ADC 基準電圧 VRP,VRN、DAC 基準電
圧 DAREFP,DAREFN を生成する回路です。
…
Timing Control
タイミング発生回路
入力クロック ADCK,SHR,SHD,CLPB から、内部のタイミングパルスを発生するデジタル回路です。
ADCK は ADC の動作と ADC 出力データコントロール部の動作に使われるクロックです。SHR はセンサ
信号のリファレンスレベルをサンプリングするタイミングパルスです。SHD はセンサ信号のデータレベルを
サンプリングするタイミングパルスです。CLPB はクランプ区間を示すタイミングパルスです。
<MS0282-J-01>
2004/09
2
ASAHI KASEI
…
[AK8432]
Serial I/F Control
シリアルレジスタ・インターフェース回路
コントロールレジスタに値を設定するための 4 線式シリアルインターフェースです。コントロールレジスタは
読み出しも可能です。チップイネーブルピン CE0,CE1 でチップのアドレスを指定することにより、同一の 4
線に 4 個までの AK8432 を接続することができます。
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
AVDD
CCDIN0
REFIN0
DAREFN
DAREFP
AISET
AVDD
AVSS
RESETB
CE1
CE0
SDCLK
SDENB
SDIN
AVDD
AVSS
ピン配置
AVSS
CCDIN1
REFIN1
VCLP
VCOM
CCDIN2
REFIN2
REFIN3
CCDIN3
VRP
VRN
CCDIN4
REFIN4
REFIN5
CCDIN5
AVDD
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
TOP VIEW
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
SDOUT
NC
DA4 (D9)
DA3 (D8)
DA2 (D7)
DA1 (D6)
DA0 (D5)
DVDD
DVSS
DB4 (D4)
DB3 (D3)
DB2 (D2)
DB1 (D1)
DB0 (D0)
NC
DVDD
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
DVSS
DC4
DC3
DC2
DC1
DC0
NC
DVDD
DVSS
AVSS
AVDD
CLPB
ADCK
SHD
SHR
AVSS
図 1 ピン配置
<MS0282-J-01>
2004/09
3
ASAHI KASEI
[AK8432]
ピン機能
No.
Name
Type
Description
1
AVSS
PWR
アナロググランド
2
SHR
I
リファレンスレベル サンプリングパルス入力
3
SHD
I
データレベル サンプリングパルス入力
4
ADCK
I
ADC サンプリングクロック入力
5
CLPB
I
クランプ制御入力、 Low:クランプ動作 ON、High:クランプ動作 OFF
CDS モードの時は Low に固定してください。
6
AVDD
PWR
アナログ電源
7
AVSS
PWR
アナロググランド
8
DVSS
PWR
デジタルグランド
9
DVDD
PWR
デジタル電源
10
NC
11
DC0
O
ADC 出力、 ストレートバイナリコード、(DC0:LSB 側、DC4:MSB 側)
12
DC1
O
3CH、6CH モードで 5bit 幅出力のときに CCDIN4,CCDIN5 に対応。
13
DC2
O
10bit 幅出力のとき、および 1CH,2CH,4CH モード 5bit 幅出力のときは使
14
DC3
O
用しません。これらのモードのときは次の状態になります。
15
DC4
O
オープンまたは AVSS 接続にしてください。
通常動作時:
Low レベルを出力
パワーダウン時: レジスタ設定により Low レベルまたは High-Z 出力
16
DVSS
PWR
デジタルグランド
17
DVDD
PWR
デジタル電源
18
NC
19
DB0 (D0)
O
ADC 出力、 ストレートバイナリコード、 括弧内は 10bit 幅出力時の呼び名
20
DB1 (D1)
O
(5bit 幅出力時 DB0:LSB 側、DB4:MSB 側
21
DB2 (D2)
O
1CH モード 5bit 幅出力のときは使用しません。このときは次の状態になりま
22
DB3 (D3)
O
す。
23
DB4 (D4)
O
オープンまたは AVSS 接続にしてください。
通常動作時:
10bit 幅出力時 D0: LSB)
Low レベルを出力
パワーダウン時: レジスタ設定により Low レベルまたは High-Z 出力
24
DVSS
PWR
デジタルグランド
25
DVDD
PWR
デジタル電源
26
DA0 (D5)
O
ADC 出力、 ストレートバイナリコード、 括弧内は 10bit 幅出力時の呼び名
27
DA1 (D6)
O
(5bit 幅出力時 DA0:LSB 側、DA4:MSB 側
28
DA2 (D7)
O
29
DA3 (D8)
O
30
DA4 (D9)
O
31
NC
32
SDOUT
O
シリアル I/F データ出力
33
AVSS
PWR
アナロググランド
34
AVDD
PWR
アナログ電源
10bit 幅出力時 D9: MSB)
オープンまたは AVSS 接続にしてください。
<MS0282-J-01>
2004/09
4
ASAHI KASEI
No.
Name
[AK8432]
Type
Description
35
SDIN
I
シリアル I/F データ入力
36
SDENB
I
シリアル I/F データイネーブル
37
SDCLK
I
シリアル I/F クロック
38
CE0
I
チップイネーブル
39
CE1
I
40
RESETB
I
リセット
41
AVSS
PWR
アナロググランド
42
AVDD
PWR
アナログ電源
43
AISET
I
内部バイアス電流、AVSS との間に抵抗 8.2kΩを接続
44
DAREFP
O
DAC 基準電圧正側、AVSS との間に安定化用コンデンサを接続
45
DAREFN
O
DAC 基準電圧負側、AVSS との間に安定化用コンデンサを接続
46
REFIN0
I
リファレンス入力、AVSS との間に CCDIN0 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
47
CCDIN0
I
センサ信号入力
48
AVDD
PWR
アナログ電源
49
AVSS
PWR
アナロググランド
50
CCDIN1
I
センサ信号入力
51
REFIN1
I
リファレンス入力、AVSS との間に CCDIN1 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
52
VCLP
O
クランプレベル出力、AVSS との間に安定化用コンデンサを接続
53
VCOM
O
内部基準電圧、AVSS との間に安定化用コンデンサを接続
54
CCDIN2
I
センサ信号入力
55
REFIN2
I
リファレンス入力、AVSS との間に CCDIN2 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
56
REFIN3
I
リファレンス入力、AVSS との間に CCDIN3 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
57
CCDIN3
I
センサ信号入力
58
VRP
O
ADC 基準電圧正側、AVSS との間に安定化用コンデンサを接続
59
VRN
O
ADC 基準電圧負側、AVSS との間に安定化用コンデンサを接続
60
CCDIN4
I
センサ信号入力
61
REFIN4
I
リファレンス入力、AVSS との間に CCDIN4 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
62
REFIN5
I
リファレンス入力、AVSS との間に CCDIN5 の入力コンデンサと同容量のコ
ンデンサを接続。DC 直結モード時は信号の基準レベルを入力。
63
CCDIN5
I
64 AVDD
PWR
Type
I: 入力ピン
センサ信号入力
アナログ電源
O: 出力ピン
PWR: 電源ピン
注) AVDD はアナログ部およびロジック部の電源、DVDD はデジタル出力バッファの電源です。
<MS0282-J-01>
2004/09
5
ASAHI KASEI
[AK8432]
絶対最大定格
AVSS= DVSS=0V、全ての電圧はグランドに対する値です。
記号
Min.
Max.
単位
AVDD
−0.3
4.5
V
DVDD
−0.3
4.5
V
IIN
−10
10
mA
アナログ入力電圧
VINA
−0.3
AVDD+0.3
V
デジタル入力電圧(入力ピン)
VINL
−0.3
AVDD+0.3
V
デジタル入力電圧(出力ピン)
VONL
−0.3
DVDD+0.3
V
項目
電源電圧
入力電流
備考
電源ピンを除く
外部過入力に対する
制約
Ta
動作周囲温度
0
°C
70
保存温度
Tstg
−65
150
°C
これらの限界以上での動作は素子の永久破壊を引き起こす可能性があります。
この極限状態での通常動作は保証されません。
推奨動作条件
AVSS= DVSS=0V、全ての電圧はグランドに対する値です。
項目
電源電圧
アナログ
出力バッファ
REFINn(n=0~5) DC 直結
モード時入力電圧
記号
Min.
Typ.
Max.
単位
AVDD
DVDD
3.0
3.0
3.3
3.3
3.6
3.6
V
V
VREFIN
0
AVDD
−1.3
AVDD
V
正極性時
V
負極性時
1.3
備考
電気的特性
„ DC 特性
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
記号
ピン
Min.
High レベル入力電圧
VIH
注1
0.7AVDD
Low レベル入力電圧
VIL
注1
High レベル出力電圧 1
VOH1
注2
Low レベル出力電圧 1
VOL1
注2
High レベル出力電圧 2
VOH2
注3
Low レベル出力電圧 2
VOL2
注3
入力リーク電流
ILIKG
注1
項目
Max.
備考
V
0.3AVDD
V
V
IOH= −1mA
V
IOL= 1mA
V
IOH= −0.25mA
0.3DVDD
V
IOL= 0.25mA
10
µA
0.7DVDD
0.3DVDD
0.7DVDD
−10
単位
High-Z リーク電流
IOZ
注2
−10
10
µA
(注1) SHD, SHR, ADCK, CLPB, SDCLK, SDENB, SDIN, CE0, CE1, RESETB
(注2) DA0~DA4, DB0~DB4, DC0~DC4
(注3) SDOUT
<MS0282-J-01>
2004/09
6
ASAHI KASEI
[AK8432]
„ アナログ特性
項目
クランプ電圧
コモン電圧
ADC 正側基準電圧
ADC 負側基準電圧
DAC 正側基準電圧
DAC 負側基準電圧
入力レンジ
入力容量
入力帯域幅
(注 1)
分解能
レンジ
微分非直線性
最大ゲイン
(AVDD=3.3V, DVDD=3.3V, Ta= 25°C, 特記無き場合は ADCK=40MHz)
記号
条件
min.
typ.
max.
単位
基準電圧部
VCLP
正極性時
1.25
1.4
1.55
V
負極性時
2.15
2.3
2.45
VCOM
1.1
1.2
1.3
V
VRP
1.6
1.7
1.8
V
VRN
0.6
0.7
0.8
DAREFP 正極性時
1.845
2.245
2.645
V
負極性時
0.945
1.345
1.745
DAREFN 正極性時
1.605
2.005
2.405
V
負極性時
0.74
1.14
1.54
クランプ/CDS 部
VI
PGA ゲイン=0dB 設定時
Vpp
CDS モード
1.23
1.35
1.47
クランプモード
1.19
1.29
1.39
DC 直結モード
1.23
1.35
1.47
CIN
CCDIN
10
pF
CBW
CCDIN~ADC
1
PGA ゲイン=0dB 設定時
pixel
オフセット調整 DAC
DRES
8
bit
DRNG
入力換算
±165
±200
±235
mV
DNL
単調性保証
−1.0
+1.5
LSB
PGA
GMAX
CCDIN~ADC
17.5
18
18.5
dB
0dB 設定に対する相対値
ステップ幅
GSTA
分解能
微分非直線性
RES
DNL
0.06
~0.11
単調性保証
dB
ADC
無入力時ノイズ
NI
(注 2)
内部オフセット(注 3) VOFST
クロストーク
XTALK1
XTALK2
CCDIN~ADC
−1.0
コード欠けなし保証
ノイズ、内部オフセット、クロストーク
PGA ゲイン=0dB 設定時
PGA ゲイン=18dB 設定時
PGA ゲイン=0dB 設定時
−50
(注 4)
(注 5)
−3
消費電流
10
+1.5
0.4
0.7
±1
bit
LSB
LSBrms
50
+3
mV
LSB
アナログ部
通常動作時
IA
1CH モード
6CH モード
45
160
65
220
mA
デジタル出力部
ID
30
60
mA
パワーダウン時
IPD
6CH モード,フルスケール
−2dB 1MHz 正弦波入力,
負荷 10pF
アナログ部+デジタル部
0.1
mA
これらの特性は外部回路例に示した外付け部品とその定数の時のものです。
<MS0282-J-01>
2004/09
7
ASAHI KASEI
[AK8432]
(注 1) フルスケール−2dB のステップ信号を入力したときに ADC 出力が±1LSB 以内にセトリングするま
での時間。
(注 2) 無入力時の ADC 出力コードばらつきのσとして定義。
(注 3) 無入力時、オフセット DAC 設定 A0h(入力換算で−50mV に相当)と 60h(入力換算で 50mV に相
当)の間に ADC 出力コードが 000h から 001h に変化するオフセット DAC 設定値があるという定義。
オフセット調整 DAC のレンジはこの内部オフセットの調整にも使われるため、入力に対する調整レ
ンジは内部オフセット分だけ減少します。
(注 4) ADCK=40MHz、A/D 変換レートモード、6CH、CDS モード、被測定チャネルの PGA ゲイン
=max.、他のチャネルの PGA ゲイン=min.。被測定チャネルの入力を固定し、他のチャネルにフル
スケール−1dB のステップ信号を入力したときに被測定チャネルの出力コードがどれだけ振れるかと
いう定義。
(注 5) ADCK=10MHz、A/D 変換レートモード、全チャネル PGA ゲイン=min。被測定チャネルの入力を
固定し、他のチャネルにフルスケール−1dB のステップ信号を入力した時に被測定チャネルの出力
コードがどれだけ振れるかという定義。
<MS0282-J-01>
2004/09
8
ASAHI KASEI
[AK8432]
„ スイッチング特性 1: ADC 変換レートモード, DC 直結モード時
・ タイミング図(1) 5bit 幅, 1CH,2CH,3CH モード
・ タイミング図(3) 5bit 幅, 4CH,6CH モード
・ タイミング図(5) 10bit 幅, 1CH モード
・ タイミング図(7) 10bit 幅, 2CH モード
・ タイミング図(9) 10bit 幅, 4CH モード
No.
項目
1
ADCK サイクル時間(T)
2
ADCK 低レベル幅
3
ADCK 高レベル幅
4
SHD サイクル時間
6
7
SHD パルス幅
SHD セットアップ時間
（対 ADCK↑）
SHD ディレイ時間
（対 ADCK↓）
CCDIN0∼5 ホールド時間
（対 SHD↓）
出力データ遅延時間
（対 ADCK↑↓）
8
10
11
12
パイプラインディレイ
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
適用端子
Min. Typ. Max. 単位
条件
ADCK
60
2000 ｎｓ
4,6CH モード
100
2000
1,2,3CH モード
ADCK
30
ｎｓ
4,6CH モード
50
1,2,3CH モード
ADCK
30
ｎｓ
4,6CH モード
50
1,2,3CH モード
SHD
2T
ｎｓ
4,6CH モード
T
1,2,3CH モード
SHD
30
ｎｓ
SHD
0
ｎｓ
SHD
30
ｎｓ
CCDIN0
~CCDIN5
DA4~DA0
DB4~DB0
DC4~DC0
DA4~DA0
DB4~DB0
DC4~DC0
2
ｎｓ
12
9
8.5
13
SHD
SHD=”H”禁止区間
（ 対 SHD ↓ 後 、 １ 発 目 の
ADCK↑基準）
T+1
<MS0282-J-01>
ｎｓ
C=10pF
ADCK 2,3,4,6CH モード
換算
および
1CH 5bit 幅モード
1CH 10bit 幅モー
ド
ｎｓ
4,6ch モード
2004/09
9
ASAHI KASEI
[AK8432]
„ スイッチング特性 2: ADC 変換レートモード, CDS,クランプモード時
・ タイミング図(2) 5bit 幅, 1CH,2CH,3CH モード
・ タイミング図(4) 5bit 幅, 4CH,6CH モード
・ タイミング図(6) 10bit 幅, 1CH モード
・ タイミング図(8) 10bit 幅, 2CH モード
・ タイミング図(10) 10bit 幅, 4CH モード
No.
1
2
3
4
項目
ADCK サイクル時間(T)
ADCK 低レベル幅
ADCK 高レベル幅
SHR,SHD サイクル時間
5
6
7
SHR パルス幅
SHD パルス幅
SHD セットアップ時間
（対 ADCK↑）
SHD ディレイ時間
（対 ADCK↓）
CCDIN0∼5 ホールド時間
（対 SHR↓）
CCDIN0∼5 ホールド時間
（対 SHD↓）
出力データ遅延時間
（対 ADCK↑↓）
8
9
10
11
12
パイプラインディレイ
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
適用端子
Min. Typ. Max. 単位
条件
ADCK
25
2000 ｎｓ
ADCK
12.5
ｎｓ
ADCK
12.5
ｎｓ
SHR, SHD
2T
ｎｓ
4,6ch モード
T
1,2,3ch モード
SHR
8
ｎｓ
SHD
8
ｎｓ
SHD
0
ｎｓ
SHD
11
ｎｓ
CCDIN0
~CCDIN5
CCDIN0
~CCDIN5
DA4~DA0
DB4~DB0
DC4~DC0
DA4~DA0
DB4~DB0
DC4~DC0
2
ｎｓ
2
ｎｓ
12
9
8.5
13
SHD
SHD=”H”禁止区間
（ 対 SHD ↓ 後 、 １ 発 目 の
ADCK↑基準）
T+1
<MS0282-J-01>
ｎｓ
C=10pF
ADCK 2,3,4,6ch モード
換算
および
1CH 5bit 幅モード
1CH 10bit 幅モー
ド
ｎｓ
4,6ch モード
2004/09
10
ASAHI KASEI
[AK8432]
„ スイッチング特性 3: 総画素レートモード, DC 直結モード時
・ タイミング図(11) 10bit 幅, 2CH モード
・ タイミング図(13) 10bit 幅, 3CH モード
・ タイミング図(15) 10bit 幅, 4CH モード
・ タイミング図(17) 10bit 幅, 6CH モード
No.
項目
1
ADCK サイクル時間(T)
2
ADCK 低レベル幅
3
ADCK 高レベル幅
4
SHD サイクル時間
6
7
SHD パルス幅
SHD セットアップ時間
（対 ADCK↑）
SHD ディレイ時間
（注 1）
CCDIN0∼5 ホールド時間
（対 SHD↓）
出力データ遅延時間
（対 ADCK↑↓）
パイプラインディレイ
8
10
11
12
13
SHD=”H”禁止区間
（ 対 SHD ↓ 後 、 １ 発 目 の
ADCK↑基準）
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
適用端子
Min. Typ. Max. 単位
条件
ADCK
20
333
ｎｓ
6ch モード
30
500
4ch モード
33.4
666
3ch モード
50
1000
2ch モード
ADCK
10
ｎｓ
6ch モード
15
4ch モード
16.7
3ch モード
25
2ch モード
ADCK
10
ｎｓ
6ch モード
15
4ch モード
16.7
3ch モード
25
2ch モード
SHD
6T
ｎｓ
6ch モード
4T
4ch モード
3T
3ch モード
2T
2ch モード
SHD
30
ｎｓ
SHD
0
T/2
ｎｓ
SHD
30
ｎｓ
CCDIN0
~CCDIN5
DA4~DA0
DB4~DB0
DA4~DA0
DB4~DB0
SHD
2
ｎｓ
12
30
20
3T+1
2T+1
ｎｓ
C=10pF
ADCK 3CH,6CH モード
換算
2CH,4CH モード
ｎｓ
6ch モード
4ch モード
(注 1) 内部 A/D クロックの立下りエッジを作る ADCK のエッジに対する値。2CH,4CH モード時は対
ADCK↑。3CH,6CH モード時は対 ADCK↓。
<MS0282-J-01>
2004/09
11
ASAHI KASEI
[AK8432]
„ スイッチング特性 4: 総画素レートモード, CDS,クランプモード時
・ タイミング図(12) 10bit 幅, 2CH モード
・ タイミング図(14) 10bit 幅, 3CH モード
・ タイミング図(16) 10bit 幅, 4CH モード
・ タイミング図(18) 10bit 幅, 6CH モード
No.
項目
1
ADCK サイクル時間(T)
2
3
4
ADCK 低レベル幅
ADCK 高レベル幅
SHR,SHD サイクル時間
5
6
7
SHR パルス幅
SHD パルス幅
SHD セットアップ時間
（対 ADCK↑）
SHD ディレイ時間
（注 1）
CCDIN0∼5 ホールド時間
（対 SHR↓）
CCDIN0∼5 ホールド時間
（対 SHD↓）
出力データ遅延時間
（対 ADCK↑↓）
パイプラインディレイ
8
9
10
11
12
13
SHD=”H”禁止区間
（ 対 SHD ↓ 後 、 １ 発 目 の
ADCK↑基準）
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
適用端子
Min. Typ. Max. 単位
条件
ADCK
12.5
333
ｎｓ
6ch モード
12.5
500
4ch モード
12.5
666
3ch モード
12.5
1000
2ch モード
ADCK
6.25
ｎｓ
ADCK
6.25
ｎｓ
SHR, SHD
6T
ｎｓ
6ch モード
4T
4ch モード
3T
3ch モード
2T
2ch モード
SHR
8
ｎｓ
SHD
8
ｎｓ
SHD
0
T/2
ｎｓ
SHD
12
ｎｓ
CCDIN0
~CCDIN5
CCDIN0
~CCDIN5
DA4~DA0
DB4~DB0
DA4~DA0
DB4~DB0
SHD
2
ｎｓ
2
ｎｓ
12.0
30
20
3T+1
ｎｓ
C=10pF
ADCK 3CH,6CH モード
換算
2CH,4CH モード
ｎｓ
6ch モード
2T+1
4ch モード
(注 1) 内部 A/D クロックの立下りエッジを作る ADCK のエッジに対する値。2CH,4CH モード時は対
ADCK↑。3CH,6CH モード時は対 ADCK↓。
タイミングは DC 特性で規定された各レベルを横切った時点で規定されます。
<MS0282-J-01>
2004/09
12
ASAHI KASEI
[AK8432]
„ タイミング図(1): ADCK 周波数=A/D 変換レートモード(5bit 幅出力)
・ 1CH, 2CH, 3CH モード(DC 直結モード、正極性)
スイッチング特性 1 の表を参照してください。
CCDIN0
CCDIN2
CCDIN4
0
1
2
3
4
5
6
7
8
9
10
11
12
13
ADCK
SHR
SHD
DA4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
CCDIN0
0
1
2
3
DB4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
1
2
3
CCDIN2
DC4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
1
2
3
CCDIN4
9 ADCK cycles
(Pipeline Delay)
M: MSB 5bit
L: LSB 5bit
1CH、2CH、3CH モード時 全体タイミング
CCDIN0
CCDIN2
CCDIN4
n
n+1
10
SHR
8
6
7
SHD
4
1 (T)
ADCK
3
DA4~0
DB4~0
DC4~0
LSB
11
2
MSB
LSB
11
MSB
n−10
LSB
n−9
1CH、2CH、3CH モード時 詳細タイミング
<MS0282-J-01>
2004/09
13
ASAHI KASEI
[AK8432]
„ タイミング図(2): ADCK 周波数=A/D 変換レートモード(5bit 幅出力)
・ 1CH, 2CH, 3CH モード(CDS モード&クランプモード、負極性)
スイッチング特性 2 の表を参照してください。
CCDIN0
CCDIN2
CCDIN4
0
1
2
3
4
5
6
7
8
9
10
11
12
13
ADCK
SHR
SHD
DA4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
1
2
3
CCDIN0
DB4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
1
2
3
CCDIN2
DC4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
1
2
3
CCDIN4
9 ADCK cycles
(Pipeline Delay)
M: MSB 5bit
L: LSB 5bit
1CH、2CH、3CH モード時 全体タイミング
CCDIN0
CCDIN2
CCDIN4
9
n-2
n-1
n
10
n+1
SHR
4
5
8
7
SHD
6
4
ADCK
3
DA4~0
DB4~0
DC4~0
2
1 (T)
LSB
MSB
11
LSB
n-12
MSB
LSB
n-11
MSB
11
LSB
n-10
MSB
n-9
LSB
MSB
n-8
1CH、2CH、3CH モード時 詳細タイミング
<MS0282-J-01>
2004/09
14
ASAHI KASEI
[AK8432]
„ タイミング図(3): ADCK 周波数=A/D 変換レートモード(5bit 幅出力)
・ 4CH, 6CH モード(DC 直結モード、正極性)
スイッチング特性 1 の表を参照してください。
CCDINn
(n=0~5)
0
1
2
3
4
5
6
7
ADCK
SHR
SHD
DA4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
1
1
2
0
0
even= CCDIN0
even
odd
even
even
odd
odd= CCDIN1
DB4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
0
2
1
1
even= CCDIN2
even odd even odd even
odd= CCDIN3
DC4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
0
2
1
1
even= CCDIN4
even odd even odd even
odd= CCDIN5
9 ADCK cycles
(Pipeline Delay)
M: MSB 5bit
L: LSB 5bit
4ch,6ch モード時 全体タイミング
CCDINn
(n=0~5)
n
10
SHR
8
6
7
SHD
4
1 (T)
ADCK
3
DA4~0
DB4~0
DC4~0
LSB
11
2
MSB
LSB
n−6
odd
11
MSB
LSB
n−5
even
4ch,6ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
15
ASAHI KASEI
[AK8432]
„ タイミング図(4): ADCK 周波数=A/D 変換レートモード(5bit 幅出力)
・ 4CH, 6CH モード(CDS モード&クランプモード、負極性)
スイッチング特性 2 の表を参照してください。
CCDINn
(n=0~5)
0
1
2
3
4
5
6
7
ADCK
SHR
SHD
DA4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
1
1
2
0
0
even= CCDIN0
even
odd
even
even
odd
odd= CCDIN1
DB4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
0
2
1
1
even= CCDIN2
even odd even odd even
odd= CCDIN3
DC4~0
M L M L M L M L M L M L M L M L M L M L M L M L M L M L M L
0
0
2
1
1
even= CCDIN4
even odd even odd even
odd= CCDIN5
9 ADCK cycles
(Pipeline Delay)
M: MSB 5bit
L: LSB 5bit
4ch,6ch モード時 全体タイミング
CCDINn
(n=0~5)
n-1
9
10
n
n+1
SHR
4
5
8
7
SHD
6
4
ADCK
3
DA4~0
DB4~0
DC4~0
2
1 (T)
LSB
n-7
odd
MSB
11
LSB
n-6
even
MSB
LSB
n-6
odd
MSB
11
LSB
n-5
even
MSB
n-5
odd
LSB
MSB
n-4
even
4ch,6ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
16
ASAHI KASEI
[AK8432]
„ タイミング図(5): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 1CH モード(DC 直結モード、正極性)
スイッチング特性 1 の表を参照してください。
CCDIN0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB
0
1
2
3
4
LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB
0
1
2
3
4
DC4~0
8.5 ADCK cycles
(Pipeline Delay)
1CH モード時 全体タイミング
CCDIN0
10
n-1
n
n+1
n+2
n+3
SHR
8
7
SHD
4
6
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
11
1 (T)
n-11
n-10
n-9
n-8
n-7
1CH モード時 詳細タイミング
<MS0282-J-01>
2004/09
17
ASAHI KASEI
[AK8432]
„ タイミング図(6): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 1CH モード(CDS モード&クランプモード、負極性)
スイッチング特性 2 の表を参照してください。
CCDIN0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB MSB
4
0
1
2
3
LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB LSB
0
1
2
3
4
DC4~0
8.5 ADCK cycles
(Pipeline Delay)
1CH モード時 全体タイミング
9
10
CCDIN0
n-1
n
n+1
n+2
n+3
SHR
4
5
8
7
SHD
6
4
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
n-11
11
n-10
n-9
n-8
n-7
1CH モード時 詳細タイミング
<MS0282-J-01>
2004/09
18
ASAHI KASEI
[AK8432]
„ タイミング図(7): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 2CH モード(DC 直結モード、正極性)
スイッチング特性 1 の表を参照してください。
CCDIN0
CCDIN2
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
DC4~0
0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2
0
1
2
3
4
MSB
0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2
4
LSB
0
1
2
3
CCDIN0
CCDIN2
9 ADCK cycles
(Pipeline Delay)
2ch モード時 全体タイミング
CCDIN0
CCDIN2
n-2
n-1
10
n
n+1
SHR
8
7
SHD
4
6
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
2
0
11
2
n-12
0
2
n-11
0
11
2
0
n-10
2
n-9
CCDIN0
0
n-8
CCDIN2
2ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
19
ASAHI KASEI
[AK8432]
„ タイミング図(8): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 2CH モード(CDS モード&クランプモード、負極性)
スイッチング特性 2 の表を参照してください。
CCDIN0
CCDIN2
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
DC4~0
0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2
0
1
2
3
MSB
4
0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2 0 2
LSB
0
1
2
3
4
CCDIN0 CCDIN2
9 ADCK cycles
(Pipeline Delay)
2ch モード時 全体タイミング
9
CCDIN0
CCDIN2
n-2
n-1
n
10
n+1
SHR
4
5
8
7
SHD
4
6
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
2
0
11
2
n-12
0
2
n-11
0
11
2
0
n-10
2
n-9
CCDIN0
0
n-8
CCDIN2
2ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
20
ASAHI KASEI
[AK8432]
„ タイミング図(9): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 4CH モード(DC 直結モード、正極性)
スイッチング特性 1 の表を参照してください。
CCDINn
(n=0~3)
0
1
2
3
4
5
6
7
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2
0
0
2
1
1
MSB
0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2
0
0
1
1
2
LSB
DC4~0
9 ADCK cycles
(Pipeline Delay)
4ch モード時 全体タイミング
CCDINn
(n=0~3)
n-1
10
n
n+1
SHR
8
7
13
SHD
6
4
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
3
n-7
0
11
2
1
3
0
n-6
11
2
1
n-5
3
0
n-4
4ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
21
ASAHI KASEI
[AK8432]
„ タイミング図(10): ADCK 周波数=A/D 変換レートモード(10bit 幅出力)
・ 4CH モード(CDS モード&クランプモード、負極性)
スイッチング特性 2 の表を参照してください。
CCDINn
(n=0~3)
0
1
2
3
4
5
6
7
ADCK
SHR
SHD
DA4~0
(D9~5)
DB4~0
(D4~0)
0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2
0
0
2
1
1
MSB
0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2 1 3 0 2
0
0
1
1
2
LSB
DC4~0
9 ADCK cycles
(Pipeline Delay)
4ch モード時 全体タイミング
CCDINn
(n=0~3)
n-1
10
n
9
n+1
SHR
4
5
8
7
13
SHD
6
4
ADCK
3
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
3
n-7
0
11
2
1
3
0
n-6
11
2
1
n-5
3
0
n-4
4ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
22
ASAHI KASEI
[AK8432]
„ タイミング図(11): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 2CH モード(DC 直結モード、正極性)
スイッチング特性 3 の表を参照してください。
CCDINn
(n=0,2)
0
1
2
3
4
5
6
7
8
9
10
11
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
2
DB4~0
(D4~0)
2
0
0
2
2
0
0
2
2
0
2
0
0
2
2
0
0
2
0
2
2
CCDIN0 CCDIN2
DC4~0
0
MSB
0
LSB
2
0
2
0
2
0
2
0
2
0
2
0
1
2
0
1
0
2
0
2
0
2
0
2
0
2
0
0
20 ADCK cycles
(Pipeline Delay)
2ch モード時 全体タイミング
CCDIN0
CCDIN2
n-2
n-1
10
n
n+1
SHR
8
7
SHD
6
4
ADCK
3
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
2
11
0
2
n-13
0
2
n-12
0
11
2
n-11
0
2
n-10
0
n-9
2ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
23
ASAHI KASEI
[AK8432]
„ タイミング図(12): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 2CH モード(CDS モード & クランプモード、負極性)
スイッチング特性 4 の表を参照してください。
CCDINn
(n=0,2)
0
1
2
3
4
5
6
7
8
9
10
11
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
2
DB4~0
(D4~0)
2
0
0
2
2
0
0
2
2
0
2
0
0
2
2
0
0
2
2
0
2
CCDIN0 CCDIN2
DC4~0
0
MSB
0
LSB
2
0
2
0
2
0
2
0
2
0
2
0
1
2
0
1
0
2
0
2
0
2
0
2
0
2
0
0
20 ADCK cycles
(Pipeline Delay)
2ch モード時 全体タイミング
9
CCDIN0
CCDIN2
n-3
n-2
n-1
10
n
n+1
SHR
5
4
8
7
SHD
6
4
ADCK
3
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
2
1 (T)
2
11
2
0
n-13
0
2
n-12
0
11
2
n-11
0
2
n-10
0
n-9
2ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
24
ASAHI KASEI
[AK8432]
„ タイミング図(13): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 3CH モード(DC 直結モード、正極性)
スイッチング特性 3 の表を参照してください。
CCDINn
(n=0,2,4)
0
1
2
3
4
5
6
7
8
9
10
11
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0
0
1
MSB
2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0
0
1
LSB
CCDIN0
DC4~0
CCDIN4
CCDIN2
30 ADCK cycles
(Pipeline Delay)
3ch モード時 全体タイミング
CCDINn
(n=0,2,4)
n-1
n
n+1
10
SHR
8
7
6
SHD
4
1 (T)
ADCK
3
2
Internal
A/D clock
DA4~0
(D9~5)
DB4~0
(D4~0)
11
0
2
n-12
4
0
2
4
0
n-11
2
n-10
4
0
2
n-9
3ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
25
ASAHI KASEI
[AK8432]
„ タイミング図(14): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 3CH モード(CDS モード & クランプモード、負極性)
スイッチング特性 4 の表を参照してください。
CCDINn
(n=0,2,4)
0
1
2
3
4
5
6
7
8
9
10
11
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4
0
MSB
0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4 0 2 4
CCDIN0
DC4~0
LSB
CCDIN4
CCDIN2
0
30 ADCK cycles
(Pipeline Delay)
3ch モード時 全体タイミング
10
CCDINn
n-1
(n=0,2,4)
n+1
n
9
SHR
5
4
8
7
6
SHD
4
1 (T)
ADCK
3
2
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
0
11
2
4
0
2
4
0
n-10
n-11
2
4
0
2
n-9
3ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
26
ASAHI KASEI
[AK8432]
„ タイミング図(15): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 4CH モード(DC 直結モード、正極性)
スイッチング特性 3 の表を参照してください。
CCDINn
(n=0~3)
0
1
2
3
4
5
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
3
DB4~0
(D4~0)
3
0
2
0
1
2
1
3
0
3
0
2
1
2
1
CCDIN0
DC4~0
3
0
3
0
2
2
CCDIN3
CCDIN2
CCDIN1
1
MSB
1
LSB
3
0
2
1
3
0
2
1
3
0
2
0
3
0
2
1
3
0
2
1
3
0
2
0
20 ADCK cycles
(Pipeline Delay)
4ch モード時 全体タイミング
CCDINn
(n=0~3)
10
n
SHR
n+1
8
6 7
13
SHD
4
1 (T)
ADCK
3
2
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
11
0
n-6
2
1
3
0
2
n-5
1
3
0
2
n-4
4ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
27
ASAHI KASEI
[AK8432]
„ タイミング図(16): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 4CH モード(CDS モード & クランプモード、負極性)
スイッチング特性 4 の表を参照してください。
CCDINn
(n=0~3)
0
1
2
3
4
5
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
3
DB4~0
(D4~0)
3
0
0
2
2
1
3
1
3
0
0
2
2
CCDIN0
DC4~0
1
1
3
3
0
2
0
2
CCDIN3
CCDIN2
1
MSB
CCDIN1
1
LSB
3
0
2
1
3
0
2
1
3
0
2
0
3
0
2
1
3
0
2
1
3
0
2
0
20 ADCK cycles
(Pipeline Delay)
4ch モード時 全体タイミング
CCDINn
(n=0~3)
10
n
n+1
5
9
SHR
4
8
7
6
13
SHD
4
1 (T)
ADCK
3
2
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
11
0
2
1
3
0
n-5
n-6
2
1
3
0
2
n-4
4ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
28
ASAHI KASEI
[AK8432]
„ タイミング図(17): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 6CH モード(DC 直結モード、正極性)
スイッチング特性 3 の表を参照してください。
-CCDINn
(n=0~5)
0
1
3
2
4
5
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 5 1 3 5 0 2 4 1
MSB
0
3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1
CCDIN0
DC4~0
CCDIN4
CCDIN3
LSB
0
CCDIN1
CCDIN5
30 ADCK cycles
(Pipeline Delay)
CCDIN2
6ch モード時 全体タイミング
CCDINn
(n=0~5)
n
SHR
n+2
n+1
10
8
6
7
13
SHD
4
1 (T)
ADCK
3
2
Internal
A/D Clock
11
DA4~0
(D9~5)
DB4~0
(D4~0)
0
n-6
2
4
1
3
5
0
2
4
1
3
5
n-5
0
n-4
2
4
1
3
5
0
2
n-3
6ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
29
ASAHI KASEI
[AK8432]
„ タイミング図(18): ADCK 周波数=総画素レートモード(10bit 幅出力)
・ 6CH モード(CDS モード & クランプモード、負極性)
スイッチング特性 4 の表を参照してください。
-CCDINn
(n=0~5)
0
1
3
2
4
5
ADCK
SHR
SHD
Internal
A/D Clock
DA4~0
(D9~5)
DB4~0
(D4~0)
3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1
MSB
0
3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1 3 5 0 2 4 1
CCDIN0
DC4~0
CCDIN4
CCDIN3
LSB
0
CCDIN1
CCDIN5
30 ADCK cycles
(Pipeline Delay)
CCDIN2
6ch モード時 全体タイミング
10
CCDINn
(n=0~5)
n-1
n
9
n+2
n+1
5
SHR
8
4
6
7
13
SHD
4
1 (T)
ADCK
3
2
Internal
A/D Clock
DA4~0
(D9~5)
DC4~0
(D4~0)
11
0
n-6
2
4
1
3
5
0
2
4
1
3
5
n-5
0
n-4
2
4
1
3
5
0
2
n-3
6ch モード時 詳細タイミング
<MS0282-J-01>
2004/09
30
ASAHI KASEI
[AK8432]
„ スイッチング特性: シリアル I/F
項目
クロック周期
クロックパルス幅(H 区間)
クロックパルス幅(L 区間)
セットアップタイム
(対 SDCLK)
ホールドタイム
(対 SDCLK)
SDCLK,SDENB 立ち上がり
時間
SDCLK,SDENB 立ち下がり
時間
SDENB High レベル幅
データ遅延時間
(対 SDCLK)
データホールド時間
(対 SDENB)
シリアルデータ数
Sdw
Sdly
(AVDD=3.0V~3.6V, DVDD=3.0~3.6V, Ta= 0~70°C)
適用端子
Min. Typ. Max. 単位
条件
SDCLK
10
MHz
SDCLK
40
ns
SDCLK
40
ns
SDIN
20
ns
SDENB
SDIN
20
ns
SDENB
SDCLK
6
ns
AVDD の
SDENB
30%→70%
SDCLK
6
ns
AVDD の
SDENB
70%→30%
SDENB
40
ns
SDOUT
30
ns
Shld
SDOUT
Snum
SDCLK
記号
Scyc
Shi
Slo
Ssu
Sh
Sr
Sf
0
16
Scyc
Slo
SDCLK
Ssu
個
Scyc
Slo
Shi
1
ns
2
15
16
Shi
1
Sh
Ssu
2
8
9
10
16
Sh
SDIN
SDOUT
Ssu
Hi-Z
Sh Sdw
Ssu
Hi-Z
Shld
Sdly
SDENB
Sh
Sdw
図 2
AK8432 へ書き込み
AK8432 から読み出し
<MS0282-J-01>
2004/09
31
ASAHI KASEI
[AK8432]
コントロールレジスタ
アドレス
(16 進)
データ
D7
初期値
D6
D5
D4
D3
D2
D1
D0
ADCK
パワー
周波数
ダウン
(16 進)
0
00
1
センサ I/F モード
00
SHR
パワーダ
SHD
ウン時出
極性
力状態
信号極性
0
チャネル数
0
出力
チャネル チャネル チャネル
データ幅 0,1 処理
順序
2
80
オフセットデータ CCDIN0
3
80
オフセットデータ CCDIN1
4
80
オフセットデータ CCDIN2
5
80
オフセットデータ CCDIN3
6
80
オフセットデータ CCDIN4
7
80
オフセットデータ CCDIN5
8
00
PGA ゲインデータ CCDIN0
9
00
PGA ゲインデータ CCDIN1
A
00
PGA ゲインデータ CCDIN2
B
00
PGA ゲインデータ CCDIN3
C
00
PGA ゲインデータ CCDIN4
D
00
PGA ゲインデータ CCDIN5
E
08
テスト用
F
00
テスト用
2,3 処
4,5 処
理順序
理順序
初期値はリセット後の値。
電源投入後にリセットを行わない場合はテスト用レジスタ(アドレス E, F)に初期値を書き込んでください。
本データシート中で例えば R0 はアドレス 0 のレジスタを表します。R0,D0 はアドレス 0 のレジスタの D0
ビットを示します。以下で記述する各ビットはリセット後にデフォルトと表記された状態になります。
…
R0 レジスタ
„ R0, D7-D6
D7
0
0
1
センサ I/F モード
D6
0
1
0
センサ I/F モード
DC 直結 (デフォルト)
CDS
クランプ
<MS0282-J-01>
2004/09
32
ASAHI KASEI
[AK8432]
„ R0, D5
信号極性
D5
0
1
„ R0, D4-D2
D4
0
0
0
0
1
信号極性
負
正
センサタイプ
基準レベルから低電位側に信号が振れる CCD など(デフォルト)
基準レベルから高電位側に信号が振れる CIS など
チャネル数
D3
0
0
1
1
0
D2
0
1
0
1
0
チャネル数
0
○
○
○
○
○
1(デフォルト)
2
3
4
6
1
○
○
CCDIN
2
3
○
○
○
○
○
○
4
○
○
5
○
○: そのチャネル数モードで使われる入力チャネル
使われない CDS, DAC, PGA, ADC は自動的にパワーダウンします。
使われないチャネルの CCDINn,REFINn ピンにはコンデンサを接続する必要はありません。
使われないこれらのピンはオープンにしてください。
„ R0, D1
ADCK 周波数
D1
0
1
入力 ADCK 周波数
A/D 変換レート(デフォルト)
備考
5bit 幅または 10bit 幅出力データを ADCK 立
ち上がりエッジと立下りエッジの両方で出力
10bit 幅出力データを ADCK の立ち下がりエッ
ジで出力
総画素レート
デフォルトの A/D 変換レートモードでは ADC の変換レートと同じ周波数の ADCK を入力してく
ださい。ADC データは ADCK の立ち上がりと立下りの両エッジで出力されます。総画素レート
モードでは有効なチャネルの画素レートの総和と同じ周波数の ADCK を入力してください。
ADC データは ADCK の立ち下がりエッジで出力されます。
„ R0, D0
D0
0
1
パワーダウン
動作
通常動作(デフォルト)
パワーダウン
パワーダウン時はアナログ部がパワーダウンすると共にデジタル部へのクロック供給が停止しま
す。パワーダウン時の ADC データ出力 DA0~4, DB0~4, DC0~4 の状態はレジスタ R1,D6 で
Low 固定か High Z 出力か選択できます。
<MS0282-J-01>
2004/09
33
ASAHI KASEI
…
[AK8432]
R1 レジスタ
„ R1, D7
D7
0
1
SHR, SHD 極性選択
極性
アクティブ High (デフォルト)
アクティブ Low
本データシート中の図は全て SHR,SHD 極性がデフォルト設定の時のものです。
„ R1, D6
D6
0
1
„ R1, D3
D3
0
1
パワーダウン時出力状態
出力状態
Low 固定(デフォルト)
High Z
出力データ幅
出力データ幅
5bit (デフォルト)
10bit
ADCK 周波数の設定が総画素レートモード(R0,D1=1)のときは、出力データ幅設定に関わらず
10bit 幅になります。
„ R1, D2-D0
チャネル処理順序
D2
0
1
チャネル 0,1 処理順序
CCDIN0 → CCDIN1 → CCDIN0 → CCDIN1 …(デフォルト)
CCDIN1 → CCDIN0 → CCDIN1 → CCDIN0 …
D1
0
1
チャネル 2,3 処理順序
CCDIN2 → CCDIN3 → CCDIN2 → CCDIN3 …(デフォルト)
CCDIN3 → CCDIN2 → CCDIN3 → CCDIN2 …
D0
0
1
チャネル 4,5 処理順序
CCDIN4 → CCDIN5 → CCDIN4 → CCDIN5 …(デフォルト)
CCDIN5 → CCDIN4 → CCDIN5 → CCDIN4 …
一つの ADC に対応する入力チャネルペアの処理順序を選択します。処理順序はペアごとに設
定できます。このレジスタは 4 チャネルモード 5bit 幅出力または 6 チャネルモード 5bit 幅出力
のとき有効です。本データシート中の図はチャネル処理順序がデフォルト設定の時のものです。
<MS0282-J-01>
2004/09
34
ASAHI KASEI
…
[AK8432]
R2~R7 レジスタ
„ D7-D0 オフセットデータ
D7-D0
(ストレートバイナリ)
11111111
11111110
:
10000001
10000000(デフォルト)
01111111
:
00000001
00000000
…
オフセット電圧
−200mV
:
:
−1.6mV
0mV
1.6mV
:
:
200mV
負極モード時
白側へ最大シフト
(ADC コード大)
↑
|
|
|
|
(ADC コード小)
黒側へ最大シフト
正極モード時
黒側へ最大シフト
(ADC コード小)
|
|
|
|
↓
(ADC コード大)
白側へ最大シフト
R8~RD レジスタ
„ D7-D0 PGA ゲインデータ
設定コードとゲイン（理想値）の関係は次の式で表されます。
Gain( x) =
8
656 + 3x
×
倍
14.8 96 + 255 − x
ここで x はレジスタ設定値、0≤ x ≤255
デフォルト x=0
0.12
20
18
0.1
16
ゲインステップ[dB]
ゲイン[dB]
14
12
10
8
6
4
0.08
0.06
0.04
0.02
2
0
0
0
64
128
192
256
0
設定コード
64
128
192
256
設定コード
図 3 PGA ゲイン曲線(理想値)
<MS0282-J-01>
2004/09
35
ASAHI KASEI
[AK8432]
動作説明
„ センサ I/F モード
入力信号のサンプリング方法として CDS モードとクランプモード、DC 直結モードの 3 つのモードがありま
す。センサ I/F モードレジスタ(R0,D7~D6)で使用するモードを選択してください。
・ CDS モード
センサ出力信号の画素毎の基準レベル Vprec とデータレベル Vdata の差 Vpix をその画素のレベ
ルとして処理するモードです。SHR でセンサ信号のリファレンスレベルを、SHD でセンサ信号
のデータレベルをサンプリングします。サンプリングポイントは SHR,SHD とも立下りエッジです。
レジスタで SHR,SHD の極性を反転した場合(R1,D7=1)は立ち上がりエッジがサンプリングポイ
ントになります。
Vprec
CCDINn
Vpix
Vdata
SHR
SHD
図 4 CDS モードタイミング概要
・ クランプモード
内部で発生するクランプレベル Vclamp とセンサ出力信号のデータレベル Vdata の差 Vpix をその
画素のレベルとして処理するモードです。SHD でセンサ信号のデータレベルをサンプリングしま
す。
Internal
Clamp Level
Vclamp
CCDINn
Vpix
Vdata
SHR
SHD
図 5 クランプモードタイミング概要
・ DC 直結モード
外部から REFINn ピンに入力した基準レベルとセンサ出力信号のデータレベル Vdata の差 Vpix
をその画素のレベルとして処理するモードです。例えばセンサ出力信号に基準となるレベルが
無いときにこのモードを使います。 SHD でセンサ信号のデータレベルをサンプリングします。
SHR は使われませんので Low または High に固定してください。
<MS0282-J-01>
2004/09
36
ASAHI KASEI
[AK8432]
Vdata
CCDINn
Vpix
REFINn(外部から入力)
Low(または High)
SHR
SHD
図 6 DC 直結モードタイミング概要
„ クランプ動作
CDS モードおよびクランプモードのときはセンサ信号の基準 DC レベルを LSI の内部基準レベ
ルに合わせるためクランプを行います。クランプ動作は CLPB と SHR で制御され、CLPB=Low
か つ SHR=High(SHR,SHD 極 性 反 転 時 は Low) の 区 間 で ク ラ ン プ ス イ ッ チ が 閉 じ 、
CCDINn(n=0~5)端子が内部のクランプレベルに引き込まれます。REFINn(n=0~5)も同様に
クランプが行われます。CDS モードの時は CLPB を Low に固定して常時クランプが掛かるよう
にしてください。
CCDINn Clamp Level
CLPB .AND. SHR
0: Open
1: Close
Sensor
CCDINn
CDS
(Sample
& Hold)
図 7 クランプ回路概要
CCD 出力
Effective Pixel
Optical Black
Effective Pixel
SHR
クランプイネーブル
CLPB
内部クランプレベル
CCDINn
信号の基準レベルがクランプレベルに引き込まれる
図 8 クランプ動作タイミング概要
<MS0282-J-01>
2004/09
37
ASAHI KASEI
[AK8432]
„ 信号極性
正と負、両方の信号極性に対応しています。センサに合わせて信号極性レジスタ(R0,D5)で選
択します。一般に CCD は負極性、CIS は正極性です。センサ I/F モードの設定とは無関係に、
どちらの極性でも選択できます。
・ 負極性
黒 (ADC code 000h)
信号基準レベル
白 (ADC code 3FFh)
データレベル
・ 正極性
データレベル
白 (ADC code 3FFh)
黒 (ADC code 000h)
信号基準レベル
図 9 信号極性
„ 出力データコントロール
ADC 出力データはデータ幅レジスタ(R1,D3)設定により 5bit 幅もしくは 10bit 幅で出力されま
す 。 5bit 幅 を 選 択 し た と き は 、 3 つ の ADC そ れ ぞ れ に 対 応 す る 5bit バ ス
DA4~0,DB4~0,DC4~0 か ら デ ー タ が 出 力 さ れ ま す 。 10bit 幅 を 選 択 した とき 、データは
DA4(MSB)~DA0 と DB4~DB0(LSB)の 10 ピンを使って出力されます。5bit 幅のときデータは
ADCK の立ち上がりで上位 5bit が、ADCK の立下りで下位 5bit が出力されます。10bit 幅の
ときは立ち上がりと立下りで違うチャネルのデータが出力されます。また、 10bit 幅のときは
ADCK 周波数レジスタ(R0,D1)設定により、ADCK の立ち下りだけでデータを出力することがで
きます。このとき ADCK は全チャネルの画素レートの総和(総画素レート)の周波数で入力する
必要があります。1CH モードで 5bit 幅出力のときの DB4~0,DC4~0 のような使われないバスは
Low を出力します。
„ ADCK
A/D 変換レートモードと総画素レートモード
ADCK は ADC の変換タイミングと ADC データ出力タイミングを作ります。ADCK の立ち上がり
エッジと立ち下がりエッジでデータを出力させるか、ADCK の立ち上がりエッジだけでデータを
出力させるかを ADCK 周波数モードレジスタで選択できます。
ADCK の立ち上がりエッジと立下りエッジでデータを出力するのが A/D 変換レートモードです。
A/D 変換レートモードのときは ADC の変換レートと同じ周波数の ADCK を入力してください。
ADCK の立ち上がりエッジだけでデータを出力させるのが総画素レートモードです。総画素レ
ートモードでは有効なチャネルの画素レートの総和と同じ周波数の ADCK を入力してください。
例えば 3 チャネルモードで 1 チャネル当たり 20MHz のセンサ信号を処理する場合、A/D 変換
<MS0282-J-01>
2004/09
38
ASAHI KASEI
[AK8432]
レートモード時は ADCK は ADC の変換レートの 20MHz のクロックを入力します。一方、総画
素レートモード時は ADCK として 20MHz×3=60MHz のクロックを入力します。
最大変換レート
ADC データ出力バッファ DA0~4,DB0~4,DC0~4 の最大動作速度は 80Mbps で設計されて
います。ADCK 周波数モードとして総画素レートモードを選択したとき、3CH モードと 6CH モー
ドでのチャネルあたりの最大サンプリングレートはこの出力バッファの速度で制限されます。たと
え ば 6CH モ ー ド の 場 合 、 チ ャ ネ ル あ た り の 最 大 変 換 レ ー ト は 20MSPS で は な く
80MSPS/6=13.3MSPS になります。
チャネル数と ADCK 周波数、データ幅の可能な組み合わせと、そのときのチャネル当たりの最
大変換レートを次の表に示します。
チャネル数
注1
A/D 変換レートモード
最大変換
5bit 幅
10bit 幅
レート
[SPS/CH]
総画素レートモード
最大変換
10bit 幅
5bit 幅
レート
[SPS/CH]
1
可
可
40M
-
可注 1
40M
2
可
可
40M
-
可
40M
3
可
40M
-
可
26.6M
4
可
可
20M
-
可
20M
可
可
20M
13.3M
6
1CH モード 10bit 幅出力時、A/D 変換レートモードと総画素レートモードは同じタイミン
グ波形になります。デフォルトの A/D 変換レートモードでお使いください。
ただし、DC 直結モード時の最大変換レートは ADCK 周波数モードによらず次のようになりま
す。
チャネル数
最大変換レート[SPS/CH]
1
10M
2
10M
3
10M
4
8.3M
6
8.3M
<MS0282-J-01>
2004/09
39
ASAHI KASEI
[AK8432]
„ シリアル I/F
コントロールレジスタへの書き込みと読み出しは４線式のシリアルインターフェースで行います。
SDENB が Low の区間の SDIN データが SDCLK の立ち上がりエッジで取り込まれます。
SDIN の先頭ビットが 0 の時はレジスタへの書き込み、1 の時はレジスタからの読み出しになりま
す。第 2,3 ビット(C1,C0)はそれぞれ CE1,CE0 ピンと対応し、論理レベルが C1=CE1 かつ
C0=CE0 のときだけ書き込みまたは読み出しが行われます。第 4 ビットは 0 でなければなりませ
ん。第 5~8 ビットはレジスタのアドレスで、第 5 ビットが MSB、第 8 ビットが LSB です。第 9~16
ビットはレジスタのデータで、第 9 ビットが MSB(=D7)、第 16 ビットが LSB(=D0)です。
„ リセット
電源を立ち上げたときレジスタの値はテスト用のレジスタを含めて不定です。テスト用レジスタが
通常の動作に影響するのを避けるため電源を立ち上げた直後にリセットを行ってください。
RESETB ピンを Low にするとレジスタがリセットされ各レジスタがデフォルト値になると共に、テ
スト用レジスタが通常動作に必要な設定値になります。RESETB の Low 幅は 100ns 以上とし
てください。リセットの後 RESETB ピンを High に戻し、各レジスタに必要な値を書き込んでくだ
さい。電源立ち上げ後にリセットを行わない場合は、テスト用レジスタに初期値を書き込んでくだ
さい。
„ パワーダウン
動作モードレジスタ R0,D0 を 1 にすると AK8432 はパワーダウンモードに入ります。パワーダウ
ンモードではアナログ部の電流が止まると共にロジック部への動作クロック供給も止まります。パ
ワーダウン時はリファレンス電圧 VCOM も 0V になるためパワーダウンモードから通常動作モー
ド(R0,D0=0)へ復帰させたとき、VCOM が正常な電圧に安定するまでの待ち時間が必要です。
<MS0282-J-01>
2004/09
40
ASAHI KASEI
[AK8432]
シリアル I/F
„ AK8432 へ書き込み
SDCLK
SDIN
W C1 C0 0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
High Z
SDOUT
SDENB
図 10 レジスタ書き込み
„ AK8432 から読み出し
SDCLK
SDIN
SDOUT
R C1 C0 0 A3 A2 A1 A0
High Z
D7 D6 D5 D4 D3 D2 D1 D0
SDENB
図 11 レジスタ読み出し
<MS0282-J-01>
2004/09
41
ASAHI KASEI
[AK8432]
外形寸法図
1.70 Max
12.0±0.3
1.40
…10
0.10±0.10
48
33
49
12.0±0.3
32
64
17
1
0.5
16
0.17±0.05
0.21±0.05
0.10 M
1.0
0°~10°
Unit: mm
0.45±0.2
0.10
パッケージ、寸法は変更になる場合があります。
マーキング
(1) 1 ピン表示 (面取りした角が 1 ピン)
(2) 旭化成マイクロシステム ロゴ
(3) マーケティングコード : AK8432VQ
(4) デートコード : XXXXXXX (7 桁)
上位 4 桁 : 週コード
下位 3 桁 : 社内管理コード
AKM
AK8432VQ
XXXXXXX
<MS0282-J-01>
2004/09
42
ASAHI KASEI
[AK8432]
外部回路例
1µF
1µF
8.2kΩ±1%
DAREFP
1µF
1µF
0.1µF
0.1µF
0.1µF
0.1µF
1µF
1µF
0.1µF
0.1µF
0.1µF
AVSS
0.1µF
SDIN
AVDD
SDCLK
SDENB
CE0
CE1
AVSS
RESETB
AVDD
SDOUT
NC
REFIN1
DA4
VCLP
DA3
VCOM
DA2
CCDIN2
DA1
REFIN2
DA0
REFIN3
DVDD
CCDIN3
DVSS
VRP
DB4
VRN
DB3
CCDIN4
DB2
REFIN4
DB1
REFIN5
DB0
CCDIN5
NC
DVSS
DC4
DC3
DC2
DC1
DC0
NC
AVSS
DVSS
CLPB
AVDD
ADCK
SHR
SHD
AVSS
AVDD
3.3V
DVDD
0.1µF
CCDIN1
AISET
0.1µF
0.1µF
0.1µF
0.1µF
REFIN0
AVSS
CCDIN0
0.1µF
AVDD
0.1µF
3.3V
DAREFN
„ CDS モード
0.1µF
0.1µF
DVDD
0.1µF
0.1µF
0.1µF
上記は参考例です。コンデンサの容量値はシステムに応じて最適な値を選択してください。
図 12 CDS モード
<MS0282-J-01>
2004/09
43
ASAHI KASEI
[AK8432]
3.3V
1µF
1µF
1µF
1µF
1µF
1µF
1µF
1µF
1µF
1µF
1µF
AVSS
SDIN
AVDD
SDCLK
SDENB
CE0
CE1
AVSS
RESETB
NC
DA4
VCLP
DA3
VCOM
DA2
CCDIN2
DA1
REFIN2
DA0
REFIN3
DVDD
CCDIN3
DVSS
VRP
DB4
VRN
DB3
CCDIN4
DB2
REFIN4
DB1
REFIN5
DB0
CCDIN5
NC
DVSS
DC4
DC3
DC2
DC1
DC0
NC
AVSS
DVSS
CLPB
AVDD
ADCK
SHR
SHD
AVSS
AVDD
SDOUT
REFIN1
DVDD
1µF
CCDIN1
AVDD
1µF
1µF
AISET
AVSS
AVDD
0.1µF
CCDIN0
1µF
0.1µF
1µF
DAREFP
8.2kΩ±1%
1µF
0.1µF
1µF
REFIN0
3.3V
DAREFN
„ クランプモード
0.1µF
0.1µF
DVDD
0.1µF
0.1µF
0.1µF
上記は参考例です。コンデンサの容量値はシステムに応じて最適な値を選択してください。
図 13 クランプモード
<MS0282-J-01>
2004/09
44
ASAHI KASEI
[AK8432]
1µF
1µF
0.1µF
0.1µF
1µF
1µF
0.1µF
0.1µF
AVSS
SDIN
SDCLK
SDENB
CE0
CE1
AVSS
RESETB
AVDD
AISET
DAREFP
SDOUT
NC
REFIN1
DA4
VCLP
DA3
VCOM
DA2
CCDIN2
DA1
REFIN2
DA0
REFIN3
DVDD
CCDIN3
DVSS
VRP
DB4
VRN
DB3
CCDIN4
DB2
REFIN4
DB1
REFIN5
DB0
CCDIN5
NC
DVSS
DC4
DC3
DC2
DC1
DC0
NC
DVDD
AVSS
DVSS
CLPB
AVDD
ADCK
SHR
SHD
AVSS
AVDD
REFIN0
CCDIN1
0.1µF
DAREFN
AVDD
AVSS
CCDIN0
0.1µF
AVDD
0.1µF
8.2kΩ±1%
0.1µF
3.3V
0.1µF
3.3V
1µF
1µF
„ DC 直結モード
0.1µF
0.1µF
DVDD
0.1µF
0.1µF
0.1µF
上記は参考例です。コンデンサの容量値はシステムに応じて最適な値を選択してください。
図 14 DC 直結モード
<MS0282-J-01>
2004/09
45
ASAHI KASEI
[AK8432]
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更するこ
とがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊
社営業担当、あるいは弊社特約店営業担当にご確認下さい。
● 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権
利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場
合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるよ
うな極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締
役の書面による同意をお取り下さい。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<MS0282-J-01>
2004/09
46