SANYO LC898094

注文コード No. N 7 9 5 8 A
半導体ニューズ No.N※7958 とさしかえてください。
LC898094
CMOS LSI
CD-R/RWエンコーダ/デコーダLSI
LC898094は、固有技術のBURN-Proof®技術を搭載したCD-R/RWエンコーダ/デコーダLSIである。
機能
・CD-ROM Encode/Decode機能
・CD Encode/Decode機能
・Pit&WobbleCLV/CAV-servo機能
・SRAM I/F対応
・BURN-ProofTM*1
・SUB-CODE Encode/Decode機能
・ATIP-Demodulater/ATIP-Decord機能
・Write Strategy機能(CD-R/RW)
・CAV記録対応
特長
・CD-ROM DataへのECC,EDCの訂正/付加
・SUB-CODE DataのEncode/Decode
・Digital-ServoによるServo制御
・ATIP-dataによるCLV/CAV Servo制御
・ATIP-Decode機能およびCRC-Check機能
・PCA用のRandom-EFMを出力可能
・高精度Write Strategy信号出力可能(CD-R 40×,CD-RW 12×)
・MicrocontrollerからLC898094を通してBuffer-RAMへAccess可能
・Decode 48倍速/Encode 40倍速対応 使用周波数:33.8688MHz
・Buffer-RAMの中のCDmain-channel,C2flagの領域をUserが自由に設定可能
・Multi Block転送機能内蔵(複数のBlockを1度にHostへ自動的に送る機能)
・一括転送機能内蔵(CDmain-channel,C2flag等を1度に送る機能)
・SRAM対応(TC55V200FT/TR-10等×2個まで)
・BURN-ProofTM*1対応
*1
BURN-Proofは三洋電機株式会社の商標である。
N2504 TS IM 一部追/ 51004 JO IM ◎棚橋 VL-1988A No.7958-1/13
LC898094
絶対最大定格/VSS=0V
項目
記号
電源電圧
入出力電圧
条件
定格値
unit
VDD3 max
Ta≦25℃
−0.3∼+4.6
V
VDD2 max
Ta≦25℃
−0.3∼+3.6
V
VI3,VO3
Ta≦25℃
−0.3∼VDD3+0.3
V
VI2,VO2
Ta≦25℃
−0.3∼VDD2+0.3
V
VI3,VO3
Ta≦25℃,5V耐圧端子
−0.3∼+5.8
V
動作周囲温度
Topr
−30∼+70
℃
保存周囲温度
Tstg
−55∼+125
℃
許容消費電力
Pd max
Ta≦70℃
750
mW
10秒
260
℃
半田耐熱(端子のみ)
許容動作範囲/Ta=−30∼+70℃,VSS=0V
項目
記号
条件
min
typ
max
unit
[IO Cell 2.5V電源]
電源電圧
VDD2
入力電圧範囲
VIN
2.3
2.5
0
2.7
V
VDD2
V
3.6
V
VDD3
V
[IO Cell 3.3V電源]
電源電圧
VDD3
入力電圧範囲
VIN
3.0
3.3
0
電気的特性
直流特性:入出力レベル/Ta=−30∼+70℃,VSS=0V,VDD=3.0∼3.6V
項目
記号
条件
CMOS対応
入力高レベル電圧
VIH
入力低レベル電圧
VIL
入力高レベル電圧
VIH
CMOS対応
入力低レベル電圧
VIL
シュミット
出力高レベル電圧
VOH
IOH=−12mA
max
0.7VDD
0.75VDD
unit
適応ピン
V
(1)(3)(4)(6)
V
(2)(5)(12)
V
0.15VDD
V
VDD3−0.8
V
VDD3−0.8
V
VDD3−0.8
V
IOH=−2mA
VDD3−0.8
V
(9)
IOH=−1mA
VDD3−0.8
V
(19)
0.4
V
(5)(11)(17)
0.4
V
IOL=4mA
0.4
V
(10)(13)(16)
IOL=2mA
0.4
V
(7)(9)
IOL=1mA
0.4
V
(19)
−10
+10
µA
(1)(2)(3)(12)
−10
+10
µA
IOH=−4mA
VOL
typ
0.2VDD
IOH=−8mA
出力低レベル電圧
min
IOL=12mA
IOL=8mA
入力リーク電流
IIL
VI=VSS,VDD3
出力リーク電流
IOZ
HiZ出力時
(11)
(4)(6)(8)
(14)(15)
(5)(18)(10)
(13)(16)(17)
(4)(6)(8)
(14)(15)
(4)(5)(8)(14)
(16)(17)(18)
次ページへ続く。
No.7958-2/13
LC898094
前ページより続く。
項目
プルアップ抵抗
プルダウン抵抗
記号
RUP
RDN
アナログ出力電圧
VANO
アナログ入力電圧
VANI
アナログ出力電圧
VANO
アナログ入力電圧
VANI
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(10)
(11)
(12)
(13)
(14)
(15)
(16)
(17)
(18)
(19)
(20)
(21)
条件
VREF=2.1V時
VREF=1.65V時
min
typ
max
unit
適応ピン
7
10
13
kΩ
(5)(18)
50
100
200
kΩ
(6)
25
50
100
kΩ
(7)
50
100
200
kΩ
(1)
6
10
16
kΩ
(17)
10*VDD3/33
32*VDD3/33
V
(20)
10*VDD3/33
32*VDD3/33
V
(21)
VDD3/6
5*VDD3/6
V
(20)
VDD3/6
5*VDD3/6
V
(21)
FG
ZHRST,ZDMACK
ZRESET,SUA15-SUA0,ZCS,ZWR,ZRD,TEST0,DEF,HFL,TES,WOBBLE
BIDATA,BICLK,A16,A15,TEST4,ATIPSYNC,ACRCNG
D15-D8,port15-port0,CE1
D7-D0,DQ15-DQ0
ZSWAIT,ZINT0,ZINT1
CE,R/W,A14-A0,UB,LB
LDON
LOCK,EFMG
SSP2,SSP1,RAPC,WAPC,H11T0,LDH,ATEST3,WDAT,NWDAT,ATEST1,PCK2
WRITE
SHOCK
EFMO
SUBSYNC
PWM0,DSLB
DMARQ
ZDASP,ZPDIAG,CE2
PDS1,PDS2,PDS3
SDA0∼SDA2,TDO,FDO,SLDO,SPDO
SAD0∼SAD2,RREC,FE,TE,VREF
(番号):入力 5V 耐圧あり
No.7958-3/13
LC898094
外形図
unit:mm
3299
発振回路の推奨例
XTALCK0
XTAL0
R1
R2
C1
C2
発振周波数=33.8688MHz
外付け RC は発振子メーカに問い合わせること。
No.7958-4/13
LC898094
PLL の外付け回路
・基準クロック生成 PLL
Symbol
VSS(PN1)
C4
C3
+
VDD(PN216)
R2
Value(Typ)
unit
R1
100∼150
Ω
R2
*k
Ω
C1
0.22µ
F
C2
*µ
F
C3
0.1µ
F
C4
33µ
F
VCNT(PN215)
R1
C2
C1
Symbol
VSS(PN55)
C4
C3
+
VDD(PN54)
R2
Value(Typ)
unit
R1
150
Ω
R2
*k
Ω
R3
100k∼1M
Ω
C1
0.1µ*1
F
C2
*µ
F
C3
0.1µ
F
C4
33µ
F
VCNT2(PN53)
R3
PD2(PN52)
R1
C2
C1
*1:CAV-Write を行う場合は 1µF(積層セラミック)にすること。
※R2,C2 は評価に応じて付加する場合があるので配線パターンの用意をすること。
VDD,VSS はロジック系電源と完全に独立してロジック系電源の変動に左右されないようにするこ
と。
No.7958-5/13
LC898094
・Write Strategy 部
Symbol
VSS(PN109)
C4
+
C3
VDD(PN108)
R2
Value(Typ)
unit
R1
150
Ω
R2
*k
Ω
C1
0.1µ
F
C2
*µ
F
C3
0.1µ
F
C4
33µ
F
VCNT1(PN111)
R1
C2
C1
※R2,C2 は評価に応じて付加する場合があるので配線パターンの用意をすること。
アナログ VDD,VSS はロジック系電源と完全に独立してロジック系電源の変動に左右されないよう
にすること。
No.7958-6/13
LC898094
ブロック図
LC898094
Data Bus[7:0]
RAM Data Bus[15:0]
*12
Write Strategy
&
Link-Position
Address Bus
*11
ATIP/CLV Servo
*10
*1
Digital Servo
&
CIRC Enc/Dec
Subcode-IF
de-interleave/interleave
Address generator
Subcode-ECC
Address generator
*13
CAV Audio
DAC
Scrambler & Bufferring
CD-DSP I/F
&
SYNC Detector
Address generator
Bus
controller
signal
ECC & EDC
Address generator
Bus
Arbits
&
SRAM
controller
INT0, INT1
Micro
controller
*6
decorder
SRAM
Data Output Input I/F
Address generator
*7
SWAIT
Micro controller
RAM accsess
Address generator
XTALCK0
PLL
&
Clock generator
CLOCK
XTAL0
*1
*6
*7
*10
*11
*12
*13
DSLB∼SUBSYNC,SHOCK∼PCK2
RD,WR,CS,SUA0∼15
D0∼D7
WOBBLE
ATIPSYNC,BIDATA,BICLK
WRITE,SSP2/1,RAPC,WAPC,H11T0,LDH,ATEST3,ATEST1,WDAT,NWDAT,EFMG
LOUT,ROUT
No.7958-7/13
LC898094
端子説明
端子番号
端子名
TYPE
端子説明
B2
VSS
P
アナログ系 VSS(PLL 専用 2)
A2
VDD2
P
デジタル系 VDD
C2
CLK
B
未使用(オープン)
B1
OE
B
SRAM 用端子
C1
R/W
B
SRAM 用端子
D3
A12
B
SRAM 用端子
D2
A13
B
SRAM 用端子
D1
A14
B
SRAM 用端子
E4
UB
B
SRAM 用端子
E3
LB
B
SRAM 用端子
E2
A0
B
SRAM 用端子
E1
A1
B
SRAM 用端子
F5
A2
B
SRAM 用端子
F4
A3
B
SRAM 用端子
F3
A4
B
SRAM 用端子
F2
A5
B
SRAM 用端子
F1
A6
B
SRAM 用端子
G5
VDD3
P
デジタル系 VDD
G4
VSS
P
デジタル系 VSS
G3
APUEN
I(5)
G2
A7
B
SRAM 用端子
G1
A8
B
SRAM 用端子
H5
A9
B
SRAM 用端子
H4
A10
B
SRAM 用端子
H3
A11
B
SRAM 用端子
H2
DQ0
B(5)
SRAM 用端子
H1
DQ1
B(5)
SRAM 用端子
J5
DQ2
B(5)
SRAM 用端子
J4
DQ3
B(5)
SRAM 用端子
J3
DQ4
B(5)
SRAM 用端子
J2
DQ5
B(5)
SRAM 用端子
J1
DQ6
B(5)
SRAM 用端子
K5
DQ7
B(5)
SRAM 用端子
K4
DQ8
B(5)
SRAM 用端子
K2
DQ9
B(5)
SRAM 用端子
K1
VDD3
P
デジタル系 VDD
K3
VSS
P
デジタル系 VSS
L4
DQ10
B(5)
SRAM 用端子
L3
DQ11
B(5)
SRAM 用端子
L2
DQ12
B(5)
SRAM 用端子
L1
DQ13
B(5)
SRAM 用端子
L5
DQ14
B(5)
SRAM 用端子
DQ 端子の PULL-UP 制御(H:PULL-UP)
次ページへ続く。
No.7958-8/13
LC898094
前ページより続く。
端子番号
端子名
TYPE
端子説明
M3
DQ15
B(5)
M1
VDD2
P
M2
SUA0
I(5)
マイコン IF
M4
SUA1
I(5)
マイコン IF
M5
SUA2
I(5)
マイコン IF
N1
SUA3
I(5)
マイコン IF
N2
SUA4
I(5)
マイコン IF
N3
SUA5
I(5)
マイコン IF
P1
VSS
P
デジタル系 VSS
N4
PD2
O
PLL 用端子
P2
VCNT2
O
PLL 用端子
P3
VDD2
P
アナログ系 VDD(PLL 専用 1)
R1
VSS
P
アナログ系 VSS(PLL 専用 1)
R3
VDD3
P
デジタル系 VDD
R2
SUA6
I(5)
マイコン IF
T2
SUA7
I(5)
マイコン IF
T3
SUA8
I(5)
マイコン IF
P4
SUA9
I(5)
マイコン IF
R4
SUA10
I(5)
マイコン IF
T4
SUA11
I(5)
マイコン IF
N5
SUA12
I(5)
マイコン IF
P5
SUA13
I(5)
マイコン IF
R5
SUA14
I(5)
マイコン IF
T5
SUA15
I(5)
マイコン IF
M6
BIDATA
B(5)
SUA16 として使われる。(デフォルトは入力端子である)
N6
BICLK
B(5)
GND に接続すること。(デフォルトは入力端子である)
P6
ZSWAIT
O
マイコン IF
R6
ZINT0
O
マイコン IF
T6
ZINT1
O
マイコン IF
M7
VDD2
P
デジタル系 VDD
N7
VSS
P
デジタル系 VSS
P7
ZCS
I(5)
マイコン IF
R7
ZWR
I(5)
マイコン IF
T7
ZRD
(5)
マイコン IF
M8
D0
B(5)
マイコン IF
N8
D1
B(5)
マイコン IF
P8
D2
B(5)
マイコン IF
R8
D3
B(5)
マイコン IF
T8
D4
B(5)
マイコン IF
M9
D5
B(5)
マイコン IF
N9
D6
B(5)
マイコン IF
P9
D7
B(5)
マイコン IF
SRAM 用端子
デジタル系 VDD
次ページへ続く。
No.7958-9/13
LC898094
前ページより続く。
端子番号
端子名
TYPE
端子説明
R9
LOCK
O
PLL Lock 状態出力
T9
SHOCK
O
Shock 検出信号
M10
ZRESET
I(5)
リセット端子
N10
A15
B(5)
SRAM 用端子(PULL-down 抵抗を付加すること)
T10
(XLAT)D8
B(5)
RF-Amp との Serial 通信用端子
R10
VDD2
デジタル系 VDD
P10
VSS
デジタル系 VSS
R11
(SDATA)D9
B(5)
RF-Amp との Serial 通信用端子
T11
(SCLK)D10
B(5)
RF-Amp との Serial 通信用端子
P11
LDON
O
Laser Control 端子
N11
EFMG
O
Write Gate 信号
M11
WRITE
I
Write Strategy 信号出力制御
R12
A16
B(5)
T12
VDD3
P12
SSP2
O
ストラテジ関連
N12
SSP1
O
ストラテジ関連
M12
RAPC
O
ストラテジ関連
R13
WAPC
O
ストラテジ関連
T13
H11T0
O
ストラテジ関連
N13
LDH
O
ストラテジ関連
P13
ATEST3
O
ストラテジ関連
T14
WDAT
O
ストラテジ関連
R14
NWDAT
O
ストラテジ関連
T15
VDD2
P
アナログ系 VDD(ストラテジ専用)
R15
VSS
P
アナログ系 VSS
P14
DCN1
O
オープンにすること
P15
VCNT1
I
Write Strategy 用 VCO Control 電圧端子
R16
PCK2
O
PCK 出力
P16
DEF
I(5)
N14
VDD3
P
N15
HFL
I(5)
ミラー検出信号入力端子
N16
TES
I(5)
Tracking Zero-cross 信号入力端子
M13
WOBBLE
I(5)
Wobble2 値化信号入力
M14
PWM0
O
VCO 用 PWM 出力
M15
ATEST1
O
モニタ端子
M16
EFMO
O
2 値化後の EFM 信号出力端子
L12
DSLB
O
SLC 用 PWM 出力
L13
VDD2
P
デジタル系 VDD
L14
VSS
P
デジタル系 VSS
L15
SLCIST
I
EFM Slice Level 設定入力端子
L16
SLCO
O
EFM Slice Level 出力
K12
VDD2
P
アナログ系 VDD(アナログ回路専用 1)
SRAM 用端子(PULL-down 抵抗を付加すること)
デジタル系 VDD
Defect 検出入力端子
デジタル系 VDD
次ページへ続く。
No.7958-10/13
LC898094
前ページより続く。
端子番号
端子名
TYPE
端子説明
K13
VSS
P
アナログ系 VSS
K14
LPFO
O
EFMIN に入力される RF 信号をバイアスする
K15
EFMIN
I
EFM 入力端子
K16
EFMIN2
I
HPF 定数変更端子
J12
FR
I
VCO 周波数設定端子
J13
PCKISTF
I
周波数比較チャージポンプ端子
J14
PCKISTP
I
位相比較チャージポンプ端子
J15
PDS1
O
EFM 再生用 PLL の Lag Read Filter 接続端子
J16
PDO
O
EFM 再生用 PLL の Lag Read Filter 接続端子
H12
VDD2
P
アナログ系 VDD(アナログ回路専用 2)
H13
VSS
P
アナログ系 VSS(アナログ回路専用 2)
H14
PDS2
O
EFM 再生用 PLL の Lag Read Filter 接続端子
H15
PDS3
O
EFM 再生用 PLL の Lag Read Filter 接続端子
H16
RPO
O
P/N バランス調整端子
G12
JITC
O
Jitter 出力
G13
SAD0
I
AD 入力
G14
SAD1
I
AD 入力
G16
VDD3
P
アナログ系 VDD(AD,DA 専用 1)
G15
VSS
P
アナログ系 VSS(AD,DA 専用 1)
F14
SAD2
I
AD 入力
F15
RREC
I
光学判定用入力端子
F16
FE
I
FE 入力端子
F13
TE
I
TE 入力端子
F12
VREF
I
VREF 入力端子
E16
SDA0
O
DA 出力
E15
SDA1
O
DA 出力
E14
SDA2
O
DA 出力
E13
TDO
O
トラッキング出力
E12
FDO
O
フォーカス出力
D16
SLDO
O
スレッド出力
D15
SPDO
O
スピンドル出力
D14
D11
B(5)
ステッピングモータ制御用 PWM 出力端子
D13
D12
B(5)
ステッピングモータ制御用 PWM 出力端子
C16
D13
B(5)
C15
D14
B(5)
B16
VDD3
P
B15
VSS
B14
TEST4
B(5)
テスト用端子。VSS に接続すること
A15
TEST0
B(5)
テスト用端子。VSS に接続すること
A14
D15
B(5)
C13
DOUT
O
B13
SUBSYNC
B(5)
デジタル系 VDD
デジタル系 VSS
SUB-CODE
Sync 信号
次ページへ続く。
No.7958-11/13
LC898094
前ページより続く。
端子番号
端子名
TYPE
端子説明
A13
ATIPSYNC
B(5)
ATIPSYNC 信号
C14
ACRCNG
B(5)
ATIP-CRC 結果出力信号
D12
FG
I(5)
FG 入力端子
C12
VDD2
B12
ZDASP
I(5)
(オープンにすること)
A12
MD8
B(5)
マイコン IF データ端子
E11
MD9
B(5)
マイコン IF データ端子
D11
MD12
B(5)
マイコン IF データ端子
C11
MD10
B(5)
マイコン IF データ端子
B11
ZPDIAG
I(5)
(L 固定すること)
A11
MD11
B(5)
マイコン IF データ端子
E10
VDD3
P
デジタル系 VDD
D10
VSS
P
デジタル系 VSS
C10
MD13
B(5)
マイコン IF データ端子
B10
CE1
O(5)
SRAM 用端子
A10
ZDMACK
I(5)
(L 固定すること)
E9
CE2
O(5)
SRAM 用端子
D9
MD14
B(5)
マイコン IF データ端子
C9
MD15
B(5)
マイコン IF データ端子
B9
DMARQ
O(5)
(オープンにすること)
A9
port_15
B(5)
汎用 PORT
E8
port_0
B(5)
汎用 PORT
D8
port_14
B(5)
汎用 PORT
C8
port_1
B(5)
汎用 PORT
B8
port_13
B(5)
汎用 PORT
A8
port_2
B(5)
汎用 PORT
E7
port_12
B(5)
汎用 PORT
D7
port_3
B(5)
汎用 PORT
B7
port_11
B(5)
汎用 PORT
A7
VDD3
P
デジタル系 VDD
C7
VSS
P
デジタル系 VSS
C6
port_4
B(5)
汎用 PORT
B6
port_10
B(5)
汎用 PORT
A6
port_5
B(5)
汎用 PORT
D6
port_9
B(5)
汎用 PORT
E6
port_6
B(5)
汎用 PORT
E5
port_8
B(5)
汎用 PORT
A5
port_7
B(5)
汎用 PORT
B5
ZHRST
B(5)
(L 固定すること)
C5
ROUT
O
DAC 出力
D5
AVSS
P
アナログ系 VSS(AUDIO-DAC 専用 2)
A4
AVDD
P
アナログ系 VDD(AUDIO-DAC 専用 2)
デジタル系 VDD
次ページへ続く。
No.7958-12/13
LC898094
前ページより続く。
端子番号
端子名
TYPE
端子説明
D4
LOUT
O
DAC 出力
B4
XTALCK0
I
X-tal 発振回路入力端子(33.8688MHz)
C4
XTAL0
O
X-tal 発振回路出力端子
A3
VDD3
P
デジタル系 VDD
B3
VCNT
O
VCO Control 電圧端子
C3
VDD2
P
アナログ系 VDD(PLL 専用 2)
Type
I
:入力 PIN
O
:出力 PIN
B
:双方向 PIN
P
:電源 PIN
NC :接続せず
A
:Analog-PIN
(5) :入力 5V 耐圧 3.3V 信号端子
(注)VSS も用途別に分けて記載しているが LSI 内部では低抵抗にて繋がるので各 VSS を完全に
分離しないように注意すること。
(注)ライトストラテジ部は未使用時にリセットをかけておくこと。
PS No.7958-13/13