ETC BU2381FV

BU2381FV
マルチメディア IC
デジタルカメラ用クロックジェネレータ
BU2381FV
BU2381FVは高性能3ch PLL ICで、クリスタル発振等の基準クロックを外部から与えることで、PLL回路により任意のク
ロックを生成します。任意クロックはユーザ用途に合わせ、配線層でカスタマイズ対応可能となっております。
PLLで懸念されるJitter、S / N特性もカスタマイズ時にPLLを最適化することにより、発振モジュール相当の高音質、高
画質を実現可能な特性を有しています。
また、内部分周率制御が可能で、外部からの切り替えで周波数を変更可能です。
!用途
デジタルスチルカメラ
!特長
1) 基準クロック入力で映像出力用、CDS用、USB用のクロックを生成。
2) PLL用外付け素子不要。
3) 基準クロックはNTSC / PAL 2種類に対応。
4) 3.3V単一電源動作。
5) SSOP-B16小型パッケージ。
!絶対最大定格(Ta=25°C)
絶対最大定格
Symbol
Limits
Unit
印加電圧
Parameter
VDD
−0.5 ~ 7.0
V
入力電圧
VIN
−0.5 ~ VDD+0.5
V
保存温度範囲
Tstg
−30 ~ +125
°C
Pd
450 ∗
mW
許容損失
∗ Ta=25°C以上で使用する場合は、1°Cにつき4.5mWを減じます。
◎動作を保証するものではありません。
◎耐放射線設計はしていません。
◎許容損失はICを基板実装した時の値です。
!推奨動作条件(Ta=25°C)
推奨動作条件
Symbol
Min.
Typ.
Max.
Unit
電源電圧
Parameter
VDD
3.0
–
3.6
V
入力"H"電圧範囲
VIH
0.8VDD
–
VDD
V
入力"L"電圧範囲
VIL
0
–
0.2VDD
V
動作温度
Topr
−5
–
70
°C
出力負荷
CL
–
–
15
pF
1/5
BU2381FV
マルチメディア IC
!ブロックダイアグラム
Data1a
Data1b
Data1c
71.877274MHz or 90.314686MHz
or 114.54546MHz
PLL1 144M
180M 228M
1/2
CLK1
96.016044MHz
1/2
14.318182MHz
XTAL_IN
XTAL_OUT
XTAL
OSC
PLL2
192MHz
1/2
96.016044MHz
CLK2
48.008022MHz
1/4
CLK2ON
PLL3
177MHz
FS1
1 / 10
FS2
17.734450MHz
REF_CLK
14.318182MHz
FS3
!各端子説明
Pin No.
Pin name
1
REFCLK
Functions
14.3MHz / 17.7MHz 出力
2
VDD
アナログ電源
3
FS3
CLK1, 2出力選択 pull up付き
4
VSS
アナログGND
5
XIN
クリスタルIN
6
TEST
テストPIN 通常open
7
XOUT
クリスタルout
8
FS2
9
CLK1OUT
71M / 90M / 96M / 114M 出力
10
FS1
REFCLK出力選択 pull up付き
11
CLK2ON
12
VSS
CLK1, 2 & 内部デジタルGND
13
VDD
CLK1, 2 & 内部デジタル電源
14
CLK2OUT
96M / 48M 出力
15
VSS
REFCLK GND
16
VDD
REFCLK 電源
CLK1, 2出力選択 pull up付き
CLK2出力コントロール pull up付き
H : enable L : disable
2/5
BU2381FV
マルチメディア IC
!入出力回路図
Pin No.
Equivalent circuit
入力PIN
3, 8, 10, 11
IC内部へ
pull−up付き
(6 : TESTはpull down)
出力PIN
1, 9, 14
IC内部から
クリスタルPIN
5, 7
XTALIN
XTALOUT
IC内部へ
3/5
BU2381FV
マルチメディア IC
!電気的特性(特に指定のない限り
電気的特性
Ta=25°C, VCC=3.3V)
Parameter
動作回路電流
Symbol
IDD
出力周波数
Min.
Typ.
Max.
Unit
−
40
50
mA
−
−
−
−
Conditions
無負荷時
FS2 : H
FS3 : H
Fclk1-1
−
96.016044
−
−
Xtal × (228 / 17) / 2
FS2 : H
FS3 : L
Fclk1-2
−
71.877274
−
−
Xtal × (251 / 25) / 2
FS2 : L
FS3 : L
Fclk1-3
−
114.54546
−
MHz
Xtal × (224 / 14) / 2
FS2 : L
FS3 : H
Fclk1-4
−
90.314686
−
MHz
Xtal × (164 / 12) / 2
FS2 : L
FS3 : L
Fclk2-1
−
96.016044
−
MHz
Xtal × (228 / 17) / 2
FS2, 3 :
HL / LH / HH
Fclk2-2
−
48.008022
−
MHz
Xtal × (228 / 17) / 4
FS1 : H
FS1 : L
Fref1-1
Fref1-2
−
−
14.318182
17.73445
−
−
MHz
MHz
Xtalダイレクト
Xtal × (706 / 57) / 10
Duty1 at 100MHz以下
Duty1
45
50
55
%
1/2 VDDで測定
Duty2 at 100MHz以下
Duty2
−
50
−
%
1/2 VDDで測定
Risetime
tr
−
2.5
−
ns
クロック出力がVDDの20%から80%まで達する時間
Falltime
tf
−
2.5
−
ns
クロック出力がVDDの20%から80%まで達する時間
P-J1σ
−
30
−
ps
∗1
P-JMINMAX
−
180
−
ps
∗2
Tlock
−
−
1
ms
∗3
CLK1
CLK2
REFCLK
Period jitter 1σ
Period jitter MIN-MAX
出力Locktime
注) 出力周波数はXTALINに入力される周波数の演算(分周)式で決まります。入力周波数が下記値であれば出力は上記周波数になります。
XIN入力周波数14.318182MHz
∗1) Period Jitter 1σ :
出力クロックの周期を、
タイムインターバルアナライザにて連続1000回サンプリングし、左記を更に10回行うことで得られる10000回分の周期の分布データの標準偏差(=1σ)。
∗2) Period Jitter MIN-MAX :
出力クロックの周期を、
タイムインターバルアナライザにて連続1000回サンプリングし、左記を更に10回行うことで得られる10000回分の周期の分布データでの最大分布幅。
∗3) 出力Lock_time :
Lock_timeは電源立ち上げ後、電源が3.0Vに達してからスペックの周波数に落ち着くまでの時間。
4/5
BU2381FV
マルチメディア IC
!応用例
REFCLK 出力 次段 IC
1
16
2
15
3
14
4
13
5
12
6
11
7
10
8
9
0.1µF
FS3 H or L 固定
CLK2 出力 次段 ICへ
0.1µF
0.1µF
FS2 H or L 固定
CLK20N H or L 固定
FS1 H or L 固定
CLK1 出力 次段 ICへ
注) ICは基本的に基板実装で使用してください。
(基板実装でないと十分に特性が得られない時があります。)
2pin-4pin間、12pin-13pin間、15pin-16pin間にバイパスコンデンサとして0.1µFをpinに
極力近くに付けてください。
!外形寸法図 (Units : mm)
5.0±0.2
9
1
8
1.15±0.1
0.1
6.4±0.3
4.4±0.2
0.3Min.
16
0.65
0.15±0.1
0.1
0.22±0.1
SSOP-B16
5/5