MAXIM MAX1109

19-1399; Rev 0; 10/98
概要 ___________________________________
特長 ___________________________________
MAX1108/MAX1109は、内部にトラック/ホールド
(T/H)、電圧リファレンス、クロック及びシリアルイン
タフェースを備えた低電力8ビットデュアルチャネル
アナログディジタルコンバータ(ADC)です。MAX1108
は+2.7Vから+3.6Vまでの単一電源で動作し、消費電流
は僅か105µAです。MAX1109は+4.5Vから+5.5Vまで
の単一電源で動作し、消費電流は僅か130µAとなって
います。アナログ入力は、ソフトウェアによりユニ
ポーラ/バイポーラ及びシングルエンド/差動動作に設定
でき、さらにバッテリ監視機能も備えています。
フルスケールアナログ入力範囲は、+2.048V(MAX1108)
又は+4.096V(MAX1109)の内部リファレンス又は外部
から印加された1V∼VDDの範囲のリファレンスにより
決定されます。MAX1108/MAX1109はソフトウェア
パワーダウンモードの機能を備えており、ICの動作
停止中に消費電流を0.5µAまで低減します。4線のシリ
ア ルインタフェースで、S P I TM 、Q S P I TM 、あるいは
MICROWIRETM機器と、外部のロジックなしで直接接続
できます。50kspsまでの変換は、内部クロックまたは
外部のシリアルインタフェースクロックのいずれかで
実行されます。
MAX1108及びMAX1109は、面積がプラスチック8ピン
DIPの僅か20%の10ピンµMAXパッケージで供給され
ています。
◆ 単一電源動作：+2.7V∼+3.6V(MAX1108)
+4.5V∼+5.5V(MAX1109)
アプリケーション _______________________
ポータブルデータロギング
ハンドヘルド測定機器
医療機器
システム診断
◆ 低電力：105µA(+3V電源、50ksps)
0.5µA(パワーダウンモード)
◆ ユニポーラ又はバイポーラ入力：ソフトウェアで設定
◆ 入力電圧範囲：0∼VDD
◆ 内部トラック/ホールド
◆ 内部リファレンス：+2.048V(MAX1108)
+4.096V(MAX1109)
◆ リファレンス入力レンジ：1V∼VDD
◆ 4線シリアルインタフェース：
SPI/QSPI/MICROWIREコンパチブル
◆ VDD監視モード
◆ パッケージ：小型10ピンµMAXパッケージ
型番 ___________________________________
PART
TEMP. RANGE
PIN-PACKAGE
MAX1108CUB
0°C to +70°C
10 µMAX
MAX1108EUB
-40°C to +85°C
10 µMAX
MAX1109CUB
0°C to +70°C
10 µMAX
MAX1109EUB
-40°C to +85°C
10 µMAX
ファンクションダイアグラム _____________
太陽電池駆動のリモート機器
4∼20mA駆動のリモート機器
VDD
CS
SCLK
受信信号強度インジケータ
ピン配置 _______________________________
OUTPUT
SHIFT
REGISTER
INPUT
SHIFT
REGISTER
DIN
MAX1108
MAX1109
TOP VIEW
DOUT
INTERNAL
OSCILLATOR
CONTROL
LOGIC
VDD 1
10 SCLK
CH0
2
9
DOUT
CH1
CH1
3
8
DIN
COM
GND
4
7
CS
REF
5
6
COM
MAX1108
MAX1109
CH0
ANALOG
INPUT
MUX
INTERNAL
REFERENCE
T/H
SAR
CHARGE
REDISTRIBUTION
DAC
REF
mMAX
GND
SPI及びQSPIはMotorola, Inc.の商標です。MICROWIREはNational Semiconductor Corp.の商標です。
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
ABSOLUTE MAXIMUM RATINGS
VDD to GND ..............................................................-0.3V to +6V
CH0, CH1, COM, REF, DOUT to GND .......-0.3V to (VDD + 0.3V)
DIN, SCLK, CS to GND ............................................-0.3V to +6V
Continuous Power Dissipation (TA = +70°C)
10-pin µMAX (derate 5.6mW/°C above +70°C) ............444mW
Operating Temperature Ranges
MAX110_CUB ......................................................0°C to +70°C
MAX110_EUB ...................................................-40°C to +85°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICSÑMAX1108
(VDD = +2.7V to +3.6V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock mode (50% duty cycle); 10 clocks/conversion cycle (50ksps); 1µF capacitor at REF, external +2.048V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical
values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DC ACCURACY
Resolution
8
Relative Accuracy (Note 1)
INL
Differential Nonlinearity
DNL
Offset Error
bits
VDD = 2.7V to 3.6V
±0.15
VDD = 5.5V (Note 2)
±0.2
No missing codes over temperature
±1
VDD = 2.7V to 3.6V
±0.2
VDD = 5.5V (Note 2)
±0.5
Gain Error (Note 3)
±1
±1
Gain Temperature Coefficient
Total Unadjusted Error
±0.5
±0.8
TUE
TA = +25°C
±0.5
Channel-to-Channel
Offset Matching
LSB
LSB
LSB
ppm/°C
±1
TA = TMIN to TMAX
LSB
LSB
±0.1
LSB
50
mV
SINAD
49
dB
THD
-70
dB
VDD / 2 Sampling Accuracy
DYNAMIC PERFORMANCE (10kHz sine-wave input, 2.048Vp-p, 50ksps, 500kHz external clock)
Signal-to-Noise Plus Distortion
Total Harmonic Distortion
(up to the 5th harmonic)
Spurious-Free Dynamic Range
Small-Signal Bandwidth
SFDR
BW-3dB
-3dB rolloff
Full-Power Bandwidth
68
dB
1.5
MHz
0.8
MHz
ANALOG INPUTS
Unipolar input, VCOM = 0
Input Voltage Range (Note 4)
VCH_
Input Capacitance
2
CIN
VREF
Bipolar input, VCOM or VCH1 = VREF / 2,
referenced to COM or CH1
On/off-leakage current,
VCOM or VCH = 0 or VDD
Multiplexer Leakage Current
0
±VREF / 2
±0.01
18
_______________________________________________________________________________________
±1
V
µA
pF
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
(VDD = +2.7V to +3.6V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock mode (50% duty cycle); 10 clocks/conversion cycle (50ksps); 1µF capacitor at REF, external +2.048V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical
values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
TRACK/HOLD
Conversion Time (Note 5)
tCONV
Track/Hold Acquisition Time
tACQ
Internal clock
35
External clock, 500kHz, 10 sclks/conv
20
External clock, 2MHz
1
µs
µs
Aperture Delay
10
ns
Aperture Jitter
<50
ps
Internal Clock Frequency
400
kHz
50
External Clock Frequency Range
For data transfer only
500
kHz
2
MHz
2.128
V
INTERNAL REFERENCE
Output Voltage
VREF
REF Short-Circuit Current
IREFSC
1.968
(Note 6)
REF Tempco
Load Regulation
0 to 0.5mA (Note 7)
Capacitive Bypass at REF
2.048
150
µA
±50
ppm/°C
2.5
mV
1
µF
EXTERNAL REFERENCE
Input Voltage Range
1.0
+2.048V at REF, full scale,
500kHz external clock
Input Current
VDD + 0.05
1
V
20
µA
3
5.5
V
105
250
POWER REQUIREMENTS
Supply Voltage
VDD
Supply Current (Notes 2, 8)
IDD
2.7
VDD = 2.7V to 3.6V,
CL = 10pF
Internal reference
External reference
70
VDD = 5.5V,
CL = 10pF
Internal reference
130
External reference
95
Power down, VDD = 2.7V to 3.6V
Power-Supply Rejection (Note 9)
PSR
µA
µA
0.5
2.5
±0.4
±4
mV
VDD ≤ 3.6V
2
V
VDD > 3.6V
3
V
Full-scale input, VDD = 2.7V to 3.6V
DIGITAL INPUTS (DIN, SCLK, and CS)
Threshold Voltage High
VIH
Threshold Voltage Low
VIL
Input Hysteresis
VHYST
0.8
V
0.2
V
Input Current High
IIH
±1
µA
Input Current Low
IIL
±1
µA
Input Capacitance
CIN
15
pF
_______________________________________________________________________________________
3
MAX1108/MAX1109
ELECTRICAL CHARACTERISTICSÑMAX1108 (continued)
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
ELECTRICAL CHARACTERISTICSÑMAX1108 (continued)
(VDD = +2.7V to +3.6V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock mode (50% duty cycle); 10 clocks/conversion cycle (50ksps); 1µF capacitor at REF, external +2.048V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical
values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DIGITAL OUTPUT (DOUT)
Output High Voltage
Output Low Voltage
Three-State Leakage Current
Three-State Output Capacitance
VOH
VOL
ISOURCE = 0.5mA
VDD - 0.5
V
ISINK = 5mA
0.4
ISINK = 16mA
0.8
IL
CS = VDD
±0.01
COUT
CS = VDD
15
V
V
±10
µA
pF
TIMING CHARACTERISTICS (Figures 8, 9, and 10)
Acquisition Time
tACQ
1.0
µs
DIN to SCLK Setup Time
tDS
100
ns
DIN to SCLK Hold Time
tDH
0
SCLK Fall to Output Data Valid
tDO
Figure 1, CLOAD = 100pF
CS Fall to Output Enable
tDV
CS Rise to Output Disable
tTR
CS to SCLK Rise Setup
tCSS
CS to SCLK Rise Hold
SCLK Pulse Width High
SCLK Pulse Width Low
Wake-Up Time
Wake-Up Time
ns
20
200
ns
Figure 1, CLOAD = 100pF
240
ns
Figure 2, CLOAD = 100pF
240
ns
100
ns
tCSH
0
ns
tCH
200
ns
tCL
200
ns
tWAKE
External reference
20
µs
Internal reference (Note 10)
12
ms
ELECTRICAL CHARACTERISTICSÑMAX1109
(VDD = +4.5V to +5.5V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock (50% duty cycle); 10 clocks/conversion
cycle (50ksps); 1µF capacitor at REF, external +4.096V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical values
are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DC ACCURACY
Resolution
8
Relative Accuracy (Note 1)
INL
VDD = 4.5V to 5.5V
Differential Nonlinearity
DNL
No missing codes over temperature
Offset Error
VDD = 4.5V to 5.5V
bits
±0.15
±0.2
Gain Error (Note 3)
Channel-to-Channel
Offset Matching
VDD / 2 Sampling Accuracy
4
LSB
±1
LSB
±1
LSB
±1
Gain Temperature Coefficient
Total Unadjusted Error
±0.5
±0.8
TUE
TA = +25°C
TA = TMIN to TMAX
±1
±0.5
LSB
ppm/°C
LSB
±0.1
LSB
50
mV
_______________________________________________________________________________________
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
(VDD = +4.5V to +5.5V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock (50% duty cycle); 10 clocks/conversion
cycle (50ksps); 1µF capacitor at REF, external +4.096V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical values
are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE (10kHz sine-wave input, 4.096Vp-p, 50ksps, 500kHz external clock)
Signal-to-Noise Plus Distortion
Total Harmonic Distortion
(up to the 5th harmonic)
Spurious Free Dynamic Range
Small-Signal Bandwidth
SINAD
49
dB
THD
-70
dB
SFDR
BW-3dB
-3dB rolloff
Full-Power Bandwidth
68
dB
1.5
MHz
0.8
MHz
ANALOG INPUTS
Unipolar input, VCOM = 0
Input Voltage Range (Note 4)
VCH_
VREF
Bipolar input, VCOM or VCH1 = VREF / 2,
referenced to COM or CH1
±VREF / 2
On/off-leakage current,
VCH = 0 or VDD
Multiplexer Leakage Current
Input Capacitance
0
±0.01
CIN
±1
18
V
µA
pF
TRACK/HOLD
Conversion Time (Note 5)
tCONV
Track/Hold Acquisition Time
tACQ
Internal clock
35
External clock, 500kHz, 10 sclks/conv
20
External clock, 2MHz
1
µs
µs
Aperture Delay
10
ns
Aperture Jitter
<50
ps
Internal Clock Frequency
400
kHz
50
External Clock Frequency Range
For data transfer only
500
kHz
2
MHz
4.256
V
INTERNAL REFERENCE
Output Voltage
VREF
REF Short-Circuit Current
REF Tempco
3.936
IREFSC
0 to 0.5mA (Note 7)
Load Regulation
Capacitive Bypass at REF
4.096
5
mA
±50
ppm/°C
2.5
mV
1
µF
EXTERNAL REFERENCE
Input Voltage Range
Input Current
1.0
+4.096V at REF, full scale,
500kHz external clock
VDD + 0.05
1
20
V
µA
_______________________________________________________________________________________
5
MAX1108/MAX1109
ELECTRICAL CHARACTERISTICSÑMAX1109 (continued)
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
ELECTRICAL CHARACTERISTICSÑMAX1109 (continued)
(VDD = +4.5V to +5.5V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock (50% duty cycle); 10 clocks/conversion
cycle (50ksps); 1µF capacitor at REF, external +4.096V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical values
are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
4.5
5
5.5
V
Internal reference
130
250
External reference
95
POWER REQUIREMENTS
Supply Voltage
Supply Current (Notes 2, 8)
VDD
IDD
VDD = 4.5V to 5.5V,
CL = 10pF,
full-scale input
Power down, VDD = 4.5V to 5.5V
Power-Supply Rejection (Note 9)
PSR
External reference = +4.096V,
full-scale input, VDD = 4.5V to 5.5V
µA
µA
0.5
2.5
±0.4
±4
mV
3
V
DIGITAL INPUTS (DIN, SCLK, and CS)
Threshold Voltage High
VIH
Threshold Voltage Low
VIL
Input Hysteresis
Input Current High
0.8
VHYST
V
0.2
IIH
Input Current Low
IIL
Input Capacitance
CIN
V
±1
µA
±1
µA
15
pF
DIGITAL OUTPUT (DOUT)
Output High Voltage
VOH
Output Low Voltage
VOL
Three-State Leakage Current
Three-State Output Capacitance
ISOURCE = 0.5mA
VDD - 0.5
V
ISINK = 5mA
0.4
ISINK = 16mA
0.8
IL
CS = VDD
±0.01
COUT
CS = VDD
15
±10
V
µA
pF
TIMING CHARACTERISTICS (Figures 8, 9, and 10)
Acquisition Time
DIN to SCLK Setup Time
tACQ
1.0
µs
tDS
100
ns
DIN to SCLK Hold Time
tDH
SCLK Fall to Output Data Valid
tDO
Figure 1, CLOAD = 100pF
CS Fall to Output Enable
tDV
CS Rise to Output Disable
tTR
6
0
20
ns
200
ns
Figure 1, CLOAD = 100pF
240
ns
Figure 2, CLOAD = 100pF
240
ns
_______________________________________________________________________________________
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
(VDD = +4.5V to +5.5V; unipolar input mode; COM = GND, fSCLK = 500kHz, external clock (50% duty cycle); 10 clocks/conversion
cycle (50ksps); 1µF capacitor at REF, external +4.096V reference at REF; TA = TMIN to TMAX; unless otherwise noted. Typical values
are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
CS to SCLK Rise Setup
tCSS
100
ns
CS to SCLK Rise Hold
tCSH
0
ns
SCLK Pulse Width High
tCH
200
ns
SCLK Pulse Width Low
tCL
Wake-Up Time
200
tWAKE
ns
External reference
20
µs
Internal reference (Note 10)
12
ms
Note 1: Relative accuracy is the deviation of the analog value at any code from its theoretical value after the full-scale range has
been calibrated.
Note 2: See Typical Operating Characteristics.
Note 3: VREF = +2.048V (MAX1108), VREF = +4.096V (MAX1109), offset nulled.
Note 4: Common-mode range (CH0, CH1, COM) GND to VDD.
Note 5: Conversion time defined as the number of clock cycles times the clock period; clock has 50% duty cycle (Figures 6 and 8).
Note 6: REF supplies typically 2.5mA under normal operating conditions.
Note 7: External load should not change during the conversion for specified accuracy.
Note 8: Power consumption with CMOS levels.
Note 9: Measured as ½ VFS(2.7V) - VFS(3.6V)½ for MAX1108, and measured as ½ VFS(4.5V) - VFS(5.5V)½ for MAX1109.
Note 10: 1µF at REF, internal reference settling to 0.5LSB.
標準動作特性 ______________________________________________________________________
(VDD = +3.0V (MAX1108), VDD = +5.0V (MAX1109); external conversion mode; fSCLK = 500kHz; 50ksps; external reference; 1µF at
REF; TA = +25°C; unless otherwise noted.)
CLOAD = 10pF
100
80
60
DOUT = 10101010
MAX1108 (2.7V TO 5.5V)
MAX1109 (4.5V TO 5.5V)
INTERNAL REFERENCE
40
20
VDD = 5V
160
140
120
VDD = 3V
100
80
60
DOUT = 10101010
CLOAD = 10pF
INTERNAL REFERENCE
40
20
0
1
2
3
4
SUPPLY VOLTAGE (V)
5
6
0.45
0.40
0.35
0.30
0.25
0.20
0.15
0.10
0.05
0
0
0
0.50
MAX1108/09-03
180
SUPPLY CURRENT (mA)
SUPPLY CURRENT (mA)
140
MAX1108/09-02
CLOAD = 47pF
160
120
200
MAX1108/09-01
200
180
SHUTDOWN SUPPLY CURRENT
vs. SUPPLY VOLTAGE
SUPPLY CURRENT vs. TEMPERATURE
SHUTDOWN CURRENT (mA)
SUPPLY CURRENT vs. SUPPLY VOLTAGE
-40
-20
0
20
40
60
TEMPERATURE (°C)
80
100
2.5
3.0
3.5
4.0
4.5
5.0
5.5
SUPPLY VOLTAGE (V)
_______________________________________________________________________________________
7
MAX1108/MAX1109
ELECTRICAL CHARACTERISTICSÑMAX1109 (continued)
標準動作特性(続き)_________________________________________________________________
(VDD = +3.0V (MAX1108), VDD = +5.0V (MAX1109); external conversion mode; fSCLK = 500kHz; 50ksps; external reference; 1µF at
REF; TA = +25°C; unless otherwise noted.)
OFFSET ERROR vs. TEMPERATURE
0.4
0.2
0.1
0
-0.1
-0.2
0.2
0.1
0
-0.1
-0.2
-0.3
-0.3
-0.4
-0.4
-0.5
3.5
4.0
4.5
5.0
5.5
-0.05
-0.15
-0.20
-40
-20
0
SUPPLY VOLTAGE (V)
20
40
60
80
100
0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
TEMPERATURE (°C)
GAIN ERROR vs. SUPPLY VOLTAGE
0.8
0.6
GAIN ERROR (LSB)
0.2
0.1
0
-0.1
1.0
0.4
0.8
0.6
GAIN ERROR (LSB)
0.3
GAIN ERROR vs. REFERENCE VOLTAGE
GAIN ERROR vs. TEMPERATURE
MAX1108/09-08
0.4
REFERENCE VOLTAGE (V)
1.0
MAX1108/09-07
0.5
0.2
0
-0.2
0.4
0.2
0
-0.2
-0.2
-0.4
-0.4
-0.3
-0.6
-0.6
-0.4
-0.8
-0.8
-0.5
-1.0
3.0
3.5
4.0
4.5
5.0
5.5
-1.0
-40
-20
0
20
40
60
80
SUPPLY VOLTAGE (V)
TEMPERATURE (°C)
REFERENCE VOLTAGE (V)
INTEGRAL NONLINEARITY
vs. SUPPLY VOLTAGE
DIFFERENTIAL NONLINEARITY
vs. CODE
DIFFERENTIAL NONLINEARITY
vs. SUPPLY VOLTAGE
0.2
0.4
0.3
DNL (LSB)
0.1
0
-0.1
-0.2
3.0
3.5
4.0
4.5
SUPPLY VOLTAGE (V)
5.0
5.5
0.4
0.3
0.2
0.2
0.1
0.1
0
-0.1
0
-0.1
-0.2
-0.2
-0.3
-0.3
-0.4
-0.4
-0.5
-0.3
0.5
MAX1108/09-12
0.5
MAX1108/09-10
0.3
2.5
0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
100
DNL (LSB)
2.5
MAX1108/09-11
GAIN ERROR (LSB)
0
MAX1108/09-09
3.0
0.10
0.05
-0.10
-0.5
2.5
8
0.15
OFFSET ERROR (LSB)
0.3
OFFSET ERROR (LSB)
0.3
OFFSET ERROR vs. REFERENCE VOLTAGE
0.20
MAX1108/09-05
MAX1108/09-04
0.4
OFFSET ERROR (LSB)
0.5
MAX1108/09-06
OFFSET ERROR vs. SUPPLY VOLTAGE
0.5
INL (LSB)
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
-0.5
0
50
100
150
200
DIGITAL CODE
250
300
2.5
3.0
3.5
4.0
4.5
SUPPLY VOLTAGE (V)
_______________________________________________________________________________________
5.0
5.5
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
(VDD = +3.0V (MAX1108), VDD = +5.0V (MAX1109); external conversion mode; fSCLK = 500kHz; 50ksps; external reference; 1µF at
REF; TA = +25°C; unless otherwise noted.)
FFT PLOT
0
-0.1
-0.2
-0.3
INTERNAL CONVERSION MODE
20.5
CONVERSION TIME(ms)
0.1
fCH_ = 9997Hz, 2Vp-p
fSAMPLE = 53.25kHz
0
AMPLITUDE (dB)
0.2
CONVERSION TIME vs. SUPPLY VOLTAGE
21.0
MAX1108/09-14
0.4
0.3
INL (LSB)
20
MAX1108/09-13
0.5
-20
-40
-60
MAX1108/09-15
INTEGRAL NONLINEARITY
vs. CODE
-80
20.0
19.5
19.0
18.5
-0.4
-100
-0.5
0
50
100
150
200
250
5
10
15
20
30
25
0
1
2
3
4
5
DIGITAL CODE
FREQUENCY (kHz)
SUPPLY VOLTAGE (V)
CONVERSION TIME vs. TEMPERATURE
NORMALIZED REFERENCE VOLTAGE
vs. TEMPERATURE
CHANNEL-TO-CHANNEL
CROSSTALK vs. FREQUENCY
VDD = 3V
20
VDD = 5V
18
17
1.0000
0.9995
0.9990
MAX1108/09-18
VCH_OFF = VREFp-p
-10
-20
CROSSTALK (dB)
22
19
1.0005
REFERENCE VOLTAGE (V)
23
6
0
MAX1108/09-17
INTERNAL CONVERSION MODE
21
1.0010
MAX1108/09-16
25
24
CONVERSION TIME (ms)
18.0
0
300
-30
-40
-50
-60
-70
-80
0.9985
16
-90
15
0.9980
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
-100
-40
-20
0
20
40
60
80
100
0
5
TEMPERATURE (°C)
10
15
20
25
FREQUENCY (kHz)
端子説明 __________________________________________________________________________
端子
1
名称
VDD
機 能
2, 3
CH0, CH1
4
GND
グランド
5
REF
アナログディジタル変換用のリファレンス(内部又は外部リファレンス)電圧。外部リファレンスのとき、
リファレンス入力。内部リファレンスのときは、1µFのコンデンサでGNDにバイパスしてください。
6
COM
アナログ入力に共通なリファレンス。シングルエンドモードのときゼロコード電圧を設定します。変換中
は、±0.5LSBの安定性が必要です。
7
CS
アクティブローのチップセレクト。CSがローでないと、データはDINにクロックインされません。CSがハイ
のとき、DOUTはハイインピーダンスになります。
8
DIN
シリアルデータ入力。データはSCLKの立上がりエッジでクロックインされます。
9
DOUT
シリアルデータ出力。データはSCLKの立下がりエッジでクロックアウトされます。CSがハイのときハイインピーダンスになります。
10
SCLK
シリアルクロック入力。シリアルインタフェースのデータをクロックイン及びクロックアウトさせます。
外部クロックモードでは、SCLKが変換速度も設定します。
正電源電圧
サンプリングアナログ入力
_______________________________________________________________________________________
9
MAX1108/MAX1109
標準動作特性(続き)_________________________________________________________________
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
VDD
VDD
DOUT
DOUT
3k
CLOAD
DGND
a) High-Z to VOH and VOL to VOH
3k
3k
DOUT
3k
CLOAD
CLOAD
CLOAD
DGND
DGND
b) High-Z to VOL and VOH to VOL
図1. イネーブル時の負荷回路
DOUT
DGND
a) VOH to High-Z
b) VOL to High-Z
図2. ディセーブル時の負荷回路
詳細 ___________________________________
MAX1108/MAX1109アナログディジタルコンバータ
(ADC)は、逐次比較型変換技法及び入力トラック/ホー
ルド(T/H)回路を使用し、アナログ信号を8ビットの
ディジタル出力に変換します。フレキシブルなシリアル
インタフェースがマイクロプロセッサ(µP)とのインタ
フェースを容易にします。特に外付けのホールドコン
デンサなどを必要としません。MAX1108/MAX1109
のすべての動作モードがソフトウェアで設定でき、そ
れらのモードは、内部または外部リファレンス、内部
または外部変換クロック、シングルエンドユニポーラ
または疑似差動のユニポーラ/バイポーラ変換、さらに
パワーダウンです(表1)。
VDD
VDD
VDD
CH0
0.1mF
ANALOG
INPUTS
1mF
GND
CH1
COM
CPU
MAX1108
MAX1109
I/O
CS
SCLK
REF
SCK (SK)
MOSI (SO)
DIN
1mF
DOUT
MISO (SI)
VSS
アナログ入力
トラック/ホールド
ADCの入力部は図4の入力等価回路に示すように、T/H、
入力マルチプレクサ、入力コンパレータ、スイッチト
キャパシタDAC、リファレンス、及びオートゼロレイル
から構成されます。
アナログ入力の設定は表2に示すように、制御バイトが
シリアルインタフェースを通して定義します(動作モード
の項目と表1を参照してください)。シングルエンド、
疑似差動、ユニポーラ/バイポーラ、及びVDD監視モード
を含めて8つの動作モードを備えています。アクイジ
ションと変換の期間は、図4のスイッチのうち1個のみ
が適宜、閉になります。
T/Hは、制御バイトのビット4(SEL0)がシフトインされ
た後の立下がりクロックエッジでトラッキングモード
に入ります。また、制御バイトのビット2(I/EREF)が
シフトインされた後の立下がりエッジでホールドモード
に入ります。
例 と し て 、 変 換 の た め に CH0 と COM を 選 択 す る と
(SEL2=SEL1=SEL0=1)、CH0はサンプリング入力
(SI)として、またCOMはリファレンス入力(RI)として
定義されます。アクイジションモードの期間に、CH0
10
図3. 標準動作回路
GND
CAPACITIVE DAC
REF
CH1
CHOLD
COMPARATOR
CH0
18pF
COM
VDD / 2
RIN
6.5k
HOLD
TRACK
GND
AUTOZERO
RAIL
図4. 入力等価回路
スイッチとT/Hスイッチが閉になり、R INを通りホール
ドコンデンサCHOLD を充電します。アクイジションの
終了時にT/Hスイッチが開き、CHOLDがCOMに接続され
ます。CH0の信号をサンプルしたCHOLDの電荷が保存
されていて、CH0とCOMの差が変換される信号です。
______________________________________________________________________________________
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
T/Hが入力信号を取込むのに要する時間(tACQ)はクロック
周波数により決まり、最高2MHzのクロック周波数のと
き1µsです。また、アクイジション時間は信号を取込む
のに必要な最小の時間でもあります。この時間は以下
の式で計算できます。
tACQ = 6(RS + RIN)18pF
ここでR IN =6.5kΩ、R Sは入力信号のソースインピー
ダンスで、t ACQ は1µs以上必要です。ソースインピー
ダンスが2.7kΩ以下なら、最高クロック速度でもADC
のAC性能に大きく影響しないことに注意してください。
もし、入力ソースインピーダンスが3kΩよりも高いなら、
クロック速度を下げなければなりません。
疑似差動入力
MAX1108/MAX1109の入力は、入力(SI)における信号
のみがホールドコンデンサ(CHOLD)の中に蓄積されるとき
は疑似差動動作です。変換の間、GNDに対してリファ
レンスの入力(RI)は±0.5LSB(最良の結果を得るには
±0.1LSB)以内に、安定していなければなりません。
サンプリング入力とリファレンス入力の設定は、制御
バイト(表2)のビット6∼ビット4(SEL2∼SEL0)により
定義されます。
もし、変動する信号が選択されたリファレンス入力に
印加されるのであれば、その振幅と周波数を制限しな
ければなりません。以下の方程式が±0.5LSBの精度を
維持する最大の信号振幅とその周波数との関係を定義
します。
リファレンスの入力が正弦波信号であると仮定し、
vRI = VRIsin(2pft)
のときフルスケールに達します。ユニポーラモードの
場合、SIはRIよりも高くなければなりませんがバイポーラ
モードの場合、コモンモードレンジ内ならば、SIは準備
されたRIのレベルの上にも下にもスイングできます。
変換手順
コンパレータの負の入力はオートゼロレイルに接続し
ます。このICは単一電源のみを必要とするので、コン
パレータの入力のノード ZEROはVDD/2に等しくなり
ます。容量性のDACは、8ビットの分解能の範囲で、
コンパレータ入力の差が0VになるようにノードZEROを
調節します。この動作は、18pF(VIN+ - VIN-)の電荷を
CHOLDからバイナリ重み付けの容量性DACへ移すことと
等価で、この結果、DACはアナログ入力信号のディジ
タル表示化を行います。
入力電圧範囲
内部の保護ダイオードがアナログ入力信号をV D D と
AGNDへクランプするので、(AGND-0.3V)から(VDD+
0.3V)まで、各チャネルの入力ピン(CH0、CH1、及び
COM)が、損傷を起こすこともなくスイングできます。
しかし正確な変換のために入力は(VDD+50mV)を超えて
はならず、また(GND-50mV)を下回ってはなりません。
「off」チャネル上のアナログ入力電圧が電源電圧を50mV
以上超過することがあるとしても、「on」チャネル上の
変換精度を維持するために、超過による電流を2mA以下
に制限しなければなりません。
MAX1108/MAX1109の入力レンジは0∼VDDで、ユニ
ポーラあるいはバイポーラ変換が可能です。ユニポーラ
モードの場合、負の入力電圧(または、負の差動入力電圧)
が印加されたとき、出力コードは無効(コードゼロ)です。
REFへのリファレンス入力電圧範囲は、1Vから(VDD+
50mV)までです。
入力帯域幅
最大の電圧変動は以下のように定義され、
max
dvRI
dt
= 2pf × vRI £
1 LSB
t CONV
=
VREF
8
2 t CONV
1.2Vの振幅をもつ60HzのRI信号は、±0.5LSBの誤差
を発生させます。これは35µsの変換時間(内部変換モード
における最大のt CONV )及び+4.096Vのリファレンス
電圧のときです。DCリファレンス電圧がRIで使用され
るとき、入力のノイズを最小にするために、GNDとの
間に0.1µFのコンデンサを接続してください。
また、入力設定の選択で、ユニポーラまたはバイポーラ
変換モードを定義します。CH0、CH1、及びCOMの
コモンモード入力範囲は、0から+VDDまでです。ユニ
ポーラモードの場合、(SI-RI)=VREFのときフルスケール
に達し、バイポーラモードの場合、| (SI-RI)| = VREF /2
ADCの入力トラッキング回路の小信号帯域幅は1.5MHz
なので、高速なトランジェント現象をディジタル化する
ことができ、さらにアンダーサンプリング技法を使用
すると、帯域幅がADCのサンプリングレートを上回る
周期的な信号の測定も可能です。測定しようとする周
波数帯域に高周波信号が侵入するのを防ぐため、アン
チエイリアシングフィルタリングをお勧めします。
シリアルインタフェース
MAX1108/MAX1109は4線のシリアルインタフェース
の機能を備えます。CS、DIN、及びSCLK入力はICを制御
するために使用され、一方、スリーステイトのDOUTピン
は、変換の結果をアクセスするために使用されます。
シリアルインタフェースは、最大2MHzのクロックレート
で、SPI、QSPI、あるいはMICROWIREシリアルインタ
______________________________________________________________________________________
11
MAX1108/MAX1109
変換がいったん完了すると、T/Hはすぐに、本来のトラッ
キングモードに戻ります。表2に要約されるように、異
なる組み合わせのときもこの手順が実行されます。
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
フェースを行うマイクロコントローラとの接続を容易
にします。SPIまたはQSPIのとき、マイクロコント
ローラのSPI制御レジスタの中にCPOL=CPHA=0を設
定してください。MAX1108/MAX1109に共通なシリ
アルインタフェース接続を図5に示します。
になります。DOUTはVDDよりも高い外部の電圧を受付
ません。外部クロックモードの場合、変換の処理中に
最高500kHzのクロックレートでデータがクロックアウト
されます。内部クロックモードの場合、最大2MHzの
クロックレートでデータがクロックアウトできます。
ディジタル入力
動作モード
電源の供給電圧に関わらず、MAX1108/MAX1109の
ディジタル入力のロジックレベルは、+3V及び+5Vシス
テムの両方の電圧レベルを受付るように設定できます。
DINピンの入力データ(制御バイト)は、シリアルクロック
(SCLK)の立上がりエッジでクロックインされます。CS
は装置とのコミュニケーションをイネーブルにする標準
のチップセレクト信号です。SCLKは、シリアルインタ
フェースの入出力データをクロック同期させるために
使用します。また、外部クロックモードでは、SCLKが
変換速度を設定します。
ディジタル出力
DOUTの出力データは、SCLKの立上がりエッジで読取
られ、MSBが最初(D7)です。ユニポーラ入力モードの
とき、出力はストレートなバイナリです。バイポーラ
入力モードのとき、出力は2の補数です(伝達関数の項目
を参照してください)。DOUTは、CSがローのときに
アクティブで、CSがハイのときはハイインピーダンス
I/O
CS
SCK
SCLK
MISO
MOSI
DOUT
DIN
+3V
MAX1108
MAX1109
SS
a) SPI
変換開始方法
DINへ制御バイトをクロックインすると変換を開始しま
す。CSがローのとき、SCLKの各立上がりエッジが、各
ビットをDINからMAX1108/MAX1109の内部のシフ
トレジスタにクロックインします。CSがローに落ちた
後に、DINに到着した最初のロジックビット「1」が制御
バイトのMSBを定義します。この最初のスタートビット
が到着するまで、数多くのビット「0」がDINにクロック
インされますがそれらは無効です。表1は制御バイトの
フォーマットを示します。
標準動作回路(図3)を使用するのは最も基本的なソフト
ウェアインタフェースで、変換を実行するのに8ビット
の転送を2回必要とします(最初の8ビットの転送はADC
の プ ロ グ ラ ミ ン グ の た め で、 次 の 8 ビ ッ ト の 転 送 は
8ビットの変換結果をクロックアウトさせるためです)。
図6に外部クロックモードを使用する単一変換のタイ
ミングを示します。
クロックモード
CS
CS
SCK
SCLK
MISO
MOSI
DOUT
DIN
+3V
MAX1108
MAX1109
SS
b) QSPI
I/O
CS
SK
SCLK
SI
SO
DOUT
DIN
MAX1108
MAX1109
c) MICROWIRE
図5. 共通なシリアルインタフェース接続
12
MAX1108/MAX1109は、ユニポーラ又はバイポーラ
モードで、シングルエンド又は疑似差動モードで動作
する機能を備えています。本製品はシリアルインタ
フェースのDINピンに入力する制御バイトでプログラム
します(表1)。ユニポーラ又はバイポーラの設定をする
とき、表2にアナログ入力設定方法を、表3に入力電圧
範囲を示しますので参照してください。
MAX1108/MAX1109は逐次比較型変換を実行すると
き、外部シリアルクロックまたは内部クロックのいず
れかを使用します。どちらのクロックモードでも、外部
クロックがこのICにデータのシフトインまたはシフト
アウトをします。制御バイトのビット3(I/ECLK)が
クロックモードをプログラムします。図8は両方のモード
に共通なタイミング特性です。
外部クロック
外部クロックモードのとき、外部クロックは入出力
データを移動させるだけではなく、アナログディジタル
変換のステップを進めます。このモードのとき、クロック
周波数は50kHz∼500kHzの間になければなりません。
外部クロックを使用するとき、単一変換のタイミング
はCSの立下がりエッジで始まります。これが発生する
と、DOUTはハイインピーダンス状態を維持し、その後
______________________________________________________________________________________
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
BIT 7
(MSB)
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
(LSB)
START
SEL2
SEL1
SEL0
I/ECLK
I/EREF
REFSHDN
SHDN
ビット
名称
7 (MSB)
START
6
5
4
SEL2
SEL1
SEL0
3
I/ECLK
1=外部クロック、0=内部クロック。SARは内部の発振器、あるいはSCLK信号で駆動されます。
2
I/EREF
1=内部リファレンス、0=外部リファレンス。内部リファレンスの選択は+2.048V(MAX1108)
又は+4.096V(MAX1109)で、外部リファレンスはREFピンに印加します。
1
REFSHDN
1=動作(I/EREF=1のとき)、0=リファレンスのシャットダウン。外部リファレンスで動作させる
とき、内部リファレンスを別途パワーダウンするため(I/EREF=0)、電力の消費は最小になりま
す。SHDN=0のとき、REFSHDNは0に設定されなければなりません。
0 (LSB)
SHDN
説 明
CSがローになった後の最初のロジックビット「1」が制御バイトの開始を定義します。
動作モードを選択します(表2)。
1=動作、0=パワーダウン。完全なパワーダウンの設定は、REFSHDN = SHDN=0です(パワー
ダウンモードの項目を参照してください)。
表2. 変換プログラム
SEL2
SEL1
SEL0
サンプリング入力
（SI）
リファレンス入力
（RI）
変換モード
1
1
1
CH0
COM
Unipolar
1
1
0
CH1
COM
Unipolar
1
0
1
CH0
GND
Unipolar
1
0
0
CH1
GND
Unipolar
0
1
1
CH0
COM
Bipolar
0
1
0
CH1
COM
Bipolar
0
0
1
CH0
CH1
Bipolar
0
0
0
VDD / 2
GND
Unipolar
表3. フルスケールとゼロスケール電圧
ユニポーラモード
バイポーラモード
ゼロスケール
フルスケール
負のフルスケール
ゼロスケール
正のフルスケール
RI*
RI + VREF
RI - VREF / 2
RI
RI + VREF / 2
*RI=リファレンス入力(表2)
______________________________________________________________________________________
13
MAX1108/MAX1109
表1. 制御バイトフォーマット
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
ローになります。CSがローにセットされた後に、SCLK
によりDINに最初の「1 」がクロックインされたとき、
スタートビットとして認識されます。さらに7個のクロック
が制御バイトの残りをラッチします。4番目のクロック
の立下がりエッジでトラックモードがイネーブルになり、
6番目のクロックの立下がりエッジでアクイジションが
完了して変換を開始します。逐次比較によるMSBビット
の決定がSCLKの7番目の立上がりエッジで実行されます。
8番目SCLKの立下がりエッジでMSBがDOUTピンに
クロックアウトされ、それぞれ次の7個のSCLK立下がり
エッジで、変換された残りのビットがクロックアウト
されます。LSBがクロックアウトされた後、CSがディ
セーブルされるまで、ゼロがDOUTからクロックアウト
されます。次に、DOUTはハイインピーダンスになり、
ICは以降の変換のために準備完了状態になります(図6)。
中断によって1 m sを超えるようなら、内部クロック
モードで動作させてください。
内部クロック
内部クロックモードは、SAR変換クロックを発生させる
µPの負担を軽減します。これでプロセッサは都合のよい
ときに、最大2MHzまでのクロックレートで変換結果を
読取ることができます。
変換の処理中は、内部のレジスタがデータを保管します。
4番目のSCLKの立下がりエッジでトラックモードが
イネーブルになり、8番目のSCLKの立下がりエッジで
アクイジションが完了し、内部で変換を開始します。
内部の400kHzのクロックは20µs typ(35µs max)で変
換を完了し、その時に変換結果のMSBがDOUTピンに
出力されます。変換が完了次第、SCLKの立下がりエッジ
で随時、このレジスタから残りのデータをクロック
アウトできます(図8)。
変換は1ms以内に完了しなければならず、そうでない
とサンプルアンドホールドコンデンサの中の電圧低下
で変換結果が劣化します。シリアルクロック周波数が
50kHz未満なら、あるいは変換間隔がシリアルクロック
いったん変換を開始すると、CSをローに維持する必要
はありません。CSをプルアップしてハイにすると 、
CS
1
SCLK
4
8
MSB
12
16
20
LSB
SEL2
SEL1
SEL0
I/ECLK I/EREF
DIN
REF
SHDN
SHDN
START
MSB
D7
DOUT
LSB
D6
tACQ
A/D STATE
D5
D4
D3
D2
D1
D0
tCONV
IDLE
IDLE
図6. 単一変換のタイミング、外部クロックモード
CS
···
tCSH
tCSS
tCL
tCH
SCLK
tCSH
···
tDS
tDH
···
DIN
tDV
DOUT
tDO
···
図7. シリアルインタフェースのタイミングの詳細
14
______________________________________________________________________________________
tTR
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
COMに関しては外部クロックモード、ただし変換と変
換の間にパワーダウンしない指定になります。50kHz
から500kHzの外部クロックをSCLKピンに印加して
ください。アナログ入力を変化させると、DOUTピンに
クロックアウトされる変換の結果も変わります。合計
10クロックサイクルが変換毎に必要です。
データフレーミング
クイックルック
MAX1108/MAX1109のアナログ性能を端的に評価し
たいとき、図9の回路の実施を推奨します。このICは各
変換に先立ち、DINに制御バイトの書込みが必要です。
CSをGNDへ、さらにDINをV D D に接続することは、
FFHの制御バイトを供給することに相当します。すな
わち、これはシングルエンド、CH0でユニポーラ変換、
CSの立下がりエッジで、変換は開始されません。DIN
にクロックインされる最初のロジックハイは、スタート
ビットとして解釈され、これにより制御バイトの最初
のビットが定義されます。アクイジションは、4番目の
SCLKの立下がりエッジで開始し、外部クロックモード
の場合はSCLKSの2周期の期間、内部クロックモード
の場合はSCLKSの4周期の期間、持続します。アクイ
CS
1
SCLK
4
8
SEL2 SEL0 SEL1 I/EREF I/ECLK
DIN
10
14
18
REF
SHDN
SHDN
START
DOUT
D7
D5
D4
D3
D2
D1
D0
tCONV
tACQ
IDLE
A/D STATE
D6
IDLE
35ms MAX
図8. 単一変換のタイミング、内部クロックモード
VDD
OSCILLOSCOPE
VSUPPLY
0.1µF
1µF
DOUT*
MAX1108
MAX1109
ANALOG
INPUT 0.01µF
CH0
MSB
GND
LSB
SCLK
CS
SCLK
COM
DIN
VDD
500kHz
OSCILLATOR
5ms/div
CH1
CH2
DOUT
REF
C1
1µF
*CONVERSION RESULT = 10101010
図9. クイックルック回路図
______________________________________________________________________________________
15
MAX1108/MAX1109
MAX1108/MAX1109にクロックインを阻止し、
DOUTをスリーステートにしますが、内部クロックモード
による処理中の変換に影響はありません。このモード
で、MAX1108/MAX1109にデータがシフトイン及び
シフトアウトするデータのクロックレートは2MHzまで
可能で、1µs以上の最短アクイジション時間(t ACQ )が
確保できます。
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
ジションの完了後すぐに変換を開始します。スタート
ビットは以下のように定義されます。
多くのマイクロコントローラは、変換を8個のSCLK
クロックの整数倍で実行することを要求します。マイ
クロコントローラがMAX1108/MAX1109を駆動する
ときの最高速度は、通常、変換あたり16個のクロック
のとき得られます。図11は外部クロックモードのとき、
SCLKの16周期で変換を実行するのに必要なシリアル
インタフェースタイミングを示します。
コンバータがアイドル状態である任意の
時間、例えばVDDが印加された後に、CSが
ローの状態でDINにクロックインされてきた
最初のハイビット。
又は
外部クロックモードのとき、現在の変換が完了する前
にCSが切り換わると、処理中の変換は中止され、DIN
にクロックインされた次のハイビットが新しいスタート
ビットとして認識されます。このことは2回目の制御
バイト(二重クロックモード)で、同一チャネルに対する
変換を設定してアクイジション時間を延長することが
可能で、実質的にSCLKの6周期分だけアクイジション
を延長することになります。アナログ入力ソースがハイ
インピーダンスのとき、またはリファレンスの整定に
1µs以上を必要とするとき、この技法は理想的です。ま
たパワーダウンモードの使用中にも、このICとリファ
レ ン ス の 整 定 の た め に 利 用 で き ま す (パ ワ ー ダ ウ ン
モードの項目を参照してください)。
外部クロックモードの場合、変換処理中の
ビット5(D5)がDOUTピンにクロックアウト
された後に、DINへクロックインされてきた
最初のハイビット。
又は
内部クロックモードの場合、変換処理中の
ビット4 (D4)がDOUTピンにクロックアウト
された後に、DINへクロックインされてきた
最初のハイビット。
MAX1108/MAX1109は、変換あたり10個のクロック
で動作させたときに最高速度となります。図10は外部
クロックモードのとき、SCLKの10周期で変換を実行
するのに必要なシリアルインタフェースタイミングを
示します。
CS
1
8
10
1
1
10
10
1
SCLK
S
DIN
S
CONTROL BYTE 0
S
CONTROL BYTE 1
CONVERSION RESULT 1
CONVERSION RESULT 0
DOUT
D7
IDLE
A/D STATE
D5
tCONV
tACQ
S
CONTROL BYTE 2
D0
D7
tACQ
D5
tCONV
D0
tACQ
D7
tCONV
図10. 連続変換、外部クロックモード、10クロック/変換タイミング
CS
1
8
17
25
SCLK
DIN
S
CONTROL BYTE 0
S
S
CONTROL BYTE 1
CONVERSION RESULT 1
CONVERSION RESULT 0
DOUT
D7
D0
D7
図11. 連続変換、外部クロックモード、16クロック/変換タイミング
16
______________________________________________________________________________________
D0
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
バッテリ監視モード
この動作モードは、内部で生成する供給電圧の中間値
VDD /2をサンプリングして変換します。この機能を選
択するとき、制御バイトの中をSEL2=SEL1=SEL0=0
に設定してください。これにより、バッテリから供給
するVDDの状態をユーザが監視できるようにします。こ
の動作モードが適切に動作するためには、リファレンス
電圧がVDD /2よりも高くなければなりません。変換の
結果から(CODE)、VDDは以下のように定義されます。
表4. MAX1108/MAX1109の
パワーダウンモード
制御バイトの
ビット2∼ビット0
動作モード
I/EREF
REFSHDN
SHDN
1
1
1
ICはアクティブ/内部リファ
レンスはアクティブ
1
0
1
ICはアクティブ；内部リファレンス
は変換の後にパワーダウンし、次の
スタートビットでパワーアップ
します。
VDD=CODE・VREF/128
0
X
1
ICはアクティブ/外部リファ
レンスモード
パワーオン設定
1
0
0
ICと内部リファレンスは変換の後
にパワーダウンし、次のスタート
ビットでパワーアップします。
0
X
0
ICは各変換の後にパワーダウン
し、次のスタートビットでパワー
アップします。外部リファレンス
モード。
1
1
0
メーカ確保。使用しないでください。
パワーが最初に投入されるとき、MAX1108/MAX1109
のリファレンスはパワーダウン状態で、SHDNはイネー
ブルではありません。CSをローにセットし、制御バイト
を書込み、ICの設定をする必要があります。外部リファ
レンスを使用すると、20µs以内に変換が開始できます。
内部リファレンスを使用する場合、リファレンスの整定
のために12msを見込んでください。この期間中に、
リファレンスをパワーアップするプログラムの解読を
最初に実行し、さらに2回目の変換はリファレンスが
整定されてから実行します。(内部または外部の)リファ
レンス電圧が安定するまで、変換結果が正確であると
はいえません。
パワーダウンモード
電力を節約するには、変換と変換の間にコンバータを
低電流のパワーダウンモードにしてください。入力制御
バイトの中で、REFSHDN=0及びSHDNをプログラムす
ると、最小のパワー消費が達成できます(表4)。ソフト
ウェアパワーダウンが発生したとき、それは変換後に
のみ有効になります。制御バイトにREFSHDN= 0が
含まれると、リファレンスは変換の最後に遮断されます。
もしSHDN= 0であれば、変換の最後にこのチップは
パワーダウンされます(このモードでは、I/EREFまたは
REFSHDNがゼロに設定されます)。表4にMAX1108/
MAX1109のパワーダウンモードを示します。
CSがローに落ちた後、DINにクロックインされた最初
のロジック1はMAX1108/MAX1109をパワーアップ
します(ICがパワーアップするまでに20µsが必要です)。
前回の変換のときに内部リファレンスが選択されたとき
のみ、リファレンスに電力を供給します。ディセーブル
した後にリファレンスをパワーアップするとき、変換
結果を利用することよりもセトリングタイムに配慮し
てください。放電状況にもよりますが、通常は12msが
必要です。シャットダウンから復帰したとき、外部の
コンデンサが完全に放電していないのであれば、それ
X = 任意
より短縮することも検討します。全てのパワーダウン
モードで、インタフェースはアクティブのままで変換
結果を読み出します。変換を開始する以前のパワー
ダウンが短時間なのに、それを超えるセトリングタイム
が予測されるようなとき、データフレーミングの項目
に記載した二重クロック技法を導入してください。
電圧リファレンス
MAX1108/MAX1109は単一電源で動作し、ソフト
ウェアで制御する+2.048V(MAX1108)あるいは
+4.096V(MAX1109)の内部リファレンス機能を備え
ています。このICは、内部リファレンスあるいはREF
ピンに印加する外部リファレンスのいずれかで動作し
ます。リファレンス構成の詳細に関しては、パワー
ダウンモードと動作モードの項目を参照してください。
リファレンス電圧がフルスケールの範囲を定義し、
ユニポーラモードの入力レンジは0∼VREFまでで、バイ
ポーラモードの入力レンジは、RI=V REF /2のときRI=
±VREF /2になります。
外部リファレンス
外部リファレンスで動作させる場合、制御バイトの
ビット2(I/EREF)とビット1(REFSHDN)を0に設定し、
外部リファレンス(1VとVDDの間のVREF)をREFピンに
直接接続します。REFのDC入力インピーダンスは極度
に高く、漏洩電流は僅か10nA(typ)です。変換の間、
リファレンスは最大2 0µAまでの平均負荷電流を供給
でき、変換クロック周波数で1kΩあるいはそれ以下の
出力インピーダンスを備えていなければなりません。
______________________________________________________________________________________
17
MAX1108/MAX1109
アプリケーション情報 ___________________
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
リファレンスの出力インピーダンスがそれ以上に高い
か、あるいはノイズを含む場合、REFピンに近い所を
0.1µFのコンデンサでバイパスしてください。MAX1109
の内部リファレンスは+4.096Vです。このICを4.5V以下
の供給電圧で使用するとき、外部リファレンスモード
での動作が必要です。
OUTPUT CODE
FULL-SCALE
TRANSITION
11111111
11111110
11111101
REFの外部リファレンス電圧が+2.048V(MAX1108)
あるいは+4.096V(MAX1109)より低いと、LSBの値
(FS/256)に対するRMSノイズの増加が性能を劣化さ
せ、ダイナミックレンジを狭くします。
FS = VREF + COM
1LSB = VREF
256
00000011
内部リファレンス
00000010
内部リファレンスで動作させる場合、制御バイトの
ビット2(I/EREF)とビット1(REFSHDN)を1に設定し、
REFとグランド間を1µFのコンデンサでバイパスして
ください。内部リファレンスは、制御バイトのビット1
(REFSHDN)を0に設定すると、変換の後にパワーダウン
されます。内部リファレンスを使用するとき、MAX1108
の供給電圧は4.5V以下、MAX1109の供給電圧は4.5V
以上で使用してください。
00000001
00000000
0
レイアウト、グランド、及びバイパス
最高の性能を得るため、プリント回路基板を使用して
ください。ワイアラップボードはお勧めできません。
ディジタルとアナログの信号線が互いに離れるように、
基板レイアウトの配置をしてください。アナログと
ディジタル(特にクロック)ラインが互いに平行にならな
いように、あるいはADCパッケージの下をディジタル
ラインが通らないようにしてください。
図13に、推奨できるシステムグランドの接続方法を示し
ます。一点アナロググランド(スターグランドポイント)
をA/Dグランドに設定します。すべてのアナログの
グランドをスターグランドへ接続してください。他の
18
3
FS
INPUT VOLTAGE (LSB)
FS - 1LSB
OUTPUT CODE
01111111
伝達関数
コード遷移は、隣接する整数倍のLSB値の相互間で発生
します。出力の符号化はユニポーラ動作のときスト
レートなバイナリで、バイポーラ動作のときは2の補数
形式のバイナリです。リファレンスが+2.048Vのとき、
1LSB = 8mV(VREF /256)になります。
2
図12a. ユニポーラ伝達関数
01111110
表4にユニポーラとバイポーラモードのフルスケール
電圧範囲を示します。図12aは通常の、ユニポーラの
入力対出力伝達関数で、図12bはバイポーラの入力対
出力伝達関数を示します。ゼロスケールは入力選択
設定により定義され、COM、GND、あるいはCH1の
いずれかにします。
1
(COM)
00000010
00000001
00000000
VREF
+ COM
2
VREF
COM =
2
-V
-FS = REF + COM
2
V
1LSB = REF
256
+FS =
11111111
11111110
11111101
10000001
10000000
COM
-FS
INPUT VOLTAGE (LSB)
1
+FS - 2 LSB
図12b. バイポーラ伝達関数
ディジタルシステムグランドをこの点に接続しないで
ください。ノイズを排除するため、スターグランドから
電源へのグランドリターンはできるだけ短くすると共に、
低インピーダンスにしてください。
VDD電源内の高周波ノイズがADC内のコンパレータに
影響する可能性があります。この電源は、MAX1108/
MAX1109のV DD ピンの近いところで、0.1µFと1µF
コンデンサを使用してスターグランドへバイパスして
ください。最高の電源ノイズ除去比を得るために、
コンデンサのリード線をできるだけ短くしてください。
電源のノイズが特に大きい場合は、10Ωの抵抗をロー
パスフィルタとして接続できます。
______________________________________________________________________________________
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
TRANSISTOR COUNT: 2373
SYSTEM POWER SUPPLIES
GND
+3V/+5V
1mF
10W
0.1mF
GND
COM
VDD
MAX1108
MAX1109
DGND
VDD
DIGITAL
CIRCUITRY
図13. 電源グランド接続図
______________________________________________________________________________________
19
MAX1108/MAX1109
チップ情報 _____________________________
パッケージ ________________________________________________________________________
10LUMAXB.EPS
MAX1108/MAX1109
単一電源、低消費電力、
2チャネル、シリアル8ビットADC
販売代理店
〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1998 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.