LTC2373-18 SNR が 100dB の 18ビット、 1Msps、8 チャネル SAR A/Dコンバータ 特長 概要 スループット・レート：1Msps n 18ビット分解能で欠落コードなし n 入力範囲を選択可能な 8 チャネル・マルチプレクサ n 完全差動 （ 4.096V） n 単極性の疑似差動 （0V ∼ 4.096V） n 両極性の疑似差動 （ 2.048V） n INL： 2.75LSB （最大） n SNR：100dB （完全差動）/95dB（疑似差動） （標準、fIN = 1kHz） n THD：–110dB （標準、fIN = 1kHz） n プログラム可能なシーケンサ n デジタル利得の圧縮率を選択可能 n 5V 単電源でI/Oの電圧範囲は1.8V ～ 5V n SPI 互換のシリアル I/O n 2.048Vのリファレンスおよびリファレンス・バッファを内蔵 n パイプライン遅延なし、 サイクル待ち時間なし n 電力損失：40mW （標準） n 125°Cまでの動作を保証 n 5mm×5mmの32ピンQFN パッケージ LTC®2373-18は、低ノイズの高速 8チャネル18ビット逐次比 較レジスタ （SAR）A/Dコンバータです。LTC2373-18は5V 単 電源で動作し、柔軟に構成可能な低クロストーク、8チャネル 入力マルチプレクサを内蔵しているので、完全差動、単極性 の疑似差動、両極性の疑似差動の各アナログ入力範囲をサ ポートします。LTC2373-18は、全入力電圧範囲で 2.75LSB のINL（最大）、18ビットで欠落コードなし、および 100dB（完 全差動）/95dB（疑似差動） のSNR （標準） を実現します。 n LTC2373-18は、低ドリフト （最大 20ppm/ C）の2.048V 温度 補償リファレンスと、シングルショット動作が可能なリファレン ス・バッファを内蔵しています。LTC2373-18は、深さが 16の シーケンサを介してプログラム可能な1.8V、2.5V、3.3Vおよ び 5VのロジックをサポートするSPI 互換の高速シリアル・イン タフェースも内蔵しています。内部発振器が変換時間を設定 するので、外部のタイミングに対する配慮は少なくて済みます。 LTC2373-18の電力損失はわずか 40mWであり、変換と変換 の間は自動的にナップ （低消費電力） モードになるので、サン プリング・レートに比例して電力損失が減少します。非活動期 間中の消費電力をさらに節減するため、LTC2373-18の消費 電力を300μWまで低減するスリープ・モードも備えています。 アプリケーション n n n n n L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴ はリニアテクノロジ ー 社 の 登 録商標です。SoftSpanはリニアテクノロジー社の商標です。その他全ての商標の所有権は、 それぞれの所有者に帰属します。7705765、7961132、8319673を含む米国特許によって保 護されています。 プログラム可能なロジック・コントローラ 産業用プロセス制御 高速データ収集 ポータブル機器または小型機器 ATE（自動試験装置） 標準的応用例 積分非直線性と出力コード 5V 4.096V 1.8V TO 5V 10µF 0.1µF 0V 0V 10Ω VDDLBYP OVDD LTC2373-18 + 18-BIT SAMPLING ADC – ADCIN– 4.096V – 1200pF CH0 CH1 CH2 CH3 MUX CH4 CH5 CH6 CH7 COM VDD ADCIN+ 0V 1200pF MUXOUT+ 4.096V + MUXOUT– 0V 10Ω REFBUF 47µF FULLY DIFFERENTIAL BIPOLAR UNIPOLAR 1.5 2.2µF REFIN 0.1µF GND 1.0 INL ERROR (LSB) 0V 4.096V 2.0 RESET RDL SDO SCK SDI BUSY CNV 237318 TA01a 2.048V 0.5 0 –0.5 –1.0 SAMPLE CLOCK –1.5 –2.0 0 65536 131072 OUTPUT CODE 196608 262144 2373 TA01b 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 1 LTC2373-18 絶対最大定格 ピン配置 （Note 1、2） OVDD GND GND VDDLBYP VDD COM CH0 CH1 TOP VIEW 32 31 30 29 28 27 26 25 CH2 1 24 RESET CH3 2 23 GND MUXOUT+ 3 22 SDO ADCIN+ 4 21 SCK 33 ADCIN– 5 20 SDI MUXOUT– 6 19 BUSY CH4 7 18 RDL CH5 8 17 GND CNV GND GND REFIN REFBUF CH7 GND 9 10 11 12 13 14 15 16 CH6 電源電圧（VDD）.....................................................................6V 電源電圧（OVDD）...................................................................6V アナログ入力電圧（Note 3） CH0 ～ CH7、COM ................（GND – 0.3V）～（VDD ＋0.3V） REFBUF ................................（GND – 0.3V）～（VDD ＋0.3V） REFIN ...................................................................................2.8V デジタル入力電圧 （Note 3）................................ （GND – 0.3V）～（OVDD ＋0.3V） デジタル出力電圧 （Note 3）................................ （GND – 0.3V）～（OVDD ＋0.3V） 電力損失 ....................................................................... 500mW 動作温度範囲 LTC2373C ............................................................ 0°C ～ 70°C LTC2373I ......................................................... –40°C ～ 85°C LTC2373H ...................................................... –40°C ～ 125°C 保存温度範囲.................................................... –65°C ～ 150°C UH PACKAGE 32-LEAD (5mm × 5mm) PLASTIC QFN TJMAX = 125°C, θJA = 44°C/W EXPOSED PAD IS GND (PIN 33) MUST BE SOLDERED TO PCB 発注情報 無鉛仕上げ テープ・アンド・リール 製品マーキング * LTC2373CUH-18#PBF LTC2373CUH-18#TRPBF 237318 パッケージ 32-Lead（5mm×5mm）Plastic QFN 温度範囲 LTC2373IUH-18#PBF LTC2373IUH-18#TRPBF 237318 32-Lead（5mm×5mm）Plastic QFN –40°C to 85°C LTC2373HUH-18#PBF LTC2373HUH-18#TRPBF 237318 32-Lead（5mm×5mm）Plastic QFN –40°C to 125°C 0°C to 70°C さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。 非標準の鉛仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 237318f 2 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 電気的特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS + Absolute Input Range (CH0 to CH7) (Note 5) l –0.1 – VIN Absolute Input Range (CH0 to CH7, COM) Fully Differential (Note 5) Pseudo-Differential Unipolar (Note 5) Pseudo-Differential Bipolar (Note 5) l l l –0.1 –0.1 VREFBUF/2 – 0.1 VIN+ – VIN– Input Differential Voltage Range Fully Differential Pseudo-Differential Unipolar Pseudo-Differential Bipolar l l l –VREFBUF 0 –VREFBUF/2 VCM Common Mode Input Range Pseudo-Differential Bipolar and Fully Differential (Note 6) l –VREFBUF/2 – 0.1 IIN Analog Input Leakage Current CIN Analog Input Capacitance Sample Mode Hold Mode 75 5 pF pF CMRR Input Common Mode Rejection Ratio Fully Differential, fIN = 500kHz Pseudo-Differential Unipolar, fIN = 500kHz Pseudo-Differential Bipolar, fIN = 500kHz 67 66 66 dB dB dB VIN MIN l TYP 0 VREFBUF/2 VREFBUF/2 MAX UNITS VREFBUF + 0.1 V VREFBUF + 0.1 0.1 VREFBUF/2 + 0.1 V V V VREFBUF VREFBUF VREFBUF/2 V V V VREFBUF/2 + 0.1 V 1 µA –1 コンバータ特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS MIN Resolution l 18 No Missing Codes l 18 Transition Noise Fully Differential Pseudo-Differential Unipolar Pseudo-Differential Bipolar INL Integral Linearity Error Fully Differential (Note 7) Pseudo-Differential Unipolar (Note 7) Pseudo-Differential Bipolar (Note 7) l l l –2 –2.75 –2.75 DNL Differential Linearity Error Fully Differential (Note 6) Pseudo-Differential Unipolar (Note 6) Pseudo-Differential Bipolar (Note 6) l l l –0.9 –0.9 –0.9 ZSE Zero-Scale Error Fully Differential (Note 8) Pseudo-Differential Unipolar (Note 8) Pseudo-Differential Bipolar (Note 8) l l l –15 –30 –30 Zero-Scale Error Drift Fully Differential Pseudo-Differential Unipolar Pseudo-Differential Bipolar Zero-Scale Error Match Fully Differential Pseudo-Differential Unipolar Pseudo-Differential Bipolar Full-Scale Error Fully Differential REFBUF = 4.096V (REFBUF Overdriven) (Notes 8, 9) REFIN = 2.048V (REFIN Overdriven) (Note 8) Pseudo-Differential Unipolar REFBUF = 4.096V (REFBUF Overdriven) (Notes 8, 9) REFIN = 2.048V (REFIN Overdriven) (Note 8) Pseudo-Differential Bipolar REFBUF = 4.096V (REFBUF Overdriven) (Notes 8, 9) REFIN = 2.048V (REFIN Overdriven) (Note 8) FSE TYP MAX UNITS Bits Bits 0.85 1.5 1.5 ±0.5 ±0.8 ±0.8 ±0.25 ±0.25 ±0.25 ±2 ±2 ±2 LSBRMS LSBRMS LSBRMS 2 2.75 2.75 LSB LSB LSB 0.9 0.9 0.9 LSB LSB LSB 15 30 30 LSB LSB LSB 20 30 30 mLSB/°C mLSB/°C mLSB/°C l l l –18 –24 –28 ±2 ±4 ±4 18 24 28 LSB LSB LSB l l –50 –100 ±7 ±11 50 100 LSB LSB l l –75 –200 ±5 ±14 75 200 LSB LSB l l –50 –120 ±8 ±12 50 120 LSB LSB 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 3 LTC2373-18 コンバータ特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS Full-Scale Error Drift Fully Differential REFBUF = 4.096V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar REFBUF = 4.096V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar REFBUF = 4.096V (REFBUF Overdriven) (Note 9) Full-Scale Error Match Fully Differential REFBUF = 4.096V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar REFBUF = 4.096V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar REFBUF = 4.096V (REFBUF Overdriven) (Note 9) MIN TYP MAX UNITS 0.2 ppm/°C 0.2 ppm/°C 0.2 ppm/°C l –18 ±2 18 LSB l –24 ±4 24 LSB l –28 ±4 28 LSB ダイナミック精度 l は全動作温度範囲での規格値を意味する。それ以外は TA ＝ 25 C、AIN = –1dBFSでの値。 （Note 4、10） SYMBOL PARAMETER CONDITIONS SINAD Signal-to-(Noise + Distortion) Ratio Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Unipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) MIN TYP l 96 99.5 dB l 90.5 94.8 dB l 90.5 94.8 dB 101.4 dB 96.6 dB 96.6 dB 98.4 dB 93.3 dB Fully Differential fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 SNR Signal-to-Noise Ratio Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Unipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Fully Differential fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 MAX UNITS l 96.5 100 dB l 91 95.0 dB l 91 95.0 dB 102 dB 96.8 dB 96.8 dB 98.5 dB 93.4 dB 237318f 4 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 ダイナミック精度 l は全動作温度範囲での規格値を意味する。それ以外は TA ＝ 25 C、AIN = –1dBFSでの値。 （Note 4、10） SYMBOL PARAMETER CONDITIONS THD Total Harmonic Distortion Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Unipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) MIN TYP l –104 –114 dB l –99 –110 dB l –99 –110 dB –111 dB –110 dB –110 dB –113 dB –110 dB Fully Differential fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 SFDR Spurious Free Dynamic Range Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Unipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven) 104 114 dB l 99 110 dB l 99 110 dB 112 dB 112 dB 112 dB 112.5 dB 113.5 dB –107 dB Fully Differential fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 Pseudo-Differential Bipolar fIN = 1kHz, REFIN = 2.048V (REFIN Overdriven), SEL = 1 fIN = 100kHz, Signal Applied to an OFF Channel –3dB Input Linear Bandwidth 22 Aperture Delay 500 Aperture Jitter 4 Transient Response UNITS l Fully Differential fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Unipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Pseudo-Differential Bipolar fIN = 1kHz, REFBUF = 5V (REFBUF Overdriven) (Note 9) Channel-to-Channel Crosstalk MAX Full-Scale Step MHz ps psRMS 460 ns 内部リファレンスの特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER VREFIN Internal Reference Output Voltage VREFIN Temperature Coefficient CONDITIONS (Note 11) MIN TYP MAX 2.043 2.048 2.053 4 20 l REFIN Output Impedance 15 VREFIN Line Regulation VDD = 4.75V to 5.25V REFIN Input Voltage Range (REFIN Overdriven) (Note 5) V ppm/°C kΩ 0.06 1.25 UNITS mV/V 2.4 V 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 5 LTC2373-18 リファレンス・バッファ特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS VREFBUF IREFBUF Reference Buffer Output Voltage VREFIN = 2.048V l REFBUF Input Voltage Range (REFBUF Overdriven) (Notes 5, 9) l REFBUF Output Impedance VREFIN = 0V (Buffer Disabled) REFBUF Load Current VREFBUF = 5V (REFBUF Overdriven) (Notes 9, 12) VREFBUF = 5V, Nap Mode (REFBUF Overdriven) (Note 9) MIN TYP MAX UNITS 4.088 4.096 4.104 V 2.5 5 V 13 kΩ 1.1 0.38 l 1.5 mA mA デジタル入力とデジタル出力 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER VIH High Level Input Voltage CONDITIONS l VIL Low Level Input Voltage l IIN Digital Input Current CIN Digital Input Capacitance VOH High Level Output Voltage IO = –500µA l VOL Low Level Output Voltage IO = 500µA l IOZ Hi-Z Output Leakage Current VOUT = 0V to OVDD l ISOURCE Output Source Current VOUT = 0V –10 mA ISINK Output Sink Current VOUT = OVDD 10 mA VIN = 0V to OVDD MIN TYP MAX UNITS 0.8 • OVDD V 0.2 • OVDD V 10 μA –10 l 5 pF OVDD – 0.2 V –10 0.2 V 10 µA 電源要件 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER CONDITIONS VDD Supply Voltage OVDD Supply Voltage IVDD IOVDD INAP ISLEEP Supply Current Supply Current Nap Mode Current Sleep Mode Current 1Msps Sample Rate 1Msps Sample Rate (CL = 20pF) Conversion Done (IVDD + IOVDD) Sleep Mode (IVDD + IOVDD) PD Power Dissipation Nap Mode Sleep Mode 1Msps Sample Rate Conversion Done (IVDD + IOVDD) Sleep Mode (IVDD + IOVDD) MIN TYP MAX UNITS l 4.75 5 5.25 V l 1.71 5.25 l l l l V 8.0 0.7 1.25 60 1.5 120 mA mA mA μA 40 6.25 300 55 7.5 600 mW mW µW 11 ADC のタイミング特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 SYMBOL PARAMETER fSMPL Maximum Sampling Frequency CONDITIONS l tCONV Conversion Time l 460 tACQ Acquisition Time l 460 ns tCYC Time Between Conversions l 1 µs tCNVH CNV High Time l 20 ns tCNVL Minimum Low Time for CNV (Note 14) l 20 tBUSYLH CNV↑ to BUSY↑ Delay CL = 20pF l tRESETH RESET Pulse Width tQUIET SCK, SDI and RDL Quiet Time from CNV↑ tACQ = tCYC – tCONV – tBUSYLH (Note 6) (Note 6) MIN TYP MAX UNITS 1 Msps 527 ns ns 13 ns l 200 ns l 20 ns 237318f 6 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 電気的特性 l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値 （Note 4）。 tSCK SCK Period tSCKH (Notes 13, 14) l 10 ns SCK High Time l 4 ns tSCKL SCK Low Time l 4 ns tSSDISCK SDI Setup Time From SCK↑ (Note 13) l 4 ns tHSDISCK SDI Hold Time From SCK↑ (Note 13) l 1 ns tDSDO SDO Data Valid Delay from SCK↑ CL = 20pF, OVDD = 5.25V CL = 20pF, OVDD = 2.5V CL = 20pF, OVDD = 1.71V l l l tHSDO SDO Data Remains Valid Delay from SCK↑ CL = 20pF (Note 6) l tDSDOBUSYL SDO Data Valid Delay from BUSY↓ CL = 20pF (Note 6) l 5 ns tEN Bus Enable Time After RDL↓ (Note 13) l 16 ns tDIS Bus Relinquish Time After RDL↑ (Note 13) l tWAKE REFBUF Wake-Up Time CREFBUF = 47μF, CREFIN = 0.1µF tCNVMRST CNV↑ to MUX Starts Resetting Delay l 38 ns tMRST1 MUX Reset Time During Conversion l 36 ns tVLDMRST 8th SCK↑ to MUX Starts Resetting Delay After Programming 1st Valid Configuration Word l 40 ns tMRST2 MUX Reset Time During Acquisition After Programming 1st Valid Configuration Word l 42 ns Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに回復不可能な損傷を与 える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に 悪影響を与える恐れがある。 Note 2：全ての電圧値はグランドを基準にしている。 Note 3：これらのピンの電圧をグランドより低くするか、VDD ピンまたはOVDD ピンの電圧より高 くすると、内部のダイオードによってクランプされる。この製品は、これらのピンの電圧がグラ ンドより低くなるか、VDD ピンまたはOVDD ピンの電圧より高くなった場合でも、ラッチアップを 生じることなく最大 100mAの入力電流を処理することができる。 Note 4：注記がない限り、VDD = 5V、OVDD = 2.5V、fSMPL = 1MHz、REFIN = 2.048V。 7.5 8 9.5 1 ns ns ns ns 13 200 ns ms たオフセット電圧である。バイポーラ・ゼロスケール誤差は、出力コードが 00 0000 0000 0000 0000と11 1111 1111 1111 1111の間を行ったり来たりするとき、− 0.5LSBから測定されたオフ セット電圧である。完全差動フルスケール誤差は、最初と最後のコード遷移の理想値からの ワーストケースの偏差であり、オフセット誤差の影響を含む。単極性フルスケール誤差は、最 後のコード遷移の理想値からの偏差であり、オフセット誤差の影響を含む。両極性フルスケー ル誤差は、最初と最後のコード遷移の理想値からのワーストケースの偏差であり、オフセット 誤差の影響を含む。 Note 9：REFBUFをオーバードライブする場合は、REFIN = 0Vに設定して内部リファレンス・バッ ファをオフにしなければならない。 Note 10：dB 単位の全ての仕様は、フルスケールの±VREFBUF（完全差動）、0V ～ VREFBUF（単極 を基準にする。 性疑似差動）、または±VREFBUF/2（両極性疑似差動） Note 5：推奨動作条件。 Note 6：設計によって保証されているが、テストされない。 Note 7：積分非直線性は、実際の伝達曲線の端点を通る直線からのコードの偏差として定義 されている。偏差は量子化幅の中心から測定される。 Note 8：完全差動ゼロスケール誤差は、出力コードが、ストレート・バイナリ・フォーマットで01 1111 1111 1111 1111 ～ 10 0000 0000 0000 0000 間、および 2の補数のフォーマットで00 0000 0000 0000 0000 ～ 11 1111 1111 1111 1111 間を行ったり来たりするとき、− 0.5LSBから測定 されたオフセット電圧である。ユニポーラ・ゼロスケール誤差は、出力コードが 00 0000 0000 0000 0000と00 0000 0000 0000 0001の間を行ったり来たりするとき、0.5LSBから測定され Note 11：温度係数は出力電圧の最大変化を規定温度範囲で割って計算される。 Note 12：fSMPL = 1MHz。IREFBUF はサンプリング・レートに比例して変化する。 Note 13：パラメータはOVDD = 1.71V、OVDD = 2.5V、および OVDD = 5.25Vでテストされ、保証さ れている。 Note 14：立ち上がりで捕捉する場合、最大 10ns のtSCK により最大 100MHz のシフトクロック 周波数が可能である。 0.8 • OVDD tWIDTH 0.2 • OVDD tDELAY tDELAY 0.8 • OVDD 0.8 • OVDD 0.2 • OVDD 0.2 • OVDD 50% 50% 237318 F01 図 1.タイミングの仕様の電圧レベル 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 7 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、完全差動範囲、VCM = 2.048V、fSMPL = 1Msps。 積分非直線性と出力コード 1.0 0 –0.5 –1.0 100000 0.4 0.2 COUNTS DNL ERROR (LSB) 0.5 0 –0.2 –0.4 65536 131072 196608 OUTPUT CODE –1.0 262144 0 65536 131072 196608 OUTPUT CODE 120000 0 σ = 1.00 100000 –80 –100 –120 –160 100 200 300 FREQUENCY (kHz) 400 THD, HARMONICS (dBFS) SNR, SINAD (dBFS) 97 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G07 0 100 200 300 FREQUENCY (kHz) 400 SNR および SINAD 入力レベル、 fIN = 1kHz 101.0 –110 SNR 100.5 –115 THD 3RD SINAD 100.0 –120 99.5 –125 –130 2.5 500 237318 G06 –105 98 96 2.5 –180 500 237318 G05 103 99 SNR = 102.3dB THD = –111.5dB SINAD = 101.8dB SFDR = 111.9dB –120 –160 0 4 –100 THD、高調波とREFBUF、fIN = 1kHz 100 3 –80 –140 SNR、SINADとREFBUF、fIN = 1kHz SINAD 2 –60 –140 237318 G04 SNR 0 1 CODE –40 –60 –180 131052 131054 131056 131058 131060 CODE 101 –1 –20 SNR, SINAD (dBFS) COUNTS 20000 102 –2 0 AMPLITUDE (dBFS) AMPLITUDE (dBFS) –40 0 –3 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz、REFBUF = 5V SNR = 100.7dB THD = –114dB SINAD = 100.5dB SFDR = 115.3dB –20 40000 –4 237318 G03 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz DCヒストグラム （フルスケール付近） 60000 0 262144 237318 G02 237318 G01 80000 60000 20000 –0.8 0 80000 40000 –0.6 –1.5 σ = 0.85 120000 0.6 1.0 INL ERROR (LSB) 140000 0.8 1.5 –2.0 DCヒストグラム （ゼロスケール） 微分非直線性と出力コード 2.0 2ND 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G08 99.0 –40 –30 –20 –10 INPUT LEVEL (dB) 0 237318 G09 237318f 8 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、完全差動範囲、VCM = 2.048V、fSMPL = 1Msps。 THD、高調波と入力周波数 SNR、SINADと入力周波数 SNR THD, HARMONICS (dBFS) SNR, SINAD (dBFS) 100 95 90 SINAD 85 80 80 –80 75 –90 70 –100 0 25 50 –130 75 100 125 150 175 200 FREQUENCY (kHz) 60 THD 2ND 3RD 0 25 50 55 50 75 100 125 150 175 200 FREQUENCY (kHz) PSRRと周波数 SNR, SINAD (dBFS) 65 60 55 500 THD SNR 100 99 400 –110 THD, HARMONICS (dBFS) 101 85 70 300 200 FREQUENCY (kHz) THD、高調波と温度、fIN = 1kHz 102 95 90 75 100 237318 G12 SNR、SINADと温度、fIN = 1kHz 80 0 237318 G11 237318 G10 PSRR (dB) 65 –110 –120 75 70 –70 CMRR (dB) 105 CMRRと入力周波数 SINAD 98 –115 3RD –120 2ND –125 97 50 100 10 FREQUENCY (kHz) 1 96 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 1k 237318 G14 237318 G13 237318 G15 フルスケール誤差と温度 REFBUF = 4.096V INLと温度 2 ゼロスケール誤差と温度 4 2.0 3 FULL-SCALE ERROR (LSB) 1 INL ERROR (LSB) –130 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) MAX INL 0 MIN INL –1 –2 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G16 1.5 –FS 2 1 OFFSET ERROR (LSB) 45 +FS 0 –1 –2 1.0 0.5 0 –0.5 –1.0 –3 –1.5 –4 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) –2.0 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G17 237318 G18 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 9 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、単極性疑似差動範囲、fSMPL = 1Msps。 積分非直線性と出力コード 微分非直線性と出力コード 0.6 0.5 0 –0.5 –1.0 60000 0.4 0.2 COUNTS DNL ERROR (LSB) 0 –0.2 –0.4 20000 –0.6 –1.5 –0.8 –2.0 –1.0 0 65536 131072 196608 OUTPUT CODE 262144 0 65536 131072 196608 OUTPUT CODE 0 σ = 1.89 –20 262134 –40 –80 –100 –120 –160 0 100 200 300 FREQUENCY (kHz) 400 500 –180 200 300 FREQUENCY (kHz) 400 THD, HARMONICS (dBFS) 500 SNR および SINAD 入力レベル、 fIN = 1kHz 96.0 97 92 100 237318 G24 –105 93 0 237318 G23 98 20 –120 THD、高調波とREFBUF、fIN = 1kHz 94 18 –100 –160 SNR、SINADとREFBUF、fIN = 1kHz 95 16 –80 –140 237318 G22 SINAD 12 14 CODE –60 –140 –180 262140 SNR 10 SNR = 96.9dB THD = –111dB SINAD = 96.7dB SFDR = 112.8dB –20 –60 CODE 96 8 0 AMPLITUDE (dBFS) AMPLITUDE (dBFS) COUNTS 262128 6 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz、REFBUF = 5V SNR = 95.1dB THD = –110dB SINAD = 94.9dB SFDR = 113.3dB –40 0 262122 4 237318 G21 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz DCヒストグラム （フルスケール付近） 20000 0 262144 237318 G20 237318 G19 40000 40000 THD –110 95.5 SNR, SINAD (dBFS) INL ERROR (LSB) 1.0 SNR, SINAD (dBFS) σ = 1.54 0.8 1.5 60000 DCヒストグラム （ゼロスケール） 80000 1.0 2.0 2ND –115 –120 3RD 95.0 SNR SINAD 94.5 –125 91 90 2.5 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G25 –130 2.5 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G26 94.0 –40 –30 –20 –10 INPUT LEVEL (dB) 0 237318 G27 237318f 10 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、単極性疑似差動範囲、fSMPL = 1Msps。 THD、高調波と入力周波数 SNR、SINADと入力周波数 100 95 90 85 80 75 SINAD 70 75 –80 70 CMRR (dB) THD, HARMONICS (dBFS) SNR, SINAD (dBFS) 80 –70 SNR 65 CMRRと入力周波数 –60 –90 –100 60 –110 THD 2ND 3RD –120 0 25 50 75 100 125 150 175 200 FREQUENCY (kHz) 65 –130 0 25 50 55 50 75 100 125 150 175 200 FREQUENCY (kHz) 237318 G28 0 100 300 200 FREQUENCY (kHz) 237318 G29 PSRRと周波数 500 237318 G30 THD、高調波と温度、fIN = 1kHz SNR、SINADと温度、fIN = 1kHz 97 95 400 –100 90 SNR, SINAD (dBFS) PSRR (dB) 80 75 70 65 60 55 SINAD SNR THD, HARMONICS (dBFS) 96 85 95 94 93 –105 THD –110 3RD 2ND –115 –120 50 100 10 FREQUENCY (kHz) 1 92 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 1k 237318 G31 237318 G32 2 ゼロスケール誤差と温度 5 4.0 3.5 4 MAX INL FULL-SCALE ERROR (LSB) 1 INL ERROR (LSB) 237318 G33 フルスケール誤差と温度、 REFBUF = 4.096V INLと温度 0 –1 –125 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) MIN INL 3.0 3 OFFSET ERROR (LSB) 45 2 1 0 237318 G34 2.0 1.5 1.0 0.5 0 –1 –2 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 2.5 –0.5 –2 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G35 –1.0 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G36 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 11 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、両極性疑似差動範囲、fSMPL = 1Msps。 1.0 1.5 0.8 0.5 0 –0.5 –1.0 0.2 0 –0.2 –0.4 –0.8 0 65536 131072 196608 OUTPUT CODE –1.0 262144 0 65536 131072 196608 OUTPUT CODE 237318 G37 –5 –3 –1 1 CODE 3 5 0 –40 20000 0 131055 131058 131061 131063 131066 131069 CODE 0 –40 –60 –80 –100 –120 –60 –80 –100 –120 –140 –140 –160 –160 –180 0 100 200 300 FREQUENCY (kHz) 400 SNR = 97.2dB THD = –109.2dB SINAD = 96.9dB SFDR = 112.2dB –20 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 60000 40000 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz、REFBUF = 5V SNR = 95.6dB THD = –109.8dB SINAD = 95.5dB SFDR = 111.6dB –20 –180 500 0 100 237318 G41 237318 G40 98 200 300 FREQUENCY (kHz) 400 500 237318 G42 SNR および SINAD 入力レベル、 fIN = 1kHz THD、高調波とREFBUF、fIN = 1kHz SNR、SINADとREFBUF、fIN = 1kHz 7 237318 G39 32k ポイントの FFT fSMPL = 1Msps、 fIN = 1kHz σ = 1.65 96.0 –105 THD 97 THD, HARMONICS (dBFS) SNR 96 SINAD 95 94 93 92 91 90 2.5 –7 237318 G38 DCヒストグラム （フルスケール付近） 80000 0 262144 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G43 –110 2ND 95.5 SNR, SINAD (dBFS) –2.0 COUNTS 40000 20000 –0.6 –1.5 σ = 1.55 60000 0.4 COUNTS DNL ERROR (LSB) INL ERROR (LSB) 80000 0.6 1.0 SNR, SINAD (dBFS) DCヒストグラム （ゼロスケール） 微分非直線性と出力コード 積分非直線性と出力コード 2.0 –115 3RD –120 95.0 94.5 –125 –130 2.5 SNR SINAD 3 4.5 4 3.5 REFBUF VOLTAGE (V) 5 237318 G44 94.0 –40 –30 –20 –10 INPUT LEVEL (dB) 0 237318 G45 237318f 12 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、両極性疑似差動範囲、fSMPL = 1Msps。 THD、高調波と入力周波数 SNR、SINADと入力周波数 100 90 85 SINAD 80 75 70 65 80 –70 75 –80 70 CMRR (dB) SNR THD, HARMONICS (dBFS) SNR, SINAD (dBFS) 95 –90 –100 25 50 75 100 125 150 175 FREQUENCY (kHz) –130 200 60 THD 2ND 3RD 0 25 50 75 100 125 150 175 FREQUENCY (kHz) 237318 G46 55 50 200 0 100 300 200 FREQUENCY (kHz) 237318 G47 PSRRと周波数 95 400 500 237318 G48 THD、高調波と温度、fIN = 1kHz SNR、SINADと温度、fIN = 1kHz 97 90 –100 SNR SNR, SINAD (dBFS) 80 75 70 65 60 95 THD, HARMONICS (dBFS) 96 85 PSRR (dB) 65 –110 –120 0 CMRRと入力周波数 –60 SINAD 94 93 55 –105 THD –110 3RD –115 2ND –120 50 100 10 FREQUENCY (kHz) 1 92 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 1k 237318 G49 237318 G50 2 ゼロスケール誤差と温度 3 2.0 1.5 2 MAX INL FULL-SCALE ERROR (LSB) INL ERROR (LSB) 237318 G51 フルスケール誤差と温度、 REFBUF = 4.096V INLと温度 1 –125 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 0 MIN INL –1 +FS OFFSET ERROR (LSB) 45 1 0 –FS –1 –2 –2 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G52 1.0 0.5 0 –0.5 –1.0 –1.5 –3 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G53 –2.0 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G54 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 13 LTC2373-18 標準的性能特性 注記がない限り、TA = 25 C、VDD = 5V、OVDD = 2.5V、REFIN = 2.048V、fSMPL = 1Msps。 電源電流と温度 10 100 8 200 6 4 2 LEAKAGE CURRENT (nA) 80 IVDD SUPPLY CURRENT (µA) SUPPLY CURRENT (mA) 入力漏れ電流と温度 （MUXOUT が ADCIN に短絡） スリープ電流と温度 60 40 20 100 ON CHANNEL, V(CHx,COM) = 5V OFF CHANNEL, V(CHx,COM) = 5V ON CHANNEL, V(CHx,COM) = 0V OFF CHANNEL, V(CHx,COM) = 0V 60 –100 IOVDD 0 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 237318 G55 237318 G56 237318 G57 内部リファレンス出力温度係数の 分布 40 2.051 35 2.050 30 NUMBER OF PARTS 2.052 2.049 2.048 2.047 電源電流とサンプリング・レート 10 8 SUPPLY CURRENT (mA) 内部リファレンス出力と温度 INTERNAL REFERENCE OUTPUT (V) –200 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 0 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 25 20 15 2.046 10 2.045 5 2.044 –40 –25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 0 IVDD 6 4 2 IOVDD 0 –12 –10 –8 –6 –4 –2 0 2 4 6 8 10 12 DRIFT (ppm/°C) 237318 G59 0 100 200 300 400 500 600 700 800 900 1000 SAMPLING FREQUENCY (kHz) 237318 G58 237318 G60 クロストークの FFT（MUXOUT に 隣接するACクロストークチャネル） 0 クロストークの FFT（MUXOUT に 隣接しない ACクロストークチャネル） 0 SFDR = 107.3dB fIN = 100kHz –20 –40 AMPLITUDE (dBFS) AMPLITUDE (dBFS) –40 –60 –80 –100 –120 –60 –80 –100 –120 –140 –140 –160 –160 –180 SFDR = 130dB fIN = 100kHz –20 0 100 200 300 FREQUENCY (kHz) 400 500 –180 0 237318 G61 100 200 300 FREQUENCY (kHz) 400 500 237318 G62 237318f 14 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 ピン機能 CH0 ∼ CH7（ピン1、2、7、8、9、10、31、および 32） ：アナログ 入力。CH0 ∼ CH7は、COMを基準にしたシングルエンド入力 として、または差動入力チャネルの対として構成できます。 「ア ナログ入力マルチプレクサ」 のセクションを参照してください。 使用しないアナログ入力は、 「絶対最大定格」 に規定されてい るように、 （GND – 0.3V）∼（VDD ＋0.3V） のアナログ入力電 圧範囲内のDC 電圧に接続する必要があります。 MUXOUT 、MUXOUT（ピン3、ピン6） ：MUXのアナログ出力 ピン。 + – – ADCIN+、 ADCIN（ピン4、 ピン5） ：ADCコアのアナログ入力ピン。 GND（ピン11、14、15、17、23、26、27、および露出パッド・ピ ン33）:グランド。 REFBUF（ピン12） ：リファレンス・バッファ出力。内蔵バッファ はこのピンに公称 4.096Vを出力します。このピンはGNDピン を基準にしており、47µFのセラ ミック・コンデンサを使ってこ のピンの近くでデカップリングします。このピンを駆動する内 部バッファをディスエーブルするには、REFINのバッファ入力 をグランド接続します。バッファがディスエーブルされると、外 部リファレンスは2.5V ∼ 5Vの範囲でこのピンをオーバードラ イブできます。リファレンス・バッファ出力には500kを超える抵 抗性負荷を接続できます。 REFIN（ピン13） ：リファレンス出力/リファレンス・バッファ入力。 内蔵のバンドギャップ・リファレンスはこのピンに公称 2.048V を出力します。0.1μFセラミック・コンデンサを使ってこのピン をGNDにバイパスし、リファレンス出力ノイズを制限できます。 さらに高い精度が必要な場合は、外部リファレンスによって 1.25V ∼ 2.4Vの範囲でこのピンをオーバードライブできます。 CNV（ピン16） ：変換入力。この入力の立ち上がりエッジでデ バイスが起動し、新しい変換が開始されます。ロジック・レベ ルはOVDD によって決まります。 RDL（ピン18） ：読み出し L 入力。RDL が L の場合、シリア ル・データI/Oバスがイネーブルされます。RDLが H の場合、 シリアル・データI/O バスが高インピーダンスになります。RDL は、外部シフト・クロックもゲート制御します。ロジック・レベル はOVDD によって決まります。 BUSY（ピン19） ：BUSYのインジケータ。新しい変換の開始時 に H になり、変換が終了すると L に戻ります。ロジック・レ ベルはOVDD によって決まります。 SDI （ピン20） ：シリアル・データ入力。SCKと同期してこのピン に入力されるデータを使用して、 シーケンサを通じてMUXチャ ネル構成、コンバータの入力範囲、およびデジタル利得圧縮 を設定できます。SDIの入力データは、シリアル・データI/O バ スがイネーブルされたときに、SCKの立ち上がりエッジでラッ チされます。ロジック・レベルはOVDD によって決まります。 SCK（ピン21） ：シリアル・データ・クロック入力。シリアル・デー タI/O バスがイネーブルされると、このクロックの立ち上がり エッジで、MSBを先頭にして、変換結果と、それに続いて構 成情報が SDO からシフトアウトされます。シリアル入力データ は、このクロックの立ち上がりエッジでSDIでラッチされます。 ロジック・レベルはOVDD によって決まります。 SDO（ピン22） ：シリアル・データ出力。シリアル・データI/O バ スがイネーブルされると、SCKの各立ち上がりエッジで、MSB を先頭にして、変換結果と、それに続いて構成情報がこのピン から出力されます。出力データ形式は、変換動作モードによっ て決まります。ロジック・レベルはOVDD によって決まります。 RESET（ピン24） ：リセット入力。このピンを H にすると、 LTC2373-18はリセットされます。変換中にリセットが実行され ると変換は停止し、データ・バスは高インピーダンスになりま す。ロジック・レベルはOVDD によって決まります。 OVDD（ピン25） ：入力 /出力インタフェースのデジタル電源。 OVDD の範囲は1.71V ∼ 5.25Vです。この電源は公称値が ホストのインタフェースと同じ電源電圧に設定します （1.8V、 2.5V、3.3V、または5V）。OVDD ピンは、0.1µFのコンデンサを 使ってGNDにバイパスします。 VDDLBYP（ピン28） ：2.5V 電源バイパス・ピン。このピン上の電 圧は、内蔵レギュレータを介してVDD から生成されます。この ピンは2.2μFのセラミック・コンデンサを使ってGNDにバイパ スする必要があります。外部電圧をこのピンに加えると、デバ イスが損傷したり、不正な動作を引き起こす恐れがあります。 VDD（ピン29） ：5V 電源。VDD の範囲は4.75V ∼ 5.25Vです。 VDD ピンは10µFのセラミック・コンデンサを使ってGNDにバ イパスします。 COM（ピン30） ：共通の入力。このピンは、全てのシングルエン ド入力の基準点です。このピンは、ノイズを避けて、単極性変 換の場合はGND、両極性変換の場合はREFBUF/2に接続 する必要があります。このピンを使用しない場合は、 「絶対最 大定格」 に規定されているように、 （GND – 0.3V）∼（VDD ＋ 0.3V） のアナログ入力電圧範囲内のDC 電圧に接続する必要 があります。 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 15 LTC2373-18 機能ブロック図 VDD = 5V OVDD = 1.8V TO 5V VDDLBYP = 2.5V LTC2373-18 LDO CNV BUSY RESET CONTROL LOGIC CH0 SEQUENCER 8-CHANNEL MULTIPLEXER CH1 CH2 CH3 CH4 CH5 CH6 CH7 COM SPI PORT + RDL SDO SDI SCK 18-BIT SAMPLING ADC – 15k 2x REFERENCE BUFFER MUXOUT– ADCIN– REFBUF = 2.5V MUXOUT+ ADCIN+ TO 5V 2.048V REFERENCE GND 237318 BD01 REFIN = 1.25V TO 2.4V タイミング図 標準的な変換とシリアル・インタフェースのタイミング RESET = 0 N N+1 CNV BUSY CONVERT NAP SCK RDL SDO Hi-Z D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 DATA FROM CONVERSION N SDI C7 C6 C5 C4 C3 C2 C1 D0 SOS A3 A2 A1 A0 R1 R0 SEL Hi-Z CONFIGURATION WORD FROM CONVERSION N C0 237318 TD01 CONFIGURATION WORD FOR CONVERSION N + 1 237318f 16 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 伝達関数 LTC2373-18は、柔軟に構成可能な低ノイズの高速 8チャネ ル18ビット逐 次比較レジスタ （SAR）A/Dコンバータです。 LTC2373-18は、低クロストーク8チャネル入力マルチプレクサ、 および高性能18ビット精度ADCコアを備えており、完全差動、 単極性疑似差動、および両極性疑似差動の各入力信号を 受け取るように構成できます。ADCコアの入力範囲は、MUX 入力チャネル構成とは独立して設定できます。MUXの出力と ADCコアの入力のピンが外に出ているため、MUXをADCコ アに接続する方法を柔軟に選択できます。アプリケーション に応じて、MUXをADCコアに直接配線したり、シグナル・コ ンディショニング回路をMUXとADCコアの間に挿入するこ とができます。LTC2373-18は、選択可能なデジタル利得圧縮 （DGC）機能も備えています。LTC2373-18は設定可能なシー ケンサを内蔵しており、1 から最大 16までの深さの構成ワード を使用して、このシーケンサを設定できます。 LTC2373-18は、低ドリフトのリファレンスと、シングルショッ ト動作が可能なリファレンス・バッファを内蔵しています。 LTC2373-18は、1.8V、2.5V、3.3V、および 5Vのロジックをサ ポートするSPI 互換の高速シリアル・インタフェースも内蔵して います。LTC2373-18は変換と変換の間は自動的にナップ （低 消費電力） モードになるので、サンプリング・レートに比例して 電力損失が減少します。非活動期間中にさらに消費電力を削 減するために、スリープ・モードも提供されています。 LTC2373-18は、2 REFBUFのフルスケール電圧を完全差動 モードで、 また、REFBUFのフルスケール電圧を疑似差動モー ドで、それぞれ 218 レベルまでデジタル化します。REFBUF = 4.096Vの場合、完全差動モードと疑似差動モードで得られ るLSBサイズは、それぞれ 31.25μVと15.625μVになります。 変換結果のバイナリ形式は、表 6に示されているコンバータ の入力範囲によって変わります。理想的な2の補数の伝達関 数を図 2に、理想的なストレート・バイナリ伝達関数を図 3に 示します。理想的なストレート・バイナリの伝達関数は、各出 力コードの最上位ビット （MSB） を反転することにより、2の補 数の伝達関数から求めることができます。 OUTPUT CODE (TWO’S COMPLEMENT) 概要 011...111 BIPOLAR ZERO 011...110 000...001 000...000 111...111 111...110 100...001 FSR = +FS – –FS 1LSB = FSR/262144 100...000 –FSR/2 –1 0V 1 FSR/2 – 1LSB LSB LSB INPUT VOLTAGE (V) 237318 F02 LTC2373-18は2 段階で動作します。MUXOUT+/– をADCIN+/– に接続した場合、収集フェーズでは、電荷再配分コンデンサ D/Aコンバータ （CDAC） が、MUXを介して、選択されたMUX のアナログ入力ピンに接続されます。CNVピンの立ち上がり エッジにより変換が開始されます。変換フェーズでは、18ビッ トのCDAC が逐次比較アルゴリズムを通じて逐次制御され、 差動コンパレータを使用してサンプリング入力とリファレンス 電圧のバイナリ加重した分数（例：VREFBUF/2, VREFBUF/4 … VREFBUF/262144）を効率的に比較します。変換の最後に、 CDACの出力はサンプリングされたアナログ入力に近似しま す。次に、A/Dコンバータの制御ロジックが、シリアル転送用 の18ビット・デジタル出力コードを準備します。 図 2．LTC2373-18 の 2 の補数の伝達関数。 ストレート・バイナリ伝達関数は、各出力コードの 最上位ビット （MSB） を反転することによって得られる OUTPUT CODE (STRAIGHT BINARY) コンバータの動作 111...111 111...110 100...001 100...000 011...111 UNIPOLAR ZERO 011...110 000...001 FSR = +FS 1LSB = FSR/262144 000...000 0V FSR – 1LSB INPUT VOLTAGE (V) 237318 F03 図 3．LTC2373-18 のストレート・バイナリ伝達関数 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 17 LTC2373-18 アプリケーション情報 アナログ入力 LTC2373-18の 電 圧 範 囲 は 設 定 が 可 能 で、完 全 差 動 （ 4.096V）、単極性疑似差動（0V ∼ 4.096V）、両極性疑似 差動（ 2.048V）の3つのうち1つを選ぶことができます。3つ の範囲の全てで、A/Dコンバータは2つのADCコアのアナロ グ入力ピン間の電圧差（ADCIN+ ADCIN ） をサンプリング してデジタル化します。また、A/Dコンバータの同相信号除去 比 （CMRR）特性により、両方の入力に共通である不要な信 号が減少します。MUXは、MUXの構成に従って、選択され たMUXのアナログ入力チャネルの電圧をMUXOUT+/– に出 力します。MUXOUT+/– は、直接配線するか、バッファを介し て、ADCIN+/– に接続することができます。アナログ入力範囲と MUXチャネルの構成の選択方法については、 「LTC2373-18 の構成」 のセクションを参照してください。 MUXのアナログ入力は、選択された範囲やチャネルの構成 に関係なく、図 4に示す等価回路によってモデル化できます。 CHxとCHyは、MUXの構成に応じてMUXのCH0 ∼ CH7の 各アナログ入力から選択された、異なる入力ピンです。各ピン は、ESD 保護ダイオードを備えています。ADCコアのアナログ 入力 （ADCIN+/–） には、それぞれサンプリング・ネットワークが あり、それらは、サンプリング CDACの約 50pF（CIN） とサンプ リング・スイッチのオン抵抗の40Ω（RON） を直列に接続して構 成されています。MUXは、MUXのスイッチのオン抵抗（RSW） を表す40Ωの抵抗と、MUXの出力加算ノードでグランドに接 VDD MUXOUT+/– を直接 ADCIN+/– に配線した場合、収集時に、 MUXのアクティブな各アナログ入力には、RSW、CPAR、およ び ADCサンプリング・ネットワークによって、2つの1 次ロー パス・フィルタのカスケード接続が形成されます。バッファを MUXOUT+/–とADCIN+/– の間に挿入した場合は、MUXのア クティブな各アナログ入力には、バッファの入力インピーダン スが付加されたRSWとCPAR によって、1つの1次ローパス・フィ ルタのみが形成されます。 CINとCPAR の両方には、収集時に充電される間、電流スパ イクが流れます。MUXOUT+/– をADCIN+/– に直 接 配 線した 場合、両方のコンデンサの充電から生じる電流スパイクは、 MUXのアクティブなアナログ入力から流れます。MUXOUT+/– とADCIN+/– の間に挿入されたバッファは、CIN からの電流ス パイクを吸収し、CPAR からの電流スパイクは、MUXのアクティ ブなアナログ入力からそのまま流れます。変換時およびスリー プ時に、MUXのアナログ入力とADCコアのアナログ入力に は、わずかな漏れ電流しか流れません。 VDD VDD RSW 40Ω CHX によってモデル化されています。CPARは、 続される容量（CPAR） ピンの寄生容量とダイオード接合によって主に形成される、 20pFの一括された容量です。PCBの寄生容量も、CPAR に寄 与します。 この容量は、 チャネル間の電荷共有によるクロストー クを最小限に抑えるために、変換サイクルごとに、または新し い最初の構成を設定したときに、スイッチを通ってグランドに 放電されます。 RON 40Ω OR MUXOUT+ ADCIN+ CIN 50pF CPAR 20pF VDD CHY, COM RSW 40Ω BIAS VOLTAGE VDD VDD OR MUXOUT– ADCIN– RON 40Ω CIN 50pF CPAR 20pF ADC CORE MUX 237318 F04 図 4．LTC2373-18 の差動アナログ入力の等価回路 237318f 18 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 完全差動入力電圧範囲 入力駆動回路 完全差動入力電圧範囲は、最も広い信号振幅を提供しま す。A/Dコンバータは、選択されたMUXのアナログ入力を通 じて VREFBUF の範囲で入力された差動アナログ入力電圧 を、ADCコアの （ADCIN+ ADCIN ） にデジタル化するよう に構成されます。この範囲では、 （VREFBUF/2 0.1V） に制限 + される同相電圧（ADCIN ＋ADCIN ）/2 付近を中心として、 ADCIN+ ピンとADCIN ピンを互いに180 Cの位相差で駆動 する必要があります。ADCIN+ ピンとADCIN ピンの振幅可 能範囲は、いずれも （GND – 0.1V） から （VREFBUF ＋0.1V） ま でです。両方の入力に共通な不要信号は、ADCのCMRRに よって減少します。出力データ形式は、ストレート・バイナリま たは2の補数として選択できます。 MUXOUT+/ をADCIN+/ に直接配線するのか、それとも高入 力インピーダンスを持つバッファを介して配線するのかにかか わらず、LTC2373-18のMUXのアナログ入力は高インピーダ ンスになります。いずれの場合も、低インピーダンスのソース によって、利得誤差を生じずにMUXのアナログ入力を直接 駆動できます。どちらも、高インピーダンスのソースは、収集時 のセトリング時間を最小限に抑えるためと、ADCの直線性を 最適化するために、バッファリングする必要があります。 単極性の疑似差動入力電圧範囲 単極性の疑似差動入力電圧範囲では、A/Dコンバータは、 選 択されたMUXのアナログ入力を通じて0V ∼ VREFBUF の範囲で入力された差動アナログ入力電圧を、ADCコアの （ADCIN+ ADCIN ）にデジタル化します。この範囲では、 ADCIN+ ピンで駆動されるシングルエンドの単極性入力信号 は、ADCIN ピンで駆動される信号グランドのリファレンス・ レベルを基準にして測定されます。ADCIN+ ピンの振幅可能 範 囲は （GND – 0.1V）から （VREFBUF ＋0.1V）までですが、 ADCIN ピンの範囲は （GND 0.1V） に制限されます。両方 の入力に共通な不要信号は、ADCのCMRRによって減少し ます。出力データの形式はストレート・バイナリです。 両極性の疑似差動入力電圧範囲 両極性の疑似差動入力電圧範囲では、A/Dコンバータは、選 択されたMUXのアナログ入力を通じて VREFBUF/2の範囲 で入力された差動アナログ入力電圧を、ADCコアの （ADCIN+ ADCIN ） にデジタル化します。この範囲では、ADCIN+ ピン で駆動されるシングルエンドの両極性入力信号は、ADCIN ピンで駆動される信号のミッドスケール・リファレンス・レベル を基準にして測定されます。ADCIN+ ピンの振幅可能範囲は （GND – 0.1V）から （VREFBUF ＋0.1V） までですが、ADCIN ピンの範囲は （VREFBUF/2 0.1V） に制限されます。両方の入 力に共通な不要信号は、ADCのCMRRによって減少します。 出力データの形式は、2の補数です。 最高の性能を得るには、MUXOUT+/ をADCIN+/ に直接配 線し、バッファ・アンプを使用してLTC2373-18のMUXのアナ ログ入力を駆動します。このアンプの出力インピーダンスは低 いので、収集フェーズでアナログ信号の高速セトリングを実現 できます。また、バッファ・アンプは、収集開始時にMUXのア ナログ入力に流れる電流スパイクから信号源を切り離します。 ノイズと歪み バッファ・アンプと信号源のノイズと歪みはADCのノイズと歪 みに加わるので、これらについても考慮しなければなりませ ん。入力信号にノイズが多い場合は、MUXのアナログ入力を 駆動するバッファの入力の前に適切なフィルタを使用して、ノ イズを最小限に抑えます。多くのアプリケーションでは、図 5 に示す簡単な1ポールのRCローパス・フィルタ （LPF1） で十分 です。 ノイズ密度の低いバッファ・アンプを選択して、SNRの低下を 最小限に抑える必要があります。結合フィルタ回路網（LPF2） をバッファの出力とMUXのアナログ入力の間に配置して、 バッ ファに対するノイズの影響を最小限に抑えると同時に、MUX のアナログ入力のサンプリング時のトランジェント電圧によっ てバッファに反射される妨害電圧を減らします。バッファ・アン プをMUXOUT+/ とADCIN+/ の間で使用する場合は、結合 フィルタ回路網（LPF3） をバッファの出力とADCコアのアナロ グ入力の間に配置して、バッファに対するノイズの影響を最小 限に抑えると同時に、ADCコアのアナログ入力のサンプリング 時のトランジェント電圧によってバッファに反射される妨害電 圧を減らします。MUXまたはADCコアのアナログ入力のRC 時定数が大きいと、これらの入力のセトリング時間が長くなり ます。そのため、LPF2とLPF3は、通常、LPF1よりも広い帯域 幅を必要とします。表 1に、前述の各 LPFのRとCの標準的な 推奨値を示します。 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 19 LTC2373-18 アプリケーション情報 表 1. 各ローパス・フィルタの RとC の推奨値 Rx（Ω） Cx（pF） 帯域幅 LPF1 50 100000 31.8kHz LPF2 10 1200 13MHz LPF3 25 2700 2.4MHz RCフィルタのコンデンサと抵抗は歪みを大きくする可能性が あるので、これらの部品は高品質のものを使用します。NPOタ イプやシルバーマイカ・タイプの誘電体のコンデンサは優れた 直線性を示します。表面実装型カーボン抵抗は、半田付け工 程で生じる損傷および自己発熱により歪みが生じることがあり ます。表面実装型金属皮膜抵抗は、この2つの問題に対して はるかに耐性があります。 MUXおよびADCコアのアナログ入力は、駆動回路のスイッ チト・キャパシタ負荷としてモデル化できます。駆動回路は、A/ Dコンバータの入力に直接取り付けた小容量のフィルタ・コン デンサ （CFILT） によってスイッチト・キャパシタの電流スパイク を減衰させることに依存している部分と、外乱の残りから回復 するのに十分な帯域幅を持つドライバ・アンプに依存している 部分があります。DC 性能に対して最適化されたアンプには、 ADCの最大変換レートで十分に回復するだけの帯域幅がな い場合があるので、非直線性などの誤差を生じる可能性があ ります。結合フィルタ回路は3つの大きなカテゴリーに分類で きます。 完全なセトリング：このケースは、フィルタの時定数と、サンプ ル期間より大幅に短い全セトリング時間によって特徴付けら れます。収集が開始されると、結合フィルタが外乱を受けます。 入力電流 標準的な1 次 RCフィルタでは、外乱は指数関数的に減衰す る初期ステップのように見えます。 アンプは外乱に対して独自 LTC2373-18にアンプを結合する上で最大の課題の1つは、 に応答するため、 リンギングを生じる可能性があります。 入力が 各収集フェーズの開始時にMUXおよび ADCコアのアナログ （LTC2373-18の精度の範囲内に） 完全に落ち着く と、 外乱は 入力に流れる電流スパイクへの対処です。LPF2とLPF3は、ノ 誤差に影響しなくなります。 イズのフィルタリングと、電流スパイクに起因するサンプリング 時のトランジェント電圧の低減の両方に使用される結合フィ ルタの例です。 LTC2373-18 CH0 LPF2 CH1 CH2 LPF1 SIGNAL SOURCES LPF2 CH3 CH4 LPF1 LPF2 CH5 CH6 LPF1 LPF2 1/2 LPF1 1/2 LPF2 BANDLIMITING SIGNAL SOURCE NOISE BANDLIMITING BUFFER NOISE AND REDUCING SAMPLING TRANSIENTS 8-CHANNEL MULTIPLEXER LPF1 + 18-BIT ADC CORE – CH7 COM RX CX LPFx RX CX MUXOUT+/– ADCIN+/– LPF3 BANDLIMITING BUFFER NOISE AND REDUCING SAMPLING TRANSIENTS 図 5．入力信号チェーン 20 237318 F05 詳細：www.linear-tech.co.jp/LTC2373-18 237318f LTC2373-18 アプリケーション情報 部分的なセトリング：この場合には、収集開始によって結合 フィルタに乱れが生じますが、その後、公称の入力電圧の方 向に落ち着き始めます。ただし、入力が最終値にセトリングす る前に収集が終了し、変換が開始されます。通常、これにより 利得誤差が生じますが、セトリングがリニアな限り、歪みは生 成されません。結合フィルタの応答は、アンプの出力インピー ダンスやその他のパラメータの影響を受けます。高速なスイッ チト・キャパシタの電流スパイクに対するリニアなセトリング応 答は、必ずしも高精度狭帯域アンプを想定したものではあり ません。結合フィルタは、電流スパイクの高周波エネルギーが アンプに達する前に、そのエネルギーを減衰させるのに役立 ちます。 完全な平均化：MUXOUT+/– をADCIN+/– に直接配線する場 合を考慮します。MUXのアナログ入力での結合フィルタの コンデンサ （CFILT）が、A/Dコンバータのサンプル・コンデン サ （50pF） とMUXの出力加算ノードの容量（20pF）の合計よ りもはるかに大きいと、サンプリング・グリッチが大幅に減衰 します。駆動アンプには実質的に非常に少ない平均サンプリ ング電流しか流れません。1Mspsでの等価入力抵抗は約 14k （図 6 参照） で、ほとんどの高精度アンプにとって安全な抵抗 負荷です。ただし、結合フィルタのDC 抵抗とMUXの等価（ス イッチト・キャパシタ）入力抵抗の間に抵抗性の分圧が生じる ことにより、利得誤差が生成される可能性があります。 CHX REQ CFILT >> CTOT CHY, COM REQ LTC2373-18 BIAS VOLTAGE CFILT >> CTOT 237318 F06 1 REQ = fSMPL • CTOT クロストークの1つの種類は、多くの場合、静的クロストーク と呼ばれます。静的クロストークでは、オフ・チャネルに加え られる信号（VINTERFERER）が、入力信号経路に容量的に 結合するため、オン・チャネルの入力信号（VSIGNAL） を破損 します。図 7に、MUXの2つの入力チャネルと、それに関連 する寄生容量のRCモデルを示します。オフ・チャネルから入 力信号経路への容量結合は、オフ・スイッチのCSW を介して MUXOUT+/– 出力ピンに発生するか、CPIN を介して隣接する 入力ピンまたはMUXOUT+/– 出力ピンに発生する可能性があ ります。CPIN を介したMUXOUT+/– ピンへの結合は、100kHz の入力信号をオフ・チャネルCH3またはCH4に加える場合、 クロストークを–107dBに制限する主要な結合メカニズムにな ります。これらのピンは、MUXOUT+ ピンとMUXOUT– ピンに それぞれ隣接して配置されています。 2 番目のクロストークの種類は、隣接チャネル・クロストークと 呼ばれます。このクロストークでは、あるチャネルの入力が別 のチャネルのサンプリング値に影響を与える、メモリ効果に 対処する必要があります。その場合、MUXの出力加算ノード （MUXOUT+/–）でのCPAR は、適切に対処しなかった場合、 記憶素子として機能します。ここで発生する可能性のあるクロ ストークのメカニズムは、電荷共有に基づいています。CPAR は、概ね、サンプリングされる各チャネルの電圧に充電され ます。あるチャネルから次のチャネルに切り替わるときに、こ の電荷が除去されないと、 あるチャネルのフィルタ・コンデンサ （CFILT） の電荷と、CPAR に蓄積された別のチャネルの電荷と の間で、電荷共有が発生します。CPAR の不要な電荷によって、 入力フィルタの帯域幅に応じて、セトリング時間が長くなる可 能性があります。この影響を緩和するために、CPAR は、変換サ イクルごとに、または新しい最初の構成を設定したときに、低 インピーダンスのスイッチを通じてグランドに放電されます。 CTOT = CIN + CPAR = 70pF MUXOUT+/– CPAR 図 6．1Mspsでの LTC2373-18 の MUXアナログ入力の等価回路 CPIN VINTERFERER クロストーク RSW CH3/CH4 CSW CFILT マルチプレクサを使用しているシステムでは、一般的に、クロス トークが問題になります。LTC2373-18は、低クロストークの8 チャネルMUXを備えています。LTC2373-18には、サンプリン グ中にあるチャネルの信号が別のチャネルの信号を破損する 可能性がある、2 種類のクロストークが存在します。 OFF CHANNEL CPIN VSIGNAL CH2/CH5 CFILT RSW CSW ON CHANNEL 237318 F07 図 7．2つの MUXアナログ入力チャネルの RC 等価回路 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 21 LTC2373-18 アプリケーション情報 MUX のアナログ入力の駆動 LTC2373-18は、完全差動入力信号または疑似差動入力信 号を受け取るように設定できます。ほとんどのアプリケーショ ンでは、入力範囲にかかわらず、図 8aに示すように、ユニティ ゲイン・バッファとして構成したLT6237 ADCドライバを2 個使 用して、LTC2373-18を駆動することを推奨します。LT6237は、 高速セトリング特性と優れたDC 直線性を兼ね備えた上に、 1.1nV/ Hzの入力換算ノイズ密度を実現しており、図 8b、8c、 4.096V および 8dのFFTのグラフで示すように、全ての入力範囲で、 A/Dコンバータのデータシートに示すSNRとTHDの規格値 を全て満たすことができます。RCフィルタの時定数は、収集 時にLTC2373-18のMUXアナログ入力のトランジェントのセ トリング時間が十分な時間になるように選択します。LT6237 は、7.8mAの最大電源電流で、低消費電力のLTC2373-18を 完全に補完します。 V+ 8 MUX CHANNELS CH0 AND CH1 SELECTED 0V – 2 1 4.096V 10Ω + 3 0V CH1 1200pF CH2 LT6237 4.096V + 5 0V 7 10Ω CH3 1200pF CH4 – 6 LTC2373-18 CH0 8-CHANNEL MULTIPLEXER 0V CH5 4.096V CH6 4 0V 18-BIT ADC CORE – CH7 COM V– 2.048V + 237318 F08a MUXOUT+/– SHORTED TO ADCIN+/– 図 8a. 完全差動信号源または疑似差動信号源をバッファリングするLT6237 –20 –60 –80 –100 –120 0 SNR = 94.8dB THD = –106.1dB SINAD = 94.6dB SFDR = 107.1dB –20 –40 AMPLITUDE (dBFS) –40 AMPLITUDE (dBFS) 0 SNR = 100dB THD = –113dB SINAD = 99.7dB SFDR = 113.8dB –60 –80 –100 –120 –40 –60 –80 –100 –120 –140 –140 –140 –160 –160 –160 –180 100 0 200 300 FREQUENCY (kHz) 400 500 237318 F08b 図 8b. 図 8a に示す回路の 32k ポイント の FFT（fSMPL = 1Msps、fIN = 1kHz）、 完全差動入力で駆動 –180 0 100 200 300 FREQUENCY (kHz) 400 500 237318 F08c 図 8c．図 8a に示す回路の 32k ポイント の FFT（fSMPL = 1Msps、fIN = 1kHz）、 単極性入力で駆動 SNR = 94.8dB THD = –105.5dB SINAD = 94.6dB SFDR = 107.1dB –20 AMPLITUDE (dBFS) 0 –180 0 100 200 300 FREQUENCY (kHz) 400 500 237318 F08d 図 8d．図 8a に示す回路の 32k ポイント の FFT（fSMPL = 1Msps、fIN = 1kHz）、 両極性入力で駆動 237318f 22 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 シングルエンドから差動に変換することによるSNRの最大化 SNR = 100dB THD = –106.2dB SINAD = 99.4dB SFDR = 108.1dB –40 AMPLITUDE (dBFS) LTC2373-18のMUXのアナログ入力を駆動する前に、シング ルエンド入力信号を、完全差動信号に変換することができま す。これによって、完全差動入力電圧範囲で、LTC2373-18の 高いSNR 性能を活用することができます。図 9aに示すA/Dコ ンバータ・ドライバ LT6350を使用して、0V ∼ 4.096Vの入力 信号を完全差動の 4.096V出力信号に変換することができ ます。この場合のRC 時定数は、LT6350の高周波ノイズの影 響を制限するために大きくなっています。このトポロジーは、シ ングルエンド動作を5dB 上回るSNRの増加をもたらし、図 9b のFFTのグラフに示すように、完全差動入力電圧範囲での、 100dBという、このデータシートのSNRの最大性能を実現し ます。10.4mAの最大電源電流を持つLT6350は、低消費電 力のLTC2373-18と組み合わせて使用するのに適しています。 0 –20 –60 –80 –100 –120 –140 –160 –180 0 100 200 300 FREQUENCY (kHz) 400 500 237318 F09b 図 9b. 図 9a に示す回路の 32k ポイントの FFT （fSMPL = 1Msps、fIN = 1kHz） MUXOUT+/– および ADCIN+/– 間で共有されたアンプを 使用した8つのシングルエンド入力の SNR の最大化 シングルエンド信号を完全差動信号に変換すると、SNR が 増大する効果がありますが、1つのシングルエンド入力につ き、2つの入力チャネルが必要になるため、LTC2373-18とイ ンタフェースを取ることができるシングルエンド入力信号の数 が減ります。図 10aに示すように、MUXOUT+/–とADCIN+/– の 間でLT6237を使用してシングルエンドを差動に変換するこ 4.096V V+ OUT1 0V 3 MUX CHANNELS CH0 AND CH1 SELECTED LT6350 10Ω 8 + 1 – 0V 3300pF RINT RINT 10Ω 5 2 CH1 CH2 3300pF – 3300pF + CH3 CH4 CH5 CH6 6 V– VCM = 2.048V + – LTC2373-18 CH0 4.096V OUT2 0V 8-CHANNEL MULTIPLEXER 4 4.096V + 18-BIT ADC CORE – CH7 COM 237318 F09a MUXOUT+/– SHORTED TO ADCIN+/– 図 9a.0V ∼ 4.096V のシングルエンド信号を 4.096V の完全差動信号に変換するLT6350 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 23 LTC2373-18 アプリケーション情報 とによって、他のMUX 入力を犠牲にすることなく、完全差動 範囲でのSNRを改善する効果が得られます。CH0 ∼ CH7を MUXOUT+ に出力し、COMをMUXOUT– に出力するMUX 構成を使用して、8つのシングルエンド入力を完全差動入力 電圧範囲で変換することができます。MUXのCOM 入力チャ ネルを、フォロワ構成で接続されたバッファ・アンプの帰還接 続で使用すると、回路の歪み性能が向上します。これを行わ ない場合、バッファの入力電流からのMUXスイッチの両端 の非線形電圧降下、およびMUXスイッチの非線形オン抵抗 によって、THD が劣化します。COMとMUXOUT– の間の1k の抵抗によって、MUX がオフになったときにバッファの負帰 還が維持されるため、バッファ出力は振幅しません。この回路 では、8つのシングルエンド入力によって、図 10bに示すように 99dBのSNRを実現しており、シングルエンド動作よりもSNR が 4dB 改善されています。 0 SNR = 99dB THD = –108dB SINAD = 98.4dB SFDR = 107.7dB SUPPLY CURRENT (mA) –20 –40 –60 –80 –100 –120 –140 –160 –180 100 0 300 200 FREQUENCY (kHz) 400 500 237318 F10b 図 10b．図 10a に示す回路の 32k ポイントの FFT（fSMPL = 1Msps、fIN = 1kHz） V+ MUX CHANNELS CH0 AND COM SELECTED 6 3 + 1 LT6236 0V 4 – 10Ω 1200pF 2 LTC2373-18 CH0 CH1 5 CH2 CH3 V– CH4 CH5 CH6 8-CHANNEL MULTIPLEXER 4.096V + 18-BIT ADC CORE – CH7 COM MUXOUT– 1k V+ 8 MUXOUT+ 7 6 5 – + ADCIN+ ADCIN– 237318 F10a 24.9Ω 100pF 100pF 499Ω 499Ω 2 – LT6237 3 4 V– VCM = 2.048V 2700pF + 2700pF 1 24.9Ω + – 図 10a.0V ∼ 4.096V のシングルエンド入力信号をバッファリングするLT6236と、シングルエンドから 4.096V の 完全差動入力電圧範囲の差動への変換を実行するように構成されたLT6237 24 詳細：www.linear-tech.co.jp/LTC2373-18 237318f LTC2373-18 アプリケーション情報 単一電源動作でのデジタル利得圧縮の使用 LTC2373-18はデジタル利得圧縮（DGC）機能を備えており、 フルスケールの入力振幅を VREFBUF アナログ入力範囲の 10% ∼ 90%に定めます。この機能により、各入力振幅は図 11a に示すようにVREFBUF = 4.096Vで0.41V∼3.69Vとなるので、 ADCドライバを単一の正電源で動作させることができます。 A/ Dコンバータに給電するために必要なのが正電源とグランド だけであるため、ADCドライバ用の負電源が存在する従来の システムと比べて、システム全体の消費電力を削減できます。 VREFBUF = 4.096V 3.69V 0.41V 0V DGC 機能をイネーブルすると、5V 単電源で動作する低消 費 電 力のLTC6362 差 動ドライバでLTC2373-18を駆 動 で きます。デジタル利得圧縮機能がイネーブルされていると き、LTC6362 が 3.28Vの真のバイポーラ・シングルエンド 入力信号を受け付け、その信号をLTC2373-18の狭められ た入力範囲にレベルシフトするよう構成する方法を図 11b に示します。LT6236を使用して、VCM を生成する抵抗分割 器をバッファリングすると、信号チェーン・ソリューション全 体が 5V 単電源から給電可能となり、消費電力が最小限に 抑えられて複雑さが緩和されます。この5V 単電源ソリュー ションでは、入力信号振幅が減少するため、図 11cのFFT に示すように、達 成 可 能なSNR が 98dBに制 限されます。 DGC 機能をイネーブルするには、構成ワードでSELを1に設 定します。 237318 F11a 図 11a.デジタル利得圧縮をイネーブルした VREFBUF = 4.096Vでの LTC2373-18 の入力振幅 5V 6 0.1µF 4.096V + 3 – 4 LT6236 1 5 47µF 2 0.1µF 10µF 1k VCM 2 V+ 3 5 850Ω 150Ω 3.28V 0V –3.28V 0.22µF 100Ω 0.22µF 850Ω 8 0.41V 1500pF – 4 V– 1k 6 1500pF 35.7Ω REFBUF CH1 CH2 LTC6362 1 VDD CH0 + RSOURCE = 50Ω VSOURCE 35.7Ω 10µF MUX CHANNELS CH0 AND CH1 SELECTED 3.69V 1k CH3 CH4 3.69V CH5 0.41V CH6 LTC2373-18 8-CHANNEL MULTIPLEXER 1k + 18-BIT ADC CORE – CH7 DIGITAL GAIN COMPRESSION ENABLED BY SETTING SEL = 1 IN THE CONFIGURATION WORD COM 237318 F11b MUXOUT+/– SHORTED TO ADCIN+/– 図 11b.LTC2373-18でデジタル利得圧縮機能がイネーブルされているときに、5V 単電源で 動作しながら 3.28V の入力信号を受け付けるように構成されたLTC6362 詳細：www.linear-tech.co.jp/LTC2373-18 237318f 25 LTC2373-18 アプリケーション情報 0 –40 AMPLITUDE (dBFS) 内部リファレンスと内部バッファ SNR = 98dB THD = –106.1dB SINAD = 97.5dB SFDR = 110dB –20 LTC2373-18は、工場出荷時に2.048Vに調整された、低ノイ ズ、低ドリフト （20ppm/ C）、温度補償バンドギャップ・リファレ ンスを内蔵しています。図 12aに示すように、このリファレンス はリファレンス・バッファに内部で接続され、REFIN（ピン13） で利用できます。ノイズを最小限に抑えるために、REFINは 0.1μFのセラミック・コンデンサを使用してGNDにバイパスし ます。リファレンス・バッファは、REFBUF（ピン12） でREFIN 電圧の2 倍の4.096Vを発生します。リファレンス・バッファの 補償とノイズの抑制のために、47μF 以上のセラミック・コンデ ンサ （X7R、10V、1210サイズ） を使ってREFBUFをGNDにバ イパスします。 –60 –80 –100 –120 –140 –160 –180 0 100 200 300 FREQUENCY (kHz) 400 500 237318 F11c 図 11c. 図 11b に示す回路の 32k ポイントの FFT （fSMPL = 1Msps、fIN = 1kHz） LTC2373-18 A/Dコンバータのリファレンス A/Dコンバータのリファレンス供給には3つの方法があり ます。最初の方法では、内部リファレンスとリファレンス・ バッファの両 方を使 用します。2つ目の方 法では、内部リ ファレンスを外部でオーバードライブし、内部リファレンス・ バッファを使用します。3つ目の方法では、内部リファレン ス・バッファをディスエーブルし、外部ソースからREFBUFピ ンをオーバードライブします。以下の表に、これらの使用例 と、得られる完全差動、単極性、および両極性の入力電圧 範囲を示します。 表 2. 内部リファレンスと内部バッファ REFIN 完全差動入力 REFBUF 電圧範囲 単極性入力 電圧範囲 2.048V 4.096V 0V to 4.096V ±4.096V 両極性入力 電圧範囲 ±2.048V 表 3. 外部リファレンスと内部バッファ REFIN （オーバー ドライブ） REFBUF 1.25（Min） 2.5V 2.048V 4.096V 2.4V（Max） 4.8V 完全差動入力 電圧範囲 ±2.5V ±4.096V ±4.8V 15k REFIN 単極性入力 電圧範囲 0V to 2.5V 0V to 4.096V 0V to 4.8V 両極性入力 電圧範囲 ±1.25V 0.1µF REFBUF BANDGAP REFERENCE REFERENCE BUFFER 6.5k 47µF 6.5k GND 237318 F12a 図 12a.LTC2373-18 の内部リファレンス回路 外部リファレンスと内部バッファ さらに高い精度や低ドリフトが必要な場合は、15k 抵抗がリ ファレンスに直列に接続されているので、図 12bに示すように 外部リファレンスによってREFINを簡単にオーバードライブで きます。REFINは1.25V ∼ 2.4Vの範囲でオーバードライブで きます。これによってREFBUFに発生する電圧は、2 REFIN になります。リニアテクノロジーでは、様々なアプリケーション の要求を満たすように設計された高性能リファレンスを取り 揃えております。LTC6655-2.048は小型、低消費電力、高精度 ±2.048V LTC2373-18 ±2.4V 15k REFIN 2.7µF 表 4. 外部リファレンス、バッファなし REFIN 0V 0V 完全差動入力 REFBUF 電圧範囲 2.5V （Min） 5V（Max） ±2.5V ±5V REFBUF 単極性入力 電圧範囲 両極性入力 電圧範囲 0V to 2.5V ±1.25V 0V to 5V LTC6655-2.048 47µF BANDGAP REFERENCE REFERENCE BUFFER 6.5k 6.5k GND ±2.5V 237318 F12b 図 12b．LTC6655-2.048を外部リファレンスとして使用 237318f 26 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 なので、LTC2373-18と組み合わせて内部リファレンスのオー バードライブに使用するのに最適です。LTC6655-2.048の初 期精度は0.025%（最大）、温度係数は2ppm/ C（最大） で、高 精度アプリケーションに適しています。LTC6655-2.048はHグ レードの温度範囲で完全に規定されており、LTC2373-18の 最大 125 Cの拡張温度範囲での動作を補完します。2.7μF ∼ 100μFのセラミック・コンデンサをREFINピンの近くに配置し て、LTC6655-2.048をバイパスすることを推奨します。 外部リファレンス、バッファなし 図 12cに示すように、内部リファレンス・バッファは、REFBUF に外部リファレンスを使用して2.5V ∼ 5Vの範囲でオーバー ドライブできます。この構成では、REFINをグランド接続して リファレンス・バッファをディスエーブルする必要があります。 リファレンス・バッファがディスエーブルされると、13k 抵抗が REFBUFピンに負荷を加えます。入力信号振幅と対応する SNRをできるだけ大きくするため、REFBUFをオーバードラ イブする場合はLTC6655-5の使用を推奨します。LTC6655-5 は、LTC6655-2.048と同様に小 型、高 精 度、低ドリフトで、 拡張温度範囲に対応します。5Vリファレンスを使用すること で、102dBのSNRを実現できます。47μFのセラミック・コンデ ンサ （X5R、0805サイズ）をREFBUFピンの近くに配置して、 LTC6655-5をバイパスすることを推奨します。 LTC2373-18 15k REFIN REFBUF LTC6655-5 BANDGAP REFERENCE REFERENCE BUFFER 6.5k 47µF ファレンスが IREFBUF = QCONV/tCYC に等しいDC 電流でこの 全電荷を供給する必要があります。したがって、REFBUFに流 れるDC 電流は、サンプリング・レートと出力コードによって異 なります。図 13に示すように、長時間のアイドル状態の後、集 中的にサンプリングされるアプリケーションでは、IREFBUF は 短時間で約 380μA から最大 1.5mA（REFBUF = 5V、1Msps） になります。このDC 電流のステップにより、外部リファレンス のトランジェント応答がトリガされます。REFBUFの電圧が正 常値から逸脱すると、出力コードの精度に影響を与えるので、 このトランジェント応答には注意が必要です。外部リファレン スを使用してREFBUFをオーバードライブする場合は、高速 でセトリングするLTC6655-5リファレンスの使用を推奨します。 内部リファレンス・バッファのトランジェント応答 最適なトランジェント性能を得るには、内部リファレンス・ バッファを使用します。内部リファレンス・バッファは独自の 設計を採用しており、大量の変換が急に発生した場合で も、REFBUFの出力電圧の変化を1LSB 以下に抑えます。こ れにより、アイドル状態の後に最初に収集されたサンプルで も、内部リファレンス・バッファのトランジェント応答のセトリ ング後に収集されたサンプルでも同じ結果が得られるため、 LTC2373-18の内部リファレンス・バッファは真のシングル ショット動作が可能になります。内部リファレンス・バッファを 使用した場合と、内部リファレンス・バッファをLTC6655-5に よってオーバードライブした場合について、どちらも47μFのバ イパス・コンデンサを使用した完全差動、単極性疑似差動、お よび両極性疑似差動の各入力電圧範囲のLTC2373-18のト ランジェント応答を、図 14a、14b、および 14cにそれぞれ示し ます。 ダイナミック性能 6.5k GND 237318 F12c 図 12c.LTC6655-5を使用したREFBUF のオーバードライブ 各変換サイクル中に、LTC2373-18のREFBUFピンには外部 バイパス・コンデンサから電荷（QCONV）が流れます。内部リ ファレンス・バッファをオーバードライブする場合は、外部リ A/Dコンバータの周波数応答、歪み、およびノイズを定格のス ループットでテストするには、高速フーリエ変換（FFT） の手法 を使用します。低歪みの正弦波を入力し、そのデジタル出力を FFTアルゴリズムを使って解析することにより、基本波の外側 の周波数に関してADCのスペクトラム成分を調べることがで きます。LTC2373-18のAC 歪みの測定値とノイズの測定値は、 保証されたテスト済みの限界値です。 CNV IDLE PERIOD IDLE PERIOD 237318 F13 図 13．集中的なサンプリングを示すCNV の波形 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 27 LTC2373-18 アプリケーション情報 DEVIATION FROM FINAL VALUE (LSBs) 8 信号対ノイズ＋歪み比（SINAD） INTERNAL REFERENCE BUFFER EXTERNAL SOURCE ON REFBUF 信号対ノイズ＋歪み比 （SINAD） は、基本入力周波数のRMS 振幅とA/Dコンバータ出力での他の全ての周波数成分の RMS 振幅の比です。出力の帯域は、DCより高くサンプリン グ周波数の半分より低い周波数に制限されます。図 15は、 LTC2373-18 が 1kHzの入力、1MHzのサンプリング・レートで 100dB（完全差動） の標準 SINADを達成していることを示して います。 6 4 2 0 –2 0 100 200 300 400 500 600 700 800 900 1000 TIME (µs) 0 図 14a. 完全差動入力電圧範囲での LTC2373-18 のトランジェント応答 –40 AMPLITUDE (dBFS) DEVIATION FROM FINAL VALUE (LSBs) 8 INTERNAL REFERENCE BUFFER EXTERNAL SOURCE ON REFBUF 6 –60 –80 –100 –120 –140 4 –160 2 –180 0 100 0 –2 400 500 図 15．32k ポイントの FFT（fSMPL = 1Msps、fIN = 1kHz） 0 100 200 300 400 500 600 700 800 900 1000 TIME (µs) 信号対ノイズ比（SNR） 図 14b. 単極性疑似差動入力電圧範囲での LTC2373-18 のトランジェント応答 2 0 信号対ノイズ比 （SNR）は、基本入力周波数のRMS 振幅と、 1 次から5 次までの高調波とDCを除く他の全ての周波数成 分のRMS 振幅の比です。図 15は、LTC2373-18 が 1kHzの入 力、1MHzのサンプリング・レートで100dB（完全差動） の標準 SNRを達成していることを示しています。 全高調波歪み （THD） –2 全高調波歪み （THD）は、入力信号の全ての高調波のRMS 値の合計と基本波のRMS 値との比です。帯域外高調波は、 DC からサンプリング周波数の半分（fSMPL/2） までの周波数帯 域で折り返し歪みを生じます。THDは次のように表されます。 –4 INTERNAL REFERENCE BUFFER EXTERNAL SOURCE ON REFBUF –6 200 300 FREQUENCY (kHz) 237318 F15 237318 F14b DEVIATION FROM FINAL VALUE (LSBs) SNR = 100.7dB THD = –114dB SINAD = 100.5dB SFDR = 115.3dB –20 237318 F11c 0 100 200 300 400 500 600 700 800 900 1000 TIME (µs) 237318 F14c 図 14c. 両極性疑似差動入力電圧範囲での LTC2373-18 のトランジェント応答 THD=20log V22 + V32 + V42 +…+ VN V1 2 ここで、V1は基本周波数のRMS 振幅で、V2 ∼ VN は2 次∼ N 次の高調波の振幅です。図 15は、LTC2373-18 が 1kHzの 入力、1MHzのサンプリング・レートで –114dB（完全差動） の 標準 THDを達成していることを示しています。 237318f 28 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 電源に関する検討事項 自動ナップ・モード LTC2373-18には、5V 電源（VDD）およびデジタル入力/出力 インタフェース電源（OVDD） という2つの電源ピンがあります。 柔軟なOVDD 電源により、LTC2373-18は、2.5Vや3.3Vのシ ステムなど、1.8V ∼ 5Vで動作する任意のデジタル・ロジック と通信することができます。 LTC2373-18は変換完了後自動的にナップ・モードに移行し、 CNVの立ち上がりエッジで新しい変換が開始されると消費 電力が上昇します。ナップ・モードの間は、ADCコアだけが消 費電力が低下し、他の全ての回路はアクティブなままになりま す。ナップ・モードの間に、最後の変換で得られたデータをク ロックアウトすることができます。自動ナップ・モード機能によ り、LTC2373-18の電力損失は、サンプリング周波数が減少す るにつれて減少します。電力が最大限消費されるのは変換中 だけなので、LTC2373-18のADCコアは、サンプリング・レー トが低いほど、変換サイクル （tCYC） 中に長い時間低消費電力 状態に留まることができ、そのため平均電力損失は図 16に示 すようにサンプリング・レートに比例して減少します。 LTC2373-18には電源シーケンシングに関する特別な要件 はありません。 「 絶対最大定格」 のセクションに記載されてい る最大電圧の関係を遵守するよう注意する必要があります。 LTC2373-18は、最初の起動時、または電源電圧が 2Vより 低くなったとき必ず LTC2373-18をリセットするパワーオン・リ セット （POR） 回路を備えています。電源電圧が公称電源電圧 範囲に戻ると、PORはADCを再初期化します。再初期化の 期間が確実に終了するように、PORイベントの100ms 後まで は変換を開始しないようにします。この時点より前に変換を開 始すると、結果は無効になります。 タイミングと制御 10 8 SUPPLY CURRENT (mA) 電源シーケンシング IVDD 6 4 2 CNV のタイミング LTC2373-18の変換はCNVによって制御されます。CNVの 立ち上がりエッジによって変換が開始され、LTC2373-18の 消費電力が上昇します。いったん変換が開始されると、そ の変換が完了するまでは再開できません。最適な性能を得 るには、CNVをノイズのない低ジッタの信号で駆動します。 A/Dコンバータの状態はBUSY出力で示され、変換の進行 中はBUSY出力が H に保たれます。デジタル化された結 果に誤差が生じないようにするには、CNVでの追加の遷移 が、変換開始後 40ns 以内または変換完了後に発生するよ うにします。変換が完了すると、LTC2373-18は消費電力が 低下して入力信号の収集を開始します。全てのデータと構 成ビットをクロックアウトしてから、新しい変換を開始する 必要はありません。 内部変換クロック LTC2373-18には、527nsの最大変換時間を達成するように調 整されている内部クロックがあります。最小データ収集時間は 460nsであり、外部調整なしに、1Mspsのスループット性能が 保証されています。 IOVDD 0 0 100 200 300 400 500 600 700 800 900 1000 SAMPLING FREQUENCY (kHz) 237318 F16 図 16．LTC2373-18 の電源電流とサンプリング・レート スリープ・モード 自動ナップ・モードでは、ADCコアの電源だけが遮断される ので、省電力効果は限られています。さらに消費電力を削減 するために、LTC2373-18はスリープ・モードを備えています。 スリープ・モード中は、300μWの電力損失をもたらすわずか なスタンバイ電流を除いて、デバイス全体がパワーダウンしま す。スリープ・モードにするには、SCKの立ち上がりエッジが 発生しないうちにCNVの状態を切り替えます。デバイスは、最 後に開始された変換からBUSYの立ち下がりエッジでスリー プ・モードになります。スリープ・モードになったデバイスは、 SCKの立ち上がりエッジで起動します。スリープ・モードから の復帰時には、リファレンスとリファレンス・バッファが起動し てREFINおよび REFBUFでバイパス・コンデンサを充電でき るように、tWAKE ms 待ってから変換を開始します。 （スリープ・ モードのタイミングの詳細については、 「タイミング図」 のセク ションを参照してください）。 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 29 LTC2373-18 アプリケーション情報 デジタル・インタフェース LTC2373-18 の構成 LTC2373-18はシリアル・デジタル・インタフェースを備えてい ます。柔軟なOVDD 電源により、LTC2373-18は、2.5Vや3.3V のシステムなど、1.8V∼5Vで動作する任意のデジタル・ロジッ クと通信することができます。 LTC2373-18の各動作モードは、8ビット制御ワード （C[7:0]） のうちの7ビットによって設定します。この制御ワードは、SCK の立ち上がりエッジで、MSBを先頭にしてSDI からシフト入力 されます。制御ワードは、次のように定義されています。 C[7] C[6] C[5] C[4] C[3] C[2] C[1] C[0] RDL が L になると、シリアル・データI/O バスがイネーブルさ X A[3] A[2] A[1] A[0] R[1] R[0] SEL れます。シリアル・データI/O バスがイネーブルされた場合に、 外部クロックが SCKに供給されると、シリアル出力データが 制御ワードのMSB（C[7]） は、シーケンサの設定時に使用さ SDOピンからクロックアウトされ、シリアル入力構成データが れ、動作モードを制御せず、MUXやADCの構成も制御しま SDIピンにクロックインされます。シリアル出力データは、SCK せん （「シーケンサの設定」 のセクションを参照）。表 6を参照 の立ち上がりエッジで遷移し、シリアル入力データは、SCKの すると、ビットA[3:0]（C[6:3]）が、MUXのアナログ入力チャ 立ち上がりエッジでラッチされます。D17はSCKの最初の立 ネル構成を制御しています。ビットR[1:0]（C[2:1]） は、A/Dコ ち上がりエッジまで有効な状態が維持されます。変換結果の ンバータの入力電圧範囲構成を制御し、SEL（C[0]） ビット 18ビットがシフト出力された後に、シーケンス開始（SOS） ビッ は、 デジタル利得圧縮機能をイネーブル/ディスエーブルします トがシフト出力され、その後、変換結果に対応する7ビットの 制御ワードがシフト出力されます。SDOは、SCKの26 回の立 （「単一電源動作でのデジタル利得圧縮の使用」のセクショ ンを参照）。 ち上がりエッジの後に、 L に留まります。変換後にデータと 構成情報をクロックアウトすると、最高の性能が得られます。 表 6. デコードされた構成ビットの説明 シフト出力するビット数が異なる場合に、1Mspsのスループッ ビット 名称 動作 トを達成するために必要な最小シフト・クロック周波数を、表 [A3:A0] MUX Channel See Table 7 5に示します。 Configuration Bits 表 5. 1Mspsを達成するための最小シフト・クロック周波数と ビット数 ビット数 [R1:R0] Input Range Selection Bits 00 – Pseudo-Differential Unipolar Input (Straight Binary Output Data Format) 01 – Pseudo-Differential Bipolar Input (Twoʼs-Complement Output Data Format) 10 – Fully Differential Input (Straight Binary Output Data Format) 11 – Fully Differential Input (Twoʼs-Complement Output Data Format) SEL 0 – Digital Gain Compression Disabled 1 – Digital Gain Compression Enabled fSCK（MHz） Conversion Result 18 41 Conversion Result＋SOS Bit 19 44 Conversion Result＋SOS Bit＋ Configuration Data 26 60 LTC2373-18の構成は、 シリアル・インタフェースを介して、 シー ケンサによって設定します。次のセクションでは、LTC237318を設定するさまざまな方法、シーケンサの動作、および LTC2373-18の一般的な用途について説明します。 Digital Gain Compression Bit 注記：デジタル利得圧縮機能は、単極性疑似差動入力電圧範囲の場合、必ずディスエーブル されます。 マルチプレクサのアナログ入力 MUXのアナログ入力は、入力制御ワードのA[3:0]（C[6:3]） ビットで設定します。構成ビットの全ての組み合わせに対す るMUX 構成を表 7に示します。選択した正（+）チャネルは MUXOUT+ に出力され、選択した負 （–） チャネルはMUXOUT に出力されます。図 17に、連続する変換において更新されて いるMUX 構成の例を示します。ここで、選択した正（+） チャネ ルの電圧が MUXOUT+ に出力され、選択した負 （–） チャネルの 電圧が MUXOUT に出力されていることに注目してください。 237318f 30 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 CONVERSION #1 (+) (–) CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 COM MUXOUT+ MUXOUT– V(CH0) CONVERSION #2 (+) ADCIN+ V(CH1) ADCIN– 18-BIT ADC CORE (–) R[1:0] = 10 FULLY DIFFERENTIAL STRAIGHT BINARY MUX A[3:0] = 0000 CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 COM MUXOUT+ V(CH2) ADCIN+ MUXOUT– V(COM) ADCIN– MUX A[3:0] = 1010 18-BIT ADC CORE R[1:0] = 00 PSEUDO-DIFFERENTIAL UNIPOLAR 237318 F17 図 17．連続する変換での LTC2373-18 の構成の変更 表 7. チャネル構成 MUX 構成ビット マルチプレクサ構成 A[3] A[2] A[1] A[0] CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 COM 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 + – + – + – – + – – + + – + – + + – + – + – + – + – + – + – + – シーケンサ LTC2373-18は、最大 16 個の7ビット制御ワードを内部メモリ に格納できるシーケンサを備えています。 この7ビット制御ワー ドは、 「LTC2373-18の構成」のセクションで定義されていま す。特定のトランザクション内で、新しい有効なワードがデバ イスに入力されない場合、シーケンサは、連続する変換にお いて、シーケンサ・メモリに格納された制御ワードを繰り返し 循環します。シーケンサ・メモリを図 18aに示します。 内部メモリ・ポインタは、最大 16 個の設定済み制御ワードの うち、どの制御ワードが現在コンバータを制御しているかを 決定します。このポインタは、シーケンサ・メモリが設定される たびに、設定済み制御ワードの先頭を指すようにリセットされ ます。ポインタは、メモリに格納されている設定済み制御ワー ドの末尾に達すると、メモリの先頭位置に自動的にリセット され、シーケンサが再起動されます。パワーアップ時または LTC2373-18 がリセットされた後に、内部シーケンサ・メモリの 設定は、制御ワードC0[6:0] = 0000000を使用して深さ1にデ フォルトで設定されます （CH0+/CH1–、単極性入力電圧範囲、 デジタル利得圧縮はディスエーブルされます）。図 18bに、8つ の構成で設定されたシーケンサ・メモリと、設定後に実行され る変換のメモリ・ポインタの位置を示します。 シーケンサ開始 シーケンサ開始（SOS） ビットは、SPIトランザクションの全期 間、19 番目のSCKサイクルでSDOに出力され、そのとき実行 された変換の構成が、シーケンサ・メモリの先頭位置に格納 されている制御ワードに対応するかどうかを示します。SOS が 1である場合、現在の構成は、シーケンサ・メモリの先頭位置 に対応します。SOSビットは、短縮されたSPIトランザクション を使用してスループットを最大化する場合に、変換データを対 応する制御ワードと一致させるために使用できます。構成と変 換データの一致を維持する場合、わずかに1ビットを余分に シフト出力するだけで済みます。その結果、必要なSCKサイク ル数は、26ではなく19になり、構成情報と変換データの一致 を正しく維持しながら、より高いスループットを実現できます。 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 31 LTC2373-18 アプリケーション情報 16 CONTROL WORDS SEQUENCER MEMORY 7-BITS WIDE SEQUENCER PROGRAMMED WITH EIGHT CONTROL WORDS C0[6:0] C1[6:0] C2[6:0] C3[6:0] C4[6:0] C5[6:0] C6[6:0] C7[6:0] C8[6:0] C9[6:0] C10[6:0] C11[6:0] C12[6:0] C13[6:0] C14[6:0] C15[6:0] C0[6:0] C1[6:0] C2[6:0] C3[6:0] C4[6:0] C5[6:0] C6[6:0] C7[6:0] X X X X X X X X 237318 F18a 1ST CONVERSION 2ND CONVERSION 3RD CONVERSION 4TH CONVERSION 5TH CONVERSION 6TH CONVERSION 7TH CONVERSION 8TH CONVERSION 9TH CONVERSION 10TH CONVERSION 11TH CONVERSION 12TH CONVERSION 13TH CONVERSION 14TH CONVERSION 15TH CONVERSION 16TH CONVERSION .... MEMORY POINTER LOCATION 237318 F18b 図 18b.8つの制御ワードで設定されたシーケンサと、 設定後に実行される変換のメモリ・ポインタの位置 図 18a. 内部シーケンサ・メモリ シーケンサのトランザクション・ウィンドウの設定 トランザクション・ウィンドウは、パワーアップ時、LTC2373-18 がリセットされた後、および各変換サイクルのBUSYの立ち下 がりエッジで開きます。このウィンドウで、シーケンサを設定で きます。 トランザクション・ウィンドウが開くと、シーケンサ・メモ リの設定を制御する状態マシンがリセット状態になり、SDIに 制御ワードがシフト入力されるのを待機します。図 19に示すよ うにBUSY が L から H に遷移すると、次の変換の開始時 にトランザクション・ウィンドウが閉じます。BUSY が H の場 合、SDIでのシリアル入力データは、シーケンサの状態マシン によって無視されます。 入力制御ワード 入力制御ワードは、シーケンサが設定中かどうかを決定する ために使用されます。多くの場合、ユーザーは、デバイスのパ ワーアップ後またはリセット後に、特定のアプリケーション用 に1 回コンバータを構成してから、SDIピンをGNDに駆動す るだけで済みます。これによって、制御ワード・ビットが強制的 に全てゼロになり、コンバータはシーケンサ・メモリに格納さ れた各構成を自動的に順に適用します。次のセクションでは、 シーケンサの設定についてさらに詳しく説明します。 シーケンサ・メモリは、1つ以上の有効な制御ワードをSDI に入力することによって設 定できます。各 制 御ワードは、 「LTC2373-18の構成」のセクションで説明したように、8ビッ ト・ワードです。有効な入力制御ワードは、図 20aに示すよう に、トランザクション・ウィンドウが閉じる前に、C[7] が 1に設 定され、残りの下位 7ビット （C[6:0]） がシフト入力されたワー ドです。1 番目の制御ワードが SCKの8 番目の立ち上がりエッ ジで正常に入力されると、シーケンサ・メモリがクリアされ、 新しい構成（C[6:0]）がメモリの先頭位置に書き込まれて、コ ンバータに適用されます。このとき、新しい構成によって別の チャネルが収集される可能性があるため、新しい収集ウィン CNV BUSY 237318 F19 TRANSACTION WINDOW 図 19．シーケンサ設定トランザクション・ウィンドウ 237318f 32 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 ドウが開始されます。さらに入力された有効な制御ワードは、 メモリの次の位置に書き込まれます。シーケンサは、有効な 制御ワードのみを格納し、部分的に書き込まれた制御ワード や、C[7] が 0の制御ワードを破棄します。シーケンサ設定のい ずれかの時点で、図 20bに示すようにC[7] が 0になった合、 LTC2373-18は、次の変換が完了するまで入力トランザクショ ン・ウィンドウを閉じます。図 21は短縮された設定トランザク ションを示しており、最初の部分的な入力制御ワードは破棄 され、2 番目の完全な入力制御ワードが正常に設定されます。 トランザクション・ウィンドウは、連続する16 個の有効な入力 制御ワードが書き込まれた場合も、シーケンサ・メモリがいっ ぱいになったため、閉じます。 CNV BUSY RDL SCK 1 SDI DON’T CARE C[7] Hi-Z SDO D17 2 3 4 5 6 7 8 C[6] C[5] C[4] C[3] C[2] C[1] C[0] D16 D15 D14 D13 START OF NEW TRANSACTION WINDOW D12 D11 D10 D9 1ST VALID CONTROL WORD ENTERED SEQUENCER MEMORY CLEARED AND UPDATED NEW CONFIGURATION APPLIED NEW ACQUISITION PERIOD BEGINS 237318 F20a 図 20a. 正常に設定された有効な制御ワード （C[7] = 1） CNV BUSY RDL SCK SDI SDO 1 DON’T CARE 2 3 4 D17 6 7 8 DON’T CARE C[7] Hi-Z 5 D16 D15 D14 D13 D12 D11 D10 D9 237318 F20b START OF NEW TRANSACTION WINDOW TRANSACTION WINDOW CLOSED 図 20b 入力された無効な制御ワード （C[7] = 0） 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 33 LTC2373-18 アプリケーション情報 CNV BUSY RDL SCK SDI 1 DON’T CARE C[7] 2 3 4 A[3] A[2] A[1] 5 1 2 3 C[7] A[3] A[2] 6 A[0] R[1] DON’T CARE PARTIAL CONTROL WORD DISCARDED SDO Hi-Z D17 START OF NEW TRANSACTION WINDOW D16 D15 D14 4 5 A[1] A[0] 6 7 8 R[1] R[0] SEL D12 D11 VALID CONTROL WORD ACCEPTED D13 D12 Hi-Z TRANSACTION WINDOW CLOSED D17 START OF NEW TRANSACTION WINDOW PARTIAL CONTROL WORD DISCARDED D16 D15 D14 D13 D10 Hi-Z 1ST VALID CONTROL WORD ENTERED SEQUENCER MEMORY CLEARED AND UPDATED NEW CONFIGURATION APPLIED NEW ACQUISITION PERIOD BEGINS 237318 F21 図 21．短縮された設定トランザクションと、それに続く1つの構成の正常な設定 237318f 34 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 アプリケーション情報 デジタル利得圧縮をディスエーブルした状態で CH7+/CH6– の 対で完全差動信号をサンプリングするように指示します。2 番 目に格納された構成は、コンバータに対して、デジタル利得圧 縮をディスエーブルした状態でCH3/COMの対で単極性信号 をサンプリングするように指示します。コンバータは、以降の 変換において、設定された2つの構成を繰り返します。なお、 シーケンサ・メモリに格納された構成は、電源を切ってから再 投入するか、デバイスをリセットするか、新しい一連の構成設 定ワードを入力するまで、維持されます。 2つの構成によるシーケンサの設定 図 22は、変換結果を読み出しながら行っているシーケンサ・ メモリの設定を示しています。最初の2つの入力制御ワードの C[7]は1です。そのため、これらの制御ワードは有効であり、 シーケンサ・メモリに連続して書き込まれます。3 番目の制御 ワードのC[7]は0です。そのため、この時点で入力トランザク ションが終了します。入力された有効な制御ワードが 2つだけ であるため、シーケンサ・メモリは深さ2で設定されます。図 23 に、設定前、設定中、および設定後のシーケンサ・メモリの状 態を示します。最初に格納された構成は、 コンバータに対して、 CNV BUSY RDL SCK SDI 1 DON’T CARE C[7] 2 3 4 A[3] A[2] A[1] 6 7 8 9 10 11 12 A[0] R[1] R[0] SEL C[7] A[3] A[2] A[1] 5 CONTROL WORD #1 SDO Hi-Z D17 D16 D15 D14 START OF NEW TRANSACTION WINDOW D13 13 A[0] 14 15 R[1] R[0] 16 17 SEL C[7] 18 DON’T CARE CONTROL WORD #2 D12 D11 D10 D9 D8 D7 D6 D5 1ST VALID CONTROL WORD ENTERED SEQUENCER MEMORY CLEARED AND UPDATED NEW CONFIGURATION APPLIED NEW ACQUISITION PERIOD BEGINS D4 D3 D2 D1 D0 Hi-Z TRANSACTION WINDOW CLOSED 2ND VALID CONTROL WORD ENTERED 237318 F22 SEQUENCER MEMORY UPDATED 図 22．2つの制御ワードによるシーケンサの設定 SEQUENCER MEMORY FROM PREVIOUS PROGRAMMING SEQUENCER MEMORY AFTER PROGRAMMING 1ST CONTROL WORD SEQUENCER MEMORY AFTER PROGRAMMING 2ND CONTROL WORD C0[6:0] C1[6:0] C2[6:0] C3[6:0] C4[6:0] C5[6:0] C6[6:0] C7[6:0] C8[6:0] C9[6:0] C10[6:0] C11[6:0] C12[6:0] C13[6:0] C14[6:0] C15[6:0] C0[6:0] = 0111100 X X X X X X X X X X X X X X X C0[6:0] = 0111100 C1[6:0] = 1011000 X X X X X X X X X X X X X X 1ST CONVERSION 2ND CONVERSION 3RD CONVERSION 4TH CONVERSION .... MEMORY POINTER LOCATION 237318 F23 図 23．設定前、設定中、および設定後のシーケンサ・メモリ 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 35 LTC2373-18 タイミング図 MUX のリセットのタイミング MUXの出力加算ノード （MUXOUT+/–）の寄生容量（CPAR） は、変換サイクルごと、および新しい有効な最初の構成ワード がシーケンサに設定されたときに、グランドに放電されます。 この放電は、CPAR からの電荷共有に起因する入力チャネル 間のクロストークを防ぐために実行されます。図 24の一番下 の波形は、MUXの出力ノードの電圧を表しています。MUX は、V（MUXOUT+/–） が 0Vになると、リセットされます。 MUXはオフになり、CNVの立ち上がりエッジによる変換の開 始後に、tCNVMRST nsのリセットを開始します。tMRST1 nsの経 過後に、MUXはオンになり、シーケンサに設定されている次 のチャネルに移行します。 MUXは、SCKの8 番目の立ち上がりエッジで新しい有効な 最初の構成ワードがシーケンサに設定されたときにもオフ になり、tVLDMRST nsの経過後にリセットされます。これは、 MUX が新たに入力された構成に基づいてチャネルを切り替 える必要がある可能性があるため、前のチャネルのメモリをク リアする必要があるからです。tMRST2 nsの経過後にMUX が 再接続されると、新しい収集期間が開始されます。 tCNVMRST tACQ CNV BUSY SCK 1 SDI C[7] SDO V(MUXOUT+/–) D17 tMRST1 2 C[6] D16 3 C[5] D15 4 C[4] D14 5 6 C[3] C[2] D13 D12 7 C[1] D11 tVLDMRST 9 8 10 11 12 13 14 15 16 17 18 C[0] D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 SOS tMRST2 237318 F24 0V 図 24．MUX のリセットのタイミング 237318f 36 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 タイミング図 シーケンサが設定されない単一のデバイス I/O バスはイネーブルされ、新しい変換データのMSB（D17） がBUSYの立ち下がりエッジで利用可能になります。 変換デー タの後に、シーケンス開始（SOS） ビットのシフト出力に続いて 現在の構成がシフト出力されます。 RDLは、シリアル・データI/O バスをイネーブルまたはディス エーブルします。RDL が H の場合、シリアル・データI/O バス がディスエーブルされ、シリアル・シフト・クロックSCKは無視 されます。RDL が L の場合、SDO が駆動され、シリアル入 力データをSDIにシフト入力できます。RDLとRESET がグラ ンドに接続されている状態で動作している単一のLTC237318を図 25に示します。RDL が接地されると、シリアル・データ 図に示すように、データの読み出し時にSDI が L になると、 C[7] が 0になるため、BUSYの立ち下がりエッジの後に、SCK の最初の立ち上がりエッジで、シーケンサ設定ウィンドウが閉 じます。その結果、シーケンサは設定されません。 CONVERT DIGITAL HOST CNV RDL RESET LTC2373-18 BUSY IRQ SDO SCK DATA IN SDI SDI CLK NAP AND ACQUIRE CONVERT NAP AND ACQUIRE tCYC RDL = 0 RESET = 0 CNV CONVERT tCNVL tCNVH tACQ = tCYC – tCONV – tBUSYLH tACQ BUSY tCONV tSCK tBUSYLH SCK 1 2 3 17 18 tSCKH 19 20 21 tQUIET 23 22 24 25 26 tSCKL tHSDO tDSDO SDI tDSDOBUSYL SDO D17 D16 D15 D0 SOS A[3] A[2] A[1] A[0] R[1] R[0] SEL 237318 F25 図 25．シーケンサを設定しない単一の LTC2373-18 の使用 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 37 LTC2373-18 タイミング図 シーケンサが設定される単一のデバイス RDLとRESET がグランドに接続された状態で動作している 単一のデバイスのタイミングを図 26に示します。RDL が接地 されると、シリアル・データI/O バスはイネーブルされ、新しい 変換データのMSB（D17）が BUSYの立ち下がりエッジで利 用可能になります。新しい変換データの後に、シーケンス開始 （SOS） ビットのシフト出力に続いて、そのとき実行された変換 に使用された構成がシフト出力されます。 図に示すように、BUSYの立ち下がりエッジの後に、SCKの最 初の立ち上がりエッジでSDI が H になると、シーケンサ設定 ウィンドウが開いたままになり、シーケンサを設定することが できます。シーケンサ設定ウィンドウが開いた状態では、SCK NAP の8 番目の立ち上がりエッジで、入力された有効な構成が検 出されます。このとき、MUX がオフになってリセットされ、シー ケンサ・メモリがリセットされ、新しい構成で更新されます。 MUX がオンになると、新しいチャネル構成が適用され、新し い収集期間が開始されます。 動作中のデバイスの設定 図 26に示すように、各変換サイクルで 1つの制御ワードを使 用してシーケンサを設定し、マルチプレクサ構成、入力電圧範 囲、およびデジタル利得圧縮設定において、変換ごとの完全 な柔軟性を実現できます。 NAP CONVERT CONVERT RDL = 0 RESET = 0 CNV tCNVL tCNVH tVLDMRST + tMRST2 + tACQ BUSY tCONV tBUSYLH tSCK tSCKH SCK 1 2 3 4 5 6 7 9 8 23 tSSDISCK tSCKL tHSDISCK SDI C[7] C[6] C[5] C[4] C[3] C[2] C[1] C[0] D17 D16 D15 D14 D13 D12 D11 D10 tQUIET 24 25 26 tHSDO tDSDO tDSDOBUSYL SDO D9 R[1] R[0] SEL 237318 F26 図 26．シーケンサを設定する単一の LTC2373-18 の使用 237318f 38 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 タイミング図 を駆動できるようにする必要があります。共有されたSDI 入力 ラインを介して各 A/Dコンバータを選択的に設定する場合に も、RDLを使用する必要があります。RDL 入力はアイドル状 態では H であり、個別に L にして、変換と変換の間に各デ バイスからデータを読み出し、選択的に各デバイスを設定しま す。RDLを L にすると、選択されたデバイスのMSB（D17） が SDOに出力されます。 複数のデバイス CNV、SDI、SCK、および SDOを共有して動作する複数の LTC2373-18デバイスを、図 27に示します。CNV、SDI、SCK および SDOを共有することにより、複数のA/Dコンバータを 並列で動作させるのに必要な信号数が減少します。SDOを 共有しているので、バスの競合を防ぐため、各 A/Dコンバータ のRDL 入力を使って、一度に1 個のLTC2373-18だけが SDO RDLB RDLA CONVERT CNV RDL RESET DIGITAL HOST CNV LTC2373-18 B SCK BUSY RDL SDI RESET LTC2373-18 A SDO SCK BUSY IRQ SDI SDO SDI DATA IN CLK NAP CONVERT NAP CONVERT RESET = 0 tCNVL CNV tCNVH BUSY tCONV tBUSYLH RDLA RDLB tSCK SCK 1 2 3 16 17 19 18 tSSDISCK tHSDISCK SDI SDO DON’T CARE Hi-Z D16A D15A 21 34 35 36 CB[7] CB[6] CB[5] tHSDO tDSDO D17A 20 tSCKL CA[7] CA[6] CA[5] tEN tQUIET tSCKH tDIS D1A D0A Hi-Z D17B D16B D15B D1B D0B Hi-Z 237318 F27 図 27．CNV、SCK、および SDOを共有する複数のデバイス 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 39 LTC2373-18 タイミング図 スリープ・モード LTC2373-18は、変換が完了すると、自動的にナップ・モードに 移行し、入力の収集を開始します。ナップ・モードでは、ADC コアのみがパワーダウンします。そのため、自動ナップ機能は、 限定された消費電力削減を提供します。さらに消費電力を削 減するために、LTC2373-18はスリープ・モードを備えていま す。スリープ・モード中は、300μWの電力損失をもたらすわず かなスタンバイ電流を除いて、デバイス全体がパワーダウン します。スリープ・モードにするには、図 28に示すように、SCK の立ち上がりエッジが発生しないうちにCNVの状態を2 回 RDL = DON’T CARE SDI = DON’T CARE CONVERT NAP 切り替えます。デバイスは、最後に開始された変換からBUSY の立ち下がりエッジでスリープ・モードになります。スリープ・ モードになったデバイスは、SCKの立ち上がりエッジで起動し ます。スリープ・モードからの復帰時には、リファレンスとリファ レンス・バッファが起動してREFINおよび REFBUFでバイパ ス・コンデンサを充電できるように、tWAKE ms 待ってから変換 を開始します。シリアル・データI/O バスは、スリープ・モード 時にRDLによってイネーブルまたはディスエーブルされます。 スリープ・モードは、シーケンサ・メモリの状態にも、メモリ・ポ インタの状態にも影響を与えません。 SLEEP CONVERT tCNVH NAP CONVERT tWAKE CNV BUSY tCONV tCONV tBUSYLH SCK RDL = DON’T CARE SDI = DON’T CARE CONVERT SLEEP tCNVH NAP CONVERT tWAKE CNV BUSY tCONV tBUSYLH SCK 237318 F28 図 28．スリープ・モードのタイミング図 237318f 40 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 タイミング図 RESET のタイミング 図 29に示すように、RESETピンが H になると、LTC2373-18 はリセットされ、シリアルI/Oデータ・バスは高インピーダンス・ モードになります。シリアル・データ出力レジスタとシーケン サ・メモリもクリアされ、デフォルト状態に設定されます。変換 中にリセットが行われると、変換は直ちに停止します。リセット 中は、新しい変換要求は無視されます。RESET が L に戻る と、LTC2373-18は収集時間経過後に新しい変換を開始でき る状態になります。 tRESETH RESET tACQ CNV SDO Hi-Z 237318 F29 図 29．RESETピンのタイミング 基板レイアウト LTC2373-18 から最大限の性能を引き出すには、プリント回 路基板を推奨します。プリント回路基板（PCB） のレイアウトで は、デジタル信号線とアナログ信号線をできるだけ離すように します。特に、デジタル・クロックやデジタル信号は、アナログ 信号に沿って配線したり、A/Dコンバータの下に配線したりし ないように注意します。 推奨レイアウト 推奨するPCBレイアウトの一例を以下に示します。切れ目の ない単一のグランド・プレーンを使用します。電源へのバイパ ス・コンデンサは電源ピンのできるだけ近くに配置します。A/ Dコンバータを低ノイズで動作させるには、これらのバイパス・ コンデンサに低インピーダンスの共通帰線を使用することが 不可欠です。アナログ入力のトレースはグランドで遮蔽します。 詳細については、LTC2373-18 用評価キットDC2071を参照し てください。 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 41 LTC2373-18 基板レイアウト 図 30．部品面シルク 237318f 42 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 基板レイアウト 図 31．第 1 層、部品面 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 43 LTC2373-18 基板レイアウト 図 32．第 2 層、グランド・プレーン 237318f 44 詳細：www.linear-tech.co.jp/LTC2373-18 LTC2373-18 基板レイアウト 図 33．第 3 層、電源プレーン 237318f 詳細：www.linear-tech.co.jp/LTC2373-18 45 LTC2373-18 基板レイアウト 図 34．第 4 層、最下層 237318f 46 詳細：www.linear-tech.co.jp/LTC2373-18 VCM CH7 CH6 CH5 CH4 CH3 CH2 CH1 CH0 GND CM C28 1500pF C25 1500pF C23 3300pF C21 3300pF C20 OPT C16 OPT C14 1200pF C8 1200pF JP9 COM 1 2 3 C26 OPT CM C22 3300pF C17 OPT C9 OPT R21 10 1 BUFOUT R128 0 R130 OPT R129 OPT EN C37 OPT R24 0 C36 0.1uF - + - + V- R8 0 V+ 4 3 R7 OPT 1 V- - U7A OPT R15 0 + C35 10uF 25V 0805 LT6236CS6 U8 C104 OPT R18 OPT C29 OPT 2 3 C27 OPT R14 OPT 7 CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 COM OPT 31 32 1 2 7 8 9 10 30 C31 1200pF C32 0.1uF V+ C103 OPT R17 OPT R13 OPT R131 OPT 6 5 8 4 2 4 6 8 * EXT_CM E2 EXT 2.5V 2.048V GND C30 1uF C24 OPT HD2X4-100 1 3 5 7 JP2 R16 OPT C11 0.1uF U1 LTC237X C15 OPT C10 10uF 25V 0805 VDD 0805 25V C7 10uF C6 0.1uF CNV SCK SDI SDO BUSY R23 1k R22 221 R20 787 R19 OPT RDL RESET 2 EXT INT 5 33 5 6 7 8 GND GND VOUT_S GND VIN SHDN VOUT_F GND 4 3 2 V+ REFBUF 1 5 6 4 C34 1uF C18 0.1uF VCCIO U2 4 1 CLR GND NC7SZ04P5X R10 33 R9 3 LTC6655BHMS8-4.096 R12 1k JP1 REF R4 1k R1 1k U9 R11 1k C19 4.7uF 1 2 3 C13 47uF 10V 1210 X7R REFBUF R3 49.9 1206 C3 0.1uF C33 2.2uF 18 24 16 21 20 22 19 REFBUF E1 BNC C12 0.1uF J1 VCCIO CLK 100MHz MAX 3.3VPP 25 U7B 3 8CH-MUX BUFOUT 5 6 2 詳細：www.linear-tech.co.jp/LTC2373-18 4 8 MUXOUT+ MUXOUT- 6 29 VDD 28 VDDLBYP 12 OVDD 4 ADCIN+ ADCIN5 REFIN 13 REFBUF GND GND GND GND GND OGND GND GND 27 17 15 14 11 26 23 33 C1 0.1uF VCC 2 B A R6 33 OE PR VCC D Q CP Q 3 1 2 5 4 U6 R5 33 C4 0.1uF NC7SZ66P5X 3 U4 7 8 VCCIO U3 4 C2 0.1uF 4 NC7SZ04P5X NL17SZ74 2 VCCIO 5 3 VCCIO GND R2 33 VCCIO 5 3 VCCIO U5 CNV SCK SDI NC7SZ04P5X 2 C5 0.1uF BUSY SDO WRIN BUSY CNV SCK SDI SDO WRIN CSB CLKIN LTC2373-18 回路図 237318f 47 +/- 8.192V AIN2 0V - 4.096V AIN1- 0V - 4.096V J4 J3 J2 BNC BNC BNC C79 OPT 1206 R112 0 C91 10uF 6.3V AC DC C92 OPT 1206 JP8 - + U25A C98 10uF 25V 0805 1 LT1469CS8 OPAMP- 2 3 C93 10uF 25V 0805 R110 OPT C89 10uF 6.3V R97 OPT R106 OPT CM2 JP6 OPAMP+ AC DC C96 OPT -IN1 COUPLING R109 0 +IN1 COUPLING 3 2 1 AIN1+ C77 10uF 6.3V 3 2 1 R94 0 8 4 R134 20 R95 24.9 R125 20k R116 20k R107 24.9 6.3V - + V- 3 2 R137 OPT 6 5 C90 15pF C99 10uF C80 15pF V+ 8 4 4 6 5 - + R105 10 R96 10 C0G C102 0.01uF C0G C106 0.01uF R126 10k 7 R135 20 3 20 4 2 20 R132 1 R133 R108 OPT R92 OPT LT1469CS8 U25B C105 0.01uF C0G LT6237CMS8 U24A 1 R104 24.9 C86 OPT C84 OPT R101 24.9 C82 0.1uF 7 LT6237CMS8 U24B C75 0.1uF R120 4.99k 8 C74 10uF 6.3V 8 4 EP R4 R3 R2 R1 5 6 7 8 LT5400ACMS8E-4 U26 R121 0 R113 0 E13 CH3 CH2 VCM CH1 CH0 CM2 CM2 R90 0 CM AIN3 +/- 4.096V AIN4- +/- 4.096V AIN4+ 0V - 4.096V CM J7 J6 J5 BNC BNC BNC R98 0 R122 100 R114 0 IN3 COUPLING C81 OPT 1206 C78 10uF 6.3V AC DC 3 2 1 R124 OPT R117 150 JP7 C100 0.22uF C0G 1812 C97 0.22uF C0G 1812 R100 OPT R93 OPT CM2 R123 1k R115 1k CM C83 15pF C76 10uF 6.3V C85 1uF 2 1 8 +IN2 +IN1 C94 0.1uF C87 10uF 6.3V R102 499 8 C72 1uF + - - + C73 0.1uF V+ - + C108 0.01uF R127 1k + - CM 4 5 C101 10uF 6.3V U28 OUT2 -IN1 OUT1 5 1 4 U27 R119 35.7 R118 35.7 LT6350CMS8 LTC6362CMS8 VDD C95 4.7uF 10V R111 1k C107 0.01uF C88 0.1uF V- 7 SHDN 3 V+ V6 R91 OPT 9 3 7 V+ SHDN 詳細：www.linear-tech.co.jp/LTC2373-18 6 V2 VOCM + 48 - CM2 R103 10 R99 10 CH7 CH6 CH4 CH5 LTC2373-18 回路図 237318f LTC2373-18 パッケージ 最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 UH Package 32-Lead Plastic QFN (5mm × 5mm) (Reference LTC DWG # 05-08-1693 Rev D) 0.70 ±0.05 5.50 ±0.05 4.10 ±0.05 3.50 REF (4 SIDES) 3.45 ±0.05 3.45 ±0.05 PACKAGE OUTLINE 0.25 ±0.05 0.50 BSC RECOMMENDED SOLDER PAD LAYOUT APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED 5.00 ±0.10 (4 SIDES) BOTTOM VIEW—EXPOSED PAD 0.75 ±0.05 R = 0.05 TYP 0.00 – 0.05 R = 0.115 TYP PIN 1 NOTCH R = 0.30 TYP OR 0.35 × 45° CHAMFER 31 32 0.40 ±0.10 PIN 1 TOP MARK (NOTE 6) 1 2 3.50 REF (4-SIDES) 3.45 ±0.10 3.45 ±0.10 (UH32) QFN 0406 REV D 0.200 REF 注記： 1. 図は JEDEC のパッケージ外形 MO-220 のバリエーション （WHHD-（X） ） に含めるよう提案されている （承認待ち） 2. 図は実寸とは異なる 3. すべての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない モールドのバリは （もしあれば） 各サイドで 0.20mm を超えないこと 5. 露出パッドは半田メッキとする 6. 灰色の部分はパッケージの上面と底面のピン 1 の位置の参考に過ぎない 0.25 ±0.05 0.50 BSC 237318f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 49 LTC2373-18 標準的応用例 LTC2373-18でデジタル利得圧縮機能がイネーブルされている状態で、5V 単電源を使用して 10V の入力信号を受け付けるように構成されたLTC6362 5V 6 1 LT6236 10µF 1k 10µF 150Ω –10V 850Ω 2 V+ 8 100Ω 850Ω RSOURCE = 50Ω 3 5 35.7Ω 1 V– 4 6 35.7Ω 10µF 1500pF 47µF MUX CHANNELS CH0 AND CH1 SELECTED REFBUF VDD CH1 CH2 – 333Ω 4 CH0 1500pF + VSOURCE – 2 0.41V LTC6362 LTC6362 0.22µF 3 3.69V 333Ω 0.22µF 10V 0V 1k VCM 5 + CH3 CH4 3.69V CH5 0.41V CH6 LTC2373-18 8-CHANNEL MULTIPLEXER 4.096V + 18-BIT ADC CORE – CH7 DIGITAL GAIN COMPRESSION ENABLED BY SETTING SEL = 1 IN THE CONFIGURATION WORD COM 237318 TA02 MUXOUT+/– SHORTED TO ADCIN+/– 関連製品 製品番号 A/Dコンバータ LTC2378-20/LTC2377-20/ LTC2376-20 LTC2379-18/LTC2378-18 LTC2377-18/LTC2376-18 LTC2380-16/LTC2378-16 LTC2377-16/LTC2376-16 LTC2369-18/LTC2368-18 LTC2367-18/LTC2364-18 LTC2370-16/LTC2368-16 LTC2367-16/LTC2364-16 D/Aコンバータ LTC2756 LTC2641 LTC2630 リファレンス LTC6655 アンプ LT6237/LT6236 LTC6362 注釈 INLが 0.5ppmの20ビット、1Msps/500ksps/250ksps、 シリアル、低消費電力A/Dコンバータ 18ビット、1.6Msps/1Msps/500ksps/250kspsシリアル、 低消費電力A/Dコンバータ 16ビット、2Msps/1Msps/500ksps/250kspsシリアル、 低消費電力A/Dコンバータ 18ビット、1.6Msps/1Msps/500ksps/250kspsシリアル、 低消費電力A/Dコンバータ 16ビット、2Msps/1Msps/500ksps/250kspsシリアル、 低消費電力A/Dコンバータ 2.5V 電源、 5V 完全差動入力、SNR：104dB、MSOP-16および 4mm 3mm DFN-16パッケージ 2.5V 電源、差動入力、SNR：101.2dB、入力範囲： 5V、DGC、 MSOP-16および4mm 3mm DFN-16パッケージのピン互換ファミリ 2.5V 電源、差動入力、SNR：96.2dB、入力範囲： 5V、DGC、 MSOP-16および4mm 3mm DFN-16パッケージのピン互換ファミリ 2.5V電源、単極性疑似差動入力、SNR：96.5dB、入力範囲：0V∼5V、 MSOP-16および4mm 3mm DFN-16パッケージのピン互換ファミリ 2.5V 電源、単極性疑似差動入力、SNR：94dB、入力範囲：0V ∼ 5V、 MSOP-16および4mm 3mm DFN-16パッケージのピン互換ファミリ 18ビット、シリアルSoftSpan™電流出力D/Aコンバータ INL/DNL： 1LSB、ソフトウェアで選択可能な範囲、SSOP-28パッケージ 16ビット/14ビット/12ビット、シングル・シリアル電圧出力 INL/DNL： 1LSB、MSOP-8パッケージ、0V ∼ 5V出力 D/Aコンバータ 12ビット/10ビット/8ビット、シングル電圧出力D/Aコンバータ 6ピンSC70パッケージ、内部リファレンス、INL： 1LSB（12ビット） 高精度、低ドリフト、低ノイズのバッファ付きリファレンス 高精度、低ドリフト、低ノイズのバッファ付きリファレンス LTC6652 LT6350 説明 5V/2.5V/2.048V/1.2V、5ppm/ C、ピーク・トゥ・ピーク・ノイズ： 0.25ppm、MSOP-8パッケージ 5V/2.5V/2.048V/1.2V、5ppm/ C、ピーク・トゥ・ピーク・ノイズ：2.1ppm、 MSOP-8パッケージ デュアル/シングル・レール・トゥ・レール出力 215MHzのGBW、1.1nV/ Hz、3.5mAの電源電流 A/Dコンバータ・ドライバ 低ノイズのシングルエンド−差動コンバータ/ADCドライバ レール・トゥ・レールの入力および出力、0.01% へのセトリング時間： 240ns 低消費電力、完全差動入出力アンプ /ドライバ 単電源：2.8V ∼ 5.25V、電源電流：1mA、MSOP-8および 3mm 3mm DFN-8パッケージ 237318f 50 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp/LTC2373-18 LT0115 • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2015