DS07-13710-7

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13710–7
マイクロコントローラ 16 ビットオリジナル
CMOS
®
MB90580C シリーズ
MB90583C/583CA/F583C/F583CA/F584C/F584CA/
MB90587C/587CA/V580B
■ 概 要
MB90580C シリーズは , 汎用の富士通マイクロエレクトロニクス 16 ビットマイクロコントローラで , 民生機器などの高
速リアルタイム処理が要求される , プロセス制御用途向けに設計されています。
MB90580C シリーズにおける F2MC-16LX CPU コアの命令体系には , F2MC *1 ファミリの AT アーキテクチャが継承され
ています。個々の命令としては , 高級言語対応命令の追加 , アドレッシングモードの拡張 , 乗除算命令の強化 , ビット処理
命令の充実などが図られています。さらに, 32ビットアキュムレータの搭載により, ロングワードデータ処理が可能となっ
ています。
MB90580C シリーズにおける周辺リソースには , 8/10 ビット A/D コンバータ , 8 ビット D/A コンバータ , UART (SCI) 0,
1, 2, 3, 4, 8/16 ビット PPG タイマ , 16 ビット入出力タイマ (16 ビットフリーランタイマ , インプットキャプチャ0, 1, 2, 3
(ICU) , アウトプットコンペア 0, 1 (OCU) ) , IEBusTM コントローラ＊ 2 等が内蔵されています。
＊ 1：F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
＊ 2：IEBusTM コントローラは日本電気株式会社の商標です。
■ 特 長
・ 最小命令実行時間
62.5 ns/4 MHz 原発振
・ 最大メモリ空間
16 Mbyte
4 逓倍 (PLL クロック逓倍方式 )
リニア , バンク方式にてアクセス
・ コントローラ用途に最適化された命令体系
取扱い可能なデータタイプ：ビット / バイト / ワード / ロングワード
標準アドレッシングモード：23 種類
32 bit アキュムレータの採用による高精度演算の強化
符号付き乗除算・拡張 RETI 命令
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2000-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.5
MB90580C シリーズ
（続き）
・ 高級言語 (C 言語 ) / マルチタスクに対応をとった命令体系
システムスタックポインタの採用
命令セットの対称性とバレルシフト命令
・ プログラムパッチ機能 (2 アドレスポインタ )
・ 実行速度の向上：4 byte のキュー
・ 強力な割込み機能
プライオリティレベルがプログラマブルに 8 レベル 設定可能
外部割込み入力：8 本
・ CPU に依存しないデータ転送機能
最大 16 ch までの拡張インテリジェント I/O サービス
DTP 要求入力：8 本
・ 内蔵 ROM
FLASH 版：128 K バイト (MB90F583C/CA), 256 K バイト (MB90F584C/CA)
MASKROM 版：128 K バイト (MB90583C/CA) , 64 K バイト (MB90587C/CA)
・ 内蔵 RAM
FLASH 版：6 K バイト (MB90F583C/CA, MB90F584C/CA)
MASKROM 版：6 K バイト (MB90583C/CA) , 4 K バイト (MB90587C/CA)
・ 汎用ポート
最大 77 本 ( うち入力プルアップ 抵抗設定可能：22 本 / 出力オープンドレイン設定可能：8 本 )
・ IEBusTM コントローラ＊
異なる 3 つのデータ転送実行速度が選択可能
モード 0：3.9 Kbps (16 byte/frame)
モード 1：17.0 Kbps (32 byte/frame)
モード 2：26.0 Kbps (128 byte/frame)
＊：IEBusTM コントローラは日本電気株式会社の商標です。
・ A/D コンバータ (RC 逐次比較方式 )：8 ch
分解能：8/10 bit
変換時間：34.7 μs ( 最小 ) , 12 MHz 動作時
・ D/A コンバータ：2 ch
分解能：8 bit
設定時間：12.5 μs
・ UART：5 ch
・ 8/16 bit PPG：1 ch
8 bit × 2 ch, 16 bit × 1 ch モード切換え機能付き
・ 16 bit リロードタイマ：3 ch
・ 16 bit PWC タイマ：1 ch
ノイズフィルタ搭載 , パルス幅カウンタ用に使用可
・ 16 bit 入出力タイマ
インプットキャプチャ：4 ch
アウトプットコンペア：2 ch
フリーランタイマ：1 ch
・ クロックジェネレータ内蔵
・ タイムベースカウンタ / ウォッチドッグタイマ：18 bit
・ クロックモニタ機能組込み
・ 低消費電力モード
スリープ
ストップ
ハードウェアスタンバイモード
CPU 間欠機能
・ パッケージ : LQFP-100 / QFP-100
・ CMOS テクノロジ
2
DS07–13710–7
MB90580C シリーズ
■ 品種構成
品名
MB90587C/CA MB90583C/CA MB90F583C/CA MB90F584C/CA MB90V580B
項目
分類
量産品 (MASK ROM)
量産品 ( フラッシュ ROM)
評価・エバ品
ROM 容量
64 K バイト
128 K バイト
128 K バイト
256 K バイト
なし
RAM 容量
4 K バイト
6 K バイト
6 K バイト
6 K バイト
6 K バイト
2 系統 / 1 系統
2 系統 / 1 系統
2 系統 / 1 系統
2 系統 / 1 系統
2 系統
⎯
⎯
⎯
⎯
なし
クロック
＊1
エミュレータ専用
電源 *2
CPU 機能
基本命令数
：340 命令
命令ビット長
：8 ビット , 16 ビット
命令長
：1 バイト∼ 7 バイト
データビット長 ：1 ビット , 8 ビット , 16 ビット
最小命令実行時間 ：62.5 ns ( マシンクロック 16 MHz 時 )
割込み処理時間 ：1.5 μs ( マシンクロック 16 MHz 時 , 最小値 )
ポート
汎用入出力ポート (CMOS 出力 )
汎用入出力ポート ( オープンドレイン出力設定可能 )
汎用入出力ポート ( プルアップ抵抗入力設定可能 )
合計
IEBusTM コントローラ
なし
：45 本
： 8本
：22 本
：77 本
通信方式：半 2 重非同期通信
マルチ・マスタ方式
アクセス制御：CDMA/CD
伝送速度の異なる 3 種類のモードが選択可能。
送信バッファ：8 バイト FIFO
受信バッファ：8 バイト FIFO
タイムベースタイマ
18 ビットカウンタ
割込み周期：1.024 ms, 4.096 ms, 16.384 ms, 131.072 ms ( 原発振 4 MHz)
ウオッチドッグタイマ
リセット発生周期：3.58 ms, 14.33 ms, 57.23 ms, 458.75 ms ( 原発振 4 MHz 時 , 最小値 )
時計タイマ
15 ビットカウンタ
割込み周期：1 s, 0.5 s, 0.25 s, 31.25 ms ( 原発振 32.768 kHz)
8/16 ビット PPG
チャネル数：1 (8 ビット× 2 チャネル )
8 ビットまたは 16 ビットの PPG 動作
任意周期 , 任意デューティのパルス波出力可能
パルス周期：62.5 ns ∼ 1 ms ( 原発振 4 MHz, マシンクロック 16 MHz 時 )
16 ビット
リロードタイマ
チャネル数：3
イベントカウント付き
周期：125 ns ∼ 131 ms ( 原発振 4 MHz, マシンクロック 16 MHz 時 )
PWC タイマ
チャネル数：1
タイマ機能 (3 つの内部クロックからカウンタのクロックを選択 )
パルス幅測定機能 (3 つの内部クロックからカウンタのクロックを選択 )
16 ビット
フリーラン
タイマ
16
アウトプット
ビット
コンペア
入出力 (OCU)
タイマ
インプット
キャプチャ
(ICU)
チャネル数：1
オーバフロー割込み
チャネル数：2
端子入力要因：コンペアレジスタの一致信号による
チャネル数：4
端子入力 ( 立上り , 立下り , 両エッジ ) によるレジスタの書換え
DTP/ 外部割込み回路
入力本数：8 本
立上りエッジ , 立下りエッジ , “H” レベルおよび “L” レベル入力により起動
外部割込み回路または拡張インテリジェント I/O サービス (EI2OS) を使用可能
遅延割込み
発生モジュール
タスク切換え用の割込み発生モジュール
リアルタイム OS に使用
（続く）
DS07–13710–7
3
MB90580C シリーズ
（続き）
品名
MB90587C/CA MB90583C/CA MB90F583C/CA MB90F584C/CA MB90V580B
項目
UART0, 1, 2, 3, 4
クロック同期転送 (62.5 Kbps ∼ 1 Mbps)
クロック非同期転送 (1202 bps ∼ 9615 bps)
双方向シリアル通信機能 , マスタ / スレイブ型接続による通信可能
A/D コンバータ
変換精度：8/10 ビット切換え可能
入力本数：8 本
単発変換モード ( 選択したチャネルを 1 回のみ変換 )
スキャン変換モード
( 連続した複数のチャネルを変換 , 最大 8 チャネルプログラム可能 )
連続変換モード ( 選択したチャネルを繰り返し変換 )
停止変換モード ( 選択したチャネルの変換 , 一時停止を繰り返す )
D/A コンバータ
8 ビット分解能
チャネル数：2
R-2R 方式
低消費電力 ( スタンバイ )
スリープ / ストップ / CPU 間欠動作 / 時計 / ハードウェアスタンバイ
モード
プロセス
CMOS
動作電源電圧
4.5 V ∼ 5.5 V ＊ 3
＊ 1： MB90587C/583C/F583C/F584C では , 必ず X0A/X1A に発振器を接続してください。
＊ 2： エミュレーションポッド MB2145-507 をご使用頂く際のディップスイッチ S2 の設定です。詳細につきましては
MB2145-507 ハードウェアマニュアル (2.7 エミュレータ専用電源端子 ) を参照してください。
＊ 3 ：使用周波数などの条件によって異なります。(「■ 電気的特性」参照 )
MB90V580B はツール使用動作時のみ電源電圧 4.5 V ∼ 5.5 V, 動作温度 0 °C ∼＋ 25 °C, 動作周波数 1 MHz ∼ 16 MHz
の保証となります。
■ パッケージと品種対応
MB90583C/CA
MB90587C/CA
MB90F584C/CA
MB90F583C/CA
FPT-100P-M20
○
○
○
○
FPT-100P-M06
○
○
○
○
パッケージ
○：あり ×：なし
（注意事項）各パッケージの詳細は , 「 ■ パッケージ・外形寸法図 」を参照してください。
■ 品種間の相違点
メモリ空間
評価用エバ品などで評価する際には , 実際に使用する品種との相違をよく確認の上 , 評価してください。特に , 次の点に
注意してください。
・ MB90V580B に ROM は内蔵されていませんが , 専用の開発ツールを用いて , ROM 内蔵品と等価な動作を行うことがで
きます。したがって , ROM 容量は開発ツールの設定で決まります。
・ MB90V580B では FF4000H ∼ FFFFFFH までのイメージを 00 バンクに見えるようにし , FE0000H ∼ FF3FFFH は FE バン
クおよび FF バンクだけで見えるようにしてあります ( 開発ツールの設定で変更可 ) 。
・ MB90583C/583CA/587C/587CA/F583C/F583CA/F584C/F584CA では FF4000H ∼ FFFFFFH までのイメージを 00 バンクに
見えるようにし , FF0000H ∼ FF3FFFH は FF バンクだけで見えるようにしてあります。
IEBusTM コントローラ
・ MB90587C/CA に IEBusTM コントローラはありません。
4
DS07–13710–7
MB90580C シリーズ
■ 端子配列図
100 P21/A17
99 P20/A16
98 P17/AD15
97 P16/AD14
96 P15/AD13
95 P14/AD12
94 P13/AD11
93 P12/AD10
92 P11/AD09
91 P10/AD08
90 P07/AD07
89 P06/AD06
88 P05/AD05
87 P04/AD04
86 P03/AD03
85 P02/AD02
84 P01/AD01
83 P00/AD00
82 VCC
81 X1
80 X0
79 VSS
78 X0A
77 X1A
76 PA2
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
RST
PA1
PA0
P97/POT
P96/PWC
P95/TOT2/OUT1
P94/TOT1/OUT0
P93/TOT0/IN3
P92/TIN2/IN2
P91/TIN1/IN1
P90/TIN0/IN0
RX∗
TX∗
P65/CKOT
P64/PPG0
P63/PPG1
P62/SCK2
P61/SOT2
P60/SIN2
P87/IRQ7
P86/IRQ6
P85/IRQ5
P84/IRQ4
P83/IRQ3
P82/IRQ2
P71
P72
DVRH
DVSS
P73/DA00
P74/DA01
AVCC
AVRH
AVRL
AVSS
P50/AN0/SIN3
P51/AN1/SOT3
P52/AN2/SCK3
P53/AN3
VSS
P54/AN4/SIN4
P55/AN5/SOT4
P56/AN6/SCK4
P57/AN7
P80/IRQ0
P81/IRQ1
MD0
MD1
MD2
HST
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P22/A18
P23/A19
P24/A20
P25/A21
P26/A22
P27/A23
P30/ALE
P31/RD
VSS
P32/WRL
P33/WRH
P34/HRQ
P35/HAK
P36/RDY
P37/CLK
P40/SIN0
P41/SOT0
P42/SCK0
P43/SIN1
P44/SOT1
VCC
P45/SCK1
P46/ADTG
P47
C
＊：MB90587C/CA では , N.C. となります。
(FPT-100P-M20)
DS07–13710–7
5
MB90580C シリーズ
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
P17/AD15
P16/AD14
P15/AD13
P14/AD12
P13/AD11
P12/AD10
P11/AD09
P10/AD08
P07/AD07
P06/AD06
P05/AD05
P04/AD04
P03/AD03
P02/AD02
P01/AD01
P00/AD00
VCC
X1
X0
VSS
(TOP VIEW)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
X0A
X1A
PA2
RST
PA1
PA0
P97/POT
P96/PWC
P95/TOT2/OUT1
P94/TOT1/OUT0
P93/TOT0/IN3
P92/TIN2/IN2
P91/TIN1/IN1
P90/TIN0/IN0
RX∗
TX∗
P65/CKOT
P64/PPG0
P63/PPG1
P62/SCK2
P61/SOT2
P60/SIN2
P87/IRQ7
P86/IRQ6
P85/IRQ5
P84/IRQ4
P83/IRQ3
P82/IRQ2
HST
MD2
DVSS
P73/DA00
P74/DA01
AVCC
AVRH
AVRL
AVSS
P50/AN0/SIN3
P51/AN1/SOT3
P52/AN2/SCK3
P53/AN3
VSS
P54/AN4/SIN4
P55/AN5/SOT4
P56/AN6/SCK4
P57/AN7
P80/IRQ0
P81/IRQ1
MD0
MD1
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P20/A16
P21/A17
P22/A18
P23/A19
P24/A20
P25/A21
P26/A22
P27/A23
P30/ALE
P31/RD
VSS
P32/WRL
P33/WRH
P34/HRQ
P35/HAK
P36/RDY
P37/CLK
P40/SIN0
P41/SOT0
P42/SCK0
P43/SIN1
P44/SOT1
VCC
P45/SCK1
P46/ADTG
P47
C
P71
P72
DVRH
＊：MB90587C/CA では , N.C. となります。
(FPT-100P-M06)
6
DS07–13710–7
MB90580C シリーズ
■ 端子機能説明
端子番号
QFP ＊ 1 LQFP ＊ 2
端子名
回路
形式
機 能 説 明
82
80
X0
A
発振用端子。
83
81
X1
A
発振用端子。
52
50
HST
C
ハードウェアスタンバイ入力端子。
77
75
RST
B
リセット入力端子。
P00 ∼ P07
85 ∼ 92
83 ∼ 90
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR0) により , プルアップ抵抗の割当て
(RD07 ∼ RD00 ＝ “1”) ができます。
D
［出力設定時
(DDR0 レジスタ：D07 ∼ D00 ＝ “1”) は無効］
(CMOS/H)
AD00 ∼
AD07
93 ∼
100
1∼8
P10 ∼ P17
91 ∼ 98
99, 100,
外バスモード時のデータ下位入出力 / アドレス下位出力 (AD00 ∼ AD07)
として機能。
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR1) により , プルアップ抵抗の割当て
(RD17 ∼ RD10 ＝ “1”) ができます。
D
(CMOS/H) ［出力設定時 (DDR1 レジスタ：D17 ∼ D10 ＝ “1”) は無効］
AD08 ∼
AD15
バス幅が 16 bit 外バスモード時に , データ上位入出力 / アドレス中位出
力 (AD08 ∼ AD15) として機能。
P20 ∼ P27
汎用入出力ポート。
外バスモード時 , HACR レジスタの対応するビットが “1” のときに A16
∼ A23 端子として機能。
1∼6
F
(CMOS/H)
A16 ∼ A23
9
7
P30
ALE
10
8
P31
RD
P32
12
10
WRL
P33
13
11
WRH
14
15
12
13
外バスモード時 , HACR レジスタの対応するビットが “1” のときにアド
レス上位出力 (A16 ∼ A23) として機能。
汎用入出力ポート。
F
外バスモード時 , ALE 端子として機能。
(CMOS/H)
外バスモード時 , アドレス取り込み許可信号 (ALE) 端子として機能。
汎用入出力ポート。
F
外バスモード時 , RD 端子として機能。
(CMOS/H)
外バスモード時 , リードストローブ出力 (RD) 端子として機能。
汎用入出力ポート。
外バスモード時 , WRE ビットが “1” のときに WRL 端子として機能。
F
(CMOS/H) 外バスモード時 , 下位側データライトストローブ出力 (WRL) 端子として
機能。
F
(CMOS/H)
汎用入出力ポート。
バス幅が 16 bit 外バスモード時 , EPCR レジスタの WRE ビットが “1” の
ときに WRH 端子として機能。
外バスモード時 , 上位側データライトストローブ出力 (WRH) 端子として
機能。
P34
汎用入出力ポート。
外バスモード時 , EPCR レジスタの HDE ビットが “1” のときに HRQ 端子
F
(CMOS/H) として機能。
HRQ
外バスモード時 , ホールド要求入力 (HRQ) 端子として機能。
P35
汎用入出力ポート。
外バスモード時 , EPCR レジスタの HDE ビットが “1” のときに HAK 端子
F
(CMOS/H) として機能。
HAK
外バスモード時 , ホールドアクノリッジ出力 (HAK) 端子として機能。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
（続く）
DS07–13710–7
7
MB90580C シリーズ
端子番号
QFP ＊ 1 LQFP ＊ 2
16
17
18
14
15
端子名
回路
形式
P36
汎用入出力ポート。
外バスモード時 , EPCR レジスタの RYE ビットが “1” のときに外部レ
F
(CMOS/H) ディ入力 (RDY) 端子として機能。
RDY
外バスモード時 , 外部レディ入力 (RDY) 端子として機能。
P37
汎用入出力ポート。
外バスモード時 , EPCR レジスタの CKE ビットが “1” のときに CLK 端子
F
(CMOS/H) として機能。
CLK
外バスモード時 , マシンサイクルクロック出力 (CLK) 端子として機能。
P40
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD40 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D40 ＝ “0”) は無効］。
16
SIN0
E
(CMOS/H) UART0 のシリアルデータ入力 (SIN0) 端子。
UART0 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外は他の機能による出力を停止させておく必要がありま
す。
P41
19
E
(CMOS/H)
17
SOT0
P42
20
E
(CMOS/H)
18
SCK0
19
SIN1
E
(CMOS/H)
20
SOT1
UART0 のシリアルデータ出力 (SOT0) 端子。
この機能は , UART0 のシリアルデータ出力指定が許可のときに有効に
なります。
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD42 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D42 ＝ “0”) は無効］。
UART0 のシリアルクロック入出力 (SCK0) 端子。
この機能は , UART0 のクロック出力指定が許可のときに有効になりま
す。
E
(CMOS/H) UART1 のシリアルデータ入力 (SIN1) 端子。
UART1 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外は他の機能による出力を停止させておく必要がありま
す。
P44
22
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD41 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D41 ＝ “0”) は無効］。
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD43 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D43 ＝ “0”) は無効］。
P43
21
機 能 説 明
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD44 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D44 ＝ “0”) は無効］。
UART1 のシリアルデータ出力 (SOT1) 端子。
この機能は , UART1 のシリアルデータ出力指定が許可のときに有効に
なります。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
（続く）
8
DS07–13710–7
MB90580C シリーズ
端子番号
QFP ＊ 1 LQFP ＊ 2
端子名
回路
形式
P45
24
E
(CMOS/H)
22
SCK1
25
23
P46
ADTG
26
24
P47
P50
AN0
38
36
SIN3
P51
AN1
39
37
SOT3
P52
AN2
40
38
SCK3
41
39
P53
AN3
P54
AN4
43
41
SIN4
P55
AN5
44
42
SOT4
機 能 説 明
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD45 が “1” に設定されて
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D45 ＝ “0”) は無効］。
UART1 のシリアルクロック入出力 (SCK1) 端子。
この機能は , UART1 のクロック出力指定が許可のときに有効になりま
す。
汎用入出力ポート。
オープンドレイン制御設定レジスタ (ODR4) の OD46 が “1” に設定されて
E
いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
(CMOS/H) レジスタ：D46 ＝ “0”) は無効］。
A/D コンバータの外部トリガ入力 (ADTG) 端子。
汎用入出力ポート。
E
オープンドレイン制御設定レジスタ (ODR4) の OD47 が “1” に設定されて
(CMOS/H) いるとき , オープンドレイン出力ポートとして機能［入力設定時 (DDR4
レジスタ：D47 ＝ “0”) は無効］。
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN0) 端子。
G
UART3 のシリアルデータ入力 (SIN3) 端子です。
(CMOS/H)
UART3 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外は他の機能による出力を停止させておく必要がありま
す。
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN1) 端子。
G
(CMOS/H) UART3 のシリアルデータ出力 (SOT3) 端子。
この機能は , UART3 のシリアルデータ出力指定が許可のときに有効に
なります。
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN2) 端子。
G
(CMOS/H) UART3 のシリアルクロック入出力 (SCK3) 端子。
この機能は , UART3 のクロック出力指定が許可のときに有効になりま
す。
汎用入出力ポート。
G
(CMOS/H) A/D コンバータ動作中のアナログ入力 (AN3) 端子。
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN4) 端子。
G
UART4 のシリアルデータ入力 (SIN4) 端子です。
(CMOS/H)
UART4 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外は他の機能による出力を停止させておく必要がありま
す。
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN5) 端子。
G
(CMOS/H) UART4 のシリアルデータ出力 (SOT4) 端子。
この機能は , UART4 のシリアルデータ出力指定が許可のときに有効に
なります。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
（続く）
DS07–13710–7
9
MB90580C シリーズ
端子番号
QFP ＊ 1 LQFP ＊ 2
端子名
回路
形式
P56
AN6
45
43
SCK4
P57
機 能 説 明
汎用入出力ポート。
A/D コンバータ動作中のアナログ入力 (AN6) 端子。
G
(CMOS/H) UART4 のシリアルクロック出力 (SCK4) 端子。
この機能は , UART4 のクロック出力指定が許可のときに有効になりま
す。
汎用入出力ポート。
G
(CMOS/H) A/D コンバータ動作中のアナログ入力 (AN7) 端子。
46
44
27
25
C
⎯
28
26
P71
F
(CMOS/H)
汎用入出力ポート。
29
27
P72
F
(CMOS/H)
汎用入出力ポート。
P73
汎用入出力ポート。
D/A コントロールレジスタ (DACR) の DAE0 ビットが “1” のとき , D/A 出
H
(CMOS/H) 力端子 (DA00) として機能。
32
30
AN7
DA00
33
31
P74
DA01
47
45
48
46
53
51
54
52
55
53
56
54
57
55
58
56
P80
IRQ0
P81
IRQ1
P82
IRQ2
P83
IRQ3
P84
IRQ4
P85
IRQ5
P86
IRQ6
P87
IRQ7
電圧供給安定化のための , 0.1 μF コンデンサ結合端子
D/A コンバータ出力 0 (DA00) 端子。
汎用入出力ポート。
D/A コントロールレジスタ (DACR) の DAE1 ビットが “1” のとき , D/A 出
H
(CMOS/H) 力端子 (DA01) として機能。
D/A コンバータ出力 1 (DA01) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 0 (IRQ0) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 1 (IRQ1) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 2 (IRQ2) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 3 (IRQ3) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 4 (IRQ4) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 5 (IRQ5) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 6 (IRQ6) 端子。
汎用入出力ポート。
F
(CMOS/H) 外部割込み要求入力 7 (IRQ7) 端子。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
（続く）
10
DS07–13710–7
MB90580C シリーズ
端子番号
QFP ＊ 1 LQFP ＊ 2
端子名
回路
形式
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
(RD60 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D60 ＝ “1”) は
無効］。
P60
59
57
SIN2
D
(CMOS/H) UART2 のシリアルデータ入力 (SIN2) 端子。
UART2 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外は他の機能による出力を停止させておく必要がありま
す。
P61
60
61
D
(CMOS/H)
58
UART2 のシリアルデータ出力 (SOT2) 端子。
この機能は , UART2 のシリアルデータ出力指定が許可のときに有効に
なります。
P62
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
(RD62 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D62 ＝ “1”) は
無効］。
D
(CMOS/H)
59
60
P63
61
P64
PPG の有効時 , PPG1 出力として機能。
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
D
(RD64 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D64 ＝ “1”) は
(CMOS/H) 無効］。
PPG0
64
62
P65
UART2 のシリアルクロック出力 (SCK2) 端子。
この機能は , UART2 のクロック出力指定が許可のときに有効になりま
す。
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
D
(RD63 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D63 ＝ “1”) は
(CMOS/H) 無効］。
PPG1
63
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
(RD61 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D61 ＝ “1”) は
無効］。
SOT2
SCK2
62
機 能 説 明
PPG の有効時 , PPG0 出力として機能。
汎用入出力ポート。
プルアップ抵抗設定レジスタ (RDR6) により , プルアップ抵抗の割当て
D
(RD65 ＝ “1”) ができます［出力設定時 (DDR6 レジスタ：D65 ＝ “1”) は
(CMOS/H) 無効］。
CKOT
CKOT 動作時 , CKOT 出力として機能。
65
63
TX ＊ 3
I
IEBusTM 出力として機能。
66
64
RX ＊ 3
J
(CMOS)
IEBusTM 入力として機能。
汎用入出力ポート。
P90 ∼ P92
67 ∼ 69
65 ∼ 67
TIN0 ∼
TIN2
リロードタイマ 0, 1, 2 用のイベント入力端子。リロードタイマ入力動作
F
時 , これらの入力は継続して使用されるため , これらの端子に対する他
(CMOS/H)
の機能からの出力は , 意図して行わない限り避ける必要があります。
IN0 ∼ IN2
インプットキャプチャ ch0 ∼ 2 トリガ入力。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
＊ 3: MB90587C/CA では , N.C. となります。
（続く）
DS07–13710–7
11
MB90580C シリーズ
（続き）
端子番号
QFP ＊ 1 LQFP ＊ 2
端子名
回路
形式
P93
70
68
TOT0
汎用入出力ポート。
F
リロードタイマ用の出力端子。リロードタイマ 0 用出力の有効時に , こ
(CMOS/H) の機能は適用されます。
IN3
インプットキャプチャ ch3 トリガ入力。
P94, P95
71, 72
69, 70
TOT1,
TOT2
汎用入出力ポート。
リロードタイマ用の出力端子。リロードタイマ 1, 2 用出力の有効時に ,
F
この機能は適用されます。
(CMOS/H)
OUT0,
OUT1
P96
機 能 説 明
アウトプットコンペア ch0, ch1 イベント出力。
汎用入出力ポート。
F
(CMOS/H) PWC タイマ有効時 , PWC 入力として機能。
73
71
74
72
75, 76
73, 74
PA0, PA1
F
汎用入出力ポート。
(CMOS/H)
78
76
PA2
F
汎用入出力ポート。
(CMOS/H)
79
77
X1A
A
発振用端子。1 系統品はオープンにしてください。
80
78
X0A
A
発振用端子。1 系統品は外部でプルダウンの処理をしてください。
34
32
AVCC
⎯
A/D コンバータの電源端子。
37
35
AVSS
⎯
A/D コンバータの電源端子。
35
33
AVRH
⎯
A/D コンバータの外部基準電源端子。
36
34
AVRL
⎯
A/D コンバータの外部基準電源端子。
30
28
DVRH
⎯
D/A コンバータの外部基準電源端子。
31
29
DVSS
⎯
D/A コンバータの電源端子。
49 ∼ 51
47 ∼ 49
MD0 ∼
MD2
C
動作モード指定用入力端子。
VCC または VSS に直結します。
23, 84
21, 82
VCC
⎯
電源 (5 V) 入力端子。
11, 42,
81
9, 40, 79
VSS
⎯
電源 (0 V) 入力端子。
PWC
P97
POT
汎用入出力ポート。
F
(CMOS/H) PWC タイマ有効時 , PWC 出力として機能。
＊ 1: FPT-100P-M06
＊ 2: FPT-100P-M20
12
DS07–13710–7
MB90580C シリーズ
■ 入出力回路形式
分類
A
回 路
備 考
・ 高速用発振帰還抵抗：約 1 MΩ
・ 低速用発振帰還抵抗：約 10 MΩ
X1, X1A
クロック入力
X0, X0A
HARD,SOFT
STANDBY
CONTROL
B
・ プルアップ付きヒステリシス入力
抵抗：約 50 kΩ
C
・ ヒステリシス入力
D
プルアップ抵抗制御
・ 入力プルアップ抵抗制御付き
・ CMOS レベル出力
・ スタンバイ制御付きヒステリシス入力
抵抗：約 50 kΩ
スタンバイ制御信号
（続く）
DS07–13710–7
13
MB90580C シリーズ
分類
回 路
備 考
E
オープンドレイン
制御信号
・ CMOS レベル出力
・ スタンバイ制御付きヒステリシス入力
・ オープンドレイン制御付き
スタンバイ制御信号
F
・ CMOS レベル出力
・ スタンバイ制御付きヒステリシス入力
スタンバイ制御信号
G
・ CMOS レベル出力
・ スタンバイ制御付きヒステリシス入力
・ アナログ入力
アナログ入力
スタンバイ制御信号
（続く）
14
DS07–13710–7
MB90580C シリーズ
（続き）
分類
回 路
備 考
H
・ CMOS レベル出力
・ スタンバイ制御付きヒステリシス入力
・ DA 出力
DA 出力
スタンバイ制御信号
I
・ CMOS レベル出力
J
・ スタンバイ制御付き CMOS 入力
スタンバイ制御信号
DS07–13710–7
15
MB90580C シリーズ
■ デバイスの取扱いについて
1. ラッチアップの防止
CMOS IC では , 次に示すような場合にラッチアップ現象を生じることがあります。
・ 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合。
・ VCC ∼ VSS 間に定格を越える電圧が印加された場合。
・ VCC の電圧より , AVCC の電源が先に供給された場合。
ラッチアップが起きると電源電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては十分に注意して
ください。
また , 同一の理由により , アナログ電源電圧はデジタル電源電圧を超えないように十分に注意してください。
2. 未使用入力端子の処理
使用していない入力端子を開放のままにしておくと誤動作およびラッチアップによる永久破損の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , pull up または pull down などの処置をしてください。また , 使用していない入出力
端子については出力状態にして開放とするか , 入力状態の場合は入力端子と同じ処置をしてください。
3. IEBusTM 未使用時の TX, RX 端子の処理
IEBus を使用しない場合は, TX 端子にはプルダウン抵抗 , RX 端子にはプルダウン / プルアップ抵抗を接続してください。
4. 外部クロック使用時の注意について
外部クロックを使用する際には , X0 端子のみ駆動し , X1 端子はオープンとしてください。
MB90580C シリーズ
X0
X1
オープン
5. 電源端子 (VCC/VSS) の取扱いについて
VCC・VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , デバイス内部で同電位にす
べきもの同士を接続してありますが , 不要輻射の低減・グラウンドレベルの上昇によるストローブ信号の誤動作の防止・総
出力電流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグラウンドに接続してください。
VCC
VSS
VCC
VSS
VSS
VCC
MB90580C
シリーズ
VCC
VSS
VSS
VCC
また, 電流供給源から出来るかぎり低インピーダンスで本デバイスのVCC, VSS に接続するような配慮をお願い致します。
さらに , 本デバイスの近くで , VCC と VSS の間に 0.1 μF 程度のコンデンサをバイパスコンデンサとして接続することを
お勧めいたします。
16
DS07–13710–7
MB90580C シリーズ
6. 水晶発振回路について
X0, X1 端子の近辺のノイズは本デバイスの誤動作のもととなります。X0 と X1 および水晶発振子 ( あるいはセラミック
発振子 ) さらにグラウンドへのバイパスコンデンサは出来るかぎり近くになるようにまた , その配線においては他の配線
と出来る限り交差しないようにプリント板を設計してください。
また , X0, X1 端子の回りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できますので , 強く
お勧めいたします。
7. A/D コンバータの電源・アナログ入力の投入順序について
A/D コンバータの電源 (AVCC, AVSS, AVRH, AVRL) 及びアナログ入力 (AN0 ∼ AN7) の印加は , 必ずデジタル電源 (VCC) の
投入後に行ってください。
また , 電源切断時は , A/D コンバータの電源及びアナログ入力の切断の後で , デジタル電源の切断を行ってください。そ
の際 , AVRH は AVCC を越えないように投入・切断を行ってください。( アナログ電源とデジタル電源を同時に投入 , 切断す
ることは問題ありません )
8. A/D コンバータの電源端子処理について
A/Dコンバータを使用しない場合においても, AVCC ＝VCC, AVSS ＝AVRH＝AVRL＝VSS となるように接続してください。
9. D/A コンバータの電源端子の処理
D/A コンバータを使用しない場合は , DVRH ＝ VSS, DVSS ＝ VSS となるように接続してください。
10.N.C. 端子の処理について
N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。
11.電源投入時の注意
内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は 50 μs (0.2 V ∼ 2.7 V の間 ) 以上
を確保してください。
12.サブクロック使用時の注意について。
サブクロックを使用しない場合は 1 系統品をご使用ください。2 系統品は必ず X0A , X1A 端子に 32 kHZ 以下の発振器を
接続してください。
また , 1 系統品は , X0A 端子にプルダウンの処理をし , X1A 端子はオープンにしてください。
DS07–13710–7
17
MB90580C シリーズ
13.ポート 0, 1 からの出力が不定になる場合
電源立ち上げ後 , パワーオンリセット中にポート 0, 1 からの出力が不定になります。タイミングは , 以下のようになりま
すので , ご注意ください。
発振安定待ち時間＊ 2
パワーオン
リセット中＊ 1
VCC ( 電源端子 )
PONR ( パワーオンリセット ) 信号
RST ( 外部非同期リセット ) 信号
RST ( 内部リセット ) 信号
発振クロック信号
KA ( 内部動作クロック A) 信号
KB ( 内部動作クロック B) 信号
PORT ( ポート出力 ) 信号
出力不定期間
＊ 1：パワーオンリセット中 原発振× 217 期間 ( 原発振 16 MHz 時 8.192 ms)
＊ 2：発振安定待ち時間 原発振× 218 期間 ( 原発振 16 MHz 時 16.384 ms)
14.初期化について
デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待す
る場合は電源の再投入を行ってください。
15.スタンバイからの復帰について
スタンバイ状態時に電源電圧がスタンバイ RAM 保持電圧以下に低下した場合 , スタンバイからの復帰が出来なくなる
場合があります。この場合 , 外部リセット端子よりリセットを印加することにより復帰させてください。
16.
「DIV A, Ri」, 「DIVW A, RWi」命令の使用上の注意
符号付乗除算命令「DIV A, Ri」
「DIVW
,
A, RWi」命令は , 対応するバンクレジスタ (DTB, ADB, USB, SSB) の値を “00h” に
設定し , 使用してください。
対応するバンクレジスタ (DTB, ADB, USB, SSB) の値を “00h” 以外に設定した場合 , 命令実行結果により得られる余り
は , 命令オペランドのレジスタに格納されません。
17.REALOS の使用上の注意
REALOS を使用する場合 , 拡張インテリジェント I/O サービス (EJ2OS) は使用できません。
18.PLL クロッククロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振が外れたり，あるいはクロック入力が停止した場合，本マイコン
は PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の動作です。
18
DS07–13710–7
MB90580C シリーズ
■ ブロックダイヤグラム
X0, X1
X0A, X1A
RST
HST
クロック
制御回路
6
P00 ~ P07/
AD00 ~ AD07
8
P10 ~ P17/
AD08 ~ AD15
8
P20 ~ P27/
A16 ~ A23
8
CPU F2MC16LX
シリーズコア
RAM
割込みコントローラ
ROM
CMOS I/O ポート A
CMOS I/O ポート 0
入出力タイマ
F2MC-16LX バス
P31/RD
P32/WRL
P33/WRH
P34/HRQ
P35/HAK
通信プリスケーラ
× 2 ch
16 bit リロード
タイマ× 3 ch
2
3
CMOS I/O ポート 4
3
AVCC
AVRH, AVRL
AVSS
ノイズフィルタ
P96/PWC
PWC タイマ
16 bit × 1 ch
P97/POT
UART
× 2 ch
UART × 1 ch
8 / 16 PPG × 1 ch
2
2
P63, P64/
PPG1, PPG0
3
SIN2, SOT2,
SCK2/
P60 ~ P62
P80 ~ P87/
IRQ0 ~ IRQ7
P71, P72
クロックモニタ
8
P65/CKOT
CMOS I/O ポート 6
A/D コンバータ
(8/10 ビット )
外部割込み
8
3
CMOS I/O ポート 8
通信プリスケーラ
× 2 ch
8
2
CMOS I/O ポート 7
2
P53/AN3, P57/AN7
SIN4, SOT4, SCK4/
P54 ∼ P56/
AN4 ∼ AN6
TX
RX
P94, P95/
TOT1, TOT2/
OUT0, OUT1
通信プリスケーラ× 1 ch
ADTG / P46
SIN3, SOT3, SCK3/
P50 ∼ P52/
AN0 ∼ AN2
P93/
TOT0/
IN3
CMOS I/O ポート 9
P47
SIN0, SOT0, SCK0/
P40 ∼ P42
SIN1, SOT1, SCK1/
P43 ∼ P45
P90 ∼ P92/
TIN0 ∼ TIN2/
IN0 ∼ IN2
16 bit OCU × 2 ch
CMOS I/O ポート 3
P37/CLK
3
16 bit フリーランタイマ
CMOS I/O ポート 2
P36/RDY
PA0 ∼ PA2
16 bit ICU × 4 ch
CMOS I/O ポート 1
P30/ALE
3
D/A コンバータ
(8 bit) × 2 ch
2
3
UART
× 2 ch
CMOS I/O ポート 5
∗
IEBusTM コントローラ
P73, P74
/DA00, DA01
DVRH
DVSS
評価用デバイス (MB90V580B)
内蔵 ROM はありません。
内蔵 RAM は 6 Kbyte です。
内蔵リソースは共通です。
パッケージは , PGA-256C-A02 です。
その他の端子
MD2 ∼ MD0
C, VCC, VSS
DS07–13710–7
P00 ∼ 07 (8 ch) ：入力プルアップ抵抗として使用可能なレジスタ付
P10 ∼ 17 (8 ch) ：入力プルアップ抵抗として使用可能なレジスタ付
P60 ∼ 65 (6 ch) ：入力プルアップ抵抗として使用可能なレジスタ付
P40 ∼ 47 (8 ch) ：オープンドレインとして使用可能なレジスタ付
＊：MB90587C/CA では , IEBusTM コントローラはありません。TX, RX は , N.C. になります。
19
MB90580C シリーズ
■ メモリマップ
FFFFFFH
ROM 領域
ROM 領域
ROM 領域
(FF バンクの
イメージ )
ROM 領域
(FF バンクの
イメージ )
アドレス #1
FC0000H
010000 H
アドレス #2
：内部
004000 H
002000 H
：外部
アドレス #3
RAM
RAM
レジスタ
RAM レジスタ
レジスタ
：アクセスなし
000100 H
0000C0H
周 辺
周 辺
周 辺
シングルチップ
ミラー機能あり
内 ROM 外バス
ミラー機能あり
外 ROM 外バス
000000 H
品種
アドレス #1
アドレス #2
アドレス #3
MB90583C/CA
FE0000H
004000H
001900H
MB90F583C/CA
FE0000H
004000H
001900H
MB90F584C/CA
FC0000H
004000H
001900H
MB90587C/CA
FF0000H
004000H
001100H
MB90V580B
(FE0000H)
004000H
001900H
（注意事項）00 バンクの上位に FF バンクの ROM がイメージで見えるようになっていますが , これは C コンパイラのス
モールモデルを有効に生かすためです。下位 16 ビットは同じになるようにしてありますので , ポインタの宣
言において far 指定をしなくとも ROM 内のテーブルを参照することができます。
例えば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになりま
す。ここで , FF バンクの ROM 領域は , 48 K バイトを越しますので , 00 バンクのイメージにすべての領域を
見せることができません。したがって , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメー
ジに見えますので , ROM データテーブルは FF4000H ∼ FFFFFFH の領域に格納することを推奨いたします。
20
DS07–13710–7
MB90580C シリーズ
■ F2MC-16LX CPU プログラミングモデル
・専用レジスタ
AH
：アキュームレータ (A)
演算結果の格納などに使用される , 16 ビット × 2 本のレジスタ
です。
連続して 32 ビットレジスタとしても , 使用可能です。
：ユーザスタックポインタ (USP)
ユーザスタックアドレスを示す , 16 ビットのポインタです。
AL
USP
：システムスタックポインタ (SSP)
システムスタックアドレスの状態を示す , 16 ビットのポインタ
です。
SSP
PS
：プロセッサステータス (PS)
システムの状態を示す , 16 ビットのレジスタです。
PC
：プログラムカウンタ (PC)
現在の命令格納位置を示す , 16 ビットのレジスタです。
DPR
：ダイレクトページレジスタ (DPR)
短縮直接アドレッシング時のオペランドアドレスのビット 8 ∼
ビット 15 を指定します。8 ビットのレジスタです。
PCB
：プログラムバンクレジスタ (PCB)
プログラム空間を示す , 8 ビットのレジスタです。
DTB
：データバンクレジスタ (DTB)
データ空間を示す , 8 ビットのレジスタです。
USB
：ユーザスタックバンクレジスタ (USB)
ユーザスタック空間を示す , 8 ビットのレジスタです。
SSB
：システムスタックバンクレジスタ (SSB)
システムスタック空間を示す , 8 ビットのレジスタです。
ADB
：アディショナルデータバンクレジスタ (ADB)
アディショナル空間を示す , 8 ビットのレジスタです。
8 bit
16 bit
32 bit
DS07–13710–7
21
MB90580C シリーズ
・汎用レジスタ
最大 32 バンク
R7
R6
RW7
R5
R4
RW6
R3
R2
RW5
R1
R0
RW4
RL3
RL2
RW3
RL1
RW2
RW1
RL0
RW0
000180H + (RP × 10H)
16 bit
・プロセッサステータス (PS)
ILM
RP
CCR
bit 15 bit 14 bit 13 bit 12 bit 11 bit 10 bit 9 bit 8 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0
PS
初期値
ILM2 ILM1 ILM0
0
0
0
B4
B3
B2
B1
B0
⎯
I
S
T
N
Z
V
C
0
0
0
0
0
⎯
0
1
X
X
X
X
X
⎯ ：未使用
X ：不定
22
DS07–13710–7
MB90580C シリーズ
■ I/O マップ
アドレス
レジスタ
略称
アクセス
リソース
初期値
00H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
01H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
02H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
03H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
04H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
05H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
1 1 1 1 1 1 1 1B
06H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
− −XXXXXXB
07H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
− − − XXXX−B
08H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXXB
09H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
XXXXXXXXB
0AH
ポート A データレジスタ
PDRA
R/W
ポート A
− − − − − XXXB
0BH ∼ 0FH
( 使用禁止 )
10H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
11H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
12H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
13H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
14H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
0 0 0 0 0 0 0 0B
15H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
0 0 0 0 0 0 0 0B
16H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
− − 0 0 0 0 0 0B
17H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
−−−0000−B
18H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
0 0 0 0 0 0 0 0B
19H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
0 0 0 0 0 0 0 0B
1AH
ポート A 方向レジスタ
DDRA
R/W
ポート A
− − − − − 0 0 0B
1BH
ポート 4 出力端子レジスタ
ODR4
R/W
ポート 4
00000000
1CH
ポート 5 アナログ入力許可レジスタ
ADER
R/W
ポート 5, A/D
1 1 1 1 1 1 1 1B
1DH ∼ 1FH
( 使用禁止 )
20H
シリアルモードレジスタ 0
SMR0
R/W
0 0 0 0 0 0 0 0B
21H
シリアルコントロールレジスタ 0
SCR0
R/W
0 0 0 0 0 1 0 0B
22H
シリアルインプットレジスタ 0/
シリアルアウトプットレジスタ 0
SIDR0/
SODR0
R/W
23H
シリアルステータスレジスタ 0
SSR0
R/W
0 0 0 0 1 − 0 0B
24H
シリアルモードレジスタ 1
SMR1
R/W
0 0 0 0 0 0 0 0B
25H
シリアルコントロールレジスタ 1
SCR1
R/W
0 0 0 0 0 1 0 0B
26H
シリアルインプットレジスタ 1/
シリアルアウトプットレジスタ 1
SIDR1/
SODR1
R/W
27H
シリアルステータスレジスタ 1
SSR1
R/W
0 0 0 0 1 − 0 0B
28H
シリアルモードレジスタ 2
SMR2
R/W
0 0 0 0 0 0 0 0B
29H
シリアルコントロールレジスタ 2
SCR2
R/W
2AH
シリアルインプットレジスタ 2/
シリアルアウトプットレジスタ 2
2BH
シリアルステータスレジスタ 2
SIDR2/
SODR2
R/W
SSR2
R/W
UART0
UART1
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 1 0 0B
UART2
XXXXXXXXB
0 0 0 0 1 − 0 0B
（続く）
DS07–13710–7
23
MB90580C シリーズ
アドレス
2CH
レジスタ
クロック分周コントロールレジスタ 0
2DH
2EH
アクセス
リソース
初期値
CDCR0
R/W
通信プリスケーラ 0 0 − − − 1 1 1 1B
R/W
通信プリスケーラ 1 0 − − − 1 1 1 1B
0 0 0 0 0 0 0 0B
( 使用禁止 )
クロック分周コントロールレジスタ 1
2FH
CDCR1
( 使用禁止 )
30H
割込み /DTP 許可レジスタ
ENIR
R/W
31H
割込み /DTP 要因レジスタ
EIRR
R/W
32H
要求レベル設定レジスタ下位
33H
要求レベル設定レジスタ上位
34H
クロック分周コントロールレジスタ 2
35H
XXXXXXXXB
DTP/ 外部割込み
0 0 0 0 0 0 0 0B
ELVR
R/W
CDCR2
R/W
通信プリスケーラ 2 0 − − − 1 1 1 1B
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
( 使用禁止 )
36H
コントロールステータスレジスタ下位
ADCS1
R/W
37H
コントロールステータスレジスタ上位
ADCS2
R/W
38H
データレジスタ下位
ADCR1
R
39H
データレジスタ上位
ADCR2
R or W
0 0 0 0 1 − XXB
3AH
D/A コンバータデータレジスタ 0
DAT0
R/W
0 0 0 0 0 0 0 0B
3BH
D/A コンバータデータレジスタ 1
DAT1
R/W
0 0 0 0 0 0 0 0B
A/D コンバータ
XXXXXXXXB
0 0 0 0 0 0 0 0B
D/A コンバータ
− − − − − − − 0B
3CH
D/A コントロールレジスタ 0
DACR0
R/W
3DH
D/A コントロールレジスタ 1
DACR1
R/W
− − − − − − − 0B
3EH
クロック出力許可レジスタ
CLKR
R/W
クロックモニタ機能 − − − − 0 0 0 0B
3FH
( 使用禁止 )
40H
リロードレジスタ L (ch.0)
PRLL0
R/W
XXXXXXXXB
41H
リロードレジスタ H (ch.0)
PRLH0
R/W
XXXXXXXXB
42H
リロードレジスタ L (ch.1)
PRLL1
R/W
43H
リロードレジスタ H (ch.1)
PRLH1
R/W
44H
PPG0 動作モード制御レジスタ
PPGC0
R/W
0 X 0 0 0 X X 1B
45H
PPG1 動作モード制御レジスタ
PPGC1
R/W
0 X 0 0 0 0 0 1B
46H
PPG0, 1 出力制御レジスタ
PPGOE
R/W
0 0 0 0 0 0 0 0B
47H
24
略称
XXXXXXXXB
8/16 bit
PPG0/1
XXXXXXXXB
( 使用禁止 )
48H
タイマコントロールステータスレジスタ下位
49H
タイマコントロールステータスレジスタ上位
4AH
16 ビットタイマレジスタ下位 /
16 ビットリロードレジスタ下位
4BH
16 ビットタイマレジスタ上位 /
16 ビットリロードレジスタ上位
4CH
タイマコントロールステータスレジスタ下位
4DH
タイマコントロールステータスレジスタ上位
4EH
16 ビットタイマレジスタ下位 /
16 ビットリロードレジスタ下位
4FH
16 ビットタイマレジスタ上位 /
16 ビットリロードレジスタ上位
50H
タイマコントロールステータスレジスタ下位
51H
タイマコントロールステータスレジスタ上位
TMCSR0
0 0 0 0 0 0 0 0B
R/W
− − − − 0 0 0 0B
16 bit
TMR0/
TMRLR0
R/W
TMCSR1
R/W
リロードタイマ 0
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
− − − − 0 0 0 0B
16 bit
TMR1/
TMRLR1
R/W
TMCSR2
R/W
リロードタイマ 1
XXXXXXXXB
XXXXXXXXB
16 bit
0 0 0 0 0 0 0 0B
リロードタイマ 2
− − − − 0 0 0 0B
（続く）
DS07–13710–7
MB90580C シリーズ
アドレス
レジスタ
52H
16 ビットタイマレジスタ下位 /
16 ビットリロードレジスタ下位
53H
16 ビットタイマレジスタ上位 /
16 ビットリロードレジスタ上位
54H
PWC コントロールステータスレジスタ下位
55H
PWC コントロールステータスレジスタ上位
56H
PWC データバッファレジスタ下位
57H
PWC データバッファレジスタ上位
58H
分周比コントロールレジスタ
59H
略称
アクセス
TMR2/
TMRLR2
R/W
PWCSR
R/W or R
リソース
初期値
16 bit
XXXXXXXXB
リロードタイマ 2
XXXXXXXXB
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
16 bit
PWC タイマ
XXXXXXXXB
PWCR
R/W
DIVR
R/W
− − − − − − 0 0B
OCCP0
R/W
アウトプットコンペア XXXXXXXXB
(ch.0)
XXXXXXXXB
OCCP1
R/W
アウトプットコンペア XXXXXXXXB
(ch.1)
XXXXXXXXB
XXXXXXXXB
( 使用禁止 )
5AH
コンペアレジスタ下位
5BH
コンペアレジスタ上位
5CH
コンペアレジスタ下位
5DH
コンペアレジスタ上位
5EH
コンペアコントロールステータスレジスタ 0
OCS0
R/W
アウトプットコンペア
0 0 0 0 − − 0 0B
(ch.0)
5FH
コンペアコントロールステータスレジスタ 1
OCS1
R/W
アウトプットコンペア
− − − 0 0 0 0 0B
(ch.1)
60H
インプットキャプチャレジスタ下位
61H
IPCP0
R
インプットキャプチャレジスタ上位
インプットキャプチャ XXXXXXXXB
(ch.0)
XXXXXXXXB
62H
インプットキャプチャレジスタ下位
63H
IPCP1
R
インプットキャプチャレジスタ上位
インプットキャプチャ XXXXXXXXB
(ch.1)
XXXXXXXXB
64H
インプットキャプチャレジスタ下位
65H
IPCP2
R
インプットキャプチャレジスタ上位
インプットキャプチャ XXXXXXXXB
(ch.2)
XXXXXXXXB
66H
インプットキャプチャレジスタ下位
67H
IPCP3
R
インプットキャプチャレジスタ上位
インプットキャプチャ XXXXXXXXB
(ch.3)
XXXXXXXXB
68H
インプットキャプチャコントロール
ステータスレジスタ 01
ICS01
R/W
インプットキャプチャ
0 0 0 0 0 0 0 0B
(ch.0, ch.1)
R/W
インプットキャプチャ
0 0 0 0 0 0 0 0B
(ch.2, ch.3)
0 0 0 0 0 0 0 0B
69H
6AH
( 使用禁止 )
インプットキャプチャコントロール
ステータスレジスタ 23
ICS23
6BH
( 使用禁止 )
6CH
タイマデータレジスタ下位
TCDTL
R/W
6DH
タイマデータレジスタ上位
TCDTH
R/W
6EH
タイマコントロールステータスレジスタ
TCCS
R/W
6FH
ROM ミラー機能選択レジスタ
ROMM
W
70H
自局アドレス設定レジスタ L
MAWL
R/W
XXXXXXXXB
71H
自局アドレス設定レジスタ H
MAWH
R/W
XXXXXXXXB
72H
スレーブアドレス設定レジスタ L
SAWL
R/W
IEBusTM
XXXXXXXXB
73H
スレーブアドレス設定レジスタ H
SAWH
R/W
コントローラ
XXXXXXXXB
74H
電文長ビット設定レジスタ
DEWR
R/W
0 0 0 0 0 0 0 0B
75H
同報コントロールビット設定レジスタ
DCWR
R/W
0 0 0 0 0 0 0 0B
フリーランタイマ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
ROM ミラー機能
− − − − − − − 1B
（続く）
DS07–13710–7
25
MB90580C シリーズ
アドレス
レジスタ
略称
アクセス
リソース
初期値
76H
コマンドレジスタ L
CMRL
R/W
1 1 0 0 0 0 0 0B
77H
コマンドレジスタ H
CMRH
R/W
0 0 0 0 0 0 0 XB
78H
ステータスレジスタ L
STRL
R
0 0 1 1 XXXXB
79H
ステータスレジスタ H
STRH
R/W or R
0 0 XX 0 0 0 0B
7AH
ロックリードレジスタ L
LRRL
R
7BH
ロックリードレジスタ H
LRRH
R/W or R
7CH
マスタアドレスリードレジスタ L
MARL
R
7DH
マスタアドレスリードレジスタ H
MARH
R
1 1 1 1 XXXXB
7EH
電文長ビットリードレジスタ
DERR
R
XXXXXXXXB
7FH
同報コントロールビットリードレジスタ
DCRR
R
0 0 0 XXXXXB
80H
ライトデータバッファ
WDB
W
XXXXXXXXB
81H
リードデータバッファ
RDB
R
XXXXXXXXB
82H
シリアルモードレジスタ 3
SMR3
R/W
0 0 0 0 0 0 0 0B
83H
シリアルコントロールレジスタ 3
SCR3
R/W
XXXXXXXXB
IEBus
TM
コントローラ
1 1 1 0 XXXXB
XXXXXXXXB
0 0 0 0 0 1 0 0B
UART3
SIDR3/
SODR3
R/W
シリアルステータスレジスタ 3
SSR3
R/W
86H
PWC ノイズフィルタレジスタ
RNCR
R/W
PWC noisefilter
− − − − − 0 0 0B
87H
クロック分周コントロールレジスタ 3
CDCR3
R/W
通信プリスケーラ 3
0 − − − 1 1 1 1B
88H
シリアルモードレジスタ 4
SMR4
R/W
0 0 0 0 0 0 0 0B
89H
シリアルコントロールレジスタ 4
SCR4
R/W
0 0 0 0 0 1 0 0B
8AH
シリアルインプットレジスタ 4/
シリアルアウトプットレジスタ 4
SIDR4/
SODR4
R/W
8BH
シリアルステータスレジスタ 4
SSR4
R/W
8CH
ポート 0 入力プルアップ抵抗設定レジスタ
RDR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
8DH
ポート 1 入力プルアップ抵抗設定レジスタ
RDR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
8EH
ポート 6 入力プルアップ抵抗設定レジスタ
RDR6
R/W
ポート 6
− − 0 0 0 0 0 0B
8FH
クロック分周コントロールレジスタ 4
CDCR4
R/W
通信プリスケーラ 4
0 − − − 1 1 1 1B
84H
シリアルインプットレジスタ 3/
シリアルアウトプットレジスタ 3
85H
90H ∼ 9DH
XXXXXXXXB
0 0 0 0 1 − 0 0B
UART4
XXXXXXXXB
0 0 0 0 1 − 0 0B
( 使用禁止 )
9EH
プログラムアドレス検出
コントロール / ステータスレジスタ
PACSR
R/W
アドレス一致検出機能
0 0 0 0 0 0 0 0B
9FH
遅延割込み要因発生 / 取消レジスタ
DIRR
R/W
遅延割込
発生モジュール
− − − − − − − 0B
A0H
低消費電力モード制御レジスタ
LPMCR
R/W or W
クロック選択レジスタ
CKSCR
A1H
A2H ∼
A4H
R/W or R
低消費電力制御回路
0 0 0 1 1 0 0 −B
1 1 1 1 1 1 0 0B
( 使用禁止 )
A5H
自動レディ機能選択レジスタ
ARSR
W
A6H
外部アドレス出力制御レジスタ
HACR
W
A7H
バス制御信号選択レジスタ
ECSR
W
0 0 1 1 − − 0 0B
外部バス端子制御回路
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 −B
（続く）
26
DS07–13710–7
MB90580C シリーズ
（続き）
アドレス
レジスタ
略称
アクセス
リソース
初期値
A8H
ウォッチドッグ制御レジスタ
WDTC
R or W
A9H
タイムベースタイマ制御レジスタ
TBTC
R/W, W
タイムベースタイマ
1 − − 0 0 1 0 0B
AAH
時計タイマ制御レジスタ
WTC
R/W or R
時計タイマ
1 X 0 0 0 0 0 0B
フラッシュ
インタフェース
0 0 0 X 0 0 0 0B
ABH ∼
ADH
ウォッチドッグタイマ XXXXX 1 1 1B
( 使用禁止 )
R/W or R
or W
フラッシュメモリコントロール
ステータスレジスタ
FMCS
B0H
割込み制御レジスタ 00
ICR00
R/W
0 0 0 0 0 1 1 1B
B1H
割込み制御レジスタ 01
ICR01
R/W
0 0 0 0 0 1 1 1B
B2H
割込み制御レジスタ 02
ICR02
R/W
0 0 0 0 0 1 1 1B
B3H
割込み制御レジスタ 03
ICR03
R/W
0 0 0 0 0 1 1 1B
B4H
割込み制御レジスタ 04
ICR04
R/W
0 0 0 0 0 1 1 1B
B5H
割込み制御レジスタ 05
ICR05
R/W
0 0 0 0 0 1 1 1B
B6H
割込み制御レジスタ 06
ICR06
R/W
0 0 0 0 0 1 1 1B
B7H
割込み制御レジスタ 07
ICR07
R/W
B8H
割込み制御レジスタ 08
ICR08
R/W
B9H
割込み制御レジスタ 09
ICR09
R/W
0 0 0 0 0 1 1 1B
BAH
割込み制御レジスタ 10
ICR10
R/W
0 0 0 0 0 1 1 1B
BBH
割込み制御レジスタ 11
ICR11
R/W
0 0 0 0 0 1 1 1B
BCH
割込み制御レジスタ 12
ICR12
R/W
0 0 0 0 0 1 1 1B
BDH
割込み制御レジスタ 13
ICR13
R/W
0 0 0 0 0 1 1 1B
BEH
割込み制御レジスタ 14
ICR14
R/W
0 0 0 0 0 1 1 1B
BFH
割込み制御レジスタ 15
ICR15
R/W
0 0 0 0 0 1 1 1B
AEH
AFH
( 使用禁止 )
C0H ∼ FFH
( 外部領域 )
100H ∼ #H
(RAM 領域 )
#H ∼
1FEFH
( 予約領域 )
XXXXXXXXB
R/W
XXXXXXXXB
プログラムアドレス検出レジスタ 0 ( 下位 )
1FF1H
プログラムアドレス検出レジスタ 0 ( 中位 )
1FF2H
プログラムアドレス検出レジスタ 0 ( 上位 )
R/W
1FF3H
プログラムアドレス検出レジスタ 1 ( 下位 )
R/W
1FF4H
プログラムアドレス検出レジスタ 1 ( 中位 )
1FF5H
プログラムアドレス検出レジスタ 1 ( 上位 )
1FF6H ∼
1FFFH
PADR1
0 0 0 0 0 1 1 1B
R/W
1FF0H
PADR0
0 0 0 0 0 1 1 1B
割込みコントローラ
アドレス一致
検出機能
XXXXXXXXB
XXXXXXXXB
R/W
XXXXXXXXB
R/W
XXXXXXXXB
( 予約領域 )
・ 初期値について→ “0”：初期値 “0” / “1”：初期値 “1” / “X”：初期値不定 / “−”：初期値不定 ( なし ) 。
・ 00FFH 以下のアドレスは予約領域です。外バスアクセス信号は出ません。
・ RAM 領域と予約領域の境界 #H は品種毎に変わります。
（注意事項）書込み可能なビットに関しては , リセットにより初期化される値が初期値として記述されています。読出し
時の値ではありませんので注意してください。
また , LPMCR/CKSCR/WDTC では , リセットの種類により , 初期化される場合と , 初期化されない場合があり
ますが , 初期化される場合の初期値が記述されています。
DS07–13710–7
27
MB90580C シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込みベクタ
割込み制御レジスタ
EI2OS
クリア
番号
アドレス
番号
アドレス
×
#08
FFFFDCH
⎯
⎯
INT9 命令
×
#09
FFFFD8H
⎯
⎯
例外
×
#10
FFFFD4H
⎯
⎯
A/D コンバータ
○
#11
FFFFD0H
FFFFCCH
0000B0H
×
#12
ICR00
タイムベースタイマ
DTP0 ( 外部割込み #0) /UART3 受信完了
○
#13
FFFFC8H
FFFFC4H
0000B1H
○
#14
ICR01
DTP1 ( 外部割込み #1) /UART4 受信完了
DTP2 ( 外部割込み #2) /UART3 送信完了
○
#15
FFFFC0H
FFFFBCH
0000B2H
○
#16
ICR02
DTP3 ( 外部割込み #3) /UART4 送信完了
DTP4 ∼ 7 ( 外部割込み #4 ∼ #7)
○
#17
FFFFB8H
アウトプットコンペア (ch.1) 一致
( 入出力タイマ )
#18
FFFFB4H
ICR03
0000B3H
○
UART2 受信完了
○
#19
FFFFB0H
FFFFACH
0000B4H
○
#20
ICR04
UART1 受信完了
インプットキャプチャ (ch.3) 取込み
( 入出力タイマ )
○
#21
FFFFA8H
ICR05
0000B5H
インプットキャプチャ (ch.2) 取込み
( 入出力タイマ )
○
#22
FFFFA4H
インプットキャプチャ (ch.1) 取込み
( 入出力タイマ )
○
#23
FFFFA0H
ICR06
0000B6H
インプットキャプチャ (ch.0) 取込み
( 入出力タイマ )
○
#24
FFFF9CH
8/16 bit PPG0 カウンタ・ボロー
×
#25
FFFF98H
FFFF94H
0000B7H
○
#26
ICR07
16 bit リロードタイマ 2 ∼ 0
時計プリスケーラ
×
#27
FFFF90H
アウトプットコンペア (ch.0) 一致
( 入出力タイマ )
#28
FFFF8CH
ICR08
0000B8H
○
UART2 送信完了
○
#29
FFFF88H
FFFF84H
0000B9H
○
#30
ICR09
PWC タイマ測定完了 / オーバフロー
UART1 送信完了
○
#31
FFFF80H
16 bit フリーランタイマ ( 入出力タイマ )
オーバフロー
#32
FFFF7CH
ICR10
0000BAH
○
UART0 送信完了
○
#33
FFFF78H
FFFF74H
0000BBH
×
#34
ICR11
8/16 bit PPG1 カウンタ・ボロー
IEBusTM 受信完了
◎
#35
FFFF70H
ICR12
0000BCH
送信開始
◎
#37
FFFF68H
ICR13
0000BDH
UART0 受信完了
◎
#39
FFFF60H
ICR14
0000BEH
フラッシュメモリステータス
×
#41
FFFF58H
FFFF54H
0000BFH
×
#42
ICR15
遅延割込み
割込み要因
リセット
IEBus
TM
優先度
高い
低い
◎：EI OS 割込みクリア信号にて割込み要求フラグはクリアされます。ストップ要求あり。
○：EI2OS 割込みクリア信号にて割込み要求フラグはクリアされます。
×：EI2OS 割込みクリア信号にて割込み要求フラグはクリアされません。
2
28
DS07–13710–7
MB90580C シリーズ
■ 周辺リソース
1. I/O ポート
(1) I/O ポートの概要
制御出力として使用している場合にデータレジスタを読出した時は , 方向レジスタの値に関係なく , 制御出力として出
力しているものが, 読出されます。入力設定から出力設定に変更する場合, 予めデータレジスタに出力データを設定すると
きに , リードモディファイライト系の命令 ( ビットセット等の命令 ) を使用しますと , リードしてくるデータは端子より
の入力データであり , データレジスタのラッチの値ではありませんので , 注意が必要です。
ポート 0 ∼ 4, 6 ∼ A は , 入出力ポートで方向レジスタの値が “0” のとき入力 , “1” のとき出力になります。
MB90580C シリーズでは , ポート 0 ∼ 3 は外部バス端子と共用になっています。したがって , 外部バスモードで使用する
際はこれらのポートは使用が制限されます。
ポート 2, 3 については機能選択により , 外部バスモード時においてもポートとして使用できるビットがあります。
(2) レジスタ一覧
・ポート 0 データレジスタ (PDR0)
bit 15 ………… 8
アドレス ：000000H
(PDR1)
アクセス
初期値
・ポート 1 データレジスタ (PDR1)
bit
アドレス ：000001H
アクセス
初期値
アクセス
初期値
アクセス
初期値
1
0
P07
P06
P05
P04
P03
P02
P01
P00
11
10
9
8
7 ………… 0
P17
P16
P15
P14
P13
P12
P11
P10
(PDR0)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
7
6
5
4
3
2
1
0
P27
P26
P25
P24
P23
P22
P21
P20
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
15
14
13
12
11
10
9
8
7 ………… 0
P37
P36
P35
P34
P33
P32
P31
P30
(PDR2)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
アクセス
初期値
アドレス ：000005H
2
12
(PDR5)
・ポート 5 データレジスタ (PDR5)
bit
3
13
・ポート 4 データレジスタ (PDR4)
bit 15 ………… 8
アドレス ：000004H
4
14
アクセス
初期値
アドレス ：000003H
5
15
(PDR3)
・ポート 3 データレジスタ (PDR3)
bit
6
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・ポート 2 データレジスタ (PDR2)
bit 15 ………… 8
アドレス ：000002H
7
7
6
5
4
3
2
1
0
P47
P46
P45
P44
P43
P42
P41
P40
(R/W) (RW) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
15
14
13
12
11
10
9
8
7 ………… 0
P57
P56
P55
P54
P53
P52
P51
P50
(PDR4)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
（続く）
DS07–13710–7
29
MB90580C シリーズ
・ポート 6 データレジスタ (PDR6)
bit 15 ………… 8
アドレス ：000006H
(PDR7)
アクセス
初期値
・ポート 7 データレジスタ (PDR7)
bit
アドレス ：000007H
アクセス
初期値
アクセス
初期値
1
0
P65
P64
P63
P62
P61
P60
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
10
9
8
7 ………… 0
⎯
⎯
⎯
P74
P73
P72
P71
⎯
(PDR6)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(⎯)
(⎯)
7
6
5
4
3
2
1
0
P87
P86
P85
P84
P83
P82
P81
P80
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
15
14
13
12
11
10
9
8
7 ………… 0
P97
P96
P95
P94
P93
P92
P91
P90
(PDR8)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
アクセス
初期値
bit 15 ………… 8
アドレス ：000010H
2
11
( 使用禁止 )
・ポート 0 方向レジスタ (DDR0)
3
12
・ポート A データレジスタ (PDRA)
bit 15 ………… 8
アドレス ：00000AH
⎯
(⎯)
(⎯)
4
13
(PDR9)
アドレス ：000009H
⎯
(⎯)
(⎯)
5
14
アクセス
初期値
・ポート 9 データレジスタ (PDR9)
bit
6
15
・ポート 8 データレジスタ (PDR8)
bit 15 ………… 8
アドレス ：000008H
7
(DDR1)
アクセス
初期値
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
PA2
PA1
PA0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
7
6
5
4
3
2
1
0
D07
D06
D05
D04
D03
D02
D01
D00
(R/W) (R/W) (R/W)
(X)
(X)
(X)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 1 方向レジスタ (DDR1)
bit
アドレス ：000011H
アクセス
初期値
・ポート 2 方向レジスタ (DDR2)
15
14
13
12
11
10
9
8
7 ………… 0
D17
D16
D15
D14
D13
D12
D11
D10
(DDR0)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
bit 15 ………… 8
アドレス ：000012H
(DDR3)
アクセス
初期値
7
6
5
4
3
2
1
0
D27
D26
D25
D24
D23
D22
D21
D20
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
（続く）
30
DS07–13710–7
MB90580C シリーズ
・ポート 3 方向レジスタ (DDR3)
bit
アドレス ：000013H
アクセス
初期値
・ポート 4 方向レジスタ (DDR4)
15
14
13
12
11
10
9
8
7 ………… 0
D37
P36
P35
P34
P33
P32
P31
P30
(DDR2)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
bit 15 ………… 8
アドレス ：000014H
(DDR5)
アクセス
初期値
7
6
5
4
3
2
1
0
D47
D46
D45
D44
D43
D42
D41
D40
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 5 方向レジスタ (DDR5)
bit
アドレス ：000015H
アクセス
初期値
・ポート 6 方向レジスタ (DDR6)
15
14
13
12
11
10
9
8
7 ………… 0
D57
D56
D55
D54
D53
D52
D51
D50
(DDR4)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
bit 15 ………… 8
アドレス ：000016H
(DDR7)
アクセス
初期値
7
6
5
4
3
2
1
0
⎯
⎯
D65
D64
D63
D62
D61
D60
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 7 方向レジスタ (DDR7)
bit
アドレス ：000017H
アクセス
初期値
・ポート 8 方向レジスタ (DDR8)
15
14
13
12
11
10
9
8
7 ………… 0
⎯
⎯
⎯
D74
D73
D72
D71
⎯
(DDR6)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
bit 15 ………… 8
アドレス ：000018H
(DDR9)
アクセス
初期値
・ポート 9 方向レジスタ (DDR9)
D97
D96
(RDR1)
アクセス
初期値
・ポート A 方向レジスタ (DDRA)
(ODR4)
アクセス
初期値
7
6
5
4
3
2
1
0
D87
D86
D85
D84
D83
D82
D81
D80
13
7
12
6
11
5
10
4
39
28
7 …………
1
0 0
D95 RD06
D94 RD05
D93 RD04
D92 RD03
D91 RD02
D90 RD01
(DDR8)
RD07
RD00
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
bit 15 ………… 8
アドレス ：00001AH
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
…………
14 8
bit 15 15
アドレス ：000019H
(R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
DA2
DA1
DA0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W)
(0)
(0)
(0)
（続く）
DS07–13710–7
31
MB90580C シリーズ
（続き）
・ポート 4 出力端子レジスタ (ODR4)
bit
アドレス ：00001BH
15
14
13
11
10
9
8
OD47 OD46 OD45 OD44 OD43 OD42 OD41 OD40
アクセス
初期値
アドレス ：00001CH
7 ………… 0
(DDRA)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 5 アナログ入力許可レジスタ (ADER)
bit 15 ………… 8
7
6
5
4
3
2
1
0
( 使用禁止 ) ADE7 ADE6 ADE5 ADE4 ADE3 ADE2 ADE1 ADE0
アクセス
初期値
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
(1)
・ポート 0 入力プルアップ抵抗設定レジスタ (RDR0)
bit 15 ………… 8
7
アドレス ：00008CH
(RDR1)
アクセス
初期値
アドレス ：00008DH
6
5
4
3
2
12
11
10
9
8
(CDCR4)
アクセス
初期値
7 ………… 0
(RDR0)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 6 入力プルアップ抵抗設定レジスタ (RDR6)
bit 15 ………… 8
7
アドレス ：00008EH
0
RD07 RD06 RD05 RD04 RD03 RD02 RD01 RD00
RD17 RD16 RD15 RD14 RD13 RD12 RD11 RD10
アクセス
初期値
1
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・ポート 1 入力プルアップ抵抗設定レジスタ (RDR1)
bit
15
14
13
32
12
6
5
4
3
2
1
0
⎯
⎯
RD65 RD64 RD63 RD62 RD61 RD60
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
DS07–13710–7
MB90580C シリーズ
(3) ブロックダイヤグラム
・入出力ポート
内部データバス
データレジスタリード
データレジスタ
端子
データレジスタライト
方向レジスタ
方向レジスタライト
方向レジスタリード
・入力プルアップ抵抗設定レジスタ
プルアップ抵抗 ( 約 50 kΩ)
データレジスタ
ポート I/O
方向レジスタ
入力プルアップ
抵抗設定レジスタ
バス
DS07–13710–7
33
MB90580C シリーズ
・出力端子レジスタ
データレジスタ
ポート I/O
方向レジスタ
端子レジスタ
バス
34
DS07–13710–7
MB90580C シリーズ
2. タイムベースタイマ
タイムベースタイマは , 18 bit のタイマの他にインターバルな割込みを制御する回路から構成されています。
なお , タイ
ムベースタイマは , CKSCR 中の MCS ビットと関係なく , 発振クロックを使用します。
(1) レジスタ一覧
・タイムベースタイマ制御レジスタ
bit
アドレス ：0000A9H
アクセス
初期値
15
14
13
12
11
10
予約
⎯
⎯
TBIE TBOF TBR TBC1 TBC0
(R/W)
(1)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W)
(0)
(0)
(W)
(1)
9
8
TBTC
(R/W) (R/W)
(0)
(0)
(2) ブロックダイヤグラム
メインクロック
TBTC
TBC1
セレクタ
TBC0
TBR
TBIE
AND
Q
212
214
216
219
TBTRES
クロック入力
タイムベースタイマ
211 213 215 218
S
R
TBOF
タイムベース
割込み
WDTC
WT1
セレクタ
WT0
2 bit
カウンタ OF
CLR
ウォッチドッグ
リセット発生回路
CLR
F2MC-16LX バス
WTE
WDGRST
内部リセット
発生回路へ
WTC
WDCS
SCE
AND
Q
S
R
WTC2
WTC1
WTC0
セレクタ
WTR
WTIE
WTOF
AND
Q
S
R
29
210
211
212
213
214
215
WTRES
210 213 214 215
時計タイマ
クロック入力
サブクロック
クロック
割込み
WDTC
PONR
パワーオン発生から
STBR
ハードウェア
スタンバイ
制御回路から
RST 端子から
WRST
ERST
SRST
DS07–13710–7
STBYC レジスタの
RST ビットから
35
MB90580C シリーズ
3. ウォッチドッグタイマ
ウォッチドッグタイマは , 18 bit のタイムベースタイマの桁上がり信号をクロックソースとする 2 bit のウォッチドック
カウンタ , コントロールレジスタ , ウォッチドックリセット制御部により構成されています。
(1) レジスタ一覧
・ウォッチドッグ制御レジスタ
bit
7
6
5
4
3
2
PONR STBR WRST ERST SRST WTE
アドレス ：0000A8H
(R)
(X)
アクセス
初期値
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
1
0
WT1
WT0
(W)
(1)
(W)
(1)
(W)
(1)
WDTC
(2) ブロックダイヤグラム
メインクロック
TBTC
TBC1
セレクタ
TBC0
TBR
TBIE
AND
Q
212
214
216
219
TBTRES
クロック入力
タイムベースタイマ
211 213 215 218
S
R
TBOF
タイムベース
割込み
WDTC
WT1
セレクタ
WT0
2 bit
カウンタ OF
CLR
ウォッチドッグ
リセット発生回路
CLR
F2MC-16LX バス
WTE
WDGRST
内部リセット
発生回路へ
WTC
WDCS
SCE
AND
Q
S
R
WTC2
WTC1
WTC0
セレクタ
WTR
WTIE
WTOF
AND
Q
S
R
29
210
211
212
213
214
215
WTRES
210 213 214 215
時計タイマ
クロック入力
サブクロック
クロック
割込み
WDTC
PONR
パワーオン発生から
STBR
ハードウェア
スタンバイ
制御回路から
RST 端子から
WRST
ERST
SRST
36
STBYC レジスタの
RST ビットから
DS07–13710–7
MB90580C シリーズ
4. 時計タイマ
時計タイマには , ウォッチドッグカウンタのクロックソース , サブクロックの発振安定時間待ちのためのタイマ , 一定
周期で割込みを発生するインターバルタイマの機能があります。
(1) レジスタ一覧
・時計タイマ制御レジスタ
bit
7
6
5
4
3
2
1
0
WDCS SCE WTIE WTOF WTR WTC2 WTC1 WTC0
アドレス ：0000AAH
(R/W)
(1)
アクセス
初期値
(R)
(X)
WTC
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(2) ブロックダイヤグラム
メインクロック
TBTC
212
TBC1
セレクタ
TBC0
TBR
TBIE
AND
Q
214
216
219
TBTRES
クロック入力
タイムベースタイマ
211 213 215 218
S
R
TBOF
タイムベース
割込み
WDTC
WT1
セレクタ
WT0
2 bit
カウンタ OF
CLR
ウォッチドッグ
リセット発生回路
CLR
F2MC-16LX バス
WTE
WDGRST
内部リセット
発生回路へ
WTC
WDCS
SCE
AND
Q
S
R
WTC2
WTC1
WTC0
セレクタ
WTR
WTIE
WTOF
AND
Q
S
R
29
210
211
212
213
214
215
WTRES
210 213 214 215
時計タイマ
クロック入力
サブクロック
クロック
割込み
WDTC
PONR
パワーオン発生から
STBR
WRST
ハードウェア
スタンバイ
ERST
RST 端子から
SRST
STBYC レジスタの
RST ビットから
DS07–13710–7
37
MB90580C シリーズ
5. 外部メモリアクセス ( 外部バス端子制御回路 )
外部バス端子制御回路は , CPU のアドレス / データバスを外部に拡張するための外部バス端子を制御します。
(1) レジスタ一覧
・自動レディ機能選択レジスタ
15
bit
14
13
12
IOR1 IOR0 HMR1 HMR0
アドレス ：0000A5H
アクセス
初期値
・外部アドレス出力制御レジスタ
bit
アドレス ：0000A6H
アクセス
初期値
11
10
⎯
⎯
9
8
LMR1 LMR0
(W)
(0)
(W)
(0)
(W)
(1)
(W)
(1)
(⎯)
(⎯)
(⎯)
(⎯)
(W)
(0)
(W)
(0)
7
6
5
4
3
2
1
0
E23
E22
E21
E20
E19
E18
E17
E16
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
9
8
ARSR
HACR
・バス制御信号選択レジスタ
15
14
CKE
RYE
HDE IOBS HMBS WRE LMBS
⎯
(W)
(0)
(W)
(0)
(W)
(0)
(⎯)
(⎯)
bit
アドレス ：0000A7H
アクセス
初期値
13
12
(W)
(0)
11
(W)
(0)
10
(W)
(0)
(W)
(0)
ECSR
(2) ブロックダイヤグラム
P0
P0 データ
P1
P2
P3
P3
P0
P0 方向
RB
データ制御
アドレス制御
アクセス制御
38
アクセス制御
DS07–13710–7
MB90580C シリーズ
6. PWC タイマ
PWC タイマ ( パルス幅測定 ) は , リロード機能を備えた多機能 16 ビットアップカウンタで , 入力信号のパルス幅を算出
する機能も備えています。
PWC タイマは , 16 ビットカウンタ , 入力パルス分周器 , 分周比コントロールレジスタ , 一つのカウント入力端子 , 一つ
のパルス出力端子 , および 16 ビットコントロールレジスタにより構成されます。
(1) PWC タイマの特長
PWC タイマには , 次のような特長があります。
・ タイマ機能
指定された時間間隔で割込み要求を発生します。
タイマの周期と同期したパルス信号を出力します。
三つの内部クロックからカウンタのクロックを選択します。
・ パルス幅測定機能
外部パルス入力のイベント間の時間を測定します。
三つの内部クロックからカウンタのクロックを選択します。
カウントモード
・H パルス幅 ( 立上り∼立下り ) /L パルス幅 ( 立下り∼立上り )
・立上りエッジ周期 ( 立上り∼立下り ) / 立下りエッジ周期 ( 立下り∼立上り )
・中間エッジカウント ( 立上りまたは立下り∼立下りまたは立上り )
8 ビット入力分周器で , 入力パルスを 22, 24, 26, 28 分周して , 周期測定を行うことが可能です。
カウント完了時に割込み要求を発生します。
単発カウントまたは連続カウントを選択します。
DS07–13710–7
39
MB90580C シリーズ
(2) レジスタ一覧
・PWC コントロールステータスレジスタ 上位
bit
15
14
13
12
11
10
STRT STOP EDIR EDIE OVIR OVIE
アドレス ：000055H
アクセス
初期値
(R/W) (R/W)
(0)
(0)
・PWC コントロールステータスレジスタ 下位
bit
7
6
(R)
(0)
5
CKS1 CKS0 予約
アドレス ：000054H
アクセス
初期値
(R/W) (R/W) (R/W)
(0)
(0)
(0)
4
予約
3
2
9
8
ERR POUT
(R)
(0)
(R/W)
(0)
1
0
S/C MOD2 MOD1 MOD0
PWCSR 上位
PWCSR 下位
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・PWC データバッファレジスタ 上位
bit
15
14
13
12
11
10
9
8
アドレス ：000057H
PWCR 上位
アクセス
初期値
・PWC データバッファレジスタ 下位
bit
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
7
6
5
4
3
2
1
0
PWCR 下位
アドレス ：000056H
アクセス
初期値
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・分周比コントロールレジスタ
bit
アドレス ：000058H
アクセス
初期値
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
DIV1 DIV0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W)
(0)
(0)
7
6
5
4
3
2
1
0
SW0
EN
DIVR
・PWC ノイズフィルタレジスタ
bit
アドレス ：000086H
アクセス
初期値
40
⎯
⎯
⎯
⎯
⎯
SW1
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W)
(0)
(0)
(0)
RNCR
DS07–13710–7
MB90580C シリーズ
(3) ブロックダイヤグラム
PWCR リード
ERR
エラー検出
16
PWCR
F2MC-16LX バス
書込み許可
16
16
内部クロック
( マシンクロック /4)
リロード
データ転送
オーバ
フロー
16
クロック
タイマの
クリア
コントロール
ビットの出力
フラグのセット
制 御 回 路
15
22
16 ビットアップカウントタイマ
開始エッジの
カウント 選択
終了エッジ
終了エッジ
の選択
23
カウント
許可
CKS1, CKS0
分周器のクリア
分周器 ON/OFF
SW1 SW0
Noise
Canceller
エッジ
検出
カウント開始
エッジ
カウント終了割込み要求
ERR
オーバフロー
割込み要求
PWCSR
クロック
分周器
EN
8 bit
分周器
CKS1
CKS0
分周比
の選択
オーバフロー
PWC
F.F.
POT
2
DIVR
DS07–13710–7
41
MB90580C シリーズ
7. 16 ビット入出力タイマ
16 ビット入出力タイマは , 16 ビットフリーランタイマ 1 本 , アウトプットコンペア 2 本 , インプットキャプチャ4 本の
モジュールから構成されています。
本機能を使用すると , 16 ビットフリーランタイマをベースに 2 本の独立した波形出力が可能であり , 入力パルス幅測
定 , 外部クロック周期の測定が可能となります。
(1) 16 ビットフリーランタイマ (1 ch)
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロールレジスタ , プリスケーラより構成されていま
す。本タイマカウンタの出力値はインプットキャプチャ, アウトプットコンペアの基本時間 ( ベースタイマ ) として使用さ
れます。
・カウンタ動作クロック (4 種類から選択可能 )
内部クロック 4 種類：φ/4, φ/16, φ/64, φ/256
φ：マシンクロック
・割込み
割込みは , 16 ビットフリーランタイマのカウンタ値のオーバフロー, コンペアレジスタ 0 とのコンペアマッチにより発
生できます。( コンペアマッチはモード設定が必要です )
・カウンタ値
16 ビットフリーランタイマのカウンタ値がオーバフローした場合 , または , コンペアレジスタ 0 との一致が生じた場
合に , 割込みを発生させられます ( モードの設定により , コンペアマッチを使用することができます ) 。
・初期化
リセット時 , ソフトクリア時 , またはコンペアレジスタ 0 との一致時にカウンタの値を “0000H” に初期化することがで
きます。
(2) アウトプットコンペア (2 ch)
アウトプットコンペアモジュールは , 2 本の 16 ビットコンペアレジスタ , コンペア出力用ラッチ , コントロールレジス
タより構成されています。16 ビットフリーランタイマの値が , コンペアレジスタの値と一致したとき , 出力レベルを反転
して割込みが発生します。
・2 本のコンペアレジスタを独立して動作させられます。
各コンペアレジスタに対応した出力端子と割込みフラグ
・2 本のコンペアレジスタをペアにして出力端子を制御できます。
コンペアレジスタ 2 本を使用して出力端子の極性を反転できます。
・出力端子むけの初期値を設定できます。
・割込みはコンペア一致により発生可能です。
(3) インプットキャプチャ (4 ch)
インプットキャプチャモジュールは , キャプチャレジスタ , コントロールレジスタから構成され , それぞれが 4 本の独
立した外部入力端子と対応します。キャプチャレジスタには, 16ビットフリーランタイマの値を格納することができます。
さらに , 外部端子からの信号入力のエッジ検出と同時に割込みが発生します。
・外部入力信号の検出エッジを選択可能です。
立上りエッジ , 立下りエッジ , 両エッジから選択可能
・4 本のインプットキャプチャは独立して動作可能です。
・割込みは外部入力信号の有効エッジにより発生可能です。
インプットキャプチャの割込みにより拡張インテリジェント I/O サービスを起動できます。
42
DS07–13710–7
MB90580C シリーズ
(4) レジスタ一覧
・タイマデータレジスタ上位
bit
アドレス ：00006DH
アクセス
初期値
15
14
13
12
11
10
9
8
T15
T14
T13
T12
T11
T10
T09
T08
TCDTH
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・タイマデータレジスタ下位
bit
アドレス ：00006CH
7
6
5
4
3
2
1
0
T07
T06
T05
T04
T03
T02
T01
T00
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
アクセス
初期値
・タイマコントロールステータスレジスタ
bit
アドレス ：00006EH
アクセス
初期値
TCDTL
7
6
予約
IVF
(⎯)
(0)
5
4
3
2
1
0
IVFE STOP MODE CLR CLK1 CLK0
TCCS
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・コンペアレジスタ上位
bit
アドレス
：ch0 00005BH
：ch1 00005DH
アクセス
初期値
15
C15
14
C14
13
C13
12
C12
11
C11
10
C10
9
C09
8
OCCP0
OCCP1
C08
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・コンペアレジスタ下位
アドレス
bit
7
6
5
4
3
2
1
0
：ch0 00005AH
：ch1 00005CH
アクセス
初期値
C07
C06
C05
C04
C03
C02
C01
C00
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・コンペアコントロールステータスレジスタ 1
bit
15
14
13
12
11
10
9
8
⎯
⎯
⎯
CMOD OTE1 OTE0 OTD1 OTD0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
・コンペアコントロールステータスレジスタ 0
bit
7
6
5
4
ICP0
ICE1
ICE0
アドレス ：ch1 00005FH
アクセス
初期値
アドレス ：ch0 00005EH
アクセス
初期値
OCCP0
OCCP1
ICP1
(R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
3
2
1
OCS1
0
⎯
⎯
CST1 CST0
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W)
(0)
(0)
OCS0
（続く）
DS07–13710–7
43
MB90580C シリーズ
（続き）
・インプットキャプチャレジスタ上位
bit
15
14
13
12
11
10
9
8
アドレス ：ch0 000061H
：ch1 000063H
：ch2 000065H
CP15 CP14 CP13 CP12 CP11 CP10 CP09 CP08
：ch3 000067H
(R)
(R)
(R)
(R)
(R)
(R)
(R)
(R)
アクセス
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
初期値
・インプットキャプチャレジスタ下位
bit
アドレス ：ch0 000060H
：ch1 000062H
：ch2 000064H
：ch3 000066H
アクセス
初期値
7
6
5
(R)
(X)
ICP1
アクセス
初期値
(R)
(X)
(R)
(X)
ICP0
ICE1
ICP3
アクセス
初期値
44
2
1
0
(R)
(X)
4
(R)
(X)
3
(R)
(X)
2
(R)
(X)
1
IPCP0 下位
IPCP1 下位
IPCP2 下位
IPCP3 下位
(R)
(X)
0
ICE0 EG11 EG10 EG01 EG00
ICS01
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・インプットキャプチャコントロールステータスレジスタ 23
bit
7
6
5
アドレス ：00006AH
3
CP07 CP06 CP05 CP04 CP03 CP02 CP01 CP00
・インプットキャプチャコントロールステータスレジスタ 01
bit
7
6
5
アドレス ：000068H
4
IPCP0 上位
IPCP1 上位
IPCP2 上位
IPCP3 上位
ICP2
ICE3
4
3
2
1
0
ICE2 EG31 EG30 EG21 EG20
ICS23
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
DS07–13710–7
MB90580C シリーズ
(5) ブロックダイヤグラム
φ
割込み
要求
IVF
IVFE STOP MODE CLR
分周器
CLK1 CLK0
コンパレータ 0
クロック
16 ビットアップカウンタ
F2MC-16LX バス
カウント値出力 (T15 ∼ T00)
T
コンペア制御
コンペアレジスタ ch.0
Q
OTE0
OUT0
OTE1
OUT1
CMOD
コンペア制御
T
Q
コンペアレジスタ ch.1
ICP1
ICP0
ICE1
ICE0
コンペア
割込み 0
コンペア
割込み 1
コントロール制御部
各制御ブロック
インプットキャプチャ
データレジスタ ch.0,ch.2
エッジ検出
IN0, IN2
EG11 EG10 EG01 EG00
インプットキャプチャ
データレジスタ ch.1,ch.3
エッジ検出
ICP1
ICP0
ICE1
IN1, IN3
ICE0
キャプチャ
割込み 1/3
キャプチャ
割込み 0/2
DS07–13710–7
45
MB90580C シリーズ
8. 16 ビットリロードタイマ
16 ビットリロードタイマは 3 チャネルあり , 各々16 bit のダウンカウンタ 1 個 , 16 bit のリロードレジスタ 1 個 , 入力端
子 1 本 (TIN) , 出力端子 1 本 (TOT) , コントロールレジスタ 1 個から構成されています。入力クロックは , 1 つの外部クロッ
クと , 3 種類の内部クロックから選択できます。
(1) レジスタ一覧
・タイマコントロールステータスレジスタ上位
bit
15
14
13
12
11
10
9
8
アドレス ：ch0 000049H
：ch1 00004DH
⎯
⎯
⎯
⎯ CSL1 CSL0 MOD2 MOD1
：ch2 000051H
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W)
アクセス
(⎯) (⎯) (⎯) (⎯)
(0)
(0)
(0)
(0)
初期値
TMCSR0 上位
TMCSR1 上位
TMCSR2 上位
・タイマコントロールステータスレジスタ下位
bit
7
6
5
4
3
2
1
0
アドレス ：ch0 000048H
：ch1 00004CH
MOD0 OUTE OUTL RELD INTE UF CNTE TRG
：ch2 000050H
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
アクセス
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
初期値
TMCSR0 下位
TMCSR1 下位
TMCSR2 下位
・16 ビットタイマレジスタ上位 /16 ビットリロードレジスタ上位
bit
15
14
13
12
11
10
9
8
アドレス ：ch0 00004BH
：ch1 00004FH
：ch2 000053H
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
アクセス
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
初期値
・16 ビットタイマレジスタ下位 /16 ビットリロードレジスタ下位
bit
7
6
5
4
3
2
1
0
アドレス ：ch0 00004AH
：ch1 00004EH
：ch2 000052H
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
アクセス
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
初期値
46
(read)
TMR0 上位
TMR1 上位
TMR2 上位
(write)
TMRLR0 上位
TMRLR1 上位
TMRLR2 上位
(read)
TMR0 下位
TMR1 下位
TMR2 下位
(write)
TMRLR0 下位
TMRLR1 下位
TMRLR2 下位
DS07–13710–7
MB90580C シリーズ
(2) ブロックダイヤグラム
16
16 ビット リロードレジスタ
8
リロード
RELD
16 ビット ダウンカウンタ UF
OUTE
16
OUTL
F2MC-16LX バス
2
OUT
CTL.
GATE
INTE
UF
IRQ
CSL1
クロックセレクタ
CNTE
CSL0
TRG
リトリガ
クリア
EI2OSCLR
2
IN
CTL
ポート (TIN)
EXCK
φ φ φ
— — —
21 23 25
プリスケーラ
クリア
出力許可
3
MOD2
MOD1
マシンクロック
ポート (TOT)
シリアルボーレート
(ch n)
MOD0
3
( 注意事項 ) リロードタイマの各チャネルと UART の各チャネルは , 以下のように接続されています。
・リロードタイマ ch0：UART0, UART3
・リロードタイマ ch1：UART1, UART4
・リロードタイマ ch2：UART2
DS07–13710–7
47
MB90580C シリーズ
9. 8/16 ビット PPG
8/16 ビット PPG は , 8/16 ビットのリロードタイマモジュールで , タイマ動作に応じたパルス出力制御により , PPG 出力
を行います。
ハードウェアとして , 8 bit ダウンカウンタ 2 個 , 8 bit リロードレジスタ 4 個 , 16 bit 制御レジスタ 1 個 , 外部パルス出力
端子 2 本 , 割込み出力 2 本を有し , これらにより次の機能を実現します。
・ 8 ビット PPG 出力 2 ch 独立動作モード
2 ch の独立した PPG 出力動作が可能です。
・ 16 ビット PPG 出力動作モード
1 ch の 16 bit の PPG 出力動作が可能です。
・ 8 ＋ 8 ビット PPG 出力動作モード
ch0 の出力を , ch1 のクロック入力とすることにより , 指定間隔の 8 bit PPG 出力動作が可能です。
・ PPG 出力動作
指定間隔・デューティ比のパルス波を出力します。外付け回路により D/A コンバータとしても使用可能です。
(1) レジスタ一覧
・PPG0 動作モード制御レジスタ
bit
アドレス ：ch0 0000044H
アクセス
初期値
7
6
2
1
0
PEN0
⎯
POE0 PIE0 PUF0
5
4
3
⎯
⎯
予約
(R/W)
(0)
(⎯)
(X)
(R/W) (R/W) (R/W)
(0)
(0)
(0)
(⎯)
(X)
(⎯)
(X)
(R/W)
(1)
PPGC0
・PPG1 動作モード制御レジスタ
bit
アドレス ：ch1 0000045H
アクセス
初期値
15
14
13
12
11
10
9
8
MD0
予約
PEN1
⎯
POE1 PIE1 PUF1 MD1
(R/W)
(0)
(⎯)
(X)
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(1)
PPGC1
・PPG0, 1 出力制御レジスタ
bit
アドレス ：ch0, 1 0000046H
アクセス
初期値
7
6
5
4
3
2
1
PCS2 PCS1 PCS0 PCM2 PCM1 PCM0 予約
0
予約
PPGOE
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・リロードレジスタ H
bit
アドレス ：ch0 000041H
：ch1 000043H
アクセス
初期値
15
14
13
12
11
10
9
8
PRLH0
PRLH1
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・リロードレジスタ L
bit
アドレス ：ch0 000040H
：ch1 000042H
アクセス
初期値
48
7
6
5
4
3
2
1
0
PRLL0
PRLL1
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
DS07–13710–7
MB90580C シリーズ
(2) ブロックダイヤグラム
・8/16 ビット PPG (ch.0) のブロックダイヤグラム
PPG0 出力許可
マシンクロック 16 分周
マシンクロック 8 分周
マシンクロック 4 分周
マシンクロック 2 分周
マシンクロック
PPG0
PPG0
出力ラッチ
反転
クリア
PEN0
S
R Q
PCNT ( ダウンカウンタ )
カウントクロック
選択
タイムベースカウンタの
出力発振クロック ( 原発
振 ) の 512 分周
L/H 選択
IRQ
リロード
ch1 ボロー
L/H セレクタ
PRLL0
PRLBH0
PIE0
PRLH0
PUF0
L側
データバス
H側
データバス
PPGC0
( 動作モード制御 )
DS07–13710–7
49
MB90580C シリーズ
・8/16 ビット PPG (ch.1) のブロックダイヤグラム
PPG1 出力許可
マシンクロック 16 分周
マシンクロック 8 分周
マシンクロック 4 分周
マシンクロック 2 分周
マシンクロック
A/D コンバータ
PPG1
出力ラッチ
反転
カウントクロック
選択
ch0 ボロー
クリア
PEN1
S
R Q
PCNT ( ダウンカウンタ )
タイムベースカウンタの
出力発振クロック ( 原発
振 ) の 512 分周
L/H 選択
PPG1
IRQ
リロード
L/H セレクタ
PRLL1
PRLBH1
PIE
PRLH1
PUF
L側
データバス
H側
データバス
PPGC1
( 動作モード制御 )
50
DS07–13710–7
MB90580C シリーズ
10.DTP/ 外部割込み
DTP (Data Transfer Peripheral) は , デバイス外部に存在するペリフェラルと F2MC-16LX CPU との間に置かれています。
DTP は , 外部ペリフェラルから DMA 要求あるいは割込み要求を受け取り , これを F2MC-16LX CPU に転送して , 拡張イン
テリジェント I/O サービスまたは , 割込処理を起動させるための周辺です。要求レベルとして , 拡張インテリジェント I/O
サービスの場合は “H” レベル , “L” レベルの 2 種が , 外部割込み要求の場合は , “H” レベル , “L” レベルのほか , 立上りエッジ
と立下りエッジの計 4 種が選択可能です。
(1) レジスタ一覧
・割込み /DTP 許可レジスタ
bit
アドレス ：0000030H
アクセス
初期値
7
6
5
4
3
2
1
0
EN7
EN6
EN5
EN4
EN3
EN2
EN1
EN0
ENIR
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・割込み /DTP 要因レジスタ
bit
アドレス ：0000031H
アクセス
初期値
15
14
13
12
11
10
9
8
ER7
ER6
ER5
ER4
ER3
ER2
ER1
ER0
EIRR
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・要求レベル設定レジスタ下位
bit
アドレス ：0000032H
アクセス
初期値
7
6
5
4
3
2
1
0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
ELVR 下位
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・要求レベル設定レジスタ上位
bit
アドレス ：0000033H
アクセス
初期値
15
14
13
12
11
10
9
8
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
ELVR 上位
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(2) ブロックダイヤグラム
F2MC-16LX バス
8
8
8
8
DS07–13710–7
割込み /DTP 許可レジスタ
8
ゲート
要因 F/F
エッジ検出回路
要求入力
割込み /DTP 要因レジスタ
要求レベル設定レジスタ
51
MB90580C シリーズ
11.遅延割込み発生モジュール
遅延割込み発生モジュールは , タスク切換え用の割込みを発生するためのモジュールです。本モジュールを使用するこ
とで , ソフトウェアで F2MC-16LX CPU に対して割込み要求の発生 / 取消を行うことができます。
(1) レジスタ一覧
遅延割込み要因発生 / 取消レジスタ (DIRR) は , 遅延割込み要求の発生や取消を制御するレジスタです。このレジスタに
“1” を書込むと , 遅延割込みの要求を発生させ , “0” を書込むと , 遅延割込みの要求を取消します。
リセット時には要因解除状態になります。
未使用ビット領域には , “0”, “1” どちらの書込みも可能ですが , 将来の拡張を考慮してこのレジスタをアクセスする際に
はセットビット , クリアビット命令を使用することをお勧めします。
・遅延割込み要因発生 / 取消レジスタ
bit
アドレス ：00009FH
アクセス
初期値
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
R0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W)
(0)
DIRR
(2) ブロックダイヤグラム
F2MC-16LX バス
遅延割込み要因発生 / 取消デコーダ
要因ラッチ
52
DS07–13710–7
MB90580C シリーズ
12.A/D コンバータ
A/D コンバータは , アナログ入力電圧をデジタル値に変換するものです。
A/D コンバータは , 次の特長があります。
・ 変換時間
1 チャネル当たり最小 34.7 μs ( マシンサイクル 12 MHz 時 )
・ サンプル , ホールド回路付 , RC 逐次比較変換フォーマットを採用
・ 8/10 ビットの分解能
・ アナログ入力は 8 チャネルからプログラムで選択
シングル変換モード ：1 チャネルを選択変換
スキャン変換モード ：連続した複数のチャネルの電圧を変換。最大 8 ch プログラム可能
連続変換モード
：指定チャネルの電圧を繰り返し変換
停止変換モード
：1 チャネルの電圧を変換すると一時停止して次の起動がかかるまで待機
( 変換開始の同期が可能 ) 。
・ A/D 変換終了時の割込み要求
A/D 変換終了時には , CPU に対して A/D 変換終了の割込み要求を発生させることができます。この割込みの発生によっ
て , EI2OS を起動することができ , A/D 変換結果データをメモリに転送できますので連続処理に適しています。
・ 起動要因は , ソフト , 外部トリガ ( 立下りエッジ ) , タイマ ( 立上りエッジ ) の選択。
(1) レジスタ一覧
・コントロールステータスレジスタ上位
bit
15
14
BUSY INT
アドレス ：000037H
アクセス
初期値
・コントロールステータスレジスタ下位
bit
アクセス
初期値
12
11
10
9
8
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
7
MD1
アドレス ：000036H
13
INTE PAUS STS1 STS0 STRT 予約
6
5
4
3
2
ADCS2
(⎯)
(0)
1
0
MD0 ANS2 ANS1 ANS0 ANE2 ANE1 ANE0
ADCS1
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・データレジスタ上位
bit
15
14
13
12
11
SELB
ST1
ST0
CT1
アクセス
初期値
(W)
(0)
(W)
(0)
(W)
(0)
(W)
(0)
bit
7
6
5
D7
D6
(R)
(X)
(R)
(X)
アドレス ：000039H
10
9
8
CT0
⎯
D9
D8
(W)
(1)
(⎯)
(⎯)
(R)
(X)
(R)
(X)
4
3
2
1
0
D5
D4
D3
D2
D1
D0
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
ADCR2
・データレジスタ下位
アドレス ：000038H
アクセス
初期値
DS07–13710–7
ADCR1
53
MB90580C シリーズ
(2) ブロックダイヤグラム
AVCC
AVRH, AVRL
AVSS
D/A コンバータ
MPX
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
入
力
逐次比較レジスタ
回
比較器
路
サンプル &
ホールド回路
デ
コ
｜
ダ
データレジスタ
F2
M
C
16
L
X
バ
ス
ADCR1, 2
コントロールステータス
レジスタ上位
コントロールステータス
レジスタ下位
ADCS1, 2
ADTG
トリガ起動
タイマ起動
PPG1 出力
動作クロック
φ
54
プリスケーラ
DS07–13710–7
MB90580C シリーズ
13.D/A コンバータ
このブロックは , R-2R 方式の D/A コンバータで , 8 ビットの分解能を備えています。D/A コンバータには , 二つのチャ
ネルが存在します。
D/A コントロールレジスタを用いた二つのチャネルに対して , 個別に出力制御を実行することができます。
(1) レジスタ一覧
・D/A コンバータデータレジスタ 1
bit
15
14
13
12
11
10
9
8
DA17 DA16 DA15 DA14 DA13 DA12 DA11 DA10
アドレス ：00003BH
アクセス
初期値
・D/A コンバータデータレジスタ 0
bit
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
7
6
5
4
3
2
1
0
DA07 DA06 DA05 DA04 DA03 DA02 DA01 DA00
アドレス ：00003AH
アクセス
初期値
DAT1
DAT0
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・D/A コントロールレジスタ 1
bit
アドレス ：00003DH
アクセス
初期値
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE1
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W)
(0)
7
6
5
4
3
2
1
0
DACR1
・D/A コントロールレジスタ 0
bit
アドレス ：00003CH
アクセス
初期値
DS07–13710–7
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W)
(0)
DACR0
55
MB90580C シリーズ
(2) ブロックダイヤグラム
F2MC16LX - BUS
DA DA DA DA DA DA DA DA
17 16 15 14 13 12 11 10
DA DA DA DA DA DA DA DA
07 06 05 04 03 02 01 00
DVR
DVR
DA17
DA07
2R
DA16
2R
DA15
R
R
DA11
R
2R
R
2R
R
DA05
DA01
2R
DA10
R
DA00
2R 2R
56
2R
DA06
2R 2R
DAE1
DAE0
スタンバイ制御
スタンバイ制御
DA 出力
ch.1
DA 出力
ch.0
DS07–13710–7
MB90580C シリーズ
14.通信プリスケーラ
通信プリスケーラのレジスタ ( クロック分周コントロールレジスタ ) は , マシンクロックの分周を制御します。ユーザの
設定により , 種々のマシンクロックに対して一定のボーレートが得られるように設計されています。
通信プリスケーラの出力は , UART で使用されます。
(1) レジスタ一覧
・クロック分周コントロールレジスタ 0 ∼ 4
bit
15
14
13
12
MD
⎯
⎯
⎯
DIV3 DIV2 DIV1 DIV0
(R/W)
(0)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W)
(1)
(1)
(1)
(1)
アドレス： 00002CH
00002EH
000034H
000087H
00008FH
DS07–13710–7
アクセス
初期値
11
10
9
8
CDCR0
CDCR1
CDCR2
CDCR3
CDCR4
57
MB90580C シリーズ
15.UART
UART は , 非同期 ( 調歩同期 ) 通信 , または CLK 同期通信を行うためのシリアル I/O ポートです。
UART には , 以下の特長があります。
・全二重ダブルバッファ
・非同期 ( 調歩同期 ) 通信 , CLK 同期通信が可能
・マルチプロセッサモードのサポート
・専用ボーレートジェネレータ内蔵
ボーレート＊
動作
非同期
CLK 同期
31250/9615/4808/2404/1202 bps
2 M/1 M/500 k/250 k/125 k/62.5 kbps
＊：内部マシンクロックが 6, 8, 10, 12, 16 MHz 時の値です
・外部クロックによる自由なボーレートの設定が可能
・エラー検出機能 ( パリティ, フレーミング , オーバラン )
・HRz 符号転送信号
(1) レジスタ一覧
・シリアルモードレジスタ 0 ∼ 4
bit
アドレス：0000020H
0000024H
0000028H
アクセス
0000082H
初期値
0000088H
7
6
5
4
3
MD1
MD0
CS2
CS1
CS0
2
1
0
予約 SCKE SOE
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
SMR0
SMR1
SMR2
SMR3
SMR4
・シリアルコントロールレジスタ 0 ∼ 4
bit
15
14
13
12
11
10
9
8
アドレス：0000021H
0000025H
PEN
P
SBL
CL
A/D REC RXE TXE
0000029H
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W) (R/W) (R/W)
アクセス
0000083H
(0)
(0)
(0)
(0)
(0)
(1)
(0)
(0)
初期値
0000089H
SCR0
SCR1
SCR2
SCR3
SCR4
・シリアルインプットレジスタ 0 ∼ 4/ シリアルアウトプットレジスタ 0 ∼ 4
bit
7
6
5
4
3
2
1
0
0000022H
D7
D6
D5
D4
D3
D2
D1
D0
アドレス：
0000026H
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
(R/W)
アクセス
000002AH
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
初期値
0000084H
000008AH
(read)
SIDR0
SIDR1
SIDR2
SIDR3
SIDR4
・シリアルステータスレジスタ 0 ∼ 4
bit
15
14
13
12
11
アドレス：0000023H
0000027H
PE
ORE FRE RDRF TDRE
000002BH
(R/W) (R/W) (R/W) (R/W) (R/W)
アクセス
0000085H
(0)
(0)
(0)
(0)
(1)
初期値
000008BH
SSR0
SSR1
SSR2
SSR3
SSR4
58
10
9
8
⎯
RIE
TIE
(⎯)
(⎯)
(R/W) (R/W)
(0)
(0)
(write)
SODR0
SODR1
SODR2
SODR3
SODR4
DS07–13710–7
MB90580C シリーズ
(2) ブロックダイヤグラム
制御信号
受信割込み
(CPU ヘ )
専用ボーレート
ジェネレータ
SCK0 ∼ SCK4
16 bit リロード
タイマ 0 ch. ∼ 2 ch.
送信クロック
クロック
選択回路
送信割込み
(CPU ヘ )
受信クロック
外部クロック
SIN0 ∼ SIN4
受信制御回路
送信制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
SOT0 ∼ SOT4
送信用シフタ
受信用シフタ
受信状態判定回路
送信開始
受信終了
SIDR0 ∼ SIDR4
SODR0 ∼ SODR4
EI2OS 用
受信エラー発生信号
(CPU へ )
F2MC-16LX バス
SMR0
∼
SMR4
レジスタ
MD1
MD0
CS2
CS1
CS0
SCKE
SOE
SCR0
∼
SCR4
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR0
∼
SSR4
レジスタ
PE
ORE
FRE
RDRF
TDRE
RIE
TIE
制御信号
DS07–13710–7
59
MB90580C シリーズ
16.IEBusTM コントローラ
IEBusTM (Inter Equipment Bus) は , 装置と装置との間のデータ伝送を行うことを目的とした , 小規模の 2 線式シリアル・バ
ス・インタフェースです。
応用分野として , 車載機器コントロール用バス・インタフェースなどがあります。
IEBusTM コントローラには , 以下の特長があります。
・ マルチ・マスタ方式
IEBusTM に接続している全てのユニットが他のユニットへデータの伝送が実現可能。
・ 同報通信機能 (1 ユニット対複数ユニットの通信 )
グループ同報通信：グループ・ユニットに対しての同報通信
一斉同報通信
：全てのユニットに対しての同報通信
・ 伝送速度の異なる 3 種類のモードが選択可能。
IEBusTM 内部周波数
6 MHz 時
6.29 MHz 時
モード 0
約 3.9 kbps
約 4.1 kbps
モード 1
約 17 kbps
約 18 kbps
モード 2
約 26 kbps
約 27 kbps
・ 送信用データバッファ
8 バイト FIFO
・ 受信用データバッファ
8 バイト FIFO
・ CPU 内部動作周波数 (12 MHz, 12.58 MHz)
・ 周波数精度
モード 0, 1 使用時：± 1.5％
モード 2 使用時 ：± 0.5％
(1) レジスタ一覧
・自局アドレス設定レジスタ H
bit
15
予約
アドレス ：000071H
アクセス
初期値
14
予約
13
予約
12
11
10
9
8
予約 MA11 MA10 MA09 MA08
MAWH
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・自局アドレス設定レジスタ L
bit
7
6
5
4
3
2
1
0
MA07 MA06 MA05 MA04 MA03 MA02 MA01 MA00
アドレス ：000070H
アクセス
初期値
・スレーブアドレス設定レジスタ H
bit
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
15
予約
アドレス ：000073H
アクセス
初期値
・スレーブアドレス設定レジスタ L
bit
14
予約
13
予約
12
予約
11
10
9
8
SA11 SA10 SA09 SA08
アクセス
初期値
SAWH
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
7
6
5
4
3
2
1
0
SA07 SA06 SA05 SA04 SA03 SA02 SA01 SA00
アドレス ：000072H
MAWL
SAWL
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
（続く）
60
DS07–13710–7
MB90580C シリーズ
・同報コントロールビット設定レジスタ
bit
15
DO3
アドレス ：000075H
アクセス
初期値
アクセス
初期値
13
12
11
10
9
8
DO2
DO1
DO0
C3
C2
C1
C0
DCWR
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・同報コントロールビットリードレジスタ
bit
15
アドレス ：00007FH
14
14
13
12
11
10
9
8
DO3
DO2
DO1
DO0
C3
C2
C1
C0
(R)
(0)
(R)
(0)
(R)
(0)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
7
6
5
4
3
2
1
0
DE7
DE6
DE5
DE4
DE3
DE2
DE1
DE0
DCRR
・電文長ビット設定レジスタ
bit
アドレス ：000074H
アクセス
初期値
DEWR
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
・電文長ビットリードレジスタ
bit
アドレス ：00007EH
アクセス
初期値
7
6
5
4
3
2
1
0
DE7
DE6
DE5
DE4
DE3
DE2
DE1
DE0
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
15
14
13
12
11
10
9
8
DERR
・コマンドレジスタ H
bit
MD1
アドレス ：000077H
アクセス
初期値
MD0 PCOM RIE
TIE GOTM GOTS 予約
CMRH
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
(X)
・コマンドレジスタ L
bit
アドレス ：000076H
アクセス
初期値
7
6
5
4
3
RXS
TXS
TIT1
TIT0
CS1
2
1
0
CS0 RDBC WDBC
CMRL
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(1)
(1)
(0)
(0)
(0)
(0)
(0)
(0)
・ステータスレジスタ H
bit
アドレス ：000079H
アクセス
初期値
15
14
13
12
11
10
9
8
COM
TE
PEF
ACK
RIF
TIF
TSL
EOD
(R)
(0)
(R/W)
(0)
(R)
(X)
(R)
(X)
(R)
(0)
(R)
(0)
7
6
5
4
2
1
0
ST2
ST1
ST0
(R)
(X)
(R)
(X)
(R)
(X)
(R/W) (R/W)
(0)
(0)
STRH
・ステータスレジスタ L
bit
3
WDBF RDBF WDBE RDBE ST3
アドレス ：000078H
アクセス
初期値
(R)
(0)
(R)
(0)
(R)
(1)
(R)
(1)
(R)
(X)
STRL
（続く）
DS07–13710–7
61
MB90580C シリーズ
（続き）
・ロックリードレジスタ H
bit
アドレス ：00007BH
アクセス
初期値
15
14
13
12
11
10
9
8
予約
予約
予約
(R)
(1)
(R)
(1)
(R)
(1)
(R/W)
(0)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
7
6
5
4
3
2
1
0
LOC LD11 LD10 LD09 LD08
LRRH
・ロックリードレジスタ L
bit
LD07 LD06 LD05 LD04 LD03 LD02 LD01 LD00
アドレス ：00007AH
アクセス
初期値
・マスタアドレスリードレジスタ H
bit
アドレス ：00007DH
アクセス
初期値
・マスタアドレスリードレジスタ L
bit
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
15
14
13
12
11
10
9
8
予約
予約
予約
(R)
(1)
(R)
(1)
(R)
(1)
(R)
(1)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
7
6
5
4
3
2
1
0
予約 MA11 MA10 MA09 MA08
MA07 MA06 MA05 MA04 MA03 MA02 MA01 MA00
アドレス ：00007CH
アクセス
初期値
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
LRRL
MARH
MARL
(R)
(X)
・リードデータバッファ
bit
アドレス ：000081H
アクセス
初期値
15
14
13
12
11
10
9
8
RD7
RD6
RD5
RD4
RD3
RD2
RD1
RD0
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
(R)
(X)
7
6
5
4
3
2
1
0
RDB
・ライトデータバッファ
bit
WD7 WD6 WD5 WD4 WD3 WD2 WD1 WD0
アドレス ：000080H
アクセス
初期値
62
(W)
(X)
(W)
(X)
(W)
(X)
(W)
(X)
(W)
(X)
(W)
(X)
(W)
(X)
WDB
(W)
(X)
DS07–13710–7
MB90580C シリーズ
(2) ブロックダイヤグラム
自局アドレス設定レジスタ
スレーブアドレス設定レジスタ
電文長ビット設定レジスタ
TX
ライトデータバッファ8 バイト FIFO
マスタアドレスリードレジスタ
同報コントロールビットリードレジスタ
制御回路
電文長ビットリードレジスタ
ロックリードレジスタ
リードデータバッファ8 バイト FIFO
コマンドレジスタ
ステータスレジスタ
割込み要求信号 ( 送信受信 )
内部クロック
12 MHz/12.58 MHz
IEBusTM プロトコルコントローラ
F2MC-16LX 内部バス
同報コントロールビット設定レジスタ
RX
2
プリスケーラ
6 MHz/6.29 MHz
IEBus
TM
コントローラ
IEBusTM コントローラの制御回路では , つぎのような制御を行います。
・ 送信 , 受信データ・バイト数の制御
・ 最大伝送バイト数の制御
・ アービトレーション結果の検出
・ 各フィールドのアクノリッジ返送判断
・ 割込み信号の生成
DS07–13710–7
63
MB90580C シリーズ
17.クロックモニタ機能
クロックモニタ機能は , CKOT 端子からマシンクロックの分周クロック ( モニタ用のクロック ) を出力します。
(1) レジスタ一覧
・クロック出力許可レジスタ
bit
アドレス ：00003EH
アクセス
初期値
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
CKEN FRQ2 FRQ1 FRQ0
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(R/W) (R/W) (R/W) (R/W)
(0)
(0)
(0)
(0)
CLKR
F2MC-16LX バス
(2) ブロックダイヤグラム
64
CKEN
マシンクロック
FRQ2
FRQ1
FRQ0
φ
分周回路
P65/CKOT
DS07–13710–7
MB90580C シリーズ
18.アドレス一致検出機能
アドレスが , アドレス検出レジスタに設定された値と等しい場合に , CPU に読込まれる命令コードを強制的に INT9 命
令コード (01H) に置き換えます。その結果 , CPU が設定された命令を実行する時に , INT9 命令を実行します。INT9 割込み
ルーチンで処理を行うことにより , アドレス一致検出機能を実現することができます。
アドレス検出レジスタは 2 本用意されており , 各レジスタごとにコンペア許可ビットがあります。アドレス検出レジス
タに設定された値とアドレスが一致して , かつ割込み許可ビットが “1” の場合 , CPU に読込まれる命令コードを強制的に
INT9 命令のコードに置き換えます。
(1) レジスタ一覧
・プログラムアドレス検出レジスタ 0 ∼ 2 (PADR0)
bit
7
PADR0 ( 下位 )
bit
bit
bit
bit
17
16
15
14
13
12
11
10
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
7
6
5
4
3
2
1
0
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
16
15
14
13
12
11
10
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
7
6
5
4
3
2
1
0
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
17
16
15
14
13
12
11
10
アドレス ：001FF5H
アクセス
初期値
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・プログラムアドレス検出コントロール / ステータスレジスタ (PACSR)
bit
7
6
5
4
：00009EH
アクセス
初期値
DS07–13710–7
0
アドレス ：001FF4H
アクセス
初期値
アドレス
1
アドレス ：001FF3H
アクセス
初期値
PADR1 ( 上位 )
2
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
(X)
・プログラムアドレス検出レジスタ 3 ∼ 5 (PADR1)
bit
17
PADR1 ( 中位 )
3
アドレス ：001FF2H
アクセス
初期値
PADR1 ( 下位 )
4
アドレス ：001FF1H
アクセス
初期値
PADR0 ( 上位 )
5
アドレス ：001FF0H
アクセス
初期値
PADR0 ( 中位 )
6
予約
(⎯)
(0)
予約
(⎯)
(0)
予約
(⎯)
(0)
3
2
1
0
予約 AD1E 予約 AD0E 予約
(⎯) (R/W) (⎯) (R/W) (⎯)
(0)
(0)
(0)
(0)
(0)
65
MB90580C シリーズ
(2) ブロックダイヤグラム
アドレスラッチ
アドレス検出レジスタ
許可ビット
比
較
INT9
命令
F2MC-16LX
CPU コア
F2MC-16LX バス
66
DS07–13710–7
MB90580C シリーズ
19.ROM ミラー機能選択モジュール
ROM ミラー機能選択モジュールは , ROM が配置されている FF バンクを 00 バンクでみることができます。
(1) レジスタ一覧
・ROM ミラー機能選択レジスタ
bit
アドレス ：00006FH
アクセス
初期値
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
MI
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(⎯)
(W)
(1)
ROMM
(2) ブロックダイヤグラム
F2MC-16LX バス
ROM ミラー機能選択レジスタ
アドレス領域
アドレス
データ
DS07–13710–7
00 バンク
FF バンク
ROM
67
MB90580C シリーズ
20.1 M ビットフラッシュメモリ
1 M ビットフラッシュメモリは , CPU メモリマップ上の FEH ∼ FFH バンクに配置され , フラッシュメモリインタフェー
ス回路の機能により, マスクROMと同様にCPUからのリードアクセスおよびプログラムアクセスが可能です。フラッシュ
メモリへの書込み / 消去は , フラッシュメモリインタフェース回路を介して CPU からの命令動作で行えます。このため ,
内蔵 CPU の制御による実装状態での書換えが可能となり , プログラムおよびデータの改善が効率よく行えます。
なお , イネーブル・セクタプロテクト等のセレクタオペレーションは使用できません。
1 M ビットフラッシュメモリには , 以下の特長があります。
・128 K ワード× 8/64 K ワード× 16 ビット (16 K ＋ 8 K × 2 ＋ 32 K ＋ 64 K) セクタ構成
・自動プログラムアルゴリズム (Embedded Alogrithm：MBM29F400TA と同様 )
・消去一時停止 / 消去再開機能の搭載
・データポーリング , トグルビットによる書込み / 消去完了検出
・CPU 割込みによる書込み / 消去の完了検出
・JEDEC 標準型コマンドと互換
・セクタごとの消去が可能 ( セクタ組合わせ自由 )
・書込み / 消去回数 ( 最小 ) 10,000 回
(1) レジスタ一覧
・フラッシュメモリコントロールステータスレジスタ
bit
7
6
5
アドレス ：0000AEH
アクセス
初期値
4
3
2
1
0
INTE
RDYINT
WE
RDY
予約
LPM1
予約
LPM0
(R/W)
(0)
(R/W)
(0)
(R/W)
(0)
(R)
(X)
(W)
(0)
(R/W)
(0)
(W)
(0)
(R/W)
(0)
FMCS
(2) 1 M ビットフラッシュメモリのセクタ構成
下に , 1 M ビットフラッシュメモリのセクタ構成を示します。図中アドレスには , 各セクタの上位アドレスと下位アドレ
スを示します。
CPU からアクセスする場合 FE バンクレジスタに SA0, FF バンクレジスタに SA1 ∼ 4 が配置されています。
フラッシュメモリ
CPU アドレス
FFFFFFH
ライタアドレス＊
7FFFFH
FFC000H
FFBFFFH
7C000H
7BFFFH
FFA000H
FF9FFFH
7A000H
79FFFH
FF8000H
FF7FFFH
78000H
77FFFH
FF0000H
FEFFFFH
70000H
6FFFFH
FE0000H
60000H
SA4 (16 K バイト )
SA3 (8 K バイト )
SA2 (8 K バイト )
SA1 (32 K バイト )
SA0 (64 K バイト )
＊：ライタアドレスとは , フラッシュメモリにパラレルライタでデータ書込みを行う際 , CPU アドレスに対して相当する
アドレスです。汎用ライタを使用し書込み / 消去を行う際は , このアドレスで書込み / 消去を実行します。
68
DS07–13710–7
MB90580C シリーズ
21.低消費電力制御回路
動作モードとして , PLL クロックモード・PLL スリープモード・時計モード・メインクロックモード・メインスリープモー
ド・ストップモード・ハードウェアスタンバイモードがあり , PLL クロックモード以外の動作モードが低消費電力モードと
なります。
低消費電力回路には , 以下の特長があります。
・ メインクロックモード / メインスリープモード
発振クロック (OSC 発振 ) のみで動作させるモードで , 動作クロックとしてメインクロックを使用し , PLL クロック
(VCO 発振 ) を停止させるモードです。
・ PLL スリープモード / メインスリープモード
CPU の動作クロックのみ停止させるモードで , CPU クロック以外は動作しています。
・ 時計モード
タイムベースタイマのみを動作させるモードです。
・ ストップモード / ハードウェアスタンバイモード
発振を停止させるモードであり , もっとも低消費電力でデータを保持できます。CPU 間欠動作機能は , レジスタ , 内蔵
メモリ , 内蔵リソースおよび外部バスアクセスを行うときに , CPU に供給するクロックを間欠動作させる機能であり ,
内蔵リソースに高速クロックを供給したまま CPU 実行速度を下げることにより , 低消費電力で処理が行えます。
PLL クロックの逓倍率は , クロック選択レジスタ CS1, 0 ビットにより , 1, 2, 3, 4 逓倍の中から選択することができます。
WS1, 0 ビットにより , ストップモード , およびハードウェアスタンバイモード解除時のメインクロックの発振安定待
ち時間を設定することができます。
(1) レジスタ一覧
・低消費電力モード制御レジスタ
bit
アドレス ：0000A0H
アクセス
初期値
7
6
5
4
3
2
1
0
STP
SLP
SPL
RST
TMD
CG1
CG0
⎯
(W)
(0)
(W)
(0)
(R/W)
(0)
(W)
(1)
(⎯)
(1)
(R/W) (R/W)
(0)
(0)
(⎯)
(⎯)
LPMCR
・クロック選択レジスタ
bit
14
13
SCM MCM WS1
アドレス ：0000A1H
アクセス
初期値
DS07–13710–7
15
(R)
(1)
(R)
(1)
12
11
10
9
8
WS0
SCS
MCS
CS1
CS0
CKSCR
(R/W) (R/W) (R/W) (R/W) (R/W) (R/W)
(1)
(1)
(1)
(1)
(0)
(0)
69
MB90580C シリーズ
(2) ブロックダイヤグラム
CKSCR
SCM
SCS
サブクロック
(OSC 発振 )
サブクロック切換え
コントローラ
CKSCR
MCM
MCS
メインクロック
(OSC 発振 )
PLL 逓倍回路
1
2
3
4
CPU 系
クロック発生
F2MC-16LX バス
CKSCR
1/2 S
CS1
CS0
CPU クロック
0/9/17/33
間欠サイクル選択
CPU クロックセレクタ
LPMCR
CG1
CG0
LPMCR
CPU 間欠動作機能
サイクル数選択回路
周辺系
クロック発生
SCM
SLEEP
SLP
STP
スタンバイ
制御回路
TMD
RST キャンセル
MSTP
メイン OSC 停止
STOP
サブ OSC 停止
HST
起動
CKSCR
WS1
WS0
周辺クロック
発振安定
待ち時間
セレクタ
210
213
215
218
クロック入力
HST 端子
割込み要求
または RST
タイムベースタイマ
212
214 216
219
LPMCR
SPL
LPMCR
RST
端子ハイインピーダンス
制御回路
内部リセット
発生回路
端子 Hi-Z
RST 端子
内部 RST
ウォッチドッグ
タイマへ
WDGRST
70
DS07–13710–7
MB90580C シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
VCC
AVCC
AVRH, AVRL
電源電圧
DVCC
VI
VO
ICLAMP
入力電圧
出力電圧
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
“L” レベル平均出力電流
“L” レベル最大総出力電流
“L” レベル平均総出力電流
“H” レベル最大出力電流
Σ ｜ ICLAMP ｜
IOL
IOLAV
ΣIOL
ΣIOLAV
IOH
“H” レベル平均出力電流
“H” レベル最大総出力電流
“H” レベル平均総出力電流
消費電力
動作温度
IOHAV
ΣIOH
ΣIOHAV
PD
TA
定 格 値
最小
最大
単位
VSS − 0.3
VSS − 0.3
VSS − 0.3
VSS − 0.3
VSS − 0.3
VSS − 0.3
− 2.0
⎯
⎯
⎯
⎯
⎯
VSS ＋ 6.0
VSS ＋ 6.0
VSS ＋ 6.0
VSS ＋ 6.0
VSS ＋ 6.0
VSS ＋ 6.0
＋ 2.0
20
15
4
100
50
V
V
V
V
V
V
mA
mA
mA
mA
mA
mA
⎯
⎯
⎯
⎯
⎯
− 15
−4
− 100
− 50
300
mA
mA
mA
mA
mW
備 考
VCC ≧ AVCC ＊ 1
AVCC ≧ AVRH/L, AVRH ≧ AVRL
VCC ≧ DVCC
＊2
＊2
＊4
＊4
＊3
平均値 ( 動作電流×動作率 )
平均値 ( 動作電流×動作率 )
＊3
平均値 ( 動作電流×動作率 )
平均値 ( 動作電流×動作率 )
°C
− 40
＋ 85
°C
保存温度
− 55
＋ 150
＊ 1：AVCC, AVRH, AVRL, DVCC は VCC を超えてはいけません。AVRH, AVRL は AVCC を超えてはいけません
また ,AVRL は AVRH を超えてはいけません。
＊ 2：VI, VO は VCC ＋ 0.3 V を超えてはいけません。
＊ 3：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 4：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P60 ∼ P65, P71, P72, P80 ∼ P87, P90 ∼ P97,
PA0 ∼ PA2, RX
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイコン端子に入力される電流が瞬時・定常を問わず規格値以下になるように制限抵抗の値を設定
してください。
・低消費電力モードなどマイコンの駆動電流が少ない状態では，＋ B 入力電位が保護ダイオードを通して VCC 端子
の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電流がOFF時 (0 Vに固定していない場合) に＋B入力がある場合は，端子から電源が供給されているため，
不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は，オープン状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができません
のでご注意ください。
・推奨回路例
Tstg
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07–13710–7
71
MB90580C シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
備 考
最大
3.0
5.5
V
通常動作時 (MB90583C/CA, MB90587C/CA,
MB90V580B)
4.5
5.5
V
通常動作時 (MB90F583C/CA, MB90F584C/CA)
VCC
3.0
5.5
V
ストップ動作の状態保持
VIH
0.7 VCC
VCC ＋ 0.3
V
CMOS 入力の端子
VIHS
0.8 VCC
VCC ＋ 0.3
V
CMOS ヒステリシス入力の端子
VCC − 0.3
VCC ＋ 0.3
V
MD 端子入力
VSS − 0.3
0.3 VCC
V
CMOS 入力の端子
VSS − 0.3
0.2 VCC
V
CMOS ヒステリシス入力の端子
VSS ＋ 0.3
V
MD 端子入力
セラミックコンデンサ又は同程度の周波数特性
のコンデンサを使用してください。VCC 端子の
平滑コンデンサは CS よりも大きい容量値のも
のを使用してください。
電源電圧
VIHM
VIL
“L” レベル入力電圧
単位
最小
VCC
“H” レベル入力電圧
規 格 値
VILS
VILM
VSS − 0.3
平滑コンデンサ
CS
0.1
1.0
μF
動作温度
TA
− 40
＋ 85
°C
・C 端子接続図
C
CS
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。
72
DS07–13710–7
MB90580C シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
条 件
規 格 値
単位
備
考
最小
標準
最大
VCC − 0.5
⎯
⎯
V
⎯
⎯
0.4
V
−5
⎯
5
μA
⎯
27
33
mA
MB90583C/CA,
MB90587C/CA
⎯
40
50
mA
MB90F583C/CA,
MB90F584C/CA
⎯
22
26
mA
MB90583C/CA
⎯
35
45
mA
MB90F583C/CA,
MB90F584C/CA
VCC ＝ 5.0 V
内部周波数 16 MHz
フラッシュ書込み・
消去時
⎯
45
60
mA
VCC ＝ 5.0 V
内部周波数 12.58 MHz
フラッシュ書込み・
消去時
⎯
40
50
mA
⎯
7
12
mA
MB90587C/CA
⎯
15
20
mA
MB90583C/CA,
MB90F583C/CA,
MB90F584C/CA
⎯
6
10
mA
MB90587C/CA
⎯
12
18
mA
MB90583C/CA,
MB90F583C/CA,
MB90F584C/CA
⎯
0.1
1.0
mA
MB90583C/587C
⎯
4
7
mA
MB90F583C/F584C
“H” レベル
出力電圧
VOH
全ての
出力端子
VCC ＝ 4.5 V
IOH ＝− 2.0 mA
“L” レベル
出力電圧
VOL
全ての
出力端子
VCC ＝ 4.5 V
IOL ＝ 2.0 mA
入力リーク
電流
IIL
全ての
入力端子
VCC ＝ 5.5 V,
VSS ＜ VI ＜ VCC
VCC ＝ 5.0 V
内部周波数 16 MHz
通常動作時
VCC ＝ 5.0 V
内部周波数 12.58 MHz
通常動作時
ICC
VCC ＝ 5.0 V
内部周波数 16 MHz
スリープ時
電源電流＊
ICCS
VCC
VCC ＝ 5.0 V
内部周波数 12.58 MHz
スリープ時
入力容量
MB90F583C/CA,
MB90F584C/CA
ICCL
VCC ＝ 5.0 V
内部周波数 8 kHz
サブ動作時 ,
TA ＝ 25 °C
ICCLS
VCC ＝ 5.0 V
内部周波数 8 kHz
サブスリープ時 ,
TA ＝ 25 °C
⎯
30
50
μA
MB90583C/587C,
MB90F583C/F584C
ICCT
VCC ＝ 5.0 V
内部周波数 8 kHz
時計モード時 ,
TA ＝ 25 °C
⎯
15
30
μA
MB90583C/587C,
MB90F583C/F584C
ICCH
ストップ時 ,
TA ＝ 25 °C
⎯
5
20
μA
MB90583C/CA,
MB90587C/CA,
MB90F583C/CA,
MB90F584C/CA
⎯
⎯
10
80
pF
CIN
AVCC, AVSS,
C, VCC, VSS
以外
（続く）
DS07–13710–7
73
MB90580C シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
オープン
ドレイン
出力リーク
電流
プルアップ
抵抗
プルダウン
抵抗
記号
端子記号
条 件
規 格 値
最小
標準
最大
単位
Ileak
P40 ∼ P47
⎯
⎯
0.1
5
μA
RUP
P00 ∼ P07
P10 ∼ P17
P60 ∼ P65
RST
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
RDOWN MD2
備
考
オープン
ドレイン出力
に設定時
＊ : 電流値は特性改善等により予告無く変更する場合があります。電源電流の測定条件は外部クロックです。
74
DS07–13710–7
MB90580C シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
fC
端子記号
条 件
規 格 値
入力クロックパルス幅
入力クロック
立上り , 立下り時間
内部動作クロック周波数
内部動作クロック
サイクルタイム
備
考
標準
最大
3
⎯
16
逓倍なし
発振回路使用時
8
⎯
16
PLL1 逓倍
発振回路使用時
4
⎯
8
MHz PLL2 逓倍
発振回路使用時
3
⎯
5.3
PLL3 逓倍
発振回路使用時
3
⎯
4
PLL4 逓倍
発振回路使用時
⎯
32.768
⎯
kHz
62.5
⎯
333
ns
⎯
30.5
⎯
μs
10
⎯
⎯
ns
X0, X1
クロック周波数
クロックサイクルタイム
単位
最小
fCL
X0A, X1A
tHCYL
X0, X1
tLCYL
X0A, X1A
PWH
PWL
X0
PWLH
PWLL
X0A
⎯
15.2
⎯
μs
tCR
tCF
X0
⎯
⎯
5
ns
fCP
⎯
1.0
⎯
16
MHz メインクロック使用時
fLCP
⎯
⎯
8.192
⎯
kHz
tCP
⎯
62.5
—
666
ns
メインクロック使用時
tLCP
⎯
⎯
122.1
⎯
μs
サブクロック使用時
⎯
Duty 比 30 ∼ 70％を目
安としてください
外部クロック時
サブクロック使用時
・X0, X1 クロックタイミング
tHCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
・X0A, X1A クロックタイミング
tLCYL
0.8 VCC
X0A
0.2 VCC
PWLH
PWLL
tCF
DS07–13710–7
tCR
75
MB90580C シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
MB90F583C/CA, MB90F584C/CA 動作保証範囲
5.5
電源電圧 VCC (V)
4.5
3.3
3.0
MB90583C/CA，MB90587C/CA，
MB90V580B 動作保証範囲
3
1.5
8
PLL 動作保証範囲
12
16
内部クロック fCP (MHz)
原発振周波数と内部動作クロック周波数の関係
4 逓倍
内部クロック fCP (MHz)
16
3 逓倍
2 逓倍
1 逓倍
12
9
8
逓倍なし
4
3
4
8
16
原発振クロック fC (MHz)
交流規格は以下の測定基準電圧値で規定しています。
・入力信号波形
・出力信号波形
ヒステリシス入力端子
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
ヒステリシス入力 /MD 入力以外の端子
0.7 VCC
0.3 VCC
76
DS07–13710–7
MB90580C シリーズ
(2) クロック出力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
サイクル時間
tCYC
CLK ↑ → CLK ↓
tCHCL
規 格 値
端子記号
条 件
CLK
VCC ＝ 5 V ± 10％
単位
最小
最大
62.5
⎯
ns
20
⎯
ns
備
考
tCYC
tCHCL
2.4 V
2.4 V
0.8 V
CLK
(3) リセット , ハードウェアスタンバイ入力
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
リセット入力時間
tRSTL
RST
ハードウェアスタンバイ入力時間
tHSTL
HST
条 件
⎯
規 格 値
単位
最小
最大
4 tCP
⎯
ns
4 tCP
⎯
ns
備
考
tRSTL, tHSTL
RST
HST
DS07–13710–7
0.2 VCC
0.2 VCC
77
MB90580C シリーズ
(4) パワーオンリセット
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
電源立上り時間
記号
端子記号
tR
VCC
条 件
⎯
規 格 値
単位
最小
最大
0.05
30
ms
⎯
ms
tOFF
VCC
4
電源切断時間
（注意事項）電源立上げ前は , VCC ＜ 0.2 V とする必要があります。
備
考
電源投入までの待ち時間
（注意事項）・上記規格は , パワーオンリセットをかけるための数値です。
・HST ＝ “L” の場合は , パワーオンリセットの要 , 不要によらず , 必ずこの規格に従って電源を投入し , パワー
オンリセットをかけてください。
・デバイス内にはパワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期
化を期待する場合は , この規格に従って電源を投入してください。
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
下図のように , 動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らか
に立ち上げることを推奨いたします。また , この場合には PLL クロックを使用してい
ない状態で行ってください。ただし , 電圧降下 1 V/s 以内であれば PLL クロック使用
中でも動作可能です。
VCC
3.0 V
VSS
78
RAM データ保持
立上りの傾きを，50 mV/ms 以下に
することを推奨いたします。
DS07–13710–7
MB90580C シリーズ
(5) バスタイミング ( リード )
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
ALE パルス幅
tLHLL
ALE
有効アドレス→
ALE ↓時間
tAVLL
ALE ↓→
アドレス有効時間
tLLAX
有効アドレス→
RD ↓時間
tAVRL
有効アドレス→
有効データ入力
規 格 値
条 件
単位
最小
最大
tCP/2 − 20
⎯
ns
tCP/2 − 20
⎯
ns
tCP/2 − 15
⎯
ns
A23 ∼ A16, AD15 ∼ AD00
RD
tCP − 15
⎯
ns
tAVDV
A23 ∼ A16, AD15 ∼ AD00
⎯
5 tCP/2 − 60
ns
RD パルス幅
tRLRH
RD
3 tCP/2 − 20
⎯
ns
RD ↓→有効データ入力
tRLDV
RD, AD15 ∼ AD00
⎯
3 tCP/2 − 60
ns
RD ↑→
データホールド時間
tRHDX
RD, AD15 ∼ AD00
0
⎯
ns
RD ↑→ ALE ↑ 時間
tRHLH
RD, ALE
tCP/2 − 15
⎯
ns
RD ↑→
アドレス有効時間
tRHAX
ALE, A23 ∼ A16
tCP/2 − 10
⎯
ns
有効アドレス→
CLK ↑ 時間
tAVCH
A23 ∼ A16, AD15 ∼ AD00
CLK
tCP/2 − 20
⎯
ns
RD ↓→ CLK ↑時間
tRLCH
RD, CLK
tCP/2 − 20
⎯
ns
ALE ↓→ RD ↓時間
tLLRL
ALE, RD
tCP/2 − 15
⎯
ns
ALE
A23 ∼ A16, AD15 ∼ AD00
ALE
AD15 ∼ AD00
⎯
備
考
・バスタイミング ( リード )
tAVCH
tRLCH
2.4 V
2.4 V
CLK
tRHLH
2.4 V
2.4 V
2.4 V
ALE
tLHLL
0.8 V
tRLRH
2.4 V
RD
tAVLL
tLLAX
0.8 V
tLLRL
tAVRL
A23 ∼ A16
tRLDV
tRHAX
2.4 V
2.4 V
0.8 V
0.8 V
tAVDV
AD15 ∼
AD00
DS07–13710–7
2.4 V
0.8 V
2.4 V
アドレス
0.8 V
tRHDX
0.8 VCC
0.2 VCC
0.8 VCC
読込みデータ
0.2 VCC
79
MB90580C シリーズ
(6) バスタイミング ( ライト )
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
有効アドレス→
WRH, WRL ↓時間
tAVWL
WRH, WRL パルス幅
条 件
規 格 値
単位
最小
最大
A23 ∼ A16, AD15 ∼ AD00
WRH, WRL
tCP − 15
⎯
ns
tWLWH
WRH, WRL
3 tCP/2 − 20
⎯
ns
有効データ出力→
WRH, WRL ↑ 時間
tDVWH
AD15 ∼ AD00
WRH, WRL
3 tCP/2 − 20
⎯
ns
WRH, WRL ↑→
データホールド時間
tWHDX
20
⎯
ns
WRH, WRL ↑→
アドレス有効時間
tWHAX
WRH, WRL, A23 ∼ A16
tCP/2 − 10
⎯
ns
WRH, WRL ↑→
ALE ↑時間
tWHLH
WRH, WRL, ALE
tCP/2 − 15
⎯
ns
WRH, WRL ↓→
CLK ↑時間
tWLCH
WRH, WRL, CLK
tCP/2 − 20
⎯
ns
WRH, WRL
AD15 ∼ AD00
⎯
備
考
・バスタイミング ( ライト )
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tWLWH
2.4 V
WRH
WRL
0.8 V
tAVWL
A23 ∼ A16
tWHAX
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ∼
AD00
80
2.4 V
0.8 V
2.4 V
アドレス
0.8 V
tWHDX
2.4 V
書込みデータ
0.8 V
DS07–13710–7
MB90580C シリーズ
(7) レディ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
RDY セットアップ時間
記号
端子記号
tRYHS
条 件
⎯
RDY
規 格 値
最小
最大
45
⎯
単位
備
考
ns
tRYHH
⎯
0
⎯
ns
RDY ホールド時間
（注意事項）RDY 立下り時のセットアップ時間が不足する場合には , オートレディ機能を使用してください。
2.4 V
2.4 V
CLK
ALE
RD/
WRH/
WRL
tRYHS
RDY
ウエイトを
かけるとき
RDY
ウエイトを
かけないとき
DS07–13710–7
tRYHS
0.2 VCC
0.2 VCC
0.8 VCC
0.8 VCC
tRYHH
81
MB90580C シリーズ
(8) ホールドタイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
端子フローティング→ HAK ↓時間
記号
端子記号
tXHAL
HAK
条 件
⎯
規 格 値
最小
最大
30
tCP
HAK
tCP
2 tCP
tHAHV
HAK ↓→端子有効時間
（注意事項）HRQ 端子が取り込まれてから , HAK が変化するまでは , 1 サイクル以上あります
HAK
単位
備
考
ns
ns
2.4 V
0.8 V
tXHAL
tHAHV
2.4 V
各端子
82
0.8 V
2.4 V
ハイインピーダンス
0.8 V
DS07–13710–7
MB90580C シリーズ
(9) UART0 ∼ UART4
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
シリアルクロックサイクルタイム
tSCYC
SCK0 ∼ SCK4
SCK ↓→ SOT 遅延時間
tSLOV
SCK0 ∼ SCK4
SOT0 ∼ SOT4
条 件
内部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
規 格 値
単位
最小
最大
8 tCP
⎯
ns
− 80
80
ns
100
⎯
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK4
SIN0 ∼ SIN4
SCK ↑→有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK4
SIN0 ∼ SIN4
60
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK0 ∼ SCK4
4 tCP
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK0 ∼ SCK4
4 tCP
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOV
SCK0 ∼ SCK4
SOT0 ∼ SOT4
⎯
150
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK4
SIN0 ∼ SIN4
60
⎯
ns
60
⎯
ns
外部シフトクロック
モード出力端子は
CL ＝ 80 pF ＋ 1 TTL
SCK0 ∼ SCK4
SIN0 ∼ SIN4
（注意事項）・CLK 同期モード時の AC 規格です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・tCP は , マシンサイクル周期 ( 単位：ns) です。
SCK ↑→有効 SIN ホールド時間
DS07–13710–7
tSHIX
備
考
83
MB90580C シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SCK
0.2 VCC
tSHSL
0.8 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
84
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–13710–7
MB90580C シリーズ
(10) タイマ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
入力パルス幅
記号
端子記号
条 件
tTIWH
tTIWL
IN0 ∼ IN3,
TIN0 ∼ TIN2
⎯
0.8 VCC
規 格 値
最小
最大
4 tCP
⎯
単位
備
考
ns
0.8 VCC
0.2 VCC
tTIWH
0.2 VCC
tTIWL
(11) タイマ出力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
CLK ↑→ TOUT 変化時間
記号
端子記号
条 件
tTO
OUT0, OUT1,
PPG0, PPG1,
⎯
規 格 値
最小
最大
30
⎯
単位
備
考
ns
TOT0 ∼ TOT2
CLK
2.4 V
tTO
2.4 V
TOUT
0.8 V
DS07–13710–7
85
MB90580C シリーズ
(12) トリガ入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
入力パルス幅
記号
端子記号
条 件
tTRGH
tTRGL
IRQ0 ∼ IRQ7,
ADTG
⎯
0.8 VCC
規 格 値
最大
5 tCP
⎯
単位
備
考
ns
0.8 VCC
0.2 VCC
tTRGH
86
最小
0.2 VCC
tTRGL
DS07–13710–7
MB90580C シリーズ
(13) IEBusTM タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
TX → RX 遅延時間
( 立上り )
tDLY1
TX, RX
TX → RX 遅延時間
( 立下り )
tDLY2
規 格 値
条 件
単位
最小
最大
0
1000
ns
0
1000
ns
備
考
⎯
TX
TX, RX
0.7 VCC
0.3 VCC
tDLY1
0.7 VCC
RX
0.3 VCC
tDLY2
MB90580C
ドライバ / レシーバ
シリーズ
TX
TX
BUS+
RX
RX
BUS−
IEBusTM
DS07–13710–7
87
MB90580C シリーズ
5. A/D 変換部電気的特性
(3.0 V ≦ AVRH − AVRL, VCC ＝ AVCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
分解能
⎯
総合誤差
規 格 値
単位
備
考
最小
標準
最大
⎯
⎯
10
⎯
bit
⎯
⎯
⎯
⎯
± 5.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN7
AVRL −
3.5 LSB
AVRL ＋
0.5 LSB
AVRL ＋
4.5 LSB
V
フルスケール
トランジション電圧
VFST
AN0 ∼ AN7
AVRH −
6.5 LSB
AVRH −
1.5 LSB
AVRH ＋
1.5 LSB
V
コンペア時間
⎯
⎯
352 tCP
⎯
⎯
ns
マシンクロック
16 MHZ 時
サンプリング時間
⎯
⎯
64 tCP
⎯
⎯
ns
マシンクロック
16 MHZ 時
アナログポート入力電流
IAIN
AN0 ∼ AN7
⎯
⎯
10
μA
アナログ入力電圧
VAIN
AN0 ∼ AN7
AVRL
⎯
AVRH
V
⎯
AVRH
AVRL ＋ 3.0
⎯
AVCC
V
⎯
AVRL
0
⎯
AVRH − 3.0
V
IA
AVCC
⎯
5
⎯
mA
IAH
AVCC
⎯
⎯
5
μA
IR
AVRH
⎯
400
⎯
μA
IRH
AVRH
⎯
⎯
5
μA
基準電圧
電源電流
基準電圧供給電流
1 LSB ＝
(AVRH - AVRL)/
1024
＊
＊
—
⎯
⎯
4
LSB
チャネル間ばらつき
AN0 ∼ AN7
＊：A/D コンバータ非動作時 , CPU ストップ時の電流 (VCC ＝ AVCC ＝ AVRH ＝ 5.0 V 時 )
（注意事項）・｜ AVRH − AVRL ｜が小さくなるに従って , 相対的に誤差は大きくなります。
・アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
外部回路の出力インピーダンス : 最大 15.5 kΩ ( サンプリング時間 = 4.0 μs 時 )
・外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング時間が不足する場合があり
ます。
C0
コンパレータ
アナログ入力
88
C1
DS07–13710–7
MB90580C シリーズ
6. A/D コンバータの用語の定義
分解能
： A/D 変換器により識別可能なアナログ変化
直線性誤差
： ゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差 ： 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差
： 実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 /
直線性誤差を含む誤差
総合誤差
3FF
0.5 LSB
3FE
実際の変換特性
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
VNT −｛1 LSB × (N − 1) ＋ 0.5 LSB｝
〔LSB〕
1 LSB
AVRH − AVRL
〔V〕
1024
デジタル出力 N の総合誤差＝
1 LSB ＝ ( 理想値 )
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB 〔V〕
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB 〔V〕
VNT：デジタル出力が (N − 1) から N に遷移する電圧
（続く）
DS07–13710–7
89
MB90580C シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
デジタル出力
3FD
実際の変換特性
N+1
{1 LSB × (N − 1)
+ VOT }
VFST
( 実測値 )
VNT
( 実測値 )
004
実際の変換特性
003
デジタル出力
3FE
理想特性
実際の変換特性
N
V(N + 1)T
( 実測値 )
N−1
VNT
002
理想特性
( 実測値 )
実際の変換特性
N−2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
AVRH
アナログ入力
アナログ入力
デジタル出力 N の
＝
直線性誤差
VNT −｛1 LSB × (N − 1) ＋ VOT｝
〔LSB〕
1 LSB
デジタル出力 N の
V (N ＋ 1) T − VNT
＝
1 LSB
微分直線性誤差
1 LSB ＝
VFST − VOT
1022
− 1 LSB〔LSB〕
〔V〕
VOT：デジタル出力が“000H”から“001H”に遷移する電圧
VFST：デジタル出力が“3FEH”から“3FFH”に遷移する電圧
7. A/D 変換部の注意事項
アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
外部回路の出力インピーダンスは約 15.5 kΩ 以下を推奨します。
外部にコンデンサを使用する場合には , 外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて , 内部
コンデンサの数千倍を目安にすることを推奨します。
外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合があります ( サンプ
リング期間＝ 4.00 μs ＠マシンクロック 16 MHz 時 ) 。
・アナログ入力回路模型図
C0
アナログ入力
コンパレータ
C1
MB90587C/CA, MB90V580B
R ≅ 1.5 kΩ, C ≅ 30 pF
MB90F583C/CA, MB90F584C/CA R ≅ 3.0 kΩ, C ≅ 65 pF
MB90583C/CA
R ≅ 2.2 kΩ, C ≅ 45 pF
( 注意事項 ) ここに記した数値は目安にしてください。
・誤差について
｜ AVRH − AVRL ｜が小さくなるに従って , 相対的な誤差は大きくなります。
90
DS07–13710–7
MB90580C シリーズ
8. D/A 変換部電気的特性
(VCC ＝ AVCC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ DVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子記号
分解能
⎯
微分直線性誤差
規 格 値
単位
最小
標準
最大
⎯
⎯
8
⎯
bit
⎯
⎯
⎯
⎯
± 0.9
LSB
絶対精度
⎯
⎯
⎯
⎯
± 1.2
％
直線性誤差
⎯
⎯
⎯
⎯
± 1.5
LSB
変換時間
⎯
⎯
⎯
10
20
μs
アナログ基準電圧
⎯
DVRH
VSS ＋ 3.0
⎯
AVCC
V
⎯
120
300
μA
⎯
⎯
10
μA
⎯
20
⎯
kΩ
IDVR
基準電圧供給電流
IDVRS
⎯
アナログ出力インピーダンス
DVRH
⎯
備
考
＊1
＊2
＊ 1：負荷容量 20 pF 時
＊ 2：ストップ時
9. フラッシュメモリ書込み／消去特性
項目
条件
セクタ消去時間
チップ消去時間
TA ＝＋ 25 °C，
VCC ＝ 3.0 V
ワード (16 ビット幅 )
書込み時間
書込み／消去回数
DS07–13710–7
⎯
規格値
単位
備考
最小
標準
最大
⎯
1
15
s
内部での消去前
書込み時間を除く
⎯
7
⎯
s
内部での消去前
書込み時間を除く
⎯
16
3,600
μs
システムレベルの
オーバヘッド時間を除く
10,000
⎯
⎯
cycle
91
MB90580C シリーズ
■ 特性例
MB90F583C/CA の電源電流
ICC − VCC
TA ＝ 25 °C, 外部からのクロック入力
ICCS − VCC
TA ＝ 25 °C, 外部からのクロック入力
45
20
f = 16 MHz
40
f = 12 MHz
f = 10 MHz
25
f = 8 MHz
20
f = 12 MHz
ICCS (mA)
30
ICC (mA)
f = 16 MHz
15
35
f = 10 MHz
10
f = 8 MHz
f = 4 MHz
5
15
f = 4 MHz
f = 2 MHz
10
f = 2 MHz
0
5
0
2
2
3
4
VCC (V)
5
5
6
ICCLS − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90F583C のみ )
50
500
450
45
f = 8 kHz
400
40
350
35
300
30
ICCLS (μA)
ICCL (μA)
4
VCC (V)
6
ICCL − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90F583C のみ )
250
200
f = 8 kHz
25
20
150
15
100
10
50
5
0
3
0
2
3
4
VCC (V)
5
6
2
3
4
VCC (V)
5
6
（続く）
92
DS07–13710–7
MB90580C シリーズ
（続き）
ICCT (μA)
ICCT − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90F583C のみ )
30
28
26
24
22
20
28
16
14
12
10
8
6
4
2
0
f = 8 kHz
2
3
4
VCC (V)
5
6
VOL − IOL
TA ＝ 25 °C, VCC ＝ 4.5 V
1000
1000
900
900
800
800
700
700
600
600
VOL (V)
VCC - VOH (mV)
VOH − IOH
TA ＝ 25 °C, VCC ＝ 4.5 V
500
500
400
400
300
300
200
200
100
100
0
0
0
1
DS07–13710–7
2
3
4
5 6 7
IOH (mA)
8
9 10 11 12
0
1
2
3
4
5 6 7
IOL (mA)
8
9 10 11 12
93
MB90580C シリーズ
MB90583C/CA の電源電流
ICCS − VCC
TA ＝ 25 °C, 外部からのクロック入力
ICC − VCC
TA ＝ 25 °C, 外部からのクロック入力
30
20
f = 16 MHz
25
f = 10 MHz
f = 8 MHz
15
ICCS (mA)
ICC (mA)
20
f = 16 MHz
15
f = 12 MHz
f = 12 MHz
f = 10 MHz
10
f = 8 MHz
f = 4 MHz
5
10
f = 4 MHz
f = 2 MHz
f = 2 MHz
5
0
2
0
2
3
4
VCC (V)
5
4
VCC (V)
5
6
6
ICCL − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90583C のみ )
70
3
ICCLS − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90583C のみ )
f = 8 kHz
50
45
60
40
35
40
ICCLS (μA)
ICCL (μA)
50
30
f = 8 kHz
30
25
20
15
20
10
5
10
0
0
2
2
3
4
VCC (V)
5
6
3
4
VCC (V)
5
6
（続く）
94
DS07–13710–7
MB90580C シリーズ
（続き）
ICCT (μA)
ICCT − VCC
TA ＝ 25 °C, 外部からのクロック入力
(MB90583C のみ )
30
28
26
24
22
20
28
16
14
12
10
8
6
4
2
0
f = 8 kHz
2
3
4
VCC (V)
5
6
VOL − IOL
TA ＝ 25 °C, VCC ＝ 4.5 V
1000
1000
900
900
800
800
700
700
600
600
VOL (V)
VCC - VOH (mV)
VOH − IOH
TA ＝ 25 °C, VCC ＝ 4.5 V
500
500
400
400
300
300
200
200
100
100
0
0
0
1
DS07–13710–7
2
3
4
5 6 7
IOH (mA)
8
9 10 11 12
0
1
2
3
4
5 6 7
IOL (mA)
8
9
10 11 12
95
MB90580C シリーズ
■ オーダ型格
型格
MB90F583CPMC
MB90F583CAPMC
MB90583CPMC
MB90583CAPMC
MB90F584CPMC
MB90F584CAPMC
MB90587CPMC
MB90587CAPMC
MB90F583CPF
MB90F583CAPF
MB90583CPF
MB90583CAPF
MB90F584CPF
MB90F584CAPF
MB90587CPF
MB90587CAPF
96
パッケージ
備考
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
DS07–13710–7
MB90580C シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.0 mm × 14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.65 g
コード（参考）
P-LFQFP100-14×14-0.50
プラスチック・LQFP, 100 ピン
（FPT-100P-M20）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
51
75
76
50
0.08(.003)
Details of "A" part
+0.20
26
100
1
0.08(.003)
(0.50(.020))
0.25(.010)
0.60±0.15
(.024±.006)
25
0.20±0.05
(.008±.002)
0.10±0.10
(.004±.004)
(Stand off)
0˚~8˚
"A"
0.50(.020)
+.008
1.50 –0.10 .059 –.004
(Mounting height)
INDEX
M
©2005
-2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-2-2
C
2005 FUJITSU LIMITED F100031S-c-2-1
0.145±0.055
(.0057±.0022)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–13710–7
97
MB90580C シリーズ
（続き）
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
98
DS07–13710–7
MB90580C シリーズ
■ 本版での主な変更内容
ページ
場所
71
■ 電気的特性
1. 絶対最大定
75
■ 電気的特性
4. 交流規格
(1) クロックタイミング
変更箇所
＊ 4 を訂正
P71 ∼ P74 → P71, P72
「クロック周波数」の行を変更
「周波数変動率＊ ( ロック時 )」の行を削除
「内部動作クロック周波数」の最小値を訂正
1.5 → 1.0
「＊：周波数変動率とは , 逓倍時のロック時における設定中心周波数
からの最大変動割合を示したものです。
」と図を削除
76
■ 電気的特性
4. 交流規格
(1) クロックタイミング
・PLL 動作保証範囲
「内部動作クロック周波数と電源電圧の関係」の図を訂正
78
■ 電気的特性
4. 交流規格
(4) パワーオンリセット
「電源切断時間」の 備考欄を訂正
繰り返し動作の為 → 電源投入までの待ち時間
変更箇所は , 本文中のページ左側の｜によって示しています。
DS07–13710–7
99
MB90580C シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部