本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–12618–2 8 ビット・マイクロコントローラ CMOS ® MB95160 シリーズ MB95F166D/166D/FV100D-101 ■ 概要 MB95160 シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコントロー ラです。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特長 ・F2MC-8FX CPU コア コントローラに最適な命令体系 ・ 乗除算命令 ・ 16 ビット演算 ・ ビットテストによるブランチ命令 ・ ビット操作命令など ・クロック ・ メインクロック ・ メイン PLL クロック ・ サブクロック ・ サブ PLL クロック ・タイマ ・ 8/16 ビット複合タイマ× 2 チャネル インターバルタイマ , PWC タイマ , PWM タイマまたはインプットキャプチャとして使用可能 ・ 8/16 ビット PPG × 2 チャネル ・ 16 ビット PPG × 1 チャネル ・ タイムベースタイマ× 1 チャネル ・ 時計プリスケーラ× 1 チャネル ・LIN-UART × 1 チャネル ・ LIN 機能 , クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能 ・ 全二重ダブルバッファ ・UART/SIO × 1 チャネル ・ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能 ・ 全二重ダブルバッファ (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2008-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2009.3 MB95160 シリーズ (続き) ・I2C × 1 チャネル ウェイクアップ機能内蔵 ・外部割込み× 8 チャネル ・ エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 ) ・ 低消費電力 ( スタンバイ ) モードからの解除としても使用可能 ・8/10 ビット A/D コンバータ× 8 チャネル 8 ビットまたは 10 ビット分解能の選択が可能 ・LCD コントローラ (LCDC) ・ 32 SEG × 4 COM ( 最大 128 画素 ) ( 内部分割抵抗内蔵 ) ・ ブリンキング機能あり ・低消費電力 ( スタンバイ ) モード ・ ストップモード ・ スリープモード ・ 時計モード ・ タイムベースタイマモード ・I/O ポート ・ 最大ポート数:53 本 ・ ポート構成 - 汎用入出力ポート (N-ch オープンドレイン ) :2 本 - 汎用入出力ポート (CMOS) :51 本 ・ポートの入力電圧レベルを変更可能 CMOS 入力レベル / ヒステリシス入力レベル ・フラッシュメモリセキュリティ機能 ( フラッシュメモリ品のみ ) フラッシュメモリ内容を保護 2 DS07–12618–2 MB95160 シリーズ ■ 品種構成 品種 項目 分類 MB95F166D MB95166D フラッシュメモリ品 マスク ROM 品 ROM 容量 32 K バイト RAM 容量 1 K バイト リセット出力 オ* プ シ ョ ン クロック系統 2 系統 低電圧検出リセット CPU 機能 周 辺 機 能 なし なし 基本命令数 命令ビット長 命令長 データビット長 最小命令実行時間 割込み処理時間 :136 命令 :8 ビット :1 ∼ 3 バイト :1, 8, 16 ビット長 :61.5 ns ( マシンクロック周波数 16.25 MHz 時 ) :0.6 μs ( マシンクロック周波数 16.25 MHz 時 ) ポート ( 最大 53 本 ) 汎用入出力ポート (N-ch オープンドレイン ) :2 本 汎用入出力ポート (CMOS) :51 本 ポートの入力電圧レベルを変更可能 CMOS 入力レベル / ヒステリシス入力レベル タイムベースタイマ (1 チャネル ) 割込み周期 0.5 ms, 2.1 ms, 8.2 ms, 32.8 ms ( メイン発振クロック 4 MHz 時 ) ウオッチドッグタイマ リセット発生周期 メイン発振クロック 10 MHz 時 サブ発振クロック 32.768 kHz 時 ワイルドレジスタ 3 バイト分の ROM データ置換え可能 I2C (1 チャネル ) マスタ / スレーブ送受信 バスエラー機能 , アービトレーション機能 , 転送方向検出機能 スタートコンディションの繰返し発生および検出機能 ウェイクアップ機能内蔵 UART/SIO (1 チャネル ) UART/SIO でのデータ転送可能 全二重ダブルバッファ , 可変データ長 (5/6/7/8 ビット ) ボーレートジェネレータ内蔵 NRZ 方式転送フォーマット , エラー検出機能 LSB ファースト /MSB ファースト選択可能 クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 LIN-UART (1 チャネル ) 専用リロードタイマによって広範囲の通信速度設定が可能 , 全二重ダブルバッファ クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送可能 LIN 機能は LIN マスタまたは LIN スレーブとして使用可能 : 最小 105 ms : 最小 250 ms 8/10 ビット A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能 (8 チャネル ) LCD コントローラ (LCDC) COM 出力 :4 ( 最大 ) SEG 出力 :32 ( 最大 ) LCD 駆動電源 ( バイアス ) 端子 :4 32 SEG × 4 COM:128 画素表示可能 ( 内部分割抵抗内蔵 ) デューティ LCD モード LCD スタンバイモード時でも動作可能 内部分割抵抗内蔵 ブリンキング機能あり (続く) DS07–12618–2 3 MB95160 シリーズ (続き) 品種 MB95F166D 項目 MB95166D タイマ 1 チャネルにつき 8 ビットタイマ× 2 チャネル , または 16 ビットタイマ× 8/16 ビット複合タイマ 1 チャネルとして使用可能 (2 チャネル ) タイマ機能 , PWC 機能 , PWM 機能 , キャプチャ機能内蔵 , 方形波出力あり カウントクロック:内部クロック 7 種類および外部クロックから選択可能 16 ビット PPG (1 チャネル ) PWM モードまたはワンショットモードを選択可能 カウンタ動作クロック:8 種類のクロックソースから選択可能 外部トリガ起動対応 8/16 ビット PPG (2 チャネル ) PPG 1 チャネルにつき 8 ビット PPG × 2 チャネル , または 16 ビット PPG × 1 チャネルと して使用可能 カウンタ動作クロック:8 種類のクロックソースから選択可能 カウントクロック:4 種類のクロックソース (125 ms, 250 ms, 500 ms, 1 s) から選択可能 カウンタ値は 0 から 63 まで設定可能 ( クロックソース 1 秒を選択し , カウンタ値を 60 に 設定した場合 , 1 分カウント可能 ) 周 時計カウンタ 辺 機 能 時計プリスケーラ (1 チャネル ) 4 種類のインターバル時間 (125 ms, 250 ms, 500 ms, 1 s) から選択可能 外部割込み (8 チャネル ) エッジ検出による割込み ( 立上り , 立下りまたは両エッジから選択可能 ) スタンバイモードからの解除としても使用可能 フラッシュメモリ 自動プログラミング , Embedded Algorithm 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート アルゴリズム完了を示すフラグ 書込み / 消去回数 ( 最小 ) :10000 回 データ保持期間:20 年間 各ブロックで消去を実行可能 外部プログラミング電圧によるブロック保護 フラッシュメモリセキュリティ スタンバイモード スリープ , ストップ , 時計 , タイムベースタイマ *:オプションの詳細については , 「■ マスクオプション」を参照してください。 (注意事項)MB95160 シリーズの評価用品の品種名は , MB95FV100D-101 ( 内部分割抵抗内蔵です。) ご使用の際には MCU ボード (MB2146-301A) が必要となります。 ■ 発振安定待ち時間 マスク ROM 品では , マスク ROM 発注時にマスクオプションによりメインクロック発振安定待ち時間の初期値を下記 の 4 種類より選択できます。 なお , 評価用品とフラッシュメモリ品のメインクロック発振安定待ち時間の初期値は最大値に固定されています。 発振安定待ち時間の選択 備考 2 0.5 μs ( メイン発振クロック 4 MHz 時 ) 12 約 1.02 ms ( メイン発振クロック 4 MHz 時 ) 13 約 2.05 ms ( メイン発振クロック 4 MHz 時 ) 14 約 4.10 ms ( メイン発振クロック 4 MHz 時 ) (2 − 2) /FCH (2 − 2) /FCH (2 − 2) /FCH (2 − 2) /FCH ■ パッケージと品種対応 品種 MB95F166D MB95FV100D-101 MB95166D FPT-64P-M23 ○ × ○ FPT-64P-M24 ○ × ○ BGA-224P-M08 × ○ × パッケージ ○:使用可能 ×:使用不可能 4 DS07–12618–2 MB95160 シリーズ ■ 品種間の相違点と品種選択時の注意事項 ・評価用品使用時の注意 評価用品は F2MC-8FX ファミリの複数のシリーズおよび品種のソフトウェア開発をサポートするため , MB95160 シリー ズの機能だけでなく他の品種の機能も搭載しています。このため MB95160 シリーズで使用しない周辺機能の I/O アドレス はアクセス禁止になっています。このアクセス禁止アドレスに対して読み書きを行うと , 本来使用しない周辺機能が動作 する場合があり , ハードウェアやソフトウェアの予想外の誤動作を招く危険があります。 特に , 奇数バイトのアクセス禁止領域に対して , ワードアクセスを行わないでください ( 行った場合 , 意図しない読み書 きが行われることがあります ) 。 また , 評価用品と , フラッシュメモリ品では禁止アドレスの読出し値が異なりますので , その値はプログラムで使用し ないでください。 フラッシュメモリ品と マスク ROM 品の品種によっては , 1 バイトのレジスタの中で一部のビットの機能がサポートさ れていない場合があります。これらのビットに対して , 読み書き動作を行ってもハードウェアの誤動作は発生しません。ま た評価用品とマスク ROM 品はまったく同じハードウェアとソフトウェアの動作を行うようになっています。 ・メモリ空間の相違 評価用品と , フラッシュメモリ品 , マスク ROM 品で搭載するメモリ容量が異なる場合は , 実際に使用する品種との容量 の差をよく確認の上 , ソフトウェア開発を行ってください。 メモリ空間の詳細は , 「■ CPU コア」を参照してください。 ・消費電流 消費電流の詳細は ,「■電気的特性」を参照してください。 ・パッケージ 各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。 ・動作電圧 動作電圧は , 評価用品 , フラッシュメモリ品マスク ROM 品で異なります。 動作電圧の詳細は ,「■電気的特性」を参照してください。 ・MOD 端子の相違 マスク ROM 品の MOD 端子にはプルダウン抵抗がついています。 DS07–12618–2 5 VCC 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 AVCC AVR P14/PPG0 P13/ADTG/TRG0 P12/UCK0 P11/UO0 P10/UI0 P24/SDA0/EC0 P23/SCL0/TO01 P22/TO00 P21/PPG01 P20/PPG00 MOD X0 X1 VSS 6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 PG0 X1A X0A RST P90/V3 P91/V2 P92/V1 P93/V0 P94 P95 PA0/COM0 PA1/COM1 PA2/COM2 PA3/COM3 PB0/SEG00 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 P00/INT00/AN00/SEG31 P01/INT01/AN01/SEG30 P02/INT02/AN02/SEG29 P03/INT03/AN03/SEG28 P04/INT04/AN04/SEG27 P05/INT05/AN05/SEG26 P06/INT06/AN06/SEG25 P07/INT07/AN07/SEG24 P67/SEG23/SIN P66/SEG22/SOT P65/SEG21/SCK P64/SEG20/EC1 P63/SEG19/TO11 P62/SEG18/TO10 P61/SEG17/PPG11 AVSS MB95160 シリーズ ■ 端子配列図 (TOP VIEW) LQFP-64 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 P60/SEG16/PPG10 PC7/SEG15 PC6/SEG14 PC5/SEG13 PC4/SEG12 PC3/SEG11 PC2/SEG10 PC1/SEG09 PC0/SEG08 PB7/SEG07 PB6/SEG06 PB5/SEG05 PB4/SEG04 PB3/SEG03 PB2/SEG02 PB1/SEG01 (FPT-64P-M23, FPT-64P-M24) DS07–12618–2 MB95160 シリーズ ■ 端子機能説明 端子番号 端子名 入出力 回路形式* 1 AVCC ⎯ A/D コンバータの電源端子です。 2 AVR ⎯ A/D コンバータのリファレンス入力端子です。 3 P14/PPG0 4 P13/TRG0/ADTG 汎用入出力ポートです。 16 ビット PPG ch.0 出力との兼用端子となります。 H 5 P12/UCK0 6 P11/UO0 7 P10/UI0 8 P24/EC0/SDA0 P23/TO01/SCL0 10 P22/TO00 11 P21/PPG01 12 P20/PPG00 13 MOD 14 X0 15 X1 16 汎用入出力ポートです。 16 ビット PPG ch.0 トリガ入力 (TRG0) と A/D トリガ入力 (ADTG) との兼 用端子となります。 汎用入出力ポートです。 UART/SIO ch.0 クロック入出力との兼用端子となります。 汎用入出力ポートです。 UART/SIO ch.0 データ出力との兼用端子となります。 G I 9 機能 汎用入出力ポートです。 UART/SIO ch.0 データ入力との兼用端子となります。 汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 クロック入力 (EC0) と I2C ch.0 データ入出力 (SDA0) との兼用端子となります。 汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 出力 (TO01) と I2C ch.0 クロック入出力 (SCL0) との兼用端子となります。 汎用入出力ポートです。 8/16 ビット複合タイマ ch.0 出力との兼用端子となります。 H 汎用入出力ポートです。 8/16 ビット PPG ch.0 出力との兼用端子となります。 汎用入出力ポートです。 8/16 ビット PPG ch.0 出力との兼用端子となります。 B 動作モード指定用端子です。 A メインクロック用発振端子です。 VSS ⎯ 電源 (GND) 端子です。 17 VCC ⎯ 電源端子です。 18 PG0 H 汎用入出力ポートです。 19 X1A 20 X0A A サブクロック用発振端子です (32 kHz) 。 21 RST B’ リセット端子です。 22 P90/V3 23 P91/V2 24 P92/V1 R 汎用入出力ポートです。 LCDC 駆動用電源端子との兼用端子となります。 25 P93/V0 26 P94 27 P95 S 汎用入出力ポートです。 (続く) DS07–12618–2 7 MB95160 シリーズ 入出力 回路形式* 端子番号 端子名 機能 28 PA0/COM0 29 PA1/COM1 30 PA2/COM2 31 PA3/COM3 32 PB0/SEG00 33 PB1/SEG01 34 PB2/SEG02 35 PB3/SEG03 36 PB4/SEG04 37 PB5/SEG05 38 PB6/SEG06 39 PB7/SEG07 40 PC0/SEG08 41 PC1/SEG09 42 PC2/SEG10 43 PC3/SEG11 44 PC4/SEG12 45 PC5/SEG13 46 PC6/SEG14 47 PC7/SEG15 48 P60/SEG16/ PPG10 49 P61/SEG17/ PPG11 50 P62/SEG18/TO10 汎用入出力ポートです。 LCDC SEG 出力 (SEG18) と 8/16 ビット複合タイマ ch.1 出力 (TO10) との 兼用端子となります。 51 P63/SEG19/TO11 汎用入出力ポートです。 LCDC SEG 出力 (SEG19) と 8/16 ビット複合タイマ ch.1 出力 (TO11) との 兼用端子となります。 52 P64/SEG20/EC1 汎用入出力ポートです。 LCDC SEG 出力 (SEG20) と 8/16 ビット複合タイマ ch.1 クロック入力 (EC1) との兼用端子となります。 M 汎用入出力ポートです。 LCDC COM 出力 (COM0 ∼ COM3) との兼用端子となります。 M 汎用入出力ポートです。 LCDC SEG 出力 (SEG00 ∼ SEG07) との兼用端子となります。 M 汎用入出力ポートです。 LCDC SEG 出力 (SEG08 ∼ SEG15) との兼用端子となります。 M M 汎用入出力ポートです。 LCDC SEG 出力 (SEG16, SEG17) と 8/16 ビット PPG ch.1 出力 (PPG10, PPG11) との兼用端子となります。 53 P65/SEG21/SCK 汎用入出力ポートです。 LCDC SEG 出力 (SEG21) と LIN-UART クロック入出力 (SCK) との兼用 端子となります。 54 P66/SEG22/SOT 汎用入出力ポートです。 LCDC SEG 出力 (SEG22) と LIN-UART データ出力 (SOT) との兼用端子と なります。 55 P67/SEG23/SIN N 汎用入出力ポートです。 LCDC SEG 出力 (SEG23) と LIN-UART データ入力 (SIN) との兼用端子と なります。 (続く) 8 DS07–12618–2 MB95160 シリーズ (続き) 端子番号 端子名 56 P07/INT07/AN07/ SEG24 57 P06/INT06/AN06/ SEG25 58 P05/INT05/AN05/ SEG26 59 P04/INT04/AN04/ SEG27 60 P03/INT03/AN03/ SEG28 61 P02/INT02/AN02/ SEG29 62 P01/INT01/AN01/ SEG30 63 P00/INT00/AN00/ SEG31 64 AVSS 入出力 回路形式* 機能 F 汎用入出力ポートです。 外部割込み入力 (INT00 ∼ INT07) と A/D アナログ入力 (AN00 ∼ AN07) と LCDC SEG 出力 (SEG24 ∼ SEG31) との兼用端子となります。 ⎯ A/D コンバータの電源 (GND) 端子です。 *:入出力回路形式については , 「■ 入出力回路形式」を参照してください。 DS07–12618–2 9 MB95160 シリーズ ■ 入出力回路形式 分類 回路 備考 A X1 (X1A) クロック入力 X0 (X0A) N-ch スタンバイ制御 B モード入力 R ・ 発振回路 ・ 高速側 - 帰還抵抗:約 1 MΩ ・ 低速側 - 帰還抵抗:約 24 MΩ ( 評価用品:約 10 MΩ) - ダンピング 抵抗:約 144 kΩ ( 評価用品:ダンピング 抵抗なし ) ・ 入力専用 ・ マスク ROM 品のみヒステリシス入力 ・ マスク ROM 品 MODE 端子のみプルダ ウン抵抗 ヒステリシス入力 B’ リセット入力 F P-ch デジタル出力 デジタル出力 N-ch ・ CMOS 出力 ・ LCD 出力 ・ ヒステリシス入力 ・ アナログ入力 アナログ入力 LCD 出力 A/D 制御 LCD 制御 スタンバイ制御 外部割込み制御 ヒステリシス入力 G R P-ch プルアップ制御 P-ch デジタル出力 ・ CMOS 出力 ・ CMOS 入力 ・ ヒステリシス入力 ・ プルアップ制御あり デジタル出力 N-ch CMOS 入力 ヒステリシス入力 スタンバイ制御 H R P-ch プルアップ制御 P-ch N-ch スタンバイ制御 ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり デジタル出力 デジタル出力 ヒステリシス入力 (続く) 10 DS07–12618–2 MB95160 シリーズ (続き) 分類 回路 備考 I デジタル出力 N-ch ・ N-ch オープンドレイン出力 ・ CMOS 入力 ・ ヒステリシス入力 CMOS 入力 ヒステリシス入力 スタンバイ制御 M P-ch デジタル出力 ・ CMOS 出力 ・ LCD 出力 ・ ヒステリシス入力 デジタル出力 N-ch LCD 出力 LCD 制御 スタンバイ制御 ヒステリシス入力 N P-ch デジタル出力 デジタル出力 N-ch ・ CMOS 出力 ・ LCD 出力 ・ CMOS 入力 ・ ヒステリシス入力 LCD 出力 CMOS 入力 LCD 制御 スタンバイ制御 ヒステリシス入力 R P-ch N-ch デジタル出力 ・ CMOS 出力 ・ LCD 電源 ・ ヒステリシス入力 デジタル出力 LCD 内蔵分割抵抗入出力 スタンバイ制御 LCD 制御 ヒステリシス入力 S P-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 デジタル出力 N-ch スタンバイ制御 DS07–12618–2 ヒステリシス入力 11 MB95160 シリーズ ■ デバイス使用上の注意 ・ラッチアップの防止 使用に際して , 最大定格電圧を超えることのないようにしてください。 CMOS IC では , 中・高耐圧以外の入力端子や出力端子に Vcc より高い電圧や Vss より低い電圧が印加された場合 , また は Vcc 端子と Vss 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。 ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。 ・供給電圧の安定化 供給電圧は , 安定させてください。 Vcc 電源電圧の動作保証範囲内において , 電源電圧の急激な変化があると誤動作を生じることがあります。 安定化の基準として , 商用周波数 (50/60 Hz) での Vcc リプル変動 (P-P 値 ) は , 標準 Vcc 値の 10% 以下に , また電源の切 換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。 ・外部クロック使用時の注意 外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定 待ち時間が発生します。 ・シリアル通信について シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。 そのため , ノイズを抑えるボードの設計をしてください。 また , 万が一ノイズなどの影響により , 誤ったデータを受信した場合を考慮して最後にデータのチェックサムなどを付 加してエラーが発生した場合には再送を行うなどの処理をしてください。 端子接続について ・未使用端子の処理 入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。 使用していない入出力端子は, 出力状態に設定して開放とするか,入力状態に設定して入力端子と同じ処理をしてくだ さい。使用していない出力端子は,開放としてください。 ・電源端子 Vcc 端子または Vss 端子が複数ある場合,デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部 で同電位にすべきものどうしを接続してあります。不要輻射の低減,グランドレベルの上昇によるストローブ信号の誤動 作の防止,総出力電流規格を遵守などのために,必ずすべての Vcc 端子と Vss 端子を外部で電源とグランドに接続してく ださい。また,電流供給源と本デバイスの Vcc 端子と Vss 端子は低インピーダンスで接続してください。 本デバイスの近くで,Vcc 端子と Vss 端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続 することをお勧めします。 ・モード端子 (MOD) MOD 端子を Vcc 端子または Vss 端子に直接接続してください。 ノイズによってデバイスが意図せずにテストモードに入るのを防止するため,MOD 端子から Vcc 端子または Vss 端子 への距離を最小にし,低インピーダンスで接続するようにプリント基板を配置してください。 ・アナログ電源 AVCC は常に VCC と同電位で使用してください。 VCC > AVCC の場合には , AN00 ∼ AN07 を通して電流が流れる場合が あります。 ・A/D コンバータの電源端子処理 A/D コンバータを使用しない場合には , AVCC = VCC, AVSS = AVR = VSS となるように接続してください。 12 DS07–12618–2 MB95160 シリーズ ■ パラレルライタによるフラッシュメモリマイコンの書込みについて ・対応パラレルライタとアダプタ 下表に , 対応しているパラレルライタとアダプタを示します。 パッケージ 適合アダプタ型格 パラレルライタ FPT-64P-M23 TEF110-95F168HPMC FPT-64P-M24 TEF110-95F168HPMC1 AF9708 (Ver 02.35G 以上 ) AF9709/B (Ver 02.35G 以上 ) AF9723+AF9834 (Ver 02.08E 以上 ) (注意事項)適合アダプタ型格とパラレルライタのお問い合わせは下記にお願いします。 フラッシュサポートグループ株式会社 TEL : 053-428-8380 ・セクタ構成 CPU によるアクセス時とパラレルライタ使用時の各セクタに対応するアドレスを下記に示します。 フラッシュメモリ CPU アドレス ライタアドレス * 8000H 18000H FFFFH 1FFFFH 32 K バイト * : ライタアドレスとは , フラッシュメモリにパラレルライタでデータを書き込む場合 , CPU アドレスに 対応するアドレスです。 パラレルライタを使用し書込み / 消去を行う場合 , このライタアドレスで書込み / 消去を行います。 ・書込み方法 1) パラレルライタのタイプコードを “17222” に設定してください。 2) プログラムデータをパラレルライタの 18000H ∼ 1FFFFH にロードしてください。 3) パラレルライタで書き込んでください。 DS07–12618–2 13 MB95160 シリーズ ■ ブロックダイヤグラム F2MC-8FX CPU RST X0, X1 X0A, X1A リセット制御 ROM RAM クロック制御 割込み制御 時計プリスケーラ PG0 P00/INT00 ~ P07/INT07 ワイルドレジスタ 時計カウンタ 外部割込み 8/16 ビット PPG ch.1 P10/UI0 P11/UO0 UART/SIO 8/16 ビット 複合タイマ ch.1 P13/TRG0/ADTG P14/PPG0 P20/PPG00 P21/PPG01 P22/TO00 P23/TO01/SCL0 P24/EC0/SDA0 16 ビット PPG 8/16 ビット PPG ch.0 内部バス P12/UCK0 P60/SEG16/PPG10 P61/SEG17/PPG11 P62/SEG18/TO10 P63/SEG19/TO11 P64/SEG20/EC1 P65/SEG21/SCK LIN-UART P66/SEG22/SOT P67/SEG23/SIN P90/V3 ~ P93/V0 8/16 ビット 複合タイマ ch.0 LCDC PA0/COM0 ~ PA3/COM3 PB0/SEG00 ~ PB7/SEG07 PC0/SEG08 ~ PC7/SEG15 I 2C (P00/SEG31 ~ P07/SEG24) (P00/AN00 ~ P07/AN07) AVCC AVSS P94, P95 8/10 ビット A/D コンバータ AVR ポート ポート その他の端子 MOD, VSS, VCC 14 DS07–12618–2 MB95160 シリーズ ■ CPU コア 1. メモリ空間 MB95160 シリーズのメモリ空間は 64 K バイトで , I/O 領域 , データ領域とプログラム領域によって構成されます。メモ リ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。 ・メモリマップ MB95F166D 0000H 0000H MB95166D MB95FV100D-101 0000H I/O I/O I/O 0080H RAM 1 K バイト 0100H レジスタ 0080H RAM 3.75 K バイト 0100H レジスタ 0080H 0200H 0200H 0200H 0480H RAM 1 K バイト 0100H レジスタ 0480H アクセス禁止 アクセス禁止 0F80H 0F80H 拡張 I/O 拡張 I/O 1000H 1000H 0F80H 拡張 I/O 1000H アクセス禁止 アクセス禁止 8000H フラッシュ メモリ 60 K バイト フラッシュ メモリ 32 K バイト FFFFH DS07–12618–2 FFFFH 8000H マスク ROM 32 K バイト FFFFH 15 MB95160 シリーズ 2. レジスタ MB95160 シリーズには , CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 種類のレジスタがあり ます。専用レジスタは以下のものが該当します。 プログラムカウンタ (PC) アキュムレータ (A) :16 ビット長 , 命令格納位置を示します。 :16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側 の 1 バイトを使用します。 テンポラリアキュムレータ (T) :16 ビット長 , アキュムレータとの間で演算を行います。 8 ビットデータ処理命令では下位側の 1 バイトを使用します。 インデックスレジスタ (IX) :16 ビット長 , インデックス修正を行うレジスタです。 エクストラポインタ (EP) :16 ビット長 , メモリアドレスを示すポインタです。 スタックポインタ (SP) :16 ビット長 , スタック領域を示します。 プログラムステータス (PS) :16 ビット長 , レジスタバンクポインタ , ダイレクトバンクポインタおよびコンディ ションコードレジスタを格納するレジスタです。 初期値 16 ビット PC :プログラムカウンタ FFFDH AH AL :アキュムレータ 0000H TH TL :テンポラリアキュムレータ 0000H IX :インデックスレジスタ 0000H EP :エクストラポインタ 0000H SP :スタックポインタ 0000H PS :プログラムステータス 0030H さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) から構成され , 下位 8 ビッ トがコンディションコードレジスタ (CCR) となります。 ・プログラムステータスの構造 bit 15 bit 14 bit 13 bit 12 bit 11 bit 10 bit 9 PS R4 R3 R2 RP 16 R1 R0 DP2 DP1 DP bit 8 bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 DP0 H I IL1 IL0 N Z V C CCR DS07–12618–2 MB95160 シリーズ RP は現在使用しているレジスタバンクのアドレスを示します。RP の内容と実アドレスの関係は下図に示す変換規則に なっています。 ・汎用レジスタ領域の実アドレス変換規則 オペコード下位 RP 上位 "0" "0" "0" "0" "0" "0" "0" "1" R4 発生アドレス A15 A14 A13 A12 A11 A10 A9 A8 A7 R3 A6 R2 A5 R1 A4 R0 A3 b2 b1 A2 b0 A1 A0 DP は 0080H ∼ 00FFH へのダイレクトアドレスを用いた命令 (MOV A, dir など 16 種類 ) をマッピングする領域を指定し ます。 ダイレクトバンクポインタ (DP2 ∼ DP0) 指定アドレス領域 マッピング領域 XXXB ( マッピングに影響しません ) 0000H ∼ 007FH 0000H ∼ 007FH ( マッピングなし ) 000B ( 初期値 ) 0080H ∼ 00FFH ( マッピングなし ) 001B 0100H ∼ 017FH 010B 0180H ∼ 01FFH 011B 0080H ∼ 00FFH 100B 0200H ∼ 027FH 0280H ∼ 02FFH 101B 0300H ∼ 037FH 110B 0380H ∼ 03FFH 111B 0400H ∼ 047FH CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。 H フラグ :演算の結果 , bit3 から bit4 への繰上げ ( キャリ ) や借越し ( ボロー ) が発生した場合 , “1” にセットされ , そ れ以外の場合は “0” にクリアされます。このフラグは十進補正命令用です。 このフラグが “1” の場合,割込みを許可し , “0” の場合,割込みを禁止します。リセット時に “0” になりま I フラグ : す。 IL1, IL0 :現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の み , 割込み処理を行います。 IL1 IL0 割込みレベル 優先順位 0 0 0 高い 0 1 1 1 0 2 1 1 3 低い ( 割込みなし ) N フラグ :演算の結果 , 最上位ビットが “1” の場合,“1” にセットされ , “0” の場合は “0” にクリアされます。 Z フラグ :演算の結果 , “0” であれば “1” にセットされ , それ以外の場合は “0” にクリアされます。 V フラグ :演算の結果 , 2 の補数のオーバフローが発生した場合, “1” にセットされ , それ以外の場合は “0” にクリアさ れます。 C フラグ :演算の結果 , bit7 から繰上げ ( キャリ ) や借越し ( ボロー ) が発生した場合 , “1” にセットされ , それ以外の 場合は “0” にクリアされます。また , シフト命令ではシフトアウトした値になります。 DS07–12618–2 17 MB95160 シリーズ また , 汎用レジスタとして , 以下のものがあります。 汎用レジスタ:8 ビット長 , データを格納するレジスタ 汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。 1 バンクあたり 8 個のレジスタがあ り , MB95160 シリーズでは全部で 32 バンクまで使用することができます。 現在使用しているバンクは , レジスタバンクポ インタ (RP) で指定され , オペコードの下位 3 ビットが汎用レジスタ 0 (R0) ∼汎用レジスタ (R7) を示します。 ・レジスタバンク構成 8 ビット 1F8H ここのアドレス = 0100H + 8 × (RP) アドレス 100H R0 R0 R0 R1 R2 R3 R4 R5 107H R6 R1 R2 R3 R4 R5 R6 R7 R7 バンク 0 R1 R2 R3 R4 R5 R6 1FFH R7 バンク 31 32 バンク 使用できる RAM 容量に よって , バンク数は制限 されます。 メモリ領域 18 DS07–12618–2 MB95160 シリーズ ■ I/O マップ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0000H PDR0 ポート 0 データレジスタ R/W 00000000B 0001H DDR0 ポート 0 方向レジスタ R/W 00000000B 0002H PDR1 ポート 1 データレジスタ R/W 00000000B 0003H DDR1 ポート 1 方向レジスタ R/W 00000000B 0004H ⎯ ( 使用禁止 ) ⎯ ⎯ 0005H WATR 発振安定待ち時間設定レジスタ R/W 11111111B 0006H PLLC PLL 制御レジスタ R/W 00000000B 0007H SYCC システムクロック制御レジスタ R/W 1010X011B 0008H STBC スタンバイ制御レジスタ R/W 00000000B 0009H RSRR リセット要因レジスタ R/W XXXXXXXXB 000AH TBTC タイムベースタイマ制御レジスタ R/W 00000000B 000BH WPCR 時計プリスケーラ制御レジスタ R/W 00000000B 000CH WDTC ウォッチドッグタイマ制御レジスタ R/W 00000000B 000DH ⎯ ( 使用禁止 ) ⎯ ⎯ 000EH PDR2 ポート 2 データレジスタ R/W 00000000B 000FH DDR2 ポート 2 方向レジスタ R/W 00000000B ∼ 0015H ⎯ ( 使用禁止 ) ⎯ ⎯ 0016H PDR6 ポート 6 データレジスタ R/W 00000000B 0017H DDR6 ポート 6 方向レジスタ R/W 00000000B ∼ 001BH ⎯ ( 使用禁止 ) ⎯ ⎯ 001CH PDR9 ポート 9 データレジスタ R/W 00000000B 001DH DDR9 ポート 9 方向レジスタ R/W 00000000B 001EH PDRA ポート A データレジスタ R/W 00000000B 001FH DDRA ポート A 方向レジスタ R/W 00000000B 0020H PDRB ポート B データレジスタ R/W 00000000B 0021H DDRB ポート B 方向レジスタ R/W 00000000B 0022H PDRC ポート C データレジスタ R/W 00000000B 0023H DDRC ポート C 方向レジスタ R/W 00000000B ∼ 0029H ⎯ ( 使用禁止 ) ⎯ ⎯ 002AH PDRG ポート G データレジスタ R/W 00000000B 002BH DDRG ポート G 方向レジスタ R/W 00000000B 002CH ⎯ ( 使用禁止 ) ⎯ ⎯ 002DH PUL1 ポート 1 プルアップレジスタ R/W 00000000B 002EH PUL2 ポート 2 プルアップレジスタ R/W 00000000B 0010H 0018H 0024H (続く) DS07–12618–2 19 MB95160 シリーズ レジスタ略称 レジスタ名称 R/W 初期値 ∼ 0034H ⎯ ( 使用禁止 ) ⎯ ⎯ 0035H PULG ポート G プルアップ制御レジスタ R/W 00000000B 0036H T01CR1 8/16 ビット複合タイマ 01 制御ステータスレジスタ 1 ch.0 R/W 00000000B 0037H T00CR1 8/16 ビット複合タイマ 00 制御ステータスレジスタ 1 ch.0 R/W 00000000B 0038H T11CR1 8/16 ビット複合タイマ 11 制御ステータスレジスタ 1 ch.1 R/W 00000000B 0039H T10CR1 8/16 ビット複合タイマ 10 制御ステータスレジスタ 1 ch.1 R/W 00000000B 003AH PC01 8/16 ビット PPG1 制御レジスタ ch.0 R/W 00000000B 003BH PC00 8/16 ビット PPG0 制御レジスタ ch.0 R/W 00000000B 003CH PC11 8/16 ビット PPG1 制御レジスタ ch.1 R/W 00000000B 003DH PC10 8/16 ビット PPG0 制御レジスタ ch.1 R/W 00000000B ∼ 0041H ⎯ ( 使用禁止 ) ⎯ ⎯ 0042H PCNTH0 16 ビット PPG 状態制御レジスタ上位 ch.0 R/W 00000000B 0043H PCNTL0 16 ビット PPG 状態制御レジスタ下位 ch.0 R/W 00000000B ∼ 0047H ⎯ ( 使用禁止 ) ⎯ ⎯ 0048H EIC00 外部割込み回路制御レジスタ ch.0/ch.1 R/W 00000000B 0049H EIC10 外部割込み回路制御レジスタ ch.2/ch.3 R/W 00000000B 004AH EIC20 外部割込み回路制御レジスタ ch.4/ch.5 R/W 00000000B 004BH EIC30 外部割込み回路制御レジスタ ch.6/ch.7 R/W 00000000B ∼ 004FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0050H SCR LIN-UART シリアル制御レジスタ R/W 00000000B 0051H SMR LIN-UART シリアルモードレジスタ R/W 00000000B 0052H SSR LIN-UART シリアルステータスレジスタ R/W 00001000B 0053H RDR/TDR LIN-UART 受信 / 送信データレジスタ R/W 00000000B 0054H ESCR LIN-UART 拡張ステータス制御レジスタ R/W 00000100B 0055H ECCR LIN-UART 拡張通信制御レジスタ R/W 000000XXB 0056H SMC10 UART/SIO シリアルモード制御レジスタ 1 ch.0 R/W 00000000B 0057H SMC20 UART/SIO シリアルモード制御レジスタ 2 ch.0 R/W 00100000B 0058H SSR0 UART/SIO シリアルステータスレジスタ ch.0 R/W 00000001B 0059H TDR0 UART/SIO シリアル出力データレジスタ ch.0 R/W 00000000B 005AH RDR0 UART/SIO シリアル入力データレジスタ ch.0 R 00000000B ∼ 005FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0060H IBCR00 I2C バス制御レジスタ 0 ch.0 R/W 00000000B 0061H IBCR10 I2C バス制御レジスタ 1 ch.0 R/W 00000000B アドレス 002FH 003EH 0044H 004CH 005BH (続く) 20 DS07–12618–2 MB95160 シリーズ レジスタ名称 R/W 初期値 I C バスステータスレジスタ ch.0 R 00000000B I C データレジスタ ch.0 R/W 00000000B 2 I C アドレスレジスタ ch.0 R/W 00000000B ICCR0 I C クロック制御レジスタ ch.0 R/W 00000000B ∼ 006BH ⎯ ( 使用禁止 ) ⎯ ⎯ 006CH ADC1 8/10 ビット A/D コンバータ制御レジスタ 1 R/W 00000000B 006DH ADC2 8/10 ビット A/D コンバータ制御レジスタ 2 R/W 00000000B 006EH ADDH 8/10 ビット A/D コンバータデータレジスタ上位 R/W 00000000B 006FH ADDL 8/10 ビット A/D コンバータデータレジスタ下位 R/W 00000000B 0070H WCSR 時計カウンタステータスレジスタ R/W 00000000B 0071H ⎯ ( 使用禁止 ) ⎯ ⎯ 0072H FSR * フラッシュメモリステータスレジスタ R/W 000X0000B 0073H ⎯ ( 使用禁止 ) ⎯ ⎯ 0074H ⎯ ( 使用禁止 ) ⎯ ⎯ 0075H ⎯ ( 使用禁止 ) ⎯ ⎯ 0076H WREN ワイルドレジスタアドレス比較許可レジスタ R/W 00000000B 0077H WROR ワイルドレジスタデータテスト設定レジスタ R/W 00000000B 0078H ⎯ レジスタバンクポインタ (RP) , ダイレクトバンクポインタ (DP) のミラー ⎯ ⎯ 0079H ILR0 割込みレベル設定レジスタ 0 R/W 11111111B 007AH ILR1 割込みレベル設定レジスタ 1 R/W 11111111B 007BH ILR2 割込みレベル設定レジスタ 2 R/W 11111111B 007CH ILR3 割込みレベル設定レジスタ 3 R/W 11111111B 007DH ILR4 割込みレベル設定レジスタ 4 R/W 11111111B 007EH ILR5 割込みレベル設定レジスタ 5 R/W 11111111B 007FH ⎯ ( 使用禁止 ) ⎯ ⎯ 0F80H WRARH0 ワイルドレジスタアドレス設定レジスタ上位 ch.0 R/W 00000000B 0F81H WRARL0 ワイルドレジスタアドレス設定レジスタ下位 ch.0 R/W 00000000B 0F82H WRDR0 ワイルドレジスタデータ設定レジスタ ch.0 R/W 00000000B 0F83H WRARH1 ワイルドレジスタアドレス設定レジスタ上位 ch.1 R/W 00000000B 0F84H WRARL1 ワイルドレジスタアドレス設定レジスタ下位 ch.1 R/W 00000000B 0F85H WRDR1 ワイルドレジスタデータ設定レジスタ ch.1 R/W 00000000B 0F86H WRARH2 ワイルドレジスタアドレス設定レジスタ上位 ch.2 R/W 00000000B 0F87H WRARL2 ワイルドレジスタアドレス設定レジスタ下位 ch.2 R/W 00000000B 0F88H WRDR2 ワイルドレジスタデータ設定レジスタ ch.2 R/W 00000000B ∼ 0F91H ⎯ ( 使用禁止 ) ⎯ ⎯ 0F92H T01CR0 8/16 ビット複合タイマ 01 制御ステータスレジスタ 0 ch.0 R/W 00000000B 0F93H T00CR0 8/16 ビット複合タイマ 00 制御ステータスレジスタ 0 ch.0 R/W 00000000B アドレス レジスタ略称 0062H IBSR0 0063H IDDR0 0064H IAAR0 0065H 2 2 2 0066H 0F89H (続く) DS07–12618–2 21 MB95160 シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0F94H T01DR 8/16 ビット複合タイマ 01 データレジスタ ch.0 R/W 00000000B 0F95H T00DR 8/16 ビット複合タイマ 00 データレジスタ ch.0 R/W 00000000B 0F96H TMCR0 8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0 R/W 00000000B 0F97H T11CR0 8/16 ビット複合タイマ 11 制御ステータスレジスタ 0 ch.1 R/W 00000000B 0F98H T10CR0 8/16 ビット複合タイマ 10 制御ステータスレジスタ 0 ch.1 R/W 00000000B 0F99H T11DR 8/16 ビット複合タイマ 11 データレジスタ ch.1 R/W 00000000B 0F9AH T10DR 8/16 ビット複合タイマ 10 データレジスタ ch.1 R/W 00000000B 0F9BH TMCR1 8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ ch.1 R/W 00000000B 0F9CH PPS01 8/16 ビット PPG1 周期設定バッファレジスタ ch.0 R/W 11111111B 0F9DH PPS00 8/16 ビット PPG0 周期設定バッファレジスタ ch.0 R/W 11111111B 0F9EH PDS01 8/16 ビット PPG1 デューティ設定バッファレジスタ ch.0 R/W 11111111B 0F9FH PDS00 8/16 ビット PPG0 デューティ設定バッファレジスタ ch.0 R/W 11111111B 0FA0H PPS11 8/16 ビット PPG1 周期設定バッファレジスタ ch.1 R/W 11111111B 0FA1H PPS10 8/16 ビット PPG0 周期設定バッファレジスタ ch.1 R/W 11111111B 0FA2H PDS11 8/16 ビット PPG1 デューティ設定バッファレジスタ ch.1 R/W 11111111B 0FA3H PDS10 8/16 ビット PPG0 デューティ設定バッファレジスタ ch.1 R/W 11111111B 0FA4H PPGS 8/16 ビット PPG 起動レジスタ R/W 00000000B 0FA5H REVC 8/16 ビット PPG 出力反転レジスタ R/W 00000000B ∼ 0FA9H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FAAH PDCRH0 16 ビット PPG ダウンカウンタレジスタ上位 ch.0 R 00000000B 0FABH PDCRL0 16 ビット PPG ダウンカウンタレジスタ下位 ch.0 R 00000000B 0FACH PCSRH0 16 ビット PPG 周期設定バッファレジスタ上位 ch.0 R/W 11111111B 0FADH PCSRL0 16 ビット PPG 周期設定バッファレジスタ下位 ch.0 R/W 11111111B 0FAEH PDUTH0 16 ビット PPG デューティ設定バッファレジスタ上位 ch.0 R/W 11111111B 0FAFH PDUTL0 16 ビット PPG デューティ設定バッファレジスタ下位 ch.0 R/W 11111111B ∼ 0FBBH ⎯ ( 使用禁止 ) ⎯ ⎯ 0FBCH BGR1 LIN-UART ボーレートジェネレータレジスタ 1 R/W 00000000B 0FBDH BGR0 LIN-UART ボーレートジェネレータレジスタ 0 R/W 00000000B 0FBEH PSSR0 UART/SIO 専用ボーレートジェネレータ プリスケーラ選択レジスタ ch.0 R/W 00000000B 0FBFH BRSR0 UART/SIO 専用ボーレートジェネレータ ボーレート設定レジスタ ch.0 R/W 00000000B ∼ 0FC2H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FC3H AIDRL A/D 入力禁止レジスタ下位 R/W 00000000B 0FC4H LCDCC LCDC 制御レジスタ R/W 00010000B 0FA6H 0FB0H 0FC0H (続く) 22 DS07–12618–2 MB95160 シリーズ (続き) アドレス レジスタ略称 レジスタ名称 R/W 初期値 0FC5H LCDCE1 LCDC 許可レジスタ 1 R/W 00110000B 0FC6H LCDCE2 LCDC 許可レジスタ 2 R/W 00000000B 0FC7H LCDCE3 LCDC 許可レジスタ 3 R/W 00000000B 0FC8H LCDCE4 LCDC 許可レジスタ 4 R/W 00000000B 0FC9H LCDCE5 LCDC 許可レジスタ 5 R/W 00000000B 0FCAH ⎯ ( 使用禁止 ) ⎯ ⎯ 0FCBH LCDCB1 LCDC ブリンキング設定レジスタ 1 R/W 00000000B 0FCCH LCDCB2 LCDC ブリンキング設定レジスタ 2 R/W 00000000B LCDRAM LCDC 表示 RAM R/W 00000000B ∼ 0FE2H ⎯ ( 使用禁止 ) ⎯ ⎯ 0FE3H WCDR 時計カウンタデータレジスタ R/W 00111111B ∼ 0FEDH ⎯ ( 使用禁止 ) ⎯ ⎯ 0FEEH ILSR 入力レベル選択レジスタ R/W 00000000B 0FEFH WICR 割込み端子制御レジスタ R/W 01000000B ⎯ ( 使用禁止 ) ⎯ ⎯ 0FCDH ∼ 0FDCH 0FDDH 0FE4H 0FF0H ∼ 0FFFH ・ R/W についての説明 R/W :リード / ライト可能 R :リードオンリ W :ライトオンリ ・ 初期値についての説明 0 :ビットの初期値は “0” です。 1 :ビットの初期値は “1” です。 X :ビットの初期値は不定です。 (注意事項)“(使用禁止)” への書込みは行わないでください。“(使用禁止)” を読み出した場合 , 不定が読み出されます。 *:フラッシュ品のみ DS07–12618–2 23 MB95160 シリーズ ■ 割込み要因のテーブル ベクタテーブルの アドレス 上位 下位 割込みレベル 設定レジスタ のビット名 IRQ0 FFFAH FFFBH L00 [1:0] IRQ1 FFF8H FFF9H L01 [1:0] IRQ2 FFF6H FFF7H L02 [1:0] IRQ3 FFF4H FFF5H L03 [1:0] UART/SIO ch.0 IRQ4 FFF2H FFF3H L04 [1:0] 8/16 ビット複合タイマ ch.0 ( 下位 ) IRQ5 FFF0H FFF1H L05 [1:0] 8/16 ビット複合タイマ ch.0 ( 上位 ) IRQ6 FFEEH FFEFH L06 [1:0] LIN-UART ( 受信 ) IRQ7 FFECH FFEDH L07 [1:0] LIN-UART ( 送信 ) IRQ8 FFEAH FFEBH L08 [1:0] 8/16 ビット PPG ch.1 ( 下位 ) IRQ9 FFE8H FFE9H L09 [1:0] 8/16 ビット PPG ch.1 ( 上位 ) IRQ10 FFE6H FFE7H L10 [1:0] ( 未使用 ) IRQ11 FFE4H FFE5H L11 [1:0] 8/16 ビット PPG ch.0 ( 上位 ) IRQ12 FFE2H FFE3H L12 [1:0] 8/16 ビット PPG ch.0 ( 下位 ) IRQ13 FFE0H FFE1H L13 [1:0] 8/16 ビット複合タイマ ch.1 ( 上位 ) IRQ14 FFDEH FFDFH L14 [1:0] 16 ビット PPG ch.0 割込み要因 外部割込み ch.0 割込み 要求番号 外部割込み ch.4 外部割込み ch.1 外部割込み ch.5 外部割込み ch.2 外部割込み ch.6 外部割込み ch.3 外部割込み ch.7 IRQ15 FFDCH FFDDH L15 [1:0] 2 I C ch.0 IRQ16 FFDAH FFDBH L16 [1:0] ( 未使用 ) IRQ17 FFD8H FFD9H L17 [1:0] 8/10 ビット A/D コンバータ IRQ18 FFD6H FFD7H L18 [1:0] タイムベースタイマ IRQ19 FFD4H FFD5H L19 [1:0] 時計プリスケーラ / 時計カウンタ IRQ20 FFD2H FFD3H L20 [1:0] ( 未使用 ) IRQ21 FFD0H FFD1H L21 [1:0] 8/16 ビット複合タイマ ch.1 ( 下位 ) IRQ22 FFCEH FFCFH L22 [1:0] フラッシュメモリ IRQ23 FFCCH FFCDH L23 [1:0] 24 同一レベル 優先順位 ( 同時発生時 ) 高い 低い DS07–12618–2 MB95160 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 電源電圧 *1 LCD 用電源電圧 記号 定格値 単位 備考 最小 最大 Vcc, AVcc Vss − 0.3 Vss + 4.0 AVR Vss − 0.3 Vss + 4.0 V0 ∼ V3 Vss − 0.3 Vss + 4.0 V *3 Vss − 0.3 Vss + 6.0 V P23, P24*4 Vss − 0.3 Vss + 4.0 V P23, P24 以外 *4 *4 V *2 *2 入力電圧 *1 VI 1 VO Vss − 0.3 Vss + 4.0 V ICLAMP − 2.0 + 2.0 mA 該当端子 *5 Σ|ICLAMP| ⎯ 20 mA 該当端子 *5 IOL ⎯ 15 mA 該当端子 *5 “L” レベル平均電流 IOLAV ⎯ 4 mA 該当端子 *5 平均出力電流=動作電流×動作率 ( 端子 1 本 ) “L” レベル最大総出力電流 ΣIOL ⎯ 100 mA “L” レベル平均総出力電流 ΣIOLAV ⎯ 50 mA 平均総出力電流=動作電流×動作率 ( 端子の総和 ) IOH ⎯ − 15 mA 該当端子 *5 該当端子 *5 平均出力電流=動作電流×動作率 ( 端子 1 本 ) 出力電圧 * 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流 “H” レベル最大出力電流 “H” レベル平均電流 IOHAV ⎯ −4 mA “H” レベル最大総出力電流 ΣIOH ⎯ − 100 mA “H” レベル平均総出力電流 ΣIOHAV ⎯ − 50 mA 消費電力 Pd ⎯ 320 mW 動作温度 TA − 40 + 85 °C 保存温度 Tstg − 55 + 150 °C 平均総出力電流=動作電流×動作率 ( 端子の総和 ) * 1: VSS = 0.0 V を基準にしています。 * 2: AVCC と VCC は同電位で使用してください。AVR は AVCC + 0.3 V を超えないようにしてください。 * 3: V0 ∼ V3 は Vcc + 0.3 V を超えてはいけません。 * 4: VI, Vo は VCC + 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用し て入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。 * 5: 該当端子:P00 ∼ P07, P10 ∼ P14, P20 ∼ P22, P60 ∼ P67, P90 ∼ P95, PA0 ∼ PA3, PB0 ∼ PB7, PC0 ∼ PC7 ・推奨動作条件内で使用してください。 ・直流電圧 ( 電流 ) で使用してください。 ・+ B 信号は,VCC 電圧を超える入力信号です。+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続 し+ B 信号を印加してください。 ・+ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限 抵抗の値を設定してください。 ・低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , + B 入力電位が保護ダイオー ドを通して Vcc 端子の電位を上昇させ , 他の機器へ影響を及ぼします。 ・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は , 端子から電源が供 給されているため , 不完全な動作を行う可能性があります。 ・電源投入時に+ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない 電源電圧になる可能性があります。 ・+ B 入力端子は , 開放状態にならないようにしてください。 ・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子など ) は , + B 入力ができません。 (続く) DS07–12618–2 25 MB95160 シリーズ (続き) ・推奨回路例 ・入出力等価回路 保護ダイオード Vcc 制限 抵抗 P-ch + B 入力 (0 V ∼ 16 V) N-ch R <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 26 DS07–12618–2 MB95160 シリーズ 2. 推奨動作条件 (VSS = 0.0 V) 項目 電源電圧 記号 条件 VCC, AVCC ⎯ 規格値 単位 標準 最大 1.8* ⎯ 3.3 2.0 * ⎯ 3.3 2.6 ⎯ 3.6 MB95FV100D-101 TA =+ 5 °C ∼+ 35 °C 1.5 ⎯ 3.3 ストップモードでの状態保持 通常動作の場合 , TA =− 10 °C ∼+ 85 °C V LCD 用電源電圧 V0 ∼ V3 VSS ⎯ VCC V A/D コンバータ 基準入力電圧 AVR 1.8 ⎯ AVCC V TA − 40 ⎯ + 85 °C 動作温度 備考 最小 通常動作の場合 , TA =− 40 °C ∼+ 85 °C 最適値は , 使用する液晶表示素子 によって決まります。 *: 動作周波数 , マシンクロック , アナログ保証範囲により異なります。 <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–12618–2 27 MB95160 シリーズ 3. 直流規格 (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 規格値 最小 標準 最大 単位 備考 VIH1 P10, P67 ⎯ 0.7 VCC ⎯ VCC + 0.3 V VIH2 P23, P24 ⎯ 0.7 VCC ⎯ VSS + 6.0 V VIHS1 P00 ∼ P07, P10 ∼ P14, P20 ∼ P22, P60 ∼ P67, P90 ∼ P95, PA0 ∼ PA3, PB0 ∼ PB7, PC0 ∼ PC7 ⎯ 0.8 VCC ⎯ VCC + 0.3 V ⎯ 0.8 VCC ⎯ VSS + 5.5 V 0.7 VCC ⎯ VCC + 0.3 V CMOS 入力 ( フラッシュ メモリ品 ) 0.8 VCC ⎯ VCC + 0.3 V ヒステリシス入力 ( マスク ROM 品 ) “H” レベル 入力電圧 VIHS2 P23, P24 VIHM RST, MOD CMOS 入力レベ ル選択の場合 ヒステリシス入力 ⎯ VIL P10, P23, P24, P67 ⎯ VSS − 0.3 ⎯ 0.3 VCC V CMOS 入力レベ ル選択の場合 VILS P00 ∼ P07, P10 ∼ P14, P20 ∼ P24, P60 ∼ P67, P90 ∼ P95, PA0 ∼ PA3, PB0 ∼ PB7, PC0 ∼ PC7 ⎯ VSS − 0.3 ⎯ 0.2 VCC V ヒステリシス入力 VSS − 0.3 ⎯ 0.2 VCC V ヒステリシス入力 ( マスク ROM 品 ) VSS − 0.3 ⎯ 0.3 VCC V CMOS 入力 ( フラッシュ メモリ品 ) “L” レベル 入力電圧 VILM RST, MOD ⎯ “H” レベル 出力電圧 VOH P23, P24 以外の 出力端子 IOH = 4.0 mA 2.4 ⎯ ― V “L” レベル 出力電圧 VOL RST 以外の 出力端子 IOL = 4.0 mA ⎯ ⎯ 0.4 V P23, P24 以外の ポート 0.0 V < VI < VCC −5 ⎯ +5 μA P23, P24 0.0 V < VI < VSS + 5.5 V ⎯ ⎯ 5 μA P10 ∼ P14, プルアップ抵抗 RPULL P20 ∼ P22 VI = 0.0 V 25 50 100 kΩ プルアップ許可 設定の場合 プルダウン抵抗 RMOD MOD VI = Vcc 25 50 100 kΩ マスク ROM 品 ⎯ 5 15 pF 入力リーク電流 (Hi-Z 出力 リーク電流 ) オープン ドレイン出力 リーク電流 入力容量 ILI ILIOD CIN AVCC, AVSS, AVR, f = 1 MHz VCC, VSS 以外 プルアップ禁止 設定の場合 (続く) 28 DS07–12618–2 MB95160 シリーズ (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 FCH = 20 MHz FMP = 10 MHz メインクロックモード (2 分周 ) ICC 規格値 最小 標準 最大 単位 備考 ⎯ 11.0 14.0 mA MB95F166D フラッシュメモリ 書込み , 消去以外の 場合 ⎯ 30.0 35.0 mA MB95F166D フラッシュメモリ 書込み , 消去の場合 ⎯ 7.3 10.0 mA MB95166D ⎯ 17.6 22.4 mA MB95F166D フラッシュメモリ 書込み , 消去以外の 場合 ⎯ 38.1 44.9 mA フラッシュメモリ 書込み , 消去の場合 ⎯ 11.7 16.0 mA MB95166D FCH = 20 MHz FMP = 10 MHz メインスリープモード (2 分周 ) ⎯ 4.5 6.0 mA FCH = 32 MHz FMP = 16 MHz メインスリープモード (2 分周 ) ⎯ 7.2 9.6 mA FCL = 32 kHz FMPL = 16 kHz サブクロックモード (2 分周 ) , TA =+ 25 °C ⎯ 25 35 μA ICCLS FCL = 32 kHz FMPL = 16 kHz サブスリープモード (2 分周 ) , TA =+ 25 °C ⎯ 7 15 μA ⎯ 2 10 μA ICCT FCL = 32 kHz 時計モード メインストップモード TA =+ 25 °C フラッシュメモリ 品 ⎯ 1 5 μA マスク ROM 品 FCH = 4 MHz FMP = 10 MHz メイン PLL モード (2.5 逓倍 ) ⎯ 10 14 mA フラッシュメモリ 品 ⎯ 6.7 10 mA マスク ROM 品 FCH = 6.4 MHz FMP = 16 MHz メイン PLL モード (2.5 逓倍 ) ⎯ 16.0 22.4 mA フラッシュメモリ 品 ⎯ 10.8 16.0 mA マスク ROM 品 ⎯ 190 250 μA FCH = 32 MHz FMP = 16 MHz メインクロックモード (2 分周 ) ICCS 電源電流 * ICCL ICCMPLL ICCSPLL VCC ( 外部クロック 動作 ) FCL = 32 kHz FMPL = 128 kHz サブ PLL モード (4 逓倍 ) , TA =+ 25 °C (続く) DS07–12618–2 29 MB95160 シリーズ (続き) (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 ICTS ICCH 電源電流 * VCC ( 外部クロック 動作 ) IA AVCC IAH LCD 内部分割抵抗 RLCD ⎯ COM0 ∼ COM3 出力インピーダンス RVCOM COM0 ∼ COM3 SEG00 ∼ SEG31 出力インピーダンス RVSEG SEG00 ∼ SEG31 LCD リーク電流 V0 ∼ V3 ILCDL COM0 ∼ COM3 SEG00 ∼ SEG31 条件 規格値 最小 標準 最大 単位 FCH = 10 MHz タイムベースタイマ モード TA =+ 25 °C ⎯ 0.4 0.5 mA サブストップモード TA =+ 25 °C ⎯ 1 5 μA FCH = 16 MHz A/D 変換動作の場合 ⎯ 1.3 2.2 mA FCH = 16 MHz A/D 変換停止の場合 TA =+ 25 °C ⎯ 1 5 μA V3 と VSS の間 ⎯ 300 ⎯ kΩ ⎯ ⎯ 5 kΩ ⎯ ⎯ 7 kΩ −1 ⎯ +1 μA 備考 V1 ∼ V3 = 5.0 V ⎯ *: ・ 電源電流は外部クロックで規定されています。 ・ FCH, FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。 ・ FMP, FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。 30 DS07–12618–2 MB95160 シリーズ 4. 交流規格 (1) クロックタイミング (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 FCH 端子名 条件 X0, X1 クロック周波数 FCL tHCYL X0A, X1A X0, X1 クロックサイクルタイム 入力クロックパルス幅 入力クロック立上り , 立下り時間 DS07–12618–2 ⎯ 規格値 単位 備考 16.25 MHz メイン発振回路使用の場合 ― 32.50 MHz 外部クロック使用の場合 3.00 ― 10.00 MHz メイン PLL1 逓倍 3.00 ― 8.13 MHz メイン PLL2 逓倍 3.00 ― 6.50 MHz メイン PLL2.5 逓倍 3.00 ― 4.06 MHz メイン PLL4 逓倍 ― 32.768 ― kHz サブ発振回路使用の場合 ― 32.768 ― kHz サブ PLL 使用の場合 61.5 ⎯ 1000 ns 発振回路使用の場合 30.8 ⎯ 1000 ns 外部クロック使用の場合 最小 標準 最大 1.00 ― 1.00 tLCYL X0A, X1A ⎯ 30.5 ⎯ μs サブクロック使用の場合 , 外部クロック使用の場合 tWH1 tWL1 X0 61.5 ⎯ ⎯ ns tWH2 tWL2 X0A ⎯ 15.2 ⎯ μs 外部クロック使用の場合 デューティ比 30%∼ 70%を 目安としてください。 tCR tCF X0, X0A ⎯ ⎯ 5 ns 外部クロック使用の場合 31 MB95160 シリーズ ・外部クロック使用の場合の入力波形 ( メインクロック ) tHCYL tWH1 tWL1 tCR tCF 0.8 VCC 0.8 VCC X0 0.2 VCC 0.2 VCC 0.2 VCC ・メインクロック入力ポート外部接続図 水晶振動子使用時 または セラミック振動子使用時 外部クロック使用時 マイクロ コントローラ マイクロ コントローラ X0 X1 X0 X1 開放 FCH FCH C1 C2 ・ 外部クロック使用の場合の入力波形 ( サブクロック ) tLCYL tWH2 tCR tWL2 tCF 0.8 VCC 0.8 VCC X0A 0.1 VCC 0.1 VCC 0.1 VCC ・サブクロック入力ポート外部接続図 水晶振動子使用時 または セラミック振動子使用時 外部クロック使用時 マイクロ コントローラ マイクロ コントローラ X0A X1A FCL X0A X1A 開放 FCL C1 32 C2 DS07–12618–2 MB95160 シリーズ (2) ソースクロック / マシンクロック (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 ソースクロック サイクルタイム *1 ( 分周設定前の クロック ) ソースクロック 周波数 マシンクロック サイクルタイム *2 ( 最小命令実行時間 ) マシンクロック 周波数 記号 条件 規格値 単位 備考 2000 ns メインクロック使用の場合 最小:FCH = 8.125 MHz, PLL2 逓倍 最大:FCH = 1 MHz, 2 分周 ⎯ 61.0 μs サブクロック使用の場合 最小:FCL = 32 kHz, PLL4 逓倍 最大:FCL = 32 kHz, 2 分周 0.50 ⎯ 16.25 16.384 ⎯ 131.072 kHz 61.5 ⎯ 32000 ns メインクロック使用の場合 最小:FSP = 16.25 MHz, 分周なし 最大:FSP = 0.5 MHz, 16 分周 7.6 ⎯ 976.5 μs サブクロック使用の場合 最小:FSPL = 131 kHz, 分周なし 最大:FSPL = 16 kHz, 16 分周 FMP 0.031 ⎯ 16.250 MHz メインクロック使用の場合 FMPL 1.024 ⎯ 131.072 kHz 最小 標準 最大 61.5 ⎯ 7.6 tSCLK FSP FSPL ⎯ MHz メインクロック使用の場合 tMCLK サブクロック使用の場合 サブクロック使用の場合 * 1:マシンクロック分周比選択ビット (SYCC:DIV1, DIV0) による分周設定前のクロックです。本ソースクロックがマ シンクロック分周比選択ビット (SYCC:DIV1, DIV0) により分周され , マシンクロックとなります。なお , ソース クロックは , 以下から選択が可能です。 ・メインクロックの 2 分周 ・メインクロックの PLL 逓倍 (1, 2, 2.5, 4 逓倍から選択 ) ・サブクロックの 2 分周 ・サブクロックの PLL 逓倍 (2, 3, 4 逓倍から選択 ) * 2:マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択が可能です。 ・ソースクロック ( 分周なし ) ・ソースクロックの 4 分周 ・ソースクロックの 8 分周 ・ソースクロックの 16 分周 ・クロック生成部の概略図 FCH ( メイン発振 ) 2 分周 メイン PLL ×1 ×2 × 2.5 ×4 SCLK ( ソースクロック ) FCL ( サブ発振 ) 2 分周 サブ PLL ×2 ×3 ×4 DS07–12618–2 分周回路 ×1 × 1/4 × 1/8 × 1/16 MCLK ( マシンクロック ) クロックモード選択ビット (SYCC:SCS1, SCS0) 33 MB95160 シリーズ ・動作電圧ー動作周波数 (TA =− 10 °C ∼+ 85 °C の場合 ) ・MB95166D サブ PLL 動作保証範囲 サブクロックモード , 時計モード 動作保証範囲 メインクロックモード , メイン PLL モード 動作保証範囲 3.6 動作電圧 (V) 動作電圧 (V) 3.6 2.3 2.7 1.8 1.8 0.5 MHz 3 MHz 5 MHz 16.384 kHz 32 kHz 131.072 kHz 10 MHz 16.25 MHz PLL 動作保証範囲 PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) ソースクロック周波数 (FSP) ・MB95F166D サブ PLL 動作保証範囲 サブクロックモード , 時計モード動作 保証範囲 メインクロックモード , メイン PLL モード 動作保証範囲 3.3 動作電圧 (V) 動作電圧 (V) 3.3 2.3 2.7 1.8 1.8 0.5 MHz 3 MHz 5 MHz 16.384 kHz 32 kHz 131.072 kHz PLL 動作保証範囲 ソースクロック周波数 (FSP) 34 10 MHz 16.25 MHz PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) DS07–12618–2 MB95160 シリーズ ・動作電圧ー動作周波数 (TA =− 10 °C ∼+ 85 °C の場合 ) ・MB95166D サブ PLL 動作保証範囲 サブクロックモード , 時計モード動作 保証範囲 メインクロックモード , メイン PLL モード 動作保証範囲 3.6 動作電圧 (V) 動作電圧 (V) 3.6 2.3 2.7 1.8 1.8 16.384 kHz 32 kHz 0.5 MHz 3 MHz 131.072 kHz 7.5 MHz 16.25 MHz PLL 動作保証範囲 PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) ソースクロック周波数 (FSP) ・MB95F166D サブ PLL 動作保証範囲 サブクロックモード , 時計モード動作 保証範囲 メインクロックモード , メイン PLL モード 動作保証範囲 3.3 動作電圧 (V) 動作電圧 (V) 3.3 2.3 2.7 2.0 2.0 16.384 kHz 32 kHz 131.072 kHz PLL 動作保証範囲 ソースクロック周波数 (FSP) DS07–12618–2 0.5 MHz 3 MHz 7.5 MHz 16.25 MHz PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) 35 MB95160 シリーズ ・動作電圧ー動作周波数 (TA =+ 5 °C ∼+ 35 °C) ・MB95FV100D-101 メインクロックモード , メイン PLL モード 動作保証範囲 サブ PLL, サブクロックモード , 時計モード動作保証範囲 3.6 動作電圧 (V) 動作電圧 (V) 3.6 2.6 16.384 kHz 36 32 kHz 131.072 kHz 3.3 2.6 0.5 MHz 3 MHz 10 MHz 16.25 MHz PLL 動作保証範囲 PLL 動作保証範囲 メインクロック動作保証範囲 ソースクロック周波数 (FSP) ソースクロック周波数 (FSP) DS07–12618–2 MB95160 シリーズ ・メイン PLL 動作周波数 [MHz] 16.25 16 15 4 逓倍 ソースクロック周波数 (FSP) 12 2.5 逓倍 10 1 逓倍 2 逓倍 7.5 6 5 3 0 3 4 4.062 5 6.4 6.5 8 8.125 10 [MHz] マシンクロック周波数 (FMP) DS07–12618–2 37 MB95160 シリーズ (3) 外部リセット (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 RST “L” レベル パルス幅 tRSTL 端子名 RST 規格値 条件 ⎯ 最小 最大 2 tMCLK*1 ⎯ 振動子の発振時間 *2 + 100 ⎯ 単位 備考 ns 通常動作の場合 μs ストップモード , サブクロックモード , サブスリープモード , 時計モードの場合 * 1:tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。 * 2:振動子の発振時間は , 振幅の 90%に達した時間です。水晶振動子は数 ms ∼数十 ms, セラミック振動子は 数百 μs ∼数 ms, 外部クロックは 0 ms となります。 ・通常動作の場合 tRSTL RST 0.2 VCC 0.2 VCC ・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合 tRSTL RST 0.2 VCC 0.2 VCC 振幅の 90% X0 内部動作 クロック 振動子の 発振時間 2 tMCLK 発振安定待ち時間 命令実行 内部リセット 38 DS07–12618–2 MB95160 シリーズ (4) パワーオンリセット (Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 電源立上り時間 記号 tR tOFF 電源断時間 端子名 条件 VCC ⎯ tR 規格値 単位 最小 最大 ⎯ 36 ms 1 ⎯ ms 備考 電源投入までの待ち時間 tOFF 1.5 V VCC 0.2 V 0.2 V 0.2 V (注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合は,下図のように立上りの傾きを , 20 mV/ms 以下にしてください。 VCC 立上りの傾きを , 20 mV/ms 以下 にしてください。 1.5 V ストップモードでの状態保持 VSS DS07–12618–2 39 MB95160 シリーズ (5) 周辺入力タイミング (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 周辺入力 “H” パルス幅 tILIH 周辺入力 “L” パルス幅 tIHIL INT00 ∼ INT07, EC0, EC1, TRG0/ADTG ⎯ 規格値 単位 最小 最大 2 tMCLK* ⎯ ns 2 tMCLK* ⎯ ns *:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tILIH INT00 ~ INT07, EC0, EC1, TRG0/ADTG 40 tIHIL 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–12618–2 MB95160 シリーズ (6) UART/SIO シリアル I/O タイミング (Vcc = 3.3 V, Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 シリアルクロックサイクルタイム 記号 端子名 tSCYC UCK0 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 規格値 単位 最小 最大 4 tMCLK* ⎯ ns − 190 + 190 ns 2 tMCLK* ⎯ ns UCK ↓ → UO 時間 tSLOV UCK0, UO0 有効 UI → UCK ↑ tIVSH UCK0, UI0 UCK ↑→ 有効 UI ホールド時間 tSHIX UCK0, UI0 2 tMCLK* ⎯ ns シリアルクロック “H” パルス幅 tSHSL UCK0 4 tMCLK* ⎯ ns シリアルクロック “L” パルス幅 tSLSH UCK0 4 tMCLK* ⎯ ns UCK ↓ → UO 時間 tSLOV UCK0, UO0 ⎯ 190 ns 有効 UI → UCK ↑ tIVSH UCK0, UI0 2 tMCLK* ⎯ ns UCK ↑→ 有効 UI ホールド時間 tSHIX UCK0, UI0 2 tMCLK* ⎯ ns 外部クロック動作 出力端子: CL = 80 pF + 1 TTL. *:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC UCK0 2.4 V 0.8 V 0.8 V tSLOV UO0 2.4 V 0.8 V tIVSH UI0 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL 0.8 VCC 0.8 VCC UCK0 0.2 VCC 0.2 VCC tSLOV UO0 2.4 V 0.8 V tIVSH UI0 DS07–12618–2 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 41 MB95160 シリーズ (7) LIN-UART タイミング サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延禁止 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 0) (VCC = 3.3 V, VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns tMCLK*3 + 190 ⎯ ns 0 ⎯ ns ns SCK ↓→ SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑→ 有効 SIN ホールド時間 tSHIXI SCK, SIN シリアルクロック “L” パルス幅 tSLSH SCK 3 tMCLK* − tR ⎯ シリアルクロック “H” パルス幅 tSHSL SCK tMCLK*3 + 95 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVE SCK, SOT ⎯ 2 tMCLK*3 + 95 ns 有効 SIN → SCK ↑ tIVSHE SCK, SIN 190 ⎯ ns SCK ↑ → 有効 SIN ホールド時間 tSHIXE SCK, SIN 3 tMCLK* + 95 ⎯ ns SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns 3 外部クロック動作 出力端子: CL = 80 pF + 1 TTL. * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC 2.4 V SCK 0.8 V 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI tSHIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSHSL tSLSH SCK 0.8 VCC 0.2 VCC tF SOT 0.8 VCC 0.2 VCC tR tSLOVE 2.4 V 0.8 V tIVSHE SIN tSHIXE 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 42 DS07–12618–2 MB95160 シリーズ サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延禁止 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 0) (VCC = 3.3 V, VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns tMCLK*3 + 190 ⎯ ns SCK ↑→ SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓→ 有効 SIN ホールド時間 tSLIXI SCK, SIN 0 ⎯ ns シリアルクロック “H” パルス幅 tSHSL SCK 3 tMCLK*3 − tR ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK tMCLK*3 + 95 ⎯ ns SCK ↑ → SOT 遅延時間 tSHOVE SCK, SOT ⎯ 2 tMCLK*3 + 95 ns 有効 SIN → SCK ↓ tIVSLE SCK, SIN 190 ⎯ ns SCK ↓ → 有効 SIN ホールド時間 tSLIXE SCK, SIN tMCLK*3 + 95 ⎯ ns SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns 外部クロック動作 出力端子: CL = 80 pF + 1 TTL. * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC 2.4 V SCK 2.4 V 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI tSLIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSHSL SCK 0.8 VCC tSLSH 0.8 VCC 0.2 VCC tR SOT 0.2 VCC 0.2 VCC tF tSHOVE 2.4 V 0.8 V tIVSLE SIN tSLIXE 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–12618–2 43 MB95160 シリーズ サンプリングクロックの立上りエッジでサンプリング *1, シリアルクロック遅延許可 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 1) (VCC = 3.3 V, VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK SCK ↑ → SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓ → 有効 SIN ホールド時間 tSLIXI SCK, SIN tSOVLI SOT → SCK ↓ 遅延時間 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns 3 tMCLK* + 190 ⎯ ns 0 ⎯ ⎯ SCK, SOT ns 3 4 tMCLK* ns * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 0.8 V SOT 2.4 V 0.8 V 2.4 V 0.8 V tIVSLI SIN 44 0.8 V tSHOVI tSOVLI 0.8 VCC 0.2 VCC tSLIXI 0.8 VCC 0.2 VCC DS07–12618–2 MB95160 シリーズ サンプリングクロックの立下りエッジでサンプリング *1, シリアルクロック遅延許可 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 1) (VCC = 3.3 V, VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK SCK ↓ → SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑ → 有効 SIN ホールド時間 tSHIXI SCK, SIN tSOVHI SOT → SCK ↑ 遅延時間 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL. 単位 最小 最大 5 tMCLK*3 ⎯ ns − 95 + 95 ns 3 tMCLK* + 190 ⎯ ns 0 ⎯ ⎯ SCK, SOT ns 3 4 tMCLK* ns * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを切り換える機能です。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 2.4 V 0.8 V tSOVHI SOT 2.4 V 0.8 V 2.4 V 0.8 V tIVSHI SIN DS07–12618–2 tSLOVI 0.8 VCC 0.2 VCC tSHIXI 0.8 VCC 0.2 VCC 45 MB95160 シリーズ (8) I2C タイミング (VCC = 3.3 V ± 10%, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 規格値 項目 記号 端子名 条件 標準モード 高速モード 最小 最大 最小 最大 単位 fSCL SCL0 0 100 0 400 kHz tHD;STA SCL0 SDA0 4.0 ⎯ 0.6 ⎯ μs SCL クロック “L” 幅 tLOW SCL0 4.7 ⎯ 1.3 ⎯ μs SCL クロック “H” 幅 tHIGH SCL0 4.0 ⎯ 0.6 ⎯ μs ( 反復 ) スタート条件セットアップ 時間 SCL ↑→ SDA ↓ tSU;STA SCL0 SDA0 4.7 ⎯ 0.6 ⎯ μs データホールド時間 SCL ↓→ SDA ↓↑ tHD;DAT SCL0 SDA0 0 3.45 * 2 0 0.9 * 3 μs データセットアップ時間 SDA ↓↑ → SCL ↑ tSU;DAT SCL0 SDA0 0.25 * 4 ⎯ 0.1 * 4 ⎯ μs ストップ条件セットアップ時間 SCL ↑→ SDA ↑ tSU;STO SCL0 SDA0 4.0 ⎯ 0.6 ⎯ μs tBUF SCL0 SDA0 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 ( 反復 ) スタート条件ホールド 時間 SDA ↓→ SCL ↓ ストップ条件とスタート条件との 間のバスフリー時間 R = 1.7 kΩ, C = 50 pF * 1 * 1:R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 * 2:tHD;DAT の最大値は , デバイスが SCL 信号の “L” 区間 (tLOW) を延長していないときにのみ適用されます。 * 3:高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSU;DAT ≧ 250 ns を満足しなければなりません。 * 4:「・SDA, SCL セットアップタイムの注意」を参照してください。 ・SDA, SCL セットアップタイムの注意 0.7 VCC SDA0 入力データセットアップタイム SCL0 6 tcp (注意事項)負荷容量 , プルアップ抵抗によってはバスに接続されているデバイスの入力データセットアップタイムの規 格が満足できなくなります。 入力データセットアップタイムの規格が満足できない場合には SDA, SCL のプルアップ抵抗を調整してくだ さい。 tWAKEUP SDA0 tLOW tHD;DAT tHIGH tHD;STA tBUF SCL0 tHD;STA 46 tSU;DAT tSU;STA tSU;STO DS07–12618–2 MB95160 シリーズ (VCC = 3.3 V ± 10%, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 条件 規格値* 2 最小 最大 単位 備考 SCL クロック “L” 幅 tLOW SCL0 (2 + nm / 2) tMCLK − 20 ⎯ ns マスタモード SCL クロック “H” 幅 tHIGH SCL0 (nm / 2) tMCLK − 20 (nm / 2 ) tMCLK + 20 ns マスタモード 「スタート」条件 ホールド時間 tHD;STA SCL0 SDA0 ( − 1 + nm/2) tMCLK − 20 ( − 1 + nm) tMCLK + 20 ns マスタモード 最大値は m, n = 1, 8 の 時に適用。 それ以外の設 定は最小値を 適用。 「ストップ」条件 セットアップ時間 tSU;STO SCL0 SDA0 (1 + nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns マスタモード 「スタート」条件 セットアップ時間 tSU;STA SCL0 SDA0 (1 + nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns マスタモード 「ストップ」条件と 「スタート」条件と の間のバスフリー 時間 tBUF SCL0 SDA0 (2 nm + 4) tMCLK − 20 ⎯ ns tHD;DAT SCL0 SDA0 3 tMCLK − 20 ⎯ ns マスタモード ns マスタモード SCL の “L” が 引き延ばされ ていないと仮 定した場合。 最小値は連続 データの第 1 ビットに 適用。 それ以外は最 大値を適用。 データホールド 時間 データセット アップ時間 tSU;DAT R = 1.7 kΩ, SCL0 C = 50 pF * 1 ( − 2 + nm/2) tMCLK − 20 ( − 1 + nm/2) tMCLK + 20 SDA0 tSU;INT SCL0 (nm / 2) tMCLK − 20 (1 + nm / 2) tMCLK + 20 ns 最小値は 9th SCL ↓時の 割込みに適 用。最大値は 8th SCL ↓時 の割込みに 適用。 SCL クロック “L” 幅 tLOW SCL0 4 tMCLK − 20 ⎯ ns 受信の場合 SCL クロック “H” 幅 tHIGH SCL0 4 tMCLK − 20 ⎯ ns 受信の場合 「スタート」条件 検出 tHD;STA SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 「ストップ」条件 検出 tSU;STO SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 「再スタート」条件 検出条件 tSU;STA SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 1 tMCLK の場 合未検出 割込みクリアから SCL 立上りまでの セットアップ時間 (続く) DS07–12618–2 47 MB95160 シリーズ (続き) (VCC = 3.3 V ± 10%, AVSS = VSS = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 端子名 tBUF データホールド時間 データセットアップ 時間 条件 規格値* 2 単位 備考 最小 最大 SCL0 SDA0 2 tMCLK − 20 ⎯ ns 受信の場合 tHD;DAT SCL0 SDA0 2 tMCLK − 20 ⎯ ns スレーブ送信モード の場合 tSU;DAT SCL0 SDA0 tLOW − 3 tMCLK − 20 ⎯ ns スレーブ送信モード の場合 データホールド時間 tHD;DAT SCL0 SDA0 0 ⎯ ns 受信の場合 データセットアップ 時間 tSU;DAT SCL0 SDA0 tMCLK − 20 ⎯ ns 受信の場合 SDA ↓→ SCL ↑ ( ウェイクアップ 機能時 ) tWAKEUP SCL0 SDA0 発振安定待ち時間+ 2 tMCLK − 20 ⎯ ns バスフリー時間 R = 1.7 kΩ, C = 50 pF * 1 * 1: R, C は SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 * 2:・ tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・ m は I2C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。 ・ n は I2C クロック制御レジスタ (ICCR0) の CS2 ∼ CS0 ビット (bit2 ∼ bit0) です。 ・ I2C の実際のタイミングは , マシンクロック (tMCLK) および , ICCR0 レジスタの CS4 ∼ CS0 にて設定される m, n の 値により決定されます。 ・ 標準モード: 0.9 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) の場合 0.9 MHz < tMCLK ≦ 1 MHz (m, n) = (1, 22) , (5, 4) , (6, 4) , (7, 4) , (8, 4) の場合 0.9 MHz < tMCLK ≦ 2 MHz (m, n) = (1, 38) , (5, 8) , (6, 8) , (7, 8) , (8, 8) の場合 0.9 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 98) の場合 0.9 MHz < tMCLK ≦ 10 MHz ・ 高速モード: 3.3 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) の場合 3.3 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 22) , (5, 4) の場合 3.3 MHz < tMCLK ≦ 8 MHz (m, n) = (6, 4) の場合 3.3 MHz < tMCLK ≦ 10 MHz 48 DS07–12618–2 MB95160 シリーズ 5. A/D コンバータ (1) A/D コンバータ電気的特性 (AVcc = Vcc = 1.8 V ∼ 3.3 V, AVss = Vss = 0.0 V, TA =− 40 °C ∼+ 85 °C) 項目 記号 条件 分解能 総合誤差 直線性誤差 ⎯ 微分直線性誤差 ゼロ トランジション 電圧 VOT フルスケール トランジション 電圧 VFST コンペア時間 ⎯ 規格値 標準 最大 ⎯ ⎯ 10 bit − 3.0 ⎯ + 3.0 LSB − 2.5 ⎯ + 2.5 LSB − 1.9 ⎯ + 1.9 LSB 備考 AVSS − 1.5 LSB AVSS + 0.5 LSB AVSS + 2.5 LSB V 2.7 V ≦ AVCC ≦ 3.3 V AVSS − 0.5 LSB AVSS + 1.5 LSB AVSS + 3.5 LSB V 1.8 V ≦ AVCC < 2.7 V AVR − 3.5 LSB AVR − 1.5 LSB AVR + 0.5 LSB V 2.7 V ≦ AVCC ≦ 3.3 V AVR − 2.5 LSB AVR − 0.5 LSB AVR + 1.5 LSB V 1.8 V ≦ AVCC < 2.7 V 0.6 ⎯ 140 μs 2.7 V ≦ AVcc ≦ 3.3 V 20 ⎯ 140 μs 1.8 V ≦ AVcc < 2.7 V 0.4 ⎯ ∞ μs 2.7 V ≦ AVcc ≦ 3.3 V, 外部インピーダンス< 1.8 kΩ の場合 30 ⎯ ∞ μs 1.8 V ≦ AVcc < 2.7 V, 外部インピーダンス< 14.8 kΩ の場合 ⎯ サンプリング時間 単位 最小 ⎯ アナログ入力電流 IAIN − 0.3 ⎯ + 0.3 μA アナログ入力電圧 VAIN AVss ⎯ AVR V ⎯ AVss + 1.8 ⎯ AVcc V AVR 端子 IR ⎯ 400 600 μA AVR 端子 , A/D 動作の 場合 IRH ⎯ ⎯ 5 μA AVR 端子 , ストップ モードの場合 基準電圧 基準電圧供給電流 DS07–12618–2 49 MB95160 シリーズ (2) A/D 変換部の注意事項 ・アナログ入力の外部インピーダンスとサンプリング時間について サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合 には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。した がって , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング 時間を最小値より長くなるように , レジスタ値と動作周波数を調整するか , 外部インピーダンスを下げてご使用くださ い。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してく ださい。 ・アナログ入力等価回路 R アナログ入力 コンパレータ C サンプリング時 ON R C 2.7 V ≦ Vcc ≦ 3.6 V 1.7 kΩ ( 最大 ) 14.5 pF ( 最大 ) 1.8 V ≦ Vcc < 2.7 V 84 kΩ ( 最大 ) 25.2 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 ・外部インピーダンスと最小サンプリング時間の関係 ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) AVcc ≧ 2.7 V 外部インピーダンス (kΩ) 外部インピーダンス (kΩ) AVcc ≧ 2.7 V 100 90 80 70 60 50 40 30 20 10 0 AVcc ≧ 1.8 V 0 5 10 15 20 25 30 35 20 18 16 14 12 10 8 6 4 2 0 40 最小サンプリング時間 (μs) 0 1 2 3 4 最小サンプリング時間 (μs) ・誤差について |VCC − VSS| が小さくなるに従って , 相対的な誤差は大きくなります。 50 DS07–12618–2 MB95160 シリーズ (3) A/D コンバータの用語の定義 ・ 分解能 A/D コンバータにより識別可能なアナログ変化量 10 ビットなら , アナログ電圧を 210 = 1024 分解可能 ・ 直線性誤差 ( 単位:LSB) デバイスのゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1111” ←→ “11 1111 1110”) とを結んだ直線と , 実際の特性との差 ・ 微分直線性誤差 ( 単位:LSB) 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの差 ・ 総合誤差 ( 単位:LSB) 実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差 および雑音に起因する誤差 理想入出力特性 総合誤差 VFST 3FFH 3FFH 3FEH 1.5 LSB 3FDH 004H 003H VOT 002H デジタル出力 デジタル出力 3FEH 3FDH 実際の変換特性 {1 LSB × (N − 1) + 0.5 LSB} 004H VNT 003H 実際の変換特性 002H 1 LSB 001H 001H 理想特性 0.5 LSB VSS VCC VSS アナログ入力 1 LSB = VCC − VSS 1024 VCC アナログ入力 (V) デジタル出力 N = VNT − {1 LSB × (N − 1) + 0.5 LSB} [LSB] の総合誤差 1 LSB N:A/D コンバータデジタル出力値 VNT:デジタル出力が (N − 1) H から NH に遷移する電圧 (続く) DS07–12618–2 51 MB95160 シリーズ (続き) フルスケールトランジション誤差 ゼロトランジション誤差 理想特性 004H 3FFH デジタル出力 デジタル出力 実際の変換特性 003H 002H 実際の変換特性 理想特性 実際の変換特性 3FEH 001H 実際の変換特性 3FCH VOT ( 実測値 ) VSS VCC VSS VCC アナログ入力 アナログ入力 直線性誤差 微分直線性誤差 理想特性 実際の変換特性 3FFH (N+1)H 3FEH {1 LSB × N + VOT} 実際の変換特性 VFST ( 実測値 ) VNT 004H 実際の変換特性 003H 002H V (N+1)T NH (N-1)H VNT 実際の変換特性 理想特性 001H デジタル出力 3FDH デジタル出力 VFST ( 実測値 ) 3FDH (N-2)H VOT ( 実測値 ) VSS VCC VSS デジタル出力 N の = VNT − {1 LSB × N + VOT} 1 LSB 直線性誤差 VCC アナログ入力 アナログ入力 デジタル出力 N の = V (N + 1) T − VNT 1 LSB 微分直線性誤差 −1 N:A/D コンバータデジタル出力値 VNT:デジタル出力が (N − 1) H から NH に遷移する電圧 VOT ( 理想値 ) = VSS + 0.5 LSB [V] VFST ( 理想値 ) = VCC − 1.5 LSB [V] 52 DS07–12618–2 MB95160 シリーズ 6. フラッシュメモリ書込み / 消去特性 項目 規格値 単位 備考 最小 標準 最大 チップ消去時間 ⎯ 1*1 15*2 s 内部での消去前書込み時間は除く。 バイト書込み時間 ⎯ 32 3600*2 μs システムレベルのオーバヘッド時間は 除く。 10000 ⎯ ⎯ cycle 消去 / 書込み時の電源電圧 2.7 ⎯ 3.3 V フラッシュメモリデータ保持時間 20*3 ⎯ ⎯ year 消去 / 書込みサイクル 平均 TA =+ 85 °C * 1: TA =+ 25 °C, Vcc = 3.0 V, 10000 サイクル * 2: TA =+ 85 °C, Vcc = 2.7 V, 10000 サイクル * 3: テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ 換算しています ) 。 DS07–12618–2 53 MB95160 シリーズ ■ マスクオプション No. 品種名 MB95F166D MB95FV100D-101 MB95166D 指定方法 設定不可 設定不可 マスク発注時に指定 2 系統 クロックモード MCU ボード上の スイッチで切換え 2 系統 クロックモード 1 クロックモード選択 ・ 1 系統クロックモード ・ 2 系統クロックモード 2 低電圧検出リセット* ・ 低電圧検出リセットあり ・ 低電圧検出リセットなし なし なし なし 3 クロックスーパバイザ* ・ クロックスーパバイザあり ・ クロックスーパバイザなし なし なし なし 4 発振安定待ち時間の選択 (214 − 2) /FCH の発振安 ・ メインクロック発振安定待ち 定待ち時間に固定 時間の初期値を選択できます。 (214 − 2) /FCH の発振安 定待ち時間に固定 選択可 : 1:(22 − 2) / FCH 2:(212 − 2) / FCH 3:(213 − 2) / FCH 4:(214 − 2) / FCH *:低電圧検出リセットおよびクロックスーパバイザは , 5 V 品オプションとなります。 54 DS07–12618–2 MB95160 シリーズ ■ オーダ型格 品種名 パッケージ MB95F166DPMC/MB95166DPMC プラスチック・LQFP, 64 ピン (FPT-64P-M23) MB95F166DPMC1/MB95166DPMC1 プラスチック・LQFP, 64 ピン (FPT-64P-M24) MCU ボード MB2146-301A (MB95FV100D-101PBT) DS07–12618–2 プラスチック・PFBGA, 224 ピン (BGA-224P-M08) ( ) 55 MB95160 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 64 ピン リードピッチ 0.65mm パッケージ幅× パッケージ長さ 12.0 × 12.0mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX コード(参考) P-LFQFP64-12×12-0.65 (FPT-64P-M23) プラスチック・LQFP, 64 ピン (FPT-64P-M23) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 14.00±0.20(.551±.008)SQ *12.00±0.10(.472±.004)SQ 48 0.145±0.055 (.0057±.0022) 33 49 32 0.10(.004) Details of "A" part +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 0.25(.010) INDEX 0~8˚ 64 17 1 "A" 16 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.10±0.10 (.004±.004) (Stand off) M ©2003-2008 FUJITSU MICROELECTRONICS LIMITED F64034S-c-1-2 C 2003 FUJITSU LIMITED F64034S-c-1-1 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) 56 DS07–12618–2 MB95160 シリーズ (続き) プラスチック・LQFP, 64 ピン (FPT-64P-M24) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 10.0 × 10.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX 質量 0.32 g コード(参考) P-LFQFP64-10×10-0.50 プラスチック・LQFP, 64 ピン (FPT-64P-M24) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 12.00±0.20(.472±.008)SQ * 10.00±0.10(.394±.004)SQ 48 0.145±0.055 (.006±.002) 33 49 32 Details of "A" part 0.08(.003) +0.20 1.50 –0.10 +.008 .059 –.004 INDEX 64 0˚~8˚ 17 (Mounting height) 0.10±0.10 (.004±.004) (Stand off) "A" LEAD No. 1 16 0.50(.020) 0.20±0.05 (.008±.002) 0.08(.003) M ©2005-2008 FUJITSU MICROELECTRONICS LIMITED F64036S-c-1-2 C 2005 FUJITSU LIMITED F64036S-c-1-1 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07–12618–2 57 MB95160 シリーズ ■ 本版での主な変更内容 ページ 場所 ⎯ ⎯ 以下に変更 (・フラッシュメモリセキュリティ機能 → ・フラッシュメモリセキュリティ機能 ( フラッシュメモリ品のみ ) ) ■ 品種構成 MB95166D の 列を追加 リセット出力を変更 ( あり → なし ) 3 4 5 10 品種を追加 (MB95166D) ■ 特長 2 3, 4 変更内容 ■ 発振安定待ち時間 「 ■ 発振安定待ち時間」の記載全体を変更 ■ パッケージと品種対応 MB95166D の 列を追加 ■ 品種間の相違点と品種選択時の注意 事項 ・ 評価用品使用時の注意を変更 ・ メモリ空間の相違 を変更 ・ 動作電圧 を変更 ・ MOD 端子の相違を追加 ■ 入出力回路形式 分類 B を変更 11 分類 S を変更 (「・LCD 電源」を削除 ) 12 ■ デバイス使用上の注意 15 ■ CPU コア ・ メモリマップ に MB95166D を追加 21 ■ I/O マップ アドレス 0073H, 0074H を変更 25 ■ 電気的特性 1. 絶対最大定格 LCD 用電源電圧 の備考を変更 (LCD 内部分割抵抗品 *3 → *3) 3. 直流規格 記号 VIHM と VILM の行を変更 28 「・シリアル通信について」を追加 プルダウン抵抗 (RMOD) の行を追加 29 34, 35 54 55 電源電流を変更 4. 交流規格 (2) ソースクロック / マシンクロック ・ 動作電圧 - 動作周波数 (TA =− 10 °C ∼+ 85 °C の場合 ) を変更 (・MB95166D のグラフを追加 ) ■ マスクオプション MB95166D の 列 を追加 ■ オーダ型格 型格を変更 (MB95F166DPMC → MB95F166DPMC/MB95166DPMC) (MB95F166DPMC1 → MB95F166DPMC1/MB95166DPMC1) 変更箇所は , 本文中のページ左側の|によって示しています。 58 DS07–12618–2 MB95160 シリーズ MEMO DS07–12618–2 59 MB95160 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部