日本語

ISL8225M
特長
ISL8225M は、17mm 角の小型パッケージで最大 100W の出力
電力を供給でき、ワンチップで容易に設計できる降圧スイッ
チング電源です。2 つの独立した 15A 出力構成と、または組
み合わせて 30A 単一出力として使用できます。高機能基板電
源設計がこれまで以上にシンプルになり、わずか数個の外付
け部品を使用するだけで、超高集積で信頼性の高い電源ソ
リューションを実現します。
• ワンチップで実現できるデュアル降圧スイッチング電源
自動カレントシェアおよびフェーズインターリーブによっ
て、最大 6 個のモジュールを並列接続でき、180A 出力も可
能です。出力電圧精度 1.5％、差動リモートセンス、高速負
荷応答に対応し、きわめて高性能の電源システムを実現しま
す。出力過電圧 (OV) / 過電流 (OC) / 過熱 (OT) 保護機能を内
蔵し、システムの信頼性を高めます。
• 出力電圧範囲：0.6V ～ 6V
ISL8225M は、放熱性に優れた QFN パッケージで供給されま
す。高効率、低熱抵抗で、ヒートシンクやファンを使用せず
にフル電源動作が可能です。また、外部リード付きの QFN
パッケージのため、プロービングとハンダの目視検査が容易
です。
• 17mm 角の小型パッケージで最大 100W の出力電力を供給
• デュアル 15A またはシングル 30A 出力
• 最大 95％の変換効率
• 入力電圧範囲：4.5V ～ 20V
• 出力電圧精度：1.5％ ( 差動リモートセンス付き )
• 最大 6 個を並列接続し、180A 出力も可能
• 出力過電圧 (OV) / 過電流 (OC) / 過熱 (OT) 保護機能
• ヒートシンク、ファン不要でフル電源動作
• 外部リード付き QFN パッケージでプロービングとハンダ
目視検査が容易
アプリケーション
• コンピューティング、ネットワーキング、通信インフラ
機器
関連ドキュメント
• アプリケーションノート AN1789、「ISL8225MEVAL2Z
6-Phase, 90A Evaluation Board Setup Procedure」
• 産業用機器、医療用機器
• 汎用のポイント・オブ・ロード (POL) 電源
• アプリケーションノート AN1790、「ISL8225MEVAL3Z
30A, Single Output Evaluation Board Setup Procedure」
• アプリケーションノート AN1793、「ISL8225MEVAL4Z
Dual 15A/Optional 30A Cascadable Evaluation Board」
• ビデオ ISL8225M 110A Thermal Performance
VIN
4.5V TO 20V
4x22µF
VIN1
VIN2
VSEN1+
EN/FF1
OFF ON
VSEN1-
EN/FF2
VSEN2-
ISL8225M
PGND
SGND
MODE
m
17m
17
mm
1kΩ
RSET
1kΩ
5x100µF
7.5mm
VMON1
VMON2
VCC
4.7µF
1.2V@30A
VOUT
VOUT1
VOUT2
COMP1
COMP2
470pF
NOTE：この図に示されていないピンはすべて開放されています。
図 1. 30A 降圧電源構成
2013 年 1 月 31 日
FN7822.1
1
図 2. わずかな実装面積で高い電力密度を実現
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas LLC 2013. All Rights Reserved
Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
デュアル 15A/ シングル 30A 降圧電源モジュール
ISL8225M
内蔵回路
2
FN7822.1
2013 年 1 月 31 日
ISL8225M
注文情報
製品型番
(Note 2、3)
マーキング
温度範囲 ( ℃ )
(Note 4)
パッケージ
( 鉛フリー )
パッケージの
外形図
ISL8225MIRZ
ISL8225M
-40 ～ +125
26 Ld QFN
L26.17x17
ISL8225MIRZ-T
(Note 1)
ISL8225M
-40 ～ +125
26 Ld QFN
( テープ＆リール )
L26.17x17
NOTE：
1. リールの詳細仕様についてはテクニカル・ブリーフ「Tape and Reel Specification for Integrated Circuit (TB347)」を参照してください。
2. これらの製品には鉛が使用されていますが、EU の適用除外項目 5 ( ブラウン管、電子部品、蛍光管のガラス中の鉛 ) に基づいて RoHs 指
令に準拠しています。
3. 湿度感受性レベル (MSL) については ISL8225M のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリー
フ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。
4. ISL8225M は、-40 ℃～ +125 ℃の内部ジャンクション温度の全範囲にわたって保証されています。この仕様に対する許容周囲温度は、基
板レイアウト、冷却方式、その他の環境要因など、動作条件によって異なります。
3
FN7822.1
2013 年 1 月 31 日
ISL8225M
ピン配置
VIN2
VCC
SGND
SYNC
VMON2
MODE
COMP2
9
8
7
6
5
4
3
2
PIN 1
1
VSEN2-
26
VSEN2+
25
VOUT2
24
PGOOD
23
VOUT1
22
VSEN1+
21
VSEN1-
4
13
14
15
16
17
18
19
20
VMON1
ISHARE
COMP1
12
CLKOUT
PHASE1
EN/FF2
11
EN/FF1
N/C
VIN1
10
PGND
PHASE2
PGND
ISL8225M
(26 LD QFN)
TOP VIEW
FN7822.1
2013 年 1 月 31 日
ISL8225M
ピンの説明
ピン
番号
21、1
20、2
3
18、4
5
6
7
14、8
9、13
12、10
ピン
名称
タイプ
ピンの説明
I
VSEN1-、
出力電圧の負帰還。レギュレータの差動リモートセンスの負入力です。図 19 に示すように、負荷 / プロ
VSEN2セッサの負レールまたはグラウンドに接続してください。負帰還ピンは、モジュール動作条件のプログラ
ムに使用できます。詳細については表 3 と表 5 を参照してください。
I/O 誤差アンプの出力。デュアル出力では通常、開放状態にします。並列使用の場合は、各スレーブ・フェー
COMP1、
COMP2
ズの COMP ピンに 470pF ～ 1nF のコンデンサを接続して、カップリング・ノイズを除去することを推奨
します。スレーブ・フェーズの COMP ピンはすべて、マスター・フェーズの COMP1 ピン ( フェーズ 1) に
接続する必要があります。I/O 条件の全範囲にわたって動作できるように、補償ネットワークが内蔵されて
います。
MODE
I
モード設定。デュアル出力では通常、開放状態にします。並列使用の場合は SGND に接続してください。
詳細については表 3 と表 5 を参照してください。VSEN2- を VCC から 700mV 以内にすると、チャネル 2
のリモートセンス・アンプがディスエーブルになります。MODE ピンは VSEN2+ ピンと同様に、2 つの
チャネルと CLKOUT 信号出力との相対フェーズ・シフトを決定します。
I/O リモートセンス・アンプの出力。これらのピンは内部で OV/UV/PGOOD コンパレータに接続されているの
VMON1、
VMON2
で、モジュールがマルチフェーズで動作しているときは開放できません。VSEN1- や VSEN2- を VCC から
700mV 以内にすると、対応するリモートセンス・アンプがディスエーブルになります。出力 (VMON ピン )
は高インピーダンスになります。この場合、単一障害点からシステムを保護する抵抗分圧回路を接続し、
VMON ピンを追加の出力電圧モニタとして使用することができます。デフォルト設定の電圧は 0.6V です。
詳細については表 3 を参照してください。
SYNC
I
信号の同期。このピンと SGND の間にオプションで外付け抵抗 (RSYNC) を接続すると、発振回路のスイッ
このピンを開放した場合のデフォルトの内部周波数は500kHz
チング周波数が増加します(図31および表1)。
です。また、内蔵発振回路は、外部周波数ソース、または別の ISL8225M からの CLKOUT 信号にロックで
きます。外部ソースの入力電圧範囲は、矩形波で 3V ～ 5V です。このピンにはコンデンサを接続しないこ
とを推奨します。
SGND
PWR 制御信号のグラウンド。モジュールの下のノイズの少ない中間層で PGND に接続します。SGND と PGND
との接続には単一の場所を使用して、ノイズ・カップリングを回避してください。23 ページの「レイアウ
ト・ガイド」を参照してください。
VCC
PWR 5V 内蔵リニアレギュレータの出力。電圧範囲：3V ～ 5.6V。VCC ピンに接続するデカップリング・セラ
ミック・コンデンサには 4.7µF のものを推奨します。
VIN1、VIN2 PWR 電源入力。入力電圧範囲：4.5V ～ 20V。入力レールに直接接続してください。VIN1 は内蔵リニア駆動回
路に電力を供給します。入力が 4.5V ～ 5.5V の場合は、VIN を VCC に直接接続する必要があります。
PGND
PWR 電源グラウンド。入力帰還および出力帰還用の電源グラウンド・ピンです。
PHASE1、
PHASE2
PWR フェーズ・ノード。スイッチング周波数のモニタに使用します。フェーズ・ピンは、開放するか、スナバ
接続に使用する必要があります。放熱性を高めるには、サーマルビアを介して広い中間層に接続すること
により、フェーズ層を放熱に利用します。23 ページの「レイアウト・ガイド」を参照してください。
未接続ピン。このピンは内部接続されておらず、開放状態になっています。
11
NC
15、16
EN/FF1、
EN/FF2
I/O
イネーブル / フィードフォワードの制御。VIN との間に抵抗分圧回路を接続するか、このピンに対するシス
テム・イネーブル信号を使用してください。電圧ターンオン・スレッショルドは 0.8V です。電圧をスレッ
ショルド未満にすると、対応するチャネルを個別にディスエーブルにできます。また、抵抗分圧回路を介
して VIN に接続することにより、UVLO ( アンダーボルテージ・ロックアウト ) 機能向けに入力電圧をモニ
タできます。各 EN/FF ピンの電圧は、内部制御ループ・ゲインの個別調整にも使用され、フィードフォ
ワード機能を実現しています。EN/FF は 1.25V から 5V の間に設定してください。各 EN/FF ピンに 1nF の
コンデンサを接続することを推奨します。抵抗分圧回路の選択については、表 1 を参照してください。ア
プリケーションの詳細については、19 ページの「EN/FF のターンオン / オフ」を参照してください。
17
CLKOUT
I/O
クロック出力。ほかの ISL8225M の入力同期信号向けにクロック信号を供給します。180° フェーズ・シフ
トのデュアル出力では通常、VCC に接続します。複数の ISL8225M を使用する場合は、表 3 と表 5 を参照
してください。モジュールをデュアル出力モードにすると、クロック出力信号がディスエーブルになりま
す。この CLKOUT ピンの電圧レベルのプログラムに応じて、モジュールを DDR/ トラッキング向けに動作
させることも、フェーズ・シフトを選択可能な 2 つの独立した出力として使用することもできます。表 6
を参照してください。
19
ISHARE
O
カレントシェアの制御。複数のモジュールをカレントシェア構成にして、共通の電流出力を共有させる場
合は、すべての ISHARE ピンを相互に接続してください。ISHARE の電圧は、接続されているすべてのア
クティブ・チャネルの平均電流に相当します。マルチフェーズ・アプリケーションの場合、各 ISHARE ピ
ンに 470pF のコンデンサを接続することを推奨します。デュアル出力やシングル・モジュールのアプリ
ケーションでは通常、開放状態にしてください。
22、26
VSEN1+、
VSEN2+
I
出力電圧の正帰還。レギュレータの差動リモートセンスの正入力です。抵抗分圧回路をこのピンに接続す
ることによって、出力電圧をプログラムできます。抵抗分圧回路はモジュールの近くに配置し、VOUT と
VSEN- のケルビン・センス・トレースを負荷 / プロセッサのセンス・ポイントに接続することを推奨しま
す。図 19 を参照してください。VSEN2+ ピンは、モジュール動作条件のプログラムに使用できます。詳細
については表 3 と表 5 を参照してください。
23、25
VOUT1、
VOUT2
24
PGOOD
PWR 電源出力。これらのピンと PGND ピンの間に出力負荷を接続します。出力電圧範囲：0.6V ～ 6V。
O
パワーグッド。ソフトスタートが完了し、4％のヒステリシスのもとで出力が公称出力レギュレーション・
ポイントから 9％以内になると (13％/9％)、オープン・ドレインのパワーグッド信号を発信します。
PGOOD は内蔵差動アンプの出力 (VMON) をモニタします。
5
FN7822.1
2013 年 1 月 31 日
ISL8225M
絶対最大定格
温度情報
入力電圧、VIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +25V
ドライバ・バイアス電圧、VCC . . . . . . . . . . . . . . . . . . . -0.3V ～ +6.5V
フェーズ電圧、VPHASE . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +30V
入出力 (I/O) 制御電圧 . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ VCC + 0.3V
ESD 定格
人体モデル (JESD22-A114E に従ってテスト済み ) . . . . . . . . . . .2kV
機械モデル (JESD22-A115-A に従ってテスト済み ) . . . . . . . . .200V
デバイス帯電モデル (JESD22-C101C に従ってテスト済み ) . . .1kV
ラッチアップ定格
(JESD-78B; Class 2, Level A に従ってテスト済み ) . . . . . . . . . . 100mA
熱抵抗 ( 代表値 )
θJA ( ℃ /W) θJC ( ℃ /W)
QFN パッケージ (Note 5、6) . . . . . . . . . . .
10.0
0.9
最大保存温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-55 ℃～ +150 ℃
鉛フリー・リフロープロファイル. . . . . . . . . . . . . . . . . . 図 41 を参照
推奨動作条件
入力電圧、VIN1 および VIN2 . . . . . . . . . . . . . . . . . . . . . . 4.5V ～ 20.0V
出力電圧、VOUT1 および VOUT2 . . . . . . . . . . . . . . . . . . . . 0.6V ～ 6.0V
ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃
注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に
影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
NOTE：
5. θJA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ
カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。
6. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 特記のない限り、動作条件は TA = +25 ℃、VIN = 12V です。太字のリミット値は内部ジャンクション温度範囲 -40 ℃から
+125 ℃に対して適用されます (Note 4)。
6
FN7822.1
2013 年 1 月 31 日
ISL8225M
電気的特性 特記のない限り、動作条件は TA = +25 ℃、VIN = 12V です。太字のリミット値は内部ジャンクション温度範囲 -40 ℃から
+125 ℃に対して適用されます (Note 4)。( 続き )
7
FN7822.1
2013 年 1 月 31 日
ISL8225M
電気的特性 特記のない限り、動作条件は TA = +25 ℃、VIN = 12V です。太字のリミット値は内部ジャンクション温度範囲 -40 ℃から
+125 ℃に対して適用されます (Note 4)。( 続き )
NOTE：
7. データシートのリミット値に対する整合性は、製造時テスト、特性評価、設計のいずれか 1 つまたは複数によって保証されています。
8. TYP パラメータは特記のない限り、製造時試験は行っていません。
9. 内蔵 IC については、モジュールの組み立て前にパラメータの全数試験を行っています。
8
FN7822.1
2013 年 1 月 31 日
ISL8225M
代表的な性能特性
効率性
特記のない限り、動作条件は TA = +25 ℃で、図 18 に示すようにフェーズ 2 はディスエーブルです。効率を求める式は次のとお
りです。
P OUT
 V OUT xI OUT 
Output Power
Efficiency = ----------------------------------------- = --------------- = ------------------------------------Input Power
P IN
 V IN xI IN 
100
3.3V
95
100
1.8V
2.5V
90
85
1V
80
EFFICIENCY (%)
EFFICIENCY (%)
90
1.5V
1.2V
75
70
65
85
75
55
4
6
8
10
LOAD CURRENT (A)
12
14
50
16
0
2
100
90
EFFICIENCY (%)
80
1.8V AT 500kHz
1.5V AT 500kHz
70
1.2V AT 500kHz
65
1V AT 500kHz
60
8
10
12
14
16
1.8VOUT
95
85
75
2.5VOUT
2.5V AT 500kHz
3.3V AT 650kHz
5V AT 900kHz
6
図 4. 効率 vs 負荷電流 (12VIN)
100
90
1.2VOUT
85
1.5VOUT
1VOUT
80
75
55
50
0
2
4
6
8
10
12
14
70
0
16
5
10
LOAD CURRENT (A)
15
20
25
30
LOAD CURRENT (A)
図 5. 効率 vs 負荷電流 (20VIN)
図 6. 効率 vs 負荷電流 ( 図 19 の並列シングル出力、
5VIN/500kHz)
95
1.8VOUT
2.5VOUT
90
EFFICIENCY (%)
EFFICIENCY (%)
4
LOAD CURRENT (A)
図 3. 効率 vs 負荷電流 (5VIN/500kHz)
95
1.8V AT 500kHz
1V AT 500kHz
65
60
2
1.2V AT 500kHz
70
55
0
1.5V AT 500kHz
80
60
50
2.5V AT 500kHz
3.3V AT 650kHz
5V AT 850kHz
95
85
1.5VOUT
1.2VOUT
80
1VOUT
75
70
65
60
0
5
10
15
20
25
30
LOAD CURRENT (A)
図 7. 効率 vs 負荷電流 ( 図 19 の並列シングル出力、12VIN/500kHz)
9
FN7822.1
2013 年 1 月 31 日
ISL8225M
代表的な性能特性 ( 続き )
過渡応答性能 VIN = 12V、COUT = 1x10µF および 3x100µF セラミック・コンデンサ、IOUT = 0A ～ 7.5A、電流スルーレート = 2.5A/µs。
特記のない限り、動作条件は TA = +25 ℃で、図 18 に示すようにフェーズ 2 はディスエーブルです。
50mV/DIV
50mV/DIV
50mV/DIV 2A/DIV
2A/DIV
2A/DIV
200µs/DIV
200µs/DIV
200uS/DIV 図 8. 1VOUT での過渡応答
図 9. 1.2VOUT での過渡応答
50mV/DIV
50mV/DIV 50mV/DIV
50mV/DIV
2A/DIV 2A/DIV
2A/DIV
2A/DIV
200µs/DIV
200uS/DIV 図 10. 1.5VOUT での過渡応答
200µs/DIV
200uS/DIV 図 11. 1.8VOUT での過渡応答
50mV/DIV
50mV/DIV 100mV/DIV
100mV/DIV
2A/DIV 2A/DIV
2A/DIV
2A/DIV
200µs/DIV
200uS/DIV 図 12. 2.5VOUT での過渡応答
10
200µs/DIV
200uS/DIV 図 13. 3.3VOUT での過渡応答
FN7822.1
2013 年 1 月 31 日
ISL8225M
代表的な性能特性 ( 続き )
スタートアップ / 短絡特性 VIN = 12V、VOUT = 1.5V、CIN = 1x180µF および 2x10µF/ セラミック、COUT = 2x47µF および
1x330µF/POSCAP。特記のない限り、動作条件は TA = +25 ℃で、図 18 に示すようにフェーズ 2 はディスエーブルです。
VOUT
Vout VVout OUT
0.5V/DIV
0.5V/DIV 0.5V/DIV
0.5V/DIV IIin IN
IIN
Iin 0.1A/DIV
0.1A/DIV 0.1A/DIV
1A/DIV 1ms/DIV 1ms/DIV
1ms/DIV
1ms/DIV 図 14. 0A でのスタートアップ
図 15. 15A でのスタートアップ
V
Vout
OUT
VVout OUT
0.5V/DIV
0.5V/DIV 0.5V/DIV
0.5V/DIV IIin
IN
IIin IN
0.2A/DIV
0.2A/DIV 0.5A/DIV 0.5A/DIV
100us/DIV 100µs/DIV
図 16. 0A での短絡
11
100µs/DIV
100us/DIV 図 17. 15A での短絡
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション回路例
CIN1
330µF
+
CIN2
4x22µF
8
15
R5*
16
7
R6*
17
C1
4.7µF
3
19
* R5 と R6 の値については 17 ページの表 1
を参照
5
20
2
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VSEN2+
VCC
CLKOUT
ISL8225M
VSEN2-
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
6
PGND
14
SGND
4.5V TO 20V
VIN
PGOOD
23
22
CFF
(OPTIONAL)
R2*
1kΩ
21
R1*
1kΩ
COUT1
2x47µF
25
26
CFF
(OPTIONAL)
1
R4*
665Ω
R3*
1kΩ
COUT3
2x47µF
1.2V@15A
VOUT
+
COUT2
330µF
1.5V@15A
VOUT
+
COUT4
330µF
18
* VSEN+ ピンと VSEN- ピンに接続された
抵抗については 19 ページの表 4 を参照
4
12
10
24
9
SGND と PGND の接続については 23 ページの「レイアウト・ガイド」を参照
図 18. 1.2V/15A および 1.5V/15A のデュアル出力
CIN1
330µF
+
CIN2
4x22µF
8
15
R3*
16
7
17
R4*
C1
4.7µF
3
19
* R3 と R4 の値については 17 ページの表 1
を参照
5
20
2
C2
470pF
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VSEN2+
VCC
CLKOUT
ISL8225M
VSEN2-
MODE
VMON1
ISHARE
VMON2
21
26
1
9
COUT
5x100µF
LOAD
KELVIN REMOTE SENSING LINES
VCC
18
4
12
PHASE2 10
6
R1
1kΩ
R2
665Ω
25
COMP1
PGOOD
VOUT
22
PHASE1
COMP2
1.5V@30A
23
SYNC
PGND
14
SGND
4.5V TO 20V
VIN
24
2Ω
2200pF
SIZE:1210
2Ω
SIZE:1210
2200pF
ノイズ減衰用のオプション・スナバ。
23 ページの図 32「推奨レイアウト」を参照
SGND と PGND の接続については 23 ページの「レイアウト・ガイド」を参照
図 19. 1.5V/30A シングル出力の並列使用
12
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション回路例 ( 続き )
+
CIN1
330µF
14
8
CIN2
4x22µF
R5*
* R5 と R6 の値については
17 ページの表 1 を参照
15
16
7
R6*
C1
4.7µF
17
3
VDDQ
19
R7
1kΩ
5
20
R8
324Ω
C2
1nF
2
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VCC
VSEN2+
CLKOUT
VSEN2-
ISL8225M
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
6
PGND
4.5V TO 20V
SGND
VIN
PGOOD
2.5V
23
VDDQ
R1
22
21
R2 1kΩ
316Ω
1.25V VDDQ/2
VTT
25
R3
26
1
COUT1
3x100µF
R4 1kΩ
931Ω
COUT2
3x100µF
18
4
12
10
24
9
*CLKOUT 電圧は 0.61V 付近に設定。
詳細については 20 ページの「動作の説明」を参照
図 20. DDR/ トラッキング用
CIN1
330µF
+
8
CIN2
4x22µF
R5
7.15kΩ
15
16
7
R6
2.05kΩ
C1
4.7µF
17
3
19
5
20
R7
88.7kΩ
2
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VCC
VSEN2+
CLKOUT
VSEN2-
ISL8225M
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
6
PGND
14
SGND
8V TO 20V
VIN
PGOOD
3.3V@10A
VOUT1
23
R1
22
21
R2 1kΩ
221Ω
5V@10A
VOUT2
25
R3
26
1
COUT1
3x100µF
R4 1kΩ
137Ω
COUT2
3x100µF
18
4
12
*I/O 条件に応じた周波数設定については
19 ページの図 25「推奨周波数 VS VIN ごとの
VOUT」を参照
10
24
9
*必要な周波数動作に応じた R7 の選択については
22 ページの図 31「RSYNC VS スイッチング周波数」
を参照
図 21. 周波数を 900kHz に設定した高出力電圧アプリケーション
13
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション回路例 ( 続き )
CIN2
4x22µF
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
R4*
VCC1
R3*
VSEN2+
VCC
C1
4.7µF
CLKOUT
ISL8225M
1.5V/60A
MASTER PHASE
VOUT1
R1
R2
665Ω
1kΩ
COUT1
4x100µF
SLAVE
VCC1
VSEN2-
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
PGOOD
PGND
* R3 と R4 の値については
17 ページの表 1 を参照
VCC
R8
1kΩ
R5
3.3kΩ
PGOOD
C3
470pF
CIN2
4x22µF
VCC2
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
CLKOUT
C2
4.7µF
SLAVE
COUT2
4x100µF
VCC2
SLAVE
VSEN2+
VCC
ISL8225M
VSEN2-
MODE
VMON1
ISHARE
VMON2
R6
1kΩ
C4
470pF
SYNC
PHASE1
COMP1
PHASE2
COMP2
PGOOD
C5
470pF
PGND
+
VIN1
SGND
CIN1
2x470µF
4.5V TO 20V
SGND
VIN
R7
665Ω
R9
1kΩ
図 22. 90° インターリーブ採用、1.5V/60A 出力の 4 フェーズ並列化
14
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション回路例 ( 続き )
8
CIN1
4x22µF
R4*
* R3 と R4 の
値については
17 ページの
表 1 を参照
15
16
VCC1
R3*
7
C1
4.7µF
17
VCC
3
19
5
20
R7
100kΩ
2
8
15
CIN2
4x22µF
16
VCC2
7
17
C3
4.7µF
3
19
5
20
C4
470pF
2
VSEN1+
VIN2
EN/FF1
VSEN1-
EN/FF2
VOUT2
VCC
VSEN2+
CLKOUT
VSEN2-
ISL8225M
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
PGOOD
C2
470pF
14
VOUT1
6
PGND
+
VIN1
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VCC
VSEN2+
CLKOUT
VSEN2-
ISL8225M
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
PGOOD
6
23
VOUT1
R1
22
21
1.5V/40A
MASTER PHASE
R2 1kΩ
316Ω
25
SLAVE
26
VCC1
COUT1
4x100µF
1
18
VCC1
4
12
10
R6
1kΩ
R5
3.3kΩ
24
PGOOD
9
PGND
2x470µF
14
SGND
4.5V TO 20V
SGND
VIN
23
SLAVE
COUT2
2x100µF
22
21
VCC2
5V/10A
25
26
1
18
4
12
VOUT2
R8
R9 1kΩ
137Ω
COUT3
3x100µF
R10
1kΩ
R11
316Ω
10
24
9
図 23. 90° インターリーブ採用、1.5V/40A 出力の 3 フェーズ並列および 5V/10A 出力の 1 フェーズ
15
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション回路例 ( 続き )
16
VCC1
R3*
C1
4.7µF
7
VIN2
EN/FF1
VSEN1- 21
EN/FF2
VOUT2
VCC
17
CLKOUT
3
19
5
VMON1
ISHARE
VMON2
C8
470pF
8
15
16
7
17
C2
4.7µF
3
19
5
20
2
C3
470pF
14
8
15
16
7
VCC3
17
C5
4.7µF
3
19
5
20
2
C6
470pF
C7
470pF
PHASE2
6
9
PGOOD
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VSEN2+
VCC
CLKOUT
ISL8225M
VSEN2-
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
6
9
COMP2
C4
470pF
CIN3
4x22µF
PHASE1
COMP2
14
VSEN2-
MODE
COMP1
2
VCC2
ISL8225M
SYNC
20
CIN2
4x22µF
VSEN2+
PGND
* R3 と R4 の値については
17 ページの表 1 を参照
15
VSEN1+
PGND
R4*
8
PGOOD
VIN1
VOUT1
VIN2
VSEN1+
EN/FF1
VSEN1-
EN/FF2
VOUT2
VSEN2+
VCC
CLKOUT
ISL8225M
VSEN2-
MODE
VMON1
ISHARE
VMON2
SYNC
PHASE1
COMP1
PHASE2
COMP2
PGND
CIN1
4x22µF
SGND
+
VOUT1
6
9
PGOOD
VOUT
R1
22
R2 1kΩ
1kΩ
25
26
1.2V/90A
MASTER PHASE
23
VIN1
SGND
2x470µF
14
SGND
4.5V TO 20V
VIN
COUT1
4x100µF
SLAVE
VCC1
1
18
VCC1
4
12
R5
3.3kΩ
10
24
PGOOD
23
22
SLAVE
VCC2
COUT2
4x100µF
21
25
SLAVE
26
1
R6*
18
4
R7*
500Ω
12
10
500Ω
24
* R6/R7 は R1/R2 と同じ
比率に設定。各 VMON
ピンは、個別の抵抗分圧
回路を 使用して出力電圧
をモニタ可能
23
SLAVE
22
VCC3
21
25
COUT3
4x100µF
SLAVE
26
1
18
4
12
10
24
図 24. 90A/1.2V 出力の 6 フェーズ回路
16
FN7822.1
2013 年 1 月 31 日
ISL8225M
表 1. ISL8225M の設計ガイド一覧 ( 図 18 を参照 )
NOTE：
10. CIN バルク・コンデンサは、長い入力ケーブルに起因するノイズをデカップリングするためのオプションです。CIN2 および COUT1 セ
ラミック・コンデンサは、1 フェーズ用に記載されています。デュアルフェーズ動作の場合は、コンデンサ容量を 2 倍にしてください。
11. EN/FF 抵抗分圧回路は VIN に直接接続します。表に掲載されている抵抗は、2 チャネルの EN/FF ピンを相互接続した場合のものです。
チャネルごとに個別の抵抗分圧回路を使用する場合は、抵抗値を 2 倍にする必要があります。
12. 表に掲載されている最大負荷電流は、+25 ℃およびエアフローなしという条件下で一般的なインターシル製 4 層評価ボードを使用した場
合のものです。
17
FN7822.1
2013 年 1 月 31 日
ISL8225M
表 2. 表 1 における推奨 I/O コンデンサ
表 3. ISL8225M の動作モード
NOTE：
13.「2ND CHANNEL WRT 1ST」は、「チャネル 1 に対するチャネル 2 の関係」を表しています。すなわちチャネル 2 は、この列に記載され
た値だけチャネル 1 よりも遅れます。たとえば、「90°」ではチャネル 2 がチャネル 1 よりも 90° 遅れ、「-60°」ではチャネル 2 がチャネ
ル 1 よりも 60° 先行します。
14.「VMON1」は、このピンを同一モジュールの VMON1 ピンに接続することを表しています。
「Divider」は、抵抗分圧回路を VOUT と SGND の間に接続することを表しています ( 図 24 を参照 )。
「1kΩ」は、1kΩ 抵抗をこのピンと SGND の間に接続することを表しています ( 図 22 を参照 )。
18
FN7822.1
2013 年 1 月 31 日
ISL8225M
アプリケーション情報
入力コンデンサの選択
出力電圧のプログラム
ISL8225M は、0.6V ±0.7％の内部リファレンス電圧を備えて
います。出力電圧をプログラムするには、図 18 に示すよう
に、抵抗分圧回路 (R1 および R2) を VOUT ピン、VSEN+ ピ
ン、VSEN- ピンの間に接続する必要があります。出力電圧の
精度は R1 および R2 の抵抗精度にも依存する点に注意して
ください。全体的な出力精度を高めるには、高精度の抵抗
( すなわち 0.5％) を選ぶ必要があります。出力電圧は式 1 で
求められます。
V OUT = 0.6   1 + R1
--------

R2
（式 1）
Note：上側抵抗 R1 には 1kΩ の値を選択することを推奨しま
す。下側抵抗については、出力電圧別の値を表 4 に示します。
入力フィルタ・コンデンサは、DC 入力ラインにおいて電源
が許容可能なリップル量に基づいて選択します。コンデンサ
が大容量になるほど、リップルは減りますが、パワーアップ
時のサージ電流の増加について考慮しなければなりません。
ISL8225M は、サージ電流を制御・抑制するソフトスタート
機能を備えています。入力コンデンサの容量は式 2 で求めら
れます。
IO  D  1 – D 
C IN  MIN  = ---------------------------------V P-P  f SW
（式 2）
ここで、
• CIN(MIN) は最小限必要な入力コンデンサ容量 (µF) です。
• IO は出力電流 (A) です。
• D はデューティサイクルです。
• VP-P は許容ピークツーピーク電圧 (V) です。
表 4. 出力電圧別の下側抵抗の値 (VOUT vs R2)
• fSW はスイッチング周波数 (Hz) です。
バルク・コンデンサに加えて低 ESR ( 等価直列抵抗 ) のセラ
ミック・コンデンサも接続して、各チャネルの VIN と PGND
をデカップリングすることを推奨します。推奨コンデンサに
ついては、表 2 を参照してください。このコンデンサは、寄
生回路素子のスイッチング電流によって生じる電圧リンギ
ングを低減します。セラミック・コンデンサはいずれも、モ
ジュール・ピンのできるだけ近くに配置してください。セラ
ミック・コンデンサを選択する際は、推定 RMS 電流を考慮
に入れる必要があります。
Io D  1 – D 
I IN  RMS  = --------------------------------
入力電圧によっては、オフ時間の最小リミット値 (410ns) が
原因で最大出力電圧が設けられています。5V 入力電圧での
制限については、図 25 を参照してください。
1100
20VIN
FREQUENCY (kHz)
1000
15VIN
900
12VIN
10VIN
800
700
8VIN
600
500
5VIN
0
1
2
3
4
5
VOUT (V)
図 25. 推奨周波数 vs VIN ごとの VOUT
出力電圧が高くなると、インダクタ・リップルが増えるため、
出力リップルとインダクタの電力損失がいずれも増加しま
す。したがって、周波数を増やしてインダクタ・リップルを
減らすことを推奨します。図 25 を参照して動作条件に応じた
周波数を選んでから、図 31 を参照して RSYNC を選択してく
ださい。
19
（式 3）
2A ～ 3A の RMS リップル電流には通常、それぞれ 10µF の
X5R または X7R セラミック・コンデンサが適しています。
RMS 電流定格については、コンデンサのベンダーにお問い合
わせください。一般的な単一チャネルの 15A 出力アプリケー
ションでは、デューティサイクルが 0.5 の場合、10µF の X5R
または X7R セラミック入力コンデンサが少なくとも 3 個必要
です。
出力コンデンサの選択
ISL8225M は、出力電圧リップルを抑制するように設計され
ています。出力電圧リップルと過渡応答の要件は、ESR が十
分に低いバルク出力コンデンサ (COUT) を使用することで満
たせます。COUT には、低 ESR タンタル・コンデンサ、低
ESR ポリマー・コンデンサ、またはセラミック・コンデンサ
を使用できます。一般的なコンデンサ容量は 330µF で、デ
カップリングされたセラミック出力コンデンサをフェーズ
ごとに使用します。コンデンサの詳細については、表 1 と表
2 を参照してください。どのようなセラミック・コンデンサ・
アプリケーションでも、フェーズごとの合計容量を推奨の
300µF にして、ループ補償を内部的に最適化すれば、十分に
余裕のある安定性を得られます。出力リップルや動的過渡ス
パイクをさらに低減するには、追加の出力フィルタリングが
必要になることがあります。
EN/FF のターンオン / オフ
ISL8225M の各出力は、EN/FF ピンの利用によって個別にター
ンオン / オフが可能です。並列使用の場合は、すべての EN/FF
ピンを相互に接続してください。このピンにはフィードフォ
ワード機能があるので、ピンの電圧によってループ・ゲインを
アクティブに調整し、
可変入力電圧に対して一定に保つことが
できます。一般的な使用条件における抵抗分圧回路の選択につ
いては、表 1 を参照してください。それ以外の場合について
FN7822.1
2013 年 1 月 31 日
ISL8225M
は、以下の手順に従って EN/FF の設計を行ってください。
1. 抵抗分圧回路を VIN と GND の間に接続して、EN/FF 電
圧を 1.25V ～ 5.0V に設定することを推奨します。抵抗
分圧回路の比率は、図 21 に示すように、7.15kΩ/2.05kΩ
の抵抗を使って 3/1 ～ 4/1 にすることを推奨します。
2. EN のターンオン・ヒステリシスを確認します
(VEN_HYS > 0.3V を推奨 )。
V EN – HYS = N  R UP  3x10 – 5
（式 4）
ここで、
• RUP は抵抗分圧回路の上側抵抗です。
• N は抵抗分圧回路に接続された EN/FF ピンの総数です。
3. 上側プルアップ抵抗 RUP を流れる最大電流を 7mA 未満
に設定します (EN/FF がグラウンドにプルダウンされる
ことを考慮 (VEN/FF = 0))。図 23 を参照してください。
3.01kΩ/1kΩ の抵抗を使用して、入力電圧が 5V ～ 20V
で動作できるようにしています。また、R5 を流れる最
大電流は 6.6mA (<7mA) です。
動作の説明
初期化
パワーオン・リセット (POR) 回路は最初、バイアス電圧 (VCC)
と EN/FF ピンの電圧を継続的にモニタしています。以下の
条件が満たされると、384 クロック・サイクル後に POR 機能
がソフトスタート動作を開始します。
(1) EN ピンの電圧が 0.8V を超過、(2) すべての入力電源がそ
れぞれの POR スレッショルドを超過、(3) PLL ロック時間が
終了。イネーブル・ピンには外付け抵抗分圧回路を通じて
30µA の内部シンク電流が流れており、このピンを電圧モニ
タとして使用することや、必要なヒステリシスの設定に利用
することができます。システムがイネーブルになると、シン
ク電流は遮断されます。この機能は、アンダーボルテージ保
護の強化のために高い入力レール POR を必要とするアプリ
ケーション向けに設計されたものです。たとえば 12V アプ
リケーションでは、RUP = 53.6kΩ および RDOWN = 5.23kΩ に
設定すると、1.6V のヒステリシス (VEN_HYS) でターンオン・
スレッショルド (VEN_RTH) が 10.6V、ターンオフ・スレッ
ショルド (VEN_FTH) が 9V になります。
4. 入力電圧ではなくシステム EN 信号によって EN/FF が
制御される場合は、固定 EN/FF 電圧を入力電圧の約
1/3.5 に設定することを推奨します。入力電圧が 12V で
あれば、3.3V のシステム EN 信号を EN/FF ピンに直接
接続できます。
シャットダウン時やフォルト状態発生時には、ソフトスター
トが迅速にリセットされ、入力が POR 未満に低下するとゲー
トドライバがすぐに状態を変更します (<100ns)。
5. 入力電圧が 5.5V 未満の場合、EN/FF 電圧を 1.5V より高
くして安定性を高めることを推奨します。入力電圧を
VCC ピンに直接接続して、内蔵 LDO をディスエーブル
にすることができます。
EN/FF ピンに印加された電圧は、チャネルののこぎり波振幅
の調整用に使用されます。モジュールがイネーブルになると、
のこぎり波振幅は対応する FF 電圧の 1.25 倍に設定されます。
この設定により、一定のゲインが維持されます。また、広い
入力電圧範囲にわたって最適なループ応答を得られるように
入力電圧が維持されます。
6. 1nF のコンデンサを EN/FF ピンに接続して、フィード
フォワード・ループへのノイズの流入を防ぐことを推
奨します。
熱に関する考慮事項
通常の 4 層 PCB を使用した場合、ISL8225M の QFN パッケー
ジでは、自然対流で約 10 ℃ /W (400LFM では約 5.8 ℃ /W) と
いう一般的なジャンクション～周囲間熱抵抗 θJA が生じま
す。したがって、モジュールのジャンクション温度は式 5 で
概算できます。
T junction = P   jA + T ambient
（式 5）
ここで、
• Tjunction はモジュール内部の最大温度 ( ℃ ) です。
• Tambient はシステムの周囲温度 ( ℃ ) です。
• P はモジュール・パッケージの総電力損失 (W) です。
• θJA はモジュールのジャンクション～周囲間熱抵抗です。
計算で求めた温度 Tjunction が設計目標を上回る場合は、冷却
機構を追加する必要があります。エアフローの追加について
は、24 ページの「電流ディレーティング」を参照してください。
R
V EN_HYS
= ----------------------------UP
I EN_HYS
R UP ² V
EN_REF
R DOWN = --------------------------------------------------------------V
–V
EN_FTH
EN_REF
システムが立ち上がり POR に達してからソフトスタートが
始まるまで、384 サイクルのディレイがあります。入力バス
が定常状態に到達し、かつソフトスタート前に内部ランプ回
路が安定できるように、FF ピンでの RC 時間は十分に短くす
る必要があります。RC 時間が長いと、出力のスタートアッ
プ中やフォルトからの回復時に、内部ランプの振幅が入力バ
ス電圧と同期できないことがあります。一般的なアプリケー
ションでは、スタートポイントとして 1nF のコンデンサを選
択することを推奨します。
EN ピンが相互接続されたマルチモジュール・システムでは、
1 つまたは複数のモジュールでフォルト状態が発生した際、
一度にすべてのモジュールを迅速にターンオフできます。
フォルト状態になると、EN ピンが Low になって、すべての
モジュールがディスエーブルになります。電流バウンスは発
生しないので、フォルト発生時に単一のチャネルに過度のス
トレスが集中することはありません。
フォルト状態では EN ピンがプルダウンされるので、EN ピ
ンから 7mA 以下の電流をシンクするようにプルアップ抵抗
(RUP) を調整する必要があります。基本的に、EN ピンは VCC
に直接接続できません。
VIN
RUP
EN
V EN_FTH = V EN_RTH – V EN_HYS
ON/OFF
イネーブルと電圧フィードフォワード
RDOWN
384
CLOCK
CYCLES
0.8V
SOFT-START
IEN_HYS = 30µA
OV, OT, OC, AND PLL LOCKING FAULTS
図 26. イネーブル / 電圧フィードフォワード回路図
20
FN7822.1
2013 年 1 月 31 日
ISL8225M
ソフトスタート
パワーグッド
ISL8225M は、プリチャージ式のデジタル・ソフトスタート
回路を内蔵しています ( 図 27 ～ 29)。この回路では、立ち上
がり時間がスイッチング周波数に反比例します。立ち上がり
時間は、フェーズ・クロックのパルスごとにインクリメント
するデジタル・カウンタによって決まります。0V から 0.6V
までの合計ソフトスタート時間は、式 6 で概算できます。通
常のソフトスタート時間は約 2.5ms です。
パワーグッド・コンパレータによって VMON ピンの電圧が
モニタされます。図 30 にトリップ・ポイントを示します。
ソフトスタート・サイクルが完了するまで、
PGOOD はアサー
トされません。両方の EN によってディスエーブルにされる
か、VMON の電圧がスレッショルド・ウィンドウの範囲外
になると、PGOOD が Low になります。フォルトが 3 クロッ
ク・サイクル連続するまで、PGOOD は Low になりません。
1280
t SS = ------------f SW
ソフトスタートが終了するまで、UV 通知はイネーブルにな
りません。UV 発生時に、OV/OC/OT/PLL フォルト (EN が Low
にならないケース)以外の理由で出力が目標レベルの- 13％を
下回ると、PGOOD が Low になります。
（式 6）
ISL8225M はプリチャージ出力のもとで動作できます。最初
の PWM パルスが検出されるまで、PWM 出力はドライバに
入力されません。最初のクロック・サイクルでローサイド
MOSFET がオンになり、ブートストラップ・コンデンサに充
電します。プリチャージ出力電圧が最終目標レベルより高く
113％のセットポイントより低い場合は、出力電圧が目標電
圧まで下がり最初の PWM パルスが生成されるまで、スイッ
チングは始まりません。最大許容プリチャージ・レベルは
113％です。プリチャージ・レベルが 113％より高く 120％よ
り低い場合は、出力が 113％(LGATE がターンオン ) と 87％
(LGATE がターンオフ ) の間でヒカップ状態になり、EN が
Low になります。プリチャージ負荷電圧が目標出力電圧の
120％より高い場合は、コントローラがラッチオフし、パワー
アップできません。
CHANNEL 1 UV/OV
CHANNEL 2 UV/OV
END OF SS1
END OF SS2
SS1_PERIOD
SS2_PERIOD
OR
AND
+20%
VMON1, 2
+13%
+9%
SS SETTLING AT VREF + 100mV
FIRST PWM PULSE
PGOOD
AND
VREF
VOUT TARGET VOLTAGE
-9%
0.0V
-13%
1280
t SS = ------------f
SW
-100mV
PGOOD
384
t SS_DLY = -----------f SW
PGOOD LATCH OFF
AFTER 120% OV
図 30. パワーグッド・スレッショルド・ウィンドウ
図 27. VOUT = 0V の場合のソフトスタート
FIRST PWM PULSE
SS SETTLING AT VREF + 100mV
VOUT TARGET VOLTAGE
INIT. VOUT
-100mV
図 28. VOUT < 目標電圧の場合のソフトスタート
OV = 113%
FIRST PWM PULSE
VOUT TARGET VOLTAGE
図 29. VOUT が 113％より低く最終目標電圧より高い場合の
ソフトスタート
21
カレントシェア
並 列 動 作 の 場 合 は、異 な る モ ジ ュ ー ル の 共 有 バ ス 電 圧
(ISHARE) を相互に接続する必要があります。ISHARE ピンの
電圧は内蔵抵抗によって設定され、すべてのアクティブ・モ
ジュールの平均電流に相当します。平均電流信号とローカ
ル・モジュール電流が比較され、カレントシェア・エラー信
号が電流補正ブロックに送信されると、それに応じて各モ
ジュールの PWM パルスが調整されます。カレントシェア機
能は、モジュール間で 10％以内の総合精度を実現します。カ
レントシェア・バスは、外部クロックなしで最大 12 フェー
ズに対応できます。各 ISHARE ピンに 470pF ～ 1nF のコン
デンサを接続することを推奨します。
カレントシェア機能を使用する場合は、すべてのスレーブ・
チャネルで VSEN ピンを VCC に接続し、帰還ループをディス
エーブルにします。マスター・チャネルは、COMP ピンと
ISHARE ピンを相互に接続したすべてのモジュールを制御で
きます。フェーズ・シフト設定については、スレーブ・チャ
ネルの VMON ピンをすべて、モニタ専用に 0.6V に設定する
必要があります。スレーブの VMON ピンは通常、抵抗分圧回
路経由で VOUT に接続できます。ただし、15 ページの図 23
に示すように、MODE ピンをモード設定用に VCC に接続した
場合、関連する VMON2 ピンを 1.0kΩ 抵抗経由で SGND に接
FN7822.1
2013 年 1 月 31 日
ISL8225M
過電圧保護 (OVP)
過電圧 (OV) 保護通知回路は、VMON ピンの電圧をモニタし
ます。OV 保護は、ソフトスタートの開始時点からアクティブ
です。OV 状態 (>120％) が発生すると、IC がラッチオフしま
す。この状態では、ハイサイド MOSFET (Q1 または Q3) は継
続的にラッチオフしたままです。ローサイド MOSFET (Q2 ま
たは Q4) は、OV トリップ時に即座にターンオンし、出力電圧
が 87％未満に低下すると継続的にターンオフ状態になりま
す。OV 発生時には EN と PGOOD も Low になります。ラッチ
条件は、VCC を元の状態に戻すことでのみリセットできます。
ラッチを伴わない OV 保護 ( 目標レベルの 113％) もありま
す。EN が Low になり、出力が 113％を超える OV 状態にな
ると、出力が 87％未満に低下するまで、ローサイド MOSFET
がターンオン状態になります。この処理では、マルチモ
ジュール・システムの 1 チャネルで OV が検出された場合で
も、電源系統が保護されます。ローサイド MOSFET は、EN
= Low でかつ出力電圧が 113％を上回っていると常時ターン
オンであり ( すべての EN ピンを相互接続 )、出力が 87％未
満に低下するとターンオフになります。したがって、フェー
ズ数の多いアプリケーション ( マルチモジュール・モード )
では、EN ピンを利用して、カスケード接続されたすべての
モジュールを同時にラッチオフできます ( マルチフェーズ・
モードでは EN ピンを相互接続 )。各チャネルで同一のシン
ク電流を共有させることにより、ストレスの軽減とフェーズ
間のバウンス防止を図っています。
レータの RMS 出力電流をフル負荷状態よりも大幅に削減し
ます。3 ソフトスタート・サイクルに相当するディレイを設
けることで、問題をクリアする時間を確保しています。ディ
レイ期間が終わると、コントローラがソフトスタート・サイ
クルを開始します。出力電圧が上昇し、レギュレーション状
態に戻った場合は、PGOOD が High に移行します。ソフトス
タート・サイクル中に OC トリップを超えた場合は、コント
ローラが EN を再び Low にします。PGOOD 信号が Low のま
まで、ソフトスタート・サイクルが終了します。ディレイ期
間が終わると、再びソフトスタート・サイクルが開始されま
す。OC トリップが再度発生した場合は、フォルトが解消さ
れるまで同じサイクルが繰り返されます。出力電流の変化が
速過ぎると、出力電圧によって OVP がトリガされ、モジュー
ルがラッチオフ・モードに移行することがあります。この場
合、モジュールのリスタートが必要です。
周波数同期とフェーズ・ロック・ループ
SYNC ピンには、固定周波数動作と同期周波数動作という 2
つの主要機能があります。ISL8225M は、内部で 500kHz の
固定周波数に設定されています。抵抗 (RSYNC) を SGND と
SYNC ピンの間に接続することによって、スイッチング周波
数を 500kHz より高く設定できます。スイッチング周波数を
増やすには、SYNC と SGND の間に外付けする抵抗 RSYNC
を図 31 の周波数設定曲線に従って選択してください。一般
的に使用される周波数での RSYNC については、表 1 を参照
してください。
800
700
600
RSYNC (kΩ)
続する必要があります。
16 ページの図24に示すように、
MODE
ピンを VCC に接続して複数のモジュールを並列化する場合
は、スレーブ・モジュールの各 VMON2 ピンを 1.0kΩ 抵抗経
由で GND に接続する必要があり、スレーブ・モジュールのす
べての VMON1 ピンは抵抗分圧回路経由で VOUT と GND の
間に接続することができます。VMON 設定については表 3 も
参照してください。
500
400
300
過熱保護 (OTP)
200
内蔵コントローラのジャンクション温度が +150 ℃ ( 代表値 )
を上回ると、EN ピンが Low になり、カスケード接続された
ほかのチャネルにそれぞれの EN ピン経由で通知します。接
続されている EN はすべて Low になります。モジュールの
ジャンクション温度が +25 ℃のヒステリシス ( 代表値 ) で
+125 ℃ ( 代表値 ) 未満に低下すると、EN が解放されます。
100
過電流保護 (OCP)
OCP のピーク・レベルは各チャネルとも約 20A に設定され
ますが、OC トリップ・ポイントは主に MOSFET rDS(ON) の
変動要素 ( プロセス、電流、温度 ) に応じて変化します。ス
イッチング周波数を増やすと、インダクタ・リップルが減少
するので、OCP を高められます。ただし、スイッチング損失
の増加に伴ってモジュールの効率が低下します。OCP がトリ
ガされると、コントローラは即座に EN を Low にして、すべ
てのスイッチをターンオフにします。OCP 機能はスタート
アップ時にイネーブルになり、トリガまで 7 サイクルのディ
レイがあります。
マルチモジュール動作では、
ISHAREピンを接続してVISHARE
を生成できます。これは、すべてのアクティブ・チャネルの
平均電流に相当します。合計システム電流を精度スレッショ
ルドと比較することにより、OC 状態であるかどうかを判断し
ます。各チャネルには、7 サイクルのディレイがある OC セッ
トポイントも設けられています。この方式では、各モジュー
ルを流れる電流がセットポイントより少なくなるようにする
ことで、マルチモジュール・モードでの破損からモジュール
を保護します。
過負荷状態や激しい短絡状態における OCP では、コントロー
ラをヒカップ・モードに移行させることによって、レギュ
22
0
500
600
700
800
900 1000 1100 1200 1300 1400 1500
FREQUENCY (kHz)
図 31. RSYNC vs スイッチング周波数
SYNC ピンを外部矩形パルス波形 ( 通常 50％デューティサイ
クルの、別の ISL8225M からの CLKOUT 信号など ) に接続
すると、ISL8225M のスイッチング周波数を入力波形の基本
周波数に同期させることができます。同期可能な周波数は
150kHz ～ 1,500kHz です。印加される矩形パルスの推奨電圧
範囲は、3V ～ VCC+0.3V です。周波数同期機能は、CLKOUT
信号の立ち上がりエッジとチャネル 1 の PWM 信号の立ち下
がりエッジを同期させます。PLL のロックまで CLKOUT は
利用できません。SYNC ピンにはコンデンサを接続しないこ
とを推奨します。
ロック時間は通常 130µs です。SYNC が安定し、PLL がロッ
クするまで、EN はソフトスタート・サイクル向けに解放さ
れません。マルチフェーズ構成では、すべての EN ピンを相
互に接続することを推奨します。
13 クロック・サイクルにわたって同期信号が失われると、モ
ジュールがディスエーブルになります。PLL がロック状態に
戻った時点で、ソフトスタート・サイクルが開始され、通常
動作に復帰します。SYNC を Low 状態で維持した場合は、モ
ジュールがディスエーブルのままになります。注意すべき点
として、同期信号の急速な変化はモジュールのシャットダウ
ンにつながる可能性があります。
FN7822.1
2013 年 1 月 31 日
ISL8225M
トラッキング機能
レイアウト・ガイド
CLKOUT が 800mV 未満の場合、トラッキング用に外部ソフ
トスタート・ランプ (0.6V) をチャネル 2 の内部ソフトスター
ト・ランプと並列動作させることができます。その場合、
チャネル 2 の出力電圧はチャネル 1 の出力電圧をトラッキン
グできます。
安定動作、低損失、優れた放熱性を実現するには、レイアウ
トについて考慮する必要があります ( 図 32)。
13 ページの図 20 に示すように、トラッキング機能は一般的
な Double Data Rate (DDR) メモリ・アプリケーションに適用
できます。チャネル 2 の出力電圧 ( 通常は VTT 出力 ) は、
CLKOUT ピ ン の 入 力 電 圧 [ 通 常 は チ ャ ネ ル 1 からの
VDDQ*(1+k)] をトラッキングします。外部入力信号と内部リ
ファレンス信号 ( ランプおよび 0.6V) については、電圧の最
も低いものが FB 信号に対する比較基準として使用されま
す。DDR 構成では、VDDQ から得た CLKOUT ピンの電圧を
VTT がトラッキングできるように、VTT チャネルは内部ソ
フトスタート・ランプ後にスタートアップする必要がありま
す。この構成は、EN/FF2 よりも多くのフィルタリングを
EN/FF1 に追加することで実現できます。
図 20 の抵抗分圧回路 R7/R8 の比率 (k) は式 7 で求められます。
V TT
k = -----------–1
0.6V
（式 7）
モードのプログラム
ISL8225M は、デュアル出力、並列シングル出力、または混
在出力 ( チャネル 1 が並列、チャネル 2 がデュアル出力 ) に
プログラムできます。内部カスケード・クロック信号制御を
使って複数の ISL8225M ( 最大 6 モジュール ) を組み合わせ
ると、最大で 180A の大電流を供給可能です。動作の詳細に
ついては、18 ページの表 3 を参照してください。一般的に
使用される設定を表 5 に示します。
表 5. フェーズ・シフト設定
• VOUT1、VOUT2、PHASE1、PHASE2、PGND、VIN1、
VIN2 には広い銅エリアが必要です。十分なサーマルビア
を設けて、モジュールの下や周囲のさまざまな層に接続
してください。
• モジュールのできるだけ近くで、VIN、VOUT、PGND の
間に高周波セラミック・コンデンサを接続し、高周波ノ
イズを最小限に抑えてください。
• レギュレーション・ポイントへのリモートセンス・ト
レースを使って、厳密な出力電圧レギュレーションを
行ってください。各センス・トレースは、互いに近付け
て並列に配置します。
• PHASE1 パッドと PHASE2 パッドは、スイッチング・ノ
イズを生じるスイッチング・ノードです。これらのパッ
ドはモジュールの下に配置してください。ノイズに敏感
なアプリケーションの場合は、フェーズ・パッドを PCB
の最上層と中間層のみに配置することを推奨します。ま
た、フェーズ・パッドは、PCB 最下層の外側に面して配
置しないでください。
• VSEN+、VSEN-、ISHARE、COMP、VMON のセンス・
ポイントのようにノイズに敏感な信号トレースを PHASE
ピンの近くに配線しないでください。
• 信号グラウンド・ピンに接続された部品には、独立した
SGND 銅エリアを使用してください。図 32 に示すよう
に、ユニット下側の 1 カ所に複数のビアを設けて SGND
を PGND に接続し、ノイズ・カップリングを回避しま
す。VIN、PHASE、VOUT のノイズの多い層に囲まれた
ビアをグラウンドに接続しないでください。デュアル出
力アプリケーションの場合、SGND と PGND の間のビア
は、SGND ピンのできる限り近くに配置することを推奨
します。
• 図 32 に示すように、基板レイアウトの下側にオプション
のスナバを配置して、PHASE 層と PGND 層を接続するこ
とができます。
COUT2
COUT1
PGND
PGND
VOUT2
VOUT1
R3
R1
+
R4
KELVIN CONNECTIONS
FOR THE VSENS LINES
TO LOAD
+
TO LOAD
-
R2
KELVIN CONNECTIONS
FOR THE VSENS LINES
PIN 1
モジュールがデュアル出力状態の場合、
ISL8225MはCLKOUT
の電圧レベル (VCC の抵抗分圧回路出力によって設定 ) に応
じて動作し、表 6 に示すようにフェーズ・シフトします。
フェーズ・シフトは、VCC が POR を上回るとラッチします。
その場ですぐに変更することはできません。
表 6. デュアル出力時のフェーズ・シフトをプログラムする
ための CLKOUT 設定
SGND
VIN2
VIN1
CIN2
PHASE2
PHASE1
OPTIONAL SNUBBER
CIN1
OPTIONAL SNUBBER
PGND
図 32. 推奨レイアウト
23
FN7822.1
2013 年 1 月 31 日
ISL8225M
電流ディレーティング
実験に基づく電力損失曲線 ( 図 33 および 34) と、熱モデリン
グ解析で得られた θJA を利用して、モジュールの熱に関する
考慮事項を評価できます。ディレーティング曲線は、温度を
最大ジャンクション温度 (+120 ℃ ) 未満に保ちつつ許容可能
な最大電力から得られたものです ( 図 35 ～ 40)。最大 +120 ℃
のジャンクション温度は、モジュールが一定の電流を維持で
きるように考慮されたものであり、かつ、定格ジャンクショ
ン温度 (+125 ℃ ) に対して 5 ℃の安全性マージンが確保され
ています。必要であれば、ユーザーは実際のアプリケーショ
ンに応じて安全性マージンを調整できます。ディレーティン
グ曲線はすべて、ISL8225MEVAL4Z 評価ボード上のテストで
得られたものです。実際のアプリケーションでは、その他の
熱源や設計マージンについても考慮する必要があります。
ただし、PCB ランドは QFN 端子より約 0.2mm ( 最大 0.4mm)
だけ長くなっています。このように延長することによって、
パッケージ周囲におけるハンダ・フィレットの形成が容易に
なり、確実で検査しやすいハンダ・ジョイントが可能になり
ます。PCB レイアウト上のサーマルランドは、パッケージの
エキスポーズド・ダイ・パッドと 1：1 にする必要があります。
サーマルビア
サーマルランドの下に 1.0mm ～ 1.2mm ピッチでサーマルビア
を格子状に配置し、内部の銅層に接続する必要があります。
ビアの直径は約 0.3mm ～ 0.33mm で、バレルには約 2.0 オンス
の銅メッキを施します。ピッチを狭めてビアを追加すると放
熱性が向上しますが、ビアを増やすほど効果は減少します。
サーマルランドのサイズに必要な数だけを、基板の設計ルー
ルで許容される範囲で使用してください。
パッケージの説明
メタルマスク・パターンの設計
ISL8225M は、クワッド・フラットパック・ノーリード (QFN)
パッケージ上に統合されています。このパッケージは、優れ
た放熱効率と導電率、軽量、小型という利点を備えています。
QFN パッケージは表面実装技術に適用可能であり、業界で広
く普及しつつあります。ISL8225M には、抵抗、コンデンサ、
インダクタ、制御 IC など複数の種類のデバイスが搭載され
ています。ISL8225M は、エキスポーズド・銅サーマルパッ
ドを備えた銅リードフレーム・ベースのパッケージなので、
導電率と放熱効率に優れています。ポリマー・モールド・コ
ンパウンドで銅リードフレームとマルチコンポーネント・ア
センブリをオーバーモールド成形することにより、搭載デバ
イスを保護しています。
周囲の I/O ランド上のリフロー・ハンダ・ジョイントは、ス
タンドオフ高さが約 50µm ～ 75µm (2mil ～ 3mil) になるよう
にしてください。クリーム・ハンダ・メタルマスクの設計
は、信頼の高い最適なハンダ・ジョイントを実現する上での
最初の手順です。メタルマスクの開口部のサイズとランド・
サイズとの比率は通常 1：1 です。ただし、隣接する I/O ラ
ンド間をハンダが埋めてしまわないように、開口部の幅をわ
ずかに狭くしてもかまいません。
27 ページの L26.17x17 パッケージ寸法図に、パッケージの寸
法、PCB レイアウト・パターン例、メタルマスク・パターン
の設計例を示します。図 41 は、リフロープロファイル・パ
ラメータの例を示しています。以下のガイドラインは一般的
な設計ルールです。パラメータはユーザーのアプリケーショ
ンに応じて変更できます。
PCB レイアウト・パターンの設計
ISL8225M の下側はリードフレーム構造になっており、表面
実装技 術 に よ っ て PCB に 取 り 付 け ま す。28 ページの
L26.17x17 パッケージ寸法図に、PCB レイアウト・パターン
を示します。PCB レイアウト・パターンは基本的に、QFN
エキスポーズド・パッドおよび I/O 端子の寸法と 1：1 です。
広いサーマルランド上でクリーム・ハンダの量を減らすに
は、1 つの大きな開口部よりも、複数の小さな開口部を設け
ることを推奨します。メタルマスクのプリント・エリアは、
PCB レイアウト・パターンの 50％～ 80％をカバーする必要
があります。28 ページの L26.17x17 パッケージ寸法図に、ハ
ンダ・メタルマスク・パターンの例を示します。パッド間の
ギャップ幅は 0.6mm です。パッドを設計する際は、メタル
マスク・パターン全体の釣り合いを考慮してください。
電解研磨された台形壁を持つ、レーザーカット加工のステン
レス製メタルマスクを推奨します。電解研磨によって開口部
の壁を滑らかにすると、表面摩擦が減り、ハンダ離れが改善
されるので、ボイドが減少します。台形断面開口部 (TSA) の
使用も、ハンダ離れの促進と、レンガ状のハンダ皮膜の形成
によって、部品の確実な固定に役立ちます。このように広い
ピッチ (1.0mm) の QFN の場合、0.1mm ～ 0.15mm の厚さの
メタルマスクを推奨します。
7
8
6
7
6
POWER LOSS (W)
POWER LOSS (W)
5
4
3
5VIN TO 2.5VOUT
2
5VIN TO 1VOUT
5
10
15
20
LOAD CURRENT (A)
図 33. 5VIN の電力損失曲線
24
4
3
12VIN TO 1VOUT
12VIN TO 1.5VOUT
1
5VIN TO 1.5VOUT
0
12VIN TO 2.5VOUT
2
1
0
5
25
30
0
0
5
10
15
20
25
30
LOAD CURRENT (A)
図 34. 12VIN の電力損失曲線
FN7822.1
2013 年 1 月 31 日
ISL8225M
ディレーティング曲線
以下のグラフはすべて、TJ = +120 ℃について作成したものです。
30
30
25
400LFM
200LFM
20
15
LOAD CURRENT (A)
LOAD CURRENT (A)
25
0LFM
10
200LFM
20
400LFM
15
10
0LFM
5
5
0
25
45
65
85
TEMPERATURE (°C)
105
0
125
25
図 35. 5VIN ～ 1VOUT のディレーティング曲線
45
65
85
TEMPERATURE (°C)
105
125
図 36. 12VIN ～ 1VOUT のディレーティング曲線
30
30
25
25
200LFM
15
0LFM
10
LOAD CURRENT (A)
LOAD CURRENT (A)
400LFM
20
20
0LFM
400LFM
15
200LFM
10
5
5
0
25
45
65
85
105
0
25
125
45
65
85
105
125
TEMPERATURE (°C)
TEMPERATURE (°C)
図 37. 5VIN ～ 1.5VOUT のディレーティング曲線
図 38. 12VIN ～ 1.5VOUT のディレーティング曲線
30
30
25
25
200LFM
15
0LFM
10
LOAD CURRENT (A)
LOAD CURRENT (A)
400LFM
20
20
0LFM
400LFM
15
200LFM
10
5
5
0
25
45
65
85
105
TEMPERATURE (°C)
図 39. 5VIN ～ 1.5VOUT のディレーティング曲線
25
125
0
25
45
65
85
105
125
TEMPERATURE (°C)
図 40. 12VIN ～ 1.5VOUT のディレーティング曲線
FN7822.1
2013 年 1 月 31 日
ISL8225M
リフローパラメータ
300
ピーク温度：+230 ℃～ +245 ℃
+220 ℃を超えるのは通常 60 秒～ 70 秒
ピーク温度から 5 ℃以内は 30 秒未満に制限
250
TEMPERATURE (°C)
QFN は実装高さが低いので、ANSI/J-STD-005 に準拠した「No
Clean」Type 3 クリーム・ハンダを推奨します。リフロー時
には窒素パージも推奨します。システム基板のリフロープロ
ファイルは実装された基板全体のサーマルマスによって異
なるので、QFN 固有のハンダ・プロファイルを定義するこ
とは実用的でありません。図 41 のプロファイルは、さまざ
まな製造方式やアプリケーション向けにカスタマイズする
際のガイドラインとして掲載してあります。
200 低速ランプ ( 最大 3 ℃ / 秒 )
+100 ℃～ +180 ℃は
90 秒～ 120 秒間ソーク
150
100
ランプレート：+70 ℃～ +90 ℃は 1.5 ℃以下
50
0
0
100
150
200
250
300
350
DURATION (s)
図 41. リフロープロファイル例
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ
ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
変更点
2013 年 1 月 4 日
FN7822.1
6 ページの「温度情報」で「最大保存温度範囲」を「-40 ℃～ +150 ℃」から「-55 ℃～ +150 ℃」
に変更。
「fSW はスイッチング周波数
19 ページの「入力コンデンサの選択」で（式 2）に「fSW」を追加。
(Hz) です。
」を追加。
2012 年 12 月 3 日
初版
FN7822.0
インターシルについて
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企
業です。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの
分野で特に急速な成長を遂げている市場向けに開発されています。インターシルの詳細や、インターシル・チームの一員に
なる方法については、ウェブサイト www.intersil.com とキャリア・ページを参照してください。
アプリケーション情報、関連ドキュメント、関連部品は、それぞれの製品情報ページを参照してください。また、ISL8225M
の製品情報ページをご覧になり、お使いのデータシートが最新であることをご確認ください。
本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。
信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
26
FN7822.1
2013 年 1 月 31 日
ISL8225M
パッケージ寸法図
L26.17x17
26 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE (PUNCH QFN)
Rev 4, 10/12
17.8±0.2
17.0±0.2
9
8
9
7 6 5 4 3 2
8
7 6 5 4 3 2
1
26
1
26
10
10
25
25
17.0±0.2
17.8±0.2
11
11
24
23
12
24
23
12
22
21
22
21
13
14
13
151617181920
0.10
0.10
AAAA AAAAA AAA
0.10
0.10
B
AAA AAAAA AA
3.50
3.50
0.70
0.38
8.95
4.93
10
4.93
8.95
0.38
0.80
AAA AAAAA AAAAA
52x 0.50 (ALL OF LEAD TIPS)
2.37
12
10
1
1
3.35
A:1.0±0.1
3.35
2.97
AAA AAAAA AAAAA
14x 0.75
16x 1.75±0.05 (FULL LEAD)
A
0.05
ピン間の距離 ( 底面図 )
S AB
底面図
.2 5
R0
S 0.2
All A
roun
d of
10°(M
AX)
0.25
7.5±0.2
0.25
0.10
0.25
12x 1.07 0.10
2.77
5.33
5.33
3.66
3.50
16x 0.55 (FULL LEAD)
16X 0.70 (FULL LEAD)
12
15 1617 1819 20
0.2 S AB
X4
4.00
3.50
14
ピン番号の定義 ( 上面図 )
上面図
側面図
S
S 0.03
27
FN7822.1
2013 年 1 月 31 日
ISL8225M
0.25
0.40
0.65
0.75
9.30
7.98
6.35
5.65
5.35
5.24
4.65
4.35
3.65
3.35
2.65
2.35
1.65
1.35
0.65
0.25
0.00
0.55
3.10
3.25
3.75
3.90
7.15
7.25
7.70
7.96
9.30
9.30
7.83
6.53
6.50
6.13
5.73
5.33
0.75
0.65
0.40
0.25
9.30
7.15
6.35
5.65
5.35
4.65
4.35
1
10
0.75
0.35
0
0.35
0.75
12
4.35
4.65
5.35
5.65
6.35
7.15
9.30
5.33
5.73
6.13
6.50
6.53
7.83
9.30
9.30
7.98
7.15
6.35
5.93
5.65
5.35
5.24
4.65
4.35
3.65
3.35
2.65
2.35
1.65
1.35
1.35
0.65
0.25
0.05
0
0.55
3.10
3.25
3.75
3.90
7.15
7.25
7.70
7.83
7.96
9.30
推奨ランドパターンの例 ( 上面図 )
9.20
7.83
7.25
6.25
5.75
5.25
4.75
4.25
3.75
3.25
2.75
2.25
1.75
1.25
0.75
0.15
0
0.25
0.75
1.25
1.75
2.25
2.75
3.15
3.85
4.25
4.75
5.25
5.75
6.25
6.75
7.15
7.83
7.93
9.20
7.38
6.60
4.05
2.70
2.40
1.05
0.00
1.05
2.40
2.70
4.05
3.36
5.03
5.43
6.43
6.83
7.38
6.60
7.38
*
7.38
6.03
5.54
28
7.38
7.38
6.83
6.43
5.43
5.03
3.36
2.76
0.95
0.70
0
0.70
0.95
0
0.05
1.13
1.73
2.80
4.20
5.28
5.88
6.95
9.20
7.83
7.25
6.25
5.75
5.25
4.75
4.25
3.75
3.25
2.75
2.25
1.75
1.25
0.75
0.15
0
0.25
0.75
1.25
1.75
2.25
2.75
3.15
3.85
4.25
4.75
5.25
5.75
6.25
6.75
7.15
7.83
9.20
矩形パッド採用のハンダ・メタルマスク・パターン 1/2 ( 上面図 )
5.54
0
0.05
0.60
1.13
1.73
1.80
2.40
2.80
3.60
4.20
5.28
5.41
5.88
6.01
6.95
7.23
7.25
6.25
5.75
5.25
4.75
4.25
3.75
3.25
2.75
2.25
1.75
1.25
0.95
0.25
0
0.25
0.95
1.25
1.75
2.25
2.75
3.25
3.75
4.25
4.75
5.25
5.75
6.25
7.25
9.20
7.93
5.25
4.75
4.25
3.75
3.25
2.75
2.25
1.75
1.25
0.85
0.15
0
0.15
0.85
1.25
1.75
2.25
2.75
3.25
3.75
4.25
4.75
5.25
7.93
矩形パッド採用のハンダ・メタルマスク・パターン 2/2 ( 上面図 )
FN7822.1
2013 年 1 月 31 日