EFM8BB2 Data Sheet (Chinese)

EFM8 Busy Bee 系列
EFM8BB2 数据表
EFM8BB2，Busy Bee MCU 系列的一部分，是一款在小封装上带有全
面功能集的多用途 8 位微控制器。
这些设备通过在小的封装上集成先进的模拟和增强型高速通信外设为用户提供高价值，使
得它们成为空间受限应用的理想选择。由于采用了高效的 8051 核心、增强型脉冲宽度调
制和高精度模拟，EFM8BB2 系列也是嵌入式应用的最佳选择。
EFM8BB2 应用包括以下：
• 管线化 8 位 C8051 核心，50 MHz 最高工
作频率
• 最多 22 组多功能、5 V 容限 I/O 引脚
• 一个 12 位模数转换器 (ADC)
• 两个低电流模拟比较器，内置 DAC 作为参
考输入
• 医疗器械
• 照明系统
• 高速通信集线器
• 电机控制
• 消费电子
• 传感器控制器
主要特点
• 集成式温度传感器
• 3 通道 PWM / PCA，配有硬件停用/安全状
态的特殊功能
• 五个 16 位定时器
• 两个 UART、SPI、主/从 SMBus/I2C 和 从
I2C
• 便于引脚映射的优先级交叉开关
Core / Memory
Clock Management
CIP-51 8051 Core
(50 MHz)
Flash Program
Memory
RAM Memory
(2304 bytes)
(16 KB)
Debug Interface
with C2
Energy Management
External CMOS
Oscillator
High Frequency
49 MHz RC
Oscillator
Internal LDO
Regulator
Power-On Reset
Low Frequency
RC Oscillator
High Frequency
24.5 MHz RC
Oscillator
Brown-Out
Detector
5 V-to 3.3 V LDO
Regulator
8-bit SFR bus
Serial Interfaces
I/O Ports
Timers and Triggers
Analog Interfaces
2 x UART
SPI
External
Interrupts
Pin Reset
Timer
0/1/2
PCA/PWM
ADC
Comparator 0
I2C / SMBus
High-Speed
I2C Slave
General
Purpose I/O
Pin Wakeup
Watchdog
Timer
Timer 3/4
Comparator 1
Internal
Voltage
Reference
Security
16-bit CRC
Lowest power mode with peripheral operational:
Normal
Idle
Suspend
Snooze
silabs.com | Smart. Connected. Energy-friendly.
Shutdown
Rev.
1.1
EFM8BB2 数据表
功能列表
1.
功能列表
EFM8BB2 突出功能如下所列。
• 核心：
• 管线化 CIP 51 核心
• 与标准 8051 指令集完全兼容
• 70% 指令的执行时间为 1-2 时钟周期
• 50 MHz 最高工作频率
• 内存：
• 高达 16 KB 闪存，支持通过固件进行系统内重新编程，其
中包括 64 字节扇区的 1 KB 和 512 字节扇区的 15 KB。
• 高达 2304 字节 RAM（包括 256 字节标准 8051 RAM 和
2048 字节片上 XRAM）
• 电源：
• 5 V 输入 LDO 稳压器
• 用于 CPU 核心电压的内部 LDO 稳压器
• 上电复位电路和掉电检测器
• I/O：最多共 22 组多功能 I/O 引脚：
• 偏压下所有引脚耐受 5 V 电压
• 用于外设路由的灵活外设交叉开关
• 5 mA 源电流，12.5 mA 灌电流可直接驱动 LED
• 时钟源：
• 内部 49 MHz 振荡器，精度 ±1.5%
• 内部 24.5 MHz 振荡器，精度 ±2%
• 内部 80 kHz 低频振荡器
• 外部 CMOS 时钟选项
• 定时器/计数器和 PWM：
• 3 通道可编程计数器阵列 (PCA)，支持 PWM、捕获/比较和频
率输出模式
• 5 个 16 位通用定时器
• 独立的监视程序定时器，由低频振荡器定时
• 通信和数字外设：
• 2 个 UART，最高 3 Mbaud
• 主/从 SPI™，最高 12 Mbps
• 主/从 SMBus™/I2C™，最高 400 kbps
• 高速从 I2C，最高 3.4 Mbps
• 16 位 CRC 元件，支持 256 字节边界内闪存自动 CRC
• 模拟：
• 12 位模数转换器 (ADC)
• 2 个可调基准的低电流模拟比较器
• 片上非侵入式调试
• 全内存和寄存器检查
• 四个硬件断点、单步执行
• 预装 UART 引导装载程序
• -40 至 85 ºC 温度范围
• 单电源 2.2 至 3.6 V 或 3.0 至 5.25 V
• QFN28、QSOP24 和 QFN20 封装
借助片上上电复位、电源电压监控器、监视程序定时器和时钟振荡器，EFM8BB2 设备成为真正独立的系统单芯片解决方案。闪存是可编程
内部电路，提供非易失性数据存储以及支持固件的现场升级。片上调试接口 (C2) 允许使用安装在最终应用中的生产 MCU 进行非侵入式
（不使用片上资源）、全速、内部电路调试。此调试逻辑支持检查和修改存储器与寄存器、设置断点、单步执行以及运行和停止命令。进
行调试时，所有模拟和数字外围设备的功能都得到充分发挥。各设备指定运行电压是 2.2 V 至 3.6V（或在 5V 稳压器选项下最高 5.25
V），有 28 引脚 QFN、20 引脚 QFN 或 24 引脚 QSOP 封装。所有封装选项均符合无铅和 RoHS 要求。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
1
EFM8BB2 数据表
订购信息
2.
订购信息
EFM8 BB2 2 F 16 G – A – QFN28 R
Tape and Reel (Optional)
Package Type
Revision
Temperature Grade G (-40 to +85)
Flash Memory Size – 16 KB
Memory Type (Flash)
Family Feature Set
Busy Bee 2 Family
Silicon Labs EFM8 Product Line
Figure 2.1.
EFM8BB2 部件编号
所有 EFM8B2 系列元件均具有以下功能：
• 运行频率高达 50 MHz 的 CIP 51 核心
• 三种内部振荡器（49 MHz、24.5 MHz 和 80 kHz）
• SMBus
• I2C 从
• SPI
• 2 个 UART
• 3 通道可编程计数器阵列（PWM、时钟生成、捕获/比较）
• 5 个 16 位定时器
• 2 个模拟比较器
• 12 位模拟至数字转换器，配有集成多路复用器、电压参考和温度传感器
• 16 位 CRC 元件
• 预装 UART 引导装载程序
除了这些功能之外，EFM8BB2 系列中的各部件编号随产品系列不同具有不同的功能集。产品选择指南列出了各系列元件的可用功能。
ADC0 Channels
Comparator 0 Inputs
Comparator 1 Inputs
Pb-free (RoHS Compliant)
5-to-3.3 V Regulator
Temperature Range
16
2304
22
20
10
12
Yes
Yes
-40 to +85 ºC
QFN28
EFM8BB21F16G-C-QSOP24
16
2304
21
20
10
12
Yes
—
-40 to +85 ºC
QSOP24
EFM8BB21F16G-C-QFN20
16
2304
16
15
10
7
Yes
—
-40 to +85 ºC
QFN20
silabs.com | Smart. Connected. Energy-friendly.
Package
Digital Port I/Os (Total)
EFM8BB22F16G-C-QFN28
Ordering Part Number
RAM (Bytes)
Product Selection Guide
Flash Memory (KB)
Table 2.1.
Rev. 1.1
|
2
EFM8BB2 数据表
System Overview
3.
System Overview
3.1
介绍
C2D
C2CK/RSTb
Port I/O Configuration
Debug / Programming
Hardware
Reset
Power-On
Reset
Supply
Monitor
VREGIN
Power
Net
Voltage
Regulators
UART0
UART1
16 KB ISP Flash
Program Memory
Timers 0,
1, 2, 3, 4
I2C Slave
I2C /
SMBus
2048 Byte XRAM
P0.n
Port 1
Drivers
P1.n
Port 2
Drivers
P2.n
Port 3
Drivers
P3.n
SPI
GND
CRC
Independent
Watchdog Timer
SYSCLK
System Clock
Configuration
49 MHz 1.5%
Oscillator
SFR
Bus
Crossbar Control
Analog Peripherals
Internal
Reference
VDD
24.5 MHz 2%
Oscillator
VREF
VDD
12/10 bit
ADC
Low-Freq.
Oscillator
EXTCLK
Port 0
Drivers
Priority
Crossbar
Decoder
3-ch PCA
256 Byte SRAM
CMOS Oscillator
Input
Temp
Sensor
+
-+
2 Comparators
Figure 3.1.
silabs.com | Smart. Connected. Energy-friendly.
AMUX
VDD
Digital Peripherals
CIP-51 8051 Controller
Core
EFM8BB2 方框图详情
Rev. 1.1
|
3
EFM8BB2 数据表
System Overview
3.2
电源
所有内部电路由 VDD 供电引脚供电。外部 I/O 引脚由 VIO 电源电压供电（或设备上无独立 VIO 连接的 VDD），大多数内部电路由片上
LDO 调节器供电。根据需要启用/禁用各个外围设备可以控制设备功耗。每个模拟外围设备在不使用时都可以禁用，从而置于低功耗模
式。在不使用数字外围设备（如定时器或串行总线）时，时钟将关闭且消耗较少电量。
Table 3.1.
Power Modes
Power Mode
Details
Mode Entry
Wake-Up Sources
Normal
Core and all peripherals clocked and fully
operational
—
—
Set IDLE bit in PCON0
Any interrupt
Idle
• Core halted
• All peripherals clocked and fully operational
• Code resumes execution on wake event
Suspend
•
•
•
•
•
Core and peripheral clocks halted
HFOSC0 and HFOSC1 oscillators stopped
Regulators in normal bias mode for fast wake
Timer 3 and 4 may clock from LFOSC0
Code resumes execution on wake event
1. Switch SYSCLK to
HFOSC0
2. Set SUSPEND bit in
PCON1
Stop
•
•
•
•
•
All internal power nets shut down
5 V regulator remains active (if enabled)
Internal 1.8 V LDO on
Pins retain state
Exit on any reset source
1. Clear STOPCF bit in
REG0CN
2. Set STOP bit in
PCON0
Snooze
• Core and peripheral clocks halted
• HFOSC0 and HFOSC1 oscillators stopped
• Regulators in low bias current mode for energy
savings
• Timer 3 and 4 may clock from LFOSC0
• Code resumes execution on wake event
Shutdown
•
•
•
•
•
3.3
All internal power nets shut down
5 V regulator remains active (if enabled)
Internal 1.8 V LDO off to save energy
Pins retain state
Exit on pin or power-on reset
•
•
•
•
•
Timer 4 Event
SPI0 Activity
I2C0 Slave Activity
Port Match Event
Comparator 0 Falling
Edge
Any reset source
1. Switch SYSCLK to
HFOSC0
2. Set SNOOZE bit in
PCON1
•
•
•
•
•
Timer 4 Event
SPI0 Activity
I2C0 Slave Activity
Port Match Event
Comparator 0 Falling
Edge
1. Set STOPCF bit in
REG0CN
2. Set STOP bit in
PCON0
• RSTb pin reset
• Power-on reset
I/O
数字和模拟资源可以通过设备的多功能 I/O 引脚来实现外部调用。端口引脚 P0.0-P2.3 可以被定义为通用 I/O (GPIO)，通过交叉开关
或专用信道被分配至其中一个内部数字资源，或者被分配至模拟功能。端口 引脚 P3.0 和 P3.1 可被用作 GPIO。此外，C2 接口数据信
号 (C2D) 可与 P3.0 共享。
端口控制模块具备以下功能：
• 最多 22 个多功能 I/O 引脚，支持数字和模拟功能。
• 用于数字外围设备分配的灵活优先级交叉开关译码器。
• 每个端口配有两个驱动强度设置。
• 配有专用中断向量（INT0 和 INT1）的两个直接引脚中断源。
• 最多 20 个配有共用中断向量（端口匹配）的直接引脚中断源。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
4
EFM8BB2 数据表
System Overview
3.4
时钟
CPU 内核和外围设备子系统可以按照内部和外部振荡器资源来设定时钟。默认情况下，系统时钟运行的情况为：24.5 MHz 振荡器 8 分
频。
时钟控制系统具备以下功能：
• 为核心和外围设备提供时钟。
• 24.5 MHz 内部振荡器 (LPOSC0)，随电源和温度变化，精度为 ±2%。
• 49 MHz 内部振荡器 (HFOSC1)，随电源和温度变化，精度为 ±1.5%。
• 80 kH 低频振荡器 (LFOSC0)。
• 外部 CMOS 时钟输入 (EXTCLK)。
• 时钟分频器具有八个设置，可实现灵活的时钟调整：
• 将所选的时钟源分频为：1、2、4、8、16、32、64 或 128。
• HFOSC0 和 HFOSC1 包括更加灵活的 1.5x 预分频器。
3.5
定时器/计数器和 PWM
可编程计数器阵列 (PCA0)
可编程计数器阵列 (PCA) 提供增强的定时器和 PWM 功能的多个信道，与标准计数器/定时器相比，它需要较少的 CPU 干预。PCA 的各信
道由一个专用的 16 位计数器/定时器和一个 16 位捕获/比较模块组成。计数器/定时器由具有灵活的外部和内部时钟选项的可编程时基
驱动。每个捕获/比较模块可配置为在五种模式中的一种模式下独立运行：边沿触发捕获、软件定时器、高速输出、频率输出、或脉宽调
制 (PWM) 输出。每个捕获/比较模块有其自己的关联 I/O 线 (CEXn)，这些线在启用时通过交叉开关连接到端口 I/O。
•
•
•
•
•
•
•
•
•
•
16 位时基
可编程时钟分频器和时钟源选择
最多 三个 个独立配置的信道
8、9、10、11 和 16 位 PWM 模式（中心或边沿对齐操作）
输出极性控制
频率输出模式
捕获上升沿、下降沿或任何沿
任意波形生成的比较功能
软件定时器（内部比较）模式
可以从 比较器 0 接收硬件“停用”信号
定时器（定时器 0、定时器 1、定时器 2、定时器 3 和定时器 4）
设备中包含几个计数器/定时器：两个是 16 位计数器/定时器与标准 8051 中的计数器/定时器兼容，另外两个是 16 位自动重新加载定
时器，可用于定时外围设备或作为通用定时器使用。这些定时器可以用于测量时间间隔、对外部事件计数或生成周期性中断请求。定时器
0 和定时器 1 几乎完全相同，有四种主要工作模式。其他定时器都提供带有自动重新加载和捕获功能的 16 位和分割 8 位定时器功能。
定时器 0 和定时器 1 包括以下功能：
• 标准 8051 定时器，支持向后兼容固件和硬件。
• 时钟源包括 SYSCLK、SYSCLK（12、4 或 48 分频）或外部时钟（8 分频）或外部引脚。
• 8 位自动重新加载计数器/定时器模式
• 13 位计数器/定时器模式
• 16 位计数器/定时器模式
• 双 8 位计数器/定时器模式（定时器 0）
定时器 2、定时器 3 和定时器 4 是包括以下功能的 16 位定时器：
• 所有定时器的时钟源包括 SYSCLK、SYSCLK 12 分频或外部时钟 8 分频。
• LFOSC0 8 分频在激活或挂起/贪睡功耗模式下可用于时钟定时器 3 和定时器 4。
• 定时器 4 是低功耗唤醒源，可与定时器 3 串接到一起
• 16 位自动重新加载定时器模式
• 双 8 位自动重新加载定时器模式
• 外部引脚捕获
• LFOSC0 捕获
• 比较器 0 捕获
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
5
EFM8BB2 数据表
System Overview
监视程序定时器 (WDT0)
设备包括在低频振荡器之外运行的可编程监视程序定时器 (WDT)。 WDT 溢出会迫使 MCU 处于复位状态。为了避免复位，WDT 必须在溢出
之前通过应用软件重启。如果系统遇到阻止软件重启 WDT 的软件或硬件故障，则 WDT 溢出并引起复位。复位之后，WDT 自动开启并以默
认最大时间间隔运行。WDT 可以根据需要由系统软件禁用或锁定以避免意外禁用。锁定后，在下一次系统复位之前将不能禁用 WDT。RST
引脚的状态不受此复位的影响。
监视程序定时器具有如下功能：
• 可编程超时间隔
• 从低频振荡器运行
• 在系统复位之前锁定功能，阻止任何修改
3.6
通信和其他数字外围设备
通用异步接收器/发射器 (UART0)
UART0 是一个异步、全双工串口，它提供标准 8051 UART 的模式 1 和 3。增强的波特率支持允许各种时钟源来生成标准波特率。接收数
据缓冲机制允许 UART0 在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。
The UART module provides the following features:
• Asynchronous transmissions and receptions
• Baud rates up to SYSCLK/2 (transmit) or SYSCLK/8 (receive)
• 8- or 9-bit data
• Automatic start and stop generation
• Single-byte buffer on transmit and receive
通用异步接收器/传输器 (UART1)
UART1 是一个异步、全双工串行端口，提供多种数据格式选择。它包括含一个 16 位定时器和可选预分频器的专用波特率发生器，能生成
宽范围的波特率。接收数据 FIFO 允许 UART1 在发生数据丢失或溢出之前接收多个字节。
UART1 提供以下功能：
• 异步发射和接收。
• 专用波特率发生器支持高达 SYSCLK/2（发射）或 SYSCLK/8（接收）的波特率。
• 5、6、7、8、或 9 位数据。
• 自动起始位和停止位生成。
• 自动奇偶生成和校验。
• 四字节传输与接收 FIFO。
• 自动波特率检测。
• LIN 间隔和同步场检测。
• CTS / RTS 硬件流控。
串行外围设备接口 (SPI0)
串行外围设备接口 (SPI) 模块可以访问灵活的全双工同步串行总线。SPI 可作为主设备或从属设备在 3 线或 4 线模式下运行，支持单
个 SPI 总线上的多个主设备或从属设备。从选择 (NSS) 信号可配置为输入，以在从模式中选择 SPI，或在多主环境中禁用主模式操作，
以避免多个主设备试图同时进行数据传输时发生 SPI 总线冲突。NSS 可以在主模式中配置为固件控制的片选输出，或被禁用以减少所需
引脚的数量。在主模式中，可以用其它通用端口 I/O 引脚选择多个从属设备。
•
•
•
•
•
•
•
•
支持 3 或 4 线主机或从机模式。
在主机或从机模式中支持高达 12 Mbps 的外部时钟频率。
支持所有时钟相位和极性模式。
8 位可编程时钟频率（主）。
可编程接收超时（从）。
四字节传输与接收 FIFO。
可以在挂起或贪睡模式下运行并接收一个字节来唤醒 CPU。
支持同一数据线上的多主机模式。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
6
EFM8BB2 数据表
System Overview
系统管理总线 / I2C (SMB0)
SMBus I/O 接口是一个二线的双向串行总线。SMBus 完全符合系统管理总线规范 1.1 版，并与 I2C 串行总线兼容。
SMBus 模块包括以下功能：
• 标准（最高 100 kbps）和快速 (400 kbps) 传输速度
• 支持主机、从机和多主机模式
• 多主机模式的硬件同步和仲裁
• 时钟低延长（时钟拉伸）以连接到较快的主机
• 硬件支持 7 位从机和一般调用地址识别
• 固件支持 10 位从地址解码
• 能够阻止所有从状态
• 可编程数据建立/保持时间
• 传输和接收缓冲区有助于提高更快应用程序的吞吐量。
I2C 从机 (I2CSLAVE0)
I2C 从接口是一个双线的双向串行总线，兼容 I2C 总线规格 3.0。其可在高速模式（HS 模式）下最高以 3.4 Mbps 进行传输。固件可以
写入 I2C 接口，并且 I2C 接口可以自主控制数据的串行传输。在核心可能在 I2C 处理过程中临时无法传输字节或处理已接收的字节
时，此接口还支持时钟拉伸。此模块仅以 I2C 从设备运行。
I2C 模块包括以下功能：
• 标准（最高 100 kbps）、快速 (400 kbps)、超快 (1 Mbps) 和高速 (3.4 Mbps) 传输速度
• 仅支持从机模式
• 时钟低延长（时钟拉伸）以连接到较快的主模式
• 硬件支持 7 位从地址识别
16 位 CRC (CRC0)
循环冗余校验 (CRC) 模块使用 16 位多项式执行 CRC。CRC0 接受 8 位数据流并将 16 位结果存入内部寄存器中。除了使用 CRC 模块对
数据进行操作外，硬件也可以对设备的闪存内容自动执行 CRC。
CRC 模块可以为闪存验证和通信协议进行硬件计算。CRC 模块支持标准 CCITT-16 16 位多项式 (0x1021)，包括以下功能：
• 支持 CCITT-16 多项式
• 字节级位序颠倒
• 对一个或多个 256-字节块上的闪存内容自动执行 CRC
• 初始种子选择为 0x0000 或 0xFFFF
3.7
模拟
12 位 AD 转换器 (ADC0)
ADC 是一款逐次逼近寄存器 (SAR) ADC，具有 12、10 和 8 位模式，集成了跟踪保持电路和可编程窗口检测器。该 ADC 可完全在软件控
制下通过几个寄存器来配置。ADC 可通过使用模拟多路复用器配置，以测量各种不同信号。ADC 的电压参考可在内部和外部参考源之间选
择。
•
•
•
•
•
•
•
•
•
•
•
高达 20 的外部输入。
单端 12 位和 10 位模式。
支持 12 位模式下每秒 200 ksps 样本的输出更新速率或 10 位模式下每秒 800 ksps 样本的输出更新速率。
在低功耗模式下运行时具有较低的转换速度。
异步硬件转换触发器，可以在软件、外部 I/O 和内部定时器来源之间选择。
输出数据窗口比较器允许自动范围检查。
支持突发模式，各转换启动触发器生成一组累计数据并具有可编程的加电稳定和跟踪时间。
支持转换完成和窗口比较中断。
灵活的输出数据格式。
包括内部双电平（1.65 V 和 2.4 V）的快速设定参考和支持外部参考和信号接地。
集成温度传感器。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
7
EFM8BB2 数据表
System Overview
低电流比较器 (CMP0, CMP1)
模拟比较器用于比较两种模拟输入的电压，其中数字输出显示两者之中较高的输入电压。设备 I/O 引脚的外部输入连接以及内部连接可
通过正负输入端上彼此独立的多路复用器来启用。滞后、响应时间和电流消耗可进行编程，以适应应用的特定需求。
比较器具备下列功能：
• 高达 10 (CMP0) 或 12 (CMP1) 个外部正输入
• 高达 10 (CMP0) 或 12 (CMP1) 个外部负输入
• 附加输入选项：
• 内部连接到 LDO 输出
• 直接连接到 GND
• 直接连接到 VDD
• 专用 6 位参考 DAC
• 同步和异步输出可以通过交叉开关被路由至引脚
• 可编程滞后介于 0 和 ±20 mV 之间
• 可编程响应时间
• 在上升沿、下降沿或双沿均可生成中断
• PWM 输出停用功能
3.8
复位源
复位电路允许很容易地将控制器置于一个预定义的缺省状态。在进入此复位状态时，将发生以下过程：
• 内核停止程序执行。
• 如果位复位不是仅使用加电复位，模块寄存器被初始化为指定的复位值。
• 外部端口引脚被置于已知状态。
• 中断和定时器被禁用。
如果位复位不是仅使用加电复位，则所有寄存器都被复位为寄存器说明中备注的预定义值。在复位期间 RAM 的内容不受影响；之前存储
的数据在断电之前保持不变。端口 I/O 锁存器在开路漏极模式下复位为 1。在复位期间和复位之后弱上拉启用。对于电源监视器和加电
复位，RSTb 引脚被驱动为低电平，直到设备退出复位状态。在退出复位状态时，程序计数器 (PC) 被复位，并且系统时钟默认为内部振
荡器。监视程序定时器被启用，从位置 0x0000 开始程序执行。
设备上的复位源包括以下：
• 上电复位
• 外部复位引脚
• 比较器复位
• 软件触发复位
• 电源监控器复位（监控器 VDD 电源）
• 监视程序定时器复位
• 时钟丢失检测器复位
• 闪存错误复位
3.9
调试
EFM8BB2 设备包括一个片上 Silicon Labs 2 线 (C2) 调试接口，支持闪存编程和使用安装在终端应用中的生产件进行系统内调试。C2
接口使用一个时钟信号 (C2CK) 和一个双向 C2 数据信号 (C2D) 在设备和主机系统之间传输信息。有关 C2 协议的详细信息，请参见 C2
接口规范。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
8
EFM8BB2 数据表
System Overview
3.10
引导装载程序
所有设备预编程了一个 UART 引导装载程序。引导装载程序驻留在代码安全页和代码闪存的最后一页；如果不需要可以删除。
锁定字节的前一个字节是引导装载程序签名字节。如果此字节的值设为 0xA5 则表示系统中存在引导装载程序。该位置出现任何其他值都
表示闪存中没有引导装载程序。
存在引导装载程序时，设备将在执行任何复位操作后，跳转至引导装载程序向量，允许运行引导装载程序。随后，引导装载程序将确定设
备是应该停留在引导装载模式中，还是跳转至位于 0x0000 的复位向量。不存在引导装载程序时，设备将在执行任何复位操作后，跳转至
0x0000 的复位向量。
0xFFFF
Read-Only
0xFFC0
0xFFBF
0xFBFF
Lock Byte
0xFBFE
Bootloader Signature Byte
Code Security Page
0xFBC0
0xFBBF
0xF800
0xF7FF
Bootloader
Reserved
0xFC00
64 Bytes
Bootloader Vector
Nonvolatile Data
Reserved
Bootloader
0x4000
0x3FFF
16 KB Code
(32 x 512 Byte pages)
0x0000
Reset Vector
Figure 3.2.
silabs.com | Smart. Connected. Energy-friendly.
闪存映射引导装载程序—16 kB 设备
Rev. 1.1
|
9
EFM8BB2 数据表
Electrical Characteristics
4.
Electrical Characteristics
4.1
电气特性
除非另有说明，各表中的所有电气参数都适用于 Table 4.1 Recommended Operating Conditions on page 10（第 11 页表 4.1“推荐
操作条件”）中所列的条件。
4.1.1
建议的工作条件
Table 4.1.
Parameter
Symbol
Recommended Operating Conditions
Test Condition
Min
Typ
Max
Unit
Operating Supply Voltage on VDD VDD
2.2
—
3.6
V
Operating Supply Voltage on
VREGIN
VREGIN
3.0
—
5.25
V
System Clock Frequency
fSYSCLK
0
—
50
MHz
Operating Ambient Temperature
TA
-40
—
85
°C
Note:
1. All voltages with respect to GND.
2. GPIO levels are undefined whenever VDD is less than 1 V.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
10
EFM8BB2 数据表
Electrical Characteristics
4.1.2
功耗
Table 4.2.
Parameter
Symbol
Power Consumption
Test Condition
Min
Typ
Max
Unit
FSYSCLK = 49 MHz2
—
9.1
10
mA
FSYSCLK = 24.5 MHz2
—
4.3
4.9
mA
FSYSCLK = 1.53 MHz2
—
600
—
μA
FSYSCLK = 80 kHz3
—
145
—
μA
FSYSCLK = 49 MHz2
—
6.15
6.75
mA
FSYSCLK = 24.5 MHz2
—
2.8
3.2
mA
FSYSCLK = 1.53 MHz2
—
440
—
μA
FSYSCLK = 80 kHz3
—
130
—
μA
LFO Running
—
125
—
μA
LFO Stopped
—
120
—
μA
LFO Running
—
25
—
μA
LFO Stopped
—
20
—
μA
Stop Mode—Core halted and all IDD
clocks stopped,Internal LDO On,
Supply monitor off.
—
120
—
μA
Shutdown Mode—Core halted and IDD
all clocks stopped,Internal LDO
Off, Supply monitor off.
—
0.2
—
μA
—
105
—
μA
—
865
—
μA
—
4
—
μA
Digital Core Supply Current
Normal Mode-Full speed with
code executing from flash
Idle Mode-Core halted with
peripherals running
IDD
IDD
Suspend Mode-Core halted and
high frequency clocks stopped,
Supply monitor off.
IDD
Snooze Mode-Core halted and
high frequency clocks stopped.
Regulator in low-power state,
Supply monitor off.
IDD
Analog Peripheral Supply Currents
High-Frequency Oscillator 0
IHFOSC0
Operating at 24.5 MHz,
TA = 25 °C
High-Frequency Oscillator 1
IHFOSC1
Operating at 49 MHz,
TA = 25 °C
Low-Frequency Oscillator
ILFOSC
Operating at 80 kHz,
TA = 25 °C
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
11
EFM8BB2 数据表
Electrical Characteristics
Parameter
ADC0 Always-on4
Symbol
IADC
Test Condition
Min
Typ
Max
Unit
800 ksps, 10-bit conversions or
—
820
1200
μA
—
405
580
μA
200 ksps, VDD = 3.0 V
—
370
—
μA
100 ksps, VDD = 3.0 V
—
185
—
μA
10 ksps, VDD = 3.0 V
—
20
—
μA
200 ksps, VDD = 3.0 V
—
485
—
μA
100 ksps, VDD = 3.0 V
—
245
—
μA
10 ksps, VDD = 3.0 V
—
25
—
μA
100 ksps, VDD = 3.0 V
—
505
—
μA
50 ksps, VDD = 3.0 V
—
255
—
μA
10 ksps, VDD = 3.0 V
—
50
—
μA
100 ksps, VDD = 3.0 V,
—
950
—
μA
—
415
—
μA
—
80
—
μA
Normal Power Mode
—
680
790
μA
Low Power Mode
—
160
210
μA
—
70
120
μA
CPMD = 11
—
0.5
—
μA
CPMD = 10
—
3
—
μA
CPMD = 01
—
8.5
—
μA
CPMD = 00
—
22.5
—
μA
200 ksps, 12-bit conversions
Normal bias settings
VDD = 3.0 V
250 ksps, 10-bit conversions or
62.5 ksps 12-bit conversions
Low power bias settings
VDD = 3.0 V
ADC0 Burst Mode, 10-bit single IADC
conversions, external reference
ADC0 Burst Mode, 10-bit single
conversions,
internal
reference, Low power bias
settings
IADC
ADC0 Burst Mode, 12-bit single IADC
conversions, external reference
ADC0 Burst Mode, 12-bit single IADC
conversions, internal reference
Normal bias
50 ksps, VDD = 3.0 V,
Low power bias
10 ksps, VDD = 3.0 V,
Low power bias
Internal ADC0 Reference,
Always-on5
IVREFFS
Temperature Sensor
ITSENSE
Comparator 0 (CMP0, CMP1)
ICMP
Comparator Reference
ICPREF
—
1.2
—
μA
Voltage Supply Monitor (VMON0)
IVMON
—
15
20
μA
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
12
EFM8BB2 数据表
Electrical Characteristics
Parameter
5V Regulator
Symbol
IVREG
Test Condition
Normal Mode
Min
Typ
Max
Unit
—
245
340
μA
—
60
100
μA
—
2.5
10
μA
—
2.5
—
nA
(SUSEN = 0, BIASENB = 0)
Suspend Mode
(SUSEN = 1, BIASENB = 0)
Bias Disabled
(BIASENB = 1)
Disabled
(BIASENB = 1, REG1ENB = 1)
Note:
1. Currents are additive. For example, where IDD is specified and the mode is not mutually exclusive, enabling the
functions increases supply current by the specified amount.
2. Includes supply current from internal LDO regulator, supply monitor, and High Frequency Oscillator.
3. Includes supply current from internal LDO regulator, supply monitor, and Low Frequency Oscillator.
4. ADC0 always-on power excludes internal reference supply current.
5. The internal reference is enabled as-needed when operating the ADC in burst mode to save power.
4.1.3
复位和电源监控器
Table 4.3.
Parameter
Symbol
VDD Supply Monitor Threshold
VVDDM
Power-On Reset (POR) Threshold
VPOR
Reset and Supply Monitor
Test Condition
Min
Typ
Max
Unit
1.95
2.05
2.15
V
Rising Voltage on VDD
—
1.2
—
V
Falling Voltage on VDD
0.75
—
1.36
V
VDD Ramp Time
tRMP
Time to VDD > 2.2 V
10
—
—
μs
Reset Delay from POR
tPOR
Relative to VDD > VPOR
3
10
31
ms
Time between release of reset
source and code execution
—
50
—
μs
15
—
—
μs
—
0.625
1.2
ms
FMCD
—
7.5
13.5
kHz
VDD Supply Monitor Turn-On Time tMON
—
2
—
μs
Reset Delay from non-POR source tRST
RST Low Time to Generate Reset
tRSTL
Missing Clock Detector Response tMCD
Time (final rising edge to
reset)
Missing Clock Detector Trigger
Frequency
silabs.com | Smart. Connected. Energy-friendly.
FSYSCLK >1 MHz
Rev. 1.1
|
13
EFM8BB2 数据表
Electrical Characteristics
4.1.4
闪存
Table 4.4.
Parameter
Write Time1 ,2
Symbol
tWRITE
Flash Memory
Test Condition
One Byte,
Min
Typ
Max
Units
19
20
21
μs
5.2
5.35
5.5
ms
FSYSCLK = 24.5 MHz
Erase Time1 ,2
tERASE
One Page,
FSYSCLK = 24.5 MHz
VDD Voltage During Programming3
VPROG
2.2
—
3.6
V
Endurance (Write/Erase Cycles)
NWE
20k
100k
—
Cycles
Note:
1. Does not include sequencing time before and after the write/erase operation, which may be multiple SYSCLK cycles.
2. The internal High-Frequency Oscillator 0 has a programmable output frequency, which is factory programmed to 24.5
MHz. If user firmware adjusts the oscillator speed, it must be between 22 and 25 MHz during any flash write or
erase operation. It is recommended to write the HFO0CAL register back to its reset value when writing or erasing
flash.
3. Flash can be safely programmed at any voltage above the supply monitor threshold (VVDDM).
4. Data Retention Information is published in the Quarterly Quality and Reliability Report.
4.1.5
电源管理定时
Table 4.5.
Parameter
Symbol
Idle Mode Wake-up Time
tIDLEWK
Suspend Mode Wake-up Time
tSUSPENDWK
Power Management Timing
Test Condition
SYSCLK = HFOSC0
Min
Typ
Max
Units
2
—
3
SYSCLKs
—
170
—
ns
—
12
—
µs
CLKDIV = 0x00
Snooze Mode Wake-up Time
tSLEEPWK
SYSCLK = HFOSC0
CLKDIV = 0x00
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
14
EFM8BB2 数据表
Electrical Characteristics
4.1.6
内部振荡器
Table 4.6.
Parameter
Symbol
Internal Oscillators
Test Condition
Min
Typ
Max
Unit
High Frequency Oscillator 0 (24.5 MHz)
Oscillator Frequency
fHFOSC0
Full Temperature and Supply
Range
24
24.5
25
MHz
Power Supply Sensitivity
PSSHFOSC0
TA = 25 °C
—
0.5
—
%/V
Temperature Sensitivity
TSHFOSC0
VDD = 3.0 V
—
40
—
ppm/°C
48.25
49
49.75
MHz
High Frequency Oscillator 1 (49 MHz)
Oscillator Frequency
fHFOSC1
Full Temperature and Supply
Range
Power Supply Sensitivity
PSSHFOSC1
TA = 25 °C
—
0.02
—
%/V
Temperature Sensitivity
TSHFOSC1
VDD = 3.0 V
—
45
—
ppm/°C
Low Frequency Oscillator (80 kHz)
Oscillator Frequency
fLFOSC
Full Temperature and Supply
Range
75
80
85
kHz
Power Supply Sensitivity
PSSLFOSC
TA = 25 °C
—
0.05
—
%/V
Temperature Sensitivity
TSLFOSC
VDD = 3.0 V
—
65
—
ppm/°C
Min
Typ
Max
Unit
fCMOS
0
—
50
MHz
tCMOSH
9
—
—
ns
9
—
—
ns
4.1.7
外部时钟输入
Table 4.7.
Parameter
External Input CMOS Clock
Symbol
External Clock Input
Test Condition
Frequency (at EXTCLK pin)
External Input CMOS Clock High
Time
External Input CMOS Clock Low
Time
tCMOSL
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
15
EFM8BB2 数据表
Electrical Characteristics
4.1.8
ADC
Table 4.8.
Parameter
Resolution
Throughput Rate
Symbol
Nbits
fS
(High Speed Mode)
Throughput Rate
fS
(Low Power Mode)
Tracking Time
tTRK
Power-On Time
tPWR
SAR Clock Frequency
fSAR
ADC
Test Condition
Min
Typ
Max
Unit
12 Bit Mode
12
Bits
10 Bit Mode
10
Bits
12 Bit Mode
—
—
200
ksps
10 Bit Mode
—
—
800
ksps
12 Bit Mode
—
—
62.5
ksps
10 Bit Mode
—
—
250
ksps
High Speed Mode
230
—
—
ns
Low Power Mode
450
—
—
ns
1.2
—
—
μs
—
—
6.25
MHz
—
—
12.5
MHz
—
—
4
MHz
High Speed Mode,
Reference is 2.4 V internal
High Speed Mode,
Reference is not 2.4 V internal
Low Power Mode
Conversion Time
tCNV
10-Bit Conversion,
μs
1.1
SAR Clock = 12.25 MHz,
System Clock = 24.5 MHz.
Sample/Hold Capacitor
CSAR
Gain = 1
—
5
—
pF
Gain = 0.5
—
2.5
—
pF
Input Pin Capacitance
CIN
—
20
—
pF
Input Mux Impedance
RMUX
—
550
—
Ω
Voltage Reference Range
VREF
1
—
VDD
V
Input Voltage Range1
VIN
Gain = 1
0
—
VREF
V
Gain = 0.5
0
—
2xVREF
V
—
70
—
dB
12 Bit Mode
—
±1
±2.3
LSB
10 Bit Mode
—
±0.2
±0.6
LSB
12 Bit Mode
-1
±0.7
1.9
LSB
10 Bit Mode
—
±0.2
±0.6
LSB
12 Bit Mode, VREF = 1.65 V
-3
0
3
LSB
10 Bit Mode, VREF = 1.65 V
-2
0
2
LSB
—
0.004
—
LSB/°C
Power Supply Rejection Ratio
PSRRADC
DC Performance
Integral Nonlinearity
INL
Differential Nonlinearity
(Guaranteed Monotonic)
DNL
Offset Error
EOFF
Offset Temperature Coefficient
TCOFF
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
16
EFM8BB2 数据表
Electrical Characteristics
Parameter
Slope Error
Symbol
EM
Test Condition
Min
Typ
Max
Unit
12 Bit Mode
—
±0.02
±0.1
%
10 Bit Mode
—
±0.06
±0.24
%
Dynamic Performance 10 kHz Sine Wave Input 1 dB below full scale, Max throughput, using AGND pin
Signal-to-Noise
SNR
Signal-to-Noise Plus Distortion SNDR
Total Harmonic Distortion (Up
to 5th Harmonic)
THD
Spurious-Free Dynamic Range
SFDR
12 Bit Mode
61
66
—
dB
10 Bit Mode
53
60
—
dB
12 Bit Mode
61
66
—
dB
10 Bit Mode
53
60
—
dB
12 Bit Mode
—
71
—
dB
10 Bit Mode
—
70
—
dB
12 Bit Mode
—
-79
—
dB
10 Bit Mode
—
-70
—
dB
Min
Typ
Max
Unit
1.65 V Setting
1.62
1.65
1.68
V
2.4 V Setting, VDD > 2.6 V
2.35
2.4
2.45
V
Note:
1. Absolute input pin voltage is limited by the VDD supply.
4.1.9
参考电压
Table 4.9.
Parameter
Symbol
Voltage Reference
Test Condition
Internal Fast Settling Reference
Output Voltage
VREFFS
(Full Temperature and Supply
Range)
Temperature Coefficient
TCREFFS
—
50
—
ppm/°C
Turn-on Time
tREFFS
—
—
1.5
μs
Power Supply Rejection
PSRRREFFS
—
400
—
ppm/V
—
8
—
μA
External Reference
Input Current
IEXTREF
silabs.com | Smart. Connected. Energy-friendly.
Sample Rate = 800 ksps; VREF =
3.0 V
Rev. 1.1
|
17
EFM8BB2 数据表
Electrical Characteristics
4.1.10
温度传感器
Table 4.10.
Parameter
Symbol
Temperature Sensor
Test Condition
Min
Typ
Max
Unit
Offset
VOFF
TA = 0 °C
—
757
—
mV
Offset Error1
EOFF
TA = 0 °C
—
17
—
mV
Slope
M
—
2.85
—
mV/°C
Slope Error1
EM
—
70
—
μV/°
Linearity
—
0.5
—
°C
Turn-on Time
—
1.8
—
μs
Min
Typ
Max
Unit
3.0
—
5.25
V
3.1
3.3
3.6
V
—
VREGIN –
VDROPOUT
—
V
—
—
100
mA
—
—
0.8
V
Note:
1. Represents one standard deviation from the mean.
4.1.11
5 V 电压稳压器
Table 4.11.
Parameter
Symbol
Input Voltage Range1
VREGIN
Output Voltage on VDD2
VREGOUT
5V Voltage Regulator
Test Condition
Output Current = 1 to 100 mA
Regulation range (VREGIN ≥ 4.1
V)
Output Current = 1 to 100 mA
Dropout range (VREGIN < 4.1 V)
Output Current2
IREGOUT
Dropout Voltage
VDROPOUT
Output Current = 100 mA
Note:
1. Input range to meet the Output Voltage on VDD specification. If the 5V voltage regulator is not used, VREGIN
should be tied to VDD.
2. Output current is total regulator output, including any current required by the device.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
18
EFM8BB2 数据表
Electrical Characteristics
4.1.12
比较器
Table 4.12.
Parameter
Response Time, CPMD = 00
(Highest Speed)
Response Time, CPMD = 11
(Lowest Power)
Positive Hysteresis
Symbol
tRESP0
tRESP3
HYSCP+
Mode 0 (CPMD = 00)
Negative Hysteresis
HYSCP-
Mode 0 (CPMD = 00)
Positive Hysteresis
HYSCP+
Mode 3 (CPMD = 11)
Negative Hysteresis
HYSCP-
Mode 3 (CPMD = 11)
Comparators
Test Condition
Min
Typ
Max
Unit
+100 mV Differential, VCM =
1.65 V
—
110
—
ns
-100 mV Differential, VCM =
1.65 V
—
160
—
ns
+100 mV Differential, VCM =
1.65 V
—
1.2
—
μs
-100 mV Differential, VCM =
1.65 V
—
4.5
—
μs
CPHYP = 00
—
0.4
—
mV
CPHYP = 01
—
8
—
mV
CPHYP = 10
—
16
—
mV
CPHYP = 11
—
32
—
mV
CPHYN = 00
—
-0.4
—
mV
CPHYN = 01
—
-8
—
mV
CPHYN = 10
—
-16
—
mV
CPHYN = 11
—
-32
—
mV
CPHYP = 00
—
1.5
—
mV
CPHYP = 01
—
4
—
mV
CPHYP = 10
—
8
—
mV
CPHYP = 11
—
16
—
mV
CPHYN = 00
—
-1.5
—
mV
CPHYN = 01
—
-4
—
mV
CPHYN = 10
—
-8
—
mV
CPHYN = 11
—
-16
—
mV
Input Range (CP+ or CP-)
VIN
-0.25
—
VDD+0.25
V
Input Pin Capacitance
CCP
—
7.5
—
pF
Internal Reference DAC
Resolution
Nbits
Common-Mode Rejection Ratio
CMRRCP
—
70
—
dB
Power Supply Rejection Ratio
PSRRCP
—
72
—
dB
Input Offset Voltage
VOFF
-10
0
10
mV
Input Offset Tempco
TCOFF
—
3.5
—
μV/°
silabs.com | Smart. Connected. Energy-friendly.
6
TA = 25 °C
bits
Rev. 1.1
|
19
EFM8BB2 数据表
Electrical Characteristics
4.1.13
端口 I/O
Table 4.13.
Parameter
Output High Voltage (High
Drive)
Symbol
VOH
Output Low Voltage (High Drive) VOL
Output High Voltage (Low Drive) VOH
Output Low Voltage (Low Drive)
VOL
Port I/O
Test Condition
Min
Typ
Max
Unit
IOH = -7 mA, VDD ≥ 3.0 V
VDD - 0.7
—
—
V
IOH = -3.3 mA, 2.2 V ≤ VDD <
3.0 V
VDD x 0.8
—
—
V
IOL = 13.5 mA, VDD ≥ 3.0 V
—
—
0.6
V
IOL = 7 mA, 2.2 V ≤ VDD < 3.0 V
—
—
VDD x 0.2
V
IOH = -4.75 mA, VDD ≥ 3.0 V
VDD - 0.7
—
—
V
IOH = -2.25 mA, 2.2 V ≤ VDD <
3.0 V
VDD x 0.8
—
—
V
IOL = 6.5 mA, VDD ≥ 3.0 V
—
—
0.6
V
IOL = 3.5 mA, 2.2 V ≤ VDD < 3.0
V
—
—
VDD x 0.2
V
Input High Voltage
VIH
VDD - 0.6
—
—
V
Input Low Voltage
VIL
—
—
0.6
V
Pin Capacitance
CIO
—
7
—
pF
Weak Pull-Up Current
IPU
VDD = 3.6
-30
-20
-10
μA
Input Leakage (Pullups off or
Analog)
ILK
GND < VIN < VDD
-1.1
—
1.1
μA
Input Leakage Current with VIN
above VDD
ILK
VDD < VIN < VDD+2.0 V
0
5
150
μA
Min
Typ
Max
Unit
QFN-20 Packages
─
60
─
°C/W
QFN-28 Packages
─
26
─
°C/W
QSOP-24 Packages
─
65
─
°C/W
(VIN = 0 V)
4.2
热能条件
Table 4.14.
Parameter
Thermal Resistance
Symbol
θJA
Thermal Conditions
Test Condition
Note:
1. Thermal resistance assumes a multi-layer PCB with any exposed pad soldered to a PCB pad.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
20
EFM8BB2 数据表
Electrical Characteristics
4.3
绝对最大额定值
超过 Table 4.15 Absolute Maximum Ratings on page 21（第 20 页表 4.17“最大额定值”）中所列的应力值可能会永久损坏设备。
这仅为应力额定值，不表示在此值之下或在此规范的操作列表中标明的额定值之上的任何其他条件下可以对设备进行功能性操作。长期在
最大额定值条件下工作可影响设备的可靠性。有关质量参数和可靠性数据的更多信息，请访问 http://www.silabs.com/support/
quality/pages/default.aspx 参阅《质量和可靠性监视报告》。
Table 4.15.
Parameter
Symbol
Absolute Maximum Ratings
Test Condition
Min
Max
Unit
Ambient Temperature Under Bias
TBIAS
-55
125
°C
Storage Temperature
TSTG
-65
150
°C
Voltage on VDD
VDD
GND-0.3
4.2
V
Voltage on VREGIN
VREGIN
GND-0.3
5.8
V
Voltage on I/O pins or RSTb
VIN
VDD > 3.3 V
GND-0.3
5.8
V
VDD < 3.3 V
GND-0.3
VDD+2.5
V
Total Current Sunk into Supply Pin IVDD
─
400
mA
Total Current Sourced out of
Ground Pin
400
─
mA
Current Sourced or Sunk by any I/O IIO
Pin or RSTb
-100
100
mA
Operating Junction Temperature
-40
105
°C
IGND
TJ
Note:
1. Exposure to maximum rating conditions for extended periods may affect device reliability.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
21
EFM8BB2 数据表
Electrical Characteristics
4.4
典型性能曲线
Figure 4.1.
使用 HFOSC0 时典型的运行电源电流
Figure 4.2.
使用 HFOSC1 时典型的运行电源电流
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
22
EFM8BB2 数据表
Electrical Characteristics
Figure 4.3.
Figure 4.4.
silabs.com | Smart. Connected. Energy-friendly.
使用 LFOSC 时典型的运行电源电流
突发模式下典型的 ADC0 和内部参考电源电流
Rev. 1.1
|
23
EFM8BB2 数据表
Electrical Characteristics
Figure 4.5.
silabs.com | Smart. Connected. Energy-friendly.
正常（常开）模式下典型的 ADC0 电源电流
Rev. 1.1
|
24
EFM8BB2 数据表
Electrical Characteristics
silabs.com | Smart. Connected. Energy-friendly.
Figure 4.6.
常见 VOH 曲线
Figure 4.7.
常见 VOL 曲线
Rev. 1.1
|
25
EFM8BB2 数据表
Typical Connection Diagrams
5.
Typical Connection Diagrams
5.1
电源
Figure 5.1 使用电压稳压器的连接图 on page 26 显示使用 5 V 至 3.3 V 稳压器时，EFM8BB2 设备的电源引脚典型连接图。
EFM8BB2 Device
2.7-5.25 V (in)
3.3 V (out)
VREGIN
4.7 µF and 0.1 µF bypass
capacitors required for
each power pin placed as
close to the pins as
possible.
Voltage
Regulator
VDD
GND
Figure 5.1.
使用电压稳压器的连接图
Figure 5.2 未使用电压稳压器的连接图 on page 26 显示未使用内部 5 V 至 3.3 V 稳压器时，EFM8BB2 设备电源引脚的典型连接
图。
EFM8BB2 Device
2.2-3.6 V (in)
VREGIN
4.7 µF and 0.1 µF bypass
capacitors required for
each power pin placed as
close to the pins as
possible.
Voltage
Regulator
VDD
GND
Figure 5.2.
silabs.com | Smart. Connected. Energy-friendly.
未使用电压稳压器的连接图
Rev. 1.1
|
26
EFM8BB2 数据表
Typical Connection Diagrams
5.2
Debug
The diagram below shows a typical connection diagram for the debug connections pins. The pin sharing resistors are only
required if the functionality on the C2D (a GPIO pin) and the C2CK (RSTb) is routed to external circuitry. For example,
if the RSTb pin is connected to an external switch with debouncing filter or if the GPIO sharing with the C2D pin is
connected to an external circuit, the pin sharing resistors and connections to the debug adapter must be placed on the
hardware. Otherwise, these components and connections can be omitted.
For more information on debug connections, see the example schematics and information available in AN127: "Pin Sharing
Techniques for the C2 Interface." Application notes can be found on the Silicon Labs website (http://www.silabs.com/
8bit-appnotes) or in Simplicity Studio.
EFM8BB2 Device
VDD
External
System
1k
C2CK
(if pin sharing)
1k
1k
(if pin sharing)
C2D
1k
1k
GND
Debug Adapter
Figure 5.3.
5.3
Debug Connection Diagram
其他连接
其他元件或连接可能需要满足系统级要求。应用说明 AN203：“8 位 MCU 印刷电路板设计说明”中对这些连接进行了详细说明。应用说
明位于 Silicon Labs 网站上 (www.silabs.com/8bit-appnotes)。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
27
EFM8BB2 数据表
P0.4
P0.5
P0.6
P0.7
P1.0
26
25
24
23
22
EFM8BB2x-QFN28 引脚定义
P0.3
6.1
27
Pin Definitions
P0.2
6.
28
Pin Definitions
P0.1
1
21
P1.1
P0.0
2
20
P1.2
GND
3
19
P1.3
N/C
4
18
P1.4
N/C
5
17
P1.5
VDD
6
16
P1.6
VREGIN
7
15
P1.7
28 pin QFN
(Top View)
9
10
11
12
13
14
RSTb / C2CK
P3.0 / C2D
P2.3
P2.2
P2.1
P2.0
P3.1
8
GND
Figure 6.1.
silabs.com | Smart. Connected. Energy-friendly.
EFM8BB2x-QFN28 引脚分配
Rev. 1.1
|
28
EFM8BB2 数据表
Pin Definitions
Table 6.1.
Pin
Pin Definitions for EFM8BB2x-QFN28
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.1
Multifunction I/O
Yes
P0MAT.1
ADC0.1
INT0.1
CMP0P.1
INT1.1
CMP0N.1
Number
1
AGND
2
P0.0
Multifunction I/O
Yes
P0MAT.0
ADC0.0
INT0.0
CMP0P.0
INT1.0
CMP0N.0
VREF
3
GND
Ground
4
N/C
No Connection
5
N/C
No Connection
6
VDD
Supply Power Input /
5V Regulator Output
7
VREGIN
5V Regulator Input
8
P3.1
Multifunction I/O
9
RST /
Active-low Reset /
C2CK
C2 Debug Clock
P3.0 /
Multifunction I/O /
C2D
C2 Debug Data
P2.3
Multifunction I/O
10
11
Yes
P2MAT.3
ADC0.23
CP1P.12
CP1N.12
12
P2.2
Multifunction I/O
Yes
P2MAT.2
ADC0.22
CP1P.11
CP1N.11
13
P2.1
Multifunction I/O
Yes
P2MAT.1
ADC0.21
CP1P.10
CP1N.10
14
P2.0
Multifunction I/O
Yes
P2MAT.0
ADC0.20
CP1P.9
CP1N.9
15
P1.7
Multifunction I/O
Yes
P1MAT.7
ADC0.15
CP1P.7
CP1N.7
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
29
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P1.6
Multifunction I/O
Yes
P1MAT.6
ADC0.14
I2C0_SCL
CP1P.6
Number
16
CP1N.6
17
P1.5
Multifunction I/O
Yes
P1MAT.5
ADC0.13
I2C0_SDA
CP1P.5
CP1N.5
18
P1.4
Multifunction I/O
Yes
P1MAT.4
ADC0.12
CP1P.4
CP1N.4
19
P1.3
Multifunction I/O
Yes
P1MAT.3
ADC0.11
CP1P.3
CP1N.3
20
P1.2
Multifunction I/O
Yes
P1MAT.2
ADC0.10
CP1P.2
CP1N.2
21
P1.1
Multifunction I/O
Yes
P1MAT.1
ADC0.9
CP1P.1
CP1N.1
CMP0P.10
CMP0N.10
22
P1.0
Multifunction I/O
Yes
P1MAT.0
ADC0.8
CP1P.0
CP1N.0
CMP0P.9
CMP0N.9
23
24
P0.7
P0.6
Multifunction I/O
Multifunction I/O
Yes
Yes
P0MAT.7
ADC0.7
INT0.7
CMP0P.7
INT1.7
CMP0N.7
P0MAT.6
ADC0.6
CNVSTR
CMP0P.6
INT0.6
CMP0N.6
INT1.6
25
P0.5
Multifunction I/O
Yes
P0MAT.5
ADC0.5
INT0.5
CMP0P.5
INT1.5
CMP0N.5
UART0_RX
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
30
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.4
Multifunction I/O
Yes
P0MAT.4
ADC0.4
INT0.4
CMP0P.4
INT1.4
CMP0N.4
Number
26
UART0_TX
27
P0.3
Multifunction I/O
Yes
P0MAT.3
ADC0.3
EXTCLK
CMP0P.3
INT0.3
CMP0N.3
INT1.3
28
Center
P0.2
GND
Multifunction I/O
Yes
P0MAT.2
ADC0.2
INT0.2
CMP0P.2
INT1.2
CMP0N.2
Ground
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
31
EFM8BB2 数据表
Pin Definitions
6.2
EFM8BB2x-QSOP24 引脚定义
P0.3
1
24
P0.4
P0.2
2
23
P0.5
P0.1
3
22
P0.6
P0.0
4
21
P0.7
GND
5
20
P1.0
VDD
6
19
P1.1
RSTb / C2CK
7
18
P1.2
P3.0 / C2D
8
17
P1.3
P2.3
9
16
P1.4
P2.2
10
15
P1.5
P2.1
11
14
P1.6
P2.0
12
13
P1.7
24 pin QSOP
(Top View)
Figure 6.2.
Table 6.2.
Pin
Pin Definitions for EFM8BB2x-QSOP24
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.3
Multifunction I/O
Yes
P0MAT.3
ADC0.3
EXTCLK
CMP0P.3
INT0.3
CMP0N.3
Number
1
EFM8BB2x-QSOP24 分配
INT1.3
2
P0.2
Multifunction I/O
silabs.com | Smart. Connected. Energy-friendly.
Yes
P0MAT.2
ADC0.2
INT0.2
CMP0P.2
INT1.2
CMP0N.2
Rev. 1.1
|
32
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.1
Multifunction I/O
Yes
P0MAT.1
ADC0.1
INT0.1
CMP0P.1
INT1.1
CMP0N.1
Number
3
AGND
4
P0.0
Multifunction I/O
Yes
P0MAT.0
ADC0.0
INT0.0
CMP0P.0
INT1.0
CMP0N.0
VREF
5
GND
Ground
6
VDD
Supply Power Input
7
RSTb /
Active-low Reset /
C2CK
C2 Debug Clock
P3.0 /
Multifunction I/O /
C2D
C2 Debug Data
P2.3
Multifunction I/O
8
9
Yes
P2MAT.3
ADC0.23
CMP1P.12
CMP1N.12
10
P2.2
Multifunction I/O
Yes
P2MAT.2
ADC0.22
CMP1P.11
CMP1N.11
11
P2.1
Multifunction I/O
Yes
P2MAT.1
ADC0.21
CMP1P.10
CMP1N.10
12
P2.0
Multifunction I/O
Yes
P2MAT.0
ADC0.20
CMP1P.9
CMP1N.9
13
P1.7
Multifunction I/O
Yes
P1MAT.7
ADC0.15
CMP1P.7
CMP1N.7
14
P1.6
Multifunction I/O
Yes
P1MAT.6
ADC0.14
I2C0_SCL
CMP1P.6
CMP1N.6
15
P1.5
Multifunction I/O
Yes
P1MAT.5
ADC0.13
I2C0_SDA
CMP1P.5
CMP1N.5
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
33
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P1.4
Multifunction I/O
Yes
P1MAT.4
ADC0.12
Number
16
CMP1P.4
CMP1N.4
17
P1.3
Multifunction I/O
Yes
P1MAT.3
ADC0.11
CMP1P.3
CMP1N.3
18
P1.2
Multifunction I/O
Yes
P1MAT.2
ADC0.10
CMP1P.2
CMP1N.2
19
P1.1
Multifunction I/O
Yes
P1MAT.1
ADC0.9
CMP1P.1
CMP1N.1
CMP0P.10
CMP0N.10
20
P1.0
Multifunction I/O
Yes
P1MAT.0
ADC0.8
CMP1P.0
CMP1N.0
CMP0P.9
CMP0N.9
21
22
P0.7
P0.6
Multifunction I/O
Multifunction I/O
Yes
Yes
P0MAT.7
ADC0.7
INT0.7
CMP0P.7
INT1.7
CMP0N.7
P0MAT.6
ADC0.6
CNVSTR
CMP0P.6
INT0.6
CMP0N.6
INT1.6
23
P0.5
Multifunction I/O
Yes
P0MAT.5
ADC0.5
INT0.5
CMP0P.5
INT1.5
CMP0N.5
UART0_RX
24
P0.4
Multifunction I/O
Yes
P0MAT.4
ADC0.4
INT0.4
CMP0P.4
INT1.4
CMP0N.4
UART0_TX
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
34
EFM8BB2 数据表
Pin Definitions
RSTb / C2CK
5
P0.3
P0.4
P0.5
18
17
GND
6
P1.6
P2.0 / C2D
(Top View)
10
4
P1.3
VDD
Figure 6.3.
Table 6.3.
Pin
P0.6
15
P0.7
14
P1.0
13
P1.1
12
GND
11
P1.2
EFM8BB2x-QFN20 引脚分配
Pin Definitions for EFM8BB2x-QFN20
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.1
Multifunction I/O
Yes
P0MAT.1
ADC0.1
INT0.1
CMP0P.1
INT1.1
CMP0N.1
Number
1
16
20 pin QFN
9
3
P1.4
GND
8
2
P1.5
P0.0
19
1
P0.2
P0.1
20
EFM8BB2x-QFN20 引脚定义
7
6.3
AGND
2
P0.0
Multifunction I/O
Yes
P0MAT.0
ADC0.0
INT0.0
CMP0P.0
INT1.0
CMP0N.0
VREF
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
35
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
3
GND
Ground
4
VDD
Supply Power Input
5
RSTb /
Active-low Reset /
C2CK
C2 Debug Clock
P2.0 /
Multifunction I/O /
C2D
C2 Debug Data
P1.6
Multifunction I/O
Crossbar Capability
Number
6
7
Additional Digital
Functions
Analog Functions
P1MAT.6
ADC0.14
Yes
Yes
CMP1P.6
CMP1N.6
8
P1.5
Multifunction I/O
Yes
P1MAT.5
ADC0.13
CMP1P.5
CMP1N.5
9
P1.4
Multifunction I/O
Yes
P1MAT.4
ADC0.12
CMP1P.4
CMP1N.4
10
P1.3
Multifunction I/O
Yes
P1MAT.3
ADC0.11
I2C0_SCL
CMP1P.3
CMP1N.3
11
P1.2
Multifunction I/O
Yes
P1MAT.2
ADC0.10
I2C0_SDA
CMP1P.2
CMP1N.2
12
GND
Ground
13
P1.1
Multifunction I/O
Yes
P1MAT.1
ADC0.9
CMP1P.1
CMP1N.1
CMP0P.10
CMP0N.10
14
P1.0
Multifunction I/O
Yes
P1MAT.0
ADC0.8
CMP1P.0
CMP1N.0
CMP0P.9
CMP0N.9
15
P0.7
Multifunction I/O
silabs.com | Smart. Connected. Energy-friendly.
Yes
P0MAT.7
ADC0.7
INT0.7
CMP0P.7
INT1.7
CMP0N.7
Rev. 1.1
|
36
EFM8BB2 数据表
Pin Definitions
Pin
Pin Name
Description
Crossbar Capability
Additional Digital
Functions
Analog Functions
P0.6
Multifunction I/O
Yes
P0MAT.6
ADC0.6
CNVSTR
CMP0P.6
INT0.6
CMP0N.6
Number
16
INT1.6
17
P0.5
Multifunction I/O
Yes
P0MAT.5
ADC0.5
INT0.5
CMP0P.5
INT1.5
CMP0N.5
UART0_RX
18
P0.4
Multifunction I/O
Yes
P0MAT.4
ADC0.4
INT0.4
CMP0P.4
INT1.4
CMP0N.4
UART0_TX
19
P0.3
Multifunction I/O
Yes
P0MAT.3
ADC0.3
EXTCLK
CMP0P.3
INT0.3
CMP0N.3
INT1.3
20
Center
P0.2
GND
Multifunction I/O
Yes
P0MAT.2
ADC0.2
INT0.2
CMP0P.2
INT1.2
CMP0N.2
Ground
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
37
EFM8BB2 数据表
QFN28 Package Specifications
7.
QFN28 Package Specifications
7.1
QFN28 封装尺寸
Figure 7.1.
Table 7.1.
QFN28 封装图
QFN28 Package Dimensions
Dimension
Min
Typ
Max
A
0.70
0.75
0.80
A1
0.00
—
0.05
A3
0.20 REF
b
0.20
0.25
0.30
D
4.90
5.00
5.10
D2
3.15
3.25
3.35
e
0.50 BSC
E
4.90
5.00
5.10
E2
3.15
3.25
3.35
L
0.45
0.55
0.65
aaa
0.15
bbb
0.10
ddd
0.05
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
38
EFM8BB2 数据表
QFN28 Package Specifications
Dimension
eee
Min
Typ
Max
0.08
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
3. This drawing conforms to JEDEC Solid State Outline MO-220.
4. Recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
39
EFM8BB2 数据表
QFN28 Package Specifications
7.2
QFN28 PCB 焊盘布局
X1
C2
Y2
Y1
C0.35
E
X2
C1
Figure 7.2.
Table 7.2.
Dimension
QFN28 PCB 焊盘布局图
QFN28 PCB Land Pattern Dimensions
Min
Max
C1
4.80
C2
4.80
E
0.50
X1
0.30
X2
3.35
Y1
0.95
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
40
EFM8BB2 数据表
QFN28 Package Specifications
Dimension
Min
Y2
Max
3.35
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. This Land Pattern Design is based on the IPC-7351 guidelines.
3. All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to
be 60 µm minimum, all the way around the pad.
4. A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good
solder paste release.
5. The stencil thickness should be 0.125 mm (5 mils).
6. The ratio of stencil aperture to land pad size should be 1:1 for all perimeter pads.
7. A 2 x 2 array of 1.2 mm square openings on a 1.5 mm pitch should be used for the center pad.
8. A No-Clean, Type-3 solder paste is recommended.
9. The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
7.3
QFN28 封装标识
EFM8
PPPPPPPP
TTTTTT
YYWW #
Figure 7.3.
QFN28 封装标识
封装标识的组成为：
• PPPPPPPP – 指定部件编号。
• TTTTTT – 跟踪或生产代码。
• YY – 生产年份的最后 2 位数字。
• WW – 设备生产时的 2 位工作周。
• # – 设备版本（A、B 等）。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
41
EFM8BB2 数据表
QSOP24 Package Specifications
8.
QSOP24 Package Specifications
8.1
QSOP24 封装尺寸
Figure 8.1.
Table 8.1.
QSOP24 封装图
QSOP24 Package Dimensions
Dimension
Min
Typ
Max
A
—
—
1.75
A1
0.10
—
0.25
b
0.20
—
0.30
c
0.10
—
0.25
D
8.65 BSC
E
6.00 BSC
E1
3.90 BSC
e
0.635 BSC
L
theta
silabs.com | Smart. Connected. Energy-friendly.
0.40
—
1.27
0º
—
8º
Rev. 1.1
|
42
EFM8BB2 数据表
QSOP24 Package Specifications
Dimension
Min
Typ
aaa
0.20
bbb
0.18
ccc
0.10
ddd
0.10
Max
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
3. This drawing conforms to JEDEC outline MO-137, variation AE.
4. Recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
43
EFM8BB2 数据表
QSOP24 Package Specifications
8.2
QSOP24 PCB 焊盘布局
Figure 8.2.
Table 8.2.
QSOP24 PCB 焊盘布局图
QSOP24 PCB Land Pattern Dimensions
Dimension
Min
Max
C
5.20
5.30
E
0.635 BSC
X
0.30
0.40
Y
1.50
1.60
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. This land pattern design is based on the IPC-7351 guidelines.
3. All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to
be 60 µm minimum, all the way around the pad.
4. A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good
solder paste release.
5. The stencil thickness should be 0.125 mm (5 mils).
6. The ratio of stencil aperture to land pad size should be 1:1 for all perimeter pads.
7. A No-Clean, Type-3 solder paste is recommended.
8. The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
44
EFM8BB2 数据表
QSOP24 Package Specifications
8.3
QSOP24 封装标识
EFM8
PPPPPPPP #
TTTTTTYYWW
Figure 8.3.
QSOP24 封装标识
封装标识的组成为：
• PPPPPPPP – 指定部件编号。
• TTTTTT – 跟踪或生产代码。
• YY – 生产年份的最后 2 位数字。
• WW – 设备生产时的 2 位工作周。
• # – 设备版本（A、B 等）。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
45
EFM8BB2 数据表
QFN20 Package Specifications
9.
QFN20 Package Specifications
9.1
QFN20 封装尺寸
Figure 9.1.
Table 9.1.
QFN20 封装图
QFN20 Package Dimensions
Dimension
Min
Typ
Max
A
0.70
0.75
0.80
A1
0.00
0.02
0.05
A3
0.20 REF
b
0.18
0.25
0.30
c
0.25
0.30
0.35
D
D2
e
silabs.com | Smart. Connected. Energy-friendly.
3.00 BSC
1.6
1.70
1.80
0.50 BSC
Rev. 1.1
|
46
EFM8BB2 数据表
QFN20 Package Specifications
Dimension
Min
E
E2
1.60
1.70
1.80
2.50 BSC
0.30
K
R
Max
3.00 BSC
f
L
Typ
0.40
0.50
0.25 REF
0.09
0.125
aaa
0.15
bbb
0.10
ccc
0.10
ddd
0.05
eee
0.08
fff
0.10
0.15
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. Dimensioning and Tolerancing per ANSI Y14.5M-1994.
3. The drawing complies with JEDEC MO-220.
4. Recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
47
EFM8BB2 数据表
QFN20 Package Specifications
9.2
QFN20 PCB 焊盘布局
Figure 9.2.
Table 9.2.
Dimension
QFN20 PCB 焊盘布局图
QFN20 PCB Land Pattern Dimensions
Min
Max
C1
3.10
C2
3.10
C3
2.50
C4
2.50
E
0.50
X1
0.30
X2
0.25
0.35
X3
1.80
Y1
0.90
Y2
Y3
silabs.com | Smart. Connected. Energy-friendly.
0.25
0.35
1.80
Rev. 1.1
|
48
EFM8BB2 数据表
QFN20 Package Specifications
Dimension
Min
Max
Note:
1. All dimensions shown are in millimeters (mm) unless otherwise noted.
2. Dimensioning and Tolerancing is per the ANSI Y14.5M-1994 specification.
3. This Land Pattern Design is based on the IPC-7351 guidelines.
4. All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to
be 60 µm minimum, all the way around the pad.
5. A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good
solder paste release.
6. The stencil thickness should be 0.125 mm (5 mils).
7. The ratio of stencil aperture to land pad size should be 1:1 for the perimeter pads.
8. A 2 x 2 array of 0.75 mm openings on a 0.95 mm pitch should be used for the center pad to assure proper paste
volume.
9. A No-Clean, Type-3 solder paste is recommended.
10. The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.
9.3
QFN20 封装标识
PPPP
PPPP
TTTTTT
YYWW #
Figure 9.3.
QFN20 封装标识
封装标识的组成为：
• PPPPPPPP – 指定部件编号。
• TTTTTT – 跟踪或生产代码。
• YY – 生产年份的最后 2 位数字。
• WW – 设备生产时的 2 位工作周。
• # – 设备版本（A、B 等）。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
49
EFM8BB2 数据表
Revision History
10.
Revision History
10.1
Revision 1.1
December 16, 2015
Updated 3.2 电源 to properly reflect that a comparator falling edge wakes the device from Suspend and Snooze.
Added Note 2 to Table 4.1 Recommended Operating Conditions on page 10.
Added 5.2 Debug.
10.2
版本 1.0
和调整的各种规格中更新的所有 TBD 编号。
Figure 4.6 常见 VOH 曲线 on page 25 和 Figure 4.7 常见 VOL 曲线 on page 25 中更新的 VOH 和 VOL 曲线图与 Table 4.13 Port
I/O on page 20 中更新的 VOH 和 VOL 规格。
在 3.10 引导装载程序 中添加了更多信息。
已更新至版本 C 的部件编号。
10.3
版本 0.3
已更新 QFN20 封装和焊盘图尺寸。
已更新 QFN28 D 和 E 最小值。
已更新部分描述性 TBD 值。
已更新 5 V 至 3.3 V 稳压器电特性表。
在 3.2 电源 中已添加停止模式至电源模式表。
10.4
版本 0.2
首次发行。
silabs.com | Smart. Connected. Energy-friendly.
Rev. 1.1
|
50
目录
1.
功能列表 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
2.
订购信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
3.
System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
4.
5.
6.
3.1
介绍 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3.2
电源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
3.3
I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
3.4
时钟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.5
定时器/计数器和 PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.6
通信和其他数字外围设备 . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.7
模拟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.8
复位源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.9
调试 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.10
引导装载程序 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Electrical Characteristics
. . . . . . . . . . . . . . . . . . . . . . . .
10
4.1 电气特性 . . . .
4.1.1 建议的工作条件 .
4.1.2 功耗 . . . . .
4.1.3 复位和电源监控器
4.1.4 闪存 . . . . .
4.1.5 电源管理定时 . .
4.1.6 内部振荡器. . .
4.1.7 外部时钟输入 . .
4.1.8 ADC . . . . .
4.1.9 参考电压 . . .
4.1.10 温度传感器 . .
4.1.11 5 V 电压稳压器.
4.1.12 比较器 . . . .
4.1.13 端口 I/O . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
10
10
11
13
14
14
15
15
16
17
18
18
19
20
4.2
热能条件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
20
4.3
绝对最大额定值 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21
4.4
典型性能曲线. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
Typical Connection Diagrams . . . . . . . . . . . . . . . . . . . . . . . .
26
5.1
电源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
26
5.2
Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
5.3
其他连接 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27
Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
6.1
EFM8BB2x-QFN28 引脚定义 . . . . . . . . . . . . . . . . . . . . . . . .
28
6.2
EFM8BB2x-QSOP24 引脚定义 . . . . . . . . . . . . . . . . . . . . . . . .
32
6.3
EFM8BB2x-QFN20 引脚定义 . . . . . . . . . . . . . . . . . . . . . . . .
35
目录
51
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
7.
8.
9.
10.
QFN28 Package Specifications. . . . . . . . . . . . . . . . . . . . . . . .
38
7.1
QFN28 封装尺寸 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38
7.2
QFN28 PCB 焊盘布局 . . . . . . . . . . . . . . . . . . . . . . . . . .
40
7.3
QFN28 封装标识 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41
QSOP24 Package Specifications . . . . . . . . . . . . . . . . . . . . . . .
42
8.1
QSOP24 封装尺寸
. . . . . . . . . . . . . . . . . . . . . . . . . . .
42
8.2
QSOP24 PCB 焊盘布局 . . . . . . . . . . . . . . . . . . . . . . . . . .
44
8.3
QSOP24 封装标识
. . . . . . . . . . . . . . . . . . . . . . . . . . .
45
QFN20 Package Specifications. . . . . . . . . . . . . . . . . . . . . . . .
46
9.1
QFN20 封装尺寸 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
9.2
QFN20 PCB 焊盘布局 . . . . . . . . . . . . . . . . . . . . . . . . . .
48
9.3
QFN20 封装标识 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
49
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
10.1
Revision 1.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
10.2
版本 1.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
10.3
版本 0.3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
10.4
版本 0.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
50
目录 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
目录
52
Simplicity Studio
One-click access to MCU and
wireless tools, documentation,
software, source code libraries &
more. Available for Windows,
Mac and Linux!
IoT Portfolio
www.silabs.com/IoT
SW/HW
Quality
Support and Community
www.silabs.com/simplicity
www.silabs.com/quality
community.silabs.com
Disclaimer
Silicon Laboratories intends to provide customers with the latest, accurate, and in-depth documentation of all peripherals and modules available for system and software implementers
using or intending to use the Silicon Laboratories products. Characterization data, available modules and peripherals, memory sizes and memory addresses refer to each specific
device, and "Typical" parameters provided can and do vary in different applications. Application examples described herein are for illustrative purposes only. Silicon Laboratories
reserves the right to make changes without further notice and limitation to product information, specifications, and descriptions herein, and does not give warranties as to the accuracy
or completeness of the included information. Silicon Laboratories shall have no liability for the consequences of use of the information supplied herein. This document does not imply
or express copyright licenses granted hereunder to design or fabricate any integrated circuits. The products must not be used within any Life Support System without the specific
written consent of Silicon Laboratories. A "Life Support System" is any product or system intended to support or sustain life and/or health, which, if it fails, can be reasonably expected
to result in significant personal injury or death. Silicon Laboratories products are generally not intended for military applications. Silicon Laboratories products shall under no
circumstances be used in weapons of mass destruction including (but not limited to) nuclear, biological or chemical weapons, or missiles capable of delivering such weapons.
Trademark Information
Silicon Laboratories Inc., Silicon Laboratories, Silicon Labs, SiLabs and the Silicon Labs logo, CMEMS®, EFM, EFM32, EFR, Energy Micro, Energy Micro logo and combinations
thereof, "the world’s most energy friendly microcontrollers", Ember®, EZLink®, EZMac®, EZRadio®, EZRadioPRO®, DSPLL®, ISOmodem ®, Precision32®, ProSLIC®, SiPHY®,
USBXpress® and others are trademarks or registered trademarks of Silicon Laboratories Inc. ARM, CORTEX, Cortex-M3 and THUMB are trademarks or registered trademarks of
ARM Holdings. Keil is a registered trademark of ARM Limited. All other products or brand names mentioned herein are trademarks of their respective holders.
Silicon Laboratories Inc.
400 West Cesar Chavez
Austin, TX 78701
USA
http://www.silabs.com