AN-1269: 采用ADP2441/ADP2442同步降压DC-DC稳压器设计反相电源 (Rev. 0)

AN-1269
应用笔记
One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com
采用ADP2441/ADP2442同步降压DC-DC稳压器设计反相电源
作者:Kevin Tompsett和Ricky Yang
简介
双极性放大器、光模块、CCD偏置和OLED显示屏等应用通
此器件采用同步拓扑结构,与非同步器件相比,满负载时
常需要通过正输入电压提供负输出电压。电源管理系统的
提供更高的效率,轻载条件下提供更低的噪声。如果在轻
设计人员需要多功能开关控制器和稳压器,以便解决这些
负载条件下需要较高效率,则可使用ADP2441的脉冲跳跃
电源管理挑战。ADI公司的ADP2441/ADP2442开关稳压器提
模式(PSM)。ADP2442可以采用强制恒流模式(CCM)工
供同步降压功能。输入电压为36 V,最低输出电压为0.6 V,
作,以便在低负载下实现较低噪声,也可使能PSM。
最高电流为1 A,开关频率范围为300 kHz至1 MHz。
本应用笔记介绍如何在同步反相降压/升压拓扑结构中实施
虽然ADP2441/ADP2442是针对同步降压应用而设计的,但
ADP2441/ADP2442,以便从正输入电源产生负输出电压。
这些器件的多功能性使得它们能够在不增加成本、元件数
此外还探讨了一些设计难题和可能的解决方案。为了缩短
量和解决方案尺寸的情况下实现反相降压/升压拓扑结构,
设计时间,可以使用ADIsimPower设计工具。该工具采用
进而通过正输入电压产生负输出电压。
复杂得多的设计方程和方法,其打造出的强大设计可以即
时满足几乎所有条件下的要求。该工具可通过ADIsimPower
产品页面下载,也可直接通过ADP244x反相降压/升压设计
工具下载。
Rev. 0 | Page 1 of 8
AN-1269
目录
简介...................................................................................................... 1
输入电容选择 .................................................................................... 5
修订历史 ............................................................................................. 2
补偿选择 ............................................................................................. 6
降压/升压拓扑结构基本原理 ........................................................ 3
使能信号电平转换 ........................................................................... 6
利用ADP2441/ADP2442的实现方法 ............................................ 3
启动前降低VOUT过冲 ....................................................................... 7
输出电压设置 .................................................................................... 4
结论...................................................................................................... 8
电感选择 ............................................................................................. 4
参考文献 ............................................................................................. 8
斜坡补偿 ............................................................................................. 4
相关链接 ............................................................................................. 8
输出电容选择 .................................................................................... 5
修订历史
2014年7月—修订版0:初始版
Rev. 0 | Page 2 of 8
AN-1269
降压/升压拓扑结构基本原理
利用ADP2441/ADP2442的实现方法
图1显示了简化的降压/升压拓扑结构。该拓扑结构由一个电
要利用ADP2441/ADP2442同步降压稳压器实现降压/升压拓
感、两个彼此错相的电源开关以及输入和输出电容组成。
扑结构反相电源应用,必须考虑表1所列的一些设计限制。
图2和图3分别是接通时和断开时的电流流向图。接通时,
开关S1导通,S2断开,电流从输入电容流出,给电感充
电,输出电容则向负载提供能量。断开时,开关S1断开,
S2导通,电流从电感流向负载,同时给输出电容充电。
注意,电流从接地端流向VOUT,从而产生负输出电压。
VIN
S1
S2
L
COUT
S1
L
电压VMAX,其典型值为20 V。此外,确保电感峰值电流小于
稳压器的OCP触发点,同时要考虑电感容差。
为了将同步降压稳压器转换为降压/升压拓扑结构,电感和
VOUT
COUT
输出电容应以与降压拓扑结构相似的方式连接。注意,如
图4所示,接地点和输出电压点反相。
RLOAD
11888-002
CIN
>
<
<
压与输出电压绝对值之和必须小于稳压器的最大工作输入
RLOAD
S2
ADP2441/
ADP2442
4.5 V
20 V
1.2 A/1.2 A
器件参数
VUVLO
VMAX
IOCP
的UVLO电压,使稳压器工作的典型值为4.5 V。最大输入电
图1. 降压/升压拓扑结构
VIN
电压和电流
VIN_MIN
VIN_MAX + |VOUT|
IL_PEAK (IL_peak not = IOUT)
降压/升压电路的最低输入电压必须高于ADP2441/ADP2442
VOUT
11888-001
CIN
表1. 设计限制
VIN
CVCC
RC1 CC1
VIN
图3. 断开时的电流流向
通过对该拓扑结构应用电感伏秒平衡和电容电荷平衡原理,
FB
COMP
CC2
EN
VOUT
−D
=
1− D
VIN
RFREQ
IL =
I OUT
1− D
∆I L =
−VOUT × (1 − D )
L × f SW
(1)
(2)
(3)
Rev. 0 | Page 3 of 8
SW
CC
L1
COUT1
PGND
–VOUT
CVCC 2
J2
H
可算出稳态转换比,如等式1所示。等式2中指定了CCM下
的直流电感电流值IL,等式3则给出了电感纹波电流∆IL。
BST
ADP2441/
ADP2442
VIN
VCC
L
CSS
图4. 利用ADP2441/ADP2442实现的反相降压/
升压拓扑结构
D1
COUT2
11888-004
RLOAD
RF1
CIN1
CBST
SYNC/
MODE/
SS/TRK
COUT
AGND
RF2
FREQ
L
VOUT
11888-003
CIN
S2
PGOOD
VIN
VCC
图2. 接通时的电流流向
S1
AN-1269
输出电压设置
自适应式斜坡补偿方案。与许多芯片采用的老式固定斜坡
输出电压通过一个外部电阻分压器设定。电阻值计算公式为:
补偿方案相比,这种方案可在更宽的占空比范围内实现理
RTOP = RBOTTOM ×
VOUT − 0.6
(4)
想的斜坡补偿幅度。首先,要选择一个电流模式稳定的电
0.6
FB偏置电流(最大0.1 μA)会导致输出电压精度降低,要将降
感,请用等式5选择一个电感。然后,确认用等式8计算出
幅限制在0.5%(最大值)以内,应确保RBOTTOM < 30 kΩ。
于Ridley的论文“An Accurate and Practical Small-Signal Model
的Qn在最小和最大VIN值时均介于0.2和0.9之间。等式8基
for Current-Mode Control”(见“参考文献”部分)。
表2列出了针对各种输出电压推荐的电阻分压器。
Qn = 1/(π × (0.5 − D + 0.33 × fSW × L/(D × VIN))
表2. 适用于不同输出电压的电阻分压器
VOUT (V)
−1.2
−1.8
−2.5
−3.3
−5
−12
−15
RTOP ± 1% (kΩ)
10
20
47.5
10
22
28
35.7
(8)
其中:
RBOTTOM ± 1% (kΩ)
10
10
15
2.21
3
1.47
1.5
fSW为开关频率。
峰值电感电流等于直流分量与峰峰值电感纹波电流的一半
之和。
I PEAK = I AVG +
I AVG × K RP
2
(9)
峰值电感电流也是内部电源开关的峰值电流,该开关是用于
电感选择
电感值取决于工作频率、输入电压和电感纹波电流。使用
确定是否产生电流限制的检测元件。为避免过早产生电流限
小电感可实现较快的瞬态响应,但由于电感纹波电流较
制,峰值电感电流不应超过器件的OCP阈值电流(IOCP)。
大,因此效率会有所下降。使用大电感则会实现较小的纹
考虑到这一最大峰值电感电流,反相降压/升压拓扑结构中
波电流和较高的效率,但会导致瞬态响应变慢。
在600 kHz开关频率下用于共模输入电压的ADP2441/ADP2442
原则上讲,电感纹波电流(∆IL)通常设置为最大电感平均电
应用空间如图5所示,其中假设峰峰值电感纹波电流为电
VIN × D
K RP × I AVG × f SW
1.4
(5)
MAXIMUM OUTPUT CURRENT (A)
L=
感平均电流的40%。
其中:
VIN为输入电压。
D为占空比:
D=
VOUT
VOUT + VIN
(6)
KRP为选定的电流纹波百分比。根据经验法则,一个不错的
选择是30%左右。
IAVG为电感平均电流:
I AVG
I
= OUT
1− D
1.2
VIN = 5V (ADP2441/ADP2442)
VIN = 12V (ADP2441/ADP2442)
VIN = 15V (ADP2441/ADP2442)
1.0
0.8
0.6
0.4
0.2
0
–30
–25
–20
–15
–10
–5
OUTPUT VOLTAGE (V)
(7)
0
11888-005
流IAVG的30%。可通过如下公式计算电感值:
图5. 共模输入电压的应用空间(fSW = 600 kHz)
fSW为开关频率。
电感的饱和电流必须大于峰值电感电流。对于具有快速饱和
斜坡补偿
特性的铁氧体磁芯电感,电感饱和电流额定值应该大于IC的
就如所有电流模式转换器一样,采用反相降压/升压拓扑结
限流阈值。这样可以防止电感在正常工作期间达到饱和。
构的ADP2441/ADP2442需要进行斜坡补偿以确保电流模式
稳定性。ADP2441/ADP2442采用一种依赖于占空比的创新
Rev. 0 | Page 4 of 8
AN-1269
输出电容选择
输入电容选择
与降压转换器相比,反相降压/升压转换器的输出电压往往
在反相降压/升压拓扑结构中,输入电流也是不连续的。因
噪声较大。这是因为不同于降压转换器,在反相降压/升压
此,随着S1中的电流从0快速斜升至IL、再降回0,开关S1
拓扑结构中,输出电流是不连续的。随着S2中的电流从0
的快速上升和下降时间会在输入轨中导致噪声尖峰。因
快速斜升至IL、再降回0,开关S2的快速上升和下降时间会
此,很有必要使用低ESR的MLCC电容和良好的布局技术
在输出电压中导致噪声尖峰。因此,很有必要使用低ESR
来减少寄生电感。
的MLCC电容和良好的布局技术来减少寄生电感。
假设接通期间输入电容的能量损耗不大于输入电压的5%,
等式10提供了让输出电压纹波保持在容许范围内所需的最
可用等式12计算最小输入电容。
I AVG × D
C IN =
f SW × (0.05 × VIN − I PEAK × ESRC IN )
小电容估算值。
f SW
(10)
(12)
其中:
其中:
IAVG为平均电感电流。
∆Vripple为容许的输出纹波电压。
ESRCIN为输入电容的等效串联电阻。
ESR为输出电容的总等效串联电阻。
建议至少使用一个10 µF陶瓷电容,并尽可能靠近PVIN引脚放
IPEAK为电感峰值电流。
置。所选输入电容的电流有效值应大于用等式13计算的值。
为了实现尽可能低的输出纹波电压,建议使用ESR值非常
2
D 2 × I OUT
 2
∆I 2 
I RMS _ C IN =  I OUT
+ L  × D +
12 
1− D

低的MLCC电容。所选输出电容的RMS电流额定值应大于
用等式11计算的值。
(13)
虽然输入电压轨上的大多数电容都以系统地为基准,但在
I RMS _ C OUT =
输入电压与ADP2441/ADP2442的GND引脚之间再放置一个
输入去耦电容可以减小输出电压纹波,并改善瞬态响应性
能,如图6所示。
VIN
RC1 CC1
VIN
FB
BST
RF1
ADP2441/
COMP ADP2442
CC2
EN
VIN
SW
CC
L1
COUT1
PGND
VCC
L
CSS
图6. VIN 与GND引脚之间连接输入去耦电容的
反相降压/升压拓扑结构
Rev. 0 | Page 5 of 8
–VOUT
CVCC 2
J2
H
RFREQ
CIN1
CBST
SYNC/
MODE/
SS/TRK
RF2
VCC
CVCC
AGND
 I OUT × D  × (1 − D ) +
2
× (1 − D ) + I OUT
×D


1
−
D
12


(11)
FREQ
∆I L2
PGOOD
2
D1
COUT2
11888-006
COUT ≈
I OUT × D
× ( ∆VRIPPLE − I PEAK × ESR )
AN-1269
补偿选择
依据下列设计准则计算补偿网络元件的值。
降压/升压拓扑结构中功率级的控制到输出传递函数可写成
• 将穿越频率fC设置在fP和1/3 fZ1之间
以下形式:
fC =

 

s
s
1 −
 

 2 × π × f  × 1 + 2π × f 
Z1  
Z2 

GVD (s) = K ×


s
1 +

 2 × π × fP 
其中:
K=
f P × f Z1
(18)
• 通过以下等式计算RC值:
(14)
RC =
f C × VOUT
(19)
K × f P × g m × 0.6
其中:
gm为内部误差放大器的跨导,典型值是250 µS。
R × (1 − D )
Ri × (1 + D )
Ri为电流检测增益,典型值是0.49 V/A。
• 将补偿零点放置在功率级极点fP的1/2处
2 × R × CCOUT
CC1 =
(1 + D ) × RC
传递函数GVD(s)有一个右半平面零点(RHPZ) fZ1、一个零点
• 将补偿极点放置在RHPZ fZ1处
R为负载电阻。
fZ2和一个极点fP。零点和极点的值分别为:
CC2 =
(1 − D )2 × R
f Z1 =
2 ×π × L × D
fZ2 =
fP =
(15)
1
2 × π × RESR × COUT
(21)
(1 − D )2 × R × RC
使能信号电平转换
ADP2441/ADP2442有一个EN引脚,用于使能和禁用稳压
(16)
1+ D
2 × π × R × COUT
D×L
(20)
器。然而,在反相降压/升压应用中,IC以负输出电压(而不
是系统地)为基准。芯片使能后,将使能引脚拉至地并不会
(17)
关闭IC,因为从使能引脚到IC的AGND的电压等于VOUT。
其中:
这个问题的一种可能解决办法是使用NPN和PNP晶体管以
RESR为该输出电容的等效串联电阻。
及几个电阻对使能电平进行电平转换,如图7所示。
注意,使用电平转换电路时,ADP2441/ADP2442的精密使
能特性不复存在。如果不需要使能功能,则只需将EN引脚
连接到输入电压,如图4所示。
VIN
FB
COMP
ON
OFF
VIN
CC2
EN
BST
ADP2441/
ADP2442
VIN
SW
COUT1
PGND
VCC
L
CSS
图7. 反相降压/升压拓扑结构的EN电平转换电路
Rev. 0 | Page 6 of 8
–VOUT
CVCC 2
J2
H
RFREQ
CC
L1
D1
COUT2
11888-007
RC1 CC1
VCC
RF1
CIN1
CBST
SYNC/
MODE/
SS/TRK
EN
RF2
FREQ
CIN
PGOOD
VIN
AGND
CVCC
AN-1269
启动前VOUT过冲
在用于实施本文所述的反相降压/升压拓扑结构时,所有降
在将同步降压稳压器用作反相降压/升压拓扑结构时,一个
压稳压器都会出现此问题,并且很难彻底消除。一种解决
常见的问题是,在使能稳压器前,输出电压一开始是正电
办法是在转换器的输出端放置一个肖特基二极管。该二极
管可以在一定程度上降低正电压,并防止ADP2441/ADP2442
压,如图8所示。
稳压器或任何负载元件中的任何硅二极管导通并导致问
T
题。另一种解决方案是减小反馈电阻分压器的阻值,直到
电阻分压器两端的压降小于低端MOSFET体二极管的正向
电压。然后,关断电流会经过电阻分压器,而非体二极
管,如图10所示,接着PGND引脚上的正电压就会降至可
500mV
0V 2
接受的值。
ADP2441/ADP2442
VIN
VIN
CIN
A CH2
–2.72V
RTOP
图8. 启动前VOUT 斜升
FB
造成这种正输出电压的原因是稳压器以及连接到负电压轨
的任何其他芯片的关断电流,此电流从IC的PGND引脚经
RBOTTOM
过低端MOSFET的体二极管,再回到系统接地点,如图9所
PGND
示。低端MOSFET的体二极管将VOUT箝位在体二极管的正
向电压水平,典型值通常在500 mV左右。
VOUT
图10. 电流经过反馈电阻分压器
图11显示了减小电阻分压器阻值的结果。正VOUT电压从500 mV
ADP2441/ADP2442
VIN
COUT
11888-010
M2.00ms
11888-008
CH2 1.0V BW
L
SW
降至180 mV。
VIN
T
CIN
SW
L
RTOP
FB
COUT
VOUT
11888-009
RBOTTOM
PGND
180mV
0V 2
由于V OUT 连接至稳压器的PGND引脚,该引脚实际上是
UVLO等内部电路的基准点,因此PGND引脚上的正电压
CH2 1.0V BW
M2.00ms
A CH2
–2.72V
11888-011
图9. 电流经过低端MOSFET的体二极管
会 降 低 UVLO阈 值 电 压 。 输 入 电 压 非 常 接 近 稳 压 器 的
图11. 通过减小反馈电阻分压器的阻值降低VOUT 斜升
UVLO阈值电压(典型值为4.0 V)时,稳压器可能无法启动。
这种解决方案的弊端是系统的静态电流会增加,因为经过
反馈电阻的电流较高。虽然实际功率损耗非常小,但增大
的静态电流可能大幅降低轻负载条件下的效率。
Rev. 0 | Page 7 of 8
AN-1269
结论
参考文献
ADP2441/ADP2442可以成功用于反相降压/升压拓扑结
R. B. Ridley. An Accurate and Practical Small-Signal Model for
Current-Mode Control. Ridley Engineering Inc. 1999.
构,从而实现一种简单、经济、小巧的负电轨构建解决方
案。在详细描述所有必要设计公式之余,本应用笔记还提
供了在需要使能/禁用功能时可使用的简单EN电平转换电
路。另外,还就如何避免反相降压/升压拓扑结构内在的潜
在启动问题提出了两种简单的解决方案。
通过遵循本应用笔记中的设计公式和建议,系统设计人员
能确保设计出稳健且满足所有要求的方案。
相关链接
资源
ADP2441
ADP2442
AN-1083
AN-1168
ADP244x反相降压/
升压设计工具
说明
数据手册,36 V、1 A、同步降压DC-DC稳压器
数据手册,带外部时钟同步功能的36 V、1 A、同步降压DC-DC稳压器
应用笔记,利用ADP2300和ADP2301开关稳压器设计反相降压/升压转换器
应用笔记,采用ADP2384/ADP2386同步降压DC-DC稳压器设计反相电源
ADIsimPower设计工具
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
AN11888sc-0-7/14(0)
Rev. 0 | Page 8 of 8
Similar pages