日本語版

低ゲイン・ドリフトの
高精度計装アンプ
AD8228
接続図
特長
–IN 1
8 +VS
広い電源範囲: ±2.3 V～±18 V
G1 2
7
VOUT
DC 仕様(B グレード、G = 10)
G2 3
6
REF
+IN 4
5
–VS
ゲインを 10 または 100 にピン設定可能
ゲイン・ドリフト: 2 ppm/℃
ゲイン誤差: ±0.02%
AD8228
TOP VIEW
(Not to Scale)
最大入力オフセット電圧: 50 µV
07035-001
使い易い
図 1.
最大入力オフセット・ドリフト: 0.8 μV/℃
最大入力バイアス電流: 0.6nA
CMRR: 100 dB
AC 仕様
-3 dB 帯域幅: 650 kHz (G = 10)
スルー・レート: 2 V/µs
低ノイズ
1 kHz で 8 nV/√Hz (G = 100)
0.1 Hz～10 Hz で 0.3 µV p-p (G = 100)
表 1.計装アンプの分類
アプリケーション
重量計
工業用プロセス制御
ブリッジ・アンプ
高精度データ・アクイジッション・システム
医療計測機器
ストレーン・ゲージ
Zero
Drift
Military
Grade
Low
Power
High Speed
PGA
AD82201
AD8221
AD8222
AD82241
AD8228
AD82311
AD85531
AD85551
AD85561
AD85571
AD620
AD621
AD524
AD526
AD624
AD6271
AD6231
AD8250
AD8251
AD8253
1
トランスジューサ・インターフェース
概要
AD8228 は、非常に高いゲイン精度を持つ高性能計装アンプで
す。すべてのゲイン設定抵抗が内蔵されていてレーザー・トリ
ムされているため、ゲイン精度とゲイン・ドリフトは、一般的
な計装アンプより優れています。
このデバイスは、低い電圧オフセット、低いオフセット・ドリ
フト、低いゲイン・ドリフト、高精度ゲイン、高い CMRR を持
つため、ブリッジ・シグナル・コンデショニングなどのような
最高の DC 性能を必要とするアプリケーションの最適な選択肢
になっています。
Rev. 0
General
Purpose
レール to レール出力。
AD8228 動作は単電源と両電源で動作します。このデバイスは
最大±18 V の電源で動作できるため、高い同相モード入力電圧
が存在するアプリケーションに適しています。AD8228 は、8 ピ
ンの MSOP パッケージまたは SOIC パッケージを採用していま
す。
性能は、全グレードが工業用温度範囲-40～+85℃で規定されて
います。さらに、AD8228 は−40°C～+125°C で動作します。ゲイ
ン範囲が 1～1000 の同様な仕様を持つピン・コンパチブル・ア
ンプについては AD8221 を参照してください。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2008 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06（6350）6868
AD8228
目次
特長 ...................................................................................................... 1
アーキテクチャ ............................................................................ 16
アプリケーション .............................................................................. 1
ゲインの設定................................................................................ 16
概要 ...................................................................................................... 1
同相モード入力電圧範囲 ............................................................ 16
接続図 .................................................................................................. 1
レイアウト.................................................................................... 17
改訂履歴 .............................................................................................. 2
入力保護 ....................................................................................... 18
仕様 ...................................................................................................... 3
無線周波の干渉(RFI) ................................................................... 18
Gain = 10 .......................................................................................... 3
アプリケーション情報 .................................................................... 19
Gain = 100 ...................................................................................... 5
差動駆動 ....................................................................................... 19
絶対最大定格 ...................................................................................... 7
高精度ストレイン・ゲージ ........................................................ 19
熱抵抗.............................................................................................. 7
差動 ADC の駆動 ......................................................................... 19
ESD の注意 ..................................................................................... 7
外形寸法 ............................................................................................ 20
ピン配置およびピン機能説明........................................................... 8
オーダー・ガイド ........................................................................ 21
代表的な性能特性 .............................................................................. 9
動作原理 ............................................................................................ 16
改訂履歴
7/08—Revision 0: Initial Version
Rev. 0
－ 2/21 －
AD8228
仕様
Gain = 10
特に指定のない限り、VS = ±15 V、VREF = 0 V、TA = 25℃、RL = 2 kΩ、入力を基準とする仕様。
表 2.
Parameter
COMMON-MODE REJECTION
RATIO
CMRR DC to 60 Hz with 1 kΩ
Source Imbalance
CMRR at 2 kHz
NOISE
Voltage Noise
Current Noise
VOLTAGE OFFSET
Offset
Over Temperature
Average TC
Offset vs. Supply (PSR)
INPUT CURRENT
Input Bias Current
Over Temperature
Average TC
Input Offset Current
Over Temperature
Average TC
REFERENCE INPUT
RIN
IIN
Voltage Range
Gain to Output
DYNAMIC RESPONSE
Small Signal −3 dB Bandwidth
Settling Time 0.01%
Settling Time 0.001%
Slew Rate
GAIN
Gain Error
Gain Nonlinearity
RL = 10 kΩ
RL = 2 kΩ
Gain vs. Temperature
INPUT
Input Impedance
Differential
Common Mode
Input Operating Voltage Range1
Over Temperature
Input Operating Voltage Range1
Rev. 0
Conditions
(Gain = 10)
Min
A Grade
Typ
VCM = −10 V to +10 V
94
100
dB
VCM = −10 V to +10 V
90
100
dB
Max
Min
B Grade
Typ
Max
Unit
VIN+ = VIN− = VREF = 0 V
f = 1 kHz
f = 0.1 Hz to 10 Hz
f = 1 kHz
f = 0.1 Hz to 10 Hz
15
0.5
40
6
15
nV/√Hz
µV p-p
fA/√Hz
pA p-p
50
100
0.8
µV
µV
µV/°C
dB
0.6
1
nA
nA
pA/°C
nA
nA
pA/°C
0.5
40
6
Referred to input,
VS = ±5 V to ±15 V
90
180
1.5
T = −40°C to +85°C
T = −40°C to +85°C
104
120
0.5
T = −40°C to +85°C
T = −40°C to +85°C
1
0.2
T = −40°C to +85°C
T = −40°C to +85°C
1
VIN+ = VIN− = VREF = 0 V
20
50
2
1.5
2.0
120
0.4
1
0.1
0.6
0.8
0.4
0.6
1
1 ± 0.0001
1 ± 0.0001
kΩ
µA
V
V/V
650
6
9
2.5
650
6
9
2.5
kHz
µs
µs
V/µs
−VS
10 V step
10 V step
106
60
+VS
20
50
−VS
2
60
+VS
VOUT = −10 V to +10 V
0.07
3
3
1
10
10
10
3
3
1
100||2
100||2
VS = ±2.3 V to ±5 V
T = −40°C to +85°C
VS = ±5 V to ±18 V
−VS +
1.9
−VS +
2.0
−VS +
－ 3/21 －
0.02
%
10
10
2
ppm
ppm
ppm/°C
+VS − 1.1
GΩ||pF
GΩ||pF
V
+VS − 1.2
V
+VS − 1.2
V
100||2
100||2
+VS −
1.1
+VS −
1.2
+VS −
−VS +
1.9
−VS +
2.0
−VS +
AD8228
Parameter
Over Temperature
OUTPUT
Output Swing
Over Temperature
Output Swing
Over Temperature
Conditions
(Gain = 10)
T = −40°C to +85°C
RL = 10 kΩ
VS = ±2.3 V to ±5 V
T = −40°C to +85°C
VS = ±5 V to ±18 V
T = –40°C to +85°C
Min
1.9
−VS +
2.0
−VS +
1.1
−VS +
1.4
−VS +
1.2
−VS +
1.6
Short-Circuit Current
POWER SUPPLY
Operating Range
Quiescent Current
Over Temperature
TEMPERATURE RANGE
Specified Performance
Operating Range2
1
A Grade
Typ
Min
1.9
−VS +
2.0
+VS −
1.2
+Vs −
1.3
+VS −
1.4
+VS −
1.5
−VS +
1.1
−VS +
1.4
−VS +
1.2
−VS +
1.6
18
VS = ±2.3 V to ±18 V
±2.3
0.85
1
T = −40°C to +85°C
−40
−40
B Grade
Typ
Max
Unit
+VS − 1.2
V
+VS − 1.2
V
+VS − 1.3
V
+VS − 1.4
V
+VS − 1.5
V
18
±18
1
1.2
±2.3
+85
+125
−40
−40
0.85
1
mA
±18
1
1.2
V
mA
mA
+85
+125
°C
°C
入力電圧範囲リミット値近くで動作させると、有効出力範囲が小さくなります。入力同相モード範囲対出力電圧については、図 10 と図 11 を参照してく
ださい。
2
Max
1.2
+VS −
1.2
85℃～125℃ででの予測動作については代表的な性能特性のセクションを参照してください。
Rev. 0
－ 4/21 －
AD8228
Gain = 100
特に指定のない限り、VS = ±15 V、VREF = 0 V、TA = 25℃、RL = 2 kΩ、入力を基準とする仕様。
表 3.
Conditions
(Gain = 100)
Min
COMMON-MODE REJECTION
RATIO
CMRR DC to 60 Hz with 1 kΩ
Source Imbalance
CMRR at 2 kHz
VCM = −10 V to +10 V
114
120
dB
VCM = −10 V to +10 V
100
105
dB
NOISE
VIN+ = VIN− = VREF = 0 V
Parameter
Voltage Noise
Current Noise
VOLTAGE OFFSET
Offset
Over Temperature
Average TC
Offset vs. Supply (PSR)
INPUT CURRENT
Input Bias Current
Over Temperature
Average TC
Input Offset Current
Over Temperature
Average TC
REFERENCE INPUT
RIN
IIN
Voltage Range
Gain to Output
DYNAMIC RESPONSE
Small Signal −3 dB Bandwidth
Settling Time 0.01%
Settling Time 0.001%
Slew Rate
GAIN
Gain Error
Gain Nonlinearity
RL = 10 kΩ
RL = 2 kΩ
Gain vs. Temperature
INPUT
Input Impedance
Differential
Common Mode
Input Operating Voltage Range1
Over Temperature
Input Operating Voltage Range
Over Temperature
Rev. 0
f = 1 kHz
f = 0.1 Hz to 10 Hz
f = 1 kHz
f = 0.1 Hz to 10 Hz
Referred to input,
VS = ±5 V to ±15 V
A Grade
Typ
Max
Min
B Grade
Typ
8
0.3
40
6
118
140
0.5
T = −40°C to +85°C
T = −40°C to +85°C
1
0.2
T = −40°C to +85°C
T = −40°C to +85°C
1
VIN+ = VIN− = VREF = 0 V
20
50
−VS
10 V step
10 V step
2
124
1.5
2.0
nV/√Hz
µV p-p
fA/√Hz
pA p-p
50
80
0.5
µV
µV
µV/°C
dB
0.6
1
nA
nA
pA/°C
nA
nA
pA/°C
140
0.4
1
0.1
0.6
0.8
0.4
0.6
1
60
+VS
20
50
−VS
1±
0.0001
1±
0.0001
110
13
15
2.5
110
13
15
2.5
2
Unit
8
0.3
40
6
90
140
0.9
T = −40°C to +85°C
T = −40°C to +85°C
Max
60
+VS
kΩ
µA
V
V/V
kHz
µs
µs
V/µs
VOUT = −10 V to +10 V
0.1
5
15
1
0.05
%
15
45
2
ppm
ppm
ppm/°C
−VS + 1.9
+VS − 1.1
GΩ||pF
GΩ||pF
V
−VS + 2.0
+VS − 1.2
V
−VS + 1.9
+VS − 1.2
V
−VS + 2.0
+VS − 1.2
V
15
45
10
5
15
1
100||2
100||2
VS = ±2.3 V to ±5 V
T = −40°C to +85°C
VS = ±5 V to ±18 V
T =−40°C to +85°C
−VS +
1.9
−VS +
2.0
−VS +
1.9
−VS +
－ 5/21 －
100||2
100||2
+VS −
1.1
+VS −
1.2
+VS −
1.2
+VS −
AD8228
Parameter
Conditions
(Gain = 100)
OUTPUT
Output Swing
RL = 10 kΩ
VS = ±2.3 V to ±5 V
Over Temperature
Output Swing
Over Temperature
T = −40°C to +85°C
VS = ±5 V to ±18 V
T = −40°C to +85°C
Min
2.0
−VS +
1.1
−VS +
1.4
−VS +
1.2
−VS +
1.6
Short-Circuit Current
POWER SUPPLY
Operating Range
Quiescent Current
Over Temperature
TEMPERATURE RANGE
Specified Performance
Operating Range2
1
A Grade
Typ
Max
1.2
Min
+VS −
1.2
+Vs −
1.3
+VS −
1.4
+VS −
1.5
Unit
−VS + 1.1
+VS − 1.2
V
−VS + 1.4
+VS − 1.3
V
−VS + 1.2
+VS − 1.4
V
−VS + 1.6
+VS − 1.5
V
±2.3
0.85
1
T = −40°C to +85°C
−40
−40
18
±18
1
1.2
±2.3
+85
+125
−40
−40
0.85
1
mA
±18
1
1.2
V
mA
mA
+85
+125
°C
°C
入力電圧範囲リミット値近くで動作させると、有効出力範囲が小さくなります。入力同相モード範囲対出力電圧については、 図 12 と図 13 を参照してく
ださい。
2
Max
18
VS = ±2.3 V to ±18 V
B Grade
Typ
85℃～125℃ででの予測動作については 代表的な性能特性のセクションを参照してください。
Rev. 0
－ 6/21 －
AD8228
絶対最大定格
表 4.
Parameter
Rating
Supply Voltage
Output Short-Circuit Current
Input Voltage (Common Mode)
Differential Input Voltage
Storage Temperature Range
Operating Temperature Range1
Maximum Junction Temperature
ESD
Human Body Model
Charge Device Model
±18 V
Indefinite
±VS
±VS
−65°C to +150°C
−40°C to +125°C
140°C
1
熱抵抗
θJA は、自然空冷のデバイスで規定。
表 5.
2 kV
1 kV
Package
θJA
Unit
8-Lead MSOP, 4-Layer JEDEC Board
135
°C/W
8-Lead SOIC, 4-Layer JEDEC Board
121
°C/W
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。 電荷を帯びたデバイスや回路ボードは、検知
仕様性能の温度範囲は−40°C～+85°C。85°C～125°C での予測動作につ
いては代表的な性能特性のセクションを参照してください。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作の節に記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信
頼性に影響を与えます。
Rev. 0
－ 7/21 －
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
AD8228
–IN 1
8 +VS
G1 2
7
VOUT
G2
3
6
REF
+IN 4
5
–VS
AD8228
TOP VIEW
(Not to Scale)
07035-004
ピン配置およびピン機能説明
図 2.ピン配置
表 6.ピン機能の説明
ピン番号
記号
説明
1
−IN
負入力。
2、3
G1、G2
ゲイン・ピン。両ピン短絡: ゲイン= 100、両ピン解放: ゲイン= 10。
4
+IN
正入力。
5
−VS
負電源。
6
REF
基準電圧。
7
VOUT
出力。
8
+VS
正電源。
Rev. 0
－ 8/21 －
AD8228
特に指定のない限り、T = 25°C、VS = ±15 V、RL = 10 kΩ。
代表的な性能特性
MEAN: –5.5
SD: 12.4
70
MEAN: 0.20
SD: 0.12
100
60
80
HITS
HITS
50
40
30
60
40
20
20
–100
–50
0
50
G10 SYSTEM VOS RTI @ 15V (µV)
100
0
07035-043
0
図 3.入力オフセット電圧(Typ)の分布(G = 10)
1.5
100
MEAN: 0.29
SD: 0.27
80
50
40
60
HITS
HITS
–0.5
0
0.5
1.0
G100 SYSTEM VOS DRIFT RTI (µV)
図 6.入力電圧オフセット・ドリフト(Typ)の分布(G = 100)
MEAN: –0.079
SD: 0.27
60
–1.0
07035-047
10
30
40
20
–1.0
–0.5
0
0.5
G10 SYSTEM VOS DRIFT RTI (µV)
1.0
1.5
0
–3
07035-045
0
–1.5
–2
–1
0
1
CMRR G100 RTI (µV/V)
2
3
07035-048
20
10
図 7.CMRR(Typ)の分布(G = 100)
図 4.入力電圧オフセット・ドリフト(Typ)の分布(G = 10)
MEAN: 7.1
SD: 10.1
MEAN: 0.42
SD: 0.08
120
80
100
60
HITS
HITS
80
60
40
40
20
–100
–50
0
50
G100 SYSTEM VOS RTI @ 15V (µV)
100
0
07035-046
0
0
0.5
1.0
NEG IBIAS CURRENTS ±15V (nA)
図 8.入力バイアス電流(Typ)の分布
図 5.入力オフセット電圧(Typ)の分布(G = 100)
Rev. 0
–0.5
－ 9/21 －
1.5
07035-049
20
AD8228
5
INPUT COMMON-MODE VOLTAGE (V)
4
80
HITS
60
40
0
–0.6
–0.4
–0.2
0
0.2
IOS @ 15V (nA)
0.4
0.6
07035-050
20
VS = ±5V
3
2
1
0
VS = ±2.5V
–1
–2
–3
–4
–5
–5
図 9.入力オフセット電流(Typ)の分布
–4
–3
–2
–1
0
1
2
OUTPUT VOLTAGE (V)
3
4
5
07035-035
MEAN: –0.097
SD: 0.07
図 12.入力同相モード電圧対出力電圧
VS = ±2.5 V、±5 V; G = 100
5
15
INPUT COMMON-MODE VOLTAGE (V)
VS = ±5V
3
2
1
0
VS = ±2.5V
–1
–2
–3
–4
–4
–3
–2
–1
0
1
2
OUTPUT VOLTAGE (V)
3
4
5
VS = ±15V
5
0
–5
–10
–15
–15
07035-033
–5
–5
10
図 10.入力同相モード電圧対出力電圧
VS = ±2.5 V、±5 V; G =10
–5
0
5
OUTPUT VOLTAGE (V)
10
15
図 13.入力同相モード電圧対出力電圧
VS = ±15 V、G = 100
15
0.60
0.55
10
+IN IBIAS, ±15V SUPPLIES
INPUT BIAS CURRENT (nA)
VS = ±15V
5
0
–5
0.50
–IN IBIAS, ±15V SUPPLIES
0.45
0.40
+IN IBIAS, ±5V SUPPLIES
0.35
–IN IBIAS, ±5V SUPPLIES
0.30
–10
–15
–15
–10
–5
0
5
OUTPUT VOLTAGE (V)
10
15
0.20
–15
図 11.入力同相モード電圧対出力電圧
VS = ±15 V、G = 10
Rev. 0
–10
–5
0
5
COMMON-MODE VOLTAGE (V)
10
図 14.入力バイアス電流対同相モード電圧
－ 10/21 －
15
07035-051
0.25
07035-034
INPUT COMMON-MODE VOLTAGE (V)
–10
07035-036
INPUT COMMON-MODE VOLTAGE (V)
4
2.00
160
1.75
140
NEGATIVE PSRR (dB)
1.50
1.25
1.00
0.75
0.50
G = 100
120
G = 10
100
80
60
0
0.01
0.1
1
WARM-UP TIME (Minutes)
10
20
0.1
図 15.入力オフセット電圧変化対ウォームアップ時間
1
10
100
1k
FREQUENCY (Hz)
10k
100k
1M
07035-013
40
0.25
07035-002
CHANGE IN INPUT OFFSET VOLTAGE (µV)
AD8228
図 18.負 PSRR の周波数特性
4
70
3
60
INPUT BIAS CURRENT (nA)
50
2
G = 100
+IN IBIAS
40
GAIN (dB)
1
0
–1
–IN IBIAS
IOS
30
G = 10
20
10
0
–2
–10
–3
–20
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
–30
100
1k
図 16.入力バイアス電流とオフセット電流の温度特性
100
G = 100
G = 10
120
GAIN ERROR (µV/V)
G = 10
100
80
60
50
0
G = 100
–50
–100
40
1k
10k
FREQUENCY (Hz)
100k
1M
–150
–45 –30 –15
07035-012
100
0
15 30 45 60 75
TEMPERATURE (°C)
90
図 20.ゲイン誤差の温度特性
図 17.正 PSRR の周波数特性、RTI
－ 11/21 －
105 120 135
07035-007
POSITIVE PSRR (dB)
10M
150
140
Rev. 0
1M
図 19.ゲインの周波数特性
160
20
10
10k
100k
FREQUENCY (Hz)
07035-019
–20
07035-052
–4
–40
AD8228
+VS – 0
140
G = 100
INPUT VOLTAGE LIMIT (V)
REFERRED TO SUPPLY VOLTAGES
+VS – 0.4
120
G = 10
CMRR (dB)
100
80
60
+VS – 0.8
+VS – 1.2
+VS – 1.6
+VS – 2.0
–VS + 2.0
–VS + 1.6
–VS + 1.2
–VS + 0.8
1
10
100
1k
FREQUENCY (Hz)
10k
100k
1M
–VS + 0
07035-039
0
0
図 21.CMRR の周波数特性、RTI
10
SUPPLY VOLTAGE (±V)
15
20
図 24.入力電圧リミット値対電源電圧
140
+VS – 0
+VS – 0.4
OUTPUT VOLTAGE LIMIT (V)
REFERRED TO SUPPLY VOLTAGES
G = 100
120
G = 10
100
CMRR (dB)
5
07035-014
–VS + 0.4
40
80
60
+VS – 0.8
RL = 10kΩ
+VS – 1.2
+VS – 1.6
RL = 2kΩ
+VS – 2.0
–VS + 2.0
–VS + 1.6
RL = 2kΩ
–VS + 1.2
–VS + 0.8
RL = 10kΩ
0
1
10
100
1k
FREQUENCY (Hz)
10k
100k
1M
–VS + 0
07035-040
40
図 22.CMRR の周波数特性、RTI、1 kΩ ソース不平衡
0
5
10
SUPPLY VOLTAGE (±V)
15
20
図 25.出力電圧振幅対電源電圧
20
30
VS = ±15V
15
25
OUTPUT VOLTAGE (V p-p)
10
0
–5
–10
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
07035-008
–20
10
0
1
図 23.CMR の温度特性
Rev. 0
15
5
–15
–20
–40
20
10
100
LOAD RESISTANCE (Ω)
1k
図 26.出力電圧振幅対負荷抵抗
－ 12/21 －
10k
07035-020
CMR (µV/V)
5
07035-015
–VS + 0.4
AD8228
+VS –0
1k
VOLTAGE NOISE RTI (nV/√Hz)
OUTPUT VOLTAGE SWING (V)
REFERRED TO SUPPLY VOLTAGE
–1
–2
–3
+3
+2
100
G = 10
10
G = 100
0
1
2
3
4
5
6
7
8
OUTPUT CURRENT (mA)
9
10
11
12
1
07035-021
–VS +0
1
100
1k
FREQUENCY (Hz)
10k
100k
図 30.電圧ノイズ・スペクトル密度の周波数特性
–10
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
8
10
1s/DIV
07035-016
0.2µV/DIV
07035-023
ERROR (10ppm/DIV)
図 27.出力電圧振幅対出力電流、G = 1
10
07035-022
+1
図 31.0.1 Hz～10 Hz の RTI 電圧ノイズ、G=10
図 28.ゲインの非直線性、G = 10、RL = 10 kΩ
100
10
1
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
8
10
1
07035-029
–10
10
100
FREQUENCY (Hz)
1k
図 32.電流ノイズ・スペクトル密度の周波数特性
図 29.ゲインの非直線性、G = 100、RL = 10 kΩ
Rev. 0
－ 13/21 －
10k
07035-030
ERROR (10ppm/DIV)
CURRENT NOISE (fA/ Hz)
1000
AD8228
5pA/DIV
5V/DIV
20µs/DIV
07035-026
1s/DIV
07035-031
0.002%/DIV
図 36.大信号パルス応答とセトリング・タイム(G = 100)
図 33.0.1 Hz～10 Hz の電流ノイズ
30
VS = ±15V
OUTPUT VOLTAGE (V p-p)
25
20
15
G = 10, 100
5
10k
100k
FREQUENCY (Hz)
1M
07035-024
4µs/DIV
0
1k
07035-027
20mV/DIV
10
図 37.小信号応答、G = 10、RL = 2 kΩ、CL = 100 pF
図 34.大信号周波数応答
5V/DIV
20mV/DIV
4µs/DIV
07035-025
20µs/DIV
07035-028
0.002%/DIV
図 38.小信号応答、G = 100、RL = 2 kΩ、CL = 100 pF
図 35.大信号パルス応答とセトリング・タイム(G = 10)
Rev. 0
－ 14/21 －
AD8228
15
20.0
G = 10
RL = 10kΩ
G = 100
RL = 10kΩ
SETTLING TIME (µs)
SETTLING TIME (µs)
17.5
10
0.001% SETTLING TIME
0.01% SETTLING TIME
5
0.001% SETTLING TIME
15.0
12.5
0
5
10
15
OUTPUT VOLTAGE STEP SIZE (V p-p)
20
10.0
07035-041
0
0
図 39.セトリング・タイム対ステップ・サイズ、G = 10
Rev. 0
5
10
15
OUTPUT VOLTAGE STEP SIZE (V p-p)
20
図 40.セトリング・タイム対ステップ・サイズ、G = 100
－ 15/21 －
07035-042
0.01% SETTLING TIME
AD8228
動作原理
図 41.簡略化した回路図
アーキテクチャ
ゲインの設定
AD8228 は、従来型の 3 個のオペアンプ回路を採用しています。
この回路には、差動増幅を行うプリアンプと、それに続く同相
モード電圧を除去するディファレンス・アンプの 2 つのステー
ジがあります。図 41 に AD8228 の簡略化した回路図を示します。
AD8228 は、外付け部品なしでゲイン= 10 またはゲイン= 100 に
設定することができます。ピン 2 とピン 3 を解放にするとゲイ
ン= 10 が、ピン 2 とピン 3 を接続すると、ゲイン= 100 が、それ
ぞれ設定されます(図 42 参照)。
2 番目のステージは、A3 と 4 本の 10 kΩ 抵抗から構成されるデ
ィファレンス・アンプになっています。このステージは、増幅
差動信号から同相モード信号を除去するために設けてあります。
AD8228 は外付け抵抗に依存しません。高精度回路の DC 性能の
多くは、抵抗のマッチング精度に依存します。AD8228 の抵抗は、
厳密に一致するようにデザインされています。各デバイスの抵
抗はレーザー・トリムされ、マッチング精度がテストされてい
ます。AD8228 ではこのトリムとテストを行っているため、ゲイ
ン・ドリフト、同相モード除去比、ゲイン誤差などの仕様の高
精度を保証することができます。
Rev. 0
G = 10
PIN 2 AND PIN 3 OPEN
G = 100
PIN 2 AND PIN 3 SHORTED
+VS
–IN
1
8
–IN
2
3
+IN
+VS
AD8228
7
VOUT
6
4
5
1
3
+IN
8
2
AD8228
–VS
VOUT
6
4
REF
7
5
–VS
REF
07035-003
最初のステージは、A1 アンプと A2 アンプ、Q1 入力トランジス
タと Q2 入力トランジスタ、R1～ R4 の抵抗から構成されていま
す。A1、R1、Q1 から構成される帰還ループにより、負入力電
圧で確実に V1 電圧が固定のダイオード電圧降下だけ低くなる
ようになっています。同様に、V2 は正入力より固定のダイオー
ド電圧降下だけ低く維持されます。このため、差動入力電圧の
増幅結果が R3 (ゲイン・ピン解放時)または R3||R4 (ゲイン・ピ
ン短絡時)に加えられます。この抵抗を流れる電流は R1 抵抗と
R2 抵抗にも流れるため、A2 出力と A1 出力との間に増幅された
差動信号が発生します。増幅された差動信号に加えて、ダイオ
ード電圧降下分だけシフトした元の同相モード信号も存在する
ことに注意してください。
図 42.ゲインの設定
ピン 2 とピン 3 を解放したときの伝達関数は、
VOUT = 10 × (VIN+ − VIN−) + VREF
ピン 2 とピン 3 を接続したときの伝達関数は、
VOUT = 100 × (VIN+ − VIN−) + VREF
同相モード入力電圧範囲
AD8228 の 3 オペアンプ・アーキテクチャをゲインに使用して、
同相モード電圧を除去しています。このため、AD8228 の内部
ノードを増幅された信号と同相モード信号の組み合わせが通過
します。この組み合わせ信号は、各々の入力信号と出力信号が
存在しない場合でも、電圧電源により制限することができます。
図 10 ～ 図 13 に、種々の出力電圧と電源電圧に対する許容同相
モード入力電圧範囲を示します。
－ 16/21 －
AD8228
リファレンス・ピン
同相モード除去比の周波数特性
AD8228 の出力電圧は、リファレンス・ピンの電位を基準にし
て発生されます。これは、出力信号を精確に電源の中央値レベ
ルにオフセットさせるときには便利です。例えば、電圧源を
REF ピンに接続して、AD8228 が単電源の ADC とインターフェ
ースできるように、出力をレベル・シフトさせることができま
す。REF ピンは、ESD ダイオードにより保護されているため、
+VS または−VS を 0.3 V 以上超えることはできません。
広い範囲の周波数に対して高い CMRR を持つ AD8228 の利点の
1 つは、電源ノイズとその高調波のような外乱に対する耐性が
一般的な計装アンプより優れていることです。AD8228 のピン
配置は、ボード・デザインで優れたレイアウトによるこの性能
の利点を利用できるようにデザインされています。
最適性能を得るためには、REF ピンのソース・インピーダンス
は 1 Ω 以下にする必要があります。図 41 に示すように、リファ
レンス・ピン REF に 10 kΩ 抵抗の片端を接続します。REF ピン
のこの 10 kΩ 抵抗にさらにインピーダンスを追加すると、正入
力に接続された信号が増幅されることになります。 RREF を大き
くしたときの増幅は次式で計算されます。
2  10 kΩ  RREF 
20 kΩ  RREF
正信号パスだけが増幅され、負信号パスは影響を受けません。
この不均衡な増幅により、アンプの CMRR 性能が低下します。
INCORRECT
REF
AD8228
V
+
OP1177
07035-005
–
電源
0.1 µF のコンデンサは、各電源ピンのできるだけ近くに配置す
る必要があります。図 45 に示すように、10μF のタンタル・コ
ンデンサはデバイスから離れたところに接続することができま
す。多くの場合、このコンデンサは他の高精度 IC と共用するこ
とができます。
REF
V
ゲイン設定ピンでの寄生容量も、CMRR の周波数特性に影響を
与えます。ゲイン設定ピンに部品を使用する場合(たとえば、ス
イッチまたはジャンパ線)、寄生容量をできるだけ小さくするよ
うに部品を選ぶ必要があります。
安定な DC 電圧を使って、計装アンプに電源を供給する必要が
あります。電源ピンのノイズは性能に悪影響を与えることがあ
ります。PSRR 性能カーブの詳細については、図 17 と図 18 のセ
クションを参照してください。
CORRECT
AD8228
レイアウトが良くないと、差動信号が計装アンプに到達する前
に、同相モード信号が差動信号に変換されてしまうことがあり
ます。このような変換は、一方の入力パスの周波数応答が他方
の入力パスの周波数応答と異なる場合に発生します。 CMRR を
全周波数で高く維持するためには、各パスの入力ソース・インピ
ーダンスと容量を一致させる必要があります。入力パスのその
他のソース抵抗(たとえば入力保護機能)は計装アンプ入力の近く
に配置して、PCB パターンからの寄生容量の影響を小さくする
必要があります。
図 43.Driving the リファレンス電圧
レイアウト
–IN 1
8 +VS
G1 2
7
VOUT
G2 3
6
REF
+IN 4
5
–VS
AD8228
TOP VIEW
(Not to Scale)
07035-044
AD8228 は高精度デバイスです。PCB レベルで最適性能を確実
にするため、ボード・レイアウトのデザインは注意深く行う必
要があります。AD8228 のピンは、この作業に役立てるため論
理的に配置されています。
図 45.近くのグラウンドを基準とする電源デカップリング、REF、
出力
図 44.ピン配置図
Rev. 0
－ 17/21 －
AD8228
リファレンス
AD8228 の出力電圧は、リファレンス・ピンの電位を基準にし
て発生されます。REF を適切な近くのグラウンドに接続するよ
うに注意してください。
心臓細動除去器のように AD8228 に非常に大きな過負荷電圧が
入力されるアプリケーションの場合には、外付け直列抵抗と、
BAV199L、FJH1100、または SP720 のような低リーク・ダイオ
ード・クランプを使う必要があります。
入力バイアス電流のリターン・パス
G = 100 の場合の大きな差動電圧
AD8228 の入力バイアス電流には、グラウンドへのリターン・
パスが必要です。熱電対のように信号源がリターン電流パスを
持っていない場合には、図 46 に示すように設けてやる必要があ
ります。
ゲイン= 100 で動作する場合、差動入力電圧が大きくなると、6
mA を超える電流が入力に流入します。+IN と–IN との間の電圧
が 5 V を超えると、この状態が発生します。これは、いずれの極
性の差動電圧でも発生します。
INCORRECT
各入力に直列に入力保護抵抗を接続すると、最大許容差動電圧
を大きくすることができます。各保護抵抗の値は次式で求める
ことができます。
CORRECT
+VS
+VS
RPROTECT = (VDIFF_MAX − 5 V)/6 mA
AD8228
無線周波の干渉(RFI)
AD8228
REF
REF
–VS
強い RF 信号が存在するアプリケーションでアンプが使われる
場合には、RF の整流がしばしば問題になります。外乱が小さい
DC オフセット電圧として現れることがあります。高周波信号は、
計装アンプの入力にローパス RC 回路を接続して除去すること
ができます(図 47 参照)。このフィルタは、次式の関係を使って
入力信号の帯域幅を制限します。
–VS
TRANSFORMER
TRANSFORMER
+VS
+VS
フィルタ周波数 DIFF =
AD8228
1
2πR(2CD  CC)
AD8228
REF
REF
フィルタ周波数 CM =
10MΩ
–VS
ここで、CD  10 CC。
–VS
THERMOCOUPLE
1
2π RCC
THERMOCOUPLE
+VS
+VS
C
C
C
R
1
fHIGH-PASS = 2πRC
AD8228
AD8228
C
REF
REF
–VS
–VS
CAPACITIVELY COUPLED
CAPACITIVELY COUPLED
07035-009
R
図 46.IBIAS パスの形成
入力保護
図 47.RFI の除去
AD8228 のすべてのピンは、ESD に対して保護されています(人
体モデル 1 kV)。さらに、入力構造により、電源を約 3.5 V 超え
た DC 過負荷状態を許容しています。
電源レールを超える入力電圧
大きい入力電圧に対しては、外付け抵抗を各入力に直列に接続
して、過負荷時の電流を制限する必要があります。AD8228 では、
連続 6 mA の電流を安全に処理することができます。制限抵抗
は次式で計算できます。
R LIMIT 
Rev. 0
V IN  V SUPPLY
6 mA
CD は差動信号に有効で、CC は同相信号に有効です。R と CC の
値は、RFI を小さくするように選択する必要があります。正側
入力の R×CC と負側入力の R×CC との不一致は、AD8228 の
CMRR の性能を低下させます。CC の値より 1 桁大きい CD の値
を使うと、不一致の影響は小さくなるので、性能が改善されま
す。
 600 Ω
－ 18/21 －
AD8228
アプリケーション情報
差動駆動
高精度ストレイン・ゲージ
図 48 に、AD8228 の差動出力の構成方法を示します。この回路
の 利 点 は 、 DC 差 動 精 度 が オ ペ ア ン プ ま た は 抵 抗 で な く 、
AD8228 に依存することです。この回路は、リファレンス電圧に
対する出力電圧を AD8228 が精確に制御できることを利用して
います。差動出力の理論式は、
AD8228 は低いオフセットと広範囲な周波数で高い CMRR を持
つため、ブリッジ計測に対して優れた候補になっています。図
49 に示すように、ブリッジをアンプ入力に直接接続することが
できます。
VDIFF_OUT = VOUT+ − VOUT− =ゲイン× (VIN+ − VIN−)
オペアンプの DC 性能と抵抗マッチングにより、同相モード出
力の DC 精度が決まりますが、同相モード誤差がシグナル・チ
ェイン内の次のデバイスで除去されるため、これらの誤差は一
般にシステムの全体精度に影響を与えません。同相モード出力
の理論式は、
VCM_OUT =
VOUT  VOUT
2
= VREF
図 49.高精度ストレイン・ゲージ
最適 AC 性能を得るためには、少なくとも 3 MHz のゲイン帯域
幅積と 2 V/µs のスルー・レートを持つオペアンプの使用が推奨
されます。
+IN
AD8228
+OUT
–IN
10kΩ
10kΩ
VREF
+
–
AD8641
–OUT
図 48.オペアンプを使用した差動出力
07035-017
REF
差動 ADC の駆動
図 50 に、AD8228 を使った差動 ADC の駆動方法を示します。
AD8228 は、オペアンプと 2 本の抵抗により差動駆動用に構成す
ることができます。510 Ω の抵抗と 2200 pF のコンデンサを使っ
て、一般的な SAR コンバータのスイッチド・キャパシタ・フロ
ントエンドから発生するスイッチング過渡電圧から計装アンプ
を隔離します。ADC とアンプとの間のこれらの部品により、142
kHz のフィルタも形成され、折り返し防止フィルタとノイズ除
去フィルタとして機能します。この構成の利点は、専用の ADC
ドライバより少ない消費電力で済むことです。AD8641 の消費
電力は 200 µA であり、2 本の 10 kΩ 抵抗を流れる電流は、フル
出力電圧で 250 µA です。
AD7688 を使用すると、この構成は優れた DC 性能と 71 dB の
THD (10 kHz 入力)を実現します。優れた歪み性能を必要とする
アプリケーションでは、ADA4941-1 や ADA4922-1 などの専用
ADC ドライバの使用が推奨されます。
図 50.差動 ADC の駆動
Rev. 0
－ 19/21 －
AD8228
外形寸法
3.20
3.00
2.80
8
3.20
3.00
2.80
5.15
4.90
4.65
5
1
4
PIN 1
0.65 BSC
0.95
0.85
0.75
0.15
0.00
1.10 MAX
0.38
0.22
COPLANARITY
0.10
0.80
0.60
0.40
8°
0°
0.23
0.08
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-187-AA
図 51.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm
5.00 (0.1968)
4.80 (0.1890)
1
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 52.8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロウ・ボディ
(R-8)
寸法: mm(インチ)
Rev. 0
－ 20/21 －
012407-A
8
4.00 (0.1574)
3.80 (0.1497)
AD8228
Model
Temperature Range
Package Description
PackageOption
Branding
AD8228ARMZ1
AD8228ARMZ-RL1
AD8228ARMZ-R71
AD8228ARZ1
AD8228ARZ-RL1
AD8228ARZ-R71
AD8228BRMZ1
AD8228BRMZ-RL1
AD8228BRMZ-R71
AD8228BRZ1
AD8228BRZ-RL1
AD8228ARZ-R71
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
–40°C to +85°C
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
8-Lead SOIC_N
8-Lead SOIC_N, 13" Tape and Reel
8-Lead SOIC_N, 7" Tape and Reel
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
8-Lead SOIC_N
8-Lead SOIC_N, 13" Tape and Reel
8-Lead SOIC_N, 7" Tape and Reel
RM-8
RM-8
RM-8
R-8
R-8
R-8
RM-8
RM-8
RM-8
R-8
R-8
R-8
Y16
Y16
Y16
1
Z = RoHS 準拠製品
Rev. 0
－ 21/21 －
Y1M
Y1M
Y1M
D07035-0-7/08(0)-J
オーダー・ガイド