デジタル衛星放送用 Zero IF Tuner
CXD2832ER
概要・用途
CXD2832ERは，デジタル衛星放送受信システムにおいてRFコンバータブロックからの1st IF信号 (1～2 GHz)
を，直接直交検波するためのICです。
衛星放送用チューナを構成するために必要な全ての機能 (LNA，RFゲインコントロールアンプ，発振回路，
などの高周波回路とベースバンドLPF，ベースバンドゲインコントロールアンプ，選局用PLL) を内蔵して
います。
適用アプリケーション例
デジタル放送用TV
デジタル衛星放送用STB
BDレコーダ
特長・機能
低雑音指数 typ. 5 dB
低消費電力：400mW (typ.) (内蔵LNAを含む)
復調LSI用クロック出力内蔵
パワーセーブ制御用端子内蔵
小型パッケージ 28pin VQFN 5 mm 5 mm (0.5 mmピッチ)
絶対最大定格
電源電圧
AVDD, DVDD
–0.3～+3.6
V
保存温度
Tstg
–55～+150
C
(Ta = 25 C)
動作条件
電源電圧
AVDD, DVDD
2.375～3.465
V
(AVDD, DVDD ≦ 2.8 V時)
動作温度
Topr1
–20～+85
C
動作温度
Topr2
–20～+75
C
(AVDD, DVDD > 2.8 V時)
許容損失
Pd
2.2
W
(30 mm 60 mm，t = 1.0 mm，2層基板実装時)
ᧄICߪ㕒㔚ᒝᐲߩᒙ┵ሶ߇ࠅ߹ߔߩߢ㧘ขࠅᛒߦߪචಽߏᵈᗧਅߐޕ
ᧄ⾗ᢱߦ⸥タߐࠇߡ߅ࠅ߹ߔⷙᩰ╬ߪ, ᡷ⦟ߩߚ੍๔ߥߊᄌᦝߔࠆߎߣ߇ࠅ߹ߔߩߢ, ߏੌᛚߊߛߐޕ
߹ߚᧄ⾗ᢱߦࠃߞߡ, ⸥タౝኈߦ㑐ߔࠆᎿᬺᚲᮭߩታᣉ⸵⻌߿, ߘߩઁߩᮭߦኻߔࠆ⸽ࠍߚ߽ߩߢߪࠅ߹ߖࠎޕ
ߥ߅⾗ᢱਛߦ, ࿁〝߇⸥タߐࠇߡࠆ႐ว, ߎࠇࠄߪ↪ߩෳ⠨ߣߒߡ, ઍ⊛ߥᔕ↪ࠍ␜ߒߚ߽ߩߢߔߩߢ, ߎࠇࠄ࿁〝
ߩ↪ߦ࿃ߔࠆ៊ኂߦߟߡ, ᒰ␠ߪ৻ಾ⽿છࠍ⽶߹ߖࠎޕ
-1-
J11311-PS
CXD2832ER
基本仕様
受信周波数範囲
950～2150
MHz
入力レベル範囲 (内蔵LNA使用時)
–85～–10
dBm
2.5/3.3
V
0.7
Vp-p
1
MHz
5～36 (1 MHz STEP)
MHz
16 /24/27
MHz
電源電圧
標準ベースバンド出力レベル
選局ステップ (PLL比較周波数)
ベースバンド帯域幅
クロック周波数
-2-
CXD2832ER
QOUTP
QOUTN
AGCIN
AGND
AREG
AVDD
RFREG
1. ピン配置およびBlock Diagram
21
20
19
18
17
16
15
VGA control
IOUTP 22
14 VREF18
IQ Mixer
LNA
IOUTN 23
RSTX 24
12 RFGND
RF VGA
Buffer VGA
LPF
IQ Generator
1/2
SCL 25
SDA 26
13 RFIN
11 TEST
Serial
BUS I/F
10 POWER_SAVE
Driver
1/1 1/2
PLL
ADSL 27
9
VCOGND
8
VCOREG
VCO
Prescaler
1/2
REFOUT 28
XTO
5
6
7
CP
DGND
4
DVDD
3
PLLREG
2
XTI
1
GPIO
Reference
OSC
Block Diagram説明
上記Block Diagramに使用しているブロック名は以下のような機能を表しています。
Reference OSC
基準クロック用クリスタル発振回路
Serial I/F
シリアルBusのインタフェースブロック
PLL
選局用PLL
Prescaler
PLL用の固定分周器
VCO
ローカル信号用VCO回路
Divider
ローカル信号用分周器
IQ Generator
IQ信号生成用分周器
LNA
Low Noise Amplifier
RF VGA
RF信号用ゲインコントロールアンプ
IQ Mixer
直交復調器 (ミキサ回路)
VGA
ベースバンド信号用ゲインコントロールアンプ
Buffer
ベースバンド出力用バッファ回路
-3-
CXD2832ER
2. 端子説明および入出力端子等価回路
(端子電圧はAVDD = DVDD = 2.5 V，AGCI = 0 V時の標準値)
端子
番号
端子記号
端子
電圧
等価回路図
DVDD
6
1
GPIO
0/1.9
DGND
PLLREG
汎用出力端子です。
DGND
PLLおよびロジック回路のGND端子
です。
0
6
DVDD
5
50 Ω
3
4
XTO
XTI
5
1
2
2
端子説明
0.6
0.6
PLLREG
基準クロック用のクリスタル接続端
子です。
クリスタルを接続せず外部からク
ロック信号を入力する場合は，XTO
端子は容量を介して接地し，XTI端
子へ入力してください。
500 Ω
3
100 kΩ
4
2
50 Ω
DGND
6
DVDD
PLL回路用レギュレータの外付け容
量接続端子です。
1 F以上のコンデンサで接地してく
ださい。
5
5
PLLREG
1.9
830 Ω
15 kΩ
2
6
DVDD
PLLおよびロジック回路の電源端子
です。
2.5
6
7
CP
DGND
0.9
DVDD
PLLREG
PLLのチャージ・ポンプ端子です。
7
2
5
DGND
-4-
CXD2832ER
端子
番号
端子記号
端子
電圧
等価回路図
6
端子説明
DVDD
VCO用レギュレータの外付け容量接
続端子です。
1 F以上のコンデンサで接地してく
ださい。
8
8
VCOREG
1.9
15 kΩ
9
9
VCOGND
VCOGND
0
VCO回路のGND端子です。
500 Ω
10
10
POWER_SAVE
0/2.5/
3.3
Power_Save制御端子です。
HでPower_Save Modeになり，クリス
タル発振回路および他の内部回路が
パワーセーブ状態となります。
100 kΩ
2
DGND
16
AVDD
RFREG
15
10 kΩ
11
TEST
1.0
テスト用端子です。
通常はOpenで使用してください。
11
10 kΩ
12
12
RFGND
0
RF回路のGND端子です。
16
13
RFIN
RFGND
0.9
AVDD
RFREG
RF入力端子です。
13
12
RFGND
16
AVDD
AREG
1 kΩ
14
VREF18
1.8
15
14
9 kΩ
18
AGND
-5-
17
内部基準電圧の接地用端子です。
1 F以上のコンデンサで接地してく
ださい
CXD2832ER
端子
番号
端子記号
端子
電圧
等価回路図
16
端子説明
AVDD
RF回路用のレギュレータ外付け容量
端子です。
1 F以上のコンデンサで接地してく
ださい。
15
15
RFREG
2.0
10 kΩ
10 kΩ
12
16
AVDD
RFGND
2.5
16
AVDD
ベースバンド回路用のレギュレータ
外付け容量端子です。
1 F以上のコンデンサで接地してく
ださい。
17
17
AREG
2.0
10 kΩ
10 kΩ
18
18
AGND
AGND
0
Analog回路のGND端子です。
10 kΩ
19
19
AGCIN
0～
3.3
内部VGA Gain制御用端子です。
18
16
20
21
22
23
QOUTN
QOUTP
IOUTP
IOUTN
AGND
AVDD
AREG
17
50 Ω
1.0
22 21
50 Ω
ベースバンド信号出力回路です。
55 kΩ
23 20
55 kΩ
18
AGND
-6-
CXD2832ER
端子
番号
端子記号
端子
電圧
等価回路図
500 Ω
24
24
RSTX
負論理のReset端子です。
IC起動時には必ずResetして使用して
ください。
—
2
DGND
500 Ω
25
25
SCL
シリアルBusのClock端子です。
—
2
DGND
500 Ω
26
26
SDA
端子説明
シリアルBusのDATA入出力端子です。
—
2
DGND
6
DVDD
PLLREG
5
30 kΩ
27
ADSL
0~2.2
シリアルBusの Slave Address設定端
子です。
27
90 kΩ
2
6
28
REFOUT
—
DGND
DVDD
PLLREG
クロック出力端子です。
28
2
5
DGND
-7-
CXD2832ER
15 pF
15 pF
27 MHz
X'tal
∗1 ᣣᧄ㔚ᵄᎿᬺᩣᑼળ␠
∗1
NX2520SA↪
0Ω
7
6
5
4
3
2
1
DVDD
PLLREG
XTI
XTO
DGND
GPIO
1 µF
CP
1 µF
150 pF
6.8 kΩ 1500 pF
0.1 µF
3. 電気的特性測定回路図
8 VCOREG
1 µF
REF 28
OUT
REFOUT
2.5 V
0Ω
NM
10 POWER_SAVE
SDA 26
3.3 kΩ
ADSL 27
3.3 kΩ
9 VCOGND
SDA
220 Ω
33 pF
CXD2832ER
11 TEST
SCL 25
SCL
220 Ω
33 pF
12 RFGND
RSTX
RSTX 24
1000 pF
100 pF
13 RFIN
IOUTN 23
IOUTN
1 µF
2.2 kΩ
1 µF
AGND
AGCIN
QOUTN
QOUTP
15
AREG
RF
REG
14 VREF18
AVDD
1 µF
16
17
18
19
20
21
IOUTP
IOUTP
22
1 µF
1 µF
QOUTP
1 µF
2.2 kΩ
QOUTN
1000 pF
2200 pF
10 kΩ
1 µF
AGC
2.5 V
シングル出力時測定回路
120 Ω
47 pF
IOUTN 23
1 kΩ
1 µF
IOUT
IOUTP 22
1 kΩ
1 µF
QOUT
QOUTP 21
120 Ω
QOUTN 20
-8-
47 pF
GND
CXD2832ER
4. 電気的特性
4-1. DCおよびアナログ部電気的特性
電気的特性測定回路 P8参照
回路電圧 = 2.5 V，Ta = 25 C
規定のなき項目は，受信周波数2150 MHz フルゲイン (AGCIN = 0 V) 状態
項目
記号
条件
最小値
標準値
最大値
単位
回路電流-1
IDD-1
DVDD端子の電流値
48
60
70
mA
回路電流-2
IDD-2
AVDD端子の電流値
72
97
125
mA
回路電流-3
IDD-3
内部LNAスルー時の
AVDD端子の電流値
61
79
105
mA
パワーセーブ時消費電流1
PSIDD-1
DVDD端子クロック停止状態
1
3
ｍA
パワーセーブ時消費電流2
PSIDD-2
AVDD端子内部LNA使用時
14
27
40
mA
パワーセーブ時消費電流3
PSIDD-3
AVDD 端子内部LNAスルー時
3
9
20
mA
SDA, SCL, RSTX POWER_SAVE端子
Highレベル入力電圧
VIH
2.3
3.6
V
Lowレベル入力電圧
VIL
GND
1
V
GND
0.4
V
SDA端子
VOL1
Sink電流：3 mA
Highレベル出力電圧
VPH
Source電流：3 mA
Lowレベル出力電圧
VPL
Sink電流：3 mA
ドライブ電流
IGD
Source電流/Sink電流
Lowレベル出力電圧
GPIO端子
1.7
1.9
0.0
V
0.2
V
3
mA
3.6
V
10
A
10
A
10
A
AGCIN端子
入力電圧範囲
VIAH
入力電流
ILAH
RSTX端子入力電流
ILRH
POWER_SAVE端子入力電流
ILPH
0
AGCIN = 3.3 V時
入力電圧 3.3 V時
-9-
CXD2832ER
規定のなき項目は，差動出力レベル0.7 Vp-pdになるようにAGCIN電圧を設定
項目
記号
条件
最小値
標準値
最大値
単位
RFIL1
内部LNA回路使用時
–85
–10
dBm
RFIL2
内部LNA回路スルー時
–75
0
dBm
VIQ1
差動出力時 *1
1.5
Vp-pd
VIQ2
シングルエンド出力時 *1
1
Vp-p
IQ位相誤差
EPH
RF入力 –40 dBm時
–3.0
0
+3.0
deg
IQ振幅誤差
EAMP
RF入力 –40 dBm時
–1.0
0
+1.0
dB
NF1
内部LNA回路使用時
5
8
dB
NF2
内部LNA回路スルー時
10
15
dB
VSWR1
内部LNA回路使用時
2
2.5
—
VSWR2
内部LNA回路スルー時
3
4.5
PN1
RF入力 –40 dBm時
fRF = 2150 MHz
100 kHz offset
–89
–85
dBc/Hz
PN2
10 kHz offset
–86
–83
dBc/Hz
PN3
1 kHz offset
–83
–80
dBc/Hz
IIP3L
内部LNA回路使用時
希望波入力レベル –20 dBm時
fLO + 5 MHz およびfLO + 7 MHzの
2波によるIM3測定結果より算出
9
dBm
IIP3R
内部LNA回路スルー時
測定条件はIIP3Lと同一
12
dBm
IIP2L
内部LNA回路使用時
希望波fRF = 2140 MHz –20 dBm
設定時の
妨害波1 1040 MHz –20 dBm
妨害波2 1100 MHz –20 dBm
によるIM2より算出
14
dBm
IIP2R
内部LNA回路スルー時
測定条件はIIP2Lと同一
30
dBm
RF Local Leak
LOL
RFINへのLocal OSCのリーク
PLL Reference Leak
REFL
LPF減衰量1
LPFC1
LPF減衰量2
入力レベル
IQ出力レベル
雑音指数
RF入力VSWR
VCO位相雑音
IIP3
IIP2
—
—
–65
dBm
—
–65
–50
dBc
LPF設定値 (fc) での減衰量
8
5
1
dB
LPFC2
LPF 設定値の2倍の周波数での
減衰量
20
30
40
dB
REF OUT Level
ROL
1 k負荷時
0.3
0.6
0.8
Vp-p
REFOUT端子駆動能力
ROD
20
pF
VIXI1
外部入力端子として使用する場合
DVDD = 0 V時
0
—
0.70
Vp-p
VIXI2
外部入力端子として使用する場合
DVDD = 2.5 V時
0.35
0.65
1.50
Vp-p
XTI端子入力レベル
XI端子入力許容ジッタ
JIT
10
ps
XI端子容量
CXI
5
pF
*1
IQ出力レベルはIM3が35 dB以上確保できる出力レベルで規定。
その際のIM3の測定条件はIIP3と同一とします。
- 10 -
CXD2832ER
4-2. 電気的特性 (ロジックブロック)
(回路電圧 = 2.5 V，Ta = 25 C)
項目
記号
測定条件
最小値
標準値
最大値
単位
400
kHz
SCLクロック周波数
fSCL
スタート・ホールド時間
tHD:STA
600
ns
ストップ・セットアップ時間
tSU:STO
600
ns
tBUF
1300
ns
データ・セットアップ時間
tSU:DAT
100
ns
Highホールド時間
tHIGH
600
ns
データ・ホールド時間
tHD:DAT
Lowホールド時間
tLOW
1300
ns
スタート・セットアップ時間
tSU:STA
600
ns
立ち上がり時間
tr
300
ns
立ち下がり時間
tf
300
ns
スパイクパルス幅
tsp
50
ns
バスラインの容量性負荷
Cb
400
pF
ハードリセットパルス幅
tHR
『STOP』条件と『START』条件
との間のバスフリー時間
0
0
24pin (RSTX) に入力
900
ns
1
ms
SDA
tLOW
tf
tSU:DAT
tr
tf
tHD:STA
tsp
tr
tBUF
SCL
tHD:STA
tHD:DAT
tSU:STA
tHIGH
Start
Repeatd Start
tHD:STA = Hold time (repeated) START condition
tLOW = LOW period of the SCL clock
tHD:DAT = Data hold time
tSU:DAT = Data setup time
tHIGH = HIGH period of the SCL clock
tSU:STA = Setup time for a repeated START condition
tBUF = Bus free time between a STOP and START condition
tSU:STO = Setup time for STOP condition
tr = Rise time of both SDA and SCL signals
tf = Fall time of both SDA and SCL signals
∗ SCL߇┙ߜ߇ࠆᤨ㧘SDA߇ "0" ߥࠄ߫START
∗ SCL߇┙ߜ߇ࠆᤨ㧘SDA߇ "1" ߥࠄ߫STOP
- 11 -
tSU:STO
Stop
Start
CXD2832ER
5. 電源投入手順
電源投入からハードウェアリセットまでの手順を示します。
電源投入からX'talの発振安定化を待った後，RSTXを1 ms以上Lowとしてください。
AVDD (Pin 16) とDVDD (Pin 6) の電源投入はどちらが先であっても構いません。
2線式シリアルBUSでの通信はリセット解除後50 s後から可能になります。
ࠪࠕ࡞ㅢାࠕࠢࠬᱛ
ࠪࠕ࡞ㅢାน⢻
AVDD (Pin 16)
2.375 V
DVDD (Pin 6)
0V
XTO (Pin 3)
2.3 V
RSTX (Pin 24)
0V
10 µsએ
3 ms
X'tal⊒ᝄᓙߜ
- 12 -
1 ms
50 µs
CXD2832ER
6. 動作説明
6-1. RF部分
MIXER
IOUTP/IOUTN
RFIN
LNA
LPF
RFVGA
90 deg
IQ-gen
VGA
BUFFER
PLL
VCO
QOUTP/QOUTN
MIXER
LPF
VGA
BUFFER
RFINから入力された信号はPLLで生成されるIQ搬送波によってBase-Band I/Q信号に変換され，Bufferを介し
て出力されます。
LNA：Single入力のLNAを内蔵しています，入力Impedanceは75 となっています。
RFVGA：RFVGAではRFでのGain制御を行います。
帯域外妨害特性向上のため，BPF特性を持たせていますので，その中心周波数・GainをRegisterで
設定し，受信周波数によって特性を最適化して使用してください。(F_CTL/G_CTL)
設定値は以下の値を推奨しております。
内蔵LNAを使用する場合
fRF < 975
975 ≦ fRF < 1050
1050 ≦ fRF < 1150
1150 ≦ fRF < 1250
1250 ≦ fRF < 1350
1350 ≦ fRF < 1450
1450 ≦ fRF < 1600
1600 ≦ fRF < 1800
1800 ≦ fRF < 2000
2000 ≦ fRF
F_CTL = 11100 G_CTL = 001
F_CTL = 11000 G_CTL = 010
F_CTL = 10100 G_CTL = 010
F_CTL = 10000 G_CTL = 011
F_CTL = 01100 G_CTL = 100
F_CTL = 01010 G_CTL = 100
F_CTL = 00111 G_CTL = 101
F_CTL = 00100 G_CTL = 110
F_CTL = 00010 G_CTL = 110
F_CTL = 00000 G_CTL = 111
外部LNAを使用する場合
fRF < 975
975 ≦ fRF < 1050
1050 ≦ fRF < 1150
1150 ≦ fRF < 1250
1250 ≦ fRF < 1350
1350 ≦ fRF < 1450
1450 ≦ fRF < 1600
1600 ≦ fRF < 1800
1800 ≦ fRF < 2000
2000 ≦ fRF
F_CTL = 11100 G_CTL = 001
F_CTL = 11000 G_CTL = 010
F_CTL = 10100 G_CTL = 010
F_CTL = 10000 G_CTL = 011
F_CTL = 01100 G_CTL = 100
F_CTL = 01010 G_CTL = 100
F_CTL = 00111 G_CTL = 101
F_CTL = 00100 G_CTL = 010
F_CTL = 00010 G_CTL = 001
F_CTL = 00000 G_CTL = 000
LPF：5次のLPF構成です。
VGA：Base-BandでのGain制御を行っています。Offset Cancel用のDC Feed-Back回路を内蔵しています。
DC Feed Back回路は容量を内蔵しているため，外付けの容量は不要です。
Buffer ：差動出力のBuffer回路です。シングル出力で使用する場合は，所定の容量および抵抗で終端して使
用してください。
- 13 -
CXD2832ER
6-2. シリアルBus Inter-face部
本ICの内部レジスタ設定は2線式シリアルBus経由で行います。
シリアル Bus経由で設定可能なレジスタは8 bitのサブアドレスがあり，本ICでは00h～7Fhのサブアドレスを
使用しています。(レジスタ詳細はP17～をご参照下さい)
連続したサブアドレスのレジスタへの連続書き込みおよび読み出しが可能になっています。
連続書き込み/連続読み出し時のワード数には制限はありません。
また，読み出し専用レジスタへの書き込みは無視されます。
シリアルBusは基準クロックの動作に関わらず，設定が可能です。また，動作スピードもクロックの周波数
に依存しません。
スレーブアドレス選択
複数のチューナICを搭載する場合のために，ADSL端子に印加する電圧により，4つのスレーブアドレス
を選択できます。
アドレスバイトの最下位ビット (R/W Bit) を指定することによって，各種データを設定するWRITEモー
ドとIC内のレジスタ情報をホスト側に送信するREADモードの切り換えを行います。
ࠬࡉࠕ࠼ࠬ
1
1
0
0
0
MA1
MA1, MA0 : ADSL┵ሶߩ㔚ߦࠃࠅᄌൻߔࠆㇱಽ
R/W
: WRITEࡕ࠼߅ࠃ߮READࡕ࠼ߩಾࠅ឵߃
R/W = "0" WRITEࡕ࠼
R/W = "1" READࡕ࠼
- 14 -
MA0
R/W
CXD2832ER
ADSL端子電圧
MA1
MA0
0～0.19 V
0
0
0.4～0.6
0
1
0.8～1.1
1
0
使用禁止
Open
1
1.71～2.2
1
ADSL端子に印加する電圧は，下記の抵抗を接続することで生成してください。
1.9 V
V1
VEXT
30 kΩ
ADSL
REXT
VADSL
500 Ω
90 kΩ
Slave Address
ADSL端子電圧
VADSL [V]
C0
0～0.19
GNDに接地
C2
0.4～0.6
REXTを介してGND接地
10 k
C4
0.8～1.1
REXTを介してGND接地
47 k
1.71～2.2
PLLREG端子に接続
1.71～2.2
REXTを介してVDD接続
(VDD = 2.5 Vの場合)
22 k or 33 k
1.71～2.2
REXTを介してVDD接続
(VDD = 3.3 Vの場合)
47 k or 68 k
C6
外部端子処理
- 15 -
REXT推奨値 []
0
0
CXD2832ER
書き込み手順および読み込み手順
書き込みは，1バイト単位で下記のように行います。
スレーブアドレスライト 所望のサブアドレスライト レジスタ設定値ライト
連続したSub Addressへの書き込みを続けて行う連続ライトにも対応しています。
読み込みも1バイト単位で下記のように行います。
スレーブアドレスライト 所望のサブアドレスライト リピートスタートコンディション
スレーブアドレスライト データの読み出し
リピートスタートはストップコンディション スタートコンディションとしても問題ありません。
連続したSub Addressへの書き込みを続けて行う連続リードにも対応しています。
ᦠ߈ㄟߺᚻ㗅
S
Slave Address
W
A
Sub Address
A
Slave Address
W
A
Sub Address
A
Sr
DATA n
A
P
DATA1
A
DATA n
A
P
⺒ߺㄟߺᚻ㗅
S
DATA2
A
Slave Address
R
A
DATA1
A
S: Start Condition
Sr: Repeated Start Condition
P: Stop Condition
A: Acknowledge
W: W/R Bit = "0" Write Mode
R: W/R Bit = "1" Read Mode
From Master to Slave
From Slave to Master
BUS通信時のSCL SDA信号概要
スタートコンディション，ストップコンディション，リピートスタートコンディションの信号は下図の
ようになります。
詳細タイミングは電気的仕様をご参照ください。
SDA
tLOW
tf
tSU:DAT
tr
tf
tHD:STA
tsp
tBUF
tr
SCL
tHD:STA
tHD:DAT
tSU:STA
tHIGH
Start
Repeatd Start
- 16 -
tSU:STO
Stop
Start
CXD2832ER
7. レジスタMAP
各レジスタに記載されたデータはICの初期値です。
Sub
Addr
Bit
RW
P_COUNT_H[7:0]
8
RW
P_COUNT_L[3:0]
4
RW
S_COUNT[2:0]
3
RW
RESERVE
1
RW
02
K_COUNT_H[7:0]
8
RW
03
K_COUNT_L[7:0]
8
RW
00
01
04
05
06
07
08
Register Name
MDIV_SW
1
RW
RESERVE[6:0]
7
RW
Bit Position
Discription
7 6 5 4 3 2 1 0
0 0 0 0 1 0 0 0 Main Counterの分周比設定
P_COUNT =
{P_COUNT_H[7:0], P_COUNT_L[3:0]}
1 0 0 1
※初期値：12'd137
Swallow Counterの分周比設定
※初期値：3'd4
1 0 0
0 RESERVE
テスト用レジスタです。
常に00hを設定してください。
Sub Addr 00～01のP_COUNT/S_COUNT
の値はSub Addr 03hに00hを書き込む
まで設定されませんので，選局デー
0 0 0 0 0 0 0 0 タ設定時はSub Addr 03hまで連続し
て入力してください。
0 0 0 0 0 0 0 0
“1” に設定することで，VCO～Mixer
間の分周比が1/2 1/4になります。
0：Thru. (1100 MHz < fRF)
1：1/2 (950 MHz ≦ fRF ≦ 1100 MHz)
0
0 0 0 0 0 0 0 RESERVE
キャリブレーション起動ビット。
1に設定するとCALシーケンスが起動
し，LPFカットオフ，CP電流および
VCOの最適な設定値を算出します。
1：キャリブレーションスタート，
キャリブレーション終了後に自
動的に0に戻ります。
0
CALIB_START
1
RW
RESERVE[6:0]
7
RW
REF_R[7:0]
8
RW
0 0 0 1 1 0 1 1 リファレンスCounterの分周比設定
※初期値：8'd27
0 0 0 0 0 0 0 RESERVE
FIN[7:0]
8
RW
内部Logic用システムクロック (1 MHz)
用の分周比設定
0 0 0 1 1 0 1 1 必ず内部クロックが1 MHzになるよ
うに設定してください。
※初期値：8'd27
LT_EN
1
RW
1
RESERVE[6:0]
7
RW
G_CTL[2:0]
3
RW
TEST用レジスタです。
使用時は0を設定してください。
0 0 0 0 0 0 0 RESERVE
0 0 0
09
F_CTL[4:0]
5
RFVGA利得制御。
受信周波数に応じて設定してくださ
い。(別表参照)
000がMaxGain，111がMinGain
RFVGA周波数設定。
0 0 0 0 0 受信周波数に応じて設定してくださ
い。(別表参照)
00000が高周波数，11111が低周波数
RW
- 17 -
CXD2832ER
Sub
Addr
Register Name
OUT_LEVEL[1:0]
Bit
2
RW
RW
Bit Position
Discription
7 6 5 4 3 2 1 0
IQ出力部分の出力形式およびGain設
定です。
IQ出力部分をシングルエンドで使用
される場合は，2'b01もしくは2'b11で
使用してください。
00：標準 (差動出力)
01：シングル出力 (+4.4 dB)
10：未使用
11：シングル出力 (–2.4 dB)
0 0
0A
DCオフセットキャンセル回路による
低域通過特性設定
0：標準
1：Low
0
HP_MODE
1
RW
GAIN_STEP[1:0]
2
RW
RESERVE[2:0]
3
RW
0 0 0 RESERVE
0B
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
0C
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
PORT
1
RW
0
RESERVE[6:0]
7
RW
REFOUTEN
1
RW
0D
テスト用レジスタ
0 0
RESERVE
0 0 0 0 0 0 0 RESERVE
REFOUT回路のイネーブラです。
1：Enable
0：Disable
1
0E
水晶発振回路の駆動電流設定
1LSB ... 25 A (Max設定：775 A)，
5'd0にすることで発振器が停止し，
XTI端子が外部入力端子となります。
※初期値：5'd775
XOSC_SEL[4:0]
5
RW
RESERVE[1:0]
2
RW
0 0 RESERVE
0F
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
10
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
PS_EN
1
RW
0
1 1 1 1 1
一括power save設定レジスタ
0：通常状態
1：パワーセーブ状態
PS_EN = H時のクリスタル発振器動
作設定
0：クリスタルも停止
1：クリスタルは動作状態
11
PS_XOSC_EN
1
RW
RESERVE[5:0]
6
RW
0
0 0 0 0 0 0 RESERVE
- 18 -
CXD2832ER
Sub
Addr
12
Register Name
Bit
RW
LNASW
1
RW
LNA_IADJ
1
RW
IT_MODE
1
RW
RFREG_VADJ[1:0]
2
RW
LNA_EN
1
RW
RFVGA_EN
1
RW
Bit Position
Discription
7 6 5 4 3 2 1 0
内部LNAのスルー設定
0：内部LNA使用
1：LNAスルー
0
テスト用レジスタ
0
テスト用レジスタ
1
テスト用レジスタ
0 0
LNA 回路のイネーブラです。
0：LNA Disable
1：LNA Enable
1
1
RFVGA 回路のイネーブラです。
0：RFVGA Disable
1：RFVGA Enable
RF回路用レギュレータの Enable設定
です。
1
0：RFREG Disable
1：RFREG Enable
RFREG_EN
1
RW
13
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
14
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
BBTEST_EN[1:0]
2
RW
0 0
MIX_EN
1
RW
RESERVE[4:0]
5
RW
15
テスト用レジスタ
Mixer回路のイネーブラです。
0：Mixer Disable
1：Mixer Enable
1
0 0 0 0 0 RESERVE
LPFキャリブレーション中の出力
Mute設定。
0：電源ON時一度だけ出力Mute
1：電源ON時と調整中 (VCO/LPF)
出力Mute
0
OUT_EN_MODE
1
RW
BB_EN
1
RW
RESERVE[5:0]
6
RW
0 0 0 0 0 0 RESERVE
17
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
18
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
19
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
1A
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
FRAC_MODE
1
RW
0
ORDER
1
RW
ACC_RST
1
RW
DITHER_EN
1
RW
RESERVE[3:0]
4
RW
CP_I_CAL_EN
1
RW
VCO_CAL_EN
1
RW
RESERVE[5:0]
6
RW
0 0 0 0 0 0 RESERVE
1D
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
1E
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
16
1B
1C
ベースバンド回路のイネーブラです。
0：Disable
1：Enable
1
テスト用レジスタ
テスト用レジスタ
1
テスト用レジスタ
0
1
テスト用レジスタ
0 0 0 0 RESERVE
テスト用レジスタ
1
テスト用レジスタ
1
- 19 -
CXD2832ER
Sub
Addr
Bit Position
Bit
RW
PFD_EN
1
RW
PFD_TUP
1
RW
PFD_TDN
1
RW
PFD_MODE[1:0]
2
RW
RESERVE[2:0]
3
RW
ODBUF_EN[1:0]
2
RW
MONI_EN
1
RW
CLK_SRC_DIV_EN
1
RW
DSM_CLK_EN
1
RW
DSM_CLK_REF_SEL
1
RW
RESERVE[1:0]
2
RW
0 0 RESERVE
21
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
22
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
1F
1F
20
Register Name
REFOUT_BUF_CURR
23
24
25
26
27
REFOUT_AMP_ZL
2
2
RW
Discription
7 6 5 4 3 2 1 0
テスト用レジスタ
1
テスト用レジスタ
0
テスト用レジスタ
0
テスト用レジスタ
0 0
0 0 0 RESERVE
テスト用レジスタ
0 0
テスト用レジスタ
0
テスト用レジスタ
1
テスト用レジスタ
1
テスト用レジスタ
1
リファレンス出力 出力電流設定
11 ：1.25 mA
10 ：750 mA
01 ：500 mA
00 ：1 mA
0 0
RW
リファレンス出力 差動アンプ負荷抵
抗設定
11 ：1.12 k
10 ：1.25 k
01 ：1.75 k
00 ：1.5 k
0 0
リファレンス出力 差動アンプ電流設定
11 ：900 mA
10 ：700 A
01 ：300 A
00 ：500 A
REFOUT_AMP_CURR
2
RW
0 0
RESERVE[1:0]
2
RW
DIV_RST
1
RW
CP_EN
1
RW
RESERVE[5:0]
6
RW
CP_I_H[7:0]
8
RW
0 0 1 1 1 1 0 0 テスト用レジスタ
CP_I_L[1:0]
2
RW
0 0
RESERVE[5:0]
6
RW
IREF_EN
1
RW
CPDA_OUT_EN
1
RW
CP_AMP_EN
1
RW
R2_BANK[1:0]
2
RW
C2_BANK[1:0]
2
RW
RESERVE
1
RW
0 0 RESERVE
テスト用レジスタ
0
テスト用レジスタ
1
0 0 0 0 0 0 RESERVE
0 0 0 0 0 0 RESERVE
基準電流源イネーブラです。
1：Enable
0：Disable
1
テスト用レジスタ
0
テスト用レジスタ
1
テスト用レジスタ
0 0
0 0
テスト用レジスタ
0 RESERVE
- 20 -
CXD2832ER
Sub
Addr
28
29
Register Name
Bit
RW
VCO_M_EN
1
RW
VCO_L_EN
1
RW
VCO_CSW[4:0]
5
RW
RESERVE
1
RW
VCO_RSW[3:0]
4
RW
R2_RANGE
1
RW
DIV_BIAS[1:0]
2
RW
MDIV_EN
1
RW
VCO_BUF_M_EN
1
RW
VCO_BUF_L_EN
1
RW
VCOBUF_EN
1
RW
Bit Position
Discription
7 6 5 4 3 2 1 0
テスト用レジスタ
0
テスト用レジスタ
1
1 1 1 1 1
テスト用レジスタ
0 RESERVE
テスト用レジスタです。
必ず初期値で使用してください。
0 1 1 1
テスト用レジスタ
0
0 0
テスト用レジスタ
VCO～MIXER間のDivider回路のイ
ネーブラです。
1
1：Enable
0：Disable
テスト用レジスタ
0
テスト用レジスタ
1
テスト用レジスタ
1
Dual-Modulus divider回路のイネーブ
ラです。
1：Enable
0：Disable
DMPS_EN
1
RW
CML2CMOS_EN
1
RW
VCO_FC_CLK_EN
1
RW
IQGEN_EN
1
RW
RESERVE
1
RW
1 RESERVE
2B
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
2C
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
GPIO[1:0]
2
RW
0 0
MONI_SEL[3:0]
4
RW
RESERVE[1:0]
2
RW
0 0 RESERVE
2E
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
2F
RESERVE[7:0]
8
RW
0 0 0 0 0 0 0 0 RESERVE
RST_L_DTCT
1
RW
0
LCK_DTCT_CYCLE[1:0]
2
RW
UNLCK_DTCT_CYCLE[1:0]
2
RW
RESERVE[2:0]
3
RW
FREQCTR_START
1
RW
FC_CLK_DIV_TEST[1:0]
2
RW
RESERVE[4:0]
5
RW
1
2A
PLL部バッファ回路のイネーブラです。
1：Enable
0：Disable
1
1
31
IQ Generator回路のイネーブラです。
1：Enable
0：Disable
GPIO出力設定です。
2'b00：GPIO出力OFF
2'b01：GPIO出力ON
2D
30
テスト用レジスタ
0
0 0 0 0
テスト用レジスタ
※初期値：4'd0
テスト用レジスタ
テスト用レジスタ
0 0
0 0
テスト用レジスタ
0 0 0 RESERVE
テスト用レジスタ
0
0 0
テスト用レジスタ
0 0 0 0 0 RESERVE
- 21 -
CXD2832ER
Sub
Addr
Bit Position
Bit
RW
FVCO_H[7:0]
8
RW
0 1 0 0 0 1 0 0
FVCO_L[4:0]
5
RW
1 1 0 0 0
RESERVE[2:0]
3
RW
34
KC0[7:0]
8
RW
CP_Iの最適化値計算用定数項
0 0 0 0 1 0 1 0 初期値で使用してください。
※初期値：8'd10
35
KC1[7:0]
8
RW
CP_Iの最適化値計算用一次係数
0 0 0 1 1 1 1 0 初期値で使用してください。
※初期値：8'd30
36
KBW[7:0]
8
RW
PLL BW設定
0 1 1 1 1 0 0 0 初期値で使用してください。
※初期値：8'd120
LPF_ADJ_EN
1
RW
1
32
33
Register Name
Discription
7 6 5 4 3 2 1 0
テスト用レジスタ
0 0 0 RESERVE
LPF自動調整制御
0：調整なし
1：通常状態 (調整あり)
37
LPFADJ_TG_FREQ[5:0]
6
RW
LPFADJ_MANUAL_EN
1
RW
0 テスト用レジスタ
38
LPFADJ_MANUAL[7:0]
8
RW
0 0 0 0 0 0 0 0 テスト用レジスタ
39
LPF_CTL[7:0]
8
R
0 0 0 0 0 0 0 0 テスト用レジスタ
3A
FREQ_CTR_H[7:0]
8
R
0 0 0 0 0 0 0 0 テスト用レジスタ
FREQ_CTR_L[4:0]
5
R
0 0 0 0 0
VCO_CAL_ERR
1
R
RESERVE[1:0]
2
RW
CAL_FVCO_ENX
1
RW
TEST_SEL[3:0]
4
RW
RESERVE[2:0]
3
RW
CLK1M_SILENT_EN
1
RW
VCO_CLK_REF_SEL
1
RW
RESERVE[5:0]
6
RW
EXTRA1[7:0]
8
RW
VER[3:0]
4
R
CHIP_TYPE[3:0]
4
R
3B
3C
3D
7E
7F
0 0 0 0 1 1
LPFのカットオフ周波数 (MHz) をバ
イナリで設定します。
有効範囲はd5～d36です。
d37～d62は設定しないでください。
d63でカットオフ周波数が最大とな
ります。
0
VCOキャリブレーションエラーフラグ
0：—
1：Error
0 0 RESERVE
テスト用レジスタ
0
0 0 0 0
テスト用レジスタ
0 0 0 RESERVE
テスト用レジスタ
0
テスト用レジスタ
0
0 0 0 0 0 0 RESERVE
0 0 0 0 0 0 0 0 テスト用レジスタ
0 1 0 1
VER表示用レジスタです。
0 0 0 1 CHIP_TYPE表示用レジスタです。
- 22 -
CXD2832ER
8. 選局手順
8-1. メインカウンタおよびスワローカウンタの設定
選局周波数は下記の式で与えられます。
RF = fosc/4 = 1/2 fref (8P + S)
RF = fosc/2 = fref (8P + S)
(950 ≦ RF < 1100 MHz)
(1100 ≦ RF ≦ 2150 MHz)
MDIV_SW = 1'b1
MDIV_SW = 1'b0
RF ：選局周波数
fosc ：VCO回路の発振周波数
fref ：比較周波数
fref = クリスタル発振周波数/REF_R = 1 MHzとなるようREF_Rを設定
P
：メインカウンタの分周比
S
：スワローカウンタの分周比
- 23 -
CXD2832ER
9. 代表的特性例
AGCᓮ․ᕈ (2150 MHzฃାᤨ)
Noise Figure (AGCIN = 0.3 V)
100
14
80
12
8
1.2
1.4
1.6
1.8
2
AGCIN voltage [V]
2200
1
2100
0.8
2000
0.6
1900
0.4
1800
0.2
1700
0
1600
2
–20
ౝ⬿LNA↪ᤨ
1500
4
1400
0
1300
6
1200
20
1100
40
ౝ⬿LNAࠬ࡞ᤨ
10
900
60
1000
NF [dB]
16
Gain [dB]
120
RF frequency [MHz]
IQ Phase Error
3
2
Phase error [DEG]
Amplitude error [dB]
IQ Amplitude Error
1
0.8
0.6
0.4
0.2
0
–0.2
–0.4
–0.6
–0.8
–1
800
1000
1200
1400
1600
1800
2000
1
0
–1
–2
–3
800
2200
1000
RF frequency [MHz]
1600
1800
2000
Phase Noise
MAX Gain
90
LNA Through
80
1000
1200
1400
1600
1800
2000
2200
RF frequency [MHz]
- 24 -
Phase noise [dBc/Hz]
100
LNA ON
Gain [dB]
1400
RF frequency [MHz]
100
70
800
1200
100 kHz
10 kHz
1 kHz
95
90
85
80
800
1000
1200 1400 1600 1800
RF frequency [MHz]
2000
2200
2200
CXD2832ER
LPF Characteristc
10
0
–10
LPFADJ_TG_FREQ = 36
Attenuation [dB]
–20
LPFADJ_TG_FREQ = 30
–30
LPFADJ_TG_FREQ = 22
–40
LPFADJ_TG_FREQ = 16
–50
LPFADJ_TG_FREQ = 12
–60
LPFADJ_TG_FREQ = 10
–70
LPFADJ_TG_FREQ = 6
–80
–90
–100
0
20
40
60
80
100
IQ frequency [MHz]
Local Leakage
0
Leak level [dBm]
–20
–40
–60
VCO
1/2 VCO
1/4 VCO
–80
–100
–120
–140
0
1000
2000
3000
4000
5000
VCO [MHz]
RFIN Return Loss
LNA Through
m2
LNA ON
m5 m4
m6
m1
m3
m1 m4: 950 MHz
m2 m5: 1550 MHz
m3 m6: 2150 MHz
Zo = 75 Ω
- 25 -
–2
m3
–4
m2
–6 m1
–8
m6
LNA Through
–10
–12
–14
–16
–18
–20
–22 m4
–24
–26
m5
–28
–30
–32
–34
LNA ON
–36
–38
–40
0.95 1.05 1.15 1.25 1.35 1.45 1.55 1.65 1.75 1.85 1.95 2.05 2.15
Freq. [GHz]
CXD2832ER
10. 応用回路例
1st-IFജ
ߎߩ⾗ᢱߩᔕ↪࿁〝ߪ㧘↪ߩෳ⠨ߣߒߡ㧘ઍ⊛ߥᔕ↪
ࠍ␜ߒߚ߽ߩߢ㧘ߎࠇࠄߩ࿁〝ߩ↪ߦ࿃ߔࠆ៊ኂࠆߪ╙
ਃ⠪ߩᎿᬺᚲᮭߩଚኂߩ㗴ߦߟߡ㧘ᒰ␠ߪ৻ಾߩ⽿છࠍ⽶
߹ߖࠎޕ
LNB↪㔚Ḯ
∗1 ᣣᧄ㔚ᵄᎿᬺᩣᑼળ␠NX2520SAࠍ↪ޕ
∗2 ∗1ߩࠢࠬ࠲࡞ࠍ↪ߒߚ႐วߩኈ㊂୯ߢߔޕ
ߎߩࠢࠬ࠲࡞એᄖࠍ↪ߔࠆ႐วߪචಽߥࡑ࠶࠴ࡦࠣᬌ⸛
ࠍⴕߞߚߢቯߒߡߊߛߐޕ
ᵄ㒖ᱛ↪HPF
3.3 V
12
11
10
9
8
TEST
POWER_SAVE
VCOGND
VCOREG
15 RFREG
13
RFGND
14
1 µF
RFIN
1 µF
VREF18
1 µF
16 AVDD
6.8 kΩ 1500 pF
CP 7
1 µF
1000 pF
150 pF
DVDD 6
1 µF
17 AREG
0.1 µF
PLLREG 5
15 pF
XTI 4
CXD2832ER
19 AGCIN
NM
33 pF
3.3 kΩ
33 pF
∗2
1 µF
Demod IC
EXT_CLCKIN
SDATA
I_IN_P
Q_IN_P
Q_IN_N
I_IN_N
- 26 -
SCLK
AGC_PWM
3.3 kΩ
10 kΩ
15 pF
∗1
28
0Ω
27
0Ω
D2.5 V
ADSL
26
REFOUT
SDA
25
220 Ω
24
220 Ω
23
1 µF
1 µF
1 µF
1 µF
GND 2.5 V
SCL
GPIO 1
RSTX
21 QOUTP
IOUTN
DGND 2
IOUTP
20 QOUTN
22
2200 pF
XTO 3
27 MHz
X'tal
18 AGND
CXD2832ER
11. 外形寸法図
(単位：mm)
- 27 -
Sony Corporation