10ビット、65/80/105MSPS 3V A /Dコンバータ AD9214 特長 S/N比57dB＠39MHzアナログ入力（−0.5dBFS） 低消費電力 65MSPSで190mW 105MSPSで285mW 30mWパワー・ダウン・モード 300MHzのアナログ帯域幅 リファレンスおよびトラック／ホールド内蔵 1Vp-pまたは2Vp-pのアナログ入力範囲オプション 2の補数またはオフセット・バイナリのデータ・フォーマット・ オプション 機能ブロック図 AV DD DrV DD PWRDWN AD9214 A IN パイプライン ADCコア T/H A IN ENCODE リファレンス タイミング AGND アプリケーション DFS/GAIN 10 OR 出 力 レ ジ ス タ REF REFSENSE 10 D 9–D 0 DGND バッテリ駆動機器 ハンドヘルド・スコープメーター ローコスト・デジタル・オシロスコープ 超音波機器 ケーブル・リバース・パス 広帯域ワイヤレス 住宅用電源ライン・ネットワーク 概要 製品のハイライト AD9214は、10ビット、モノリシックの、トラック／ホール 高 性 能 ド回路を内蔵したA/Dコンバータ（ADC）です。ロー・コ 65∼105MSPSの範囲で優れたAC特性を示 します。S/N比は、代表値の55dBから スト化のための最適化され、低消費電力で小型、使い勝手 58dBに達します。 の良い構成となっています。製品は、105MSPSまでの変換 低 消 費 電 力 レートで動作でき、全動作範囲にわたって優れたダイナミ 285mWのAD9214は、従来の高速モノリシ ック・ソリューションで利用可能な電力 ック動作が可能です。 のごく一部しか消費しません。スリー AD9214 ADCは、3.3V（2.7∼3.6V）の単電源、およびエン プ・モードでは、消費電力は30mWまで コード・クロックのみで、最高の動作特性を実現します。 低減されます。 殆どのアプリケーションでは、外部リファレンスやドライ バ部品が不要です。デジタル出力はTTL/CMOSコンパチブ 単 電 源 ルであり、独立した出力電源供給ピンによって、3.3Vまた 独立したデジタル出力ドライバ電源ライ は2.5Vのロジックとインターフェースできます。 ンにより、2.5Vのロジック・ファミリー クロック入力は、TTL/CMOSコンパチブルです、パワー・ ダウン状態では、消費電力は30mWに低減されます。ゲイ ン・オプションにより、1Vp-pまたは2Vp-pの両方のアナロ グ入力信号振幅に対応します。AD9214は先進的CMOSプロ セスにより製造され、28ピン表面実装型プラスチック・パ AD9214は、3Vの単電源を使用し、システ ムの電源設計が簡略化できます。さらに、 への対応が可能です。 小型パッケージ 小型の28ピン表面実装型プラスチック・ パッケージ（28ピンSSOP）に収納されて います。 ッケージ（28ピンSSOP）で供給され、工業用温度範囲 （−40∼＋85℃）で仕様規定されています。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8400 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD9214―仕様 DC特性（特に指示のない限り、AVDD＝3V、DrVDD＝3V、TMIN＝−40℃、TMAX＝＋85℃、1.25Vの外部リファレンスおよび 定格エンコード周波数を使用） パラメータ 温度 テスト・ AD9214-65 レベル Min Typ Max 分解能 精度 ノー・ミスコード Min AD9214-80 Typ Max 10 10 10 保証 保証 0 保証 保証 0 保証 オフセット誤差 ゲイン誤差 1 微分非直線性 2 （DNL） 積分非直線性 2 （INL） 25℃ 全範囲 全範囲 25℃ 25℃ 全範囲 25℃ 全範囲 VI VI VI I I V I V 温度ドリフト オフセット誤差 ゲイン誤差 1 リファレンス 全範囲 全範囲 全範囲 V V V リファレンス（REF） 内部リファレンス 出力電流 3 入力電流 4 入力抵抗 25℃ 全範囲 全範囲 全範囲 VI V V V アナログ入力（AIN、AIN） 差動入力範囲 コモン・モード電圧 差動入力抵抗 5 差動入力容量 全範囲 全範囲 全範囲 全範囲 V V V V 全範囲 全範囲 IV IV 全範囲 VI 64 75 90 105 全範囲 全範囲 25℃ 全範囲 VI VI I V 10 190 ±0.5 ±2 15 220 ±6.5 10 250 ±1 ±2 15 300 ±6.5 電源 電源電圧 AVDD DrVDD 消費電流 IAVDD（AVDD＝3.0V）6 パワーダウン電流 7 IAVDD（AVDD＝3.0V） 消費電力 8 PSRR（電源除去比） −18 −2 −1.0 −1.0 −1.3 −1.9 ±0.5 ±0.75 ＋18 ＋6 ＋1.0 ＋1.2 ＋1.3 ＋1.9 −18 −2 −1.0 −1.0 −1.5 −1.8 16 150 80 1.18 AD9214-105 Min Typ Max 1.23 200 123 10 ±0.75 −18 −2 1.28 1.18 1.23 200 123 10 2.7 2.7 ＋18 ＋6 ±1.25 16 150 80 1.28 1.18 1または2 AVDD/3 20 5 3.6 3.6 0 ビット ±0.9 16 150 80 1または2 AVDD/3 20 5 2.7 2.7 ±0.5 ＋18 ＋6 ＋1.2 ＋1.4 ＋1.5 ＋1.8 1.23 200 123 10 2.7 2.7 LSB %FS LSB LSB LSB LSB ppm/℃ ppm/℃ ppm/℃ 1.28 1または2 AVDD/3 20 5 3.6 3.6 単位 V μA μA kΩ Vp-p V kΩ pF ＋3.6 ＋3.6 V V 95 110 mA 10 285 ±1 ±2 15 mA mW LSB/V mV/V ±6.5 注 1 2 3 4 5 6 ゲイン誤差および温度係数は、ADCのみに依存します。 （固定1.25Vの外部リファレンス） AD9214-80およびAD9214-105については1V AIN範囲で測定しました。AD9214-65については2V AIN範囲で測定しました。 リファレンスは外部からAGNDに接続し、REFは内部リファレンス電圧のための出力として設定しました。 リファレンスは外部からAVDDに接続し、REFは外部リファレンス電圧のための入力として設定しました。 各入力のAVDD/3に10kΩを接続しました。 IAVDDは10.3MHz、0.5dBFSのアナログ入力について、サイン波、定格の変換レートでPWRDN＝0として測定しました。IDrVDDについては代表的な動作特性およびアプリケーションのセクションを参照 してください。 7 パワーダウンにおける消費電流はPWRDN＝1として、定格の変換レートで、AINをフルスケールDC入力として測定しました。 8 消費電力はAINをフルスケールDC入力として測定しました。 仕様は予告なく変更されることがあります。 2 REV.0 AD9214 デジタル特性 （AVDD＝3V、DrVDD＝3V、TMIN＝−40℃、TMAX＝＋85℃） 温度 テスト・ AD9214-65 レベル Min Typ Max デジタル入力 ロジック“1”電圧 ロジック“0”電圧 入力容量 全範囲 全範囲 全範囲 IV IV V デジタル出力 2 ロジック互換性 ロジック“1”電圧 ロジック“0”電圧 全範囲 全範囲 VI VI パラメータ Min AD9214-80 Typ Max AD9214-105 Min Typ Max 単位 1 2.0 2.0 2.0 0.8 2.0 2.0 CMOS/TTL DrVDD-50mV 2.0 V V pF CMOS/TTL DrVDD-50mV 50 V V mV 0.8 CMOS/TTL DrVDD-50mV 50 50 0.8 注 1 デジタル入力にはENCODEおよびPWRDNが含まれます。 2 デジタル出力にはD0∼D9およびORが含まれます。 仕様は予告なく変更されることがあります。 AC特性1（特に指示のない限り、AVDD＝3V、DrVDD＝3V、ENCODE＝最大変換レート、TMIN＝−40℃、TMAX＝＋85℃、 外部リファレンスとして1.25Vを使用） 温度 テスト・ AD9214-65 レベル Min Typ Max 10MHz 39MHz 51MHz 70MHz 25℃ 25℃ 25℃ 25℃ I I V V 56.0 58.3 57.1 56.0 55.0 58.1 57.1 55.0 54.0 55.0 54.5 53.0 52.6 dB dB dB dB 10MHz 39MHz 51MHz 70MHz 25℃ 25℃ 25℃ 25℃ I I V V 55.5 57.8 56.7 55.5 54.5 57.6 56.7 54.5 54.0 53.7 52.6 52.0 dB dB dB dB 有効ビット数 アナログ入力 10MHz ＠−0.5 dBFS 39MHz 51MHz 70MHz 25℃ 25℃ 25℃ 25℃ I I V V 9.0 9.3 9.2 9.0 8.8 9.3 9.2 8.8 8.5 8.8 8.6 8.5 8.4 ビット ビット ビット ビット 10MHz 39MHz 51MHz 70MHz 25℃ 25℃ 25℃ 25℃ I I V V −68 −79 −75 −64 −63 −74 −76 −72 −65 −71 −76 −66 −62 dBc dBc dBc dBc 3次高調波歪み アナログ入力 10MHz ＠−0.5 dBFS 39MHz 51MHz 70MHz 25℃ 25℃ 25℃ 25℃ I I V V −63 −71 −70 −63 −63 −72 −74 −78 −67 −69 −72 −65 dBc dBc dBc dBc 25℃ 25℃ 25℃ 25℃ I I V V 63 71 70 63 63 71 71 67 64 64 64 64 62 dBc dBc dBc dBc 2トーン相互変調歪み 2 アナログ入力 ＠−0.5dBFS 25℃ V 76 74 72 dBFS アナログ入力帯域幅 V 300 300 300 MHz パラメータ S/N比 アナログ入力 ＠−0.5dBFS SINAD アナログ入力 ＠−0.5dBFS 2次高調波歪み アナログ入力 ＠−0.5dBFS SFDR アナログ入力 ＠−0.5dBFS 10MHz 39MHz 51MHz 70MHz 25℃ Min AD9214-80 Typ Max AD9214-105 Min Typ Max 注 1 AC特性は、AD9214-80およびAD9214-105については1Vp-pのフルスケール入力範囲に基づき、AD9214-65では2.0Vp-pのフルスケール範囲に基づいています。外部リファレンスを使用。 2 F1＝29.3MHz、F2＝30.3MHzです。 仕様は予告なく変更されることがあります。 REV.0 3 単位 AD9214―仕様 スイッチング特性 （特に指示のない限り、AVDD＝3V、DrVDD＝3V、ENCODE＝最大変換レート、TMIN＝−40℃、 TMAX＝＋85℃、外部リファレンスを使用） 温度 テスト・ AD9214-65 レベル Min Typ Max エンコード入力パラメータ 最大変換レート 最小変換レート エンコード・パルス幅ハイ （tEH） エンコード・パルス幅ロー （tEL） アパーチャ遅延 （tA） アパーチャ不確定性 （ジッター） 全範囲 全範囲 全範囲 全範囲 25℃ 25℃ VI IV IV IV V V データ出力パラメータ パイプライン遅延 出力有効期間 （tV）1 出力伝播遅延 1（tPD） 全範囲 全範囲 全範囲 IV V V 過渡応答時間 25℃ V 5 5 5 ns 範囲外リカバリ時間 25℃ V 5 5 5 ns パラメータ Min AD9214-80 Typ Max AD9214-105 Min Typ Max 単位 1 65 80 105 20 6.0 6.0 2.0 3 クロック周期 ns ns 3.8 3.8 2.0 3 5 4.5 4.5 5 4.5 4.5 20 5.0 5.0 3.0 2.0 3 MSPS MSPS ns ns ns ps rms 20 3.0 6.0 5 4.5 4.5 3.0 6.0 6.0 注 1 tVおよびtPDはENCODE入力の1.5Vレベルがデジタル出力振幅の50%となるまでの時間です。テストではデジタル出力の負荷はACの負荷が5pFを超えず、DC電流が±40μAの範囲内に制限されました。 仕様は予告なく変更されることがあります。 サンプル N サンプル N+5 サンプル N+1 A IN tA ENCODE サンプル N+2 t EH t EL サンプル N+3 サンプル N+4 1/FS V t PD D9 – D0 データ N–5 データ N–4 データ N–3 図1 データ N–2 tV データ N–1 データ N タイミング図 4 REV.0 AD9214 絶対最大定格1 電気的定格 テスト・レベルの説明 I 100%の製造テスト。 II AVDD電圧････････････････････････････････････4V max 25℃での100%の製造テストで、設計および特性により、 特定の温度について保証。 DrVDD電圧 ･･･････････････････････････････････4V max アナログ入力電圧 ････････････････−0.5V∼AVDD＋0.5V III アナログ入力電流 ･････････････････････････････0.4mA IV パラメータは設計と特性テストにより保証。 デジタル入力電圧 ････････････････−0.5V∼AVDD＋0.5V V デジタル出力電流･･････････････････････････20mA max VI 25℃での100%の製造テストを行い、設計および特性に パラメータは代表値のみ。 より、工業用温度範囲について保証。 REF入力電圧 ････････････････････−0.5V∼AVDD＋0.5V 環境的定格 サンプル・テストのみ。 2 動作温度範囲（周辺温度）･･･････････････−40∼＋125℃ 最大接合温度･･････････････････････････････････175℃ ピン温度（ハンダ付け、10秒）･･･････････････････150℃ 保管温度範囲（周辺温度）･･･････････････−65∼＋150℃ 注 1 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることが あります。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セ クションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを 長期間絶対最大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。 2 代表的な熱抵抗（28ピンSSOP）は、θJA＝49℃/Wです。これらの測定は、しっかりしたグ ラウンド・プレーンを持った6層基板を用いて静止した空気の中で行われました。 オーダー・ガイド パッケージ・ オプション* モデル 温度範囲 パッケージ AD9214BRS-65 AD9214BRS-80 AD9214BRS-105 AD9214-65PCB AD9214-105PCB −40∼＋85℃（周辺温度） −40∼＋85℃（周辺温度） −40∼＋85℃（周辺温度） 25℃ 25℃ 28ピン・シュリンク・スモール・アウトライン・パッケージ 28ピン・シュリンク・スモール・アウトライン・パッケージ 28ピン・シュリンク・スモール・アウトライン・パッケージ AD9214-65搭載の評価用ボード AD9214-105搭載の評価用ボード 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 REV.0 5 RS-28 RS-28 RS-28 WARNING! ESD SENSITIVE DEVICE AD9214 ピン機能説明 ピン番号 記号 機能 1 OR CMOS出力で、入力範囲外のインジケータ。ロジック・ハイはアナログ入力電圧が、出力中のデータの コンバータ範囲外にあることを示します。 2 DFS/GAIN データ・フォーマット・セレクトおよびゲイン・モード・セレクト。外部的にAV DDの2の補数のデー タ・フォーマットおよび1Vp-pのアナログ入力範囲に接続します。オフセット・バイナリのデータ・フ ォーマットおよび1Vp-pのアナログ入力範囲では外部的にAGNDに接続します。このピンを開放状態と すると、デバイスはオフセット・バイナリのデータ・フォーマットおよび2Vp-pのアナログ入力範囲に 設定されます。 3 REFSENSE ADCのリファレンス・モードのセレクト・ピン。通常、外部的にAGNDに接続して内部1.25Vのリファ レンスをイネーブルにして、REF（4ピン）をアナログ・リファレンス出力ピンに設定します。REFERENCEを外部的にAVDDに接続することにより内部リファレンスがディスエーブルになり、REF（4ピン） が外部リファレンス入力に設定されます。この場合には、クリーンで正確な1.25V（±5%）でREFをド ライブしてください。 4 REF 5, 8, 11 AGND アナログ・グラウンド。 6, 7, 12 AVDD アナログ電源であり、公称値は3Vです。 9 AIN ADCの差動アナログ入力の正極性の端子。 10 AIN ADCの差動アナログ入力の負極性の端子。シングル・エンド・モードで動作させる場合には開放にでき ますが、正極性の端子（アナログ入力ドライブの項参照）のインピーダンスにマッチさせると理想的です。 13 ENCODE ADCのエンコード・クロック。AD9214は、ENCODEの立ち上がりエッジでアナログ信号をサンプルし ます。 14 PWRDN CMOSコンパチブルのパワーダウン・モード・セレクトで、ロジック・ローが通常動作、ロジック・ハ イがパワーダウン・モードに対応します（デジタル出力はハイ・インピーダンス状態）。PWRDNは、 10kΩのプルダウン抵抗で内部的にグラウンドに接続されています。 15, 23 DGND デジタル出力のグラウンド。 16, 24 DrVDD デジタル出力ドライバの電源。通常2.5∼3.6Vです。 17-22, 25-28 D0 (LSB)-D5, D6-D9 (MSB) ADCのCMOSデジタル出力。 REFERENCE（3ピン）により、リファレンス入／出力に設定されます。出力として設定された場合 （REFERENCE＝AGND）には、内部リファレンス（公称値1.25V）がイネーブルになり、このピンでそ のリファレンスを使用できます。入力として設定された場合（REFERENCE＝AVDD）には、REFをクリ ーンで正確な1.25V（±5%）でドライブしてください。このピンを入／出力として設定するためには 0.1μFの外部コンデンサでAGNDにバイパスしてください。 AD9214ピン配置 OR 1 28 DFS/GAIN 2 27 D8 REFSENSE 3 26 D7 REF 4 25 D6 AGND 5 24 DrV DD AV DD 6 23 DGND AD9214 AV DD 7 22 D5 上面図 AGND 8 （縮尺は異なります）21 D4 A IN 9 20 D3 A IN 10 19 D2 AGND 11 18 D1 AV DD 12 17 D0 (LSB) ENCODE 13 16 DrV DD PWRDN 14 15 DGND 6 REV.0 AD9214 用語集 高調波歪み、3次 rms信号振幅の第3高調波のrms値に対する比で、dBc単位で表さ れます。 アナログ帯域幅 基本周波数 （FFT解析によって決定される） のスペクトル電力が3dB 減衰するアナログ入力周波数。 積分非直線性 適応する最小2乗曲線によって決定される 「最良の直線」 から1LSB単 位で決定される、基準線からの伝達関数の偏差を示したものです。 アパーチャ遅延 ENCODEコマンドの立ち上がりエッジの50%のレベルから、アナログ 入力がサンプルされるまでの遅延。 最小変換レート 最も低いアナログ信号のS/N比が、保証された限界から3dB以上減 少しないエンコード・レート。 アパーチャ不確定性 （アパーチャ遅延） アパーチャ遅延の各サンプルでの変化。 最大変換レート パラメータのテストで得られたエンコード・レート。 差動アナログ入力抵抗、差動アナログ入力容量、 差動アナログ入力インピーダンス 各アナログ入力ポートにおいて測定された実数および複素数のイン ピーダンス。抵抗はスタティックに測定され、容量および差動入力イ ンピーダンスはネットワーク・アナライザによって測定されます。 出力伝播遅延 ENCODEの差動交線とENCODE間の遅延であり、すべての出力 ビットが有効なロジック範囲にある時間です。 ノイズ（ADCの任意の範囲について） 差動アナログ入力電圧範囲 コンバータにフルスケール応答を生じさせるために印加する必要があ る、ピークtoピークの差動電圧。ピークの差動電圧は、あるピンの電 圧を観察し、180度位相の異なる他のピンの電圧を減算して算出さ れます。ピークtoピークの差異は、入力の位相を180度回転させて、 再びピークの測定を行って算出されます。次に、両方のピークの測定 結果から差異が算出されます。 VNOISE = Z × 0 . 001 × 10 ここでZは入力インピーダンス、FSは周波数が問題となるデバイスの フルスケール、S/N比 （SNR） は特定の入力レベルに対する値、Signal はADCのフルスケールを下回る信号レベルをdB単位で表したもので す。この値は、熱ノイズと量子化ノイズの両方を含みます。 微分非直線性 任意のコード幅の理想的な1LSBのステップからの偏差。 電源除去比 （PSRR） 入力オフセット電圧の変化の電源電圧の変化に対する比。 有効ビット数 有効ビット数 （ENOB） は、測定されたS/N比から以下の式によって算 出されます。 SINAD MEASURED − 1 .7 6 dB + 20 log ENOB = S/N＋歪み （SINAD） rms信号振幅 （フルスケールの0.5dB下に設定） の高調波を含み、 DC成分を含まない他のすべてのスペクトル成分の合計の、rms値に 対する比。 フルスケール 実測値 S/N比 （高調波を含まない） rms信号振幅 （フルスケールの0.5dB下に設定） の始めの5つの高調 波、 およびDC成分を含まない他のすべてのスペクトル成分の合計の、 rms値に対する比。 6 .0 2 エンコード・パルス幅／デューティ・サイクル パルス幅ハイは、定格の性能を有効にするためにENCODEパルス がロジック “1” レベルに留まるべき最小の時間であり、パルス幅ロー は、ENCODEパルスがローに留まるべき最小の時間です。テキスト のtENCHを変更するタイミングの意味を参照してください。任意のクロッ ク・レートでは、これらの仕様により取扱い可能なエンコードのデュー ティ ・サイクルが決定されます。 スプリアス・フリー・ダイナミックレンジ （SFDR） rms信号振幅のピーク・スプリアス・スペクトル成分のrms値に対する 比です。ピークのスプリアス成分は、高調波であるか否かを問いま せん。dBc単位で表されたり （信号レベルが低くなるほど劣化する ため） 、またはdBFS単位で表されたり （常にコンバータのフルスケー ルと対比させるため） します。 フルスケール入力電力 dBmで表され、以下の式により算出されます。 Power FULL SCALE V 2 FULL SCALE Z INPUT = 10 log 0 . 001 FS dBm – SNR dBc – Signal dBFS 10 2トーン・相互変調歪み rms値で表したいずれかの入力トーンの、最悪第3次相互変調成分 に対する比。dBc単位で表されます。 rms ゲイン誤差 ゲイン誤差は、ADCの理想的なフルスケール入力電圧と測定値の 差異です。 2トーン・SFDR rms値で表したいずれかの入力信号のピーク・スプリアス成分の、 rms値に対する比。ピーク・スプリアス成分は、相互変調成分である か否かを問いません。dBc単位で表されたり （信号レベルが低くなる ほど劣化するため） 、またはdBFSで表されたり （常にコンバータのフル スケールと対比させるため） します。 高調波歪み、2次 rms信号振幅の第2高調波のrms値に対する比で、dBc単位で表さ れます。 他の最悪スプリアス rms信号振幅の最悪のスプリアス成分に対する比 （2次および3次高 調波を除いたもの） 。dBc単位で表されます。 REV.0 7 AD9214 過渡応答時間 過渡応答は、ADCがアナログ入力を負極フルスケールの 10%上から正極フルスケールの10%下に遷移するのに必要な 時間です。 帯域外リカバリ時間 帯域外リカバリ時間は、ADCがアナログ入力を正極フルス ケールの10%上から負極フルスケールの10%上まで、または、 負極フルスケールの10%下から正極フルスケールの10%下に 遷移するのに必要な時間です。 等価回路 AV DD 30k Ω AV DD 30k Ω VREF REF A IN 40Ω 40Ω 15k Ω 図2 10k Ω A IN 15k Ω 10k Ω アナログ入力段 図5 出力に設定されたREF AV DD 2.6k Ω ENCODE 600 Ω REF 10k Ω 2.6kΩ 図3 エンコード入力 図6 入力に設定されたREF DVDD 40 Ω 図4 DX デジタル出力段 8 REV.0 代表的な性能特性―AD9214 0 0 ENCODE: 105MSPS A IN: 50.3MHz @ –0.5dBFS SNR: 53.0dB ENOB: 8.5 BITS SRDR: 64dBFS –10 –20 –30 –30 –40 –40 dB dB –20 ENCODE: 65MSPS A IN: 15.3MHz @ –0.5dBFS SNR: 56.9dB ENOB: 9.2 BITS SFDR: 70dB –10 –50 –50 –60 –60 –70 –70 –80 –80 –90 –90 –100 –100 52.5 0 52.5 0 周波数 – MHz 周波数 – MHz 特性1 FFT：fS＝105MSPS、fIN＝∼50.3MHz、AIN＝−0.5dBFS、 差動、1Vp-pアナログ入力範囲 特性4 FFT：fS＝65MSPS、fIN＝15.3MHz（2Vp-p）、 AD8138でAINをドライブ 100 0 ENCODE: 80MSPS A IN: 70.3MHz @ –0.5dBFS SNR: 54.0dB ENOB: 8.5 BITS SRDR: 64dBFS –10 –20 3次 90 –30 2次 80 dB dB –40 –50 70 –60 SFDR 60 –70 –80 50 –90 40 –100 0 40 0 特性2 FFT：fS＝80MSPS、fIN＝70MHz、AIN＝−0.5dBFS、 1Vp-pアナログ入力範囲 20 30 40 A IN 周波数 – MHz 50 60 70 特性5 高調波歪み（2次および3次）およびSFDR 対 AIN 周波数（1Vp-p、fS＝105MSPS） 85 0 ENCODE: 105MSPS A IN: 70.3MHz @ –0.5dBFS SNR: 52.6dB ENOB: 8.4 BITS SFDR: 62.6dBFS –10 –20 3次 80 2次 75 –30 70 –40 SFDR 65 dB dB 10 周波数 – MHz –50 60 –60 55 –70 50 –80 45 –90 40 –100 0 52.5 0 周波数 – MHz 特性3 REV.0 FFT：fS＝105MSPS、fIN＝70MHz（1Vp-p） 25 50 A IN 周波数 – MHz 75 特性6 高調波歪み（2次および3次）およびSFDR 対 AIN周波数（2Vp-p、fS＝80MSPS） 9 AD9214 75 100 SFDR – 1V p–p 70 90 2次 65 3次 70 SFDR 60 60 SINAD – 1V p–p 55 SINAD – 2V p–p 50 50 45 40 20 40 0 20 40 周波数 – MHz 60 80 120 特性10 SINADおよびSFDR 対 エンコード・レート （fIN＝10.3MHz、1Vp-pおよび2Vp-p） 75 0 ENCODE: 80MSPS A IN: 29.3MHz @ –6dBFS 30.3MHz @ –6dBFS SFDR: 74dBFS –10 –20 SFDR – 80MSPS 70 65 SFDR – 105MSPS 信号レベル – dB –30 –40 –50 –60 60 55 50 SINAD – 80MSPS 45 –70 SINAD – 105MSPS –80 40 –90 35 30 –100 40 0 2 4 6 バルス幅ハイ– ns 周波数 – MHz 8 10 特性11 SINADおよびSFDR 対 エンコード・ パルス幅ハイ（1Vp-p） 特性8 2トーン相互変調歪み（29.3MHz、30.3MHz、 1Vp-p、fS＝80MSPS） 120 0 ENCODE: 105MSPS A IN: 30MHz @ –6dBFS 31MHz @ –6dBFS SFDR: 73dBFS –10 –20 12 100 10 IAVDD –30 IAVDD – mA 80 –40 dB 100 80 60 エンコーディング・レート – MSPS 特性7 高調波歪み（2次および3次）およびSFDR 対 AIN周波数（1Vp-pおよび2Vp-p、fS＝65MSPS） dB 40 –50 –60 –70 –80 8 6 60 IDrVDD 40 4 20 2 IDrVDD – mA dB SFDR – 2V p–p 信号レベル – dB 80 –90 0 –100 52.5 0 0 20 40 60 80 100 0 120 エンコード・レート MSPS 周波数 – MHz 特性12 IAVDDおよびIDrV 対 エンコード・レート （fAIN＝10.3MHz、−0.5 dBFS、および−3dBFS） デジタル出力におけるCLOAD∼7pF 特性9 2トーン相互変調歪み（30MHzおよび 31MHz、1Vp-p、fS＝105MSPS） DD 10 REV.0 AD9214 58 1.40 56 SNR 10.3MHz/105MSPS 1.35 信号レベル – dB 54 1.30 VREF – V SINAD 10.3MHz/105MSPS 52 50 1.25 1.20 48 1.15 46 44 –40 0 ｡ 温度 – C 40 1.10 –500 –400 –300 –200 –100 0 100 IREF – µ A 80 特性16 4.0 1.00 3.5 0.75 3.0 0.50 2.5 0.25 INL – LSB % フルスケール 特性13 SINAD／S/N比 対 温度（fAIN＝10.3MHz、 fENCODE＝105MSPS、1Vp-p） 2.0 1.5 300 400 500 ADCリファレンス 対 電流負荷 0.00 –0.25 1.0 –0.50 0.5 –0.75 0.0 –40 200 –1.00 0 40 80 0 温度 – °C 128 特性14 ADCゲイン 対 温度（外部1.25Vリファレンス） 256 384 特性17 1.40 512 コード 640 768 896 1024 896 1024 INL＠80MSPS 1.00 0.75 1.35 0.50 DNL – LSB VREF – V 1.30 1.25 0.25 0.00 –0.25 1.20 –0.50 1.15 –0.75 1.10 0 100 –500 –400 –300 –200 –100 IREF – µ A 特性15 REV.0 –1.00 200 300 400 500 0 ADCリファレンス 対 温度（200μA負荷） 128 256 384 特性18 11 512 コード 640 768 DNL＠80MSPS AD9214 ます。 いずれの設定においても、アナログ入力電圧範囲 （DFS/GAINで決定する1Vp-pまたは2Vp-p）はリファレンス 電圧の直線性をトラックするので、リファレンスのノイズ を低減するためには、REFとAGNDの間に外部バイパス・コ ンデンサの接続が必要です。実際には、外部リファレンス が±5%に調節されている限り、性能の目立った低下は生じ ません。 動作原理 AD9214のアーキテクチャは、スイッチド・キャパシタの技 法を用いている、ステージあたり1ビットのパイプライン・ コンバータです。これらのステージでは、7個のMSBを決定 して3ビットのフラッシュをドライブします、各ステージは、 十分なオーバーラップとエラー補正により、コンパレータ の精度を最適化しています、入力バッファは差動で両入力 は内部的にバイアスされます。これにより、ACとDC、差 動とシングル・エンドの入力モードを柔軟に使い分けられ ます。出力ステージのブロックでは、データの同期化とエ ラー訂正を行い、データを出力バッファに書き込みます。 出力バッファは、別々の電源を用いて、異なるロジック・ ファミリーに対応可能です。パワーダウンの間、出力はハ イ・インピーダンス状態となります。 DFS/GAIN DFS/GAIN（データ・フォーマット・セレクト／ゲイン）入 力（2ピン）は、ADCの出力データ・フォーマットとゲイン （アナログ入力電圧範囲）の両方を制御します。下記の表に その動作を解説します。 表I AD9214の適用 AD9214のエンコード あらゆる高速型A/Dコンバータは、ユーザーの供給するサン プリング・クロックの品質に敏感です。トラック／ホール ド回路は本質的にミキサーです。クロックのすべてのノイ ズ、歪み、タイミングのジッターはA/Dの出力において目的 の信号と混ざってしまいます。このため、AD9214の ENCODE入力は細心の注意を払って設計されており、ユー ザー側でもクロック・ソースに関して相応の注意を払う必 要があります。ENCODE入力は、TTL/CMOSと完全な互換 性を持っており、通常はジッターの少ない水晶制御の TTL/CMOS発振器を使って直接駆動してください。 ENCODE入力は内部的にバイアスされており、ユーザーに よってクロック信号とAC結合可能です。最もクリーンなク ロック・ソースとして、純粋なサイン波を生成するクリス タル・オシレータがよく使われます。図7にこのようなソー スをENCODE入力にAC結合する方法を示します。 データ・フォーマットおよびゲインの設定 外部のDFS/ 差動アナログ 出力データ・ GAINの接続 入力範囲 フォーマット AGND AVDD REF 開放 1Vp-p 1Vp-p 2Vp-p 2Vp-p オフセット・バイナリ 2の補数 2の補数 オフセット・バイナリ アナログ入力のドライブ AD9214のアナログ入力は差動バッファです。等価回路に示 すように、各差動入力は内部的にDC∼AVDD/3にバイアスさ れ、アナログ入力信号のAC結合が可能です。また、アナロ グ信号は、DC結合もできます。この場合、AVDD/3に対する 負荷は∼10kΩと等価であり、アナログ信号のコモン・モー ドのレベルはAVDD/3±200mVの範囲になければなりません。 最高のダイナミック性能を得るためには、AINおよびAINのイ ンピーダンスを整合させる必要があります。 アナログ入力を差動動作させることによりAC特性が最適化 され、偶数次の高調波が最小化され、コモン・モードのノ イズが除去できる利点があります。差動信号は、図8に示す トランス結合、または図9に示すAD8138のような高性能差 AD9214 低ジッターのクリスタル・ オシレータによるサイン波 または1Vp-pのパルス・ソース 動アンプで駆動できます。 ENCODE A IN 図7 50Ω アナログ 信号ソース AC結合したエンコード回路 25Ω 0.1µ F AD9214 1:1 25Ω A IN リファレンス回路 AD9214のリファレンス回路は、REFERENCE（3ピン）によ って設定されます。REFERENCEを外部的にAVDDに接続す ることにより、ADCは内部リファレンス（∼1.25V）を使用 するように設定され、REFピン（4ピン）の接続は、内部の リファレンス電圧を出力するよう設定されます。 REFERENCEが外部的にAV DDに接続されている場合には、 ADCは外部リファレンスを使用するよう設定されます。こ のモードでは、REFピンはリファレンス入力として設定さ れ、外部の1.25Vのリファレンスでドライブする必要があり 図8 トランスを用いたシングル・エンドから差動への変換 AD9214のアナログ入力部の設計においては、データがオ ーバー・ドライブ状態となったときの損傷とデータの改変 を防止するために、特別な配慮がなされています。最適な 入力範囲は1.0Vp-pですが、AD9214である程度の性能低下 と引き替えに2.0Vp-p入力範囲にも対応できます（上記 DFS/GAINピンの解説を参照） 。 12 REV.0 AD9214 500Ω 50Ω アナログ 信号ソース AD8138 + – VOCM – + 500Ω AV DD ウンド（DGND） とDrVDDの間に閉じ込められます。スタンダード なTTLのゲートは、AD9214のダイナミックなスイッチング電流 を際だって増加させるため、使用を避けてください。容量性 負荷が増加すると出力タイミングが遅延し、タイミング特性が満 たされなくなるので注意が必要です。デジタル出力タイミング は、10pFの負荷について保証されています。 AD9214 50Ω A IN 15pF 50Ω A IN 10kΩ 図9 500Ω 500Ω 5kΩ 0.1µ F レイアウトに関する情報 評価ボードの概略図（図10） に、AD9214の代表的な構成例を 示します。最良の結果を得るためには多層基板の使用を推奨 します。デバイスの各ピンを直接にグラウンドからデカップリ ングするために、高品質のセラミック・チップ・コンデンサの使 用を特に推奨します。AD9214のピン出力は、高周波数の高分 解能での設計において使いやすい構造です。すべてのデジタ ル出力、およびそれらの電源とグラウンド・ピンの接続はチッ プの片側に分離され、入力は絶縁のため反対側に配置されて います。 デジタル出力経路の配線には注意が必要です。デジタル出力 とAD9214のアナログ部との結合を防止するため、これらの出 力における容量性負荷を最小に抑えてください。AD9214のデ ジタル出力の各ゲートからのファンアウトを1にすることを推奨 します。 同様に、エンコード回路のレイアウトも重要です。この回路に よって受けるすべてのノイズはデジタル化プロセスを劣化さ せ、全体的な特性を低下させるためです。エンコード・クロッ クは、デジタル出力およびアナログ入力から絶縁する必要が あります。 DC結合によるアナログ入力回路 電源 AD9214はAVDDとDrVDDの2つの電源を備えています。AVDDお よびAGNDは、すべてのアナログ回路、入力、内部タイミング、 デジタル・エラー補正の回路に電源を供給します。AVDDの消 費電流は、代表的な性能特性の項に示すようにエンコード・レ ートにより多少変動します。 DrVDDの電流は、電圧レベル、外部負荷容量、エンコード周波 数に応じて変動します。外部容量を最小化する設計により消 費電力が低減でき、ADCの性能に影響を与える電源ノイズが 削減されます。DrVDDの最大電流は以下の式で算出できます。 IDrV ＝VDrV ×CLOAD×fENCODE×N DD DD ここでNは出力ビットの数であり、AD9214の場合には10となり ます。この最大電流は、各クロック・サイクルの各出力ビットの スイッチングの状態に対応し、これは、ナイキスト周波数であ るfENCODE/2のフルスケールの矩形波の場合にのみ発生します。 実際には、IDrVDDは出力ビットのスイッチングの平均的な数とな り、これはエンコードのレートとアナログ入力信号の特性によ って決定されます。特性曲線の項では、10.3MHzサイン波によ ってアナログ入力を駆動する場合のIDrVDDとエンコード・レート の参照を示します。 両方の電源接続は、パッケージ接続の位置またはその近くで、 高品質なセラミック・チップ・コンデンサを用いて、グラウンド とデカップリングしてください。すべてのグラウンド（AGNDお よびDGND）の接続に単一のグラウンド・プレーンを用いること を推奨します。 PWRDN制御ピンのロジック・レベルをハイにすると、AD9214 がスリープ・モードに設定されます。PWRDNは通常動作では ロジック・レベルがローの状態で開放となります。スリープ・モ ードでは、ADCはアクティブ状態ではなくなり、消費電力が低 減されます。スリープ・モードから通常動作に切り替える場合 には、ADCが有効な出力データに復帰するために∼15クロッ ク・サイクルを必要とします。 評価ボード AD9214の評価ボードを使って、ユーザーはデバイスの性能を 簡単な手法で評価できます。ユーザーはアナログ入力信号、エ ンコード・クロック・リファレンス、 電源を供給する必要があります。 AD9214のデジタル出力は、評価ボードによってラッチされ、40 ピンのコネクタによってレディ信号とともに得られます。評価ボー ドの概略図、レイアウト、部品の一覧表を参照してください。 電源接続 ボードへの電源は、着脱可能な4ピンの電源ストリップ（U4、 U9、U10） により供給されます。これらの12ピンは、表IIに示す ようにドライブしてください。 表 II デジタル出力 AD9214のデータ・レシーバの設計には注意が必要です。デジ タル出力によってシリーズ抵抗（例：100Ω） をドライブし、その 次に74LCX821のようなゲートを付加することを推奨します。容 量性負荷を最小化するために、各出力ピンには1つのゲートだ けを接続してください。このような例として、図10に示す評価 ボード概略図があります。このシリーズ抵抗は、出力段に流れ 込む電流の量を制限するために、できる限りAD9214の近くに 設置する必要があります。これらのスイッチング電流は、グラ REV.0 AD9214評価ボードの電源接続 ピン 記号 1 3 LVC 5V 5 −5V 7 9 11 2,4,6, 8,10,12 VCC VDD DAC GND 必要な外部電源 3V 5V （オプションのZ1電源） −5V （オプションのZ1電源） 3V 3V 5V グラウンド A＋5Vおよび−5Vの電源はオプションであり、差動式オペ アンプZ1をボードに装着する場合にのみ必要です。 13 AD9214 リファレンス回路 評価ボードは、AD9214がボード上のリファレンスを使用す るように、組み立ての時点で設定されています。外部リフ ァレンスを供給する場合には、ユーザーがE25とE26を接続 するジャンパを取り除いてE19とE24の間に接続して、REFERENCEピンをVCCに接続してください。この設定では、 外部の1.25Vリファレンスをジャンパ接続のE23に接続する 必要があります。ジャンパ接続のE19∼E21、E24および抵 抗R13∼R14は組み立て時に省略されており、AD9214の評 価には使用されません。 アナログ入力 アナログ入力信号は、SMBコネクタJ1によって評価ボード に接続されます。組み立て時の設定により、信号はコンデ ンサC10によってトランスT1にAC結合します。この1：1の トランスは25Ωの抵抗R1およびR4を介して、コネクタJ1を 50Ωで終端します。また、T1はJ1の信号を差動信号に変換 してAD9214のアナログ入力とします。通常省略されるR3を 用いると、トランスが除去された場合にJ1を終端するのに 使えます。 ユーザーは、E1とE3のジャンパ・ブロックを取り除いて、 これをE3とE2の間に設置することにより、AD9214をボード においてシングル・エンドでドライブするように再設定で きます。この設定では、コンデンサC2がAINの自己バイアス を安定化させ、抵抗R2がJ1の50Ωソースに整合したインピ ーダンスを与えます。 トランスT1は、通常時にE40とE38の間にあるジャンパを E40とE37の間に設置し、さらに通常時にE39とE10の間にあ るジャンパをE7とE10の間に設置することにより、バイパス できます。この設定では、AD9214のアナログ入力は、J1か ら直接にシングル・エンドでドライブされ、R3（通常は省 略される）を、J1に対する全ケーブルを終端するように装 着してください。 ゲイン／データ・フォーマット 評価ボードはDFS/GAINピンをグラウンドに接続した状態で 組み立てられ、これによりAD9214はアナログ入力範囲1Vp-p、 データ・フォーマットはオフセット・バイナリに設定され ます。ユーザーはこのジャンパを取り除き、接続を表IIIに 中の1つに切り替えて、AD9214を異なるゲインと出力フォ ーマットのオプションに設定できます。 表III 評価ボードのデータ・フォーマットおよびゲインの設定 DFS/GAIN ジャンパの配置 DFS/GAIN 接続 差動AIN 範囲 出力データ・ フォーマット E18∼E12 E16∼E11 E15∼E14 E17∼E13 AGND AVDD REF フローティング 1Vp-p 1Vp-p 2Vp-p 2Vp-p オフセット・バイナリ 2の補数 2の補数 オフセット・バイナリ AD8138の使用 AD9214の評価ボードのレイアウトには、AD8138差動アン プ・ベースのアナログ入力に対するオプションのドライバ 回路が含まれています。評価ボードのこの部分は、ボード が製造された時点では空きスペースのままですが、ユーザ ーによって簡単に加えられます。抵抗R5、R16、R18、R25 はフィードバック・ネットワークであり、AD8138のゲイン を設定します。抵抗R23とR24はオペアンプの出力における コモン・モード電圧を設定します。抵抗R27とR28、および コンデンサC15はAD8138の出力のローパス・フィルタを構 成し、AD9214へのノイズの寄与を制限します。 ドライブ回路を加えると、ユーザーは通常E40とE38の間に あるジャンパ・ブロックを取り除いて、これをE40とE41の 間に設置しなければなりません。これにより、SMBコネク タJ1からのアナログ信号がAD8138ドライブ回路にAC結合さ れます。ユーザーは、トランスT1を回路から取り除くため に、通常E39とE10の間およびE1とE3の間に接続されている ジャンパを取り除く必要があります。 パワー・ダウン 評価ボードは、PWRDN入力がローの開放状態、つまり通常 動作の状態となるように組み立て時点で設定されています。 ユーザーは、オプション・ホールのE5とE6の間にジャンパ を設置してPWRDNをAVCCに接続し、AD9214をパワー・ ダウン・モードに設定できます。 信号のエンコードおよび分配 エンコード入力信号はSMBコネクタJ5をドライブする必要 があり、これはボード上で50Ωで終端されています。スタ ンダードのCMOSコンパチブルのパルス・ソースを推奨し ます。または、通常は省略される抵抗R11をユーザーが付加 して、AC結合されたクロック・ソースのDCレベルを調節 できます。J5はAD9214のENCODE入力とU12の1つのゲート をドライブし、これによりクロック信号がバッファされボ ード上のラッチ（U3）、再構成DAC（U11）、データ・コネ クタ（U2）に分配されます。ボードはタイミング・オプシ ョンをDACおよびラッチに最適化された状態で組み立てら れるため、ユーザーはE34とE35の間のジャンパを取り除い て、これをE35とE36の間に装着することにより、エッジ・ コネクタU2の37ピンでDR信号を反転させることができま す。 DAC再構成回路 出力コネクタU2によって得られるデータは、またDAC U11、 AD9752によって再構成できます。この12ビットの高速D/A コンバータは、評価ボードを設定してデバッグするための ツールとして含まれています。これを使ったAD9214の性能 測定はできません。なぜなら、この性能はADCの性能を正 確に反映しないからです。J2のDAC出力は50Ωをドライブ します。ユーザーがE8とE9の間にジャンパ・ブロックを設 置すれば、DACのSLEEP機能を有効にできます。 14 REV.0 AD9214 AD9214/PCB部品内容 # 数量 リファレンス記号 デバイス 1 1 PCB 2 19 コンデンサ パッケージ 値 603 0.1 µF 3 4 N/A C 1– C3, C5 – C14, C16 – C20, C25 – C28 C21 – C24 CAPTAJD 10 µF 4 1 C4 コンデンサ 603 0.01 µF 5 4 R1, R2, R4, R8 抵抗 1206 25 Ω 6 4 R7, R10, R12, R17 U 5 –U8 抵抗 1206 50 Ω 抵抗 RPAK_742 100 Ω R21 抵抗 1206 0Ω R6, R9 E1 – E6, E8 – E9, E11 – E27, E29, E31 – E41 抵抗 1206 2000 Ω 7 8 4 1 9 2 10 37 コンデンサ テスト・ポイント TSW-120-07-G-S SMT-100-BK-G ジャンパ接続 11 3 J1, J2, J5 コネクタ SMB 51-52-220 12 1 U12 クロック・チップ SOIC SN74LVC86 13 1 U11 DAC SOIC AD9752 14 1 U3 ラッチ SOIC 74LCX821 15 1 U1 ADC/DUT SOIC AD9214 16 1 U2 40ピン・ヘッダー Samtec Tsw-120-07-G-D 17 1 T1 トランス 18 3 U 4, U9, U10 電源ストリップ Mini Circuits ADT1-1WT Newark 95F5966 25.602.5453.0 電源コネクタ 以下の部品はプリント基板の設計に含まれていますが、組み立て時には省略されています。 19 3 C 1, C20, C28 コンデンサ 603 0.1 µ F 20 2 C 30, C29 コンデンサ CAPTAJD 10 µ F 21 1 C15 コンデンサ 603 15 pF 22 4 R5, R18, R25, R26 抵抗 1206 500 Ω 23 1 R23 抵抗 1206 1 kΩ 24 1 R24 抵抗 1206 4 kΩ 25 3 R11, R15, R16 抵抗 1206 ユーザー選択 26 2 R13, R14 抵抗 1206 N/A 27 3 R27, R28, R3 抵抗 1206 50 Ω 28 1 R19 抵抗 1206 29 1 Z1 オペアンプ SOIC 0Ω AD8138 REV.0 15 J1 図10 オプション R3 50Ω 3 5 16 J5 R12 50Ω R11 50Ω LVC オプション GND + 5V LVC GND E36 E34 R21 0Ω − 3 + 5V 8 R25 500Ω + C1 0.1µ F R14 2kΩ DR R17 50Ω GND 3 4 R27 50Ω R28 50Ω CLKDAC E27 GND E32 R10 50Ω E33 C16 0.1µ F E28 E31 LVC GND AMP AMP CLKLAT C15 15pF 1 LVC LVC GND 2 3 U4 4 27 26 18 17 16 15 25 24 23 22 21 20 19 VDD C8 0.1µ F GND GND GND D2 D1 D9 MSB D8 D7 D6 D5 D4 D3 1 2 3 U10 4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 U7 U8 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 NC1 NC2 CLK DVDD DCOM NC3 AVDD ICOMP IOUTA IOUTB ACOM NC4 FSADJ REFIO REFLO SLEEP 16 15 14 13 12 11 10 9 16 15 14 13 12 11 10 9 AD9752 U11 APAK_742 5 6 7 8 1 2 3 4 APAK_742 1 2 3 4 5 6 7 8 VDD GND DAC GND 3V GND D0 LSB C9 0.1µ F GND VDD –5V GND VCC GND 3V AD9214A 1 U1 D9 MSB 28 OR E30 DTR GND VCC C27 0.1µ F 5N74LVC86 U12 14 1 1A VCC 2 13 4B 1B 3 12 1Y 4A 4 11 2A 4Y 5 10 2B 3B 6 9 3A 2Y 8 7 3Y GND オプション GND R19 0Ω V− 5 6 C20 0.1µ F – 5Ω Z1 VCOM 2 LVC GND +5V GND 3V 1 U9 2 DFS/GAIN D8 3 REFSENSE D7 4 REF D6 5 AGND1 DrV DD VCC 6 C3 0.1µ F AV DD DGND C7 0.1µ F VCC 7 AV DD D5 8 AGND D4 AMP 9 AIN D3 E3 10 AIN D2 AMP GND 11 E2 AGND D1 0.1µ F VCC 12 GND AV DD D0 LSB 13 ENC DrV DD1 CLK E5 14 PWRDN DGND1 E6 E4 GND R13 GND 2kΩ オプション C17 0.1µ F AD8138 V+ 4 2 1 ENC E35 R18 500Ω E41 ENC C28 0.1µ F R23 1kΩ R25 4kΩ R5 500Ω R26 500Ω C2 0.1µ F C6 E1 0.1µ F GND C25 0.1µ F GND GND R2 25Ω E21 E20 GND E25 E26 VCC E19 E24 E17 E13 GND GND E18 E12 VCC E16 E11 C4 0.1µ F GND GND R1 25Ω E22 E23 E7 E10 R4 25Ω E39 C26 0.1µ F オプション 4 2 1 T1 6 C18 0.1µ F E29 E38 E40 C10 0.1µ F E37 GND GND E15 E14 C29 10µ F +5V 28 27 26 25 24 23 22 21 20 19 18 17 16 15 E9 GND R6 2kΩ GND GND C11 GND CLKDAC GND VDD GND U7 U8 R7 50Ω J2 APAK_742 1 2 3 4 5 6 7 8 DAC C13 0.1µ F C14 0.1µ F 4QPHA U2 DAC 39 39 37 37 35 35 33 33 31 31 29 29 27 27 25 25 23 23 21 21 19 19 17 17 15 15 13 13 11 11 9 9 7 7 5 5 3 3 1 1 GND GND D4 D3 D2 D1 D0 GND DR GND CLKLAT オプション D9 MSB D8 D7 D6 D5 GND 16 15 14 13 12 11 10 9 10 9 16 15 14 13 12 11 GND R15 50Ω R16 50Ω VDD APAK_742 7 8 1 2 3 4 5 6 C24 10µ-F DAC R8 GND 25Ω C23 10µ F R9 2kΩ GND C12 0.1µ F GND DAC GND E8 0.1µ F 14 13 23 22 21 20 19 18 17 16 15 VDD C19 0.1µ F GND C22 10µ F VCC 24 GND C21 10µ F LVC 74LCXB21 1 GND DE U3 VCC 2 D9 D9 3 D8 D8 4 D7 D7 5 D6 D6 6 D5 D5 7 D4 D4 8 D3 D3 9 D2 D2 10 D1 D1 11 D0 D0 12 GND CLK GND C30 10µ F –5V 10 8 6 4 2 24 22 20 18 16 14 12 40 38 36 34 32 30 28 26 10 8 6 4 2 24 22 20 18 16 14 12 26 40 38 36 34 32 30 28 GND AD9214 プリント基板概略図 REV.0 AD9214 図11 プリント基板上面シルク・スクリーン 図12 図13 REV.0 図14 プリント基板上面銅配線面 図15 プリント基板底面シルク・スクリーン 図16 17 プリント基板底面銅配線面 プリント基板グラウンド層（TBD層） プリント基板電源層（第3層および第4層） AD9214 外形寸法 サイズはインチと（mm）で示します。 0.407 (10.34) 0.397 (10.08) 15 1 14 0.212 (5.38) 0.205 (5.21) 0.311 (7.9) 0.301 (7.64) 28 0.07 (1.79) 0.066 (1.67) 0.078 (1.98) ピン１ 0.068 (1.73) 0.008 (0.203) 0.0256 (0.65) 0.002 (0.050) BSC 0.015 (0.38) 0.010 (0.25) 18 実装面 0.009 (0.229) 0.005 (0.127) 8° 0° 0.03 (0.762) 0.022 (0.558) REV.0 AD9214 REV.0 19 PRINTED IN JAPAN TDS12/2000/1000 AD9214 このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.0