日本語版

10ビット、40/65/80/105MSPS
3VデュアルA/Dコンバータ
AD9218
特長
機能ブロック図
デュアル10ビット、40/65/80/105MSPSのA/Dコンバータ
低消費電力：275mW／1チャンネル@105MSPS
リファレンスおよびトラック／ホールド・アンプ内蔵
ENCODE A
300MHzのアナログ帯域幅／各チャンネル
AINA
S/N比：57dB@41MHz（エンコード：80MSPS）
AINA
1Vp-pまたは2Vp-pアナログ入力範囲／各チャンネル
REFOUT
シングル・チャンネル動作用のパワーダウン・モード
REFINB
出力データ・アライメント・モード
T/H
出力レジスタ
ADC
10
10
AINB
D9A –D0A
ユーザー
選択#1
REFINA
3.0V単電源動作（2.7∼3.6V）
2の補数またはオフセット・バイナリの出力モード
AD9218
タイミング
ユーザー
選択#2
REF
データ・
フォーマット／
ゲイン
T/H
出力レジスタ
ADC
10
AINB
10
D9B –D0B
8ビットのA/D9288とピン・コンパチブル
チャンネル間クロストーク：−75dBc
ENCODE B
タイミング
アプリケーション
VD
GND
VDD
バッテリ駆動機器
携帯型スコープメーター
ローコスト・デジタル・オシロスコープ
IおよびQ通信
超音波装置
概要
製品のハイライト
AD9218は、内蔵トラック／ホールド回路を備えたデュアル・
10ビットのモノリシック・サンプリングA/Dコンバータです。
低コスト、低消費電力、小型、取扱いの容易さなどの点が最
適化された製品です。AD9218は105MSPSの変換レートで動作
し、全動作範囲にわたって優れたダイナミック特性を持って
います。また、各チャンネルは、独立して動作させることが
できます。
AD9218は、3.0V（2.7∼3.6V）単電源と1つのエンコード・ク
ロックだけで、完全な動作が可能なA/Dコンバータです。ほ
とんどのアプリケーションで、外部リファレンスまたはドラ
イバ部品が不要です。デジタル出力はTTL/CMOSコンパチブ
ルであり、分離された出力電源ピンを備えているので、3.3V
または2.5Vロジックとのインターフェースに対応できます。
クロック入力はTTL/CMOSコンパチブルであり、10ビットの
デジタル出力は3.0V（2.5∼3.6V）電源から動作します。パワ
ーダウン・モード、デジタル・データ・フォーマット、デジ
タル・データ・タイミングの組み合わせは、オプションにより、
ユーザーによる選択が可能です。パワー・ダウン・モードでは、
デジタル出力はハイ・インピーダンス状態となります。
AD9218は、先進のCMOSプロセスにより製造され、48ピン表
面実装型プラスチック・パッケージ（7×7mm LQFP）で供給
され、工業温度範囲（−40∼＋85℃）で仕様規定されています。
低消費電力
105MSPS動作での消費電力は、わずか275mW／チャンネル。
他の変換速度では、優れたAC特性を維持しながら、速度に
比例して消費電力が減少します。
ピン・コンパチブルなアップグレード
8ビットのAD9288デュアルA/Dコンバータとピン・コンパチブ
ルなので、8ビットから10ビットへのアップグレードが容易。
使用が容易
内蔵リファレンスおよびユーザー・コントロールによって、
柔軟なシステム設計を実現。
高性能
105MSPSにおけるナイキスト入力で54dBのS/N比を維持。
チャンネル間クロストーク
極めて低く、−75dBcを達成。
アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ
の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害
に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特
許または特許の権利の使用を許諾するものでもありません。
REV.0
アナログ・デバイセズ株式会社
本 社／東京都港区海岸1-16-1 電話03
（5402）8400 〒105-6891
ニューピア竹芝サウスタワービル
大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003
新大阪第二森ビル
AD9218−仕様
DC特性（特に指定のない限り、VDD＝3.0V、VD＝3.0V）
パラメータ
温度
テスト・ AD9218BST-40/-65
レベル
Min
Typ
Max
分解能
精度
ノー・ミスコード1
オフセット誤差2
ゲイン誤差2
微分非直線性（DNL）
10
全範囲
25℃
25℃
25℃
全範囲
25℃
全範囲
VI
I
I
I
VI
I
VI
温度ドリフト
オフセット誤差
ゲイン誤差2
リファレンス
全範囲
全範囲
全範囲
V
V
V
リファレンス
内部リファレンス（REFOUT）
入力抵抗（REFIN A,B）
25℃
全範囲
I
V
アナログ入力
3
差動入力電圧範囲（AIN,AIN）
コモンモード電圧
入力抵抗
入力容量
全範囲
全範囲
全範囲
25℃
V
V
VI
V
全範囲
全範囲
IV
IV
全範囲
25℃
全範囲
全範囲
25℃
VI
V
VI
VI
I
積分非直線性（INL）
電源
VD
VDD
電源電流
4
IVD（VD＝3.0V）
4
IVDD（VDD＝3.0V）
5
消費電力 DC
IVDパワーダウン電流6
電源除去比
AD9218BST-80/-105
Min
Typ
Max
–18
–2
–1
–1/–1.6
GNT
2
3
±0.3/±0.6
±0.8
±0.3/±1
±1
10
18
8
1/1.3
–18
–2
–1
1/1.6
–1.35/–2.7
10
80
40
1.18
9
8
2.7
2.7
1.24
11
1または2
VD/3
10
3
GNT
2
3.5
±0.5/±0.8
±0.6/±0.9
±0.75/±2
±1/±2.3
ビット
18
8
1.2/1.7
1.35/2.7
4
100
40
1.28
13
1.18
9
14
8
3
3
3.6
3.6
2.7
2.7
108/117
7/11
325/350
20
±1
113/122
340/365
1.24
11
1
VD/3
10
3
単位
LSB
% FS
LSB
LSB
LSB
LSB
ppm/℃
ppm/℃
ppm/℃
1.28
13
14
V
kΩ
V
V
kΩ
pF
3
3
3.6
3.6
V
V
172/183
13/17
515/550
22
±1
175/188
mA
mA
mW
mA
mV/V
525/565
注
1
2
3
4
5
6
40MSPS、65MSPS、80MSPSの各グレードでは、工業温度範囲でのノー・ミスコードを保証。105MSPSグレードでは室温におけるノー・ミスコードを保証。
ゲイン誤差およびゲイン温度係数は、2Vp-p範囲での65グレード、1Vp-p範囲での40、85、105グレードのA/Dコンバータ（外部リファレンスは1.25Vに固定）のみについての数値です。
1V範囲（フルスケール）において（AIN-AIN）＝±0.5V、2V範囲（フルスケール）において（AIN-AIN）＝±1Vです。
定格エンコード、0.5dBFSにおける10.3MHzのアナログ入力、CLOAD＝5pFで測定されたAC消費電力です。
定格エンコード、DCアナログ入力（スタティック出力、IVDD＝0）で測定されたDC消費電力です。
IVDD＝10μA typのパワーダウン状態における値です（すべてのグレード）
。
仕様は予告なく変更されることがあります。
2
REV.0
AD9218
デジタル特性（特に指定のない限り、VDD＝3.0V、VD＝3.0V、外部リファレンス）
パラメータ
温度
テスト・
AD9218BST-40/-65
Min
Typ
Max
レベル
デジタル入力
エンコード入力コモン・モード
エンコード“1”電圧
エンコード“0”電圧
エンコード入力抵抗
ロジック“1”電圧−S1,S2,DFS
ロジック“0”電圧−S1,S2,DFS
ロジック“1”電流−S1
ロジック“0”電流−S1
ロジック“1”電流−S2
ロジック“0”電流−S2
ロジック“1”電流−DFS
ロジック“0”電流−DFS
入力容量−S1,S2、エンコード入力
入力容量 DFS
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
全範囲
25℃
25℃
V
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
VI
V
V
デジタル出力
ロジック“1”電圧
ロジック“0”電圧
出力コーディング
全範囲 VI
全範囲 VI
AD9218BST-80/-105
Min
Typ
Max
VD/2
VD/2
2
2
0.8
2.3
1.8
2
2.0
–50
–400
50
–50
30
–400
±10
–230
230
±10
100
–230
2
4.5
0.8
+50
–50
400
+50
200
–50
2.45
1.8
2
2.0
–50
–400
50
–50
30
–400
±10
–230
230
±10
100
–230
2
4.5
0.8
2.3
0.8
+50
–50
400
+50
200
–50
単位
V
V
V
kΩ
V
V
μA
μA
μA
μA
μA
μA
pF
pF
2.45
0.05
2の補数またはオフセット・バイナリ
V
0.05
V
2の補数またはオフセット・バイナリ
仕様は予告なく変更されることがあります。
AC特性（特に指定のない限り、VDD＝3.0V、VDD＝3.0V、外部リファレンス）
パラメータ
温度
テスト・ AD9218BST-40/-65
Min
Typ
Max
レベル
AD9218BST-80/-105
Min
Typ
Max
単位
25℃
25℃
I
I
58/55
–/54
59/57
59/56
57/53
55/52
58/55
57/54
dB
dB
25℃
25℃
I
I
58/54
–/53
59/56
59/55
56/52
55/51
58/53
57/53
dB
dB
25℃
25℃
I
I
9.4/8.8
–/8.6
9.6/9.1
9.6/8.9
9.1/8.4
9/8.3
9.4/8.6
9.3/8.6
ビット
ビット
25℃
25℃
I
I
–72/–66
–/–63
–89/– 77
–89/– 72
–69/–60
–65/–57
–77/–68
–76/–66
dBc
dBc
25℃
25℃
I
I
–68/–62
–/–60
–79/– 68
–78/– 64
–62/–57
–63/–57
–71/–63
–73/–69
dBc
dBc
25℃
25℃
I
I
–68/–62
–/–60
–79/– 67
–78/– 64
–62/–57
–63/–57
–69/–62
–70/–63
dBc
dBc
25℃
V
–74/–73
25℃
V
–73/–73
–77/–67
dBc
25℃
25℃
V
V
300
–75
300
–75
MHz
dBc
ダイナミック特性1
S/N比（SNR）
（高調波を除く）
fIN＝10.3MHz
fIN＝ナイキスト2
S/N比（SINAD）
（高調波を含む）
fIN＝10.3MHz
fIN＝ナイキスト2
実効ビット数（ENB）
fIN＝10.3MHz
fIN＝ナイキスト2
2次高調波歪み
fIN＝10.3MHz
fIN＝ナイキスト2
3次高調波歪み
fIN＝10.3MHz
fIN＝ナイキスト2
スプリアスフリー・ダイナミックレンジ（SFDR）
fIN＝10.3MHz
fIN＝ナイキスト2
2周波相互変調歪み（IMD）
−7dBFSにおいて
fIN1＝10MHz,fIN2＝11MHz
−7dBFSにおいて
fIN1＝30MHz,fIN2＝31MHz
アナログ帯域幅、フル・パワー
クロストーク
dBc
注
1 特に指定のない限り、AC特性は10.3MHzにおける−0.5dBFSのアナログ入力電圧に対するものです。40、80、105の各グレードのAC特性は1Vp-p範囲で差動ドライブでテストしたものです。65グレード
についてのAC特性は2Vp-p範囲で差動ドライブでテストしたものです。
2 65、80、105のグレードについてはナイキスト周波数に近い周波数でテストしたものです。65、80、105のグレードについて、それぞれ、31MHz、39MHz、51MHzにおける値です。
仕様は予告なく変更されることがあります。
REV.0
3
AD9218−仕様
スイッチング特性（特に指定のない限り、VDD＝3.0V、VD＝3.0V、外部リファレンス）
パラメータ
温度
テスト・
レベル
AD9218BST-40/-65
Min
Typ
Max
エンコード入力パラメータ
最大エンコード・レート
最小エンコード・レート
エンコード・パルス幅ハイ（tEH）
エンコード・パルス幅ロー（tEL）
アパーチャ遅延（tA）
アパーチャ不確定性（ジッター）
全範囲
全範囲
全範囲
全範囲
25℃
25℃
VI
IV
IV
IV
V
V
40/65
デジタル出力パラメータ
出力有効期間（tV）*
出力伝播遅延（tPD）*
出力立ち上がり時間（tR）
出力立ち下がり時間（tF）
範囲外からのリカバリ時間
過渡応答時間
パワーダウンからのリカバリ時間
パイプライン遅延
全範囲
全範囲
25℃
25℃
25℃
25℃
25℃
全範囲
VI
VI
V
V
V
V
V
IV
AD9218BST-80/-105
Min
Typ
Max
80/105
20/20
20/20
7/6
7/6
5/3.8
5/3.8
2
3
2
3
3
3
4.5
1
1.2
5
5
10
5
7
4.5
1.0
1.2
5
5
10
5
単位
MSPS
MSPS
ns
ns
ns
ps rms
ns
ns
ns
ns
ns
ns
周期
周期
6
注
* tVおよびtPDは、エンコード入力の1.5レベルからデジタル出力振幅の50%/50%レベルまでを測定したものです。テストにおけるデジタル出力のAC負荷は、5pFのAC負荷または±40μAのDC電流を超えま
せん。立ち上がり／立ち下がりの時間は、10%と90%の間で測定したものです。
仕様は予告なく変更されることがあります。
サンプル
N+5
サンプル
N+1
サンプルN
サンプル
N+6
AINA,
AINB
tA
t EH
t EL
サンプル
N+2
サンプル
N+3
サンプル
N+4
1/f S
ENCODE
A&B
tV
t PD
D9A –D0A
データ N – 5
データ N – 4
データ N – 3
データ N – 2
データ N – 1
データ N
D9B –D0B
データ N – 5
データ N – 4
データ N – 3
データ N – 2
データ N – 1
データ N
図1
同一クロック（S1＝1、S2＝0）による通常動作でのチャンネル・タイミング
4
REV.0
AD9218
サンプル
N
サンプル
N+1
サンプル
N+2
サンプル
サンプル
N+7
N+8
AINA,
AINB
tA
t EH
サンプル
N+3
t EL
サンプル サンプル サンプル
N+4
N+5
N+6
1/f S
ENCODE A
tV
t PD
ENCODE B
D9A –D0A
データ N – 10
D9B –D0B
データ N – 8
データ N – 9
図2
データ N – 6
データ N – 7
データ N – 4
データ N – 5
データ N – 2
データ N – 3
データ N
データ N – 1
データ N+2
データ N+1
2つのクロック・ソース（S1＝1、S2＝0）による通常動作でのチャンネル・タイミング
サンプル
N
サンプル サンプル
N+2
N+1
サンプル
サンプル
N+7
N+8
AINA,
AINB
tA
t EH
t EL
サンプル
N+3
サンプル サンプル サンプル
N+4
N+5
N+6
1/f S
ENCODE A
tV
t PD
ENCODE B
D9A –D0A
データ N – 10
データ N – 8
データ N – 6
データ N – 4
データ N – 2
データ N
データ N+2
D9B –D0B
データ N – 11
データ N – 9
データ N – 7
データ N – 5
データ N – 3
データ N – 1
データ N+1
図3
REV.0
2つのクロック・ソース（S1＝1、S2＝1）によるデータ・アラインでのチャンネル・タイミング
5
AD9218
絶対最大定格1
VD、VDD ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥4V
アナログ入力 ‥‥‥‥‥‥‥‥‥‥‥‥−0.5V∼VD＋0.5V
デジタル入力 ‥‥‥‥‥‥‥‥‥‥‥‥−0.5V∼VDD＋0.5V
REFIN入力 ‥‥‥‥‥‥‥‥‥‥‥‥‥−0.5V∼VD＋0.5V
デジタル出力電流 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥20mA
動作温度 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥−55∼＋125℃
保管温度 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥−65∼＋150℃
最大接合温度 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥150℃
最大ケース温度 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥150℃
θJA2 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥57℃/W
テスト・レベルの説明
テスト・レベル
I
100%製造テスト。
II 25℃における100%製造テスト、および特定の温度にお
けるサンプル・テスト。
III サンプル・テストのみ。
IV パラメータは設計および特性テストにより保証。
V パラメータは代表値のみ。
VI 25℃において100%製造テスト。設計および特性テスト
により、工業温度範囲で保証。軍用デバイスについて
は、極限温度において100%製造テスト。
注
1 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることがあ
ります。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セクシ
ョンに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長期間
絶対最大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。
2 連続したグラウンド・プレーンが設けられた4層基板における測定値です。
注意
ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、
検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル
ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪
失を回避するために、適切なESD予防措置をとるようお奨めします。
WARNING!
ESD SENSITIVE DEVICE
オーダー・ガイド
パッケージ・
モデル
温度範囲
パッケージ
オプション
AD9218BST-40,-65,-80,-105
AD9218-65PCB
AD9218-105PCB
−40∼＋85℃
25℃
25℃
メトリック・クワッド・フラット・パック（1.4mm厚：LQFP）
評価ボード（40/65グレードに対応）
評価ボード（80/105グレードに対応）
ST-48
表I
ユーザー選択モード
S1
S2
ユーザー選択オプション
0
0
1
1
0
1
0
1
チャンネルAおよびBの両方をパワーダウン
チャンネルBのみをパワーダウン
通常動作（データ・アライン・ディスエーブル）
データ・アライン・イネーブル（クロックAの立ち
上がりエッジで両チャンネルからのデータが有効。
チャンネルBのデータは1/2クロック・サイクル遅延）
6
REV.0
AD9218
ピン機能の説明
ピン番号
記号
機能
1,12,16,27,29,32,34,45
2
3
4
GND
AINA
AINA
DFS/GAIN
5
6
7
8
9
10
11
13,30,31,48
14
15,28,33,46
17∼26
35∼44
47
REFINA
REFOUT
REFINB
S1
S2
AINB
AINB
VD
ENCB
VDD
D9B∼D0B
D0A∼D9A
ENCA
グラウンド。
チャンネルAへのアナログ入力。
チャンネルAへのアナログ入力（コンプリメンタリ）。
データ・フォーマット選択およびアナログ入力ゲイン・モード（ローでオフセット・バイナ
リ出力が有効で1Vp-pに対応、ハイで2の補数による出力が有効で1Vp-pに対応、フローティ
ングでオフセット・バイナリ出力が有効で2Vp-pに対応。VREFで2の補数による出力が有効で
2Vp-pに対応）。
チャンネルAへのリファレンス入力。
内部リファレンス。
チャンネルBへのリファレンス入力。
ユーザー選択#1（表I参照）
。
ユーザー選択#2（表I参照）
。
チャンネルBへのアナログ入力（コンプリメンタリ）。
チャンネルBへのアナログ入力。
アナログ電源（3V）
Bチャンネルへのクロック入力。
デジタル電源（2.5∼3.6V）
チャンネルBへのデジタル出力（D9B＝MSB）。
チャンネルAへのデジタル出力（D9A＝MSB）。
チャンネルAへのクロック入力。
D3A
D2A
D5A
D4A
D8A
D7A
D6A
GND
D9A (MSB)
VDD
ENCA
VD
ピン配置
48 47 46 45 44 43 42 41 40 39 38 37
GND 1
A INA 2
36
D1A
35
D0A
A INA 3
34
GND
DFS/GAIN 4
33
REFINA 5
32
VDD
GND
31
VD
30
VD
ピン1目印
AD9218
REFOUT 6
上面図
（縮尺は異なります）
REFINB 7
S1 8
GND
28 VDD
27 GND
29
S2 9
A INB 10
A INB 11
GND 12
7
D3B
D2B
D5B
D4B
D7B
D6B
D8B
GND
(MSB) D9 B
VDD
VD
REV.0
ENCB
13 14 15 16 17 18 19 20 21 22 23 24
26
D0B
25
D1B
AD9218
用語解説
アナログ帯域幅
基本周波数（FFT解析により決定）の電力スペクトルが3dB
低下するアナログ入力周波数。
3次高調波歪み
信号振幅のrms値の3次高調波成分のrms値に対する比であ
り、dBcで表します。
積分非直線性
最小二乗法によって決定される「最良の直線」を用いて測
定されるリファレンス直線からの伝達関数の偏差であり、
1LSB単位で表されます。
アパーチャ遅延
ENCODEコマンドの立ち上がりエッジの50%の時点からア
ナログ入力がサンプルされる時点までの遅延。
アパーチャ不確定性（ジッター）
アパーチャ遅延のサンプル間における変化。
最小変換レート
アナログ信号のS/N比が保証された限界から3dB低下する、
最低の周波数に対応するエンコード・レートです。
クロストーク
低いレベル（−40dBFS）の信号でドライブされているチャ
ンネルへの、フルスケールの信号でドライブされている隣
接チャンネルからのカップリング。
最大変換レート
パラメータのテストが行われるエンコード・レートです。
出力伝播遅延
差動のENCODEとENCODEが交差する時点から、全出力デ
ータ・ビットが有効なロジック・レベル範囲内となる時点
までの遅延を示します。
差動アナログ入力抵抗、差動アナログ入力容量、差動アナ
ログ入力インピーダンス
各アナログ入力ポートで測定される実インピーダンスおよ
び複合インピーダンス。抵抗は静的に測定し、容量および
差動入力インピーダンスはネットワーク・アナライザによ
って測定します。
ノイズ（A/Dコンバータ内の任意の範囲）
VNOISE =
差動アナログ入力
フルスケール応答を発生させるためにコンバータにかける
必要のあるピークtoピーク差動電圧。ピーク差動電圧は、
あるピンの電圧を、そのピンと180度の位相差がある他のピ
ンの電圧から減算して求められます。ピークtoピークの差
動電圧は、まず入力周波数のピーク値を測定し、次に入力
位相を180度回転してピーク値を再度測定することにより算
出されます。この差異は、両方のピーク値を比較すること
により算出されます。
電源除去比
入力オフセット電圧変化の、電源電圧変化に対する比を示
します。
信号対ノイズ＋歪み比（SIgnal-to-Noise-And-Distortion,
SINAD）
信号振幅（フルスケールから1dB低く設定）のrms値の、他
の全てのスペクトル成分（高調波を含みDC成分を除く）の
合計値に対する比を示します。
実効ビット数
実効ビット数（ENOB）は、測定されたS/N比から次式によ
って算出します。
SNR MEASURED – 1 .7 6 dB
6 .0 2
S/N比（高調波を除く）
信号振幅（フルスケールから1dB低く設定）のrms値の、他
のすべてのスペクトル成分（最初の5つの高調波とDC成分
を除く）の合計値に対する対する比を示します。
ENCODEパルス幅／デューティ・サイクル
パルス幅のハイは、定格性能を達成するために、ENCODE
パルスをロジック“1”の状態に保持すべき最小の時間です。
パルス幅のローは、ENCODEパルスをローの状態とすべき
最小の時間です。tENCHを変更することによるタイミングへの
影響については、データシートの当該箇所を参照してくださ
い。任意のクロック・レートにおいて、これらの仕様が
ENCODEのデューティ・サイクルの許容値を決定します。
スプリアスフリー・ダイナミックレンジ（Spurious-Free
Dynamic Range, SFDR）
信号振幅のrms値の、ピーク・スプリアス・スペクトル成分
のrms値に対する比です。ピーク・スプリアス成分が高調波
であるかどうかを問いません。dBc（信号レベルの低下によ
り劣化）またはdBFS（常にコンバータのフルスケールに関
連する）により示します。
フルスケール入力電力
dBm値で表し、次式で計算します。
PowerFull−Scale
FS dBm−SNR dBc−Signal dBFS
10
ここで、Zは入力インピーダンス、FSは特定の周波数におけ
るデバイスのフルスケール、SNRは特定の入力レベルにお
ける値、SignalはA/Dコンバータ内部の信号レベルとフルス
ケールの差異をdB値で表したものです。この値には、熱ノ
イズと量子化ノイズが含まれます。
微分非直線性
任意のコード幅における理想的な1LSBのステップからの偏差。
ENOB =
Z ×0 . 001×10
2周波相互変調歪み除去
いずれかの入力トーンのrms値の、最悪の3次総合変調出力
のrms値に対する比で、dBcで示します。
V 2 Full−Scale rms
Z INPUT
= 10 log
0 . 001
2周波SFDR
いずれかの入力トーンのrms値の、ピーク・スプリアス成分
のrms値に対する比。ピーク・スプリアス成分はIMDにより
生成されたものであるか否かを問いません。dBc（信号レベ
ルの低下により劣化）またはdBFS（常にコンバータのフル
スケールに関連する）により示します。
ゲイン誤差
ゲイン誤差は、A/Dコンバータのフルスケール入力電圧の、
実際の測定値と理想的な値との差異を示します。
2次高調波歪み
信号振幅のrms値の2次高調波成分のrms値に対する比であ
り、dBcで表します。
8
REV.0
AD9218
その他の最悪スプリアス
信号振幅のrms値の、最悪スプリアス成分（2次および3次の
高調波を除く）のrms値に対する値であり、dBcで表します。
過渡応答時間
過渡応答は、アナログ入力が負のフルスケールを10%上回
る時点から正のフルスケールを10%下回る時点までの遷移
の後に、A/Dコンバータがアナログ入力を再度得るために必
要とする時間と定義されます。
VD
REF
範囲外からのリカバリ時間
範囲外からのリカバリ時間は、A/Dコンバータのアナログ入
力が、正のフルスケールを10%上回る時点から負のフルス
ケールを10%上回る時点への遷移、または、負のフルスケ
ールを10%下回る時点から正のフルスケールを10%下回る時
点への遷移の後に、A/Dコンバータがアナログ入力を再度得
るために必要とする時間とする時間をいいます。
10kΩ
図8
リファレンス入力
VD
等価回路
S2
VD
10kΩ
30kΩ
AIN
30kΩ
40Ω
40Ω
AIN
図9
15kΩ
15kΩ
S2入力
VD
図4
アナログ入力段
10kΩ
S1
VD
2.6kΩ
ENCODE
600Ω
図10
S1入力
2.6kΩ
VD
図5
15kΩ
エンコード入力
DFS/GAIN
VD
15kΩ
VREF
OUT
図11
図6
リファレンス出力段
VDD
40Ω
図7
REV.0
DX
デジタル出力段
9
DFS/Gain入力
AD9218
0
0
ENCODE = 105MSPS
AIN = 50.1MHz AT –0.5dBFS
SNR = 53.8dB
SINAD = 53.4dB
H2 = –69dB
H3 = –65.8dB
–10
–20
–30
–20
–30
–40
dB
dB
–40
–50
–60
–70
–70
–80
–80
–90
–90
–100
0
特性1
–100
52.5
20
FFT（FS＝40MSPS、AIN＝19.7MHz@−0.5dBFS、
差動、入力範囲1Vp-p）
0
ENCODE = 80MSPS
AIN = 39MHz AT –0.5dBFS
SNR = 56.1dB
SINAD = 55.5dB
H2 = –71.8dB
H3 = –66.2dB
–10
–20
–30
ENCODE = 105MSPS
AIN = 70MHz AT –0.5dBFS
SNR = 51.9dB
SINAD = 51.8dB
H2 = –70.5dB
H3 = –76.3dB
–10
–20
–30
–40
dB
–40
dB
0
特性4
FFT（FS＝105MSPS、AIN＝50.1MHz@−0.5dBFS、
差動、入力範囲1Vp-p）
0
–50
–50
–60
–60
–70
–70
–80
–80
–90
–90
–100
–100
0
40
0
FFT（FS＝80MSPS、AIN＝39MHz@−0.5dBFS、
差動、入力範囲1Vp-p）
特性2
40
FFT（FS＝105MSPS、AIN＝70MHz@−0.5dBFS、
差動、入力範囲1Vp-p）
特性5
0
0
ENCODE = 65MSPS
AIN = 30.3MHz AT –0.5dBFS
SNR = 56.1dB
SINAD = 55.9dB
SFDR = 72dB
H2 = –83.2dB
H3 = –79dB
–10
–20
–30
–20
–30
–40
–50
–50
–60
–60
–70
–70
–80
–80
–90
–90
–100
–100
0
ENCODE = 65MSPS
AIN = 15MHz AT –0.5dBFS
SNR = 56.4dB
SINAD = 55.9dB
H2 = –73.9dB
H3 = –71.7dB
–10
dB
–40
dB
–50
–60
特性3
ENCODE = 40MSPS
AIN = 19.75 MHz AT –0.5dBFS
SNR = 58.4dB
SINAD = 58.3dB
H2 = –87dB
H3 = –81dB
–10
32.5
0
FFT（65MSPS、AIN＝30.3MHz@−0.5dBFS、
差動、入力範囲2Vp-p）
特性6
10
32.5
FFT（FS＝65MSPS、AIN＝15MHz@−0.5dBFS、
A/Dコンバータ入力をAD8138でドライブ、
入力範囲1Vp-p）
REV.0
AD9218
0
0
ENCODE = 31MSPS
AIN = 8MHz AT –0.5dBFS
SNR = 59.23dB
SINAD = 59.1dB
H2 = –87dB
H3 = –81dB
–10
–20
–30
–20
–30
–40
dB
–40
dB
ENCODE = 31MSPS
AIN = 8MHz AT –0.5dBFS
SNR = 59dB
SINAD = 58.8dB
H2 = –78.7dB
H3 = –72.9dB
–10
–50
–50
–60
–60
–70
–70
–80
–80
–90
–90
–100
–100
0
特性7
15.5
0
特性10
FFT（FS＝31MSPS、AIN＝8MHz@−0.5dBFS、
差動、入力範囲1Vp-p）
80
15.5
FFT（FS＝31MSPS、AIN＝8MHz@−0.5dBFS、
A/Dコンバータ入力をAD8138でドライブ、
入力範囲1Vp-p）
0
75
2次
ENCODE = 105MSPS
AIN1 = 30.1MHz AT –7dBFS
A IN 2 = 31.1MHz AT –7dBFS
SFDR = –67dBFS
–10
3次
70
–20
65
–30
60
–40
dB
dB
SFDR
55
–60
45
–70
40
–80
35
–90
30
特性8
–100
0
100
150
AIN周波数−MHz
50
200
0
250
高調波歪み（2次、3次）およびSFDR 対 AIN周波数
（1Vp-p、FS＝105MSPS）
特性11
80
–20
65
–30
60
–40
dB
SFDR
55
–50
50
–60
45
–70
40
–80
35
–90
30
–100
REV.0
2周波相互変調歪み
（30MHzおよび31MHz、1Vp-p、FS＝105MSPS）
0
50
ENCODE = 80MSPS
AIN1 = 29.3MHz AT –7dBFS
A IN 2 = 30.3MHz AT –7dBFS
SFDR = –77dBFS
–10
2次
70
特性9
52.5
0
3次
75
dB
–50
50
100
150
AIN周波数−MHz
200
0
250
高調波歪み（2次、3次）およびSFDR 対 AIN周波数
（1Vp-p、FS＝80MSPS）
特性12
11
40
2周波相互変調歪み
（29.3MHz、30.3MHz、1Vp-p、FS＝80MSPS）
AD9218
0
90
H2 1V
1V 差動ドライブ 80 H3
1V
ENCODE = 65MSPS
AIN1 = 28.1MHz AT –7dBFS
A IN 2 = 29.1MHz AT –7dBFS
SFDR = –72.9dBFS
–10
–20
70
–30
SFDR 1V
–40
H2 2V
dB
dB
60
50
H3 2V
40
–50
–60
–70
SFDR 2V
30
–80
20
10
2V シングルエンド・ドライブ
–90
–100
0
20
40
60
80
100
120
140
160
180
0
32.5
AIN周波数−MHz
特性13
高調波歪み（2次、3次）およびSFDR 対 AIN周波数
（FS＝65MSPS）
特性16
90
0
85
–10
2次
80
–20
–30
SFDR
–40
70
dB
dB
ENCODE = 40MSPS
AIN1 = 10MHz AT –7dBFS
AIN2 = 11MHz AT –7dBFS
SFDR = 74dBc
3次
75
2周波相互変調歪み
（28MHz、29MHz、1Vp-p、FS＝65MSPS）
–50
–60
65
–70
60
–80
55
–90
50
10
特性14
20
30
40
50
AIN周波数−MHz
60
–100
70
高調波歪み（2次、3次）およびSFDR 対 AIN周波数
（1Vp-p、FS＝40MSPS）
0
20
特性17
2周波相互変調歪み
（10MHz、11MHz、1Vp-p、FS＝40MSPS）
80
75
SFDR
75
70
SFDR
70
65
dB
dB
65
60
60
SINAD
55
55
50
45
SNR
50
SINAD
45
0
特性15
20
40
60
80
エンコード・レート−MSPS
100
0
120
10
20
30
40
50
60
70
80
エンコード・レート−MHz
SINADおよびSFDR 対 エンコード・レート
（fIN＝10.3MHz、105MSPSグレード）
AIN＝−0.5dBFS差動、アナログ入力範囲1Vp-p
特性18
12
SINADおよびSFDR 対 エンコード・レート
（AIN＝10.3MHz、65MSPSグレード）
AIN＝−0.5dBFS差動、アナログ入力範囲1Vp-p
REV.0
AD9218
75
75
SFDR
70
70
SFDR
65
65
60
60
dB
dB
55
SINAD
50
55
45
50
SINAD
40
45
35
40
30
0
特性19
2
3
4
5
6
エンコード・正側パルス幅−ns
1
7
8
0
SINADおよびSFDR 対 エンコード・パルス幅ハイ
（AIN＝−0.5dBFS シングル・エンド、
アナログ入力範囲1Vp-p、105MSPS）
200
特性22
2
4
6
8
10
エンコード・正側パルス幅−ns
12
14
SINADおよびSFDR 対 エンコード・パルス幅ハイ
（AIN＝−0.5dBFS シングル・エンド、
アナログ入力範囲1Vp-p、65MSPS）
4.5
50
45
180
ゲイン -105
35
25
3.5
%
30
140
IVDD mA
160
mA
4.0
40
IVD -105
3.0
20
120
ゲイン -65
15
IVD -65
-65/-105 IVDD
2.5
10
100
5
80
0
特性20
40
60
80
100
エンコード・クロック・レート−MSPS
20
2.0
–40
0
140
120
IVDおよびIVDD 対 エンコード・レート
（AIN＝10.3MHz@−0.5dBFS）、
65/105MSPSグレード、CI＝5pF
–20
特性23
0
20
温度ー℃
40
60
80
ゲイン誤差 対 温度
（AIN＝10.3MHz、65MSPSグレード、
105MSPSグレード、1Vp-p）
68
1.231
66
1.229
64
1.227
62
SFDR -65
1.225
dB
V
SFDR -105
60
1.223
58
1.221
56
1.119
54
SNR -65
SINAD -65
SNR -105
SINAD -105
–40
–20
特性21
REV.0
0
20
温度ー℃
40
60
52
–40
80
VREF出力電圧 対 温度（ILOAD＝300μA）
特性24
13
–20
0
20
温度ー℃
40
60
80
SNR、SINAD、SFDR 対 温度
（AIN＝10.3MHz、65MSPSグレード、
105MSPSグレード、1Vp-p）
AD9218
1.50
90
1.45
80
SFDR – dBFS
1.40
70
1.35
60
SFDR – dBc
50
dB
V
1.30
1.25
40
1.20
30
1.15
70 dB REFライン
20
1.10
10
1.05
1.00
–1.0
–0.5
0
0.5
1.0
ILOAD – mA
特性25
1.5
2.0
SNR – dBc
0
–60
2.5
VREF 対 ILOAD
特性27
–50
–40
–30
–20
AIN入力レベル−dBFS
–10
0
SFDR 対 AIN入力レベル（10.3MHz AIN@80MSPS）
1.0
2.0
0.8
1.5
0.6
1.0
0.4
0.2
LSB
LSB
0.5
0
0
–0.2
–0.5
–0.4
–1.0
–0.6
–1.5
–2.0
–0.8
0
特性26
–1.0
コード
1024
代表的なINLプロット（10.3MHz AIN@80MSPS）
0
特性28
14
コード
1024
代表的なDNLプロット（10.3MHz AIN@80MSPS）
REV.0
AD9218
動作原理
AD9218 A/Dコンバータのアーキテクチャは、スイッチド・
キャパシタ技術を用いた、1段あたり1ビットのパイプライ
ン型コンバータです。これらの段は、MSB側の7ビットを決
定して3ビットのフラッシュをドライブします。各段は、充
分なオーバーラップと誤差修正を行うことにより、コンパ
レータの精度を最適化しています。入力バッファは差動式
であり、両方の入力セットは内部的にバイアスされます。
これにより、ACカップリングまたはDCカップリングおよ
び差動またはシングル・エンドの入力モードを、極めて柔
軟に扱えます。出力段のブロックでは、データの配置を整
合させて、誤差修正を行い、データを出力バッファに送出
します。出力バッファのセットに個別の電源から電力を供
給するので、出力電圧スイングの調整が可能です。2つのチ
ャンネル間での動作の違いは認識できない程度です。
500Ω
50Ω
アナログ
信号源
図13
REV.0
25Ω
AIN
500Ω
525Ω
AD8138によりAD9218をドライブ
ユーザー選択オプション
動作モードの組み合わせは2つのピンにより選択されます。
これらのオプションにより、ユーザーは、リファレンスを
除く両チャンネルまたはBチャンネルのみのパワーダウンを
指定できます。両モードにおいて、出力バッファはハイ・
インピーダンス状態となります。パワーダウン状態からの
リカバリは、パワーオンから10クロック・サイクルで実行
されます。
もう一方のオプションでは、ユーザはBチャンネルの出力デ
ータに1/2クロック・サイクルのスキューを与えることがで
きます。すなわち、AD9218に対して位相が180度異なる2つ
のクロックが与えられている場合に、データの整合を行う
ことにより、クロックAの立ち上がりエッジでチャンネルB
の出力データを有効とすることができます。両チャンネル
に同一のエンコード・クロックが与えられておりデータ整
合ピンがイネーブルにされている場合には、Bチャンネルの
出力データはチャンネルAに対して180度の位相差を保ちま
す。両方のチャンネルに同一のエンコード・クロックが与
えられておりデータ整合ピンがディスエーブルにされてい
る場合には、両チャンネルからの出力は、クロックの同一
の立ち上がりエッジで出力されます。
AD9218
25Ω
AIN
図12
AIN
15pF
タイミング
AD9218では、5つのパイプライン遅延により出力データが
ラッチされます。データ出力は、エンコード命令の立ち上
がりエッジから、伝播遅延（tPD）が一周期経過した時に有
効となります。AD9218の内部過渡応答を低減するために、
出力データ・ラインの長さ、および、それらのラインに接
続される負荷を最小化する必要があります。これらの過渡
応答により、コンバータのダイナミック特性が劣化する場
合があります。
AD9218については、20MSPSの最小変換レートが保証され
ています。20MSPSを下回るクロック・レートでは、ダイナ
ミック特性が劣化します。
AIN
1:1
AD8138
リファレンス
AD9218は、安定した高精度の1.25Vリファレンス（VREF
OUT）を内蔵しています。通常動作では、5ピン（REFINA）
と7ピン（REFINB）を6ピン（REFOUT）に接続することによ
り内部リファレンスを使用できます。各チャンネルの入力
範囲は、AD9218に与えられるリファレンス入力を変化させ
ることにより、独立して調節できます。リファレンスの
±5%の範囲での変化による特性の劣化は無視できる程わず
かです。A/Dコンバータのフルスケール範囲はリファレンス
に追随し、直線的に変化します。
アナログ入力
AD9218へのアナログ入力は、差動バッファを介して行われ
ます。最良のダイナミック特性を得るために、AINおよび
AINのインピーダンスを整合させておく必要があります。
AD9218のアナログ入力セクションの設計は、入力がオーバ
ードライブとなったときにデータの損傷および破壊を防止
するために、細心の注意をもって行われました。公称入力
範囲は1.024Vp-pです。差動動作させてコモン・モード・ノ
イズおよび偶数次高調波を最小化することにより、最適な
特性を達成できます。図12に、ACカップリングされたアプ
リケーションにおいて広帯域のRFトランスを介してAD9218
を差動動作させる例を示します。DCカップリングされた差
動ドライブを必要とするアプリケーションは、図13に示す
ように差動出力のオペアンプであるAD8138を用いて実現で
きます。
0.1μF
VOCM
AD9218
25Ω
0.1μF
5kΩ
デジタル出力
デジタル出力はTTL/CMOSコンパチブルであり、低消費電
力を実現しています。パワーダウンの間に、出力バッファ
はハイ・インピーダンスの状態となります。データ・フォ
ーマット選択のオプションにより、2の補数（ハイに設定）
またはオフセット・バイナリ出力（ローに設定）のフォー
マットのいずれかに対応します。
25Ω
AV DD
10kΩ
AD9218の使用法
ENCODE入力
高速のA/Dコンバータは、例外なく、ユーザーによって供給
されるサンプリング・クロックの品質に敏感です。トラッ
ク／ホールドの回路は、本質的にミキサーとして動作しま
す。クロックにおけるノイズ、歪み、タイミング・ジッタ
ーのすべてが、目的とするA/D出力の信号に混入します。こ
のため、AD9218のENCODE入力の設計は細心の注意をもっ
て行われていますので、クロック・ソースの設計について
も、上記の事情に配慮してください。ENCODE入力は、完
全にTTL/CMOSコンパチブルとなっています。
50Ω
アナログ
信号源
500Ω
広帯域のトランスによりAD9218をドライブ
15
AD9218
端されます。各入力は、ボード上で0.1μFのコンデンサによ
りDCバイアスを生成する内蔵抵抗分圧器に対してACカップ
リングされます。シングル・エンドの特性は、コネクタ
SMB J5（チャンネルA）およびJ1（チャンネルB）によりト
ランスをバイパスすることにより測定することができます。
このモードでは、0Ωの抵抗を、R35およびR33（Aチャンネ
ル）、R39およびR32（Bチャンネルに設置します。反転アナ
ログ入力はボード上で25Ωの抵抗により終端されます（差動
動作について最適化）。ボードをシングル・エンドでドライ
ブするときには、これらの抵抗（R1、R3）を50Ωに変更し
てバランスされた入力を得ることができます。オペアンプは、
J5（チャンネルA）およびJ1（チャンネルB）に接続して使
用することができます。このオペアンプを使用するためには、
最上位レベルのACカップリング・コンデンサをボードから
取り除く必要があります。オペアンプを使用するための部品
はボードの裏面に設置してください。部品の値については
「プリント基板の部品表」を参照してください。
アプリケーション
広いアナログ帯域幅を備えたAD9218は、高性能の受信機お
よびエンコーダなどの多くのアプリケーションにおいて魅
力的なデバイスとなっています。図14に、有線通信、衛星
通信、ワイヤレスLANモデムのレシーバなど、代表的なロ
ーコストのI/Q復調器におけるデュアルA/Dコンバータの構
成を示します。高周波のアナログ入力におけるA/Dコンバー
タの優れたダイナミック特性およびエンコード・レートに
より、ユーザーは直接IFサンプリング技術を使用できます。
IFサンプリングにより、アナログ・ミキサー段およびフィ
ルタ段を不要または簡略化して、システム全体のコストお
よび消費電力を低減します。
AD9218
IF IN
BPF
Q
ADC
BPF
I
ADC
90
VCO
図14
エンコード
チャンネルAのエンコード・クロックは、SMBコネクタJ7か
ら入力します。チャンネルBのエンコード・クロックは、
SMBコネクタJ2から入力します。各クロック入力は、ボー
ド上で50Ωの抵抗によりグラウンドに終端されます。入力
クロックは、A/DコンバータおよびバッファU5、U6に直接
に入力されてD/Aコンバータおよびラッチをドライブしま
す。クロック入力はTTLコンパチブルです。
VCO
代表的なI/Q復調回路
評価ボード
評価ボードを使用して、AD9218のテストを簡単に行うこと
ができます。評価ボードを使えば、アナログ入力をシング
ル・エンドまたは差動でドライブできます。差動ドライブ
は、広帯域のRFトランスまたは差動出力のオペアンプ
AD8138を介してテストできます。2つのエンコード・クロ
ックは、内蔵のSMBコネクタJ2、J7からアクセスできます。
これらのクロックはボード上でバッファされて内蔵D/Aコン
バータおよびラッチにクロックを供給します。デジタル出
力および出力クロックは、2つの40ピンのコネクタP3および
P4で利用可能です。ボードは複数の異なる動作モードを持
っており、以下に示す設定で出荷されます。
・差動アナログ入力（RFトランス・モード）
・通常動作タイミング・モード
・内部リファレンス
リファレンス
AD9218は、内部1.25Vリファレンスを備えています。これ
に代えて、各チャンネルに対して外部リファレンスを使用
することもできます。評価ボードは内部リファレンスを使
用するように設定されています（ジャンパE18∼E1および
E17∼19を使用）。外部リファレンスを使用するには、電源
コネクタP1にVREFAおよびVREFBピンを接続して、ジャンパ
E20∼E18およびE19∼E21を使用します。
通常動作モード
このモードでは、両方のコンバータは同一のエンコード・
クロックによりクロック動作し、レイテンシは5クロック・
サイクルとなります（タイミング図参照）。信号S1（8ピン）
はハイの状態に保持され、信号S2（9ピン）はローに保持さ
れます。これは、S1およびS2のラベルが付されたジャンパ
（アナログ入力の近く）により設定されます。
電源コネクタ
電源は、着脱可能な12ピンの電源フラット・ケーブル経由
でボードに供給されます。
＋5V−オペアンプへのオプション電源
−5V−オペアンプへのオプション電源
VREFA−オプションの外部リファレンス入力
VREFB−オプションの外部リファレンス入力
VDL−サポート・ロジックおよびD/Aコンバータへの電源
VDD−A/Dコンバータ出力への電源
VD−A/Dコンバータへのアナログ電源
データ整合モード
このモードではチャンネルBの出力は、さらに0.5サイクル
遅延されます。信号S1（8ピン）および信号S2（9ピン）は、
ともにハイの状態に保持されます。これは、S1およびS2の
ラベルが付されたジャンパ（アナログ入力の近く）により
設定されます。
データ・フォーマットの選択
データ・フォーマットの選択により、出力データ・ファイ
ルのフォーマットおよびA/Dコンバータのゲインが設定され
ます。DFS（4ピン）をローに設定すると、出力フォーマッ
トはオフセット・バイナリでゲイン1に設定されます。DFS
をハイに設定すると、出力は2の補数でゲイン1に設定され
ます。DFSのジャンパを取り除くと、出力データ・フォー
マットはオフセット・バイナリでゲイン2に設定されます。
DFSを中間選択に設定すると、出力データ・フォーマット
は2の補数でゲイン2に設定されます。
アナログ入力
評価ボードは、各アナログ入力のグラウンドを中心とする
1Vのアナログ入力信号を入力できます。SMBコネクタJ4お
よびJ6は、それぞれ、AINおよびBINに使用されます。これら
の信号は、それぞれ、広帯域のRFトランスT1、T2をドライ
ブし、シングル・エンド・ソースを用いて測定される、差動
入力に適したA/Dコンバータ特性を引き出します。このモー
ドでは、抵抗R35、R33、R39、R32を設置しないでください。
各アナログ入力は、ボード上で50Ωの抵抗でグラウンドに終
16
REV.0
AD9218
プリント基板の部品表
番号
数量
部品番号
デバイス
パッケージ
値
1
2
3
6
7
29
2
7
8
3
C 1, C3 –C15, C20 –C25, C27 –C35
C2, C36
C16, C17, C18, C19, C26, C37, C38
J1, J2, J3, J4, J5, J6, J7, J8
P1, P4, P11
コンデンサ
コンデンサ
コンデンサ
コネクタ
4ピン電源コネクタ
0603
0603
TAJD
SMB
TB4
0.1μF
15 pF
10μF
8
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
2
8
10
2
6
2
2
8
2
2
1
2
1
2
4
2
P2, P3
R1–R4, R22 –R24, R30
R5 –R12, R34, R37
R13, R14
R15, R17, R18, R26, R29, R31
R16, R25
R19, R27
R20, R32, R33, R35, R36, R38–R40
R21, R28
T 1, T2
U1
U 2, U3
U4
U 5, U6
U 7, U8, U9, U10
U 11, U12
HEADER40
抵抗
抵抗
抵抗
抵抗
抵抗
抵抗
抵抗
抵抗
トランス
AD9218
74LCX821
AD9763
74LCX86
抵抗アレイ
AD8138
0603
0603
0603
0603
0603
0603
0603
0603
ADT-1-1WT
LQFP48
SO24M3
LQFP48
SO14
CTS20
SO8NB
25Ω
50Ω
2 kΩ
500Ω
525Ω
4 kΩ
0Ω
1 kΩ
Minicircuits
Wieland
25.531.3425.0
Z5.602.5453.0
22Ω
注
R22、R23、R24、R30、R32、R33、R35、R36、R38、R39、R40、C2、C36は基板上に設置されていません。
データ出力
A/Dコンバータのデジタル出力は、2つのLCX821でボード上
でラッチされ、ラッチの出力は2つの40ピンのコネクタのP3
（チャンネルA）の23∼33ピンおよびP4（チャンネルB）の23
∼33ピンで利用することができます。ラッチ出力クロック
（データ・レディ）は、P3（チャンネルA）の4ピンおよびP4
（チャンネルB）の4ピンで利用することができます。チャン
ネルBのデータ・レディ信号は、E43とE42を接続することに
より、または、E42∼E33を接続してクロックBと整合させる
ことにより、クロックA入力と整合させることができます。
D/Aコンバータ出力
各チャンネルは、内蔵デュアル・チャンネルのD/Aコンバー
タAD9763によって再生されます。このD/Aコンバータは、
デバッグのみに使用すべきものであり、これを使用してA/D
コンバータの特性を測定しないでください。これは、内蔵50
Ωの抵抗によって終端される電流出力のD/Aコンバータで
す。図16に、フルスケールのアナログ入力に対するD/Aコン
バータの出力を示します。スコープは狭帯域幅に設定され、
50Ωで終端されます。
PIN 31 (DATA)
PIN 37 (CLOCK)
T
T
1
CH1 2.00V CH2 2.00V M 10.0ns
図15
REV.0
CH4
CH1
40mV
80ピン・コネクタにおけるデータ出力およびクロック
500mVΩ
図16
17
M 50.0ns
CH1
380mV
D/Aコンバータ出力
C19
10μF
ENCODE A
GND
E46
E45
VDL
1
E34
ENCA
13 E40
12 E3
VDL
E41
GND
CLKDACA
11
E39 E38
10
VDL
9
E37
8
GND
DRA
D2A
D3A
37
D2A
D4A
38
D3A
D5A
D6A
D7A
41
D6A
D8A
42
D7A
D9A
D0B
VD
ENCB
36
35
34
D1A
GND
D0A
C4
0.1μF
GND
33
32
VDD
GND
31
30
29
C3
0.1μF
GND
GND
28
27
26
VDD
C1
0.1μF
GND
D0B
D1B
GND
D2B
25
VD
D2B
24
D3B
23
D3B
C5
0.1μF
D6B
D1B
GND
C11
0.1μF
43
45
46
VDD
GND
オペアンプまたはシングル・エンドに対する入力経路のオプション
GND
GND
47
VDD
20
R3
25Ω
GND
D6B
R32
0Ω
VD
D7B
C12
0.1μF
GND
VD
U1
19
E26
AD9218
E18 6
VREFA
REFOUT
E17
VREFB
7
REFINB
E24
E21
E19
8
S1
E22
9
S2
AINBB
10
AINB
AINB
11
AINB
12
GND
GND
GND
R39
0Ω
3Y
VDD
D7B
4
GND
GND
REFINA
D8B
3
R4
25Ω
3A
DFS/GAIN
18
6
5
E29
5
D8B
1
2
3B
2Y
GND
VDD
AMP INB
AINB
シングル・エンド R38
0Ω
J1
R37
50Ω
GND
GND
E28
T1
4Y
2B
AINAB
GND
GND
VD
U8
D0A
16
GND
VD
E20 E1
ENCA
48
GND
4
E30
GND
E23
3
E25
E2 E27
C9
0.1μF
C15
0.1μF
C30
0.1μF
VD
GND
4
4A
AINA
GND
AINB
差動
T2
REFOUT
1Y
D1A
ENCB
J6
3
6
5
AINAB
GND
15
R6
50Ω
C14
0.1μF
R2
25Ω
1
GND
2
C10
0.1μF
VD
AINA
差動
GND
GND
AINA
GND
C31 GND
0.1μF
1
GND
2
J4
VD
R1
25Ω
R36
0Ω
AMP INA
GND
AINA
シングル・エンド
GND
GND
14
J5
R5
50Ω
GND
GND
R33
00Ω
13
R35
00Ω
4B
GND
VD
44
C7
0.1μF
GND
R34
50Ω
1B
C25
0.1μF
VDL
14
C8
0.1μF
D8A
オペアンプまたはシングル・エンドに対する入力経路のオプション
GND
VCC
GND
–5V
+5V
GND
GND
VDD
D9A
VDL
D9B
VDD
E31
D9B
E32
7
GND
17
VD
VDD
VREFB
E9
VREFA
GND
VDL
VD
GND
VDD
GND
E10
6
CLKLATA
39
3 2
1A
2A
5
D4A
4
4
P14
E36
E35
D4B
1
ENCA
3
22
2
2
TIEA
D4B
4 3
1
P13
40
1
GND
P11
P4
P1
2
P12 P19
R11
GND 50Ω
GND
TIEA
E47
3
74LCX86
J7
VDL
4
GND
ENCA
C26
10μF
D5A
C18
10μF
D5B
C17
10μF
VREFB
VREFA
VDL
VDD
C16
10μF
21
C38
10μF
DUTクロックの直接出力またはバッファ出力を選択
D5B
C37
10μF
VD
–5V
+5V
AD9218
GND
VDD
C6
0.1μF
GND
DUTクロックの直接出力またはバッファ出力を選択
C27
0.1μF
REFINA
C24
0.1μF
GND
ENCB
ENCODE B
REFINB
74LCX86
P20 P21
J2
E48
TIEB
E50
H4
MT HOLE6
H2
MT HOLE6
H1
MT HOLE6
H3
MT HOLE6
VDL
E49
GND
VDL
R7
GND 50Ω
GND
E13
TIEB
ENCB
P23
P22
E16
E14
GND
GND
1
2
3
4
5
DRB
GND
6
7
1A
VCC
1B
4B
1Y
4A
2A
U5
4Y
2B
3B
2Y
3A
GND
3Y
14
13
E5
12 E4
11
10
9
8
C13
0.1μF
VDL
E44
VDL
GND
CLKLATB
E11
VDL
E15
E12
GND
CLKDACB
図17a
プリント基板概略図
18
REV.0
REV.0
図17b
19
プリント基板概略図
D9B
D8B
D7B
D6B
D5B
D4B
D3B
D2B
D1B
D0B
D0A
D1A
D2A
D3A
D4A
D5A
D6A
D7A
D8A
D9A
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
U8
CT520
値＝22
U7
CT520
値＝22
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
D9N
D8N
D7N
D6N
D5N
D4N
D3N
D2N
D1N
D0N
D0M
D1M
D2M
D3M
D4M
D5M
D6M
D7M
D8M
D9M
GND
D9N
D8N
D7N
D6N
D5N
D4N
D3N
D2N
D1N
D0N
GND
GND
D0M
D1M
D2M
D3M
D4M
D5M
D6M
D7M
D8M
D9M
GND
12
11
10
9
8
7
6
5
4
3
2
1
12
11
10
9
8
7
6
5
4
3
2
1
GND
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
OE
U2
CLK
U3
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
VCC
CLK
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
VCC
74LCX821
GND
X9
X8
X7
X6
X5
X4
X3
X2
X1
X0
GND
74LCX821
13
14
15
16
17
18
19
20
21
22
23
24
CLKLATA
D0X
D1X
D2X
D3X
D4X
D5X
D6X
D7X
D8X
D9X
D9Y
D8Y
D7Y
D6Y
D5Y
D4Y
D3Y
D2Y
D1Y
D0Y
D0X
D1X
D2X
D3X
D4X
D5X
D6X
D7X
D8X
D9X
CLKLATA
E43
E42 E33
D0Y
D0Y
D0Y
D0Y
D0Y
D0Y
D0Y
D0Y
D0Y
D0Y
C20
0.1μF
VDL
GND
13
14
15
16
17
18
19
20
21
22
23
24
C21
0.1μF
VDL
GND
CLKLATD
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
10
9
8
7
6
5
4
3
2
1
U10
CT520
値＝22
U9
CT520
値＝22
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
11
12
13
14
15
16
17
18
19
20
D9Q
D8Q
D7Q
D6Q
D5Q
D4Q
D3Q
D2Q
D1Q
D0Q
D0P
D1P
D2P
D3P
D4P
D5P
D6P
D7P
D8P
D9P
GND
GND
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
13
11
9
7
5
3
1
14
12
10
8
6
4
2
11
9
7
5
3
1
12
10
8
6
4
2
17
18
13
19
20
14
21
22
15
23
24
16
25
26
31
32
27
33
34
28
35
36
29
37
38
30
39
40
P2
15
16
19
21
23
25
27
29
17
HEADER40
P3
31
33
35
37
39
18
20
22
24
26
28
30
32
34
36
38
40
HEADER40
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
E7
E8
GND
GND
GND
GND
GND
GND
GND
D0Q
D1Q
D2Q
D3Q
D4Q
D5Q
D6Q
D7Q
D8Q
D9Q DRB
GND
GND
GND
GND
GND
GND
GND
GND
GND
D0P
D1P
D2P
D3P
D4P
D5P
D6P
D7P
D8P
D9P
GND
DRA
GND
E6
DRA
AD9218
AD9218
GND
38
SLEEP
GND
GND
39
ACOM
IB2IA2
FSADJ2
40 R8, 50Ω
41 R14, 2kΩ
GND
42
REFLO
GND
43
FSADJ1
IB1
46
IA2
AV DD
DB9–P2
24 DB8–
P2
DB7–P2
23
DCOM2
22
WRT2/IQSEL
DB6–P2
VDL
36
35
34
33
32
D0X
31
D1X
30
D2X
29
D3X
28
D4X
27
D5X
26
D6X
25
D7X
D8X
GND
CLK2/IQRESET
DB5–P2
21
WRT1/IQWRT
CLK1/IQCLK
19
20
CLKDACA
C28
0.1μF
18
DVDD
GND
CLKDACA
U4
CLKDACB
GND
13
NC＝接続なし
DB4–P2
CLKDACB
D0Y
DB3–P2
DCOM1
D1Y
DB2–P2
17
D2Y
NC7
DB1–P2
9763
16
D3Y
D9X
GND
C29
0.1μF
VDL
R18
500Ω
R26
500Ω
R21
1kΩ
R27
4kΩ
GND
C32
0.1μF
–IN
4
U12
+OUT
3
2
1
C36
15pF
R23
25Ω
AI INAB
AMP INB
R29
500Ω
GND
–OUT
+IN
NC＝接続なし
7
–OUT
AD8138
R24
25Ω
5
4
3
2
R30
25Ω
AINBB
C2
15pF
5
V–
NC
6
GND
+OUT
V+
VOCM
1
–IN
+IN
8
R17
500Ω
7
NC＝接続なし
R25
525Ω
U11
AD8138
AMP INA
GND
AINA
V+
R22
25Ω
VOCM
GND
GND
V–
R16
525Ω
GND
C35
0.1μF
+5V
NC
+5V
R28
1kΩ
5V
6
5V
8
R19
4kΩ
GND
パワーダウン・オプション
NC4
GND
D4Y
R20
00Ω
DB0–P2
NC3
D5Y
R40（オプション）
00Ω
VDL
GND
NC5
15
D6Y
R9
50Ω
NC6
14
D7Y
GND
D8Y
NC2
1 DB9
–P1
2
DB8–P1
3
DB7–P1
4
DB6–P1
5
DB5–P1
6
DB4–P1
7
DB3–P1
8
DB2–P1
9
DB1–P1
10
DB0–P1
11
NC
12
NC1
D9Y
GND
48
MODE
47
GND
VDL
44 R13, 2kΩ
45 R12, 50Ω
VDL
REFIO
GND
R10
50Ω
C22
0.1μF
GND
J8
C23
0.1μF
37
J3
GND
D/Aコンバータ出力A
GND
D/Aコンバータ出力B
GND
AINB
GND
C33
0.1μF
C34
0.1μF
–5V
–5V
R15
500Ω
図17c
R31
500Ω
プリント基板概略図
20
REV.0
AD9218
図18
プリント基板表面シルクスクリーン
図19
REV.0
プリント基板表面銅プレーン
21
AD9218
図20
図21
プリント基板グラウンド層
プリント基板分離電源プレーン
22
REV.0
AD9218
図22
プリント基板裏面銅プレーン
図23
REV.0
裏面シルクスクリーン
23
AD9218
AD9218の評価ボードを、当社の顧客向けに設計例としてご
提供していますが、当社では、特定の用途に対する市場性
または適合性に関して、何ら保証、表現、責務、または言
外に暗示するものではありません。
外形寸法
TDS09/2001/1000
・エンコード・クロックおよびアナログ入力を低速
（20MSPS/1MHz）にし、LCX821出力、D/Aコンバータ出
力、A/Dコンバータ出力のトグル動作を確認。
トラブルシューティング
基板が正常に動作していないと認められる場合には、以下
の確認を行ってください。
・ICピンの電源の確認。
・すべてのジャンパが目的とする動作モードに対応した位
置に設定されていることを確認。
・VREFが1.23Vであることを確認。
サイズはインチと（mm）で示します。
48ピンLQFP
（ST-48）
0.063 (1.60)
MAX
0.030 (0.75)
0.018 (0.45)
0.354 (9.00) BSC SQ
37
48
36
1
0.276
(7.00)
BSC
SQ
上面図
（ピンは下面）
平坦性
0.003 (0.08)
0°
MIN
12
25
13
0.019 (0.5)
BSC
0.008 (0.2)
0.004 (0.09)
24
0.011 (0.27)
0.006 (0.17)
0.057 (1.45)
0.053 (1.35)
7°
0°
PRINTED IN JAPAN
0.006 (0.15)
実装面
0.002 (0.05)
このデータシートはエコマーク認定の再生紙を使用しています。
24
REV.0