14ビット、80MSPSの A/Dコンバータ AD6645 41MSPS）、AD6640（12ビット、65MSPS、IFサンプリング） 、 AD6644（14ビット、40/65MSPS）に続く広帯域ADCファミ リーの第4世代です。 AD6645はマルチチャンネルのマルチモード・レシーバ用に 設計された、アナログ・デバイスのSoftCell TM トランシー バ・チップセット・デバイスです。AD6645は、第2ナイキ スト帯域まで100dBマルチトーン・スプリアスフリー・ダイ ナミックレンジ（SFDR）を維持しています。この優れた性 能は、一般にADCによって制約を受けるマルチモード・デ ジタル・レシーバ（ソフトウェア・ラジオ）の課題を解消 します。AD6645のノイズ性能は極めて優れており、第1ナ イキスト帯域でのS/N比は74.5dB（typ）です。 AD6645はアナログ・デバイセズの高速相補型バイポーラ・ プロセス（XFCB）で製造されており、技術革新的なマルチ パス回路アーキテクチャを採用しています。熱特性改良型 52ピンPowerQuad 4 ®パッケージ（LQFP_ED）を採用し、 −40∼＋85℃の温度範囲で仕様規定されています。 特長 80MSPSのサンプル・レートを保証 80MSPS、fIN＝15MHzでS/N比＝75dB 80MSPS、fIN＝200MHzでS/N比＝72dB 80MSPS、fIN＝70MHzでSFDR＝89dBc マルチトーンSFDR：100dB 200MHzまでのIFサンプリング サンプリング・ジッター：0.1ps 消費電力：1.5W 差動アナログ入力 AD6644とピン・コンパチブル 2の補数デジタル出力フォーマット 3.3V CMOS互換 出力ラッチ用のDataReady アプリケーション マルチチャンネル、マルチモード・レシーバ 基地局のインフラストラクチャ IS-136、CDMA、GSM、WCDMA用アンプ シングル・チャンネル・デジタル・レシーバ アンテナ・アレイ処理 通信用計測器 レーダー、赤外線画像 計装機器 製品のハイライト 1. IFサンプリング AD6645は入力周波数200MHzまで優れたAC性能を維持し ています。マルチキャリアの第3世代広帯域セルラーIFサ ンプリング・レシーバ向けに最適です。 2. ピン・コンパチブル このADCは、14ビット40/65MSPSADCのAD6644と同じ専 有面積とピン配置を持っています。 3. SFDR性能およびオーバーサンプリング マルチトーンSFDR性能が-100dBcと優れているため、ハ イエンドRF部品を削減し、AD6620やAD6624/24Aなどの 受信信号プロセッサの使用が可能になります。 概要 AD6645は高速高性能のモノリシック14ビットA/Dコンバー タです。トラック・アンド・ホールド（T/H）やリファレン ス電圧など、必要なすべての機能を内蔵することにより、 完全な変換ソリューションを提供します。AD6645はCMOS 互換デジタル出力を提供します。AD9042（12ビット、 機能ブロック図 AV CC DVCC AD6645 AIN AIN A1 TH1 TH2 A2 ADC1 VREF TH3 TH4 DAC1 TH5 ADC2 ENCODE 6 DAC2 2.4V 5 ENCODE ADC3 5 内部 タイミング GND デジタル誤差修正ロジック DMID OVR DRY D13 MSB D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 LSB SoftCellはAnalog Devices, Inc.の商標です。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、そ PowerQuad 4はAmkor Technology, Inc.の登録商標です。 の情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害 に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特 許または特許の権利の使用を許諾するものでもありません。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003 新大阪第二森ビル AD6645−仕様 DC特性（特に指定のない限り、AVCC＝5V、DVCC＝3.3V；TMIN＝−40℃、TMAX＝＋85℃） パラメータ 分解能 精度 ノー・ミスコード オフセット誤差 ゲイン誤差 微分非直線性（DNL） 積分非直線性（INL） 温度ドリフト オフセット誤差 ゲイン誤差 電源変動除去比（PSRR） リファレンス出力（VREF）1 アナログ入力（AIN、AIN） 差動入力電圧範囲 差動入力抵抗 差動入力容量 電源 電源電圧 AVCC DVCC 電源電流 I AVCC（AVCC＝5.0V） I DVCC（DVCC＝3.3V） 立ち上がり時間2 AVCC 消費電力 温度 テスト・レベル Min AD6645ASQ-80 Typ Max 14 ビット 全範囲 全範囲 全範囲 全範囲 全範囲 II II II II V 全範囲 全範囲 25℃ 全範囲 V V V V 1.5 48 ±1.0 2.4 ppm/℃ ppm/℃ mV/V V 全範囲 全範囲 25℃ V V V 2.2 1 1.5 V p-p kΩ pF 全範囲 全範囲 II II 全範囲 全範囲 全範囲 全範囲 −10 −10 −1.0 4.75 3.0 保証 ＋1.2 0 ±0.25 ±0.5 単位 ＋10 ＋10 ＋1.5 LSB mV % FS LSB 5.0 3.3 5.25 3.6 V V II II 275 32 320 45 mA mA IV II 1.5 TBD 1.75 ms W 注 1 VREFは、DC結合アナログ入力が必要な場合にAD8138のような差動アンプのコモン・モード・オフセットを設定するために用意されています。それ以外の回路機能を駆動する場合には、VREFにはバッ ファが必要です。 2 直線的な立ち上がり特性を持つDC電源に対して規定。45ms以下の直線的な立ち上がり時間を持つDC電源の使用を推奨します。 仕様は予告なく変更されることがあります。 デジタル特性（特に指定のない限り、AVCC＝5V、DVCC＝3.3V；TMIN＝−40℃、TMAX＝＋85℃） パラメータ（条件） ENCODE入力（ENC、ENC） 差動入力電圧1 差動入力抵抗 差動入力容量 ロジック出力（D13∼D0、DRY、OVR2） ロジック互換性 ロジック“1”の電圧（DVCC＝3.3V）3 ロジック“0”の電圧（DVCC＝3.3V）3 出力コーディング DMID 温度 テスト・レベル Min 全範囲 25℃ 25℃ IV V V 0.4 全範囲 全範囲 II II 2.85 全範囲 V AD6645ASQ-80 Typ Max V p-p kΩ pF 10 2.5 CMOS DVCC−0.2 0.2 2の補数 DVCC/2 単位 0.5 V V V 注 1 すべてのAC仕様は、ENCODEとENCODEを差動で駆動してテストしています。 2 範囲外ビットは、温度範囲25∼85℃で仕様規定しています。 3 デジタル出力ロジック・レベル： DVCC＝3.3V、CLOAD＝10pF。容量負荷が10pFより大きい場合、性能が低下します。 仕様は予告なく変更されることがあります。 2 REV.0 AD6645 AC仕様（特に指定のない限り、AVCC＝5V、DVCC＝3.3V；ENCODEおよびENCODE＝80MSPS；TMIN＝−40℃、TMAX＝＋85℃） パラメータ（条件） S/N比 アナログ入力 −1dBFSのとき 15.5MHz 30.5MHz 70.0MHz 150.0MHz 200.0MHz SINAD アナログ入力 −1dBFSのとき 315.5MHz 30.5MHz 70.0MHz 150.0MHz 200.0MHz 最悪高調波（2次または3次） アナログ入力 15.5MHz −1dBFSのとき 30.5MHz 70.0MHz 150.0MHz 200.0MHz 最悪高調波（4次以上） アナログ入力 15.5MHz −1dBFSのとき 30.5MHz 70.0MHz 150.0MHz 200.0MHz ツートーンSFDR 30.5MHz2、3 55.0MHz2、4 ツートーンIMD除去3、4 −7dBFSでのF1、F2 アナログ入力帯域幅 温度 テスト・レベル 25℃ 25℃ 25℃ 25℃ 25℃ V II II V V 25℃ 25℃ 25℃ 25℃ 25℃ V II V V V 25℃ 25℃ 25℃ 25℃ 25℃ V II V V V 25℃ 25℃ 25℃ 25℃ 25℃ 25℃ 25℃ V II V V V V V 25℃ 25℃ V V Min 72.5 72.0 72.5 85.0 85.0 AD6645ASQ-80 Typ Max 単位 75.0 74.5 73.5 73.0 72.0 dB dB dB dB dB 75.0 74.5 73.0 68.5 62.5 dB dB dB dB dB 93.0 93.0 89.0 70.0 63.5 dBc dBc dBc dBc dBc 96.0 95.0 90.0 90.0 88.0 100 100 dBc dBc dBc dBc dBc dBFS dBFS 90 270 dBc MHz 注 1 2 3 4 すべてのAC仕様は、ENCODEとENCODEを差動で駆動してテストしています。 アナログ入力信号電力は−10∼−100dBFS間で掃引。 F1＝30.5MHz、F2＝31.5MHz. F1＝55.25MHz、F2＝56.25MHz. 仕様は予告なく変更されることがあります。 スイッチング仕様（特に指定のない限り、AVCC＝5V、DVCC＝3.3V；ENCODEおよびENCODE＝80MSPS；TMIN＝−40℃、TMAX＝＋85℃） パラメータ（条件） 温度 テスト・レベル Min 最大変換レート 最小変換レート ENCODEのハイレベル・パルス幅（tENCH）* ENCODEのローレベル・パルス幅（tENCL）* 全範囲 全範囲 全範囲 全範囲 II IV IV IV 80 30 5.625 5.625 *いくつかのタイミング・パラメータは、tENCLとtENCHの関数になっています。 仕様は予告なく変更されることがあります。 REV.0 AD6645ASQ-80 Typ Max 3 単位 MSPS MSPS ns ns AD6645 スイッチング仕様（続き） （特に指定のない限り、AVCC＝5V、DVCC＝3.3V；ENCODEおよびENCODE＝80MSPS； TMIN＝−40℃、TMAX＝＋85℃、CLOAD＝10pF） パラメータ（条件） ENCODE入力パラメータ1 ENCODE周期1 @ 80MSPS ENCODEのハイレベル・パルス幅2 @ 80MSPS ENCODEのローレベル・パルス幅@ 80MSPS ENCODE/DataReady ENCODEの立ち上がりからDataReadyの立ち下がりまで ENCODEの立ち上がりからDataReadyの立ち上がりまで @ 80MSPS（50%デューティ・サイクル） ENCODE/DATA（D13：0）、OVR ENCからDATAの立ち下がりまで ENCからDATAの立ち上がりまで ENCODEからDATAまでの遅延（ホールド・タイム）3 ENCODEからDATAまでの遅延（セットアップ・タイム）4 ENCODE＝80MSPS（50%デューティ・サイクル） DataReady（DRY5）/DATA、OVR DataReadyからDATAまでの遅延（ホールド・タイム）2 ENCODE＝80MSPS（50%デューティ・サイクル） DataReadyからDATAまでの遅延（セットアップ・タイム）2 ENCODE＝80MSPS（50%デューティ・サイクル） アパーチャ遅延 アパーチャ不確定性（ジッター） 名前 温度 テスト・ レベル tENC tENCH tENCL 全範囲 全範囲 全範囲 V V V tDR tE_DR 全範囲 全範囲 全範囲 V V V 全範囲 全範囲 全範囲 全範囲 全範囲 V V V V V 全範囲 V tE_FL tE_RL tH_E tS_E tH_DR AD6645ASQ-80 Typ Max Min 12.5 6.25 6.25 1.0 2.0 tENCH＋tDR 8.3 7.3 2.4 1.4 1.4 4.7 3.0 3.0 tENC−tE_FL 7.6 5.3 注6 7.2 注6 3.6 −500 0.1 6.6 tS_DR 全範囲 V 2.1 25℃ 25℃ tA tJ V V 単位 ns ns ns 3.1 9.4 7.0 4.7 4.7 10.0 ns ns ns ns ns ns ns ns ns 7.9 ns 5.1 ps ps rms 注 1 いくつかのタイミング・パラメータは、tENCとtENCHの関数になっています。 2 tH_DRとtS_DRのデューティ・サイクル変化を補償するときは、次式を使います。 新しいtH_DR＝（tH_DR−%変化（tENCH） ） 新しいtS_DR＝（tS_DR−%変化（tENCH） ） 3 ENCODEからDATAまでの遅延（ホールド・タイム）は、A/Dコンバータの絶対最小伝搬遅延です（tE_RL＝tH_E） 。 4 ENCODEからDATAまでの遅延（セットアップ・タイム）は、80MSPSを基準として計算したものです（50%デューティ・サイクル） 。与えられたENCODEに対してtS_Eを計算するときは、次式を使います。 新しいtS_E＝tENC（NEW）−tENC＋tS_E （すなわち、40MSPSに対して新しいtS_E（TYP）＝25×10−9−15.38×10−9＋9.8×10−9＝19.4×10−9） 5 DRYはエンコード・クロックを反転して遅延させたものです。クロックのデューティ・サイクルが変化すると、対応してDRYのデューティ・サイクルも変化します。 6 DataReadyからDATAまでの遅延（tH_DRおよびtS_DR）は、80MSPS（50%デューティ・サイクル）を基準にして計算したもので、tENCとデューティ・サイクルに依存します。与えられたENCODEに対して tS_DRを計算するときは、次式を使います。 新しいtH_DR＝tENC（NEW）/2−tENCH＋tH_DR （すなわち、40MSPSに対して新しいtH_DR（TYP）＝12.5×10−9−6.25×10−9＋7.2×10-9＝13.45×10−9） 新しいtS_DR＝tENC（NEW）/2−tENCH＋tS_DR （すなわち、40MSPSに対して新tS_DR（TYP）＝12.5×10−9−6.25×10−9＋3.6×10−9＝9.85×10−9） 。 仕様は予告なく変更されることがあります。 tA N+3 N AIN N+1 N+2 t ENCH t ENC ENC, ENC t E_RL D[13:0], OVR N t ENCL N+1 N+4 N+2 t E_FL N+3 t E_DR N−3 N−1 N−2 t S_DR DRY N+4 t S_E t H_E N t H_DR t DR 図1 タイミング図 4 REV.0 AD6645 絶対最大定格* パラメータ 電気的特性 AVCC電圧 DVCC電圧 アナログ入力電圧 アナログ入力電流 デジタル入力電圧 デジタル出力電流. 環境特性 動作範囲（周囲） 最大接合温度 ピン温度（ハンダ処理、10秒） 保管温度範囲（周囲） Min Max 単位 0 0 0 7 7 AVCC 25 AVCC 4 V V V mA V mA ＋85 150 300 ＋150 ℃ ℃ ℃ ℃ 0 −40 −65 * 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久破壊をもたらすことがあります。この定格は、デバイスの単 なるストレスの度合いであり、基本的な動作あるいは動作の項に示す条件において、この定格は考慮されていません。デバイス を長期間絶対最大定格条件に置くと、デバイスの信頼度に影響を与えます。 熱特性 52ピンPowerQuad 4‥‥‥‥‥‥‥‥‥‥‥‥‥‥LQFP_ED θJA＝23℃/W ‥‥‥‥スラグのハンダ付けあり、自然空冷 θJA＝17℃/W ‥スラグのハンダ付けあり、200LFPMの流速 θJA＝30℃/W ‥‥‥‥スラグのハンダ付けなし、自然空冷 θJA＝24℃/W ‥スラグのハンダ付けなし、200LFPMの流速 θJC＝2℃/W ‥‥‥‥‥‥パッケージ底部（ヒートスラグ） 代表的な4層JEDECボードを水平に配置 テスト・レベルの説明 テスト・レベル I. 100%の出荷テストを実施。 II. 25℃で100%の出荷テスト、さらに設計および仕様限界 温度でのキャラクタライゼーションにより保証。 III. サンプル・テストのみを実施。 IV. パラメータは、設計およびキャラクタライゼーション・ テストにより保証。 V. パラメータは、typ値のみ。 オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・オプション AD6645ASQ-80 AD6645/PCB −40∼＋85℃（周辺） 25℃ 52ピンPowerQuad 4（LQFP_ED） 評価ボード SQ-52 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 REV.0 5 WARNING! ESD SENSITIVE DEVICE AD6645 D5 D4 D6 DVCC GND D7 D9 D8 D11 D10 D12 DRY D13 (MSB) ピン配置 52 51 50 49 48 47 46 45 44 43 42 41 40 39 D3 DVCC 1 GND 2 ピン1目印 38 D2 37 D1 VREF 3 GND 4 ENC 5 36 D0 (LSB) 35 DMID ENC 6 AD6645 34 GND GND 7 上面図 （縮尺は異なります） 33 DVCC 32 OVR AV CC 8 AV CC 9 31 DNC GND 10 AIN 11 30 AV CC 29 GND AIN 12 GND 13 28 AV CC 27 GND GND AV CC GND C2 C1 GND AV CC GND GND AV CC GND AV CC AV CC 14 15 16 17 18 19 20 21 22 23 24 25 26 DNC＝接続しないこと ピン機能の説明 ピン番号 記号 機能 1、33、43 2、4、7、10、13、 15、17、19、21、 23、25、27、29、 34、42 3 DVCC GND 3.3V電源（デジタル）出力ステージ専用 グラウンド VREF 5 6 8、9、14、16、18、 22、26、28、30 11 12 20 24 31 32 35 36 37∼41、44∼50 51 52 ENC ENC AVCC 2.4Vリファレンス電圧。0.1μFのマイクロウェーブ・チップ・コンデンサを使ってグラウ ンドへバイパス ENCODE入力。立ち上がりエッジで変換 ENCの反転、差動入力 5Vアナログ電源 AIN AIN C1 C2 DNC OVR* DMID D0（LSB） D1∼D5、D6∼D12 D13（MSB） DRY アナログ入力 AINの反転、差動アナログ入力 内部リファレンス電圧。0.1μFのチップ・コンデンサを使ってグラウンドへバイパス 内部リファレンス電圧。0.1μFのチップ・コンデンサを使ってグラウンドへバイパス このピンは接続しないでください 範囲外ビット。ハイレベル（ロジック出力）はアナログ入力が±FSを超えたことを表示します 出力電圧の中央ポイント。ほぼ（DVCC）/2の値 デジタル出力ビット（LSB） 、2の補数 デジタル出力ビット（2の補数） デジタル出力ビット（MSB） 、2の補数 DataReady出力 *範囲外ビットは、温度範囲25∼85℃で仕様規定しています。 6 REV.0 AD6645 仕様の定義 アナログ帯域幅 基本周波数（FFT解析により決定）の電力スペクトルが3dB 低下するアナログ入力周波数。 最小変換レート 保証規定値より最小周波数のアナログ信号のS/N比が3dB低 下するENCODEレートをいいます。 最大変換レート パラメータ・テストが実施されるENCODEレート。 アパーチャ遅延 ENCODEコマンドの立ち上がりエッジの50%ポイントとア ナログ入力がサンプルされるタイミングとの間の遅延。 ノイズ（ADC内の任意の範囲） アパーチャ不確定性（ジッター） アパーチャ遅延のサンプル間における変化。 VNOISE = ｜｜ Z ×0.001×10 FS dBm − SNRdBc − Signal dBFS 10 ここで、Zは入力インピーダンス、FSは注目する周波数に対 するデバイスのフルスケール、SNR（S/N比）は特定の入力 レベルに対する値、Signal（信号）はdBで表したフルスケー ルより小さいADC内の信号レベル。この値には、熱ノイズ と量子化ノイズが含まれます。 差動アナログ入力抵抗、差動アナログ入力容量、差動アナ ログ入力インピーダンス 各アナログ入力ポートで測定される実抵抗と合成抵抗。抵 抗値は静的に測定。容量および差動入力インピーダンスは ネットワーク・アナライザを使って測定。 出力伝搬遅延 差動のENCODEとENCODEの交叉点と、全出力データ・ビ ットが有効ロジック・レベルになるタイミングとの間の遅 延をいいます。 差動アナログ入力電圧範囲 コンバータに入力したときにフルスケール応答を発生する ピークtoピーク差動電圧。ピーク差動電圧は、あるピンの 電圧から、そのピンと180度位相がずれている他のピンの電 圧を減算することにより求めることができます。ピークto ピーク差動は、ピーク値を測定し、さらに入力位相を180度 回転してピーク値を再度測定します。次に両ピーク測定値 から差を計算します。. 電源変動除去比 入力オフセット電圧変化の電源電圧変動に対する比をいい ます。 電源の立ち上がり時間 DC電源が投入されたときから電源がADCの最小規定動作電 圧に到達するまでの時間。DCレベルは、ADCの電源ピンで 測定します。 微分非直線性 理論1 LSBステップと実際のコード幅との差。 ENCODEパルス幅／デューティ・サイクル ハイレベル・パルス幅は、定格性能を達成するために、 ENCODEパルスがロジック“1”状態を維持する必要がある 最小時間幅です。ローレベル・パルス幅は、ENCODEパル スがローレベル状態を維持する必要がある最小時間幅です。 t ENCHの変化によるタイミング変化の説明を参照してくださ い。与えられたクロック・レートに対して、これらの仕様 は許容できるENCODEのデューティ・サイクルを定めま す。 S/N＋歪み比（SINAD） rms信号振幅値（フルスケールの下1dBに設定）の、DC以外 の全高調波成分スペクトルの和のrms値に対する比をいいま す。 S/N比（高調波なし）（SNR） rms信号振幅値（フルスケールの下1dBに設定）の、DCおよ び5次までの高調波を除く全高調波成分スペクトルの和の rms値に対する比をいいます。 フルスケール入力電力 dBmで表します。次式で計算します。 スプリアスフリー・ダイナミックレンジ（SFDR） ピーク高調波成分のrms値に対する、信号振幅rms値の比を いいます。ピーク・スプリアス成分は、ある高調波である 場合とそうでない場合があります。dBc（信号レベルを小さ くした場合の劣化）またはdBFS（コンバータのフルスケー ルに換算）で表されることがあります。 V 2 Full Scale rms Z Input ｜｜ PowerFull Scale = 10 log 0 . 001 高調波歪み、2次 2次高調波成分のrms値に対する、信号振幅rms値の比でdBc で表します。 ツー・トーン間相互変調歪み除去比 いずれかの入力周波rms値の、最悪3次相互変調積rms値に対 する比。 高調波歪み、3次 3次高調波成分のrms値に対する、信号振幅rms値の比でdBc で表します。 ツー・トーンSFDR いずれかの入力周波のrms値の、ピーク・スプリアス成分の rms値に対する比。ピーク・スプリアス成分は、IMD積であ る場合とそうでない場合があります。dBc（信号レベルを小 さくした場合の劣化）またはdBFS（コンバータのフルスケ ールに換算）で表されることがあります。 積分非直線性 最小二乗近似による“最適直線”を使って、1 LSB以下の単 位で表した基準直線からの、伝達関数の偏差をいいます。 その他の最悪スプリアス 2次および3次高調波を除く最悪高調波成分のrms値に対す る、信号振幅rms値の比で、dBcで表します。 REV.0 7 AD6645 等価回路 DVCC VCH AV CC AIN 電流ミラー T/H BUF 500Ω VCL VREF BUF VCH AV CC 500Ω DVCC T/H BUF AIN 図2 D0−D13, OVR, DRY VREF VCL アナログ入力ステージ 負荷 AV CC AV CC AV CC AV CC 10kΩ 10kΩ ENC 電流ミラー ENC 10kΩ 10kΩ 図5 デジタル出力ステージ AV CC AV CC 負荷 2.4V 図3 VREF ENCODE入力 AV CC 100μA 図6 VREF 2.4Vリファレンス AV CC DVCC AV CC 10kΩ DMID 電流ミラー 10kΩ C1, C2 図4 補償ピン、C1またはC2 図7 8 DMIDリファレンス REV.0 代表的な性能特性−AD6645 0 0 ENCODE = 80MSPS AIN = 2.2MHz @ −1dBFS SNR = 75.0dB SFDR = 93.0dBc −10 −20 −30 −30 −40 −40 −50 −50 −60 −60 dBFS dBFS −20 −70 −70 −80 −90 2 −80 3 −100 −90 5 6 4 −110 −120 −120 5 10 特性1 15 20 25 周波数―MHz 30 35 −130 40 0 20 25 周波数―MHz −40 −50 −50 −60 −60 dBFS −30 −40 −100 6 2 4 5 6 −100 2 4 −110 40 3 −70 −90 3 5 35 ENCODE = 80MSPS AIN = 150MHz @ −1dBFS SNR = 73.0dB SFDR = 70.0dBc −80 −90 30 シングル・トーン、69.1MHz −20 −30 −80 −110 −120 −120 −130 0 −130 0 5 10 特性2 15 20 25 周波数―MHz 30 35 40 シングル・トーン、15.5MHz 5 10 特性5 0 15 20 25 周波数―MHz 30 35 40 35 40 シングル・トーン、150MHz 0 ENCODE = 80MSPS AIN = 29.5MHz @ −1dBFS SNR = 74.5dB SFDR = 93.0dBc −10 −20 −30 −10 −20 −30 −40 −40 −50 −50 −60 −60 dBFS dBFS 15 −10 −70 −70 −80 −70 ENCODE = 80MSPS AIN = 200MHz @ −1dBFS SNR = 72.0dB SFDR = 64.0dBc 3 2 −80 −90 3 6 4 −110 −120 −120 5 特性3 10 15 20 25 周波数―MHz 30 35 6 5 −100 −110 0 4 −90 2 5 −100 REV.0 10 4 5 0 ENCODE = 80MSPS AIN = 15.5MHz @ −1dBFS SNR = 75.0dB SFDR = 93.0dBc −20 −130 5 特性4 0 dBFS 6 シングル・トーン、2.2MHz −10 3 2 −100 −110 −130 0 ENCODE = 80MSPS AIN = 69.1MHz @ −1dBFS SNR = 73.5dB SFDR = 89.0dBc −10 −130 0 40 シングル・トーン、29.5MHz 5 特性6 9 10 15 20 25 周波数―MHz 30 シングル・トーン、200MHz AD6645 75.5 100 95 75.0 T =−40 C 高調波―dBc S/N比―dB T = +85 C 74.0 T = +25 C 73.5 73.0 85 80 高調波（2次、3次） 75 70 72.5 65 ENCODE = 80MSPS @ AIN = −1dBFS TEMP = −40 C, +25 C, +85 C 72.0 その他の最悪スプリアス 90 74.5 0 10 20 特性7 30 40 周波数―MHz 50 60 60 70 ENCODE = 80MSPS @ AIN = −1dBFS TEMP = 25 C 0 20 ノイズ 対 アナログ周波数 特性10 94 40 60 80 100 120 140 アナログ周波数―MHz 最悪時高調波―dBc 最悪時スプリアス―dBFSおよびdBc T = +25 C 90 T = −40 C, +85 C 88 86 84 82 ENCODE = 80MSPS @ AIN = −1dBFS TEMP = −40 C, +25 C, +85 C 0 10 dBFS 100 90 ENCODE = 80MSPS AIN = 30.5MHz 80 70 dBc 60 50 SFDR = 90dB 基準直線 40 30 20 10 20 30 40 50 アナログ入力周波数―MHz 特性8 60 0 −90 70 高調波 対 アナログ周波数 −80 特性11 76 −70 −60 −50 −40 −30 −20 アナログ入力電力レベル―dBFS −10 0 シングル・トーンSFDR、30.5MHz 120 110 最悪時スプリアス―dBFSおよびdBc 75 74 S/N比―dB 200 高調波 対 アナログ周波数（IF） 110 73 72 71 ENCODE = 80MSPS @ AIN = −1dBFS TEMP = 25 C 70 180 120 92 80 160 0 20 特性9 40 60 80 100 120 140 アナログ周波数―MHz dBFS 100 90 80 ENCODE = 80MSPS AIN = 69.1MHz 70 dBc 60 50 SFDR = 90dB 基準直線 40 30 20 10 160 180 0 −90 200 ノイズ 対 アナログ周波数（IF） −80 特性12 10 −70 −60 −50 −40 −30 −20 アナログ入力電力レベル―dBFS −10 0 シングル・トーンSFDR、69.1MHz REV.0 AD6645 0 ENCODE = 80MSPS −10 AIN = 30.5MHz, −20 31.5MHz (−7dBFS) ディザーなし −30 0 ENCODE = 80MSPS −10 AIN = 55.25MHz, 56.25MHz (−7dBFS) −20 ディザーなし −30 −40 −40 −50 −60 2 F 1 + F 2 −70 F 2 −80 − F −90 1 −100 2 F 2 + F 1 2 F 1 − F 2 F 1 + F 2 dBFS dBFS −50 2 F 2 − F 1 −110 −110 −120 −120 −130 0 5 特性13 ツー・トーン、30.5MHzおよび31.5MHz 10 15 20 25 周波数―MHz 30 35 −130 0 40 最悪時スプリアス―dBFSおよびdBc 最悪時スプリアス―dBFSおよびdBc 10 15 2 F 2 − F 1 20 25 周波数―MHz F 1 + F 2 30 35 40 100 dBFS ENCODE = 80MSPS F1 = 30.5MHz F2 = 31.5MHz 80 70 dBc 60 SFDR = 90dB 基準直線 50 40 30 20 dBFS 90 80 ENCODE = 80MSPS F1 = 55.25MHz F2 = 56.25MHz 70 dBc 60 SFDR = 90dB 基準直線 50 40 30 20 10 10 0 −77 −67 −57 −47 −37 −27 入力低消費電力レベル―F1＝F2dBFS −17 0 −77 −7 シングル・トーンSFDR、30.5MHzおよび31.5MHz −67 −57 −47 −37 −27 入力低消費電力レベル― F1＝F2dBFS −17 −7 特性17 シングル・トーンSFDR、55.25MHzおよび56.25MHz 100 95 S/N比、最悪時・スプリアス―dBおよびdBc S/N比、最悪時スプリアス―dBおよびdBc 2 F 1 − F 2 110 90 最悪時スプリアス @ AIN = 2.2MHz 95 90 85 80 SNR @ AIN = 2.2MHz 75 70 65 15 特性15 5 2 F 2 + F 1 特性16 シングル・トーンSFDR、55.25MHzおよび56.25MHz 100 特性14 2 F 1 + F 2 −70 F −80 2 − −90 F −100 1 110 REV.0 −60 30 45 60 75 ENCODE周波数―MHz 90 最悪時@ AIN = 69.1MHz 90 85 80 75 SNR @ AIN = 69.1MHz 70 65 15 105 S/N比、最悪時スプリアス 対 ENCODE @ 2.2MHz 特性18 11 30 45 60 75 ENCODE周波数―MHz 90 105 S/N比、最悪時スプリアス 対 ENCODE @ 69.1MHz AD6645 0 −20 −30 −30 −40 −40 −50 −50 −60 −60 dBFS dBFS 0 ENCODE = 80.0MSPS −10 AIN = 30.5MHz @ −29.5dBFS ディザ−あり @ −19.2 dBm −20 ENCODE = 80.0MSPS AIN = 30.5MHz @ −29.5 dBFS ディザーなし −10 −70 −80 −70 −80 2 −90 −90 6 −100 3 −110 −100 4 −120 0 5 10 特性19 15 20 25 周波数―MHz 30 35 −130 0 40 1 M FFT、ディザーなし 最悪時スプリアスdBc 最悪時スプリアスdBc 60 50 40 SFDR = 90 dB 基準直線 30 35 40 1 M FFT、ディザーあり 70 60 SFDR = 100 dB 基準直線 50 40 SFDR = 90 dB 基準直線 30 20 20 10 10 80 70 60 50 40 30 20 10 0 dBFS −90 0 −80 −70 アナログ入力レベル 特性20 −60 −50 −40 −30 −20 −10 0 アナログ入力レベル SFDR、ディザーなし 特性23 SFDR、ディザーあり 0 0 ENCODE = 76.8MSPS AIN = 69.1MHz @ −1dBFS SNR = 73.5dB SFDR = 89.0dBc −10 −20 −30 ENCODE = 76.8MSPS AIN = WCDMA @ 69.1MHz −10 −20 −30 −40 −40 −50 −50 −60 −60 dBFS dBFS 30 80 70 −70 −70 −80 −80 3 −90 5 2 6 −100 −90 −100 4 −110 −110 −120 −120 特性21 20 25 周波数―MHz ENCODE = 80.0MSPS 100 AIN = 30.5MHz ディザーあり @ −19.2 dBm 90 80 −130 0 15 110 ENCODE = 80.0MSPS AIN = 30.5MHz ディザーなし 90 0 dBFS 90 10 特性22 110 100 5 6 3 5 −120 −130 4 2 −110 5 5 10 15 20 25 周波数―MHz 30 35 −130 0 40 シングル・トーン69.1MHz、ENCODE＝76.8MSPS 特性24 12 2 5 10 15 3 20 25 周波数―MHz 6 30 4 35 5 40 WCDMA周波69.1MHz、ENCODE＝76.8MSPS REV.0 AD6645 0 0 ENCODE = 76.8MSPS AIN = 2WCDMA @ 59.6MHz −20 −20 −30 −30 −40 −40 −50 −50 −60 −60 −70 −90 −90 −100 −100 −110 −110 −120 −120 −130 0 5 特性25 10 0 20 25 周波数―MHz 30 35 −130 0 40 特性27 6 5 5 10 4 15 −20 −30 −30 −40 −40 −50 −50 −60 −60 −70 30 35 40 WCDMA周波140MHz、ENCODE＝76.8MSPS ENCODE = 61.44MSPS AIN = WCDMA @ 190MHz −10 −20 3 2 20 25 周波数―MHz 0 ENCODE = 61.44MSPS AIN = 4WCDMA @ 46.08MHz dBFS dBFS 15 2WCDMAキャリア、AIN＝59.6MHz： −10 −70 −80 −80 −90 −90 −100 −100 −110 −110 −120 −120 −130 2.5 特性26 REV.0 −70 −80 −80 −130 0 ENCODE = 76.8MSPS AIN = WCDMA @ 140MHz −10 dBFS dBFS −10 5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0 周波数―MHz 4WCDMAキャリア、AIN＝46.08MHz： 2 0 特性28 13 2.5 5.0 3 6 4 5 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0 周波数―MHz WCDMA周波190MHz、ENCODE＝61.44MSPS AD6645 低ジッター・クロックが使用可能な場合、もう１つのオプシ ョンは差動ECL/PECL信号をENCODE入力ピンへAC結合する ことです（下図） 。ON-SEMI社のMC100EL16（または同ファ ミリーの製品）は、優れたジッター性能を提供します。 動作原理 AD6645 A/Dコンバータ （ADC） は、 3ステージのサブステージ・アー キテクチャを採用しています。この設計手法により、必要とされる精 度と速度を達成すると同時に低消費電力とチップ・サイズの小型化 を実現します。 機能ブロック図に示すように、AD6645は相補アナログ入力ピン （AINとAIN） を持っています。各アナログ入力の中心は2.4Vであり、 この基準点を中心に振幅±0.55Vは範囲内に入力する必要があ ります（図2）。AINとAINは位相が180度ずれているため、 差動アナ ログ入力信号は2.2Vピークtoピークになります。 両アナログ入力は、最初のトラック・アンド・ホールド （TH1） に入力さ れる前にバッファされます。ENCODEパルスのハイレベル状態によ り、TH1はホールド・モードになります。TH1に保持された値は、 精度 の粗い5ビットのADC1に入力されます。ADC1のデジタル出力は、 5 ビットのD/AコンバータDAC1を駆動します。DAC1は14ビットの精密 を必要とし、 レーザー・ トリミングによって実現されます。DAC1の出力 はTH3の入力で遅延されたアナログ信号から減算されて、最初の 残留信号が発生されます。TH2は、 ADC1のデジタル遅延を補償す るアナログ・パイプライン遅延を提供します。 最初の残留信号は、5ビットのADC2、5ビットのDAC2、 パイプライン TH4から構成される2段目の変換ステージに入力されます。2番目 のDACは10ビットの精密を必要とし、 それはトリムのない製造プロセ スで実現できます。TH5への入力は2番目の残留信号であり、 これ はTH4に保持されている最初の残留信号からDAC2の量子化出 力を減算して発生されます。TH5は、最後の6ビットADC3を駆動し ます。 ADC1、 ADC2、 ADC3のデジタル出力は一緒に加算され、 デジタル 誤差訂正ロジックで訂正されて、最終出力データを発生します。最 終的に14ビットのパラレル・デジタルCMOS互換ワード （2の補数コー ド） が得られます。 VT 0.1μF ENCODE ECL/ PECL AD6645 ENCODE 0.1μF VT 図9 ENCODEに差動ECLを使用 アナログ入力の駆動 多くの新しい高速かつ広ダイナミックレンジのA/Dコンバータと同様 に、 AD6645のアナログ入力は差動になっています。差動入力では、 信号が減衰器ステージとゲイン・ステージを通過して処理されるた め、 オンチップ性能が改善されます。大部分の改善は、 偶数次高調 波に対して大きな減衰を行う差動アナログ・ステージによりもたらされ ます。PCBレベルでも、利点があります。まず、差動入力はグラウン ド・ノイズや電源ノイズのような漂遊信号に対して大きなコモン・モー ド除去比を持っています。2つめは、 ローカル・オシレータからのノイズ などのようなコモン・モード信号に対して優れた除去性能を持ってい ます。 AD6645のアナログ入力電圧範囲は、 グラウンドから2.4Vだけオフセ ットされています。各アナログ入力は、 500Ω抵抗を介して2.4Vのバ イアス電圧と差動バッファ入力に接続されています（図2）。入力の 抵抗回路は、 最大の直線性と範囲が得られるようにフォロアーにバ イアスを与えています。 したがって、 AD6645を駆動するアナログ・ソ ースは入力ピンにAC結合する必要があります。AD6645の差動入 力インピーダンスは1kΩであるため、 アナログ入力電源条件はわず か−2dBmであり、 多くの場合、 ドライバアンプによる構成が簡易に行 うことができます。一般に高入力インピーダンスを最大限に利用す るためには、 20：1のトランスが必要です。 しかしこのように変換比が 大きい場合、 満足な性能が得られないことがあります。AD6645はこ の場合、 小さいステップアップ比を使うことができます。AD6645のア ナログ入力を駆動する際には、 4：1のRFトランスを使用することを推 奨します。例えば、RTが60.4Ωで、RSが25Ω、 かつインピーダンス比 4：1のトランスを使う場合、 入力は50Ωソースに整合し、 4.8dBmのフ ルスケール駆動が可能です。 トランスの2次側の直列抵抗（RS） は トランスをA/Dから絶縁するために必要です。これによりA/Dからト ランスの2次側に逆流するダイナミック電流の大きさが制限されま す。50Ωインピーダンス整合は、 評価ボード回路図（図13） に示すよ うにトランスの2次側にも使用されます。 AD6645の応用 AD6645のエンコーディング AD6645エンコード信号は、性能低下を防止するために高品質で 極めて小さい位相ノイズ源である必要があります。14ビットの精度を 維持するためには、 エンコード・クロック位相ノイズに注意する必要 があります。ジッターの大きいクロック・ソースを使用すると70MHzの アナログ入力信号で3∼4dBのS/N比性能低下が容易に発生しま す。詳細については、 AN-501の“Aperture Uncertainty and ADC System Performance”を参照してください。 最適性能を得るためには、 AD6645のクロックは差動で入力する必 要があります。ENCODE信号は一般に、 トランスまたはコンデンサを 使いAC結合でENCピンとENCピンへ入力されます。 これらのピンは 内部でバイアスされているため、 バイアスを追加する必要はありませ ん。 AD6645に対してクロックを入力する際の推奨される方法を下図に 示します。クロック・ソース （ローレベル・ジッター） は、RFトランスを 使ってシングルエンドから差動に変換されます。トランス2次側に互 いに逆向きに接続されたショットキ・ダイオードが、 AD6645に入力さ れるクロックを約0.8Vのピークtoピーク差動に制限します。 この機能 は、 クロックの大きな電圧振幅がAD6645の別の部分に入力されて しまうことを防止し、 ENCODE入力でのノイズを制限します。 ADT4-1WT アナログ入力信号 RS RT AIN AD6645 RS AIN 0.1μF クロック・ ソース T1-4T ENCODE 0.1μF 図10 AD6645 トランス結合アナログ入力回路 ENCODE HSMS2812 ダイオード 図8 DC結合が必要なアプリケーションでは、 アナログ・デバイセズの AD8138などの差動出力オペアンプを使用してAD6645を駆動でき ます（図11）。AD8138オペアンプはシングル・エンド／差動変換機 能を持っているため、 システム・コスト全体を削減し、 レイアウト面積も 小さくできます。 クリスタル・クロックオシレータ、差動ENCODE 14 REV.0 AD6645 グラウンド 最適性能を得るためには、デジタル電源プレーンとアナロ グ電源プレーンに対して共通グラウンドを使用することを 推奨します。グラウンドを分割することによる主な問題は、 ダイナミック電流がシステム内で長い距離を経由して共通 のソース・グラウンドに戻るようになることです。このた めに、望ましくない大きなグラウンド・ループが形成され てしまいます。ADCのデジタル出力では、この状態がよく 発生します。グラウンド・ループは、ADCのフロントエン ドに混入するデジタル・ノイズの原因になります。これは、 ノイズ・フロア上の大きなスパイクの原因となる高調波ス プリアス、または非常に高次のスプリアス積として現れま す。低いクロック速度では、デジタル・ノイズがサンプル 間で整定する時間が長くなるため、このノイズ混入は発生 し難くなります。一般に、アナログ・グラウンドとデジタ ル・グラウンドを分離すると、望ましくないEMI-RFIが発生 する可能性が大きくなるので、回避する必要があります。 逆に、共通グラウンドが適切でない場合には、ADC入力の 近くでアナログ・グラウンド電流の上にデジタル・グラウ ンド電流が重畳されるため、別のノイズ問題が発生する原 因になります。ノイズ混入がさらに増えることを抑えるた めに、複数のグラウンド・リターン・パターン／ビアを配 置して、デジタル出力電流がアナログ・フロントエンドに 戻らないようにし、かつADCから迅速に遠ざかるようにす ることを推奨します。このためにグラウンド・プレーンを 分離する必要はなく、アナログ・フロントエンドとデジタ ル出力の間のポイントで、電源に直接戻る多くのグラウン ド接続を配置することにより実現できます。電源プレーン とグラウンド・プレーンの間に適切な数のセラミック・チ ップ・コンデンサを配置すると、デジタル・ノイズの抑制 に役立ちます。レイアウトでは十分なバルク容量を配置し て、スイッチング区間におけるピーク電流の要求を満たす ようにします。 CF 5V 499Ω VIN 499Ω VOCM 25Ω AD8138 AD6645 25Ω 499Ω AIN AIN VREF デジタル 出力 499Ω CF 図11 DC結合アナログ入力回路 電源 電源を選択する際には注意が必要です。45ms未満の直線的な立 ち上がり時間を持つDC電源の使用を推奨します。スイッチング電 源では、 AD6645に混入するノイズを放出する部品を使う傾向があ ります。各電源ピンは、 パッケージの出来るだけ近くに0.1μFのチッ プ・コンデンサを使ったデカップリングする必要があります。 AD6645は、 デジタル電源ピンとアナログ電源ピンを別々に持ってい ます。アナログ電源はAVCC、 デジタル電源ピンはDVCCで、 それぞれ 表されます。アナログ電源とデジタル電源は一緒に接続できますが、 最適性能は電源を分離したときに得られます。高速なデジタル出力 変化によるスイッチング電流がアナログ電源に逆流してしまうことに 起因します。AVCCは5Vの5%以内に維持する必要があることに注 意してください。DVCC＝3.3VはデジタルASICSの電源として一般的 であるため、 AD6645はこの電圧で使用する仕様になっています。 デジタル出力 AD6645に対するデータ・レシーバを設計する際には注意が必要で す。デジタル出力は、 直列抵抗を介して74LCX574のようなゲートを 駆動することを推奨します。容量負荷を小さくするため、 各出力ピン の負荷は1ゲートに制限する必要があります。 この例を図13の評価 ボード回路図に示します。AD6645のデジタル出力は1V/nsの一定 出力スルーレートを持っています。代表的なCMOSゲートはPCBパ ターンと組み合わせて、 約10pFの負荷を持ちます。 このため、 各ビッ トは10mA（10pF×1V÷1ns） のダイナミック電流をスイッチするため、 ビット毎にデバイスに対してこの電流が流入／流出します。フルス ケール変化により、 最大140mA（14ビット×10mA／ビット） の電流が 出力ステージを流れることになります。出力ステージに流入する電 流を制限するため、直列抵抗をAD6645の出来るだけ近くに接続 する必要があります。これらのスイッチング電流は、 グラウンド・ピンと DVCCピンの間を集中して流れます。標準TTLゲートはAD6645のダ イナミック・スイッチング電流にスイッチング電流をさらに加算するの で、使用は避けてください。容量負荷が大きいと、出力タイミング時 間が大きくなり、 タイミング仕様が満たされなくなることに注意してくだ さい。デジタル出力タイミングは、最大10pFの出力負荷まで保証さ れています。 アナログ入力レベルに対するデジタル出力状態を表Iに示します。 表I レイアウト情報 評価ボードの回路図とレイアウト（図13）は、代表的な AD6645の使用方法を示しています。最適な結果を得るため には多層ボードの使用を推奨します。高品質セラミック・ チップ・コンデンサをデバイスの各電源ピンに直接接続し てグラウンドからデカップリングすることをお薦めします。 AD6645のピン配置は、高周波数かつ高分解能設計を容易に 実線できるように考慮されています。すべてのデジタル出 力は、絶縁のためにパッケージの片側に集めてあり、入力 は反対側に集めてあります。 デジタル出力パターンのルーティングには注意が必要です。 デジタル出力がAD6645のアナログ部分に混入するのを防止 するため、これらの出力の容量負荷を小さくする必要があ ります。すべてのAD6645デジタル出力に対して、ファンア ウトはゲート1個分に制限することを推奨します。 ENCODE回路のレイアウトも同様に重要です。この回路に 混入するすべてのノイズが量子化処理に悪影響を与えて、 全体性能を低下させます。エンコード・クロックは、デジ タル出力とアナログ入力から分離する必要があります。 2の補数出力コーディング AINレベル AINレベル 出力状態 出力コード VREF＋0.55V VREF VREF−0.55V VREF−0.55V VREF VREF＋0.55V 正側FS ミッドスケール 負側FS 01 1111 1111 1111 00…0/11…1 10 0000 0000 0000 REV.0 15 AD6645 アパーチャ・ジッターの詳細については、AN-501、 “Aperture Uncertainty and ADC System Performance”ご覧くだ さい。 ジッターについての考慮事項 ADCの信号対ノイズ比（S/N比、SNR）は予測することがで きます。ADCコードで正規化した場合、ジッター、平均 DNL誤差、熱ノイズの3つの項に基づいて次式でS/N比を正 確に予測することができます。これらの各項は、コンバー タ内のノイズの原因になります。 80 AIN = 30MHz 75 FANALOG＝アナログ入力周波数 tj rms＝エンコードのrmsジッター（エンコード・ソースと内 部エンコード回路のrms和） ε＝ADCの平均DNL（typ値：0.41 LSB） n＝ADCのビット数 V NOISE rms ＝ADCのアナログ入力に換算したV rms熱ノイズ （typ値：0.9 LSB rms） S/N比―dBFS AIN = 70MHz 70 AIN = 110MHz 65 AIN = 150MHz AIN = 190MHz 60 AD6645のような14ビットA/Dコンバータの場合、アナログ 周波数が高くなると、アパーチャ・ジッターがS/N比性能に 大きく影響するようになります。次の図に、ジッターの増 加に対するAD6645の予測S/N比性能を示します。この予測 S/N比性能は次式を使って計算したものです。 55 0 0.1 0.2 図12 0.3 ジッターps 0.4 0.5 0.6 ジッター 対 S/N比 1 ( ) 2 SNR = 1.76 - 20 log 2p ×FANALOG×t j rms + 2 1 +ε 2× 2×VNOISE rms + n 2 2n 16 1 2 2 REV.0 AD6645 ピン機能の説明 項目番号 数量 1 2 3 1 3 9 4 8 5 6 0 9 7 8 9 10 11 12 13 部品番号1 説明 メーカー AD6644/AD6645評価用プリント回路ボード コンデンサ、タンタルSMT T491C、10μF；16V；10% コンデンサ、SMT 0508、0.1μF；16V；10% 1 1 4 1 1 1 0 6645EE01C C1、C2、C38 C3、C7∼C11、C16, C30、C32 C4、C22∼C26、C29, （C33）、（C34）、C39 （C5、C6） C12∼C14、C17∼C21, C40 CR1 E3、E4、E5 F1∼F4 J1 J1 J2 （J3） 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 2 0 0 0 2 1 1 0 0 1 1 2 2 1 1 1 J4、J5 （R1） （R2）2 （R3、R4、R5、R8） R6、R7 R9 R10 （R11）、（R13） （R12）、（R14） R152 R35 RN1、RN3 RN2、RN4 T2 T3 U1 コネクタ、同軸RFリセプタクル；50Ω 抵抗、SMT 0402；100；1/16w；1% 抵抗、SMT 1206；60.4；1/8w；1% 抵抗、SMT 0805；499；1/10w；1% 抵抗、SMT 0805；25.5；1/10w；1% 抵抗、SMT 0805；348；1/10w；1% 抵抗、SMT 0805；619；1/10w；1% 抵抗、SMT 0805；66.5；1/10w；1% 抵抗、SMT 0805；100；1/10w；1% 抵抗、SMT 0402；178；1/16w；1% 抵抗、SMT 0805；49.9；1/10w；1% 抵抗アレイ、SMT 0402；470；1/4w；5% 抵抗アレイ、SMT 0402；220；1/4w；5% RFトランス、SMT KK81、0.2∼350MHz；4：1W Ratio RFトランス、SMT CD542、2∼775MHz；4：1W Ratio I.C.、QFP-52；14ビット、80MSPS 30 31 2 0 U2、U7 （U3） 広帯域A/Dコンバータ I.C.、SOIC-20；オクタルD型フリップフロップ I.C.、SOIC-8；低歪み差動ADCドライバ 32 33 34 35 36 37 2 1 4 0 4 1 U4、U6 U53 U53 （U8） 図面参照 図面参照 コンデンサ、SMT 0805、0.1μF；25V；10% コンデンサ、SMT 0805、0.01μF；50V；10% コンデンサ、SMT 0508、0.01μF；16V；10% ダイオード、ショットキ・バリア、デュアル 100インチ・ストレート雄ヘッダー（1列）、3 of 50ピン EMI抑圧フェライト・チップ、SMT 0805 コネクタ、PCBピン・ストリップ；5ピン；5mmピッチ コネクタ、PCB端子；5ピン；5mmピッチ 端子ストリップ、50ピン；右角度 コネクタ、SMA；RF；金 Panasonic（ECJ-2YB1H103K） Presidio Components （0508X7R103M2P3） Panasonic（MA716-TX） Samtec（TSW-1-50-08-G-S） Steward（HZ0805E601R-00） Wieland（Z5.530.0525.0） Wieland（25.602.2553.0） Samtec（TSW-125-08-T-DRA） Johnson Components, Inc. （142-0701-201） AMP（227699-2） Panasonic（ERJ-2RKF1000X） Panasonic（ERJ-8ENF60R4V） Panasonic（ERJ-6ENF4990V） Panasonic（ERJ-6ENF25R5V） Panasonic（ERJ-6ENF3480V） Panasonic（ERJ-6ENF6190V） Panasonic（ERJ-6ENF66R5V） Panasonic（ERJ-6ENF1000V） Panasonic（ERJ-2RKF1780X） Panasonic（ERJ-6ENF49R9V） Panasonic（EXB2HV471JV） Panasonic（EXB2HV221JV） Mini∼Circuits（T4-1-KK81） Mini∼Circuits（ADT4-1WT） アナログ・デバイセズ （AD6645ASQ） Fairchild（74LCX574WM） アナログ・デバイセズ （AD8138AR） I.C.、SMT SOT-23；TinyLogic UHS 2入力ORゲート Fairchild（NC7SZ32） クロックオシレータ、フルサイズMX045；80MHz CTS Reeves（MXO45-80） コネクタ、ミニチュア・スプリング・ソケット、 AMP（5-330808-3） I.C.、SOIC-8；差動レシーバ Motorola（MC100EL16） 回路ボード・サポート Richo（CBSB-14-01） 0.100インチ短絡ブロック Jameco（152670） 注 1 括弧内の部品番号は標準ユニットに実装されていないことを表します。 （AINとENCODEはAC結合） AINのAC結合は標準。R3、R4、R5、R8、U3は実装されていません。 AINのDC結合が必要な場合は、C30、T3、R15を実装しません。 ENCODEのAC結合は標準。C5、C6、C33、C34、R1、R11∼R14、U8は実装されていません。 PECLのENCODEが必要な場合は、CR1とT2は実装しません。 2 T3の1次側に50Ωインピーダンス入力を整合させる場合、R2を実装します。R15は実装しません。 T3の2次側に50Ωインピーダンス入力を整合させる場合、R15を実装します。R2は実装しません。 3 OPT_CLK入力を使う場合、U5クロックオシレータはピン・ソケットを使って実装します。 REV.0 PCSM, Inc.（6645EE01C） Kemet（T491C106M016AS） Presidio Components （0508X7R104K16VP6） Panasonic（ECJ-2VB1E104K） 17 BNC 2 ENC J4 1 SMA J3 BNC 2 J5 AIN R35 49.9Ω C4 0.1μF 1 C5 .01μF R1 100Ω 4 T2 3 2 4 R21 60.4Ω R8 R5 499Ω R3 499Ω +5VA 2 3 CR1 C33 0.1μF R12 100Ω R11 66.5Ω ñ5V 8 1 2 5 VREF 6 5 C30 0.1μF R151 176.4Ω R6 25Ω J1 +5VA 4 3 2 1 5 52 51 50 49 48 47 46 45 44 43 42 41 40 GND 8 7 6 5 4 GND ENC AD6644/AD6645 Q2 3 4 5 17 16 15 BUFLAT BUFLAT 9 10 11 12 13 15 14 16 1 2 U6 5 +3P3VD B06 B07 B08 B09 B10 B12 B11 B13 1 F2 2 フェライト +5VA +5VA 4 GND 3 NC7SZ32 +3P3VD U2 RN3 RN4 （注4を参照） 1 20 （注4を参照） OUT EN VCC 19 16 1 1 16 2 D0 Q0 18 15 15 3 2 2 Q1 D1 17 14 4 14 3 3 Q2 D2 16 13 5 4 13 4 Q3 D3 15 12 6 12 5 5 Q4 D4 6 11 7 11 6 Q5 14 D5 13 10 OVR 7 10 8 7 Q6 D6 8 9 9 9 D7 8 Q7 12 10 11 GND CLOCK PREF 74LCX574 BUFLAT +3P3V 74LCX574 8 6 7 2 18 14 1 19 20 Q5 13 Q6 12 Q7 11 CLOCK Q4 Q3 Q1 D2 Q0 D1 D0 VCC +3P3VIN RN2 （注4を参照） +3P3VD B00 B01 B02 B03 B04 B05 2 37 46 48 50 47 49 44 45 43 41 42 36 38 40 35 39 32 34 33 30 29 31 26 28 22 24 18 20 14 16 12 10 8 6 4 27 J2 25 21 23 17 19 15 13 11 9 5 7 3 1 ヘッダー 50 +3P3V F1 2 +3P3VIN +3P3V −5V + C1 10μF C2 10μF C9 0.1μF C16 0.1μF C10 0.1μF C17 0.01μF C11 0.01μF C18 0.01μF C12 0.01μF C19 0.01μF C13 0.01μF C20 0.01μF F4 2 C14 フェライト 0.01μF 1 +5VA C21 0.01μF C23 0.1μF C40 0.01μF C24 0.1μF C39 0.1μF + C25 0.1μF C26 0.1μF −5V +3P3VD C38 10μF 14 15 16 17 18 19 20 21 22 23 24 25 26 注 1. T3の1次側に入力を整合させる場合、R2を実装します。R15は実装しません。 T3の2次側に入力を整合させる場合、R15を実装します。 R2は実装しません。 +5VA +5VA +5VA +5VA +5VA 2. AINのAC結合は標準。R3、R4、R5、R8、U3は実装されません。 AINのDC結合が必要な場合は、C30、R15、T3を実装しません。 C8 C7 3. ENCODEのAC結合は標準。C5、C6、C33、C34、R1、R11∼R14、U8は実装されません。 0.1μF 0.1μF PECLのENCODEが必要な場合は、CR1とT3は実装されません。 4. AD6644を使う場合：RN1∼N4の値は100Ω AD6645を使う場合：RN1∼N3の値は470Ω。RN2およびRN4の値は220Ω。 フェライト 1 36 37 38 D0 35 DMID 34 GND 33 DVCC 32 OVR 31 DNC 30 AVCC 29 GND 28 AVCC 27 GND D1 D3 VREF 9 10 11 D2 GND ENC 39 5 13 +3P3V 4 14 U7 OUT_EN D3 6 D4 7 D5 8 D6 9 D7 10 GND 3 15 3 2 12 2 16 1 1 RN1 （注4を参照） GND AVCC 9 AVCC 10 GND 11 AIN 12 AIN 13 GND 8 7 6 5 4 3 2 1 V1 DVCC C32 0.1μF DR_OUT BUFLAT +3P3V VREF E5 E3 +5VA R7 25Ω C34 0.1μF R14 100Ω R13 66.5Ω +5VA 3 4 ADT4-1WT 4:1 インピーダンス比 1 2 T3 U3 +5VA 4 R5 499Ω 3 AD8138 6 R4 499Ω DC結合AINオプション 2 1 HSMS2812 オプション MC100EL16 VBB 6 Q VEE 5 3D VCC 8 Q 7 NC U8 U4 5 NC7SZ32 1 4 OPT_LAT 2 GND E4 3 DR_OUT +3P3VD PECL ENCODEオプション 3 +5VA R9 348Ω 2D 1 +3P3V R10 619Ω C6 0.01μF C3 0.1μF 6 1:4 1 インピー ダンス比 C29 0.1μF OPT_CLK K1115 66.66MHz (AD6644) 80MHz (AD6645) C22 0.1μF DRY AVCC GND OUT D13 GND +5VA D12 AVCC 8 D11 GND 7 D10 AVCC 2 D9 GND F3 D8 C1 1 D6 フェライト DVCC 14 D7 GND 18 AVCC 図13 GND VCC GND C2 U5 D5 GND NC D4 AVCC 1 AD6645 評価ボードの回路図 REV.0 AD6645 図14 図15 REV.0 表面信号プレーン 図16 5.0V/3.3Vプレーン（レイヤー3および4） グラウンド・プレーン（レイヤー2および5） 図17 19 裏面信号プレーン AD6645 外形寸法 TDS04/2002/1000 サイズはインチと（mm）で示します。 52ピンPowerQuad 4（LQFP_ED） （SQ-52） 2.65 (0.104) 2.50 (0.098) (4 PLCS) 2.35 (0.093) 12.00 (0.472) SQ 7.80 (0.307) 52 40 40 39 1 27 14 1 6.00 (0.236) 5.90 (0.232) 5.80 (0.228) 露出 ヒートシンク （中心位置） 27 26 0.65 (0.026) 52 39 10.20 (0.402) 10.00 (0.394) SQ 9.80 (0.386) 上面図 （ピン下向き） 13 2.35 (0.093) 2.20 (0.087) (4 PLCS) 2.05 (0.081) 13 26 14 6.00 (0.236) 5.90 (0.232) 5.80 (0.228) 0.38 (0.015) 0.32 (0.013) 0.22 (0.009) 裏面図 （ピン上向き） 1.60 (0.063) MAX 0.75 (0.030) 0.60 (0.024) 0.45 (0.018) 1.45 (0.057) 1.40 (0.055) 1.35 (0.053) 実装面 詳細A 0.15 (0.006) 0.05 (0.002) 0.10 (0.004) 平坦性 詳細A 寸法表示はmm単位です。インチ寸法はmm単位を丸め込んでいるので、参考用であり、設計上では使用には適しません。 PRINTED IN JAPAN AD6645のPowerQuad 4（LQFP_ED）では熱的および電気的導体のヒート・スラグがパッケージの裏面に露出しており、 熱管理の強化に使うことができます。マスクされていないアクティブなPCBパターンまたはビアはパッケージの下への配 置は推奨しません。グラウンドのヒート・スラグに接触する可能性があります。仕様動作のためには必要ありませんが、 スラグを十分な熱容量を持つグラウンド・プレーンにハンダ付けすると、デバイスの接合温度を低下させることができま す。一般に、接合温度を低くすると、半導体の信頼性が高くなるので、高信頼性アプリケーションでは有益です。 このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.0