CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 2 64-Kbit (8 K × 8) シリアル (I C) nvSRAM 64-Kbit（8 K × 8）シリアル（I2C）nvSRAM 特長 スリープモードの電流 64-Kbit の不揮発性 SRAM（nvSRAM） 8 K × 8 の内部構成 または I 電源オフ時にAutostore(自動ストア開始)するか、 2 C コマンド（ソフトウェア STORE）を使用して、量子トラッ プ不揮発性メモリ素子へ格納する。 電 源 オ ン 時 の SRAM へ の RECALL 処 理（パ ワ ー ア ッ プ RECALL）または I2C コマンド（ソフトウェア RECALL） による、RECALL 処理 電源オフ時に小容量コンデンサによる、 自動的な STORE 処 理（CY14MX064J1A を除く） 高い信頼性 回数に制限のないリード、ライト、RECALL サイクル 量子トラップへの 100 万回の STORE サイクル データリテンション期間： 85 °C で 20 年 高速 I2C インターフェイス 業界標準 100 kHz および 400 kHz の速度 高速モードプラス： 1 MHz の速度 高速： 3.4 MHz 読み書きゼロサイクル遅延 書き込み保護 書き込み保護ピン（WP）を使ったハードウェアによる保護 アレイの 1/4、1/2、または全体を対象としたソフトウェア ブロック保護 特別機能への I2C アクセス 不揮発性メモリの STORE/RECALL 8 バイトのシリアル番号 Manufacturer ID および Product ID スリープモード 低消費電力 3.4 MHz 動作で平均 1 mA の動作電流 スタンバイモードの平均電流 120μA 8µA 業界標準の構成 動作電圧： • CY14MB064J: VCC = 2.7 V ∼ 3.6 V • CY14ME064J: VCC = 4.5 V ∼ 5.5 V 工業用温度仕様 8 ピン小型集積回路（SOIC）パッケージ RoHS 準拠 概要 サイプレス CY14MX064J は、メモリセルごとに不揮発性メモ リ素子と 64Kbit nvSRAM [1] を結合しています。このメモリは、 8 K ワード x 8 ビットで編成されています。組み込み不揮発性メ モリ素子には、量子トラップ技術が取り入れられており、世界 でも最高レベルの信頼性を誇る不揮発性メモリです。回数に制 限のない読み取りと書き込みを SRAM で可能にする一方、高い 信頼性を提供する不揮発性データ記憶領域を、量子トラップメ モリセルで実現しています。SRAM から不揮発性メモリ素子へ のデータ転送（STORE 動作）は、電源オフ時に自動的に実行 されます。（CY14MX064J1A を除く）起動時には、不揮発性メ モリから SRAM にデータが復元されます（RECALL 動作）。ユー ザーが I2C コマンドを使って STORE および RECALL 動作を実 行することもできます。 構成 機能 AutoStore ソフトウェアによる STORE スレーブ アドレス ピン CY14MX064J1A なし あり CY14MX064J2A あり あり A2、A1、A0 A2、A1 ロジック ブロック図 Serial Number 8x8 VCC VCAP Manufacturer ID / Product ID Power Control Block Memory Control Register Quantum Trap 8Kx8 Command Register Sleep SDA SCL A2, A1, A0 WP Control Registers Slave 2 I C Control Logic Slave Address Decoder Memory Slave Memory Address and Data Control SRAM 8Kx8 STORE RECALL 注 1. シリアル（I2C）nvSRAM は、データシートの全ページで nvSRAM と示されています。 Cypress Semiconductor Corporation Document Number: 001-87111 Rev. ** • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Revised May 16, 2013 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 目次 ピン配列 ................................................................................3 ピン機能 ................................................................................3 I2C インターフェイス ...........................................................4 プロトコル概要 ............................................................ 4 I2C プロトコル – データ転送 ....................................... 4 データ有効性................................................................ 5 START コンディション（S）........................................ 5 STOP コンディション（P）.......................................... 5 反復 START（Sr）........................................................ 5 バイト形式 ................................................................... 5 確認応答 / 非確認応答 .................................................. 5 高速モード（Hs モード）.............................................. 6 スレーブ デバイス アドレス ........................................ 6 書き込み保護（WP）..................................................... 9 AutoStore 動作 ............................................................ 9 書き込み動作................................................................ 9 読み取り動作.............................................................. 10 メモリ スレーブ アクセス.......................................... 10 制御レジスタ スレーブ .............................................. 14 シリアル番号 .......................................................................16 シリアル番号書き込み ............................................... 16 シリアル番号ロック ................................................... 16 シリアル番号読み取り ............................................... 16 デバイス ID..........................................................................17 コマンド レジスタを使用したコマンドの実行 .......... 17 Document Number: 001-87111 Rev. ** 最大定格 ..............................................................................18 動作範囲 ..............................................................................18 DC 特性 ................................................................................18 データ保持期間および耐久性 .............................................19 熱抵抗 .................................................................................19 AC テストの負荷および波形 ...............................................20 AC テスト条件 ....................................................................20 AC スイッチング特性 ..........................................................21 スイッチング波形 ...............................................................21 nvSRAM 仕様.......................................................................22 スイッチング波形 ...............................................................22 ソフトウェア制御 STORE/RECALL サイクル ......................23 スイッチング波形 ...............................................................23 発注情報 ..............................................................................24 注文コードの定義....................................................... 24 パッケージ図 .......................................................................25 略号......................................................................................26 本書の表記法 .......................................................................26 測定単位 ..................................................................... 26 改訂履歴 ..............................................................................27 販売、ソリューション、および法律情報...........................28 ワールドワイドな販売および設計サポート ............... 28 製品 ............................................................................ 28 PSoC ソリューション................................................ 28 Page 2 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A ピン配列 図 1. 8 ピン SOIC ピン配列 A0 1 8 A1 2 A2 3 CY14MX064J1A 7 Top View 6 not to scale VSS 4 5 VCAP 1 8 WP A1 2 SCL A2 3 CY14MX064J2A 7 Top View 6 not to scale SDA VSS 4 VCC 5 VCC WP SCL SDA ピンの定義 ピン名 入出力 SCL 説明 入力 SDA 入出力 WP 入力 書き込み保護。すべての書き込みからメモリを保護します。このピンは内部的に LOW にプルダウ ンされ、そのため接続されていない場合はオープンのままにすることができます。 A2–A0 [2] 入力 スレーブ アドレス。I2C のスレーブ アドレスを定義します。ピンは内部的に LOW にプルダウンさ れ、そのため接続されていない場合はオープンのままにすることができます。 VCAP 電源 AutoStore コンデンサ。電力喪失時に、SRAM から不揮発性メモリ素子にデータを格納するため、 nvSRAM へ電源を供給します。不要な場合は、AutoStore を無効にする必要があり、このピンは未 接続のままにします。これは絶対にグランドに接続しないでください。 クロック 。最大 fSCL までの速度で動作します。 I/O。I2C インターフェイスを介してデータを入出力します。 出力：オープン ドレインで、外部プルアップ抵抗を必要とします。 NC 未接続 VSS 電源 グランド VCC 電源 電源 未接続。このピンはダイに接続されていません。 注 2. A0 ピンは CY14MX064J2A では利用できません。 Document Number: 001-87111 Rev. ** Page 3 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A I2C インターフェイス I2C バスは、バス上の複数デバイス間で情報を運ぶシリアル ク ロック ライン（SCL）とシリアル データ ライン（SDA）の 2 つのラインで構成されています。I2C はマルチ マスタおよびマ ルチ スレーブ構成をサポートしています。データは SDA ライ ンでトランスミッタからレシーバに送信され、マスタによって 生成されたクロック SCL と同期されます。 SCL と SDA ラインはオープン ドレイン ラインで、抵抗を用い て VCC にプルアップされます。システムのプルアップ抵抗を選 ぶ時は、バスの容量と動作速度を考慮してください。マスタが クロックを生成し、すべての入出力データは、このクロックに 同期して転送されます。CY14MX064J は、SCL ラインで最高 3.4 MHz のクロック速度をサポートします。 プロトコル概要 このデバイスは、7 ビットのアドレス指定可能なスキームのみ をサポートしています。マスタが START コンディションを生成 し、通信を開始してスレーブ選択バイトを発行します。スレーブ 選択バイトはスレーブの 7 ビットアドレスで構成されており、 これはマスタが通信するもので、読み取りまたは書き込み動作 を示す R/W ビットです。選択されたスレーブがこれに確認応答 （ACK）で応じます。スレーブが選択された後は、その後の通信 はマスタと選択されたスレーブ間で行われます。バスの他のデ バイスは、STOP または反復 START コンディションが検出され るまで SDA ラインの信号を無視します。データ転送は、マスタ によって生成された SCL クロックに同期して SDA ピンを通し て、マスタと選択されたスレーブ デバイス間で行われます。 I2C プロトコル ‒ データ転送 I2C プロトコルの各トランザクションは、マスタによるバスの START コンディション生成から始まり、7 ビット スレーブ ア ドレス、その後に読み取り（1）と書き込み（0）動作を示す 8 番目のビット（R/W）が続きます。すべての信号は、オープン ドレイン SDA ラインで送信され、SCL ラインのクロックと同期 します。I2C バスで送信されるデータの各バイトは、9 番目のク ロック パルスで SDA ラインを LOW に保持することでレシーバ によって確認応答されます。マスタによる書き込み要求の後に、 SDA ラインのメモリ アドレスとデータバイトが続きます。書き 込みはデータの複数バイトを送信することにより、バースト モードで行うことができます。9 番目のクロック サイクルの立 ち下がりエッジで各バイトを送受信した後、メモリ アドレスが 自動的にインクリメントされます。新しいアドレスは、確認応答 ビットを送受信する直前にラッチされます。これにより、追加の アドレスを発行せずに、次の連続バイトにアクセスすることが できます。最後のメモリ位置に到達すると、アドレスは 0x0000 にロールバックされ、書き込みが続行します。書き込み動作中、 スレーブがマスタによって送信された各バイトに ACK で応答し ます。書き込みシーケンスは、マスタがSTOPまたは反復START コンディションを生成して終了することができます。 読み取り要求は、現在のアドレス位置（読み取りまたは書き込み のために最後にアクセスした位置の次のアドレス）で行われま す。メモリ スレーブ デバイスは、現在のアドレス位置のデータ をマスタに送信して、読み取り要求に応答します。最初に読み取 り目的のアドレスで書き込み要求を送信することによって、ラン ダム アドレス読み取りも行うことができます。最後のアドレス バイトの直後にマスタは書き込みを中止し、書き込み動作を防止 するために反復 START または STOP 信号を発行する必要があり ます。次の読み取り動作はこのアドレスから開始されます。マス タは 9 番目のクロック パルスの SDA ピンを LOW に保持するこ とで、データの 1 バイトの受信に確認応答します。最後のデータ バイトの後に、マスタが SDA ラインで非確認応答（NACK）信 号を送信することで、読み取りを終了することができます。非確 認応答信号により CY14MX064J が SDA ラインを解放するため、 マスタは STOP、または反復 START コンディションを生成して 新しい動作を開始することができます。 図 2. シリアル（I2C）nvSRAM を用いたシステム構成 Vcc RPmin = （VCC - VOL 最大）/ IOL RPmax = tr / （0.8473）* Cb SDA Microcontroller SCL Vcc Vcc A0 SCL A0 SCL A0 SCL A1 SDA A1 SDA A1 SDA WP A2 WP A2 CY14MX064J #0 Document Number: 001-87111 Rev. ** A2 WP CY14MX064J CY14MX064J #1 #7 Page 4 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A データの有効性 STOP コンディション （P） SDA ラインのデータは、クロックの HIGH 期間中は安定してい る必要があります。データを有効にするために、データライン の状態は SCL ラインのクロックが LOW の場合のみ変更するこ とができます。SDA が HIGH の状態で SCL ラインの状態を変 更することができるコンディションは、START および STOP コンディションの 2 つだけです。START および STOP コンディ ションはマスタにより生成され、I2C バスの通信シーケンスの 開始と終了を通知します。 SCL が HIGH である際の SDA ラインの LOW から HIGH への 遷移は、STOP コンディションを示します。このコンディショ ンは、進行中のトランザクションの終了を示すものです。 START および STOP コンディションは、常にマスタによって 生成されます。バスは、START コンディションの後はビジー状 態にあると見なされます。バスは、STOP コンディションの後 は解放された状態にあると見なされます。 反復 START（Sr） START コンディション （S） SCL が HIGH である際の SDA ラインの HIGH から LOW への 遷移は、START コンディションを示すものです。I2C の各トラ ンザクションは、マスタが START コンディションを生成する ことから始まります。 STOP コンディションの代わりに反復 START コンディション が生成された場合は、バスのビジー状態が継続されます。I2C ラ インの進行中のトランザクションが停止され、バスは通信を再 開するためにマスタがスレーブ ID を送信するのを待ちます。 図 3. START および STOP コンディション full pagewidth SDA SDA SCL SCL S P STOP Condition START Condition 図 4. I2C バスのデータ転送 handbook, full pagewidth P SDA Acknowledgement signal from slave MSB SCL S or Sr 1 2 START or Repeated START condition 7 8 9 ACK Byte complete, interrupt within slave バイト形式 I2C の各動作は、8 ビットワードを使用して行われます。ビット は SDA ラインで MSB が先頭の形式で送信され、各バイトの後 にレシーバによる ACK 信号が続きます。 レシーバから NACK が送信されるまで、またはマスタによって STOP か反復 START コンディションが生成されるまで、動作 は継続します。START または STOP コンディションを除き、ク ロック（SCL）が HIGH である時には SDA ラインは安定状態に ある必要があります。 確認応答 / 非確認応答 データまたはアドレスの 1 バイトを送信した後、トランスミッ タは SDA ラインを解放します。レシーバは SDA ラインを LOW にプルダウンして、バイトの受信の確認応答をします。動作を 継続するには、I2Cバスで転送されるデータの各バイトがレシー バによって ACK 信号で応答される必要があります。そうでない 場合は、NACK 状態と見なされます。NACK はレシーバがデー タ受信を確認していない状態であり、動作が中止されます。 Document Number: 001-87111 Rev. ** Acknowledgement signal from receiver 1 2 3-8 9 ACK Clock line held LOW while interrupts are serviced Sr Sr or P STOP or Repeated START condition 次の場合に、読み取り動作中に NACK がマスタによって生成さ れる可能性があります。 ノイズが原因で、マスタが有効なデータを受信しなかった場 合です。 マスタは NACK を生成して、読み取りシーケンスを中止しま す。NACK がマスタによって発行された後、nvSRAM スレー ブが SDA ピンの制御を解放するので、マスタは反復 START または STOP コンディションを生成できるようになります。 次の場合に、書き込み動作中に NACK が nvSRAM スレーブに よって生成される可能性があります。 ノイズが原因で、nvSRAM が有効なデータを受信しなかった 場合です。 マスタはnvSRAMの書き込み保護された位置にアクセスしよ うとします。マスタは STOP または反復 START コンディショ ンを生成することで通信を再開する必要があります。 Page 5 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 図 5. I2C バスの確認応答 handbook, full pagewidth DATA OUTPUT BY MASTER not acknowledge (A) DATA OUTPUT BY SLAVE acknowledge (A) SCL FROM MASTER 1 2 8 9 S clock pulse for acknowledgement START condition 高速モード（Hs モード） Hs モードにおけるシリアル データ フォーマット Hs モードでは、nvSRAM は最高 3.4 Mbit/ 秒のビットレートで データを転送することができます。デバイスを高速モードにす るには、マスタ コード（0000 1XXXb）が発行される必要があ ります。これにより、最高 3.4 MHz の速度のマスタ / スレーブ 通信が可能となります。STOP コンディションにより Hs モード が終了します。 Hs モードでのシリアル データ転送フォーマットは、I2C バス仕 様の標準モードを満足しています。Hs モードは、以下の条件下 。 でのみ開始することができます（F/S モードにあるものすべて） 1. START コンディション（S） 2. 8 ビット マスタ コード（0000 1XXXb） 3. 非確認応答ビット（A） 図 6. Hs モードにおけるデータ転送フォーマット handbook, full pagewidth Hs-mode F/S-mode S MASTER CODE A Sr SLAVE ADD. R/W A F/S-mode DATA n (bytes+ ack.) A/A P Hs-mode continues Sr SLAVE ADD. シングルおよびマルチ バイトの読み取りと書き込みがサポー トされています。デバイスが Hs モードに入った後に、マスタ デバイスによって STOP コンディションが送信されるまで、 データ転送は Hs モードで続行されます。STOP コンディション （P）後、スレーブ F/S モードに戻ります。Hs モードでデータ転 送を続行するためには、マスタが反復 START（Sr）を送信する 必要があります。 読み取りおよび書き込み動作の Hs モードのタイミングの詳細 については、11 ページの 図 12 および、12 ページの 図 15 をご 覧ください。 スレーブ デバイス アドレス I2C バスの各スレーブ デバイスには、デバイス選択アドレスが あります。START コンディションの後の最初のバイトには、マ Document Number: 001-87111 Rev. ** スタが通信をしようとするスレーブ デバイスアドレスが含ま れています。7 つの MSB はデバイス アドレスであり、 LSB （R/W ビット）は読み込みまたは書き込み動作を示すために使用され ます。CY14MX064J は、メモリおよび制御レジスタにアクセス するために、スレーブ デバイス アドレス フィールドに上位 4 つの MSB [7:4] が 2 セット予約されています。アクセス メカ ニズムについては、7 ページのメモリ スレーブ デバイスをご覧 ください。 nvSRAM 製品は、2 つの異なる機能を提供します。メモリおよ び制御レジスタ機能（シリアル番号や製品 ID など）です。デバ イスの 2 つの機能は、異なるスレーブ デバイス アドレスを介 してアクセスされます。デバイス アドレス レジスタの最初の 4 つの最上位ビット [7:4] は、nvSRAM 機能を選択するために使 用されます。 Page 6 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 表 1. スレーブ デバイス アドレス指定 ビッ ト7 ビッ ト6 ビッ ト5 ビッ ト4 1 0 1 0 ビッ ト3 ビッ ト2 ビッ ト1 デバイス選択 ID ビッ ト0 nvSRAM 機能選択 CY14MX064J Slave Devices R/W メモリ選択 メモリ、8 K × 8 制御レジスタ - メモリ制御レジスタ、1 × 8 0 0 1 1 デバイス選択 ID - シリアル番号、8 × 8 R/W 制御レジスタ選択 - デバイス ID、4 × 8 - コマンド レジスタ、1 × 8 メモリ スレーブ デバイス 制御レジスタ スレーブ デバイス マスタが 1010b のスレーブ アドレスを発行し、その後選択さ れたデバイスの 2/3 ビットが続く場合、nvSRAM デバイスが読 み取り / 書き込み用に選択されます。CY14MX064J1A デバイス 選択の場合は 3 つのビット、CY14MX064J2A の場合は 2 つの ビットで、3 番目のビットは影響しません。マスタから送信さ れたスレーブ アドレスがメモリ スレーブ デバイス アドレスに 一致した場合、スレーブアドレスの R/W ビットに応じて、デー タは nvSRAM から読み取られる（R/W =「1」）または nvSRAM に書き込まれる（R/W =「0」）かのどちらかです。 制御レジスタ スレーブ デバイスには、シリアル番号、製品 ID、 メモリ制御、およびコマンド レジスタが含まれています。 CY14MX064J のアドレス長は 13 ビットです。したがって、全 体のメモリアドレス位置をマッピングするためには、2 つのア ドレスバイトが必要です。専用の 2 つのアドレス バイトは、 A0 ∼ A12 を表しています。しかし、アドレスは 13 ビットであ るため、入力されたはじめの 3 つの MSB ビットは、デバイス によって無視されることを意味します。これらのビットは「無 効」ですが、より高容量のメモリへの継ぎ目ない移行が可能と なるように、サイプレスは、このビットを 0 として扱うことを お勧めしています。 マスタが 1010b のスレーブ アドレスを発行し、その後選択さ れたデバイスの 2/3 ビットが続く場合、nvSRAM 制御レジスタ スレーブ デバイスが読み取り / 書き込み用に選択されます。 CY14MX064J1A デバイス選択の場合は 3 つのビット、 CY14MX064J2A の場合は 2 つのビットで、3 番目のビットは 無視します。マスタから送信されたスレーブ アドレスがメモリ スレーブ デバイス アドレスに一致した場合、スレーブアドレ スの R/W ビットに応じて、データは nvSRAM から読み取られ る（R/W =「1」）または nvSRAM に書き込まれる（R/W =「0」） かのどちらかです。 図 8. 制御レジスタ スレーブ デバイス アドレス MSB handbook, halfpage 0 LSB 0 1 Slave ID 1 A2 A1 A0/X R/W Device Select 図 7. メモリ スレーブ デバイス アドレス MSB handbook, halfpage 1 LSB 0 1 Slave ID 0 A2 A1 A0/X R/W Device Select Document Number: 001-87111 Rev. ** Page 7 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A コマンド レジスタ 表 2. 制御レジスタ マップ アドレス 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x08 0x09 0x0A 0x0B 0x0C 0x0D 0xAA 読み取り / 詳細 書き込み メモリ制御 読み取り / ブロック保護ビットお レジスタ 書き込み よびシリアル番号ロッ ク ビットを含む シリアル番 読み取り / プログラマブル シリア 号 8 バイト 書き込み ル番号 メモリ制御レジ （SNL が設 スタのシリアル番号 定されてい ロック ビットを「1」 る場合、読 に設定することによっ み取り専用）てロックされます。 説明 Device ID 読み取り専 デバイス ID は工場出荷 用 時にプログラムされて います。 予約済み 予約済み 予約済み コマンド レ 書き込み専 TORE、RECALL、 ジスタ 用 AutoStore 有効 / 無効、 SLEEP モードのコマン ドを許可 メモリ制御レジスタ メモリ制御レジスタには以下のビットが含まれています。 表 3. メモリ制御レジスタ ビット ビット 7 0 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット 1 ビット 0 SNL（0） 0 0 BP1（0） BP1（0） 0 0 BP1:BP0： ブロック保護ビットは、1/4、1/2、または全メモ リ アレイを保護するために使用されます。これらのビット は、制御レジスタ スレーブ デバイスの 0x00 の位置への書き 込み命令を介して書き込むことができます。ただし、ブロッ クが保護されているかどうかに関わらず、任意の STORE サ イクルにより、SRAM データが不揮発性メモリセルへ転送さ れます。工場出荷時の BP0 と BP1 のデフォルト値は「0」です。 表 4. ブロック保護 Level（レベル） 0 1/4 1/2 1 BP1:BP0 00 01 10 11 ブロック保護 なし 0x1800–0x1FFF 0x1000–0x1FFF 0x0000–0x1FFF SNL（S/N ロック）ビット：シリアル番号ロック ビット（SNL） は、シリアル番号をロックするために使用されます。ビットが いったん「1」に設定されると、シリアル番号レジスタがロッ クされ、変更できなくなります。このビットは「0」にクリアす ることはできません。シリアル番号は次の STORE 動作時に固 定され ま す（ソ フ トウ ェ ア STORE ま た は AutoStore）。 AutoStore が有効でない場合、ユーザーはロック ビット状態を 確保するために、ソフトウェア STORE 動作を実行する必要が あります。STORE が実行されない場合、シリアル番号ロック ビットはパワーサイクルに耐えられません。工場出荷時の SNL のデフォルト値は「0」です。 Document Number: 001-87111 Rev. ** コマンド レジスタは、制御レジスタ スレーブ デバイスのアドレ ス「AA」に入っています。これは書き込み専用レジスタです。こ のレジスタに書き込まれたバイトにより、表 5 に記載されている ように、STORE、RECALL、AutoStore 有効化、AutoStore 無効 化、スリープモード動作が開始されます。コマンド レジスタ バイ トの実行方法の詳細については、16 ページのシリアル番号を参照 してください。 表 5. コマンド レジスタ バイト データ バイト [7:0] 0011 1100 コマンド 説明 STORE 0110 0000 RECALL 0101 1001 0001 1001 1011 1001 ASENB ASDISB SLEEP 不揮発性メモリへの STORE SRAM データ 不揮発性メモリから SRAM への RECALL データ AutoStore を有効化 AutoStore を無効化 低消費電力のためにスリープ モードに入る STORE：nvSRAM ソフトウェア STORE を開始します。この 命令が実行された後は、nvSRAM は tSTORE 時間内にアクセ スすることはできません。nvSRAM ソフトウェア STORE 動 作が開始された時点で、最後の NV 動作以降に書き込みが行 われたかどうかに関わりなく、STORE 動作を実行します。 tSTORE サイクル時間が終了した後、SRAM が読み取り / 書き 込み動作のために再びアクティブになります。 RECALL：nvSRAM ソフトウェア RECALL を開始します。この命 令が実行された後は、nvSRAM は tRECALL 時間内にアクセスする ことはできません。RECALL 動作では不揮発性メモリ素子内の データは変更されません。RECALL はハードウェアによる RECALL（電源オンで開始）およびソフトウェアによる RECALL （I2C 命令によって開始）の 2 つの方法で実行することができます。 ASENB： nvSRAM AutoStore を有効にします。この命令が実行 された後は、nvSRAM は tSS 時間内にアクセスすることはでき ません。この設定は不揮発性ではないので、これがパワーサイ クルで耐えられるようにするには、その後に手動で STORE シー ケンスを行う必要があります。工場出荷時 AutoStore は有効に なっており、すべてのセルに 0x00 が書き込まれています。 ASDISB：nvSRAM AutoStore を無効にします。この命令が実 行された後は、nvSRAM は tSS 時間内にアクセスすることは できません。この設定は不揮発性ではないので、これがパ ワーサイクルで耐えられるようにするには、その後に手動で STORE シーケンスを行う必要があります。 注 AutoStore が無効かつ VCAP が不要の場合、VCAP ピンはオー プンのままにしておく必要があります。VCAP端子は絶対にグラ ンドに接続しないでください。電源オン RECALL 処理は、どの ような場合でも無効にできません。 SLEEP：SLEEP 命令により、nvSRAM はスリープ モードとなり ます。SLEEP 命令が取り込まれると、nvSRAM は、SLEEP 要求 処理をするのに、tSS 時間かかります。いったん SLEEP コマン ドが正常に取り込まれて処理されると、nvSRAM は不揮発性メ モリにデータを確保するために STORE 動作を実行してから、ス リープ モードに入ります。nvSRAM がスリープ モードに入る際 は常に不揮発性 STORE サイクルを開始し、その結果として SLEEP コマンド実行のたびに耐久サイクルを失います。STORE サイクルは、最後のSTOREまたはRECALLサイクル以降、SRAM への書き込みが実行された場合にのみ開始されます。 Page 8 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 以下のように、nvSRAM はスリープ モードに入ります。 1. マスタが START コマンドを送信します。 2. マスタが I2C 書き込みビット セット（R/W =「0」 ）で制御レ ジスタ スレーブ デバイス ID を送信します。 3. スレーブ（nvSRAM）がマスタに ACK を返信します。 4. マスタはコマンド レジスタ アドレス（0xAA）を送信します。 5. スレーブ（nvSRAM）がマスタに ACK を返信します。 6. スリープ モードに入るために、マスタがコマンド レジスタ バイトを送信します。 7. スレーブ（nvSRAM）がマスタに ACK を返信します。 8. マスタが STOP コンディションを生成します。 いったんスリープ モードになると、デバイスは、SLEEP 命令 が取り込まれて、tSLEEP 時間後に、IZZ 電流を消費し始めます。 スリープ モードでなくなるまで、デバイスは通常の動作ではア クセスできなくなります。デバイス スレーブ アドレスがマス タによって送信されると、nvSRAM は tWAKE 期間の後ウェーク アップします。 2 つのスレーブ アドレスのいずれかを送信すると、nvSRAM が スリープ モードからウェークアップします。nvSRAM デバイス はtSLEEPおよびtWAKEの間はアクセスできず、マスタがnvSRAM デバイスにアクセスしようとしてもそれは無視され、nvSRAM がマスタに NACK を送信します。デバイスの準備ができている かどうかを判断する別の方法として、マスタは読み取りまたは 書き込みコマンドを送ることができ、そして ACK を待ちます。 書き込み保護（WP） WP ピンはアクティブ ハイ ピンであり、書き込み動作からメモ リ全体およびすべてのレジスタを保護します。すべての書き込 み動作を禁止するには、このピンを HIGH に保持する必要があ ります。このピンが HIGH になっていると、すべてのメモリと レジスタ書き込みが禁止され、アドレス カウンタはインクリメ ントされません。このピンは内部的に LOW にプルダウンされ、 そのため使用されていない場合はオープンにしておくことがで きます。 AutoStore 動作 AutoStore 動作は、電源遮断時に SRAM データを量子トラップ セルに自動的に保存する、nvSRAM 独自の機能です。この STORE 処理では外付けコンデンサ（VCAP）を活用し、デバイ スは電源遮断時に不揮発性メモリへ安全にデータを保存するこ とができます。 通常動作時、デバイスは VCC から電流を得て、VCAP ピンに接続 されたコンデンサを充電します。電源遮断時に VCC ピンの電圧 が VSWITCH 以下に下がった場合、デバイスは nvSRAM へのメモ リ アクセスをすべて禁止し、VCAP コンデンサからの電荷を使っ て自動的に条件付き STORE 動作を実行します。AutoStore 動作 は、最後の STORE または RECALL の実行以降に書き込みサイ クルが一度も実行されていない場合は起動されません。 注 コンデンサが VCAP ピンに接続されていない場合、8 ページの コマンド レジスタに規定されているように、AutoStore 無効化命 令を発行して AutoStore を無効にする必要があります。VCAP ピン に接続されたコンデンサなしで AutoStore が有効にされる場合、デ バイスは STORE 動作を完了するため、十分な電荷がないまま AutoStore 動作を実行しようとします。これにより、nvSRAM に格 納されているデータ並びにシリアル番号が破壊され、SNL ビット のロックが解除されます。 図 9 に、AutoStore 処理向けのストレージコンデンサ（VCAP） の適切な接続方法を示します。VCAP の静電容量については、18 ページの DC 特性を参照してください。 Document Number: 001-87111 Rev. ** 図 9. AutoStore モード VCC 0.1 uF VCC VCAP VSS VCAP ハードウェア RECALL（電源オン） 電源オンの間に VCC が VSWITCH を超えると、SRAM 上に不揮 発性メモリの内容を転送するRECALLシーケンスが自動的に開 始されます。データはそれ以前に STORE シーケンスを通じて 不揮発性メモリに格納されることになっています。 電源オン RECALL サイクルが完了するまでには tFA の時間がか かり、その間のメモリアクセスは禁止されます。 書き込み動作 スレーブ デバイス アドレスの最後のビットは、読み取りまたは 書き込み動作を示しています。書き込み動作の場合には、スレー ブ デバイス アドレスの後にメモリまたはレジスタ アドレスお よびデータが続きます。STOP または反復 START コンディショ ンがマスタによって生成された場合、または nvSRAM によって NACK が発行された場合に、書き込み動作が継続されます。 NACK は、以下の条件下で nvSRAM から発行されます。 1. 有効なデバイス ID が受信されていない場合。 2. 保護されたメモリ ブロック アドレスへの書き込み（バース ト書き込み）アクセスがなされると、データバイト受信後、 nvSRAM から NACK が返されます。しかし、アドレス カウ ンタはこのアドレスに設定されており、次の最新読み取り動 作はこのアドレスから開始されます。 3. 無効または範囲外のメモリ アドレスへの書き込み / ランダム 読み取りアクセスにより、アドレス受信後、nvSRAM から NACKが返されます。アドレス カウンタはこのような場合に は変更されません。 NACK が nvSRAM から送信された後、書き込み動作が終了し、 STOP または反復 START コンディションがマスタによって生 成されるまで、SDA ラインのすべてのデータは無視されます。 例えば、シリアル番号を書き込むために、バースト書き込みアク セスが、制御レジスタ スレーブ アドレス 0x01 で実行され、読 み取り専用レジスタであるアドレス 0x09 まで継続された場合を 考えてみてください。デバイスは NACK を返し、アドレス カウ ンタはインクリメントされません。次の読み取り動作は、アドレ ス 0x09 から開始されます。さらに、書き込み保護されたアドレ ス（例えば、0x09）から始まる任意の書き込み動作は、データ バイトが送信され、このアドレスにアドレス カウンタが設定さ れた後、nvSRAM によって NACK で応答されます。この場合も、 次の読み取り動作は、アドレス 0x09 から開始されます。 Page 9 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 注 ユーザーが存在しないアドレス（例えば、制御レジスタ ス レーブの 0x0D）に読み取り / 書き込みアクセスを試みた場合 は、範囲外のアドレスが送信された直後に、nvSRAM が NACK で応答します。アドレス カウンタはそのままで、前に成功した 読み取りまたは書き込み動作のアドレスが保持されます。 データの 8 番目のビットが送信された後、書き込み動作が遅延 なしで内部的に実行されます。書き込み動作が意図されていな い場合は、8 番目のクロック サイクルの前に、マスタは、STOP または反復 START コディションを生成して、書き込み動作を 終了する必要があります。 書き込み命令の詳細については、10 ページのメモリ スレーブ ア クセスの章をご覧ください。 読み取り動作 スレーブ デバイス アドレスの最後のビットが「1」の場合、読 み取り動作が想定され、マスタによってスレーブ デバイス ア ドレス バイトが送信された直後に、nvSRAM が SDA ラインを 制御します。読み取り動作は、現在のアドレス位置（前回成功 した書き込みまたは読み取り動作の後の位置）から開始します。 最後のアドレスに到達すると、アドレス カウンタは最初のアド レスにループバックします。 制御レジスタ スレーブの場合には、バースト読み取りが存在し ないアドレスへフローするよう実行されるたびに、この読み取 り動作は 0x00 にループバックします。これは特にコマンド レ ジスタに適用されます。 読み取り動作を終了するには、以下の方法があります。 1. 9 番目のクロック サイクルでマスタが NACK を発行し、そ の後 10 番目のクロック サイクルでの STOP または反復 START コンディションが続きます。 2. マスタが 9 番目のクロック サイクルで STOP または反復 START コンディションを生成します。 書き込み命令の詳細については、10 ページのメモリ スレーブ ア クセスの章をご覧ください。 メモリ スレーブ アクセス 次の章では、nvSRAM からの読み取りまたは書き込み動作を実行 するために必要なデータ転送シーケンスを説明します。 nvSRAM 書き込み 各書き込み動作は、START コンディション後に送信されるス レーブ アドレスで構成されています。スレーブ アドレスの最後 のビットは、書き込み動作を示すために「0」に設定されている 必要があります。内部アドレス カウンタが自動的にインクリメ ントし続ける間、マスタは 1 バイトのデータを書き込む場合と、 複数の連続したアドレス位置を書き続ける場合があります。メ モリの最後のアドレスにアクセスした後、アドレス レジスタは 0x0000にリセットされます。STOP または反復START コンディ ションがマスタによって生成された場合、または nvSRAM に 書き込み動作が継続します。 よって NACK が発行された場合に、 8 つすべてのデータビットが nvSRAM により受信された後での み、書き込み動作が実行されます。書き込み動作が正常に行わ れた後、nvSRAM は ACK 信号を送信します。マスタが STOP コンディションまたは反復 START 動作を生成することにより、 書き込み動作を終了させることができます。メモリ内容を変更 せずにマスタが現在の書き込み動作を中止する場合は、8 番目 のデータビットの前に START/STOP コンディションを使用し て実行されるべきです。 マスタが nvSRAM の書き込み保護されたメモリ アドレスへの アクセスを試みると、保護されたアドレスに書き込みしようと するデータバイトが送信された後に NACK が返され、アドレス カウンタはインクリメントされません。同様に、バースト モー ドの書き込み動作でも、データバイトが保護されたメモリ位置 への書き込みを試みると NACK が返され、アドレス カウンタ はインクリメントされません。 図 10. シングル バイトの nvSRAM への書き込み（Hs モードを除く） By Master SDA Line S T A R T Most Significant Address Byte Memory Slave Address S 1 0 1 0 A2 A1 A0 X 0 X Least Significant Address Byte S T 0 P Data Byte P X By nvSRAM A A A A 図 11. マルチ バイトの nvSRAM への書き込み（Hs モードを除く） SDA Line S 1 0 1 0 A2 A1 A0 Least Significant Address Byte Most Significant Address Byte 0 X X S T 0 P Data Byte N Data Byte 1 ~ ~ By Master S T A R Memory Slave Address T X P By nvSRAM A Document Number: 001-87111 Rev. ** A A A A Page 10 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 図 12. シングル バイトの nvSRAM への書き込み（Hs モード） By Master SDA Line S T A R T Hs-mode command S 0 0 0 0 1 Most Significant Address Byte Memory Slave Address X X X Sr 1 0 1 0 A2 A1 A0 0 Least Significant Address Byte S T 0 P Data Byte P X X X By nvSRAM A A A A A 図 13. マルチ バイトの nvSRAM への書き込み（Hs モード） SDA Line Hs-mode command S 0 0 0 0 1 Most Significant Address Byte Memory Slave Address X X X Sr 1 0 1 0 A2 A1 A0 0 Least Significant Address Byte Data Byte 1 ~ ~ By Master S T A R T X X X By nvSRAM A By Master A ~ ~ SDA Line By nvSRAM A P A 現在位置での nvSRAM 読み取り 各読み取り動作は、「読み取り」を示す、LSB が「1」に設定さ れたマスタから、nvSRAM スレーブ アドレスが送信されること で開始されます。アドレス カウンタのアドレスから読み取りが 始まります。アドレス カウンタは、 「書き込み」または「読み取 り」動作によって最後にアクセスされた位置の次のアドレス位 A S T 0 P Data Byte N Data Byte 3 Data Byte 2 A A A 置に設定されています。マスタは 1 バイトを読み取った後に読 み取り動作を終了する場合もあれば、アドレス カウンタがアドレ ス 0x0000 にロールバックした後のメモリの最後のアドレスまで 連続的にアドレスを読み続ける場合もあります。読み取りアクセ スを終了させる有効な方法については、10 ページの読み取り動作 の章をご覧ください。 図 14. 現在位置でのシングル バイト nvSRAM 読み取り（Hs モードを除く） By Master SDA Line S T A R T S A Memory Slave Address 1 0 1 0 S T 0 P P A2 A1 A0 1 By nvSRAM A Document Number: 001-87111 Rev. ** Data Byte Page 11 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 図 15. 現在位置でのマルチ バイト nvSRAM 読み取り（Hs モードを除く） S T A R T SDA Line S Memory Slave Address 1 1 0 0 A2 A1 A0 1 By nvSRAM S T 0 P P ~ ~ By Master A A Data Byte N Data Byte A 図 16. 現在位置でのシングル バイト nvSRAM 読み取り（Hs モード） S T A R T By Master SDA Line Hs-mode command S 0 0 0 0 1 S A T 0 P Memory Slave Address X X X Sr 1 0 P 1 0 A2 A1 A0 1 By nvSRAM Data Byte A A 図 17. 現在位置でのマルチ バイト nvSRAM 読み取り（Hs モード） By Master SDA Line A Hs-mode command S 0 0 0 0 1 A Memory Slave Address X X X Sr 1 0 1 0 A2 A1 A0 1 ~ ~ S T A R T Data Byte By nvSRAM S T 0 P P Data Byte N A A ランダム アドレス読み取り ランダム アドレス読み取りは、まず書き込み動作を開始し、最 後のアドレス バイトが確認応答された直後に反復 START を生 成することによって実行されます。アドレス カウンタはこのア ドレスに設定され、このスレーブへの次の読み取りアクセスが ここから読み取り動作開始します。マスタは 1 バイトを読み 取った後に読み取り動作を終了する場合もあれば、アドレス カ ウンタがアドレス 0x0000 にロールバックした後のメモリの最 後のアドレスまで連続的にアドレスを読み取り続ける場合もあ ります。 図 18. ランダム アドレス シングル バイト読み取り（Hs モードを除く） By Master SDA Line S T A R T S Memory Slave Address 1 0 1 Least Significant Address Byte Most Significant Address Byte 0 A2 A1 A0 0 X X A Memory Slave Address Sr 1 X 0 1 S T 0 P P 0 A2 A1 A0 1 By nvSRAM Data Byte A Document Number: 001-87111 Rev. ** A A A Page 12 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 図 19. ランダム アドレス マルチ バイト読み取り（Hs モードを除く） SDA Line S 1 0 1 Least Significant Address Byte Most Significant Address Byte Memory Slave Address 0 A2 A1 A0 0 X X A Memory Slave Address Sr 1 X 0 1 0 A2 A1 A0 1 By nvSRAM Data Byte 1 A A S T 0 P A ~ ~ By Master S T A R T A A P Data Byte N 図 20. ランダム アドレス シングル バイト読み取り（Hs モード） SDA Line Hs-mode command S 0 0 0 0 1 Most Significant Address Byte Memory Slave Address X X X Sr 1 0 1 0 A2 A1 A0 0 Least Significant Address Byte Memory Slave Address Sr 1 0 X X X 1 0 A2 A1 A0 1 ~ ~ By Master S T A R T By nvSRAM A A A A A S T A 0 P P Data Byte 図 21. ランダム アドレス マルチ バイト読み取り（Hs モード） SDA Line Hs-mode command S 0 0 0 0 1 Most Significant Address Byte Memory Slave Address X X X Sr 1 0 1 0 A2 A1 A0 0 Least Significant Address Byte Memory Slave Address Sr 1 0 X X X 1 0 A2 A1 A0 1 ~ ~ By Master S T A R T By nvSRAM A ~ ~ A Data Byte A A A Document Number: 001-87111 Rev. ** A A S T 0 P P Data Byte N Page 13 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 制御レジスタ スレーブ 次のセクションでは、制御レジスタ スレーブからの読み取りま たは書き込み動作を実行するために必要なデータ転送シーケン スを説明します。 制御レジスタ書き込み 制御レジスタ スレーブに書き込むには、マスタは START コン ディションを生成した後に制御レジスタ スレーブ アドレスを 送信する必要があります。マスタが STOP コンディションまた は最後の書き込み可能なアドレス位置を生成するまで、マスタ によって指定されたアドレス位置から書き込みシーケンスが続 行されます。 通常の書き込みまたはバースト中に、書き込み動作で書き込み 不可能なアドレス位置へのアクセスが発生した場合は、データ バイトが送信された後にスレーブが NACK を生成し、書き込み シーケンスは終了します。次のデータバイトはすべて無視さ れ、アドレス カウンタはインクリメントされません。 書き込み動作がコマンド レジスタ（0xAA）上で実行されると、 このケースでは現在のアドレスが範囲外のアドレスであるた め、次の読み取り動作も最初のアドレス（0x00）から開始され ます。アドレスはインクリメントされず、次の最新読み取り動 作はこのアドレス位置から開始されます。書き込み動作が範囲 外のアドレス位置に試行された場合、アドレス バイトが送られ た直後に nvSRAM が NACK を送信します。 さらに、シリアル番号がロックされていると、制御レジスタ ス レーブに書き込めるのは 2 つのアドレス（0xAA またはコマン ド レジスタ、および 0x00 またはメモリ制御レジスタ）のみと なります。他のアドレス位置への書き込み動作では、デバイス はコマンド バイトおよびアドレス バイトを確認応答しますが、 データバイトの制御レジスタ スレーブから NACK が返されま す。この場合、アドレスはインクリメントされず、現在位置で の読み取りは最後に確認応答されたアドレスから発生します。 マスタが書き込み動作で範囲外のメモリ アドレスにアクセス すると、nvSRAM 制御レジスタ スレーブは NACK を送信しま す。この場合、次の最新の読み取り動作は最後に確認応答され たアドレスから始まります。 図 22. 制御レジスタへのシングル バイト書き込み S T A R T By Master SDA Line S Control Registers Slave Address 0 0 1 Control Register Address S T 0 P Data Byte P 1 A2 A1 A0 0 By nvSRAM A A A 図 23. 制御レジスタへのマルチ バイト書き込み SDA Line S Control Registers Slave Address 0 0 1 Control Register Address Data Byte S T 0 P Data Byte N P ~ ~ By Master S T A R T 1 A2 A1 A0 0 By nvSRAM A A 現在の制御レジスタ読み取り 制御レジスタ スレーブの読み取りは、LSB が「1」に設定され ている START コンディションの後、マスタが制御レジスタ ス レーブ アドレスを送信することで開始されます。読み取りは、 最後にアクセスされた位置の次のアドレスである現在のアドレ スから開始されます。制御レジスタ スレーブの読み取りは最後 の読み取り可能なアドレス位置まで続き、最初の位置（0x00） A A にループバックします。コマンド レジスタは書き込み専用レジ スタであり、連続的な読み取り動作経由ではアクセスできない ことに注意してください。バースト読み取り動作がコマンド レ ジスタ（0xAA）から始まった場合は、アドレス カウンタはレジ スタ マップ（0x00）の最初のアドレスにラップアラウンドしま す。 図 24. 制御レジスタ シングル バイト読み取り By Master SDA Line S T A R T S Control Registers Slave Address 0 0 1 A S T 0 P P 1 A2 A1 A0 1 By nvSRAM Data Byte A Document Number: 001-87111 Rev. ** Page 14 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 図 25. 制御レジスタ マルチ バイト読み取り S T A R T SDA Line S 0 0 1 A A 1 A2 A1 A0 1 By nvSRAM Data Byte S T 0 P P ~ ~ By Master Control Registers Slave Address Data Byte N A ランダム制御レジスタ読み取り ランダム アドレスの読み取りは、読み取りが目的の位置への書 き込み動作を開始した直後に反復 START 動作を続けることで 実行することができます。制御レジスタ スレーブの読み取りは 最後の読み取り可能なアドレス位置まで続き、最初の位置 （0x00）にループバックします。コマンド レジスタは書き込み 専用レジスタであり、連続的な読み取り動作経由ではアクセス できないことに注意してください。コマンド レジスタ（0xAA） から始まるランダム読み取りは、制御レジスタ マップ（0x00） の最初のアドレスにループバックします。ランダム読み取り動 作が範囲外のメモリ アドレスから開始される場合、アドレス バ イトが送信された後に nvSRAM が NACK を送信します。 . 図 26. ランダム制御レジスタ シングル バイト読み取り By Master SDA Line S T A R T S Control Registers Slave Address 0 0 1 Control Register Address A Control Registers Slave Address Sr 0 1 A2 A1 A0 0 0 1 1 A2 A1 A0 1 S T 0 P P By nvSRAM Data Byte A A A 図 27. ランダム制御レジスタ マルチ バイト読み取り SDA Line S Control Registers Slave Address 0 0 1 Control Register Address A Control Registers Slave Address Sr 0 1 A2 A1 A0 0 0 1 1 A2 A1 A0 1 ~ ~ By Master S T A R T By nvSRAM Data Byte A A A A S T 0 P P Data Byte N Document Number: 001-87111 Rev. ** Page 15 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A シリアル番号 シリアル番号は、このデバイスを一意に識別するためにユー ザーに提供される 8 バイトのメモリ空間です。通常 2 バイトの カスタマ ID 、その後に続く固有の 5 バイトのシリアル番号と 1 バイトの CRC チェックで構成されています。ただし、nvSRAM は CRC を計算しないため、所望の形式で 8 バイトのメモリ空 間を利用するかどうかはユーザー次第となります。8 バイトの 位置のデフォルト値は「0x00」に設定されています。 シリアル番号書き込み シリアル番号には、制御レジスタ スレーブ デバイスを介して アクセスすることができます。シリアル番号を書き込むには、 START コンディションの後にマスタが制御レジスタ スレーブ アドレスを送信し、0x01 から 0x08 のアドレス位置に書き込み ます。シリアル番号レジスタの内容ツは、次の STORE 動作の 不揮発性メモリに確保されています。AutoStore が有効になっ ている場合は、電源オフ時に nvSRAM が自動的に不揮発性メモ リにシリアル番号を格納します。しかし、AutoStore が無効に なっている場合は、ユーザーが STORE 動作を実行して、シリ アル番号レジスタの内容を確保する必要があります。 注 シリアル番号ロック（SNL）ビットが設定されていない場合、 シリアル番号レジスタは STORE が実行されたか否かに関わら ず再度書き換えることができます。いったんシリアル番号ロッ ク ビットが設定されると、シリアル番号レジスタへは書き込め ません。シリアル番号ロック ビットを設定中に、マスタがレジ スタへの書き込み動作を実行しようとすると、 NACK が返され、 書き込みは行われません。 Document Number: 001-87111 Rev. ** シリアル番号ロック シリアル番号レジスタへの書き込み完了後、メモリ制御レジス タ（0x00）でシリアル番号内容を「1」に設定してシリアル番 号をロックする責任はマスタにあります。メモリ制御レジスタ およびシリアル番号の内容は、次の STORE 動作（STORE ま たは AutoStore）に確保されます。AutoStore が有効でない場合 は、ユーザーが STORE 動作を実行して、ロック ビット状態を 確保する必要があります。 STORE が実行されていないと、シリアル番号ロック ビットは パワーサイクルに耐えられません。シリアル番号ロック ビット および 8 バイトのシリアル番号は、電源投入時「0」がデフォ ルトです。 シリアル番号読み取り シリアル番号は、制御レジスタ スレーブの目的のアドレスの読 み取り動作によって読み取ることができます。制御レジスタ デ バイスは、バースト読み取り動作実行中に、最後のアドレス（コ マンド レジスタを除く）から 0x00 アドレス位置へループバッ クします。シリアル番号は 0x01 から 0x08 の位置に存在します。 シリアル番号がロックされていない場合でも、シリアル番号読 み取り動作により、シリアル番号レジスタに書き込まれている 現在の値を戻すことができます。ロックビットを設定する前 に、正しいシリアル番号がレジスタに書き込まれているかどう かを確認するために、マスタはシリアル番号読み取り動作を実 行することができます。 Page 16 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A Device ID デバイス ID は、JEDEC 割り当てのメーカー ID、製品 ID、容量 ID、およびダイリビジョンで構成される 4 バイト コードです。こ れらのレジスタは工場出荷時に設定され、ユーザーにとっては読み取り専用のレジスタです。 表 6. Device ID Device ID 詳細 Device Device ID （4 バイト） CY14MB064J1A CY14MB064J2A CY14ME064J1A CY14ME064J2A 0x06812889 0x0681A889 0x06813089 0x0681B089 31‒21 （11 ビット） メーカー ID 00000110100 00000110100 00000110100 00000110100 20‒7 （14 ビット） 製品 ID 00001001010001 00001101010001 00001001100001 00001101100001 6‒3 （4 ビット） Density ID 0001 0001 0001 0001 2‒0 （3 ビット） ダイリビジョン 001 001 001 001 表 6 に示されているように、デバイス ID は 4 つの部分に分か れています。 表 6 に示されているように、4 ビットの容量 ID は製品の 64-kb 容量を示すためのものです。 1. メーカー ID（11 ビット） 4. ダイリビジョン（3 ビット） これはサイプレス用に JEDEC が割り当てたメーカーの ID で す。JEDEC は異なるバンクでメーカーID を割り当てます。メー カー ID の最初の 3 ビットは、ID が割り当てられているバンク を表しています。次の 8 ビットはメーカー ID を表しています。 これは大幅な製品設計変更を表すために使用されます。 デバイスのダイリビジョンは表 6 に示されています。 コマンド レジスタを使用したコマンドの実行 サイプレスのメーカーID はバンク 0 の 0x34 です。したがって、 すべてのサイプレスの nvSRAM 製品のメーカー ID は以下のよ うになっています。 Cypress ID - 000_0011_0100 制御レジスタ スレーブにより、コマンド レジスタ（0xAA）に特 定のコマンド バイトを書き込むことで異なるコマンドの実行が 可能となります。各コマンドのバイト コードは 8 ページの表 5 に指定されています。これらのコマンドの実行中は、デバイスに アクセスすることができず、3 つのスレーブ デバイスのいずれ かが選択されている場合は NACK が返されます。無効なコマン ドがマスタによって送信された場合、nvSRAM は、そのコマン ドが NOP（無処理）で確認されたことを示す ACK で 応答しま す。アドレスは 0x00 の位置へロールオーバーされます。 2. 製品 ID（14 ビット） デバイスの製品 ID は表 6 に示されています。 3. 容量 ID（4 ビット） 図 28. コマンド レジスタを使用したコマンドの実行 By Master SDA Line S T A R T S Control Register Slave Address 0 0 1 Command Register Address 1 A2 A1 A0 0 1 0 1 0 1 0 1 S T O P Command Byte P 0 By nvSRAM A Document Number: 001-87111 Rev. ** A A Page 17 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 最大定格 最大定格を超えると、デバイスの寿命が短くなる可能性があり ます。これらのユーザ ガイドラインは未テストです。 保存温度 ................................................... –65 °C ∼ +150 °C 最大累積電荷保持時間 周囲の温度 150 °C で ................................ 1000 時間 周囲の温度 85 °C で .......................................... 20 年 最大接合部温度 .......................................................... 150 °C VSS を基準にした VCC の電源電圧 CY14MB064J: .................................. –0.5 V ∼ +4.1 V CY14ME064J： ................................ –0.5 V ∼ +7.0 V High Z 状態の出力に印加される 電圧 ...................................................... -0.5V ∼ VCC + 0.5V 入力電圧 ..............................................–0.5 V ∼ VCC + 0.5 V 任意のピンからグランド電位への 過渡電圧（< 20 ns）.............................–2.0 V ∼ VCC + 2.0 V パッケージ許容電力損失 （T A = 25°C）.............................................................. 1.0 W 表面実装はんだ付け 温度（3 秒）.............................................................. +260 °C DC 出力電流 （一度に 1 出力、1 秒間）............................................. 15 mA 静電気放電電圧 （MIL-STD-883、メソッド 3015 による）............ > 2001 V ラッチアップ電流................................................... > 140 mA 動作範囲 製品 CY14MB064J 範囲 工業用 周囲温度 VCC –40 °C ∼ +85 °C 2.7 V ∼ 3.6 V CY14ME064J 4.5 V ∼ 5.5 V DC 特性 動作範囲以上 パラメータ VCC 説明 電源 最小値 2.7 標準値 [3] 3.0 最大値 3.6 単位 V 4.5 5.0 5.5 V fSCL = 3.4 MHz、 出力負荷なしで得られた値 （IOUT = 0 mA） – – 1 mA fSCL = 1 MHz、 出力負荷なしで得られた値 （IOUT = 0 mA） – – 400 μA – – 3 mA – – 3 mA – – 120 μA – – 150 μA テスト条件 CY14MB064J CY14ME064J ICC1 平均 VCC 電流 ICC2 STORE 中の平均 VCC 電流 ICC4 AutoStore サイクル中の平均 すべての入力は任意 ( ドントケア )。期間 tSTORE の平均電流 VCAP 電流 VCC スタンバイ電流 SCL > （VCC – 0.2 V）。 CY14MB064J VIN < 0.2 V または CY14ME064J VIN > （VCC – 0.2 V）。不 揮発性のサイクルが完 了した後のスタンバイ 電流レベル。入力は静止 状態。fSCL = 0 MHz。 ISB すべての入力は任意 ( ドントケア )、 VCC = 最大 期間 tSTORE の平均電流 IZZ スリープモード電流 SLEEP 命令が発行された後の tSLEEP 時 間 すべての入力は静止しており、CMOS ロジック レベルで設定。 – – 8 μA IIX[4] 各 I/O ピンの入力電流 0.1 VCC < Vi < 0.9 VCC 最大 –1 – +1 μA IOZ 出力リーク電流 –1 – +1 μA Ci 各 I/O ピンの容量 – – 7 pF すべての入力および出力信号ピンおよび VSS で測定された容量。 注 3. 標準値は 25 ℃、VCC = VCC（Typ）です 。100% テストされているわけではありません。 4. WP、A2、A1、および A0 ピンには適用されません。 Document Number: 001-87111 Rev. ** Page 18 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A DC 特性 ( つづき ) 動作範囲以上 パラメータ VIH 入力 HIGH 電圧 VIL 入力 LOW 電圧 VOL 出力 LOW 電圧 Rin[5] 入力抵抗（WP、A2、A1、 A0） 説明 最小値 標準値 [3] 最大値 単位 – VCC + 0.5 V 0.7 × VCC テスト条件 – 0.5 – 0.3 × Vcc V IOL= 3 mA 0 – 0.4 V VIN = VIL（最大）の場合 50 – – kΩ VIN = VIH（最小）の場合 1 – – MΩ 0.05 × VCC – – V Vhys シュミット トリガ入力のヒ ステリシス VCAP[6] ストレージ コンデンサ。 VVCAP[7, 8] デバイスで駆動された VCAP VCC = 最大 ピン上の最大電圧 42 47 180 μF CY14MB064J – – VCC V CY14ME064J – – VCC– 0.5 VCAP ピンと VSS の間 データリテンション期間および書き換え回数 動作範囲に渡って パラメータ 説明 DATAR データリテンション期間 NVC 不揮発性メモリ STORE 処理回数 最小値 単位 20 年 1,000 K回 テスト条件 8 ピン SOIC 単位 テスト条件は、EIA/JESD51 により、熱インピーダンス を測定するための標準的なテスト方法と手順に従う。 101.08 °C/W 37.86 °C/W 熱抵抗 パラメータ [8] ΘJA ΘJC 説明 熱抵抗 （接合面から周囲） 熱抵抗 （接合面からケース） 注 5. 入力プルダウン回路は、入力電圧が VIL 以下である時に強く（50kΩ）、入力電圧が VIH 以上の時に弱く（1MΩ）なります。 6. VCAP 最小値は、AutoStore 処理を完了するのに十分な電荷があることを保証するものです。VCAP 最大値は、パワーアップ RECALL サイクルの間に、VCAP コンデ ンサーが最低電圧まで充電されることを保証します。それ故、直後のパワーダウンサイクルで Autostore を成功裏に終了することができます。したがって、指定し た最小値と最大値の範囲内でコンデンサを使用することを常にお勧めします。VCAP オプションの詳細については、アプリケーションノート AN43593 を参照して ください。 7. VCAP ピン（VVCAP の最大電圧は、VCAP コンデンサを選択する際に指針として提供されます。動作温度範囲にわたる VCAP コンデンサの定格電圧は、VVCAP 電圧よ りも高くなければなりません。 8. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87111 Rev. ** Page 19 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A AC テストの負荷と波形 図 29. AC テストの負荷と波形 3.0 V（CY14MB064J）の場合 5.0 V（CY14MB064J）の場合 5.0 V 3.0 V 867 Ω 1.6 KΩ 出力 出力 50 pF 100 pF AC テスト条件 説明 入力パルス レベル 入力立ち上がり / 立ち下がり時間（10% ∼ 90%） 入力と出力のタイミング参照レベル Document Number: 001-87111 Rev. ** CY14MB064J 0 V ∼ 3V 10ns 1.5 V CY14ME064J 0 V ∼ 5V 10ns 2.5 V Page 20 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A AC スイッチング特性 動作範囲以上 パラメータ [9] 3.4 MHz [10] 説明 1 MHz [10] 400 kHz [10] 単位 最小値 最大値 最小値 最大値 最小値 最大値 – 3400 – 1000 – 400 kHz fSCL クロック周波数、SCL tSU、STA 反復 START コンディションのセット アップ時間 160 – 250 – 600 – ns tHD;STA START コンディションのホールド時間 160 – 250 – 600 – ns tLOW SCL の LOW 期間 160 – 500 – 1300 – ns tHIGH SCL の HIGH 期間 60 – 260 – 600 – ns tSU、DATA データ入力セットアップ時間 10 – 100 – 100 – ns tHD、DATA データ ホールド時間（入力 / 出力） 0 – 0 – 0 – ns tDH データ出力ホールド時間 0 – 0 – 0 – ns [11] SDA と SCL の立ち上がり時間 – 80 – 120 – 300 ns tf[11] SDA と SCL の立ち下がり時間 – 80 – 120 – 300 ns tSU;STO STOP コンディションのセット アップ時間 160 – 250 – 600 – ns tVD、DATA データ出力有効時間 – 130 – 400 – 900 ns tVD、ACK ACK 出力有効時間 – 130 – 400 – 900 ns tOF VIH （最小）から VIL（最大） の出力立ち下が り時間 – 80 – 120 – 300 ns tBUF STOP コンディションと次の START コン ディションとの間のバス空き時間 0.3 – 0.5 – 1.3 – us tSP 入力フィルタによって抑制する必要があ るスパイクのパルス幅 – 10 – 50 – 50 ns tr [11] スイッチング波形 ~ ~ ~ ~ ~ ~ 図 30. タイミング図 t SU;DATA ~ ~ ~ ~ t HIGH ~ ~ tr t LOW ~ ~ SDA tf t VD;DAT t SP t HD;STA t VD;ACK t BUF t SU;STO t HD;DATA tf t SU;STA ~ ~ t HD;STA ~ ~ SCL S Sr START condition Repeated START condition tr 9th clock (ACK) P S STOP condition START condition 注 9. テスト条件は、10 ns 以下の信号遷移時間、VCC /2 のタイミング参照レベル、VCC（typ） への 0 の入力パルス レベル、指定された IOL の出力負荷、および図 29 に 示されている負荷容量を想定しています。 10. バス負荷（Cb）の考慮事項：I2C クロック周波数 （SCL）100/400/1000 kHz の場合、Cb < 500 pF。3.4 MHz で SCL の場合、Cb < 100 pF。 11. これらのパラメータは設計保証であり、テストは行われていません。 Document Number: 001-87111 Rev. ** Page 21 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A nvSRAM 仕様 動作範囲に渡って パラメータ tFA [12] tSTORE [13] tDELAY[14、15] tVCCRISE[15] VSWITCH 説明 電源オン RECALL 期間 STORE サイクル期間 SRAM 書き込みサイクルを完了するのに許容される時間 VCC 立ち上がり時間 低電圧トリガ レベル tWAKE tSLEEP tSB [15] SLEEP モードから nvSRAM がウェークアップするまでの時間 SLEEP 命令が発行されてから低消費電力モードに入るまでの時間 STOP コンディションが発行されてからスタンバイモードに入るまでの時間 CY14MB064J CY14ME064J 最小値 – – – 150 – – – – – 最大値 20 8 25 – 2.65 4.40 20 8 100 単位 ms ms ns µs V V ms ms µs スイッチング波形 図 31. AutoStore または電源オン時の RECALL [16] VCC VSWITCH 13 t VCCRISE Note 13 t STORE Note tSTORE AutoStore tDELAY tDELAY POWERUP RECALL tFA tFA Read & Write Inhibited (RWI) POWER-UP RECALL Read & Write BROWN OUT AutoStore POWER-UP Read & Write RECALL POWER DOWN AutoStore 注 12. tFA は、VCC が V SWITCH を越えた時から始まります。 13. SRAM の書き込みが最後の不揮発性サイクル以降に行われていない場合は、AutoStore は行われません。 14. AutoStore の開始時に、SRAM の書き込み動作は、tDELAY の間継続されます。 15. これらのパラメータは設計保証であり、テストは行われていません。 16. 読み取りおよび書き込みサイクルは、STORE、RECALL 中、および VCC が VSWITCH 未満である場合は無視されます。 Document Number: 001-87111 Rev. ** Page 22 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A ソフトウェア制御 STORE/RECALL サイクル 動作範囲以上 パラメータ CY14MX064J 説明 最小値 最大値 単位 tRECALL RECALL 期間 – 600 µs tSS[17、18] ソフトウェア シーケンス処理時間 – 500 µs スイッチング波形 図 32. ソフトウェア STORE/RECALL サイクル [18] DATA OUTPUT BY MASTER Command Reg Address nvSRAM Control Slave Address acknowledge (A) by Slave acknowledge (A) by Slave SCL FROM MASTER 1 2 8 9 1 Command Byte (STORE/RECALL) 2 8 9 1 acknowledge (A) by Slave 2 8 9 P S START condition RWI t STORE / t RECALL 図 33. AutoStore 有効 / 無効 サイクル DATA OUTPUT BY MASTER Command Reg Address nvSRAM Control Slave Address acknowledge (A) by Slave acknowledge (A) by Slave SCL FROM MASTER 1 2 8 9 1 Command Byte (ASENB/ASDISB) 2 8 9 1 acknowledge (A) by Slave 2 8 9 P S START condition RWI t SS 注 17. これは、ソフトシーケンス コマンドでの処理にかかる時間です。効果的にコマンドを登録するには、VCC 電圧は HIGH でなければなりません。 18. STORE や RECALL といったコマンドは、その処理の完了まで I/O をロックアウトします。これが更にこの時間を増加させます。詳しくは個々のコマンドを参照し てください。 Document Number: 001-87111 Rev. ** Page 23 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 注文情報 注文コード パッケージ図 CY14MB064J2A-SXI 51-85066 パッケージ タイプ 8 ピン SOIC（VCAP あり） CY14MB064J2A-SXIT 8 ピン SOIC（VCAP あり） CY14ME064J1A-SXI 8 ピン SOIC（VCAP なし） CY14ME064J1A-SXIT 8 ピン SOIC（VCAP なし） 動作範囲 工業用 上記の部品は鉛フリーです。この表には最終的な情報が含まれています。これらの部品の在庫状況については、最寄りのサイプレスの販売代理店にお問い合 わせください。 注文コードの定義 CY 14 M B 064 J 1 A - S X I T オプション： T - テープ＆リール 空白 - 標準 温度範囲 : I = 産業用（–40 °C ∼ 85 °C) ： 鉛フリー 1 - VCAP なし 2 - VCAP あり ダイリビジョン： 空白 - リビジョン なし A - 第 1 リビジョン パッケージ： S - 8 ピン SOIC J - シリアル（I2C) nvSRAM 容量 : メータリング 電圧： B - 3.0 V E - 5.0 V 064 - 64 Kb 14 - nvSRAM サイプレス Document Number: 001-87111 Rev. ** Page 24 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 外形図 図 34. 8 ピン SOIC（150 ミル）パッケージの外形図、51-85066 Document Number: 001-87111 Rev. ** Page 25 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 略語 本書の表記法 説明 測定単位 略語 ACK 確認応答 CMOS 相補型金属酸化膜半導体 °C 摂氏 CRC cyclic redundancy check（巡回冗長検査） Hz ヘルツ EIA I2C electronic industries alliance、米国電子工業会 I2C kHz キロヘルツ kΩ キロオーム I/O 入出力 Mbit メガビット JEDEC 半導体技術協会（旧電子機器技術評議会） MHz メガヘルツ LSB 最下位ビット MΩ メガオーム MSB 最上位ビット μA マイクロアンペア nvSRAM 不揮発性スタティック ランダム アクセス メモリ μF マイクロファラッド NACK 非確認応答 μs マイクロ秒 RoHS 特定有害物質使用制限指令 mA ミリアンペア R/W 読み取り / 書き込み ms ミリ秒 RWI 読み取りおよび書き込み禁止 ns ナノ秒 SCL シリアル クロック ライン Ω オーム SDA シリアル データ アクセス % パーセント SNL シリアル番号ロック pF ピコファラッド SOIC 小型外形集積回路 V ボルト SRAM スタティック ランダム アクセス メモリ W ワット WP 書き込み保護 Document Number: 001-87111 Rev. ** 記号 測定単位 Page 26 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A 改訂履歴 ドキュメントのタイトル：CY14MB064J1A/CY14MB064J2A, CY14ME064J1A/CY14ME064J2A, 64-Kbit (8 K × 8) シリアル (I2C) nvSRAM 文書番号 : 001-87111 改訂番号 ** ECN 番号 3964086 変更者 HZEN Document Number: 001-87111 Rev. ** 提出日 4/12/2013 変更内容 これは英語版 001-79093 Rev *G を翻訳した日本語版 Rev. ** です Page 27 of 28 CY14MB064J1A/CY14MB064J2A CY14ME064J1A/CY14ME064J2A セールス、ソリューション、および法律情報 ワールドワイドな販売と設計サポート サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま す。お客様の最寄りのオフィスについては、サイプレスのロケーションのページをご覧ください。 製品 車載用 クロック & バッファ インターフェース 照明 & 電源制御 メモリ PSoCSolutions cypress.com/go/automotive psoc.cypress.com/solutions cypress.com/go/clocks PSoC 1 | PSoC 3 | PSoC 5 cypress.com/go/iinterface cypress.com/go/powerpsoc cypress.com/go/plc cypress.com/go/memory 光学 & イメージセンサ PSoC cypress.com/go/image cypress.com/go/psoc タッチセンサ cypress.com/go/touch USB コントローラ ワイヤレス /RF cypress.com/go/USB cypress.com/go/wireless Copyright © 2011-2013 Cypress Semiconductor Corporation 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation は、サイプレス製品に組み込 まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレ スとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために使用することを保証するものではなく、また使用することを意図したものでもあり ません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用すること を許可していません。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を 免除されることを意味します。 PSoC Designer™ 及び Programmable System-on-Chip™ は、Cypress Semiconductor Corp. の商標、PSoC® は同社の登録商標です。本文書で言及するその他全ての商標又は登録商標は各社の所有 物です。 全てのソースコード ( ソフトウェア及び / 又はファームウェア ) は Cypress Semiconductor Corporation ( 以下「サイプレス」) が所有し、全世界 ( 米国及びその他の国 ) の特許権保護、米国の著作 権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適 用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムファームウェアを作成する目的に限って、サイプ レスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定 された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。 免責条項：サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定 されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことに よって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプ レス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を提供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイ プレスはあらゆる責任を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレスソフトウェアライセンス契約によって制限され、かつ制約される場合があります。 Document Number: 001-87111 Rev. ** Revised May 16, 2013 本書で言及するすべての製品名および会社名は、それぞれの所有者の商標である場合があります。 Page 28 of 28