注文コードNo.N※5 9 2 9 No. 5929 30698 LC86F8208A CMOS LSI フラッシュEEPROM 136Kバイト内蔵 8ビット1チップマイクロコンピュータ 概要 ＬＣ８６Ｆ８２０８Ａは，最小バスサイクルタイム０．５μs（ＶＤＤ＝３．２５Ｖ）で動作するＣＰＵ部を核 に，８ＫバイトＲＯＭ，１３６ＫバイトフラッシュＥＥＰＲＯＭ，２５６バイトＲＡＭ，１６ビットタイマ／ カウンタ（または，２チャネル×８ビットタイマ），８ビット同期式シリアルインタフェース（データ転送速 度５００Ｋビット／秒：ＶＤＤ＝３．２５Ｖ），低電圧リセット回路，リアルタイムクロック等を１チップに 集積した８ビットマイクロコンピュータである。 特長 ■ フラッシュＥＥＰＲＯＭ ・１３９２６４×８ビット ■ ＲＯＭ ・８１９２×８ビット ：プログラム領域 ：データ領域 ８１９２×８ビット １３１０７２×８ビット ：ＯＳ用プログラム領域（ユーザは使用不可） ■ ＲＡＭ ・２５６×８ビット ■ 最小バスサイクルタイム ・０．５μs（６ＭＨｚ発振周波数） （注）バスサイクルタイムはＲＯＭの読み出し速度を表わす。 ■ 最小命令サイクルタイム バスサイクルタイム 命令サイクルタイム システムクロック発振源 ０．５μs １．０μs セラミック(ＣＦ)発振 ７．５μs １５．０μs 内蔵ＲＣ発振 発振周波数 ６ＭＨｚ ８００ｋＨｚ 電源電圧 ３．２５∼３．８Ｖ ３．２５∼３．８Ｖ 備考 ＯＣＲ７＝１ *ＯＣＲ７：発振制御レジスタのビット７ ：３ポート（２０本） ：２ポート（１６本 ポート１，３） ：１ポート（４本 ポート４） ：１ポート（４本 ポート７） 外形図 3159 (unit : mm) 17.2 1.6 14.0 1.6 1.0 48 1.0 33 0.15 1.0 32 49 0.8 17.2 14.0 64 17 16 1 0.8 0.35 3.0max この資料の情報 （掲載回路および回路定数を含む） は 一例を示すもので、量産セットとしての設計を保証 するものではありません。また、この資料は正確か つ信頼すべきものであると確信しておりますが、そ の使用にあたって第３者の工業所有権その他の権利 の実施に対する保証を行うものではありません。 本書記載の製品は、極めて高度の信頼性を要する用 途 （生命維持装置、航空機のコントロールシステム等、 多大な人的・物的損害を及ぼす恐れのある用途） に対 応する仕様にはなっておりません。そのような場合 には、あらかじめ三洋電機販売窓口までご相談下さ い。 本書記載の製品が、外国為替および外国貿易管理法 に定める戦略物資 （役務を含む） に該当する場合、輸 出する際に同法に基づく輸出許可が必要です。 弊社の承諾なしに、本書の一部または全部を、転載 または複製することを禁止します。 本書に記載された内容は、製品改善および技術改良 等により将来予告なしに変更することがあります。 したがって、ご使用の際には、「納入仕様書」でご 確認下さい。 1.0 ■ ポート ・ノーマル耐圧入出力ポート ビット単位で入出力指定可能なポート ニブル単位で入出力指定可能なポート ・ ノーマル耐圧入力ポート 15.6 0.8 0.1 2.7 SANYO : QFP64E 〒370-0596 群馬県邑楽郡大泉町坂田一丁目1番1号 30698yk寿◎大澤 No.5929-1/14 LC86F8208A ■シリアルインタフェース ・８ビットシリアルインタフェース ・ＬＳＢ先頭／ＭＳＢ先頭切り換え可能 ・８ビットボーレートジェネレータ内蔵 ・データ転送速度 ５００Ｋビット：ＶＤＤ＝３．２５∼３．８Ｖ ■タイマ ・タイマ０ ：１６ビットタイマ／カウンタ ２ビットプリスケーラ＋８ビットプログラマブルプリスケーラ内蔵 モード０：プログラマブルプリスケーラ付き８ビットタイマ×２チャネル モード１：プログラマブルプリスケーラ付き８ビットタイマ＋８ビットカウンタ モード２：プログラマブルプリスケーラ付き１６ビットタイマ モード３：１６ビットカウンタ タイマの分解能は，ｔＣＹＣである（ｔＣＹＣ：サイクルタイム）。 ■リモコン受信回路（Ｐ７３／ＩＮＴ３／Ｔ０ＩＮ端子と共用） ・ノイズ除去機能（ノイズ除去フィルタの時定数 １ｔＣＹＣ／１６ｔＣＹＣ／６４ｔＣＹＣはソフト切り換 え） （ｔＣＹＣ：命令サイクルタイム） ・極性切り換え機能 ■ウォッチドッグタイマ ・ＲＣ外付けによるウォッチドッグタイマ ・割り込み，リセットの選択可能 ■割り込み ・９要因，８ベクタ ①外部割り込みＩＮＴ０（ウォッチドッグタイマ含む） ②外部割り込みＩＮＴ１ ③外部割り込みＩＮＴ２，タイマ／カウンタＴ０Ｌ（下位８ビット） ④外部割り込みＩＮＴ３，リアルタイムクロック ⑤タイマ／カウンタＴ０Ｈ（上位８ビット） ⑥シリアルインタフェースＳＩＯ０ ⑦ポート３ ・割り込み優先レジスタ内蔵 マイコンの割り込みは低レベル，高レベル，最高レベルの３レベルの多重割り込みが可能である。外部 割り込みＩＮＴ２，タイマ／カウンタＴ０Ｌ（下位８ビット）からポート３の７つの割り込み要因は， 割り込み優先レジスタにより低レベルまたは高レベルの割り込み優先が指定できる。 また，外部割り込みＩＮＴ０，ＩＮＴ１は，低レベルまたは最高レベルの割り込み優先が指定できる。 ■フラッシュＥＥＰＲＯＭ ・消去ブロックサイズ ・消去／書き込み電圧 ・書き換え可能回数 ・一括消去時間 ・書き換え方式 データ領域 プログラム領域 １２８バイト ＋３．２５∼＋５．５Ｖ １万回（Ｔａ＝２５℃±２℃） ５０ｍｓ ：パラレル （ＰＲＯＭライタ及びプログラム） ：パラレル （ＰＲＯＭライタ） No.5929-2/14 LC86F8208A ■サブルーチンスタックレベル ・最大１２８レベル（スタックはＲＡＭの中に設定） ■高速乗除算命令内蔵 ・１６ビット×８ビット（実行時間：７命令サイクルタイム） ・１６ビット÷８ビット（実行時間：７命令サイクルタイム） ■２種類の発振回路 ・ＲＣ発振回路（内蔵） ・ＣＦ発振回路 ：システムクロック用 ：システムクロック用 ■スタンバイ機能 ・ＨＡＬＴモード 命令の実行を停止するモードであり，リセットまたは割り込みの発生により解除可能である。 ・ＨＯＬＤモード ＣＦ発振，ＲＣ発振のいずれも停止するモードである。ＨＯＬＤモードを解除するには，次の３つの方 法がある。 (1) システムリセット。 (2) Ｐ７０／ＩＮＴ０／Ｔ０ＩＮ端子，またはＰ７１／ＩＮＴ１／Ｔ０ＩＮ端子に指定されたレベルを 入力する。 (3) ポート３で割り込み条件が成立する。 ■出荷形態 ・ＱＦＰ６４Ｅ A12 A15/P32 A16 A17/P33 P34 P35 P36 P37 EP VDD1 WE A14/P70 A13/P71 A8/P72 A9 A11/P73 ピ ン 配 置 図 QFP64E 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 A7/P31 49 32 VDD1 A6/P30 50 31 CF2 A5 51 30 CF1 A4 52 29 VSS FSIO 53 28 XT1 FS/P 54 27 XT2 FSCLK 55 26 RTRES START 56 25 VDD2 ER/W 57 24 TESTP7 NC 58 23 TESTP6 NC 59 22 TESTP5 NC 60 21 TESTP4 NC 61 20 TESTP3 P43/A3 62 19 TESTP2 P42/A2 63 18 TESTP11 P41/A1 64 17 TESTP0 ＬＣ８６Ｆ８２０８Ａ 9 10 11 12 13 P13/DQ3 P14/DQ4 P15/DQ5 P16/DQ6 P17/DQ7 14 15 16 OE 8 CE 7 A10 6 VSS TEST2 5 P12/DQ2 RES 4 P11/DQ1 3 TEST1 2 P10/DQ0 1 P40/A0 ＱＦＰ （注）NC ピンは何も接続しないこと。 No.5929-3/14 LC86F8208A システムブロック図 割込制御 IR PLA EEPROM制御 CF RC SIO0 タイマ 0 INT0 - 3 ノイズ除去フィルタ クロック ジェネレータ スタンバイ制御 EEPROM PC バスインタフェース ROM ポート 1 ACC ポート 7 B レジスタ ポート 3 C レジスタ ポート 4 ALU PSW RAR RAM スタックポインタ ウォッチドッグタイマ No.5929-4/14 LC86F8208A 端子機能表 番号 入出力 VSS 端子名 8,29 − VDD1 32,39 - 電源の＋端子（マイコン用の電源） VDD2 25 - 電源の＋端子 5∼7 9∼13 I/O ポート 1 P10∼P17 機能説明 P30∼P37 ポート 4 P40∼P43 ポート 7 P70∼P73 ･出力形式 P10,P14 ：Nch オープンドレイン P11-P13,P15-P17：CMOS ･プログラマブルプルアップ 抵抗有 ･シュミット入力 8 ビットの入出力ポート 1 ビット単位の入出力指定可能 兼用機能 P10 P11 P12 ポート 3 オプション 電源の−端子 SIO0 データ出力 SIO0 データ入力／バス入出力 SIO0 クロック入出力 50,49 47 45∼41 I/O 8 ビットの入出力ポート 1 ビット単位の入出力指定可能 HOLD 解除入力 キー割り込み入力 ･プログラマブルプルアップ 抵抗有 ･出力形式：CMOS ･シュミット入力 1 64∼62 I/O 4 ビットの入出力ポート 4 ビット単位の入出力指定可能 ･プログラマブルプルアップ 抵抗有 ･出力形式：CMOS ･シュミット入力 37∼35 33 I 4 ビットの入力ポート 兼用機能 ･プログラマブルプルアップ 抵抗有 ･シュミット入力 P70 P71 P72 P73 INT0 入力／HOLD 解除入力 ／ウォッチドッグタイマ用 Nch-Tr.出力 INT1 入力／ HOLD 解除入力 INT2 入力／タイマ 0 イベント入力 INT3 入力（ノイズ除去フィルタ付入力） ／タイマ 0 イベント入力 ○ ○ × × ベクタ × × ○ ○ Ｌレベル ○ ○ ○ ○ Ｈレベル ○ ○ ○ ○ 立ち下がり ＆ 立ち上がり INT0 INT1 INT2 INT3 立ち下がり 立ち上がり インタラプト受付形式，ベクタアドレス ○ ○ × × 03H 0BH 13H 1BH RES 2 I リセット端子 CF1 30 I セラミック発振子用入力端子 CF2 31 O セラミック発振子用出力端子 RTRES 26 I オープンで使用すること。 XT1 28 I VSS に固定すること。 XT2 27 O オープンで使用すること。 A4 A5 A9 A10 A12 A16 52 51 34 15 48 46 I PROM プログラマ等で内蔵の EEPROM に書き込み時の アドレス入力 WE 38 16 14 40 I PROM プログラマ等で内蔵の EEPROM に書き込み時の 制御入力 OE CE EP シュミット入力 No.5929-5/14 LC86F8208A リセット期間中のポートの状態 端子名 ポート１，３ ポート７ ポート４ 入出力モード 入力 入力 入力 ◎ＥＥＰＲＯＭ書き込み時の端子機能 端子名 機能 A0 アドレス信号 P40 A1 P41 A2 P42 A3 P43 A4 A4 A5 A5 A6 P30 A7 P31 A8 P72 A9 A9 A10 A10 A11 P73 A12 A12 A13 P71 A14 P70 A15 P32 A16 A16 A17 P33 プルアップ抵抗の状態 プログラマブルプルアップ抵抗ＯＦＦ 固定プルアップ抵抗有り プログラマブルプルアップ抵抗ＯＮ データ入出力 制御信号 端子名 P10 P11 P12 P13 P14 P15 P16 P17 機能 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 WE OE CE EP WE OE CE EEPROM 書き込み モード設定 No.5929-6/14 LC86F8208A 1. 絶 対 最 大 定 格 ／ Ta=25℃ Ta=25 ℃ ， VSS=0V 項目 記号 適用端子・備考 条件 VDD[V] 最大電源電圧 VDDMAX 入力電圧 VI(1) VDD1 VDD2 ﾎﾟｰﾄ71,72,73, 規格 min. -0.3 -0.3 -0.3 typ. ∼ ∼ ∼ max. unit +7.0 V +7.0 VDD1+0.3 RES ,FS/P,FSCLK, START,FR/W,A4,A5, A9,A10,A12,A16, EP, CE , OE , WE VI(2) VO(1) VIO(1) 高レベル出力電流 ピーク出力 電流 IOPH(1) 合計出力 電流 Σ IOAH(1) ピーク出力 電流 IOPL(1) 低レベル出力電流 出力電圧 入出力電圧 合計出力 電流 許容消費電力 動作周囲温度 保存周囲温度 IOPL(2) Σ IOAL(1) Σ IOAL(2) Σ IOAL(3) Σ IOAL(4) Σ IOAL(5) Pdmax Topr Tstg RTRES TEST1,TEST2 ﾎﾟｰﾄ1,3,4,70, TESTP0,FSI0 ﾎﾟｰﾄ1,3,4, TESTP0,TEST1, TEST2,FSI0 -0.3 ∼ VDD2+0.3 -0.3 -0.3 ∼ ∼ VDD1+0.3 VDD1+0.3 mA CMOS 出力 適用 1 端子当り -4 ﾎﾟｰﾄ1,3,4, TESTP0,TEST1, TEST2,FSI0 適用全端子合計 -25 ﾎﾟｰﾄ1,3,4, TESTP0,TEST1, TEST2,FSI0 ﾎﾟｰﾄ70 TESTP0 ﾎﾟｰﾄ4,TEST1,TEST2 ﾎﾟｰﾄ1 ﾎﾟｰﾄ3,FSI0 ﾎﾟｰﾄ70 QFP64 適用 1 端子当り 20 適用 1 端子当り 適用全端子合計 適用全端子合計 適用全端子合計 適用全端子合計 適用全端子合計 Ta=5∼50℃ 15 40 40 40 40 15 420 50 125 5 -55 ∼ ∼ mW ℃ No.5929-7/14 LC86F8208A 2. 許 容 動 作 範 囲 ／ Ta=5∼ Ta=5 ∼ 50℃ 50℃ ， VSS=0V 項目 記号 適用端子・備考 条件 VDD[V] 動作電源電圧 メモリ保持 電源電圧 高レベル 入力電圧 VDD(1) VDD1 VDD(2) VHD VDD2 VDD1 VIH(1) TESTP0(ｼｭﾐｯﾄ) VIH(2) ･ﾎﾟｰﾄ1,4 ･ﾎﾟｰﾄ72,73(ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ70 ﾎﾟｰﾄ入力/割り込み側 ･ﾎﾟｰﾄ71 VIH(3) VIH(5) ･ RES (ｼｭﾐｯﾄ) ﾎﾟｰﾄ70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ﾎﾟｰﾄ3 VIH(6) RTRES (ｼｭﾐｯﾄ) VIH(7) FS/P,FSCLK,START, FR/W,FSI0 A4,A5,A9,A10,A12, VIH(4) VIH(8) 低レベル 入力電圧 VIL(1) VIL(2) VIL(3) VIL(4) VIL(5) VIL(6) VIL(7) VIL(8) A16,EP, CE , OE , WE TESTP0(ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ1,4 ･ﾎﾟｰﾄ72,73(ｼｭﾐｯﾄ) ･ﾎﾟｰﾄ70 ﾎﾟｰﾄ入力/割り込み側 ･ﾎﾟｰﾄ71 ･ RES (ｼｭﾐｯﾄ) ﾎﾟｰﾄ70 ｳｫｯﾁﾄﾞｯｸﾞﾀｲﾏ側 ﾎﾟｰﾄ3 0.98µs≦tCYC≦ 400µs HOLD モード時 RAM,レジスタ保持 出力ディセーブル 規格 min. 3.25 typ. 3.25 2.0 max. 3.8 unit V 3.8 3.8 出力ディセーブル 0.4VDD +0.9 3.25∼3.8 0.75VDD VDD 出力 Nch Tr.オフ 3.25∼3.8 0.75VDD VDD 出力 Nch Tr.オフ 3.25∼3.8 0.9VDD VDD 出力ディセーブル 3.25∼3.8 0.75VDD VDD VDD2= 0.75VDD 3.25∼3.8 3.25∼3.8 0.9VDD VDD VDD 3.25∼3.8 2.0 VDD 出力ディセーブル 出力ディセーブル 3.25∼3.8 3.25∼3.8 VSS VSS 0.2VDD 0.25VDD 出力 Nch Tr.オフ 3.25∼3.8 VSS 0.25VDD 出力 Nch Tr.オフ 3.25∼3.8 VSS 出力ディセーブル 3.25∼3.8 VDD2= 3.25∼3.8 3.25∼3.8 VSS VSS 0.8VDD -1.0 0.25VDD 0.25VDD VSS 0.1VDD 3.25∼3.8 VSS 0.8 3.25∼3.8 0.98 400 µs 3.25∼3.8 5.88 6 6.12 MHz 3.25∼3.8 3.25∼3.8 0.4 0.8 0.1 2.0 3.0 ms RTRES (ｼｭﾐｯﾄ) FS/P,FSCLK,START, FR/W,FSI0 A4,A5,A9,A10,A12, 3.25∼3.8 VDD V A16,EP, CE , OE , WE 命令サイクル タイム 発振周波数 範囲 （注 1） 発振安定時間 （注 2） tCYC FmCF(1) CF1,CF2 FmRC tmsCF(1) CF1,CF2 ･6MHz セラミック 発振時 ･図 3 参照 内蔵 RC 発振 ･6MHz セラミック 発振時 ･図 3 参照 （注 1）発振定数は表１参照のこと。 No.5929-8/14 LC86F8208A 3. 電 気 的 特 性 ／ Ta=5∼ Ta=5 ∼ 50℃ 50℃ ， VSS=0V 項目 高レベル 入力電流 低レベル 入力電流 記号 低レベル 出力電圧 プルアップ MOS Tr.抵抗 条件 VDD[V] 3.25∼3.8 規格 min. typ. max. 1 IIH(1) ﾎﾟｰﾄ1,3,4, TESTP0 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VDD1 (出力 Tr.のオフリー ク電流を含む) IIH(2) プルアップ MOS Tr.無しのﾎﾟｰﾄ7 3.25∼3.8 1 IIH(3) 3.25∼3.8 1 IIH(4) RES A4,A5,A9,A10, A12,A16, ･出力 Nch Tr.オフ ･VIN=VDD1 (出力 Tr.のオフリー ク電流を含む) VIN=VDD1 VIN=VDD1 3.25∼3.8 1 IIL(1) CE , OE , WE ﾎﾟｰﾄ1,3,4, TESTP0 ･出力ディセーブル ･プルアップ MOS Tr. オフ ･VIN=VSS (出力 Tr.のオフリー ク電流を含む) 3.25∼3.8 -1 ･出力 Nch Tr.オフ ･VIN=VSS (出力 Tr.のオフリー ク電流を含む) VIN=VSS 3.25∼3.8 -1 3.25∼3.8 -1 VIN=VSS 3.25∼3.8 -1 IOH=-1mA IOH=-0.1mA 3.25∼3.8 VDD-0.4 3.25∼3.8 VDD-0.5 IOH=-0.1mA ･IOL=1mA ･全端子の 1 本当りの IOL は 1mA 以下の時 IOL=0.5mA IOL=0.5mA VOH=0.9VDD 3.25∼3.8 VDD-0.5 3.25∼3.8 0.4 3.25∼3.8 3.25∼3.8 3.25∼3.8 25 60 0.4 0.4 120 VOH=0.9VDD 3.25∼3.8 250 500 1000 VOH=0.9VDD VDD2=3.25∼3.8V VOL=0.1VDD 3.25∼3.8 100 200 400 3.25∼3.8 250 500 1000 出力ディセーブル 3.25∼3.8 0.1VDD VDD2=3.25∼3.8V 3.25∼3.8 0.1VDD ･f=1MHz ･被測定端子以外は VIN=VSS ･Ta=25℃ 3.25∼3.8 10 IIL(2) プルアップ MOS Tr.無しのﾎﾟｰﾄ7 IIL(3) RES A4,A5,A9,A10, A12,A16, IIL(4) 高レベル 出力電圧 適用端子・備考 VOH(1) VOH(2) VOH(3) VOL(1) VOL(2) VOL(3) Rpu(1) Rpu(2) CE , OE , WE TESTP0 CMOS 出力の ﾎﾟｰﾄ1,3,4 TEST1,TEST2 FSI0 ﾎﾟｰﾄ1,3,4 TEST1,TEST2, TESTP0 ﾎﾟｰﾄ70 FSI0 ･ﾎﾟｰﾄ1,3,4, ･ﾎﾟｰﾄ7,TESTP0 FSCLK Rpu(3) RTRES プルダウン MOS Tr.抵抗 Rpd FSI0,FS/P,EP START,FR/W ヒステリシス 電圧 VHIS(1) ･ﾎﾟｰﾄ1,3,4 ･ﾎﾟｰﾄ7,TESTP0 unit µA V kΩ V ･ RES VHIS(2) 端子容量 CP RTRES 全端子 pF No.5929-9/14 LC86F8208A 4. シ リ ア ル 入 出 力 特 性 ／ Ta=5∼ Ta=5 ∼ 50℃ 50℃ ， VSS=0V 項目 記号 入力クロック 出力クロック シリアルクロック 適用端子 ・備考 SCK0 条件 VDD[V] 3.25∼3.8 規格 min. 2 周期 tCKCY(1) 低レベル パルス幅 高レベル パルス幅 周期 tCKL(1) 1 tCKH(1) 1 tCKCY(2) シリアル入力 低レベル パルス幅 高レベル パルス幅 データセット アップ時間 SCK0 tCKL(2) 図 5 参照 ･オープンドレイン出力 時は 1k Ωのプルアッ プ抵抗を外付けする ･図 5 参照 3.25∼3.8 max. unit tCYC 2 1/2tCKCY tCKH(2) 1/2tCKCY SI0 SB0 tICK typ. シリアル出力 データホールド 時間 tCKI シリアルクロック が外部クロック時 の出力遅延時間 シリアルクロック が内部クロック時 の出力遅延時間 tCKO(1) SO0 SB0 tCKO(2) SO0 SB0 ･SCK0 の立ち上がりに 対して規定する ･図 5 参照 3.25∼3.8 µs 0.4 0.4 ･SCK0 の立ち下がりに 対して規定する ･オープンドレイン出力 時は 1k Ωのプルアッ プ抵抗を外付けする ･図 5 参照 3.25∼3.8 7/12tCYC +1 3.25∼3.8 1/3tCYC +1 5. パ ル ス 入 力 条 件 ／ Ta=5∼ Ta=5 ∼ 50℃ 50℃ ， VSS=0V 項目 高・低レベル パルス幅 記号 tPIH(1) tPIL(1) tPIH(2) tPIL(2) tPIH(3) tPIL(3) 適用端子・備考 ･INT0,INT1 ･INT2/T0IN ･図 6 参照 条件 VDD[V] 3.25∼3.8 ･割り込み要因フラグを 確実にセットできる。 ･タイマ／カウンタ 0 が ･ノイズ除去フィルタ パルスカウントできる。 3.25∼3.8 の時定数が 1/1 の 場合の INT3/T0IN ･図 6 参照 3.25∼3.8 ･ノイズ除去フィルタ 規格 min. 1 typ. max. unit tCYC 2 32 の時定数が 1/16 の 場合の INT3/T0IN ･図 6 参照 3.25∼3.8 128 ･ RES ･図 6 参照 確実にリセットできる。 3.25∼3.8 200 ･ RTRES ･図 6 参照 確実にリセットできる。 3.25∼3.8 VDD2=3.25∼3.8V 200 tPIH(4) tPIL(4) ･ノイズ除去フィルタ の時定数が 1/64 の 場合の INT3/T0IN ･図 6 参照 tPIL(5) tPIL(6) µs No.5929-10/14 LC86F8208A 6. 消 費 電 流 特 性 ／ Ta=5∼ Ta=5 ∼ 50℃ 50℃ ， VSS=0V 項目 通常動作時 消費電流 (注 4) 記号 IDDOP(1) IDDOP(2) HALT モード 消費電流 (注 4) IDDHALT(1) IDDHALT(2) HOLD モード 消費電流 (注 4) IDDHOLD(1) 適用端子 条件 ・備考 VDD1 ･FmCF=6MHz セラミック発振時 ･OCR7=1 ･システムクロックは 6MHz 側 ･内蔵 RC 発振は停止 ･図 7 参照 ･FmCF=0Hz(発振停止) ･システムクロックは 内蔵 RC 発振 ･図 7 参照 VDD1 ･HALT モード ･FmCF=6MHz セラミック発振時 ･OCR7=1 ･システムクロックは 6MHz 側 ･内蔵 RC 発振は停止 ･図 7 参照 ･HALT モード ･FmCF=0Hz(発振停止) ･システムクロックは 内蔵 RC 発振 ･図 7 参照 VDD1 ･HOLD モード ･図 7 参照 VDD[V] 3.25∼3.8 規格 min. typ. 10 max. 25 unit mA 3.25∼3.8 2 5 3.25∼3.8 3 7 mA 3.25∼3.8 250 650 µA 3.25∼3.8 5 20 µA *ＯＣＲ７：発振制御レジスタのビット７ （注4） 消費電流は出力Ｔｒ．プルアップＭＯＳ Ｔｒ．およびプルダウンＭＯＳ Ｔｒ．に流れる電流を含 まない。 7. 電 源 投 入 タ イ ミ ン グ 記号 tPU-READ tPU-WRITE 項目 電源投入からリード動作までの時間 電源投入からライト動作までの時間 規格値(max) 100 5 単位 µs ms No.5929-11/14 LC86F8208A 表 1 セラミック発振保証定数 (メインクロック) 発振の種類 メーカ ６ＭＨｚセラミック発振 ムラタ 発振子 ＣＳＡ６．００ＭＧ ＣＳＴ６．００ＭＧＷ ＫＢＲ−６．０ＭＳＡ 京セラ Ｃ１ ３３ｐＦ Ｃ２ ３３ｐＦ 内蔵 ３３ｐＦ ３３ｐＦ *Ｃ１，Ｃ２はＫ公差（±１０％），ＳＬ特性を使用すること。 （注意）・回路パターンの影響を受けるので，発振に関わる部品はできるだけパターン長を伸ばさないように 近くに配置すること。 ・上記以外の発振子を用いた場合には特性を保証できない。 CF1 C1 CF2 CF C2 図１ セラミック発振回路 No.5929-12/14 LC86F8208A VDD 動作VDD下限 0V 電源 リセット時間 RES 内蔵RC発振 tmsCF CF1, CF2 動作モード 不定 リセット 命令実行 ＜リセット時間と発振安定時間＞ HOLD解除信号 Valid 内蔵RC発振 tmsCF CF1, CF2 動作モード HOLD 命令実行 ＜HOLD解除信号と発振安定時間＞ 図２ 発振安定時間 VDD RRES R RES RES CRES C RES （注意） 電源が動作電源電圧の下限を上回った後、 ２００μ s までは、かならずリセットがか かるようにＣ ＲＥＳ ，Ｒ ＲＥＳ の値を決め ること。 図３ リセット回路 No.5929-13/14 LC86F8208A 0.5VDD ＜ＡＣタイミング測定点＞ VDD tCKCY tCKL tCKH SCK0 1kΩ tICK tCKI SI0 tCKO SO0 50pF SB0 ＜タイミング＞ ＜テスト負荷＞ 図４ シリアル入出力テスト条件 tPIL tPIH 図５ パルス入力タイミング条件 VDD A VDD1 VDD2 CF1 CF2 VSS XT1 XT2 VSS 図６ 消費電流測定回路 Y112 No.5929-14/14