19-1081; Rev 1; 8/96 概要 ___________________________________ 特長 ___________________________________ MAX113/MAX117は、マイクロプロセッサコンパチブル の8ビット4チャネル及び8チャネルA/Dコンバータ(ADC) です。+3V単一電源で動作し、ハーフフラッシュ技法によ り変換時間1.8µs(400ksps)を実現しています。パワー ダウン(PWRDN)ピンにより消費電流を1µA(typ)まで低減 します。パワーダウンモードから通常動作モードまでの復 帰時間は900ns以下であるため、バーストモードアプリ ケーションでの消費電流を著しく低減します(バースト モードではADCは、指定された間隔でローパワー状態から ウェイクアップしてアナログ入力信号をサンプリングしま す)。MAX113/ MAX117はトラック/ホールド機能を備え ているため、高速アナログ信号の数値化が可能です。 ◆ 電源：+3.0V∼+3.6V単一 ◆ アナログ入力チャネル数： 4(MAX113)又は8(MAX117) ◆ 低電力：1.5mA(動作モード) 1µA(パワーダウンモード) ◆ 全未調整誤差：1LSB以下 ◆ 高速変換：1.8µs/チャネル ◆ 外部クロック不要 ◆ 内部トラック/ホールド ◆ レシオメトリックス用リファレンス入力 このADCは外部インタフェースロジックなしでI/Oポート 又はメモリロケーションとして扱うことができるため、 マイクロプロセッサ(µP)インタフェースが単純になりま す。データ出力にはラッチ付スリーステートバッファ回路 を用いているため、8ビットパラレルµPデータバス又は システム入力ポートに直接接続することができます。 MAX113/MAX117は、レシオメトリック動作が可能な入 力/リファレンス構成になっています。 ◆ 内部接続の第8チャネルがリファレンス電圧を監視 (MAX117) 型番 ___________________________________ 4チャネルのMAX113は24ピンDIP又はSSOPパッケージで 供給されています。8チャネルのMAX117は28ピンDIP又 はSSOPパッケージで供給されています。+5Vの応用につ いては、MAX114/118のデータシートを参照して下さい。 リモートデータ収集 ポータブル機器 通信機器 TEMP. RANGE 0°C to +70°C 24 Narrow Plastic DIP PIN-PACKAGE MAX113CAG MAX113C/D MAX113ENG 0°C to +70°C 0°C to +70°C -40°C to +85°C 24 SSOP Dice* 24 Narrow Plastic DIP MAX113EAG -40°C to +85°C 24 SSOP MAX113MRG -55°C to +125°C 24 Narrow CERDIP** Ordering Information continued at end of data sheet. *Dice are specified at TA = +25°C, DC parameters only. **Contact factory for availability. アプリケーション _______________________ バッテリ駆動機器 PART MAX113CNG ピン配置はデータシートの最後に記載されています。 システム状態監視 ファンクションダイアグラム ________________________________________________________ REF+ D7 D6 D5 D4 4-BIT FLASH ADC (4MSBs) *IN8 *IN7 *IN6 *IN5 IN4 IN3 IN2 MUX 4-BIT DAC Σ IN1 REF+ 16 ADDRESS LATCH DECODE THREESTATE OUTPUT DRIVERS D3 D2 D1 D0 4-BIT FLASH ADC (4LSBs) TIMING AND CONTROL MAX113/MAX117 A0 *MAX117 ONLY A1 A2 REF- RD CS PWRDN MODE WR/RDY INT ________________________________________________________________ Maxim Integrated Products 1 MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC ABSOLUTE MAXIMUM RATINGS VDD to GND ..............................................................-0.3V to +7V Digital Input Voltage to GND ......................-0.3V to (VDD + 0.3V) Digital Output Voltage to GND ...................-0.3V to (VDD + 0.3V) REF+ to GND..............................................-0.3V to (VDD + 0.3V) REF- to GND...............................................-0.3V to (VDD + 0.3V) IN_ to GND .................................................-0.3V to (VDD + 0.3V) Continuous Power Dissipation (TA = +70°C) 24 Narrow Plastic DIP (derate 13.33mW/°C above +70°C) ................................1.08W 24 SSOP (derate 8.00mW/°C above +70°C).................640mW 24 Narrow CERDIP (derate 12.50mW/°C above +70°C) .....1W 28 Wide Plastic DIP (derate 14.29mW/°C above +70°C) ................................1.14W 28 SSOP (derate 9.52mW/°C above +70°C).................762mW 28 Wide CERDIP (derate 16.67mW/°C above +70°C)....1.33W Operating Temperature Ranges MAX113C_G/MAX117C_I ....................................0°C to +70°C MAX113E_G/MAX117E_I ..................................-40°C to +85°C MAX113MRG/MAX117MJI..............................-55°C to +125°C Storage Temperature Range .............................-65°C to +150°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. ELECTRICAL CHARACTERISTICS (VDD = +3V to +3.6V, REF+ = 3V, REF- = GND, Read Mode (MODE = GND), TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS ±1 LSB ACCURACY (Note 1) Resolution N Total Unadjusted Error TUE Differential Nonlinearity DNL 8 Bits ±1 LSB Zero-Code Error No-missing-codes guaranteed ±1 LSB Full-Scale Error ±1 LSB ±1/4 LSB Channel-to-Channel Mismatch DYNAMIC PERFORMANCE Signal-to-Noise Plus Distortion Ratio SINAD Total Harmonic Distortion THD Spurious-Free Dynamic Range SFDR Input Full-Power Bandwidth MAX11_C/E, fSAMPLE = 400kHz, fIN = 30.273kHz 45 MAX11_M, fSAMPLE = 340kHz, fIN = 30.725kHz 45 dB MAX11_C/E, fSAMPLE = 400kHz, fIN = 30.273kHz -50 MAX11_M, fSAMPLE = 340kHz, fIN = 30.725kHz -50 MAX11_C/E, fSAMPLE = 400kHz, fIN = 30.273kHz 50 MAX11_M, fSAMPLE = 340kHz, fIN = 30.725kHz 50 VIN_ = 3Vp-p Input Slew Rate, Tracking 0.28 dB dB 0.3 MHz 0.5 V/µs ANALOG INPUT Input Voltage Range VIN_ Input Leakage Current IIN_ Input Capacitance CIN_ VREFGND < VIN_ < VDD VREF+ V ±3 µA 32 pF REFERENCE INPUT Reference Resistance 4 kΩ REF+ Input Voltage Range VREF- VDD V REF- Input Voltage Range GND VREF+ V 2 RREF 1 2 _______________________________________________________________________________________ 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC MAX113/MAX117 ELECTRICAL CHARACTERISTICS (continued) (VDD = +3V to +3.6V, REF+ = 3V, REF- = GND, Read Mode (MODE = GND), TA = TMIN to TMAX, unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS LOGIC INPUTS Input High Voltage VINH Input Low Voltage VINL Input High Current IINH CS, WR, RD, PWRDN, A0, A1, A2 MODE 2 V 2.4 CS, WR, RD, PWRDN, A0, A1, A2 0.66 MODE 0.8 CS, RD, PWRDN, A0, A1, A2 ±1 WR ±3 MODE 15 Input Low Current IINL CS, WR, RD, PWRDN, MODE, A0, A1, A2 Input Capacitance (Note 2) CIN CS, WR, RD, PWRDN, MODE, A0, A1, A2 5 V µA 100 ±1 µA 8 pF LOGIC OUTPUTS Output Low Voltage VOL ISINK = 20µA, INT, D0–D7 0.1 ISINK = 400µA, INT, D0–D7 0.4 RDY, ISINK = 1mA 0.4 ISOURCE = 20µA, INT, D0–D7 VDD - 0.1 ISOURCE = 400µA, INT, D0–D7 VDD - 0.4 Output High Voltage VOH Three-State Current ILKG D0–D7, RDY, digital outputs = 0V to VDD Three-State Capacitance (Note 2) COUT D0–D7, RDY V V 5 ±3 µA 8 pF 3.6 V POWER REQUIREMENTS Supply Voltage VDD VDD Supply Current IDD MAX11_C 2.5 5 MAX11_E/M 2.5 6 VDD = 3.0V, CS = RD = 0V, PWRDN = VDD MAX11_C 1.5 3 MAX11_E/M 1.5 3.5 CS = RD = VDD, PWRDN = 0V (Note 3) Power-Down VDD Current Power-Supply Rejection 3.0 VDD = 3.6V, CS = RD = 0V, PWRDN = VDD PSR VDD = 3.0V to 3.6V, VREF = 3.0V mA 1 10 µA ±1/16 ±1/4 LSB Note 1: Accuracy measurements performed at VDD = +3.0V. Operation over supply range is guaranteed by power-supply rejection test. Note 2: Guaranteed by design. Note 3: Power-down current increases if logic inputs are not driven to GND or VDD. _______________________________________________________________________________________ 3 MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC TIMING CHARACTERISTICS (VDD = +3V, TA = +25°C, unless otherwise noted.) (Note 4) PARAMETER SYMBOL CONDITIONS TA = +25°C ALL GRADES MIN Conversion Time (WR-RD Mode) tCWR Conversion Time (RD Mode) TYP tRD < tINTL, CL = 100pF (Note 5) MAX TA = TMIN to TMAX MAX117C/E MIN MAX MAX117M MIN UNITS MAX 1.8 2.06 2.4 µs tCRD 2.0 2.4 2.6 µs Power-Up Time tUP 0.9 1.2 1.4 µs CS to RD, WR Setup Time tCSS 0 0 0 ns CS to RD, WR Hold Time tCSH 0 0 0 ns CS to RDY Delay tRDY CL = 50pF, RL = 5.1kΩ to VDD 100 120 140 ns tCRD + 100 tCRD + 130 tCRD + 150 ns 160 170 180 ns 100 130 150 ns Data Access Time (RD Mode) tACC0 CL = 100pF (Note 5) RD to INT Delay (RD Mode) tINTH CL = 50pF Data Hold Time tDH (Note 6) Minimum Acquisition Time tACQ (Note 7) WR Pulse Width tWR 0.6 Delay Between WR and RD Pulses tRD 0.8 0.9 1.0 µs 400 500 600 ns RD Pulse Width (WR-RD Mode) tREAD1 tRD < tINTL, determined by tACC1 Data Access Time (WR-RD Mode) tACC1 tRD < tINTL, CL = 100pF (Note 5) RD to INT Delay tRI WR to INT Delay tINTL 100 450 CL = 50pF 600 10 0.7 0.66 700 10 0.8 ns 10 µs 400 500 600 ns 300 340 400 ns 1.45 1.6 1.8 µs RD Pulse Width (WR-RD Mode) tREAD2 tRD > tINTL, determined by tACC2 Data Access Time (WR-RD Mode) tACC2 tRD > tINTL, CL = 100pF (Note 5) 180 220 250 ns WR to INT Delay 180 220 250 ns tIHWR Pipelined mode, CL = 50pF 180 200 240 ns Data Access Time After INT tID Pipelined mode, CL = 100pF 100 130 150 ns Multiplexer Address Hold Time tAH 50 60 70 ns Note 4: Input control signals are specified with tr = tf = 5ns, 10% to 90% of 3V, and timed from a voltage level of 1.3V. Timing delays get shorter at higher supply voltages. See the Conversion Time vs. Supply Voltage graph in the Typical Operating Characteristics to extrapolate timing delays at other power-supply voltages. Note 5: See Figure 1 for load circuit. Parameter defined as the time required for the output to cross 0.66V or 2.0V. Note 6: See Figure 2 for load circuit. Parameter defined as the time required for the data lines to change 0.5V. Note 7: Also defined as the Minimum Address-Valid to Convert-Start Time. 4 _______________________________________________________________________________________ 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC (VDD = +3V, TA = +25°C, unless otherwise noted.) EFFECTIVE BITS vs. INPUT FREQUENCY (WR-RD MODE) SIGNAL-TO-NOISE RATIO 0 MAX113/117-02 8.0 MAX113/117-01 1.4 7.5 fIN = 30.27kHz VIN = 2.88Vp-p fSAMPLE = 400ksps SNR = 48.8dB -20 VDD = 3.6V 1.0 VDD = 3.3V 0.8 6.5 6.0 5.0 0.4 -100 4.0 -20 20 60 140 100 -60 -80 fSAMPLE = 400kHz VIN = 2.98Vp-p 4.5 1k 10k TEMPERATURE (°C) 100k 40 0 1M 80 120 160 200 FREQUENCY (kHz) INPUT FREQUENCY (Hz) AVERAGE POWER CONSUMPTION vs. SAMPLING RATE USING PWRDN CONVERSION TIME vs. SUPPLY VOLTAGE 1200 1100 1000 900 MAX113/117-06 1300 5 POWER DISSIPATION (mW) MAX113/117-04 1400 tCRD (ns) 4 3 2 1 0 800 3.0 3.2 3.6 3.4 3.8 100 1000 SAMPLING RATE (ksps) TOTAL UNADJUSTED ERROR vs. POWER-UP TIME SUPPLY CURRENT vs. TEMPERATURE (EXCLUDING REFERENCE CURRENT) VDD = 3.0V 4 SUPPLY CURRENT (mA) 3 2 1 10 SUPPLY VOLTAGE (V) 5 4 1 4.0 MAX113/117-10 2.8 MAX113/117-08 -60 -40 5.5 VDD = 3.0V 0.6 SNR (dB) EFFECTIVE BITS 7.0 1.2 TUE (LSB) tCRD (NORMALIZED TO VALUE AT VDD = +3.3V, +25°C) 1.6 MAX113/117-03 CONVERSION TIME vs. AMBIENT TEMPERATURE VDD = 5.25V 3 VDD = 3.3V 2 VDD = 3.0V 1 VDD = 3.6V 0 0 120 160 200 240 tUP (ns) 280 320 -60 -20 20 60 100 140 TEMPERATURE (°C) _______________________________________________________________________________________ 5 MAX113/MAX117 標準動作特性 ______________________________________________________________________ MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC 端子説明 __________________________________________________________________________ 端 子 6 名称 機 能 MAX113 MAX117 — 1 IN6 アナログ入力チャネル6 — 2 IN5 アナログ入力チャネル5 1 3 IN4 アナログ入力チャネル4 2 4 IN3 アナログ入力チャネル3 3 5 IN2 アナログ入力チャネル2 4 6 IN1 アナログ入力チャネル1 5 7 MODE モード選択入力。内部の15µA電流ソースの使用によりローにプルダウンされています。 MODE = 0 の場合読取モードが起動し、MODE = 1 の場合書込読取モードが起動し ます(「ディジタルインタフェース」の項を参照)。 スリーステートデータ出力(LSB) 6 8 D0 7, 8, 9 9, 10, 11 D1, D2, D3 10 12 RD 読取入力。データにアクセスするには、RDがローであることが必要です(「ディジタルインタフェース」の項を参照)。 11 13 INT 割込み出力。変換が終わるとINTはローになります(「ディジタルインタフェース」の項 を参照)。 12 14 GND グランド 13 15 REF- リファレンススパンの下限。REF-はゼロコード電圧を設定します。範囲はGND ≦ V REF- < VREF+です。 14 16 REF+ リファレンススパンの上限。REF+はフルスケール入力電圧を設定します。範囲は V REF- < VREF+ ≦ V DDです。内部でIN8にハード接続されています。(表1)。 15 17 WR/RDY 書込制御入力/レディステータス出力(「ディジタルインタフェース」の項を参照)。 16 18 CS 17, 18, 19 19, 20, 21 D4, D5, D6 20 22 D7 スリーステートデータ出力(MSB) — 23 A2 マルチプレクサチャネルアドレス入力(MSB) 21 24 A1 マルチプレクサチャネルアドレス入力 22 25 A0 マルチプレクサチャネルアドレス入力(LSB) 23 26 PWRDN 24 27 VDD 正電源(3.0V∼3.6V) — 28 IN7 アナログ入力チャネル7 スリーステートデータ出力 チップセレクト入力。WR又はRD入力が認識されるためにはCSがローであることが必要です。 スリーステートデータ出力 パワーダウン入力。ローの場合にPWRDNは消費電流を削減します。 _______________________________________________________________________________________ 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC RL = 3k DATA OUTPUTS DATA OUTPUTS CL RL = 3k a) HIGH-Z TO VOH MAX113/MAX117 VDD VDD 3k DATA OUTPUTS DATA OUTPUTS CL 10pF 3k a) VOH TO HIGH-Z b) HIGH-Z TO VOL 10pF b) VOL TO HIGH-Z 図1. データアクセス時間テスト用の負荷回路 図2. データホールド時間テスト用の負荷回路 詳細 ___________________________________ ション時間の両方が含まれます)には信号が完全に取込 まれ、新しい変換を始めることができます。パワーダ ウン機能が必要ない場合には、PWRDNをV DDに接続し てください。消費電流を最低限に抑えたいときは、パ ワーダウンモードでディジタル入力を電源電圧に 保ってください。パワーダウン中にリファレンス電流 を低減する方法については、「リファレンス」の項を参 照してください。 コンバータの動作 MAX113/ MAX117は、ハーフフラッシュ変換技法 (「 ファンクションダイアグラム」を参照)を利用してい ますが、この技法では2つの4ビットフラッシュADC部 を使って8ビットの結果を得ます。フラッシュADCは、 15個のコンパレータを使用して未知の入力電圧をリファ レンスラダーと比較し、上位4データビットを提供しま す。内部D/Aコンバータ(DAC)は最上位4ビット(MSB) を使って、最初のフラッシュ変換のアナログ結果と残 余電圧(未知の入力電圧とDAC電圧の差)の両方を生成し ます。この残余電圧を再びフラッシュコンパレータと 比較することにより、下位4データビット(LSB)を得ま す。 MAX113/ MAX117は、内部アナログマルチプレクサ を用いることにより、µP の制御下で4つ(MAX113)又 は8つ(MAX117)の異なるアナログ電圧を読取ることが できます。アナログチャネルの1つであるIN8は内部で ハード接続されており、選択されているときは常に V REF+が読取られます。 パワーダウンモード バーストモードや低サンプリングレートのアプリケー ションでは、変換と変換の間でMAX113/MAX117をシ ャットダウンして消費電流をマイクロアンペアレベル に低減することができます(「 標準動作特性」を参照)。 PWRDNピンがロジックローになるとデバイスはシャット ダ ウ ン し 、 消 費 電 流 は +3V 単 一 電 源 動 作 の 場 合 、 1µA(typ)に低減します。PWRDNがロジックハイになる とMAX113/MAX117はウェイクアップし、選択された アナログ入力がトラックモードに入ります。900ns後 (これにはパワーアップ遅延とトラック/ホールドアクイジ ディジタルインタフェース _______________ MAX113/MAX117は、MODEピンで設定される2つの 基本的なインタフェースモードを持っています。 MODEがローの場合コンバータは読取モードになり、 MODEがハイの場合コンバータは書込読込モードにな ります。A0、A1、及びA2入力がチャネルの選択を制 御します(表1)。次の変換が始まるまでアドレスを有効 にしておく最小時間はtACQです。 表1. 入力チャネル選択の真理値表 MAX113 MAX117 SELECTED CHANNEL A1 A0 A2 A1 A0 0 0 0 0 0 IN1 0 1 0 0 1 IN2 1 0 0 1 0 IN3 1 1 0 1 1 IN4 — — 1 0 0 IN5 — — 1 0 1 IN6 — — 1 1 0 IN7 — — 1 1 1 IN8 (reads VREF+ if selected) _______________________________________________________________________________________ 7 MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC 読取モード(MODE = 0) 読取モードでは、変換制御とデータアクセスはRD入力 によって制御されます(図3)。コンパレータ入力はtACQ の間アナログ入力電圧をトラッキングします。CSとRD をローにすると変換が始まります。強制的に待機状態 に設定できるµP を用いている場合は出力データが出て くるまでRDをローに維持してください。µPは変換を開 始し、待機し、そして単一の読取命令でデータを読取 ります。 WR/RDYは読取モードでは、ステータス出力(RDY)とし て設定されるため、µP のレディ又は待機入力を駆動す ることができます。RDYはオープンコレクタ出力(内部 プルアップなし)で、CSの立下がりエッジの後でローに なり、変換完了時にハイになります。WR/RDYを使用 しない場合は、未接続のままでかまいません。INT出力 は変換完了時にローになり、CS又はRDの立上りエッジで ハイに戻ります。 書込読取モード(MODE = 1) 図4及び図5は書込読取モードの動作シーケンスを示し ています。コンパレータ入力はtACQの間だけアナログ 入力電圧をトラッキングします。変換はWRの立下がり エッジで開始されます。WRがハイに戻ると4つのMSB フラッシュの結果が出力バッファにラッチされ、4つの L S Bフラッシュの変換が始まります。変換が終わると INTがローになり、下位4データビットが出力バッファ にラッチされます。RDがローになるとデータにアクセ スできます(「タイミング特性」を参照)。 最小アクイジション時間(tACQ)はINTがローになってか ら、次の変換を始める( WRがローになる)までに必要な 時間です。 コンバータからデータを読取る方法としては、内部遅延 を使う方法、遅延の前に読取る方法、及びパイプライン 動作(後述)があります。 内部遅延を使う方法 µPは、INT出力がローになるのを待ってからデータを読 み取ります(図4)。INTはWRの立上りエッジの後でロー になりますが、これは変換が完了して結果が出力ラッチ に出ていることを示します。CSがローであれば、RDを ローにすることによりデータ出力D0∼D7にアクセスで きます。次に、INTがCS又はRDの立上りエッジでリ セットされます。 最も速い変換: 遅延の前に読取る方法 変換時間を外部的に制御する方法を図5に示します。内 部で生成される遅延(tINTL)は、僅かに温度及び電源電圧 に依存します。これをRDでオーバーライドすることに より、最高速の変換を実現できます。RDはWRの立上 りエッジの後、INTがローになる前にローになります。 8 , tUP PWRDN CS tCSS RD A0–A2 RDY tACQ tCSH tACQ ADDRESS VALID (N) tAH ADDRESS VALID (N + 1) tAH WITH EXTERNAL PULL-UP tRDY INT tINTH tCRD tDH VALID DATA (N) D0–D7 tACCO ,,, 図3. 読取モードのタイミング(MODE = 0) CS tCSH tCSS tWR WR tACQ tACQ tAH ADDRESS VALID (N) A0–A2 ADDRESS VALID (N + 1) tCSH tCSS RD tREAD2 tINTH tRD INT tINTL VALID DATA (N) D0–D7 tACC2 tDH 図4. 書込読取モードのタイミング(tRD > tINTL) (MODE = 1) CS tWR WR tCSS A0–A2 tCSH tRD tACQ tINTL tAH tACQ ADDRESS VALID (N) ADDRESS VALID (N + 1) tCSS RD tCSH tREAD1 tRI INT VALID DATA (N) D0–D7 tCWR tACC1 tINTH tDH 図5. 書込読取モードのタイミング(tRD < tINTL) (MODE = 1) _______________________________________________________________________________________ 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC tCSS tCSH tWR RD, WR A0–A2 tACQ tACQ tAH ADDRESS VALID (N) ADDRESS VALID (N + 1) IN_ VIN- GND VDD MAX113 REF+ MAX117 +3V 0.1µF 4.7µF REF- tIHWR INT VIN+ (MODE = 1) tINTL VIN+ tID D0–D7 OLD DATA (N - 1) VIN- NEW DATA (N) 図6. パイプラインモードのタイミング(WR = RD) これで変換が完了し、変換結果を保持する出力バッ ファ(D0∼D7)がイネーブルされます。INTはRDの立下 がりエッジの後でローになり、RD又はCSの立上りエッジ でリセットされます。したがって、全変換時間はtWR + tRD + tACC1 = 1800nsとなります。 GND VDD +3V 4.7µF 0.1µF 7 8 1 3 アナログ回路に関する考慮 _______________ +2.5V 6 34.8k 2 LM10 4 図7a. IN_ REF+ 0.1µF MAX113 MAX117 3.01k REF- リファレンスに電源電圧を使用 パイプライン動作 上述の2つの標準的な書込読取モードに加えて、パイプ ライン動作も可能です。これは、WRとRDをまとめて 接続することにより実現できます(図6)。CSがローのと きにWRとRDをローにすると、変換を開始すると同時 に前の変換の結果を読取ることができます。 MAX113/MAX117 ,, , CS VIN+ IN_ GND +3V 4.7µF VDD 0.1µF MAX113 REF+ MAX117 +2.5V VINR* REF0.1µF 0.1µF * CURRENT PATH MUST STILL EXIST FROM VIN- TO GND リファレンス 図7b. 図7a、7b、及び7cは標準的なリファレンスの接続方法 を示しています。REF+及びREF-での電圧がADCの アナログ入力範囲を設定します(図10)。REF-での電圧 が全て0の出力コードに対応する入力を設定します。 REF+での電圧が、全て1の出力コードに対応する入力 を設定します。 図7c. GNDを基準としない入力 REF+はV DD に接続されることが頻繁にありますが、 図7dの回路では低電流、低ドロップアウトの2.5V電圧 リ フ ァ レ ン ス で あ る MAX872 を 使 用 し て い ま す 。 MAX872はリファレンスの抵抗に対して十分な電流を 連続的に供給することができないため、この回路は MAX113/MAX117が通常はスタンバイ状態にあり、測 定のために100µs以上の間隔でターンオンするような アプリケーション向けです。C1(REF+に接続されたコ ンデンサ)はスタンバイ期間中にMAX872によって ゆっくりと充電され、短時間の測定期間中にリファ レンス電流を供給します。 REF+からREF-への内部抵抗は最低1kΩまで下がるこ とがあり、MAX113/ MAX117がシャットダウン状態 でも電流が流れます。REF-にNチャネルMOSFETを接 続して、パワーダウン時にこの電流経路を遮断する方 法を図7dに示します。このFETにはゲートドライブが 3Vのときにオン抵抗が2Ω以下のものを使用してくだ さい。図7dのようにREF-にスイッチがついている場合、 新しい変換を開始するまでの待ち時間はパワーアップ 遅延(tUP)とNチャネルFETのターンオン時間の和になり ます。 外部リファレンス、2.5Vフルスケール C1として4.7µFを使った場合、4つ又は8つの変換を連 続して行っても電圧の低下は1/2LSB以下となります。 これより大きなコンデンサを用いると誤差は更に小さ くなります。C1にはセラミック又はタンタルコンデン サを使ってください。 _______________________________________________________________________________________ 9 MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC +3V VDD 0.1µF MAX113 REF+ MAX117 MAX872 C1 4.7µF RON VIN2 N-FET* . . . RIN REFPWRDN MAX113 MAX117 MUX 0.1µF T/H PWRDN * IRML2402 図7d. NチャネルMOSFETを使ってパワーダウン時に リファレンス負荷をスイッチオフ 図8. 等価入力回路 最初のパワーアップ 電 源 投 入 時 に は 、 変 換 を 1回 実 行 す る こ と に よ っ て MAX113/ MAX117を初期化してください。そのとき の出力データは破棄してください。 R VIN_ 1 VIN 2k 22pF 10pF バイパス MAX113 MAX117 4.7µFの電解コンデンサと0.1µFのセラミックコンデンサ を並列に接続してV DDをGNDにバイパスしてください。 コンデンサのリード線はできるだけ短くしてください。 リファレンス入力は図7a∼7cに示すように0.1µFコン デンサでバイパスしてください。 図9. RCネットワークによる等価入力モデル OUTPUT CODE アナログ入力 図8はMAX113/MAX117の入力等価回路を示していま す。変換が始まってWRがローの場合、V IN_ は16個の 0.6pFコンデンサに接続されます。このアクイジション 期間中、入力コンデンサは内部アナログスイッチの抵 抗を通じて入力電圧まで充電します。さらに、約22pF の浮遊容量を充電する必要があります。入力は等価RC ネットワークによってモデル化することができます (図9)。ソースインピーダンスが増加するにつれて、 コンデンサの充電に要する時間が長くなります。 入力容量を標準の32pFとした場合、ソース抵抗が1.5kΩ まではセットアップの問題が生じません。これより抵 抗が大きくなると、アクイジション時間(tACQ)を増やす 必要が出てきます。 内部保護ダイオードがアナログ入力をV DDとGNDにク ラ ン プ し て い る た め 、 チ ャ ネ ル 入 力 ピ ン は (GND - 0.3V)∼(VDD + 0.3V)の範囲で損傷を起こすことなく スイングできます。しかし、フルスケール付近で正確な 変換を行うためには入力がV DDを50mV以上超えないこ と、及びGNDを50mV以上下回らないことが必要です。 10 FULL-SCALE TRANSITION 11111111 11111110 11111101 1LSB = VREF+ - VREF256 00000011 00000010 00000001 VREF+ 00000000 VREF- 1 2 FS 3 INPUT VOLTAGE (LSBs) 図10. 伝達関数 ______________________________________________________________________________________ FS - 1LSB 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC トラック/ホールド トラック/ホールドは、変換開始の時点( RDがロー又は WRがロー)でホールドモードに入ります。INTは変換終 了時にローになり、そのときトラック/ホールドはトラック モードに入ります。最小アクイジション時間tACQ が 経過すると次の変換を始めることができます。 伝達関数 図10にMAX113/MAX117の通常伝達関数を示します。 コード遷移は、隣り合う整数のLSB値同士の中間点で起 こります。出力コーディングはバイナリで、1LSB = (VREF+ - VREF-)/256となります。 変換レート MAX117の最大サンプリングレート( f MAX)は書込読取 モード(tRD < tINTL )で実現され、次式で計算されます: fMAX = fMAX = 1 t WR + t RD + t RI + t ACQ 1 600ns + 800ns + 300ns + 450ns fMAX = 465kHz ここでtWR = 書込パルス幅、tRD = 書込と読取パルスの 間の遅延、tRI = RDとINTの間の遅延、そしてtACQ = 最小アクイジション時間(あるいは変換と変換の間の遅 延)となります。 信号対雑音比と実効ビット数 信号対雑音歪み比(SINAD)は、基本入力周波数のRMS 振幅とその他全てのADC出力信号のRMS振幅の比です。 出力帯域制限はDCより上、ADCサンプルレートの1/2 未満の範囲です。 理論上の最小A/Dノイズは量子化誤差から生じ、SNR = (6.02N +1.76)dBでADCの分解能から直接求めるこ とができます。ここで、Nは分解能を表すビット数です。 これによると完全な8ビットADCでも50dB以上は不可 能です。 FFTプロット(「標準動作特性」を参照)は、30.27kHzの 純粋なサイン波を400kHzのレートでサンプリングした 結果を示しています。この出力FFTプロットは様々な スペクトル帯域での出力レベルを表示します。 ADCの有効分解能(又は有効ビット数)は、分解能を SNRに変換する式をN = (SINAD - 1.76)/6.02に変形 することによって得られます(「標準動作特性」を参照)。 全高調波歪み 全高調波歪み(THD)は、入力信号の全ての高調波の RMS和 (DCより上でサンプルレートの1/2未満の周波 数帯域内)の、基本周波に対する比です。これは以下の ように表すことができます。 2 2 2 2 V2 + V3 + V4 + ...VN THD = 20log V1 ここで、V 1は基本周波数のRMS振幅、V 2∼V Nは2次∼ N次の高調波の振幅です。 スプリアスフリーのダイナミックレンジ スプリアスフリーのダイナミックレンジ(SFDR)は、基 本周波数のRMS振幅と、次に大きな(DCより上でサン プルレートの1/2未満の周波数帯域内にある)スペクト ル成分の振幅の比です。通常、このピークは入力周波 数の高調波です。しかし、ADCが例外的に線形な場合 には、ADCのノイズフロア内のランダムピークとして のみ現れます。「標準動作特性」の信号対雑音比のグラ フを参照してください。 ______________________________________________________________________________________ 11 MAX113/MAX117 アナログ入力が電源を50mV以上超えた場合、オフ チャネルの保護ダイオードに2mA以上の順方向バイアス をかけないでください。この電流が過剰になるとオン チャネルの変換精度が劣化します。 MAX113/MAX117 1µAパワーダウン付の+3V、 400ksps、4/8チャネル、8ビットADC 型番(続き) _____________________________ PART TEMP. RANGE チップ構成図 ___________________________ PIN-PACKAGE MAX117CPI 0°C to +70°C 28 Wide Plastic DIP MAX117CAI MAX117C/D MAX117EPI 0°C to +70°C 0°C to +70°C -40°C to +85°C 28 SSOP Dice* 28 Wide Plastic DIP MAX117EAI MAX117MJI -40°C to +85°C -55°C to +125°C 28 SSOP 28 Wide CERDIP** TRANSISTOR COUNT: 2011 *Dice are specified at TA = +25°C, DC parameters only. **Contact factory for availability. ピン配置 __________________________________________________________________________ TOP VIEW IN4 1 24 VDD IN3 2 23 PWRDN IN2 3 22 A0 IN1 4 21 A1 MODE 5 MAX113 20 D7 D0 6 19 D6 D1 7 18 D5 D2 8 17 D4 D3 9 16 CS RD 10 15 WR/RDY INT 11 14 REF+ GND 12 13 REF- DIP/SSOP IN6 1 28 IN7 IN5 2 27 VDD IN4 3 26 PWRDN IN3 4 25 A0 IN2 5 IN1 6 MAX117 MODE 7 24 A1 23 A2 22 D7 D0 8 21 D6 D1 9 20 D5 D2 10 19 D4 D3 11 18 CS RD 12 17 WR/RDY INT 13 16 REF+ GND 14 15 REF- DIP/SSOP 販売代理店 〒169 東京都新宿区西早稲田3-30-16（ホリゾン1 ビル） TEL. (03)3232-6141 FAX. (03)3232-6149 マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使 用については貴任を持ちません。回路特許ライセンスは明言されていません。マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。 12 __________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600