MAXIM MAX114

19-1083; Rev 1; 8/96
概要 ___________________________________
特長 ___________________________________
MAX114/MAX118は、マイクロプロセッサ(µP)コンパチ
ブルの8ビット、4チャネル/8チャネル、アナログディジ
タルコンバータ(ADC)です。+5V単一電源で動作し、ハーフ
フラッシュ技法により変換時間660ns(1Msps)を実現して
います。パワーダウン( PWRDN )ピンにより、消費電流を
1µA(typ)まで低減できます。パワーダウンモードから通常
動作モードまでの復帰時間は200ns以下であるため、
バーストモードアプリケーションでの消費電流を著しく低
減することができます(バーストモードにあるADCは、指
定された間隔で低電力状態からウェイクアップしてアナロ
グ入力信号をサンプリングします)。MAX114/MAX118は、
トラック/ホールド機能を備えているため、高速アナログ信
号の数値化が可能です。
◆ 電源：+5V単一
◆ アナログ入力チャネル数：4(MAX114)
8(MAX118)
◆ 低電力：40mW(動作モード)
5µW(パワーダウンモード)
◆ 全未調整誤差：1LSB以下
◆ 高速変換：660ns/チャネル
◆ 外部クロック不要
◆ 内部トラック/ホールド
◆ フルパワー帯域幅：1MHz
◆ 内部接続の第8チャネルによりリファレンス電圧監視
(MAX118)
このADCは、外部インタフェースロジックなしにI/O
ポート又はメモリロケーションとして扱うことができるた
め、µPインタフェースが単純化されています。データ出力
でラッチ付スリーステートバッファ回路を使用しているた
め、8ビットパラレル µPデータバス又はシステム入力ポート
に直接接続できます。MAX114/MAX118は、レシオメト
リック動作が可能な入力/リファレンス構成になっています。
型番 ___________________________________
PART
4チャネルのMAX114は、24ピンDIP又はSSOPパッ
ケージで供給されており、8チャネルのMAX118は28
ピンD I P又はS S O Pパッケージで供給されています。
+3Vバージョンについては、MAX113/MAX117の
データシートを参照してください。
リモートデータ収集
ポータブル機器
通信機器
PIN-PACKAGE
0°C to +70°C
24 Narrow Plastic DIP
MAX114CAG
MAX114C/D
MAX114ENG
0°C to +70°C
0°C to +70°C
-40°C to +85°C
24 SSOP
Dice*
24 Narrow Plastic DIP
MAX114EAG
MAX114MRG
-40°C to +85°C
-55°C to +125°C
24 SSOP
24 Narrow CERDIP**
ピン配置はデータシートの最後に記載されています。
*Dice are specified at TA = +25°C, DC parameters only.
**Contact factory for availability.
Oredering Information Continued on last page.
アプリケーション _______________________
高速DSP
TEMP. RANGE
MAX114CNG
ファンクションダイアグラム ________________________________________________________
REF+
D7
D6
D5
D4
4-BIT
FLASH
ADC
(4MSBs)
*IN8
*IN7
*IN6
*IN5
IN4
IN3
IN2
MUX
4-BIT
DAC
Σ
IN1
REF+
16
ADDRESS
LATCH
DECODE
THREESTATE
OUTPUT
DRIVERS
D3
D2
D1
D0
4-BIT
FLASH
ADC
(4LSBs)
TIMING AND
CONTROL
MAX114/MAX118
A0
* MAX118 ONLY
A1
A2
REF-
RD
CS
PWRDN
MODE
WR/RDY
INT
________________________________________________________________ Maxim Integrated Products
1
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
ABSOLUTE MAXIMUM RATINGS
VDD to GND ..............................................................-0.3V to +7V
Digital Input Voltage to GND ......................-0.3V to (VDD + 0.3V)
Digital Output Voltage to GND ...................-0.3V to (VDD + 0.3V)
REF+ to GND..............................................-0.3V to (VDD + 0.3V)
REF- to GND...............................................-0.3V to (VDD + 0.3V)
IN_ to GND .................................................-0.3V to (VDD + 0.3V)
Continuous Power Dissipation (TA = +70°C)
24-Pin Narrow Plastic DIP
(derate 13.33mW/°C above +70°C)....................................1.08W
24-Pin SSOP (derate 8.00mW/°C above +70°C)..............640mW
24-Pin Narrow CERDIP
(derate 12.50mW/°C above +70°C).........................................1W
28-Pin Wide Plastic DIP
(derate 14.29mW/°C above +70°C)....................................1.14W
28-Pin SSOP (derate 9.52mW/°C above +70°C)..............762mW
28-Pin Wide CERDIP
(derate 16.67mW/°C above +70°C)....................................1.33W
Operating Temperature Ranges
MAX114/MAX118C_ _...........................................0°C to +70°C
MAX114/MAX118E_ _ ........................................-40°C to +85°C
MAX114/MAX118M_ _ .....................................-55°C to +125°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS
(VDD = +5V ±5%, REF+ = 5V, REF- = GND, Read Mode (MODE = GND), TA = TMIN to TMAX, unless otherwise noted.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
±1
LSB
ACCURACY (Note 1)
Resolution
N
Total Unadjusted Error
TUE
Differential Nonlinearity
DNL
8
Bits
±1
LSB
Zero-Code Error
No-missing-codes guaranteed
±1
LSB
Full-Scale Error
±1
LSB
±1/4
LSB
Channel-to-Channel Mismatch
DYNAMIC PERFORMANCE
Signal-to-Noise Plus
Distortion Ratio
SINAD
Total Harmonic Distortion
THD
Spurious-Free Dynamic
Range
SFDR
Input Full-Power Bandwidth
MAX11_C/E, fSAMPLE = 1MHz, fIN_ = 195.8kHz
45
MAX11_M, fSAMPLE = 740kHz, fIN_ = 195.7kHz
45
dB
MAX11_C/E, fSAMPLE = 1MHz, fIN_ = 195.8kHz
-50
MAX11_M, fSAMPLE = 740kHz, fIN_= 195.7kHz
-50
MAX11_C/E, fSAMPLE = 1MHz, fIN_ = 195.8kHz
50
MAX11_M, fSAMPLE = 740kHz, fIN_ = 195.7kHz
50
VIN_ = 5Vp-p
Input Slew Rate, Tracking
3.1
dB
dB
1
MHz
15
V/µs
ANALOG INPUT
Input Voltage Range
VIN_
Input Leakage Current
IIN_
Input Capacitance
CIN_
VREFGND < VIN_ < VDD
VREF+
V
±3
µA
32
pF
REFERENCE INPUT
Reference Resistance
4
kΩ
REF+ Input Voltage Range
VREF-
VDD
V
REF- Input Voltage Range
GND
VREF+
V
2
RREF
1
2
_______________________________________________________________________________________
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
MAX114/MAX118
ELECTRICAL CHARACTERISTICS (continued)
(VDD = +5V ±5%, REF+ = 5V, REF- = GND, Read Mode (MODE = GND), TA = TMIN to TMAX, unless otherwise noted.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
LOGIC INPUTS
Input High Voltage
VINH
Input Low Voltage
VINL
Input High Current
IINH
CS, WR, RD, PWRDN, A0, A1, A2
2.4
MODE
3.5
V
CS, WR, RD, PWRDN, A0, A1, A2
0.8
MODE
1.5
CS, RD, PWRDN, A0, A1, A2
±1
WR
±3
MODE
50
Input Low Current
IINL
CS, WR, RD, PWRDN, MODE, A0, A1, A2
Input Capacitance (Note 2)
CIN
CS, WR, RD, PWRDN, MODE, A0, A1, A2
5
V
µA
200
±1
µA
8
pF
LOGIC OUTPUTS
Output Low Voltage
VOL
ISINK = 1.6mA, INT, D0–D7
0.4
RDY, ISINK = 2.6mA
0.4
Output High Voltage
VOH
ISOURCE = 360µA, INT, D0–D7
Three-State Current
ILKG
D0–D7, RDY, digital outputs = 0V to VDD
Three-State Capacitance
(Note 2)
COUT
D0–D7, RDY
4
V
V
5
±3
µA
8
pF
5.25
V
POWER REQUIREMENTS
Supply Voltage
VDD
VDD Supply Current
IDD
MAX11_C
8
15
MAX11_E/M
8
20
CS = RD = VDD, PWRDN = 0V (Note 3)
Power-Down VDD Current
Power-Supply Rejection
4.75
CS = RD = 0V,
PWRDN = VDD
PSR
VDD = 4.75V to 5.25V, VREF = 4.75V
mA
1
10
µA
±1/16
±1/4
LSB
Note 2: Guaranteed by design.
Note 3: Power-down current increases if logic inputs are not driven to GND or VDD.
_______________________________________________________________________________________
3
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
TIMING CHARACTERISTICS
(VDD = +4.75V, TA = +25°C, unless otherwise noted.) (Note 4)
PARAMETER
SYMBOL
CONDITIONS
TA = +25°C
ALL GRADES
MIN
Conversion Time
(WR-RD Mode)
tCWR
Conversion Time
(RD Mode)
tRD < tINTL,
(Note 5)
TYP
CL = 20pF
CL = 100pF
MAX
660
685
TA = TMIN to TMAX
MAX11_C/E
MAX11_M
MIN
MAX
MIN
MAX
865
1125
UNITS
ns
tCRD
700
875
975
ns
Power-Up Time
tUP
320
370
520
ns
CS to RD, WR
Setup Time
tCSS
0
0
0
ns
CS to RD, WR
Hold Time
tCSH
0
0
0
ns
CS to RDY Delay
tRDY
CL = 50pF,
RL = 5.1kΩ to VDD
Data-Access Time
(RD Mode)
tACC0
CL = 100pF (Note 5)
RD to INT Delay
(RD Mode)
tINTH
CL = 50pF
Data Hold Time
50
70
85
100
ns
tCRD +
50
tCRD +
65
tCRD +
75
ns
80
85
90
ns
60
70
80
ns
tDH
(Note 6)
Minimum Acquisition
Time
tACQ
(Note 7)
WR Pulse Width
tWR
0.25
Delay Between WR
and RD Pulses
tRD
0.25
0.35
0.45
µs
160
205
240
ns
RD Pulse Width
(WR-RD Mode)
tREAD1
tRD < tINTL,
determined by tACC1
Data-Access Time
(WR-RD Mode)
tACC1
tRD < tINTL, CL = 100pF
(Note 5)
RD to INT Delay
tRI
WR to INT Delay
tINTL
160
CL = 50pF
185
10
380
0.28
260
10
0.4
ns
10
µs
185
235
275
ns
150
185
220
ns
500
610
700
ns
RD Pulse Width
(WR-RD Mode)
tREAD2
tRD > tINTL, determined by
tACC2
Data-Access Time
(WR-RD Mode)
tACC2
tRD > tINTL, CL = 100pF
(Note 5)
90
110
130
ns
WR to INT Delay
65
75
85
ns
tIHWR
Pipelined mode, CL = 50pF
80
100
120
ns
Data-Access Time
after INT
tID
Pipelined mode, CL = 100pF
45
60
70
ns
Multiplexer Address
Hold Time
tAH
Note 4:
Note 5:
Note 6:
Note 7:
4
30
35
40
Input control signals are specified with tr = tf = 5ns, 10% to 90% of 5V, and timed from a voltage level of 1.6V.
See Figure 1 for load circuit. Parameter defined as the time required for the output to cross 0.8V or 2.4V.
See Figure 2 for load circuit. Parameter defined as the time required for the data lines to change 0.5V.
Also defined as the Minimum Address-Valid to Convert-Start Time.
_______________________________________________________________________________________
ns
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
CONVERSION TIME
vs. AMBIENT TEMPERATURE
EFFECTIVE NUMBER OF BITS vs.
INPUT FREQUENCY (WR-RD MODE)
1.3
1.2
VDD = +4.75V
1.1
1.0
0.9
VDD = +5.25V
0.8
8.0
MAX114/118-02
1.4
EFFECTIVE NUMBER OF BITS
1.5
MAX114/118-01
7.5
7.0
6.5
fSAMPLE = 1MHz
VIN = 4.96Vp-p
VDD = +5V
0.7
6.0
0.6
-60
-20
60
20
1k
140
100
10k
AVERAGE POWER CONSUMPTION
vs. SAMPLING RATE USING PWRDN
1M
SIGNAL-TO-NOISE RATIO
0
MAX114/118-03
40
30
20
VDD = 4.75V
INPUT FREQUENCY =
195.8ksps
VIN = 4.72Vp-p
-20
RATIO (dB)
10
-40
SAMPLE
FREQUENCY = 1MHz
SNR = 48.2dB
-60
-80
0
1k
10k
100k
-100
1M
0
100
200
300
400
500
SAMPLING RATE (CONVERSIONS/SEC)
FREQUENCY (kHz)
TOTAL UNADJUSTED ERROR
vs. POWER-UP TIME
SUPPLY CURRENT vs. TEMPERATURE
(EXCLUDING REFERENCE CURRENT)
12
MAX114/118-06
6
10
SUPPLY CURRENT (mA)
5
4
3
2
1
MAX114/118-08
POWER DISSIPATION (mW)
50
TUE (LSB)
100k
INPUT FREQUENCY (Hz)
TEMPERATURE (°C)
MAX114/118-04
tCRD (NORMALIZED TO VALUE AT VDD = +5V, +25°C)
(VDD = +5V, TA = +25°C, unless otherwise noted.)
8
6
4
2
0
0
75
100
125
150 175
200
POWER-UP TIME, tUP (ns)
225
250
-60
-20
20
60
100
140
TEMPERATURE (°C)
_______________________________________________________________________________________
5
MAX114/MAX118
標準動作特性 ______________________________________________________________________
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
端子説明 __________________________________________________________________________
端 子
6
名称
機 能
MAX114
MAX118
—
1
IN6
アナログ入力チャネル6
—
2
IN5
アナログ入力チャネル5
1
3
IN4
アナログ入力チャネル4
2
4
IN3
アナログ入力チャネル3
3
5
IN2
アナログ入力チャネル2
4
6
IN1
アナログ入力チャネル1
5
7
MODE
モード選択入力。内部の50µA 電流ソースによりローにプルダウンされています。
MODE = 0 のとき、読取りモードが起動し、MODE = 1のとき、書込み読取りモード
が起動します(「ディジタルインタフェース」の項を参照)。
スリーステートデータ出力(LSB)
6
8
D0
7, 8, 9
9, 10, 11
D1, D2, D3
10
12
RD
読取り入力。データにアクセスするには、RDがローであることが必要です(
「ディジタル
インタフェース」の項を参照)。
11
13
INT
割込み出力。変換が終了するとINTはローになります(「ディジタルインタフェース」の
項を参照)。
12
14
GND
グランド
13
15
REF-
リファレンス範囲の下限。ゼロコード電圧を設定します。範囲はGND =< VREF- < V REF+
です。
14
16
REF+
リファレンス範囲の上限。 REF+はフルスケール入力電圧を設定します。範囲はV REF< VREF+ ≦ V DDです。内部でIN8にハード接続されています (表1)。
15
17
WR/RDY
16
18
CS
17, 18, 19
19, 20, 21
D4, D5, D6
20
22
D7
スリーステートデータ出力(MSB)
—
23
A2
マルチプレクサチャネルアドレス入力(MSB)
21
24
A1
マルチプレクサチャネルアドレス入力
22
25
A0
マルチプレクサチャネルアドレス入力(LSB)
23
26
PWRDN
24
27
VDD
正電源(+5V)
—
28
IN7
アナログ入力チャネル7
スリーステートデータ出力
書込み制御入力/レディステータス出力(「ディジタルインタフェース」の項を参照)。
チップセレクト入力。WR又はRD入力が認識されるためにはCSがローであることが必要です。
スリーステートデータ出力
パワーダウン入力。PWRDNがローのとき、消費電流が削減されます。
_______________________________________________________________________________________
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
コンバータの動作
MAX114/ MAX118は、ハーフフラッシュ変換技法を
使用しています(「ファンクションダイアグラム」を参照)。
この技法では、2つの4ビットフラッシュADC部を使用
して8ビットの結果を得ます。フラッシュADCは、15個
のコンパレータを使用して未知の入力電圧をリファ
レンスラダーと比較し、上位4つのデータビットを提供
します。内部D/Aコンバータ(DAC)は、最上位4ビット
(MSB)を使用して最初のフラッシュ変換のアナログ結
果と残余電圧(未知の入力電圧とDAC電圧の差)の両方を
生成します。この残余電圧を再びフラッシュコン
パレータと比較することにより、下位4つのデータビット
(LSB)が得られます。
MAX114/ MAX118は、内部アナログマルチプレクサ
を使用することにより、µP の制御下で4つ(MAX114)
又は8つ(MAX118)の異なるアナログ電圧を読取ること
ができます。MAX118のアナログチャネルの内の1つ
であるIN8は内部でハード接続されており、これを選択
すると常にV REF+が読取れます。
VDD
DATA
OUTPUTS
RL = 3k
DATA
OUTPUTS
パワーダウンモード
バーストモードや低サンプリングレートのアプリケー
ションでは、変換と変換の間でMAX114/ MAX118を
シャットダウンし、消費電流をマイクロアンペアレベ
ルに低減することができます(「標準動作特性」を参照)。
PWRDNピンがロジックローになるとデバイスはシャッ
ト ダ ウ ン し 、 消 費 電 流 は (+5V 単 一 電 源 動 作 の 場
合)1µA(typ)に低減します。PWRDNがロジックハイに
なるとMAX114/ MAX118はウェイクアップし、選択
されたアナログ入力がトラックモードになります。
360ns後(これにはパワーアップ遅延及びトラック/
ホールドアクイジション時間の両方が含まれます)には
信号が完全に取込まれ、新しい変換を始めることがで
きます。パワーダウン機能が必要ない場合には、
PWRDNをV DDに接続してください。消費電流を最低限
に抑えたいときは、パワーダウンモードでディジタル
入力を電源電圧に保ってください。パワーダウン中に
リファレンス電流を低減する方法については、
「リファ
レンス」の項を参照してください。
ディジタルインタフェース _______________
MAX114/ MAX118には、MODEピンで設定される2つ
の基本的なインタフェースモードがあります。MODE
がローのとき、コンバータは読取りモードになり、
MODEがハイのとき、コンバータは書込み読込りモー
ドになります。A0、A1及びA2入力によりチャネルの
選択が制御されます(表1)。次の変換が始まる前にアド
レスが有効でなければならない最小時間はtACQです。
表1. 入力チャネル選択の真理値表
RL = 3k
CL
CL
MAX114
a) HIGH-Z TO VOH
b) HIGH-Z TO VOL
図1. データアクセス時間テスト用の負荷回路
VDD
MAX118
A1
0
0
1
1
—
—
—
A0
0
1
0
1
—
—
—
A2
0
0
0
0
1
1
1
A1
0
0
1
1
0
0
1
A0
0
1
0
1
0
1
0
—
—
1
1
1
3k
DATA
OUTPUTS
DATA
OUTPUTS
a) VOH TO HIGH-Z
IN1
IN2
IN3
IN4
IN5
IN6
IN7
IN8
(reads VREF+ if selected)
読取りモード(MODE = 0)
10pF
3k
SELECTED CHANNEL
10pF
b) VOL TO HIGH-Z
図2. データホールド時間テスト用の負荷回路
読取りモードでは、変換及びデータアクセスはRD入力
によって制御されます(図3)。コンパレータ入力は、
tACQの間アナログ入力電圧をトラッキングします。CS
及びRDをローにすると変換が開始します。強制的に待
機状態に設定できるマイクロプロセッサを使用してい
る場合は、出力データが出てくるまでRDをローに維持
してください。マイクロプロセッサは変換を開始し、
_______________________________________________________________________________________
7
MAX114/MAX118
詳細 ___________________________________
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
待機し、そして単一の読取り命令によりデータを読取
ります。
読取りモードでは、WR/RDYがステータス出力(RDY)と
して設定されるため、µP のレディ又は待機入力を駆動
することができます。RDYはオープンコレクタ出力(内
部プルアップなし)で、CSの立下がりエッジの後でロー
になり、変換完了時にハイになります。WR/RDYを使
用しない場合は、未接続のままでかまいません。INT出
力は変換完了時にローになり、CS又はRDの立上がり
エッジでハイに戻ります。
書込み読取りモード(MODE = 1)
図4及び図5に書込み読取りモードの動作シーケンスを
示します。コンパレータ入力は、tACQの間だけアナログ
入力電圧をトラッキングします。変換はWRの立下がり
エッジで開始されます。WRがハイに戻ると4つのMSB
フラッシュの結果が出力バッファにラッチされ、4つの
LSBフラッシュの変換が開始されます。変換が終了する
とINTがローになり、下位4つのデータビットが出力バ
ッファにラッチされます。RDがローになると
データにアクセスできます(
「タイミング特性」を参照)。
最小アクイジション時間(tACQ)は、INTがローになって
から別の変換を開始する( WRがローになる)までに必要
な時間です。
コンバータからデータを読み取る方法としては、内部
遅延を使用する方法、遅延の前に読む方法及びパイプ
ライン動作(後述)があります。
して結果が出力ラッチに出ていることを示します。CS
がローであれば、RDをローにすることによりデータ出
力D0∼D7にアクセスできます。次にINTがCS又はRD
の立上がりエッジでリセットされます。
最も速い変換：遅延の前に読む方法
図5に、変換時間を外部的に制御する方法を示します。
内部で生成される遅延tINTLは、温度及び電源電圧に多
少依存します。これをRDでオーバーライドすることに
より、最高速の変換を実現できます。RDは、WRの立
上がりエッジの後、INTがローになる前にローになりま
す。これで変換が完了し、変換結果を保持する出力
バッファ(D0∼D7)がイネーブルされます。INTはRDの
立下がりエッジの後でもローになり、RD又はCSの立上
がりエッジでリセットされます。従って、全変換時間は
tWR + tRD + tACC1 = 660nsとなります。
,,,
CS
tCSH
tCSS
tWR
WR
tACQ
tACQ
tAH
ADDRESS
VALID (N)
A0–A2
ADDRESS VALID (N + 1)
tREAD2
tINTH
tRD
INT
tINTL
VALID DATA
(N)
D0–D7
内部遅延を使用する方法
tACC2
マイクロプロセッサは、INT出力がローになるのを待っ
てからデータを読み取ります(図4)。INTはWRの立上が
りエッジの後でローになりますが、これは変換が完了
tCSH
tCSS
RD
tDH
図4. 書込み読取りモードのタイミング(tRD > tINTL)
(MODE = 1)
, CS
tUP
PWRDN
CS
tWR
WR
tCSH
tCSS
tCSS
RD
tACQ
A0–A2
A0–A2
RDY
ADDRESS VALID
(N)
tAH
tACQ
tRDY
ADDRESS VALID (N + 1)
tAH
WITH EXTERNAL
PULL-UP
tINTH
INT
tCRD
tDH
VALID DATA
(N)
D0–D7
tACCO
図3. 読取りモードのタイミング(MODE = 0)
8
tCSH
tRD
tACQ
tINTL
tAH
tACQ
ADDRESS
VALID (N)
ADDRESS VALID (N + 1)
tCSS
RD
tCSH
tREAD1
tRI
INT
VALID DATA
(N)
D0–D7
tCWR
tACC1
tINTH
tDH
図5. 書込み読取りモードのタイミング(tRD < tINTL)
(MODE = 1)
_______________________________________________________________________________________
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
上述の2つの標準的な書込み読取りモードに加えて、
パイプライン動作も可能です。これは、WRとRDをま
とめて接続することにより実現できます(図6)。CSが
ローのときにWR及びRDをローにすると、変換を開始
すると同時に前の変換の結果を読み取ることができます。
アナログ回路に関する考慮 _______________
リファレンス
,,,
,
CS
tCSS
tCSH
tWR
RD, WR
A0–A2
tACQ
tACQ
tAH
ADDRESS
VALID (N)
ADDRESS
VALID (N + 1)
tIHWR
図7a、7b及び7cに、標準的なリファレンスの接続方法
を示します。REF+及びREF-入力によりADCのアナロ
グ入力範囲が設定されます(図10を参照)。REF-で全て
0の出力コードに対応する入力が定義され、REF+で全
て1の出力コードに対応する入力が定義されます。
REF+からREF-への内部抵抗は最低1kΩまで下がるこ
とがあり、MAX114/ MAX118がシャットダウン状態
VIN+
IN_
VIN-
GND
INT
tINTL
tID
D0–D7
NEW DATA (N)
OLD DATA (N - 1)
図6. パイプラインモードのタイミング(WR = RD)
(MODE = 1)
IN_
VIN+
GND
+5V
MAX114
VDD MAX118
+5V
4.7µF
MAX114/MAX118
パイプライン動作
0.1µF
4.7µF
VDD MAX114
MAX118
0.1µF
REF+
+2.5V
REF+
REF-
VIN-
REF-
R*
0.1µF
0.1µF
* CURRENT PATH MUST STILL
EXIST FROM VIN- TO GND
図7a. 電源をリファレンスとして使用
図7c. GNDを基準としない入力
+5V
VIN+
IN_
VIN-
GND
MAX874
4.7µF
0.1µF
MX584
C1
0.1µF
REF+
C1
3.3µF
VDD MAX114
MAX118
REF+
+5V
VDD
0.1µF
MAX114
MAX118
REFN-FET*
REF-
0.1µF
PWRDN
PWRDN
* IRML2402
図7b. 外部リファレンス(フルスケール4.096V)
図7d. NチャネルMOSFETを使用してパワーダウン時
にリファレンス負荷をスイッチオフ
_______________________________________________________________________________________
9
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
でも電流が流れます。図7dに、 NチャネルMOSFETを
REF-に接続してパワーダウン時にこの電流経路を遮断
する方法を示します。このFETには、ゲート駆動電圧が
5Vのときにオン抵抗が2Ω以下のものを使用してくだ
さい。図7dのようにREF-にスイッチがついている場合、
新しい変換を開始するまでの待ち時間はパワーアップ
遅延(tUP)とNチャネルFETのターンオン時間の和になり
ます。
REF+は頻繁にV DDに接続されますが、図7dの回路では
低電流、低ドロップアウトの4.096V電圧リファレンス
であるMAX874を使用しています。MAX874ではリファ
レンスの抵抗に十分な電流を連続的に供給することが
できないため、この回路はMAX114/ MAX118が通常
はスタンバイ状態にあり、測定のために65µs以上の間隔
でターンオンするようなアプリケーション向けとなっ
ています。C1(REF+に接続されたコンデンサ)はスタン
バイ期間中にMAX874によってゆっくりと充電され、
短時間の測定期間中にリファレンス電流を供給します。
C1として3.3µFを使った場合、4∼8回の変換を連続し
て行っても電圧の低下は1/ 2LSB以下です。これより大
きなコンデンサを使うと誤差は更に小さくなります。
C1には、セラミック又はタンタルコンデンサを使用し
てください。
最初のパワーアップ
電 源 投 入 時 に は 変 換 を 1回 実 行 す る こ と に よ っ て
MAX114/ MAX118を初期化してください。そのとき
の出力データは無視してください。
リファレンス入力は、図7a∼7cに示すように0.1µF
コンデンサでバイパスしてください。
アナログ入力
図8に、MAX114/ MAX118の入力等価回路を示します。
変換が開始されWRがローの場合、V INは16個の0.6pF
コンデンサに接続されます。このアクイジション期間
中に、入力コンデンサは内部アナログスイッチの抵抗
を通じて入力電圧まで充電します。さらに、約22pFの
浮遊容量を充電する必要があります。入力は等価RC
ネットワークによってモデル化することができます
(図9)。ソースインピーダンスが増加するにつれて、
コンデンサの充電に要する時間が長くなります。
入力容量を標準の32pFとした場合、ソース抵抗800Ω
まではセットアップの問題が生じません。これより抵
抗が大きくなるとアクイジション時間(tACQ)を増やす必
要が出てきます。
内部保護ダイオードがアナログ入力をV DDとGNDにク
ラ ン プ し て い る た め 、 チ ャ ネ ル 入 力 ピ ン は (GN D 0.3V)∼(VDD + 0.3V)の範囲で、損傷を起こすことなく
スイングできます。しかし、フルスケール付近で正確
な変換を行うためには、入力がV DDを50mV以上超えて
はならず、GNDを50mV以上下回ってはなりません。
アナログ入力が電源を50mV以上超えた場合、オフ
チャネルの保護ダイオードに2mA以上の順方向バイアス
をかけないでください。この電流が過剰の場合、オン
チャネルの変換精度が劣化します。
トラック/ホールド
バイパス
4.7µFの電解コンデンサと0.1µFのセラミックコンデンサ
を並列に接続して、V DDをGNDにバイパスしてくださ
い。コンデンサのリード線はできる限り短くしてくだ
さい。
MUX
RIN
VIN_
VIN
2k
RON
VIN2
RIN
.
.
.
図8. 等価入力回路
10
MAX114
MAX118
トラック/ホールドは、変換開始時(RDがロー又はWRが
ロー)にホールドモードに入ります。INTは変換終了時
にローになり、その時トラック/ホールドはトラック
モードに入ります。最小アクイジション時間tACQ が経
過すると次の変換を開始することができます。
22pF
10pF
T/H
MAX114
MAX118
図9. RCネットワークによる等価入力モデル
______________________________________________________________________________________
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
図10に、MAX114/ MAX118の通常の伝達関数を示し
ます。コード遷移は、隣り合う整数L S B値同士の中間
点で起こります。出力コーディングはバイナリで、
1LSB = (VREF+ - VREF-)/256となります。
OUTPUT CODE
FULL-SCALE
TRANSITION
11111111
11111110
11111101
変換レート
MAX114/MAX118の最大サンプリングレート( f MAX)
は、書込み読取りモード(tRD < tINTL)で実現され、次式
で計算されます:
1
fMAX =
t WR + t RD + t RI + t ACQ
fMAX =
1
250ns + 250ns + 150ns + 160ns
1LSB =
00000011
00000010
00000001
VREF+
00000000
VREF-
1
2
FS
3
INPUT VOLTAGE (LSBs)
fMAX = 1.23MHz
ここで、tWR = 書込みパルス幅、tRD = 書込みと読取り
パルスの間の遅延、tRI = RDとINTの間の遅延、そして
tACQ =最小アクイジション時間、となっています。
信号対雑音比及び実効ビット数
信号対雑音歪み比(SINAD)は、基本入力周波数のRMS
振幅とその他全てのADC出力信号の比です。出力帯域
制限は、DCより上、ADCサンプルレートの1/2より下
の範囲です。
理論上の最小A/Dノイズは量子化誤差から生じ、次のよ
うにADCの分解能から直接求めることができます。
SNR = (6.02N +1.76)dB。ここで、Nは分解能を表
すビット数です。これによると完全な8ビットADCでも
50dB以上は不可能です。
FFTプロット(「標準動作特性」を参照)は、195.8kHzの
純粋なサイン波を1MHzのレートでサンプリングした結
果を示しています。この出力FFTプロットは、様々なス
ペクトル帯域における出力レベルを表示します。
VREF+ - VREF256
FS - 1LSB
図10. 伝達関数

2
2
2
2
 V2 + V3 + V4 + ...VN
THD = 20log
V1





ここで、V 1は基本周波数のRMS振幅、V 2∼V Nは2次∼
N次の高調波の振幅です。
スプリアスフリーのダイナミックレンジ
スプリアスフリーのダイナミックレンジ(SFDR)は、基
本周波数のRMS振幅と、次に大きな(DC以上でサンプ
ルレートの1/2以下の周波数帯域内にある)スペクトル
成分の振幅の比です。通常、このピークは入力周波数
の高調波です。しかし、ADCの線形性が非常に良い場
合には、ADCのノイズフロア内のランダムピークとし
てのみ現れます。「標準動作特性」の信号対雑音比のグ
ラフを参照してください。
ADCの実効分解能(又は実効ビット数)は、分解能を
SNRに変換する式を次のように変形することによって
得られます。N = (SINAD - 1.76)/6.02(「標準動作特
性」を参照)。
全高調波歪み
全高調波歪み(THD)は、入力信号の全ての高調波(DC以
上でサンプルレートの1/2以下の周波数帯域内)のRMS
和の、基本周波に対する比です。これは次式で計算さ
れます。
______________________________________________________________________________________
11
MAX114/MAX118
伝達関数
MAX114/MAX118
+5V、1Msps、4/8チャネル
8ビットADC、1µAパワーダウン付
型番(続き) _____________________________
PART
TEMP. RANGE
チップ情報 _____________________________
PIN-PACKAGE
MAX118CPI
0°C to +70°C
28 Wide Plastic DIP
MAX118CAI
MAX118C/D
MAX118EPI
0°C to +70°C
0°C to +70°C
-40°C to +85°C
28 SSOP
Dice*
28 Wide Plastic DIP
MAX118EAI
MAX118MJI
-40°C to +85°C
-55°C to +125°C
28 SSOP
28 Wide CERDIP**
TRANSISTOR COUNT: 2011
*Dice are specified at TA = +25°C, DC parameters only.
**Contact factory for availability.
ピン配置 __________________________________________________________________________
TOP VIEW
IN6 1
IN4 1
24 VDD
IN3 2
23 PWRDN
IN2 3
22 A0
IN1 4
21 A1
MAX114
28 IN7
IN5 2
27 VDD
IN4 3
26 PWRDN
IN3 4
25 A0
IN2 5
MAX118
24 A1
20 D7
IN1 6
D0 6
19 D6
MODE 7
D1 7
18 D5
D0 8
21 D6
D2 8
17 D4
D1 9
20 D5
MODE 5
23 A2
22 D7
D3 9
16 CS
D2 10
19 D4
RD 10
15 WR/RDY
D3 11
18 CS
INT 11
14 REF+
RD 12
17 WR/RDY
GND 12
13 REF-
INT 13
16 REF+
GND 14
15 REF-
DIP/SSOP
DIP/SSOP
販売代理店
〒169 東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については貴任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
12 __________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600
© 1996 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.