J2N0007-38-81 ㅧਛᱛຠ ¡ 電子デバイス 作成：1998年 8月 MSM10S0000 l 前回作成：1996年10月 MSM10S0000ファミリ 0.8mm CMOS ゲートアレイ n 概要 MSM10S0000ファミリは0.8mmCMOSプロセスを用いた2層メタル構造のシーオブゲート（SOG）タ イプのゲートアレイです。 このファミリは、6シリーズ構成で使用可能ゲート数は2,310∼37,240ゲートまであり、用途に合わ せた最適なLSIの選択が可能です。 n 特長 l 使用可能ゲート数：2,310∼37,240ゲート l 最大総パッド数：280 l 動作電圧：2.7V∼5.5V l 動作温度範囲：−40∼＋85℃ l 内部ゲート遅延時間：0.36ns（VDD＝5V），0.63ns（VDD＝3V） ［2入力NANDゲート高速タイプ，F/O＝2，標準配線長］ l 入出力バッファ遅延時間：2.89ns（VDD＝5V），5.02ns（VDD＝3V） ［入力バッファ＋出力バッファ，CL＝20pF］ l 入力端子のプルアップ／プルダウンが可能 プルアップ抵抗値：約3k／50kW，プルダウン抵抗値：約50kW（VDD＝5V） プルアップ抵抗値：約6k／100kW，プルダウン抵抗値：約100kW（VDD＝3V） l 全端子プログラマブル：VDD／VSS／入力／出力／双方向 l 入出力レベル：TTL／CMOS，SCHMITT回路可能 l 出力形式：プッシュプル，3ステート，双方向バス，オープンドレイン，カレントフォース l 出力駆動能力：2/4/8/12/16/24/48mA（VDD＝5V），1/2/4/6/8/12/24mA（VDD＝3V） l オシレータ最大発振周波数：32MHz（VDD＝5V），24MHz（VDD＝3V） l スルーレートコントロール付き出力バッファ l 多種多様なパッケージ l 豊富なマクロライブラリ ベーシックセル：337種 メモリセル：RAM（1∼6ポート各種）／ROM I/Oセル：215種 メガセル：4種（UART，DMAコントローラ他） PCMCIAカードコントローラ l JTAG Boundary Scan 1/7 MSM10S0000 l n ファミリ一覧 l シリーズ構成［注1］ シリーズ名 10S0050 10S0110 10S0210 10S0300 10S0570 10S0980 使用可能ゲート数 2,310 4,880 9,590 13,620 23,370 37,240 総パッド数 72 100 136 160 216 280 10S0300 10S0570 10S0980 ⃝ ⃝ l パッケージメニュー［注2］ パ ッ ケ ー ジ シリーズ名 形状 ピン数 SSOP 32 ⃝ 44 ⃝ 56 ⃝ 60 64 QFP 10S0050 10S0110 10S0210 ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ 80 ⃝ ⃝ 100 ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ 144 ⃝ ⃝ ⃝ 160 ⃝ ⃝ ⃝ ⃝ ⃝ 128 208 240 44 TQFP ⃝ ⃝ ⃝ 64 ⃝ ⃝ ⃝ 80 ⃝ ⃝ ⃝ ⃝ 100 ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ ⃝ 144 LQFP ⃝ ⃝ 176 ⃝ ⃝ 208 ⃝ ⃝ 注記： 1. 使用可能ゲート数はロジックゲートのみ搭載した場合ですので目安としてお考えください。 なお、回路によって違ってくることもありますのでご注意ください。 2. 上記パッケージメニューにつきましては予告なしに変更することがありますので、最新情報 は弊社までお問い合わせください。 2/7 MSM10S0000 l n 絶対最大定格 項目 電源電圧 記号 条件 定格値 入力電圧 VI Tj＝25℃ −0.5∼VDD＋0.5 出力電圧 VO VSS＝0V −0.5∼VDD＋0.5 入力電流 II IO −25∼＋25 IPAD 保存温度 TSTG mA −50∼＋50 16, 24mAバッファ −100∼＋100 48mAバッファ 電源パッド当り流出入電流 V −10∼＋10 2, 4, 8, 12mAバッファ 出力電流 単位 −0.5∼＋6.5 VDD −72∼＋72 ― ℃ −65∼＋150 n 推奨動作条件 VSS＝0V 項目 電源電圧 トランジスタ ジャンクション温度 入力立ち上がり／ 立ち下がり時間［注2］ 発振周波数 記号 最小 標準 最大 3V系 2.7 3.0 3.6 5V系 4.5 5.0 5.5 Tj［注1］ −40 ― 85 ℃ tr, tf ― 2 20 ns fOSC［注3］ ― 32.768 ― kHz fOSC［注4］ 2 ― 24 MHz fOSC［注5］ 2 ― 32 MHz VDD 単位 V 注記： 1. Tjの許容最大値：125℃を超えない範囲で使用してください。（チップ設計に当ってのTjの詳 細な見積りについては、弊社発行のASICデザインマニュアルをご参照ください。また、特殊 な場合として、Tj＞85℃で使用する場合は弊社までご連絡ください。） 2. 応用上、遅い入力が必要な場合は弊社までご連絡ください。なお、その場合端子周辺の環境 に依存しますので出力バッファの同時動作など考慮の上ご使用ください。 3. 発振用マクロセルWOSC2F使用時。3V系、5V系共通。 4. 発振用マクロセルWOSC5F，WOSC8H使用時。VDD＝2.7∼3.6Vの場合。 5. 発振用マクロセルWOSC5F，WOSC8H使用時。VDD＝4.5∼5.5Vの場合。 3/7 MSM10S0000 l n 電気的特性 l 直流特性（VDD＝4.5V∼5.5V，VSS＝0V，Tj＝−40℃∼＋85℃） 項目 記号 "H"レベル入力電圧 VIH "L"レベル入力電圧 VIL TTLレベル Vt＋ シュミットトリガ 入力しきい値電圧 条件 最小 標準 [注1] 最大 TTLレベル入力 2.2 ― VDD＋0.5 CMOSレベル入力 0.7×VDD ― VDD＋0.5 TTLレベル入力 −0.5 ― 0.8 CMOSレベル入力 −0.5 ― 0.3×VDD ― ― 1.7 2.2 Vt− ― 0.8 1.3 ― DVt Vt＋−Vt− 0.2 0.4 ― CMOSレベル Vt＋ ― ― 3.1 0.76×VDD シュミットトリガ Vt− ― 0.24×VDD 1.8 ― 入力しきい値電圧 DVt Vt＋−Vt− 0.1×VDD 1.3 ― "H"レベル出力電圧 VOH 3.7 ― ― "L"レベル出力電圧 VOL IOL＝2, 4, 8, 12, 16mA ― ― 0.4 IOL＝24, 48mA［注2］ ― ― 0.5 "H"レベル入力電流 IIH IOH＝−2, −4, −8, −12, −16, −24mA VIH＝VDD ― 0.01 10 20 100 250 −10 −0.01 ― （50kW pull up） −250 −100 −20 （3kW pull up） −5 −1.6 −0.5 （50kW pull down） VIL＝VSS "L"レベル入力電流 IIL IOZH 3‐state出力 リーク電流 静止時 電源電流［注3］ VOH＝VDD （50kW pull down） VOL＝VSS IOZL IDDS ― 0.01 10 20 100 250 単位 V mA mA mA −10 −0.01 ― （50kW pull up） −250 −100 −20 （3kW pull up） −5 −1.6 −0.5 mA ― 0.1 100 mA 出力開放 VIH＝VDD, VIL＝VSS 注記： 1. 標準は、VDD＝5.0V，Tj＝25℃です。 2. 48mAはオープンドレインのみです。 3. メモリを搭載していない場合の値です。 4/7 MSM10S0000 l l 直流特性（VDD＝2.7V∼3.6V，VSS＝0V，Tj＝−40℃∼＋85℃） 項目 記号 最小 標準 [注1] 最大 TTLレベル入力 1.8 ― VDD＋0.5 0.7×VDD ― VDD＋0.5 TTLレベル入力 −0.5 ― 0.5 CMOSレベル入力 −0.5 ― 0.3×VDD ― ― 1.3 1.8 ― 0.5 1 ― DVt Vt＋−Vt− 0.1 0.3 ― Vt＋ ― ― 2.0 0.76×VDD Vt− ― 0.24×VDD 1.0 ― DVt Vt＋−Vt− 0.1×VDD 1.0 ― 2.2 ― ― IOL＝1, 2, 4, 6, 8mA ― ― 0.3 IOL＝12, 24mA［注2］ ― ― 0.4 VIH＝VDD ― 0.01 1 5 35 120 −1 −0.01 ― VIH "L"レベル入力電圧 VIL TTLレベル Vt＋ シュミットトリガ Vt− 入力しきい値電圧 CMOSレベル シュミットトリガ 入力しきい値電圧 "H"レベル出力電圧 VOH "L"レベル出力電圧 VOL IIH IOH＝−1, −2, −4, −6, −8, −12mA （100kW pull down） VIL＝VSS "L"レベル入力電流 IIL （100kW pull up） −120 （6kW pull up） IOZH VOH＝VDD （50kW pull down） VOL＝VSS 3‐state出力 リーク電流 IOZL IDDS 出力開放 VIH＝VDD, VIL＝VSS −35 −2000 −550 −5 ― 0.01 1 100 250 −1 −0.01 ― −35 −5 −2000 −550 ― 0.1 V −120 20 （100kW pull up） −120 （6kW pull up） 静止時 電源電流［注3］ 単位 CMOSレベル入力 "H"レベル入力電圧 "H"レベル入力電流 条件 mA −120 10 注記： 1. 標準は、VDD＝3.0V，Tj＝25℃です。 2. 24mAバッファはオープンドレインのみです。 3. メモリを搭載していない場合の値です。 l 入出力端子容量 項目 記号 最小 標準 最大 単位 CI ― 6 ― pF 出力端子 CO ― 9 ― pF 入出力端子 CIO ― 10 ― pF 入力端子 注記： 端子容量は、パッケージのピン容量、チップ内部のパッド容量を含んだ平均的な値です。 条件：VDD＝VI＝VO＝VSS, f＝1MHz, Tj＝25℃ 5/7 MSM10S0000 l l 交流特性（VDD＝5.0V，VSS＝0V，Tj＝25℃） 項目 内部ゲート ドライブタイプ 条件 標準値［注1］ インバータ 1× 入力立ち上がり、 0.20 2入力NAND 1× 立ち下がり時間 0.31 5V/1ns 2入力NOR 1× 1× 0.57 インバータ 2× 0.44 遅延時間 2入力NAND F/O＝2, L＝0mm 入力立ち上がり、 0.30 1× 立ち下がり時間 0.68 2× 5V/1ns 0.46 1× 2入力NOR F/O＝2, 標準配線長 CMOSレベル F/O＝2, 標準配線長 4mA 出力バッファ 遅延時間 出力バッファ 遷移時間 0.61 F/O＝1, L＝0mm TTLレベル プッシュプル CL＝20pF スルーレート ［注2］ プッシュプル 575 MHz 0.83 0.61 2.06 8mA CL＝50pF 2.10 16mA CL＝100pF 2.20 24mA CL＝150pF 2.50 ns 3.93（r） プッシュプル （10‐90％） 0.84 0.60 4× 遅延時間 ns 0.35 2× トグル周波数 入力バッファ 0.34 4× 4× 単位 24mA CL＝150pF 3.76（f） 6.34（r） 5.97（f） 注記： 1. 遅延時間“tpLH”と“tpHL”の平均として算出。 2. 立ち上がり時間：（r），立ち下がり時間：（f） 6/7 MSM10S0000 l l 交流特性（VDD＝3.0V，VSS＝0V，Tj＝25℃） ドライブタイプ 条件 インバータ 1× 入力立ち上がり、 0.31 2入力NAND 1× 立ち下がり時間 0.47 2入力NOR 1× 1× 0.87 インバータ 2× 0.67 項目 内部ゲート 遅延時間 2入力NAND 3V/0.6ns F/O＝2, L＝0mm 入力立ち上がり、 0.46 1× 立ち下がり時間 1.04 2× 3V/0.6ns 0.70 1× TTLレベル 遅延時間 CMOSレベル 遅延時間 出力バッファ 遷移時間 プッシュプル 0.92 0.93 F/O＝2, 標準配線長 CL＝20pF スルーレート ［注2］ プッシュプル 330 MHz 1.27 0.93 3.15 8mA CL＝50pF 3.21 16mA CL＝100pF 3.37 24mA CL＝150pF 3.82 ns 6.01（r） プッシュプル （10‐90％） 1.29 4× 4mA 出力バッファ F/O＝2, 標準配線長 F/O＝1, L＝0mm 入力バッファ ns 0.54 2× トグル周波数 単位 0.52 4× 4× 2入力NOR 標準値［注1］ 24mA CL＝150pF 5.75（f） 9.70（r） 9.13（f） 注記： 1. 遅延時間“tpLH”と“tpHL”の平均として算出。 2. 立ち上がり時間：（r），立ち下がり時間：（f） 7/7