[AK4586] AK4586 Multi-channel Audio CODEC with DIR 概 要 AK4586は2ch ADCと6ch DACを内蔵する1チップ24bit CODECです。ADCにはワイドダイナミックレン ジを実現するエンハンスト・デュアルビット方式を採用、DACには新開発のアドバンスト・マルチビッ ト方式を採用、更に広いダイナミックレンジと低帯域外ノイズを実現しています。またAK4586は96kHz, 24bitに対応したディジタルオーディオレシーバ (DIR)を内蔵します。さらにAC-3/MPEG等のNon-PCM データストリームを自動検出します。ディジタルオーディオ出力はADC出力とディジタル入力を選択で きます。コントロールはシリアルµP I/Fを通して設定されます。 AK4586はADCに100dB、DACに106dBのダイナミックレンジを持ち、ホームシアターシステムやカー オーディオサラウンドシステムに最適です。さらにAC-3対応のバランスボリュームを内蔵するため、容 易にAC-3システムが実現できます。小型44ピンLQFPパッケージに実装され、基板スペースを削減しま す。 *AC-3はDolby Laboratoriesの登録商標です。 特 長 2ch 24bit ADC - 64倍オーバサンプリング - サンプリング周波数: 最大96kHz - 直線位相ディジタルフィルタ内蔵 - シングルエンド入力 - S/(N+D): 90dB - ダイナミックレンジ, S/N: 100dB - オフセットキャンセル用ディジタルHPF - オーバフロー検出機能 6ch 24bit DAC - 128倍オーバサンプリング - サンプリング周波数: 最大96kHz - 24ビット8倍ディジタルフィルタ - シングルエンド出力 - S/(N+D): 90dB - ダイナミックレンジ, S/N: 106dB - チャネル独立ディジタルボリューム内蔵 (256レベル, 0.5dBステップ) - ソフトミュート - ゼロ検出機能 4入力 24bit DIR - IEC60958民生モード, S/PDIF, EIAJ CP1201民生モード対応 - 低ジッタPLL - PLL ロックレンジ: 32k ∼ 96kHz - PLL/X'tal切り替え機能 - アンプ内蔵4入力と1スルー出力対応 - ディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz対応) - 各種検出機能 Non-PCMデータストリーム自動検出, DTS-CDデータストリーム自動検出 Validity検出, 96kHz サンプリング検出, Unlock & Parity Error検出 エンファシス検出, fs変化検出 MS0097-J-03 2012/11 -1- [AK4586] - 24bitフォーマット対応 - オーディオI/F: マスター/スレーブモード対応 - チャネルステータスビットの先頭32bit分のバッファ内蔵 - Non-PCMデータストリームのバーストプリアンブルPc, Pd用バッファ内蔵 - 128fs/256fs/512fsマスタクロック対応 I/Fフォーマット: 前詰め, 後詰め (16bit, 18bit, 20bit, 24bit), I2S, TDM 強ジッタ耐力 TTLレベルディジタルI/F シリアルµP I/F: 4線シリアル, I2Cバス 外部マスタクロック入力: - 256fs, 384fs, 512fs (fs=44.1kHz ∼ 48kHz) - 128fs, 192fs, 256fs (fs=88.2kHz ∼ 96kHz) 電源電圧: 4.5 ∼ 5.5V 出力バッファ用電源: 2.7 ∼ 5.5V 小型パッケージ: 44ピンLQFP CSN CCLK CDTI CDTO ブロック図 ADC LIN HPF Audio I/F XTI µP I/F X’tal Oscillator XTO ADC RIN HPF MCLK Clock Recovery LOUT1 LPF DAC DATT ROUT1 LPF DAC DATT DAIF Decoder DEM Clock Generator TX Input Selector LOUT2 LPF DAC DATT ROUT2 LPF DAC DATT LOUT3 ROUT3 LPF LPF DAC DAC DATT DATT SDOUT MCKO RX1 RX2 RX3 RX4 SDTO BICK LRCK BICK LRCK SDIN1 SDIN2 SDIN3 SDTI1 SDTI2 SDTI3 MS0097-J-03 2012/11 -2- [AK4586] オーダリングガイド AK4586VQ AKD4586 -40 ∼ +85°C 評価ボード 44pin LQFP(0.8mm pitch) TST SLAVE RX4 PVSS R PVDD 38 37 36 35 34 RX2 41 RX3 I2C 42 39 RX1 43 40 PDN 44 ピン配置 XTO 1 33 RIN XTI/EXTCLK 2 32 LIN DVDD 3 31 ROUT1 DVSS 4 30 LOUT1 29 ROUT2 28 LOUT2 27 ROUT3 TVDD 5 TX 6 MCKO 7 AK4586VQ Top View 18 19 20 21 22 SCL/CCLK CAD0/CSN DZF2/OVF AVSS AVDD VREFH 17 23 SDA/CDTI 11 CAD1/CDTO SDTI1 16 VCOM 15 24 INT1 10 14 SDTO INT0 DZF1 13 LOUT3 25 SDTI3 26 9 12 8 BICK SDTI2 LRCK MS0097-J-03 2012/11 -3- [AK4586] AK4527B/29との互換性 機能 ADC S/(N+D) ADC Dynamic Range, S/N DACチャネル数 マスターモード パラレルモード レジスタの読み出し 4線シリアルモード時の チップアドレス AK4527B/29 92dB 102dB 6ch/8ch なし あり なし 2bit(4種類)セレクト可 AK4586 90dB 100dB 6ch あり なし あり “00”固定 AK4112Aとの互換性 機能 電源電圧 ロックレンジ マスタクロック出力 外部マスタクロック入力 AK4112A AK4586 2.7 ∼ 3.6V 22k ∼ 108kHz 2ピン 256fs/512fs 検出フラグ DTS-CDの検出 CRC パラレルモード I2Cバスモード ディジタル入力レベル 4ピン なし あり あり なし CMOS 4.5 ∼ 5.5V 32k ∼ 96kHz 1ピン 256fs/384fs/512fs for Normal speed 128fs/192fs/256fs for Double speed 2ピン あり なし なし あり TTL MS0097-J-03 2012/11 -4- [AK4586] ピン/機能 No. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 ピン名称 XTO XTI EXTCLK DVDD DVSS TVDD TX MCKO LRCK BICK SDTO SDTI1 SDTI2 SDTI3 INT0 INT1 CDTO CAD1 CDTI SDA CCLK SCL CSN CAD0 DZF2 I/O O I I O O I/O I/O O I I I O O O I I I/O I I I I O OVF O AVSS AVDD - 機 能 水晶振動子出力ピン 水晶振動子入力ピン マスタクロック入力ピン ディジタル電源ピン, 4.5V∼5.5V ディジタルグランドピン, 0V 出力バッファ用電源ピン, 2.7V∼5.5V トランスミットチャネル(スルーデータ)出力ピン マスタクロック出力ピン 入出力チャネルクロックピン オーディオシリアルデータクロックピン オーディオシリアルデータ出力ピン DAC1オーディオシリアルデータ入力ピン DAC2オーディオシリアルデータ入力ピン DAC3オーディオシリアルデータ入力ピン インタラプト0ピン インタラプト1ピン コントロールデータ出力ピン (4線シリアルモード時) チップアドレス1ピン (I2Cバスモード時) コントロールデータ入力ピン (4線シリアルモード時) コントロールデータ入出力ピン (I2Cバスモード時) コントロールデータクロックピン (4線シリアルモード時) コントロールデータクロックピン (I2Cバスモード時) チップセレクトピン (4線シリアルモード時) チップアドレス0ピン (I2Cバスモード時) ゼロ入力検出2ピン (Note 1) グループ2の入力データが8192回連続して “0” の時、またはRSTNビットが “0” の時、 “H”になります。 アナログ入力オーバフロー検出ピン (Note 2) LchまたはRchのアナログ入力がオーバフローした時、 “H”になります。 アナロググランドピン, 0V アナログ電源ピン, 4.5V∼5.5V MS0097-J-03 2012/11 -5- [AK4586] No. 23 24 Pin Name VREFH VCOM I/O I O 25 DZF1 O 26 27 28 29 30 31 32 33 34 35 LOUT3 ROUT3 LOUT2 ROUT2 LOUT1 ROUT1 LIN RIN PVDD R O O O O O O I I - 36 37 38 PVSS RX4 SLAVE I I 39 40 RX3 TST I I 41 42 RX2 I2C I I 43 44 RX1 PDN I I Function 基準電圧入力ピン, AVDD コモン電圧出力ピン, AVDD/2 電源ノイズを除去するために容量の大きい(2.2µF程度)コンデンサを付けて下 さい。 ゼロ入力検出1ピン (Note 1) グループ1の入力データが8192回連続して “0” の時、またはRSTNビットが “0” の時、 “H”になります。 DAC3 Lチャネルアナログ出力ピン DAC3 Rチャネルアナログ出力ピン DAC2 Lチャネルアナログ出力ピン DAC2 Rチャネルアナログ出力ピン DAC1 Lチャネルアナログ出力ピン DAC1 Rチャネルアナログ出力ピン Lチャネルアナログ入力ピン Rチャネルアナログ入力ピン PLL電源ピン, 4.5V∼5.5V 外部抵抗ピン PVSSピンとの間に18kΩ +/-1%の抵抗を接続して下さい。 PLLグランドピン, 0V レシーバチャネル入力4ピン (内部バイアスピン) スレーブモードピン “L”: マスターモードまたはスレーブモード, “H”: スレーブモード レシーバチャネル入力3ピン (内部バイアスピン) テストピン DVSSに接続して下さい。 レシーバチャネル入力2ピン (内部バイアスピン) シリアルコントロールモード選択ピン “L”: 4線シリアル, “H”: I2Cバス レシーバチャネル入力1ピン (内部バイアスピン) パワーダウン&リセットピン このピンを “L” にするとパワーダウン状態になり、すべての出力ピンは “L”、 レジスタは初期化されます。CAD1-0を切り替えた場合はPDNピンでリセット して下さい。 Notes: 1. チャネルのグループ分けはDZFM2-0ビットで設定できます。 2. このピンはOVFEビットを “1”に設定するとOVFピンになります。 3. 内部バイアスピン以外のすべてのディジタル入力ピンはフローティングにしないで下さい。 MS0097-J-03 2012/11 -6- [AK4586] 絶対最大定格 (AVSS=DVSS=PVSS=0V; Note 4) Parameter Power Supplies Analog Digital PLL Output buffer |AVSS-DVSS| (Note 5) |AVSS-PVSS| (Note 5) Input Current (any pins except for supplies) Analog Input Voltage (LIN, RIN pins) Digital Input Voltage (XTI/EXTCLK, SDTI1-3, CDTI/SDA, CCLK/SCL, CSN/CAD0 pins) (LRCK, BICK, CDTO/CAD1 pins) (RX1-4, SLAVE, TST, I2C, PDN pins) Ambient Temperature (power applied) Storage Temperature Symbol AVDD DVDD PVDD TVDD ΔGND1 ΔGND2 IIN min -0.3 -0.3 -0.3 -0.3 - max 6.0 6.0 6.0 6.0 0.3 0.3 ±10 Unit V V V V V V mA VINA -0.3 AVDD+0.3 V VIND1 -0.3 DVDD+0.3 V VIND2 VIND3 Ta Tstg -0.3 -0.3 -40 -65 TVDD+0.3 PVDD+0.3 85 150 V V °C °C Notes: 4. 電圧はすべてグランドに対する値です。 5. AVSS, DVSS, PVSSはアナロググランドに接続して下さい。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。 推奨動作条件 (AVSS=DVSS=PVSS=0V; Note 4) Parameter Power Supplies Analog (Note 6) Digital PLL Output buffer Symbol AVDD DVDD PVDD TVDD min 4.5 4.5 4.5 2.7 typ 5.0 5.0 5.0 5.0 max 5.5 5.5 5.5 5.5 Unit V V V V Notes: 4. 電圧はすべてグランドに対する値です。 6. AVDD, DVDD, PVDD, TVDDの立ち上げシーケンスを考える必要はありません。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 MS0097-J-03 2012/11 -7- [AK4586] アナログ特性 (Ta=25°C; AVDD=DVDD=PVDD=TVDD=5V; AVSS=DVSS=0V; VREFH=AVDD; fs=48kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement Frequency=20Hz∼20kHz at fs=48kHz, 20Hz~40kHz at fs=96kHz; unless otherwise specified) Parameter min typ max Unit ADC Analog Input Characteristics Resolution 24 Bits S/(N+D) (-0.5dBFS) fs=48kHz 82 90 dB fs=96kHz 78 86 dB DR (-60dBFS) fs=48kHz, A-weighted 92 100 dB fs=96kHz, A-weighted 91 100 dB S/N (Note 7) fs=48kHz, A-weighted 92 100 dB fs=96kHz, A-weighted 91 100 dB Interchannel Isolation 90 110 dB DC Accuracy Interchannel Gain Mismatch 0.2 0.3 dB Gain Drift 20 ppm/°C Input Voltage fs=48kHz AIN=0.62xVREFH 2.90 3.10 3.30 Vpp fs=96kHz AIN=0.65xVREFH 3.05 3.25 3.45 Vpp Input Resistance (Note 8) 15 25 kΩ Power Supply Rejection (Note 9) 50 dB DAC Analog Output Characteristics Resolution 24 Bits S/(N+D) fs=48kHz 80 90 dB fs=96kHz 78 86 dB DR (-60dBFS) fs=48kHz, A-weighted 95 106 dB fs=96kHz, A-weighted 94 106 dB S/N (Note 10) fs=48kHz, A-weighted 95 106 dB fs=96kHz, A-weighted 94 106 dB Interchannel Isolation 90 110 dB DC Accuracy Interchannel Gain Mismatch 0.2 0.5 dB Gain Drift 20 ppm/°C Output Voltage AOUT=0.6xVREFH 2.75 3.0 3.25 Vpp Load Resistance 5 kΩ Power Supply Rejection (Note 9) 50 dB Power Supplies Power Supply Current Normal Operation (PDN = “H”) (Note 11) AVDD 39 54 mA PVDD 9 14 mA DVDD+TVDD fs=48kHz (Note 12) 28 42 mA fs=96kHz 39 59 mA Power-down mode (PDN = “L”) (Note 13) 80 200 µA Notes: 7. CCIR-ARMで測定した場合は96dB(@fs=48kHz)です。 8. fs=96kHz の時、入力抵抗は16kΩ(typ)です。 9. VREFHを+5.0Vに固定して、AVDD, DVDD, PVDD, TVDDに1kHz, 50mVppの正弦波を重畳した場合。 10. CCIR-ARMで測定した場合は102dB(@fs=48kHz)です。 11. CL=20pF, X'tal=24.576MHz, CM1-0= “10”, OCKS1-0= “10”. 12. TVDD=3mA(typ). 13. 静止時。RX入力はオープン、クロックを含む全てのディジタル入力ピンをDVSSに固定した場合の値で す。 MS0097-J-03 2012/11 -8- [AK4586] フィルタ特性 (Ta=25°C; AVDD=DVDD=PVDD=4.5∼5.5V; TVDD=2.7∼5.5V; fs=48kHz) Parameter Symbol min ADC Digital Filter (Decimation LPF): Passband (Note 14) PB 0 ±0.1dB -0.2dB -3.0dB Stopband SB 29.4 Passband Ripple PR Stopband Attenuation SA 65 Group Delay (Note 15) GD Group Delay Distortion ΔGD ADC Digital Filter (HPF): Frequency Response (Note 14) -3dB FR -0.1dB DAC Digital Filter: Passband (Note 14) -0.1dB PB 0 -6.0dB Stopband SB 26.2 Passband Ripple PR Stopband Attenuation SA 54 Group Delay (Note 15) GD DAC Digital Filter + Analog Filter: FR Frequency Response: 0 ∼ 20.0kHz FR 40.0kHz (Note 16) typ max Unit 20.0 23.0 18.9 - 17.0 0 kHz kHz kHz kHz dB dB 1/fs µs 1.0 6.5 Hz Hz ±0.1 19.1 kHz kHz kHz dB dB 1/fs ±0.2 ±0.3 dB dB 24.0 21.8 ±0.02 Notes: 14. 通過域と阻止域はfsに比例します。 例えば、-0.1dBでの21.8kHzは0.454 x fsです。これらの応答は1kHz基準です。 15. ディジタルフィルタによる演算遅延で、アナログ信号が入力されてから両チャネルの24ビットデータが ADCの出力レジスタにセットされるまでの時間です。 DACについては、両チャネルの20/24ビットデータがDACの入力レジスタにセットされてからアナログ 信号が出力されるまでの時間です。 16. fs=96kHz. DC特性 (Ta=25°C; AVDD=DVDD=PVDD=4.5∼5.5V; TVDD=2.7∼5.5V) Parameter Symbol VIH High-Level Input Voltage (Except XTI pin) VIH (XTI pin) VIL Low-Level Input Voltage (Except XTI pin) VIL (XTI pin) VAC Input Voltage at AC Coupling (Note 17) High-Level Output Voltage VOH (Except TX, DZF1, DZF2/OVF pins: Iout=-400µA) VOH (TX pin: Iout=-400µA) VOH (DZF1, DZF2/OVF pins: Iout=-400µA) Low-Level Output Voltage VOL (Except SDA pin: Iout= 400µA) VOL (SDA pin: Iout= 3mA) Iin Input Leakage Current min 2.2 70%DVDD 40%DVDD typ - max 0.8 30%DVDD - Unit V V V V Vpp TVDD-0.5 DVDD-0.5 AVDD-0.5 - - V V V - - 0.5 0.4 ±10 V V µA Notes: 17. XTIピンにカップリングコンデンサを接続した場合(Figure 4参照) MS0097-J-03 2012/11 -9- [AK4586] スイッチング特性 (Ta=25°C; AVDD=DVDD=PVDD=4.5∼5.5V; TVDD=2.7∼5.5V; CL=20pF) Parameter Symbol min Master Clock Timing Crystal Resonator Frequency fXTAL 11.2896 External Clock 256fsn, 128fsd: fCLK 11.2896 Pulse Width Low tCLKL 27 Pulse Width High tCLKH 27 384fsn, 192fsd: fCLK 16.9344 Pulse Width Low tCLKL 20 Pulse Width High tCLKH 20 512fsn, 256fsd: fCLK 22.5792 Pulse Width Low tCLKL 15 Pulse Width High tCLKH 15 MCKO output Frequency fMCK 5.6448 Duty (Note 18) dMCK 40 PLL Clock Recover Frequency fPLL 32 LRCK Timing TDM= “0” LRCK frequency Normal Speed Mode fsn 32 Double Speed Mode fsd 88.2 Duty Cycle Duty 45 TDM= “1” (Slave mode) LRCK frequency fsn 32 “H” time tLRH 1/256fs “L” time tLRL 1/256fs TDM= “1” (Master mode) LRCK frequency fsn 32 “H” time (Note 19) tLRH typ max Unit 24.576 MHz 12.288 MHz ns ns MHz ns ns MHz ns ns 18.432 24.576 50 24.576 60 96 MHz % kHz 48 96 55 kHz kHz % 48 kHz ns ns 48 kHz ns 1/8fs Notes: 18.外部クロック入力でCLKDIV= “0”の場合を除く。MCKOが22.5792MHz以上の場合はCL=15pF。 19. I2Sフォーマット時は “L” time MS0097-J-03 2012/11 - 10 - [AK4586] Parameter Audio Interface Timing (Slave mode) TDM= “0” BICK Period BICK Pulse Width Low Pulse Width High LRCK Edge to BICK “↑” (Note 20) BICK “↑” to LRCK Edge (Note 20) LRCK to SDTO(MSB) (Note 21) BICK “↓” to SDTO SDTI1-3, DAUX Hold Time SDTI1-3, DAUX Setup Time TDM= “1” BICK Period BICK Pulse Width Low Pulse Width High LRCK Edge to BICK “↑” (Note 20) BICK “↑” to LRCK Edge (Note 20) BICK “↓” to SDTO SDTI1 Hold Time SDTI1 Setup Time Audio Interface Timing (Master mode) TDM= “0” BICK Frequency BICK Duty BICK “↓” to LRCK Edge BICK “↓” to SDTO SDTI1-3 Hold Time SDTI1-3 Setup Time TDM= “1” BICK Frequency BICK Duty BICK “↓” to LRCK Edge BICK “↓” to SDTO SDTI1 Hold Time SDTI1 Setup Time Symbol min tBCK tBCKL tBCKH tLRB tBLR tLRS tBSD tSDH tSDS 160 65 65 45 45 tBCK tBCKL tBCKH tLRB tBLR tBSD tSDH tSDS 81 32 32 20 20 fBCK dBCK tMBLR tBSD tSDH tSDS fBCK dBCK tMBLR tBSD tSDH tSDS typ max 40 40 40 25 20 10 10 64fs 50 -20 ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns 20 40 Hz % ns ns ns ns 12 20 Hz % ns ns ns ns 40 25 256fs 50 -12 Unit 10 10 Notes: 20. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。 21. 前詰めフォーマット時。 MS0097-J-03 2012/11 - 11 - [AK4586] Parameter Control Interface Timing (3-wire Serial mode): CCLK Period CCLK Pulse Width Low Pulse Width High CDTI Setup Time CDTI Hold Time CSN “H” Time CSN “↓” to CCLK “↑” CCLK “↑” to CSN “↑” CDTO Delay CSN “↑” to CDTO Hi-Z Control Interface Timing (I2C Bus mode): SCL Clock Frequency Bus Free Time Between Transmissions Start Condition Hold Time (prior to first clock pulse) Clock Low Time Clock High Time Setup Time for Repeated Start Condition SDA Hold Time from SCL Falling (Note 22) SDA Setup Time from SCL Rising Rise Time of Both SDA and SCL Lines Fall Time of Both SDA and SCL Lines Setup Time for Stop Condition Pulse Width of Spike Noise Suppressed by Input Filter Power-down & Reset Timing PDN Pulse Width (Note 23) PDN “↑” to SDTO valid (Note 24) Symbol min typ tCCK tCCKL tCCKH tCDS tCDH tCSW tCSS tCSH tDCD tCCZ 200 80 80 40 40 150 50 50 fSCL tBUF tHD:STA tLOW tHIGH tSU:STA tHD:DAT tSU:DAT tR tF tSU:STO tSP 4.7 4.0 4.7 4.0 4.7 0 0.25 4.0 0 tPD tPDV 150 max Unit 45 70 ns ns ns ns ns ns ns ns ns ns 100 1.0 0.3 50 kHz μs μs μs μs μs μs μs μs μs μs ns ns 1/fs 522 Notes: 22. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。 23. 電源投入時はPDNピンを “L” から “H” にすることでリセットがかかります。 24. PDN を立ち下げてからのLRCKの立ち上がりの回数です。 25. I2C-busはNXP B.V.の商標です。 S/PDIFレシーバ特性 (Ta=25°C; AVDD, DVDD, PVDD=4.5~5.5V; TVDD=2.7~5.5V) Parameter Symbol min Input Resistance Zin Input Voltage VTH 200 Input Hysteresis VHY Input Sample Frequency fs 32 MS0097-J-03 typ 10 50 - max 96 Unit kΩ mVpp mV kHz 2012/11 - 12 - [AK4586] タイミング波形 1/fCLK VIH EXTCLK VIL tCLKH tCLKL 1/fMCKO MCKO 50%TVDD tMCKH tMCKL dMCK = tMCKH x fMCK x 100 = tMCKL x fMCK x 100 1/fs VIH LRCK VIL tLRH tLRL Duty = tLRH x fs x 100 = tLRL x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL クロックタイミング (TDM= “0”) 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRH tLRL tBCK VIH BICK VIL tBCKH tBCKL クロックタイミング (TDM= “1”) MS0097-J-03 2012/11 - 13 - [AK4586] VIH LRCK VIL tBLR tLRB VIH BICK VIL tLRS tBSD 50%TVDD SDTO tSDS tSDH VIH SDTI VIL オーディオインタフェースタイミング (Slave mode, TDM= “0”) VIH LRCK VIL tBLR tLRB VIH BICK VIL tBSD SDTO 50%TVDD tSDS tSDH VIH SDTI VIL オーディオインタフェースタイミング (Slave mode, TDM= “1”) LRCK 50%TVDD tMBLR 50%TVDD BICK tBSD 50%TVDD SDTO tSDS tSDH VIH SDTI VIL オーディオインタフェースタイミング (Master Mode) MS0097-J-03 2012/11 - 14 - [AK4586] VIH CSN VIL tCSS tCCKL tCCKH VIH CCLK VIL tCDH tCDS CDTI C1 C0 A4 R/W VIH VIL Hi-Z CDTO WRITE/READコマンド入力タイミング (4-wire serial mode) tCSW VIH CSN VIL tCSH VIH CCLK CDTI VIL D3 D2 D1 VIH D0 VIL Hi-Z CDTO WRITEデータ入力タイミング (4-wire serial mode) VIH CSN VIL VIH CCLK VIL CDTI A1 VIH A0 VIL tDCD CDTO Hi-Z D7 D6 D5 50%TVDD READデータ出力タイミング1 (4-wire serial mode) MS0097-J-03 2012/11 - 15 - [AK4586] tCSW VIH CSN VIL tCSH VIH CCLK VIL VIH CDTI VIL tCCZ CDTO D3 D2 D1 50%TVDD D0 READデータ出力タイミング2 (4-wire serial mode) VIH SDA VIL tLOW tBUF tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT tSU:STA tSU:STO Start Stop Start I2Cバスモードタイミング tPD VIH PDN VIL tPDV 50%TVDD SDTO パワーダウン&リセットタイミング MS0097-J-03 2012/11 - 16 - [AK4586] 動作説明 Non-PCM/DTS-CDデータストリーム自動検出機能 AK4586はNon-PCMデータストリームの検出機能をもちます。Dolby “AC-3 Data Stream in IEC60958 Interface” に準拠した32bit ModeのNon-PCMデータプリアンブルが検出されるときAUTOビットが “1”になります。16bit ModeのNon-PCMデータプリアンブルは検出しません。このときAUTOビットは “0”のままです。プリアンブ ルの96bit sync codeは 0x0000, 0x0000, 0x0000, 0x0000, 0xF872 and 0x4E1Fで構成されます。次の4096フレーム でsync codeが検出されない場合、さらにsync codeが検出されるまでAUTOビットは “0”です。また、このプリ アンブルが検出された場合、sync code に続いて2バイト(Pc, Pd)をレジスタに格納します。同様にDTS-CDのデ ータプリアンブルが検出されるとDTS-CDビットが “1”になります。次の4096フレームでsync codeが検出され ない場合、さらにsync codeが検出されるまでDTS-CDビットは “0”です。 96kHz対応クロックリカバリ回路 内蔵する低ジッタPLLは32kHzから96kHzのロックレンジをもち、ロック時間は20ms以下です。また、96kHz 検出機能により入力サンプルレートが88.2kHz以上になるとRFS96ビットを “1”に、48kHz以下では “0”にしま す。正しい間隔でプリアンブルを受信しないと同期外れが起こります。 マスタクロック動作モード オーディオ出力データとしてRXデータを選択するかADC出力データを選択するかはCM0とCM1で設定され ます(Table 1)。Mode 2ではPLLがUnlockになるとクロックソースが自動的にX'talに切り替わります。Mode 3 ではクロックソースはX’talに固定ですが、チャネルステータス等のRXデータはモニターできます。Mode 2, 3 ではPLLとX'talの周波数が重ならならないように設定することを推奨します。Mode 0ではX’tal発振は停止し ます。 Mode CM1 CM0 UNLOCK PLL X'tal Clock source SDTO 0 0 0 ON OFF PLL RX Default 1 0 1 OFF ON X'tal ADC 2 1 0 0 ON ON PLL RX 1 ON ON X'tal ADC 3 1 1 ON ON X'tal ADC ON:発振 (Power-up), OFF:発振停止 (Power-Down) Table 1. クロック動作モード選択 システムクロック AK4586はマスタクロック出力ピンをもちます。マスタクロックソースとしてPLLでリカバリしたクロックま たは外付けのX'talで発振したクロックのどちらかを選択できます。PLLモード時、マスタクロック出力 (MCKO)のfsに対する比はOCKS1-0ビットで設定します (Table 2)。Mode 2では96kHzサンプリングはサポート しません。Mode 2で96kHzサンプリングを検出するとMCKOは “L”になります。サンプリングスピードモード はRFS96ビットまたはXFS96ビットによって設定されます(Table 3)。X’talモード時、X’tal周波数のfsに対する 比はICKS1-0ビットで設定します(Table 4)。X’talモード時、CLKDIVビットを “1”にすると、X’tal周波数を1/2 分周したクロックがMCKOから出力されます(Table 5)。ICKS1-0, XFS96ビットを切り替えるときはRSTN= “0” の間に行って下さい。外部クロックを止める場合はパワーダウン状態(PDN= “L”)またはリセット状態(RSTN= “0”)にして下さい。 Mode 0 1 2 3 OCKS1 OCKS0 MCKO fs 0 0 256fs 32kHz~96kHz Default 0 1 128fs 32kHz~96kHz 1 0 512fs 32kHz~48kHz 1 1 Reserved Table 2. マスタクロック出力周波数選択 (PLL mode) MS0097-J-03 2012/11 - 17 - [AK4586] Clock mode AFS96 RFS96 X’tal mode x x 0 x 1 0 1 PLL mode XFS96 0 1 0 1 x x Sampling Speed (fs) Normal Speed Mode 44.1kHz~48kHz Double Speed Mode 88.2kHz~96kHz Normal Speed Mode 32kHz~48kHz Double Speed Mode 88.2kHz~96kHz Normal Speed Mode 32kHz~48kHz Double Speed Mode 88.2kHz~96kHz Table 3.サンプリングスピード (x: Don’t care) Mode 0 1 2 3 ICKS1 0 0 1 1 ICKS0 0 1 0 1 Normal 256fs 384fs 512fs 256fs Double 128fs 192fs 256fs 256fs Default Table 4. マスタクロック入力周波数選択 (X’tal mode) (X’tal mode時、Double speed modeで128fs, 192fsの場合、ADCは自動パワーダウンします。) CLKDIV 0 1 MCKO XTI x1 XTI x1/2 Default Table 5. マスタクロック出力周波数選択 (X’tal mode) XTI x1/2 CLKDIV MCKO 256fs CM1-0 128fs PLL 512fs OCKS1-0 Figure 1. マスタクロック出力周波数選択 MS0097-J-03 2012/11 - 18 - [AK4586] クロックソース AK4586のXTI ピン には、以下の方法でのクロックの供給が可能です。 1) X’talを使う場合 XTI AK4586 XTO Figure 2. X’talモード Note: コンデンサの値は水晶振動子に依存します(Typ.10-40pF)。 2) 外部クロックを使う場合 XTI External Clock(5V) AK4586 XTO Figure 3. 外部クロックモード(5V) XTI External Clock(3.3V) AK4586 XTO Figure 4. 外部クロックモード(3.3V) Note: 3.3Vのクロックを入力する場合はACカップリングして下さい。 クロックの振幅は40%DVDD以上にして下さい。 3) XTI/XTOを使わない場合 XTI AK4586 XTO Figure 5. OFFモード MS0097-J-03 2012/11 - 19 - [AK4586] サンプリング周波数とプリエンファシス検出 AK4586はチャネルステータスのサンプリング周波数とプリエンファシス情報をエンコードしてコントロー ルレジスタのFS0, FS1, PEMビットに出力します。これらの情報はリセット時チャネル1の情報をエンコード しますが、コントロールレジスタのCS12ビットでチャネル2に切り替えることもできます。 FS1 FS0 fs 0 0 1 1 0 1 0 1 44.1kHz Reserved 48kHz 32kHz Byte 3 Bits 0-3 0000 all others 0100 1100 Table 6. 民生モードのサンプリング周波数情報 PEM Pre-emphasis 0 1 OFF ON Byte 0 Bits 3-5 ≠ 0X100 0X100 Table 7. 民生モードのプリエンファシス情報 MS0097-J-03 2012/11 - 20 - [AK4586] ディエンファシスフィルタ IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15μs特性)を内蔵して います。DEAU= “1”のとき、チャネルステータスのサンプリング周波数とプリエンファシスの情報および RFS96から自動的にディエンファシスフィルタをイネーブルします。Defaultはこのモードになっており、デ ィエンファシスフィルタはチャネル1のステータスビットでコントロールされます(Table 8)。DEAU = “0”にす るとDEM1-0ビットでディエンファシスフィルタをコントロールできます(Table 9)。ディエンファシスOFF時 は内部のディエンファシスフィルタはバイパスされ、リカバリされたデータのまま出力されます。PEM= “0” 時はディエンファシスフィルタは常にバイパスされます。DEAU= “1”でNon-PCMまたはDTS-CDデータスト リームが検出されたときはディエンファシスフィルタは常にバイパスされます。チャネルステータス Byte 0 のBit 0= “1”のとき、ディエンファシスフィルタは常にバイパスされます。 RFS96 0 0 0 0 1 1 1 1 FS1 0 0 1 1 0 0 1 1 FS0 0 1 0 1 0 1 0 1 DEM 44.1kHz OFF 48kHz 32kHz OFF OFF OFF OFF Default Table 8. ディエンファシスコントロール(DEAU= “1” and PEM= “1”) Sampling Speed Normal Speed Normal Speed Normal Speed Normal Speed Double Speed Double Speed Double Speed Double Speed DEM1 0 0 1 1 0 0 1 1 DEM0 0 1 0 1 0 1 0 1 DEM 44.1kHz OFF 48kHz 32kHz OFF OFF OFF OFF Default Table 9. ディエンファシスコントロール(DEAU= “0” and PEM= “1”) リセットとパワーダウン AK4586は、PDNピンによる回路全体のパワーダウンと、レジスタによる一部パワーダウンが可能です(Table 10)。電源立ち上げ時は必ずPDNピンに一度 “L”を入力してリセットして下さい。PWVRN= “0”のときADC, DAC, PLLはパワーダウンします。 PDN L x x x x x x PWADN x 0 x x x x x PWDAN x x 0 x x x x PWVRN x x x 0 x x x RSTN x x x x 0 x x CM1-0 x x x x x 00 01 Function All power down ADC power down DAC power down VREF power down Timing Reset X’tal power down PLL power down Register initialization Yes No No No No No No Table 10. リセットとパワーダウン MS0097-J-03 2012/11 - 21 - [AK4586] バイフェーズ入力とスルー出力 AK4586は4入力(RX1-4)に対応します。各入力は不平衡モードに対応したアンプが内蔵されており、200mVpp の信号も受信可能です。また、4入力から1入力を選択してTXピンにスルー出力できます。リカバリする入力 データはIPS1-0ビットで選択し(Table 11)、スルー出力はOPS1-0ビットで選択します(Table 12)。また、スルー 出力(TX)はTXEビットにより、出力を止めることができます。 IPS1 0 0 1 1 IPS0 0 1 0 1 INPUT Data RX1 RX2 RX3 RX4 Default Table 11. リカバリデータ選択 OPS1 0 0 1 1 OPS0 0 1 0 1 INPUT Data RX1 RX2 RX3 RX4 Default Table 12. スルー出力データ選択 MS0097-J-03 2012/11 - 22 - [AK4586] バイフェーズ信号入出力回路 0.1uF RX 75Ω Coax 75Ω AK4586 Figure 6. 民生入力回路 (Coaxial入力) Note 1: Coaxial入力では、隣接するRX入力パターンからカップリングするノイズレ ベルが50mVを越える場合、誤動作する可能性があります。カップリングし ないよう充分シールドして下さい。 Note 2: 同軸コネクタのグランドおよび終端先のグランドはPCボード上でAK4586の PVSSと低インピーダンスで接続して下さい。 Optical Receiver Optical Fiber 470 RX O/E AK4586 Figure 7. 民生入力回路 (光入力) Coaxial入力の場合、RXの受信レベルは非常に小さいので、複数のRX入力間でクロストークを起こさないよ う配線の間にシールドパターンを入れるなどして注意して下さい。 AK4586はTX出力バッファを内蔵し、外部抵抗と組み合わせて0.5V+/-20%を満足します。Figure 8でT1は1:1 のトランスです。 330 TX 75Ω cable 100 DVSS T1 Figure 8. TX外部抵抗ネットワーク MS0097-J-03 2012/11 - 23 - [AK4586] エラー発生時の処理 INT1-0ピンが “H”になる要因には以下の8つがあります。 1. UNLOCK: PLLがアンロック状態になると “1”になります。 正しいプリアンブルが受信できない、若しくはその間隔が正しくない場合に アンロックとなります。 2. PAR: パリティエラー(バイフェーズエラーを含む)。 各サブフレーム毎に更新され、アドレス0EHを読み込むとリセットされます。 3. AUTO: Non-Linear PCMビットストリーム検出。 4. DTSCD: DTS-CDビットストリーム検出。 5. AUDION: 非AUDIO検出。 6. STC: サンプリング周波数、プリエンファシス情報変化検出。 FS1, FS0, PEMビットのいずれかが変化すると “1”になります。 アドレス0EHを読み込むとリセットされます。 7. V: バリディティ検出。 8. RFS96: fs=88.2kHz以上で “1”(X’talモードまたはAFS96= “0”のときはXFS96ビットで設定)。 上記1から8の要因のORが各INTピンに出力されます。但し、各要因はそれぞれのマスクビットでマスクでき、 その要因はINTピンに反映されません(但し、0EHのレジスタには反映されます)。INT0出力は全ての要因が正 常動作に復帰した後、1024/fs(EFH1-0ビットで変更可)間は “H”の状態を保持します。またPARビットは一度 “1”になるとその値が保持され、アドレス0EHを読み込むとリセットされます。アンロック時はチャネルステ ータスビットに関するレジスタは更新されず、前の値を保持します。初期状態ではINT0はUNLOCK, PARビ ットが有効に、またINT1はAUTO, DTSCD, AUDION, Vビットが有効になっています。PLLがOFFになる場合 (Clock Operation Mode 1)はINT1-0ピンは “L”です。 UNLOCK 1 0 0 0 0 0 0 0 PAR x 1 0 0 0 0 0 0 AUTO x x 1 x x x x x Register DTSCD AUDION x x x x x x 1 x x 1 x x x x x x Pin STC x x x x x 1 x x V x x x x x x 1 x RFS96 x x x x x x x 1 SDTO “L" Previous Data Output Output Output Output Output Output TX Output Output Output Output Output Output Output Output Table 13. エラーハンドリング MS0097-J-03 2012/11 - 24 - [AK4586] Error (UNLOCK, PAR,..) (Error) INT0 pin Hold Time (max: 4096/fs) INT1 pin Hold Time = 0 Register (PAR,STC) Hold ”1” Reset Register (except PAR,STC) Command MCKO,BICK,LRCK (UNLOCK) READ 0EH Free Run (fs: around 20kHz) MCKO,BICK,LRCK (except UNLOCK) SDTO (UNLOCK) SDTO (PAR error) Previous Data SDTO (others) Normal Operation Figure 9. INT0/1ピンタイミング MS0097-J-03 2012/11 - 25 - [AK4586] PDN pin ="L" to "H" Initialize Read 0EH INT0/1 pin ="H" No Yes Release Muting Mute DAC output Read 0EH (Each Error Handling) No INT0/1 pin ="H" Yes Figure 10. エラー処理シーケンス例 MS0097-J-03 2012/11 - 26 - [AK4586] オーディオインタフェースフォーマット SLAVEピンを “L”にすると8種類のデータフォーマットが DIF2-0ビットで選択できます。SLAVEピンを “H” にするとスレーブモード固定になり、2種類のデータフォーマットが DIF0ビットで選択できます。全モード ともMSBファースト、2'sコンプリメントのデータフォーマットです。SDTOはBICKの立ち下がりで出力され、 SDTIは立ち上がりでラッチされます。Mode0-5はマスタモードで、BICKは64fsです。Mode 6-7はMode 4-5の スレーブモードでBICKはfs=48kHzのとき128fsまで対応します。スレーブモードの場合、LRCKとBICKへは MCKOに同期した信号を供給して下さい。20bit以下のフォーマット(Mode0-2)では、サブフレームのLSB側が 切り捨てられます。Mode 3-7では下位4ビットはAuxデータで、Figure 11にビット構成を示します。 Parity Error, Biphase Errorの何れかがサブフレームで検出されると、SDTOからは、各エラーが “0”になるまで そのチャネルの前回の正常値が繰り返し出力されます。さらにPLLが同期外れを起こすと出力データは “0” になります。Clock Mode 1、PLL unlock時のClock Mode 2及びClock Mode 3では、ADC出力データがSDTOピン から出力されます。 SDTIの入力フォーマットのうち、mode4, 5, 6, 7を16 ∼ 20ビットで使った場合はデータのないLSBには “0” を 入力して下さい。 sub-frame of IEC60958 0 3 4 preamble 7 8 11 12 27 28 29 30 31 Aux. V U C P LSB MSB MSB LSB 23 0 AK4586 Audio Data (SDTO, MSB First) Figure 11. ビットの構成 Mode 0 1 2 3 4 5 6 7 6 7 SLAVE 0 1 2 0 0 0 0 1 1 1 1 DIF 1 0 0 1 1 0 0 1 1 x x 0 0 1 0 1 0 1 0 1 0 1 SDTO SDTI1-3 16bit, Right justified 18bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 16bit, Right justified 18bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S LRCK I/O H/L O H/L O H/L O H/L O H/L O L/H O H/L I L/H I H/L I L/H I BICK 64fs 64fs 64fs 64fs 64fs 64fs 64-128fs 64-128fs 64-128fs 64-128fs I/O O O O O O O I I I I Default Table 14. オーディオデータフォーマット (TDM= “0”) MS0097-J-03 2012/11 - 27 - [AK4586] TDM= “1”のとき、TDM I/Fフォーマットとなり、SDTI1ピンに全DAC(6ch)のデータを入力します。SDTI2-3 への入力データは無視されます。BICKは256fs固定、スレーブモード時はLRCKの “H”幅、“L”幅は1/256fs(min)、 マスターモード時はLRCKの “H”幅 (I2S時は “L”幅)は1/8fs(typ)です。TDMモードのときLOOP1-0は “00”に設定 して下さい。2倍速時、TDMモードは使用できません。 Mode SLAVE 8 9 10 11 12 13 14 15 14 15 0 1 2 0 0 0 0 1 1 1 1 DIF 1 0 0 1 1 0 0 1 1 x x 0 0 1 0 1 0 1 0 1 0 1 SDTO SDTI1-3 16bit, Right justified 18bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 16bit, Right justified 18bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S 24bit, Left justified 24bit, I2S LRCK I/O O ↑ O ↑ O ↑ O ↑ O ↑ O ↓ I ↑ I ↓ I ↑ I ↓ BICK I/O O O O O O O I I I I 256fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs Table 15. オーディオデータフォーマット (TDM= “1”) LRCK(0) 0 1 2 15 16 17 31 0 1 2 15 16 17 31 0 1 0 1 BICK (0:64fs) 15 14 1 0 15 14 1 0 15 14 1 0 15 14 1 0 SDTO(0) 15:MSB, 0:LSB SDTI(I) 15:MSB, 0:LSB Rch Data Lch Data Figure 12. Mode 0 タイミング LRCK(0) 0 1 2 9 10 12 11 31 0 1 2 9 10 11 12 31 BICK (0:64fs) 23 22 21 20 1 0 23 22 21 20 1 0 22 21 20 1 0 23 22 21 20 1 0 SDTO(0) 23:MSB, 0:LSB 23 SDTI(I) 23:MSB, 0:LSB Rch Data Lch Data Figure 13. Mode 3 タイミング MS0097-J-03 2012/11 - 28 - [AK4586] LRCK 0 1 2 21 22 24 23 31 0 1 2 21 22 23 24 31 0 1 BICK (64fs) 23 22 21 2 1 0 23 22 3 2 1 0 23 22 2 1 0 23 22 3 2 1 0 23 22 SDTO(0) 23:MSB, 0:LSB 23 22 21 SDTI(I) 23:MSB, 0:LSB Rch Data Lch Data Figure 14. Mode 4, 6 タイミング Mode 4: LRCK, BICK: Output Mode 6: LRCK, BICK: Input LRCK 0 1 2 22 24 23 25 31 0 1 2 21 22 23 24 25 31 0 1 BICK (64fs) SDTO(0) 23 22 21 2 1 0 23 22 3 2 1 0 23 2 1 0 23 22 3 2 1 0 23 23:MSB, 0:LSB SDTI(I) 23 22 21 23:MSB, 0:LSB Lch Data Rch Data Figure 15. Mode 5, 7 タイミング Mode 5: LRCK, BICK: Output Mode 7: LRCK, BICK: Input MS0097-J-03 2012/11 - 29 - [AK4586] 256 BICK LRCK BICK(256fs) SDTO(o) SDTI1(i) 15 14 0 15 14 0 Lch Rch 32 BICK 32 BICK 15 14 0 15 14 0 L1 R1 32 BICK 32 BICK 15 15 14 0 15 14 0 15 14 0 15 14 L2 R2 L3 R3 32 BICK 32 BICK 32 BICK 32 BICK 0 15 64 BICK Figure 16. Mode 8 タイミング 256 BICK LRCK BICK(256fs) SDTO(o) SDTI1(i) 23 22 0 23 22 0 Lch Rch 32 BICK 32 BICK 23 22 0 23 22 0 23 23 22 0 23 22 0 23 22 0 23 22 L1 R1 L2 R2 L3 R3 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 0 23 64 BICK Figure 17. Mode 11 タイミング MS0097-J-03 2012/11 - 30 - [AK4586] 256 BICK LRCK(mode 12) LRCK(mode 14) BICK(256fs) SDTO(o) SDTI1(i) 23 22 0 23 22 0 Lch Rch 32 BICK 32 BICK 23 22 0 23 22 0 23 22 23 22 0 23 22 0 23 22 0 23 22 0 L1 R1 L2 R2 L3 R3 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 22 64 BICK Figure 18. Mode 12, 14 タイミング Mode 12: LRCK, BICK: Output Mode 14: LRCK, BICK: Input 256 BICK LRCK(mode 13) LRCK(mode 15) BICK(256fs) SDTO(o) SDTI1(i) 23 0 23 0 Lch Rch 32 BICK 32 BICK 23 0 23 0 23 23 0 23 0 23 0 23 0 L1 R1 L2 R2 L3 R3 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 64 BICK Figure 19. Mode 13, 15 タイミング Mode 13: LRCK, BICK: Output Mode 15: LRCK, BICK: Input MS0097-J-03 2012/11 - 31 - [AK4586] ディジタルHPF ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。HPFのfcは、fs=48kHz時1.0Hzになっ ており、周波数応答はfsに比例します。 オーバフロー検出機能 AK4586はアナログ入力のオーバフロー検出機能を持ちます。オーバフロー検出機能はOVFEビットを “1”に 設定すると有効になります。LchまたはRchのアナログ入力がオーバフローすると(-0.3dBFS以上)、OVFピン が “H”になります。オーバフローしたアナログ入力に対するOVF出力はADCと同じ群遅延(GD = 17.0/fs = 354µs @fs=48kHz)を持ちます。パワーダウン解除後(PDN= “L” → “H”)、522/fs(=10.9ms@fs=48kHz)の間OVF は “L”で、その後オーバフロー検出機能が有効になります。 ゼロ検出機能 AK4586は2系統のゼロ検出機能を持ちます。チャネルのグループ分けはDZFM2-0ビットで選択できます。 DZF1ピンはグループ1のチャネル、DZF2はグループ2のチャネルに対応します。ただし、OVFEビットが “1” の場合、DZF2ピンはOVFピンになります。例えばmode 0では、DZF1は全6chのANDを取り、DZF2は無効(“L”) です。 グループ1(グループ2)の全チャネルが8192回連続して “0” の場合、DZF1(DZF2)ピンは “H” になります。その 後グループ1(グループ2)のいずれかのチャネルの入力データが “0” でなくなると “L” になります。 Mode 0 1 2 3 4 5 6 7 2 0 0 0 0 1 1 1 1 DZFM 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 L1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF2 AOUT R1 L2 R2 L3 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF1 DZF2 DZF1 DZF1 DZF2 DZF2 DZF1 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 disable (DZF1=DZF2 = “L”) R3 DZF1 DZF2 DZF2 DZF2 DZF2 DZF2 DZF2 Default Table 16. ゼロ検出コントロール MS0097-J-03 2012/11 - 32 - [AK4586] ディジタルボリューム機能 AK4586はチャネル独立ディジタルボリューム(256レベル, 0.5dBステップ)を内蔵しています。減衰量はレジス タのATT7-0ビットでそれぞれ設定します。 ATT7-0 00H 01H 02H : FDH FEH FFH Attenuation Level 0dB -0.5dB -1.0dB : -126.5dB -127.0dB MUTE (-∞) Default Table 17. ディジタルボリュームの減衰量 ATT7-0設定値間の遷移時間はATS1-0ビットで設定します。 Mode 0 1 2 3 ATS1 0 0 1 1 ATS0 0 1 0 1 ATT speed 7424/fs 1061/fs 256/fs Reserved Default Table 18. ディジタルボリュームのATT7-0設定値間の遷移時間 Mode0の場合、ATT設定間の遷移は7425レベルでソフト遷移します。00H(0dB)からFFH(MUTE)までには7424/fs (155ms@fs=48kHz)かかります。PDNピンを “L” にすると、ATT7-0は00Hに初期化されます。ATT7-0はRSTN ビットを “0” にすると一旦00Hになり、RSTNビットを “1” に戻すと設定値に戻っていきます。ディジタルボ リューム機能はソフトミュート機能とは独立に動作します。 MS0097-J-03 2012/11 - 33 - [AK4586] ソフトミュート機能 ソ フ ト ミ ュ ー ト は デ ィ ジ タ ル 的 に 実 行 さ れ ま す 。 SMUTE ビ ッ ト を “1” に す る と 1024LRCK サ イ ク ル (21.3ms@fs=48kHz)で入力データが-∞(“0”)までアテネーションされます。SMUTEビットを “0” にすると、-∞ 状態が解除され、-∞から1024LRCKサイクルで0dBまで復帰します。ソフトミュート開始後、1024LRCKサイ クル以内に解除されるとアテネーションが中断され、同じサイクルで0dBまで復帰します。ソフトミュート機 能は信号を止めずに信号源を切り替える場合などに有効です。 SMUTE 1024/fs 0dB 1024/fs (1) (3) Attenuation -∞ GD (2) GD AOUT DZF1,2 (4) 8192/fs 注: (1) 1024LRCKサイクル(1024/fs)で入力データが-∞(“0”)までアテネーションされます。 (2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。 (3) ソフトミュート開始後、1024LRCKサイクル以内に解除されるとアテネーションが中断され、同じサイ クルで0dBまで復帰します。 (4) グループの全チャネルの入力データが8192回連続して “0” の場合、該当するDZFピンは “H” になりま す。その後グループのいずれかのチャネルの入力データが “0” でなくなると、DZFピンは “L” になり ます。 Figure 20. ソフトミュート機能とゼロ検出機能 MS0097-J-03 2012/11 - 34 - [AK4586] シリアルコントロールインタフェース (1) 4線シリアルコントロールモード (I2C = “L”) レジスタ設定は4線式シリアルI/Fピン(CSN, CCLK, CDTI, CDTO)で書き込みまたは読み出しを行います。I/F 上のデータはChip address (2bits, AK4586では “00”に固定), Read/Write (1bit), Register address (MSB first, 5bits) と Control Data (MSB first, 8bits)で構成されます。データ送信側はCCLKの “↓”で各ビットを出力し、受信側は “↑” で取り込みます。データの書き込みはCSNの “↑”で有効になり、データの読み出しはCSNの “↑”で出力がHi-Z になります。CCLKのクロックスピードは5MHz (max)です。PDNピン= “L”でレジスタの値はリセットされま す。 CSN 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CCLK CDTI WRITE CDTO CDTI READ CDTO C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z C1-0: Chip Address (Fixed to “00”) R/W: READ/WRITE (0:READ, 1:WRITE) A4-A0: Register Address D7-D0: Control Data Figure 21. 4線式シリアルコントロールI/Fタイミング MS0097-J-03 2012/11 - 35 - [AK4586] (2) I2Cバスコントロールモード (I2C = “H”) AK4586のI2Cバスモードのフォーマットは、標準モード(max:100kHz)です。従って高速モード(max:400kHz) のシステム上では使用できません。 (2)-1. WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 22に示されます。バス上のICへのアクセスには、 最初に開始条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、 開始条件が作られます(Figure 28)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビッ トから構成され、8ビット目にはデータ方向ビット(R/W)が続きます。上位5ビットは “00100”固定、次の2ビ ットはアクセスするICを選ぶためのアドレスビットで、CAD1-0ピンにより設定されます(Figure 23)。アドレ スが一致した場合、AK4586は確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確認応答用の クロックパルスを生成し、SDAラインを解放しなければなりません(Figure 29)。R/Wビットが “0”の場合はデ ータ書き込み、R/Wビットが “1”の場合はデータ読み出しを行います。 第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上位3ビ ットは “0”固定です(Figure 24)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、 MSB firstで構成されます(Figure 25)。AK4586は、各バイトの受信を完了するたびに確認応答を生成します。 データ転送は、必ずマスタが生成する停止条件(Stop Condition)によって終了します。SCLラインが “H”の時に SDAラインを “L”から “H”にすると、停止条件が作られます(Figure 28)。 AK4586は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を 送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス に格納されます。アドレス “1FH”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロ ールオーバし、アドレス “00H”から順に格納されます。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で状 態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 30)。SCLラインが “H”の時 にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S S T O P R/W= “0” Slave Address Sub Address(n) A C K Data(n) Data(n+1) A C K A C K Data(n+x) A C K A C K P A C K Figure 22. I2Cバスモードのデータ書き込みシーケンス 0 0 1 0 0 CAD1 CAD0 R/W A1 A0 D1 D0 (CAD1, CAD0はピンにより設定) Figure 23. 第1バイトの構成 0 0 0 A4 A3 A2 Figure 24. 第2バイトの構成 D7 D6 D5 D4 D3 D2 Figure 25. 第3バイト以降の構成 MS0097-J-03 2012/11 - 36 - [AK4586] (2)-2. READ命令 R/Wビットが “1”の場合、AK4586はREAD動作を行います。指定されたアドレスのデータが出力された後、 マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアド レスのデータを読み出すことができます。アドレス “1FH”のデータを読み出した後、さらに次のアドレスを 読み出す場合にはアドレス “00H”のデータが読み出されます。 AK4586はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード AK4586は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたア ドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値 を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カレ ントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリードで は、AK4586はREAD命令のスレーブアドレス(R/Wビット= “1”)の入力に対して確認応答を生成し、次のクロ ックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントし ます。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。 S T A R T SDA S S T O P R/W= “1” Slave Address Data(n) A C K Data(n+1) A C K Data(n+x) Data(n+2) A C K A C K A C K P A C K Figure 26. CURRENT ADDRESS READ 命令 (2)-3-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー ドはREAD命令のスレーブアドレス(R/Wビット= “1”)を入力する前に、ダミーのWRITE命令を入力する必要が あります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W ビット= “0”)、読み出すアドレスを順次入力します。AK4586がこのアドレス入力に対して確認応答を生成し た後、再送条件、READ命令のスレーブアドレス(R/Wビット= “1”)を入力します。AK4586はこのスレーブア ドレスの入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンター を1つインクリメントします。データが出力された後、マスタがアクノリッジを生成せず停止条件を送ると、 READ動作は終了します。 S T A R T SDA S S T A R T R/W= “0” Sub Address(n) Slave Address A C K S A C K S T O P R/W= “1” Slave Address Data(n) A C K Data(n+x) Data(n+1) A C K A C K A C K P A C K Figure 27. RANDOM ADDRESS READ 命令 MS0097-J-03 2012/11 - 37 - [AK4586] SDA SCL S P start condition stop condition Figure 28. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 29. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 30. I2Cバスでのビット転送 MS0097-J-03 2012/11 - 38 - [AK4586] レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10H 11H 12H 13H 14H 15H 16H 17H Register Name Power Down & Reset Path Control Clock Mode Control Output Control Receiver Control I/F Format & ATT Speed LOUT1 Volume Control ROUT1 Volume Control LOUT2 Volume Control ROUT2 Volume Control LOUT3 Volume Control ROUT3 Volume Control INT0 Mask INT1 Mask Receiver Status 0 Receiver Status 1 Channel Status Byte 0 Channel Status Byte 1 Channel Status Byte 2 Channel Status Byte 3 Burst Preamble Pc Byte 0 Burst Preamble Pc Byte 1 Burst Preamble Pd Byte 0 Burst Preamble Pd Byte 1 D7 0 0 0 0 XFS96 0 ATT7 ATT7 ATT7 ATT7 ATT7 ATT7 MRFS0 MRFS1 RFS96 0 C7 C15 C23 C31 PC7 PC15 PD7 PD15 D6 0 0 CLKDIV SMUTE AFS96 0 ATT6 ATT6 ATT6 ATT6 ATT6 ATT6 MV0 MV1 V 0 C6 C14 C22 C30 PC6 PC14 PD6 PD14 D5 0 LOOP1 OCKS1 TXE CS12 ATS1 ATT5 ATT5 ATT5 ATT5 ATT5 ATT5 MSTC0 MSTC1 STC 0 C5 C13 C21 C29 PC5 PC13 PD5 PD13 D4 0 LOOP0 OCKS0 BCU EFH1 ATS0 ATT4 ATT4 ATT4 ATT4 ATT4 ATT4 MAUD0 MAUD1 AUDION 0 C4 C12 C20 C28 PC4 PC12 PD4 PD12 D3 PWVRN IPS1 ICKS1 OVFE EFH0 TDM ATT3 ATT3 ATT3 ATT3 ATT3 ATT3 MDTS0 MDTS1 DTSCD 0 C3 C11 C19 C27 PC3 PC11 PD3 PD11 D2 PWADN IPS0 ICKS0 DZFM2 DEAU DIF2 ATT2 ATT2 ATT2 ATT2 ATT2 ATT2 MAUT0 MAUT1 AUTO PEM C2 C10 C18 C26 PC2 PC10 PD2 PD10 D1 PWDAN OPS1 CM1 DZFM1 DEM1 DIF1 ATT1 ATT1 ATT1 ATT1 ATT1 ATT1 MPAR0 MPAR1 PAR FS1 C1 C9 C17 C25 PC1 PC9 PD1 PD9 D0 RSTN OPS0 CM0 DZFM0 DEM0 DIF0 ATT0 ATT0 ATT0 ATT0 ATT0 ATT0 MUNL0 MUNL1 UNLOCK FS0 C0 C8 C16 C24 PC0 PC8 PD0 PD8 注: アドレス18H ∼ 1FHは書き込み不可です。 PDNピンを “L” にすると、レジスタ値は初期化されます。 RSTNビットを “0” にすると、内部のタイミングがリセットされ、DZF1-2ピンが “H” になります。但し、 レジスタ値は初期化されません。 PWVRN, PWADN, PWDANビットを “0”にしてもレジスタへの書き込みは可能です。 MS0097-J-03 2012/11 - 39 - [AK4586] 詳細説明 Addr 00H Register Name Power Down & Reset R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 0 RD 0 D3 PWVRN R/W 1 D2 PWADN R/W 1 D1 PWDAN R/W 1 D0 RSTN R/W 1 RSTN: ADC, DAC, DEM部のタイミングリセット 0: リセット。DZF1-2ピンは “H”になりますが、レジスタ値は初期化されません。 1: 通常動作 (Default) PWDAN: DAC1-3のパワーダウンコントロール 0: パワーダウン 1: 通常動作 (Default) PWADN: ADCのパワーダウンコントロール 0: パワーダウン 1: 通常動作 (Default) PWVRN: 基準電圧のパワーダウンコントロール 0: パワーダウン。ADC, DAC, PLLはパワーダウンします。 1: 通常動作 (Default) Addr 01H Register Name Path Control R/W Default D7 0 RD 0 D6 0 RD 0 D5 LOOP1 R/W 0 D4 LOOP0 R/W 0 D3 IPS1 R/W 0 D2 IPS0 R/W 0 D1 OPS1 R/W 0 D0 OPS0 R/W 0 OPS1-0: スルー出力データ選択 (Table 12) Default: “00”, RX1 IPS1-0: 入力リカバリーデータ選択 (Table 11) Default: “00”, RX1 LOOP1-0: ループバックモード有効 00: 通常動作 (ループバックなし: Default) 01: LIN → LOUT1, LOUT2, LOUT3 RIN → ROUT1, ROUT2, ROUT3 ADCのディジタル出力(PLLモード時はRXデータ)をDACのディジタル入力に接続します。 このモードではDAC入力のSDTI1-3は無視されます。 10: SDTI1(L) → SDTI2(L), SDTI3(L) SDTI1(R) → SDTI2(R), SDTI3(R) このモードではDAC入力のSDTI2とSDTI3は無視されます。 11: N/A TDM= “1”のときはLOOP1-0= “00”に設定して下さい。 MS0097-J-03 2012/11 - 40 - [AK4586] Addr 02H Register Name Clock Mode Control R/W Default D7 0 RD 0 D6 CLKDIV R/W 0 D5 OCKS1 R/W 0 D4 OCKS0 R/W 0 D3 ICKS1 R/W 0 D2 ICKS0 R/W 0 D1 CM1 R/W 0 D0 CM0 R/W 0 CM1-0: マスタクロック動作モード選択 (Table 1) Default: “00”, mode 0 ICKS1-0: マスタクロック入力周波数選択 (X’talモード時, Table 4) Default: “00”, mode 0 OCKS1-0: マスタクロック出力周波数選択 (PLLモード, Table 2) Default: “00”, mode 0 CLKDIV: マスタクロック出力設定 (X’talモード時, Table 5) 0: 水晶発振周波数をそのまま出力 (Default) 1: 水晶発振周波数を1/2分周して出力 MS0097-J-03 2012/11 - 41 - [AK4586] Addr 03H Register Name Output Control R/W Default D7 0 RD 0 D6 SMUTE R/W 0 D5 TXE R/W 1 D4 BCU R/W 0 D3 OVFE R/W 0 D2 DZFM2 R/W 1 D1 DZFM1 R/W 1 D0 DZFM0 R/W 1 DZFM2-0: ゼロ検出モード選択 (Table 16) Default: “111”, 無効 OVFE: オーバフロー検出機能有効 0: 無効, pin#20はDZF2ピンとなります。 (Default) 1: 有効, pin#20はOVFピンとなります。 BCU: ブロックスタート信号,C,U,V出力モード BCU=1のとき、4つの出力ピンの機能が変わります。 (Default: BCU=0) DZF1 Pin → Block start signal DZF 2 Pin → C bit INT1 Pin → U bit TX Pin → V bit ブロックスタート信号はframe 0の先頭からframe 31の終わりまで “H”です。 (B, C, U, V出力タイミング: PLLモード、マスターモード) B C (or U,V) C(R191) C(L0) C(R0) C(L1) C(L31) C(R31) C(L32) 1/4fs LRCK SDTO (I2S) SDTO (except I2S) L191 R191 L0 R0 R30 L31 R31 R190 L191 R191 L0 L30 R30 L31 TXE: TX出力有効 0: 無効。TX出力ピンは “L”になります。 1: 有効。 (Default) SMUTE: ソフトミュート機能有効 (Figure 20) 0: 通常動作 (Default) 1: 全DAC出力がソフトミュートされます。 MS0097-J-03 2012/11 - 42 - [AK4586] Addr 04H Register Name Receiver Control R/W Default D7 XFS96 R/W 0 D6 AFS96 R/W 1 D5 CS12 R/W 0 D4 EFH1 R/W 0 D3 EFH0 R/W 1 D2 DEAU R/W 1 D1 DEM1 R/W 0 D0 DEM0 R/W 1 DEM1-0: ディエンファシスコントロール (Table 9) DEAU= “1”のとき、DEM1-0ビットの設定は無視されます。 Default: “01”, OFF DEAU: ディエンファシス自動検出有効 0: 無効 1: 有効 (Default) EFH1-0: INT0ピン保持カウント数選択 00: 512 LRCK 01: 1024 LRCK (Default) 10: 2048 LRCK 11: 4096 LRCK CS12: チャネルステータス選択 0: Channel 1 (Default) 1: Channel 2 Cビット, AUDION, PEM, FS1, FS0に反映されるチャネルステータスを選択します。 AFS96: サンプリングモード自動設定モード有効 (Table 3) 0: 無効, サンプリングモードはXFS96ビットで設定します。 1: 有効, PLLモード時はRFS96ビットの内容でサンプリングモードが自動設定されます。 (Default) XFS96: ADC, DACサンプリングスピードモード選択 (X’talモードまたはAFS96= “0”, Table 3) 0: Normal speed mode (Default) 1: Double speed mode PLLモードでAFS96= “1”のとき、サンプリングスピードモードはRFS96で決まり、XFS96の設 定は無視されます。 Addr 05H Register Name I/F Format & ATT Speed R/W Default D7 0 RD 0 D6 0 RD 0 D5 ATS1 R/W 0 D4 ATS0 R/W 0 D3 TDM R/W 0 D2 DIF2 R/W 1 D1 DIF1 R/W 0 D0 DIF0 R/W 0 DIF2-0: オーディオデータフォーマットコントロール (Table 14, Table 15) Default: “100”, mode 4 TDM: TDM I/Fフォーマットモード選択 0: 通常フォーマット (Default) 1: TDM I/Fフォーマット ATS1-0: ディジタルアテネータ遷移時間設定 (Table 18) Default: “00”, mode 0 MS0097-J-03 2012/11 - 43 - [AK4586] Addr 06H 07H 08H 09H 0AH 0BH Register Name LOUT1 Volume Control ROUT1 Volume Control LOUT2 Volume Control ROUT2 Volume Control LOUT3 Volume Control ROUT3 Volume Control R/W Default D7 ATT7 ATT7 ATT7 ATT7 ATT7 ATT7 R/W 0 D6 ATT6 ATT6 ATT6 ATT6 ATT6 ATT6 R/W 0 D5 ATT5 ATT5 ATT5 ATT5 ATT5 ATT5 R/W 0 D4 ATT4 ATT4 ATT4 ATT4 ATT4 ATT4 R/W 0 D3 ATT3 ATT3 ATT3 ATT3 ATT3 ATT3 R/W 0 D2 ATT2 ATT2 ATT2 ATT2 ATT2 ATT2 R/W 0 D1 ATT1 ATT1 ATT1 ATT1 ATT1 ATT1 R/W 0 D0 ATT0 ATT0 ATT0 ATT0 ATT0 ATT0 R/W 0 ATT7-0: アテネーションレベル (Table 17) Default: all “0” (0dB) MS0097-J-03 2012/11 - 44 - [AK4586] Addr Register Name 0CH INT0 Mask R/W Default D7 MRFS0 R/W 1 D6 MV0 R/W 1 D5 MSTC0 R/W 1 D4 MAUD0 R/W 1 D3 MDTS0 R/W 1 D2 MAUT0 R/W 1 D1 MPAR0 R/W 0 D0 MUNL0 R/W 0 D4 MAUD1 R/W 0 D3 MDTS1 R/W 0 D2 MAUT1 R/W 0 D1 MPAR1 R/W 1 D0 MUNL1 R/W 1 MULK0: UNLOCKビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MPAR0: PARビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MAUT0: AUTOビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MDTS0: DTSCDビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MAUD0: AUDIOビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MSTC0: STCビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MV0: Vビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MRFS0: RFS96ビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 Addr Register Name 0DH INT1 Mask R/W Default D7 MRFS1 R/W 1 D6 MV1 R/W 0 D5 MSTC1 R/W 1 MULK1: UNLOCKビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MPAR1: PARビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MAUT1: AUTOビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MDTS1: DTSCDビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MAUD1: AUDIOビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MSTC1: STCビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MV1: Vビットマスク有効 (Default: 0) 0: マスク無効 1: マスク有効 MRFS1: RFS96ビットマスク有効 (Default: 1) 0: マスク無効 1: マスク有効 MS0097-J-03 2012/11 - 45 - [AK4586] Addr 0EH Register Name Receiver status 1 R/W Default D7 RFS96 RD 0 UNLOCK: PLLアンロック 0: ロック D6 V RD 0 D5 STC RD 0 D4 AUDION RD 0 D3 DTSCD RD 0 D2 AUTO RD 0 D1 PAR RD 0 D0 UNLOCK RD 0 1: アンロック PAR: パリティエラーまたはバイフェーズエラー 0: 正常 1: エラー サブフレーム内でパリティエラーまたはバイフェーズエラーが検出されるとPARビットが “1”になります。 AUTO: Non-PCMビットストリーム自動検出 0: 検出せず 1: 検出 DTSCD: DTS-CDビットストリーム自動検出 0: 検出せず 1: 検出 AUDION: Audioビット出力 0: Audio 1: Non audio このビットはチャネルステータスをエンコードして生成されます。 STC: サンプリング周波数、プリエンファシス情報変化検出 0: 検出せず 1: 検出 FS1, FS0またはPEMビットが変化するとSTCビットが “1”になります。 V: バリディティビット 0: Valid 1: Invalid RFS96: PLLモード時の96kHzサンプリング検出 0: fs=48kHz以下 1: fs=88.2kHz以上 Addr 0FH Register Name Receiver status 2 R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 0 RD 0 D3 0 RD 0 D2 PEM RD 0 D1 FS1 RD 0 D0 FS0 RD 1 FS1-0: サンプリング周波数ビット出力 このビットはチャネルステータスをエンコードして生成されます。 PEM: プリエンファシス出力 0: OFF 1: ON このビットはチャネルステータスをエンコードして生成されます。 MS0097-J-03 2012/11 - 46 - [AK4586] Addr 10H 11H 12H 13H Register Name Channel Status Byte 0 Channel Status Byte 1 Channel Status Byte 2 Channel Status Byte 3 R/W Default D7 C7 C15 C23 C31 D6 C6 C14 C22 C30 D5 C5 C13 C21 C29 D4 C4 C12 C20 C28 D3 C3 C11 C19 C27 D2 C2 C10 C18 C26 D1 C1 C9 C17 C25 D0 C0 C8 C16 C24 D2 PC2 PC10 PD2 PD10 D1 PC1 PC9 PD1 PD9 D0 PC0 PC8 PD0 PD8 RD Not initialized C31-0: チャネルステータス Byte 3-0 Addr 14H 15H 16H 17H Register Name Burst Preamble Pc Byte 0 Burst Preamble Pc Byte 1 Burst Preamble Pd Byte 0 Burst Preamble Pd Byte 1 R/W Default D7 PC7 PC15 PD7 PD15 D6 PC6 PC14 PD6 PD14 D5 PC5 PC13 PD5 PD13 D4 PC4 PC12 PD4 PD12 D3 PC3 PC11 PD3 PD11 RD Not initialized PC15-0: バーストプリアンブル Pc Byte 0, 1 PD15-0: バーストプリアンブル Pd Byte 0, 1 MS0097-J-03 2012/11 - 47 - [AK4586] Non-PCMビットストリームにおけるバーストプリアンブル sub-frame of IEC60958 0 3 4 preamble 7 8 Aux. 11 12 27 28 29 30 31 LSB MSB V U C P 16 bits of bitstream 0 Pa Pb Pc Pd 15 Burst_payload stuffing repetition time of the burst Figure 31. IEC60958のデータ構成 Preamble word Pa Pb Pc Pd Length of field 16 bits 16 bits 16 bits 16 bits Contents Value sync word 1 0xF872 sync word 2 0x4E1F Burst info see Table 20 Length code numbers of bits Table 19. バーストプリアンブルワード MS0097-J-03 2012/11 - 48 - [AK4586] Bits of Pc Value Contents 0-4 data type NULL data Dolby AC-3 data reserved PAUSE MPEG-1 Layer1 data MPEG-1 Layer2 or 3 data or MPEG-2 without extension MPEG-2 data with extension reserved MPEG-2, Layer1 Low sample rate MPEG-2, Layer2 or 3 Low sample rate reserved DTS type I DTS type II DTS type III ATRAC ATRAC2/3 reserved (reserved for MPEG-4 AAC data) MPEG-2 AAC data reserved reserved, shall be set to “0” error-flag indicating a valid burst_payload error-flag indicating that the burst_payload may contain errors data type dependent info bit stream number, shall be set to “0” Table 20. バースト情報Pcのフィールド 5, 6 7 8-12 13-15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16-26 27 28 29-31 0 0 1 0 Repetition time of burst in IEC60958 frames MS0097-J-03 ≤4096 1536 384 1152 1152 384 1152 512 1024 2048 512 1024 512 1024 2012/11 - 49 - [AK4586] Non-PCMビットストリームタイミング 1) Non-PCMデータプリアンブルが4096フレーム以内に来ない場合 PDN pin Bit stream Pa Pb Pc1 Pd1 Pa Pb Pc2 Pd2 Pa Pb Pc3 Pd3 Repetition time >4096 frames AUTO bit Pc Register “0” Pd Register “0” Pc1 Pc2 Pd1 Pc3 Pd2 Pd3 Figure 32. タイミング例1 2) Non-PCMビットストリームが止まった場合 (MULK0=0の場合) INT0 hold time INT0 pin <20mS (Lock time) Bit stream Pa Pb Pc1 Pd1 Stop Pa Pb Pcn Pdn 2~3 Syncs (B,M or W) <Repetition time AUTO bit Pc Register Pd Register Pc0 Pc1 Pd0 Pcn Pd1 Pdn Figure 33. タイミング例2 MS0097-J-03 2012/11 - 50 - [AK4586] システム設計 Figure 34はシステム接続例です。具体的な回路と測定例については評価用ボード(AKD4586)を参照して下さ い。 条件: TVDD=3.3V, マスターモード, 4線式シリアルコントロールモード, DZFM2-0 = “100” 5 (S/PDIF sources) 0.1u + 10u 0.1u Audio DSP (MPEG/ AC3) R 35 PVDD 34 PVSS 36 18k (Shield) RX4 37 SLAVE 38 (Shield) TST 40 2 XTI 3 DVDD ROUT1 31 MUTE 4 DVSS LOUT1 30 MUTE 5 TVDD ROUT2 29 MUTE 6 TX LOUT2 28 MUTE 7 MCKO ROUT3 27 MUTE 8 LRCK LOUT3 26 MUTE 9 BICK RIN 33 LIN 32 AK4586 DZF1 25 0.1u 2.2u + 22 AVDD 21 AVSS 20 DZF2 18 CCLK 19 CSN 17 CDTI VREFH 23 16 CDTO 11 SDTI1 15 INT1 VCOM 24 12 SDTI2 10 SDTO 14 INT0 (S/PDIF out) + RX3 39 XTO 13 SDTI3 Digital 3.3V 10u 0.1u 1 C 10u I2C 42 X’tal RX1 43 C PDN 44 Power-down Control RX2 41 (Shield) + + 0.1u 10u 5 µP Analog 5V Digital Ground Analog Ground Figure 34. Typical Connection Diagram Notes: - Cの値は水晶振動子に依存します。 - AVSS, DVSS, PVSSは、同じアナロググランドに接続して下さい。 - ディジタル信号、特にクロック信号はクロックジッタへの影響を避けるためRピンからできるだけ離して ください。 - Coaxial入力の場合、同軸コネクタのグランドおよび終端先のグランドはPCボード上でAK4586のPVSSと 低インピーダンスで接続して下さい。 MS0097-J-03 2012/11 - 51 - [AK4586] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。通常AVDD, DVDD, PVDDにはシステムのアナログ電源を 供給します。AVDD, DVDD, PVDDが別電源で供給される場合は、電源立ち上げシーケンスを考える必要はあ りません。AVSS, DVSS, PVSSはアナロググランドに接続して下さい。システムのグランドはアナログとディ ジタルで分けて配線し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデ ンサはなるべく電源ピンの近くに接続して下さい。 2. 基準電圧入力 VREFHピンに入力される電圧がアナログ入出力レンジを設定します。通常VREFHピンはAVDDピンに接続 し、AVSSとの間に0.1μFのセラミックコンデンサを接続します。VCOMはAVDD/2電圧を出力しており、アナ ログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために2.2μF程度の電解コン デンサと並列に0.1μFのセラミックコンデンサをAVSSとの間に接続して下さい。特にセラミックコンデンサ はピンに出来るだけ近づけて接続して下さい。VCOMピンから電流を取ってはいけません。また、ディジタ ル信号、特にクロック信号は変調器へのカップリングを避けるためVREFH,VCOMからできるだけ離して下さ い。 3. アナログ入力 ADC入力はシングルエンドになっており、内部でVCOMにバイアスされています。入力レンジは0.6 x VREFH Vpp (typ)です。AK4586はAVSSからAVDDまでの電圧を入力することができます。出力コードのフォーマッ トは2’sコンプリメント(2の補数)です。DCオフセットは内蔵のHPFでキャンセルされます。 AK4586は64fsでアナログ入力をサンプリングします。ディジタルフィルタは、64fsの整数倍付近の帯域を除 く阻止域以上のノイズをすべて除去します。AK4586は64fs付近のノイズを減衰させるためにアンチエリアジ ングフィルタ(RCフィルタ)を内蔵しています。 4. アナログ出力 DAC出力はシングルエンド出力になっており、出力レンジはVCOM電圧を中心に0.6xVREFH Vpp(typ)です。 入力コードのフォーマットは2’sコンプリメント(2の補数)で、7FFFFFH(@24bit)に対しては正のフルスケール、 800000H(@24bit)に対しては負のフルスケール、000000H(@24bit)での理想値はVCOM電圧が出力されます。 ΔΣ変調器が発生する帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)と連 続フィルタ(CTF)で除去されます。 本LSIのアナログ出力はVCOM電圧に対して数mV程度のオフセットを持つため通常の使用ではコンデンサで DC成分をカットします。 MS0097-J-03 2012/11 - 52 - [AK4586] パッケージ 44pin LQFP (Unit: mm) 1.70max 12.0 0 ~ 0.2 10.0 23 33 0.80 12.0 22 10.0 34 12 44 1 11 0.09 ~ 0.20 0.37±0.10 0°∼10° 0.60±0.20 0.15 材質・メッキ仕様 パッケージ材質: リードフレーム材質: リードフレーム処理: エポキシ系樹脂 銅 半田メッキ MS0097-J-03 2012/11 - 53 - [AK4586] マーキング AK4586VQ XXXXXXX 1 1) Pin #1 indication 2) Date Code: XXXXXXX(7 digits) 3) Marking Code: AK4586VQ 4) Asahi Kasei Logo 改訂履歴 Date (Y/M/D) 01/05/18 01/06/28 01/12/19 Revision 00 01 02 Reason 初版 誤記訂正 誤記訂正 Page Contents 45 5 12/11/20 03 仕様変更 40 MDTS1ビットのDefault値: 1 → 0 ピン/機能 Pin#3: TVDD → DVDD Pin#5: DVDD → TVDD パッケージ パッケージ図の寸法を変更 MS0097-J-03 2012/11 - 54 - [AK4586] 重要な注意事項 z z z z z z 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することがあります。 従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊 社特約店営業担当にご確認ください。 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応 用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよ びこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺回 路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害に 対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の所 有する権利に対する侵害につきましても同様です。 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出す る際に同法に基づく輸出許可が必要です。 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接ま たは間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りくださ い。 この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を 一切負うものではありませんのでご了承ください。 お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等が 生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 MS0097-J-03 2012/11 - 55 -