[AK4616] = Preliminary = AK4616 24bit 3ch/5ch Audio CODEC with Mic Amplifier 概 要 AK4616は3ch ADCと5ch DACを内蔵する24bit オーディオCODECです。アナログ入力は差動/シングル エンドに対応した入力セレクタ付きステレオADCに加え、ガイダンス音声等の入力用モノラルADCを内 蔵します。ディジタルボリュームを内蔵した高特性な5chDACは105dBのダイナミックレンジを実現し シングルエンドでアナログ出力されます。Audio DSP と組み合わせることで、カーオーディオシステム を容易に構成することができます。48ピンLQFPパッケージに実装され、基板スペースを削減します。 特 長 2ch ADC - サンプリング周波数: 8kHz~48kHz - 4 System in / 1 out (差動x3, シングルエンドx1) - ADC S/N: 99dB, S/ (N+D): 88dB - I/Fフォーマット: 前詰め, I2S or TDM 1ch ADC モノラルオーディオ入力用 - サンプリング周波数: 8kHz~48kHz - ADC S/N: 97dB, S/ (N+D): 87dB - I/Fフォーマット: 前詰め, I2S or TDM 4ch DAC - サンプリング周波数: 8kHz~48kHz - DAC S/N: 105dB, S/ (N+D): 95dB - I/Fフォーマット: 前詰め, 後詰め (16bit, 20bit, 24bit), I2S or TDM モノラルDAC - サンプリング周波数: 8kHz~48kHz - DAC S/N: 107dB, S/ (N+D): 100dB - I/Fフォーマット: 前詰め, 後詰め (16bit, 20bit, 24bit), I2S or TDM マイクインタフェース - 差動入力 - プログラマバル ゲイン (+33dB ~ +15dB and 0dB, 3dB step) - 低ノイズ マイクバイアス ディジタルプロセス - DAC チャンネル独立ディジタルボリューム (0dB ~ -127dB, 0.5dB step) - モノラルオーディオ入力ミキシング、ADC チャンネル独立ディジタルボリューム (0dB~-127dB, 0.5dB step) - ソフトミュート マスタクロック - 256fs, 384fs, 512fs μPインタフェース: I2C-slave 電源電圧 - アナログ電源: A3V31,A3V32 = 3.0V ~ 3.6V (typ.3.3V) - ディジタル電源1: D3V3 = 3.0V ~ 3.6V (typ.3.3V) - ディジタル電源2: D1V8 = 1.7 ∼ 1.9V (typ.1.8V) 動作温度: -40°C ~ 85°C パッケージ: 48-pin LQFP MS1437-J-01 2012/11 -1- [AK4616] ■ ブロック図 VSS1 D3V3 D1V8 VSS4 MPRF VCOM VSS2 A3V31 PMMB MICBIAS PDN MIC Power Supply PMADC MIN/MINP MONO ADC MINN AIN1LP AIN1LN AIN2LP AIN2LN AIN3LP AIN3LN AIN4L + AIN1RP AIN1RN AIN2RP AIN2RN AIN3RP AIN3RN + μP I2C Interface D V O L - TDM Serial Interface + - ADCL ADCR - D V O L SDTO2 SDTO1 + - + - + MONO DAC - PCM Interface PMDAC PMDA3 AOUT3N SDA + AIN4R AOUT3P SCL LRCK BICK MCLK D V O L DOUT3(Monaural) PMDA2 AOUT2L DAC2L AOUT2R Line Out AOUT1L AOUT1R DAC2R D V O L TDM Serial DOUT2L/R Interface PMDA1 DAC1L DAC1R D V O L SDTI3 SDTI2 SDTI1 DOUT1L/R D V O L DOUT4(Monaural) VSS3 A3V32 VREFH2 Figure 1. ブロック図 MS1437-J-01 2012/11 -2- [AK4616] ■ オーダリングガイド -40 ∼ +85°C 評価ボード AK4616VQ AKD4616 48pin LQFP(0.5mm pitch) AOUT1R AOUT2L AOUT2R TST2 MIN/MINP MINN MICBIAS MPRF VCOM AIN4L AIN4R TST1 36 35 34 33 32 31 30 29 28 27 26 25 ■ ピン配置 AOUT1L 37 24 A3V31 AOUT3N 38 23 VSS2 AOUT3P 39 22 AIN1LN VSS3 40 21 AIN1LP A3V32 41 20 AIN1RN VREFH2 42 19 AIN1RP TST3 43 18 AIN2LN 17 AIN2LP AK4616VQ Top View 9 10 11 12 VSS1 AIN3RP AIN3RN AIN3LP D3V3 13 8 48 SDTO2 SCL 7 AIN3LN SDTO1 14 6 47 BICK PDN 5 AIN2RP MCLK 15 4 46 LRCK D1V8 3 AIN2RN SDTI2 16 2 45 SDTI1 VSS4 1 44 SDA SDTI3 MS1437-J-01 2012/11 -3- [AK4616] ピン/機能 No. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 Pin Name SDA SDTI1 SDTI2 LRCK MCLK BICK SDTO1 SDTO2 D3V3 VSS1 AIN3RP AIN3RN AIN3LP AIN3LN AIN2RP AIN2RN AIN2LP AIN2LN AIN1RP AIN1RN AIN1LP AIN1LN VSS2 A3V31 TST1 AIN4R AIN4L VCOM I/O I/O I I I I I O O I I I I I I I I I I I I I I O Function Control Data Input Pin Audio Serial Data Input 1 Pin Audio Serial Data Input 2 Pin Input Channel Clock Pin External Master Clock Input Pin Audio Serial Data Clock Pin Audio Serial Data Output 1 Pin Audio Serial Data Output 2 Pin Digital Power Supply Pin, 3.0V∼3.6V Ground Pin, 0V Rch Analog Positive Input 3 Pin Rch Analog Negative Input 3 Pin Lch Analog Positive Input 3 Pin Lch Analog Negative Input 3 Pin Rch Analog Positive Input 2 Pin Rch Analog Negative Input 2 Pin Lch Analog Positive Input 2 Pin Lch Analog Negative Input 2 Pin Rch Analog Positive Input 1 Pin Rch Analog Negative Input 1 Pin Lch Analog Positive Input 1 Pin Lch Analog Negative Input 1 Pin Ground Pin, 0V Analog Power Supply Pin, 3.0V∼3.6V This pin must be connected to A3V31 pin. Rch Analog Input 4 Pin Lch Analog Input 4 Pin Common Voltage Output Pin, A3V31x1/2 28 Large external capacitor around 1µF is used to reduce power-supply noise. Output Pin for Ripple Filter of MICBIAS Circuit 29 MPRF O Connect 1.0μF capacitor to VSS2. Outputs A3V31 during initial reset. 30 MICBIAS O Microphone bias. Outputs Hi-Z during initial reset. 31 MINN I Microphone Negative input pin (MDIF bit = “1”) MIN I Single-ended Analog Input pin (MDIF bit = “0”) 32 MINP I Microphone Positive input pin (MDIF bit = “1”) 33 TST2 This pin must be connected to VSS3 pin. 34 AOUT2R O Rch Analog Output 2 Pin 35 AOUT2L O Lch Analog Output 2 Pin 36 AOUT1R O Rch Analog Output 1 Pin 37 AOUT1L O Lch Analog Output 1 Pin 38 AOUT3N O Analog Negative Output 3 Pin 39 AOUT3P O Analog Positive Output 3 Pin 40 VSS3 Ground Pin, 0V 41 A3V32 Analog Power Supply Pin, 3.0V∼3.6V 42 VREFH2 I Positive Voltage Reference Input Pin, AVDD2 43 TST3 This pin must be connected to VSS4 pin. 44 SDTI3 I Audio Serial Data Input 3 Pin 45 VSS4 Ground Pin, 0V 46 D1V8 Digital Power Supply Pin, 1.7V∼1.9V PDN I Power-Down & Reset Pin 47 When “L”, the AK4616 is powered-down and the control registers are reset to default state. 48 SCL I Control Data Clock Pin Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。 MS1437-J-01 2012/11 -4- [AK4616] ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 Classification Analog Digital Pin Name Setting AIN3RP, AIN3RN, AIN3LP, AIN3LN, AIN2RP, AIN2RN, AIN2LP, AIN2LN, AIN1RP, AIN1RN, AIN1LP, AIN1LN, オープン AIN4R, AIN4L, MINN, MIN/MINP, MPRF, MICBIAS, AOUT2R, AOUT2L, AOUT1R, オープン AOUT1L, AOUT3N, AOUT3P SDA, SDTI1, SDTI2, SDTI3, SCL VSS2に接続 SDTO1, SDTO2, オープン 絶対最大定格 (VSS1 ~ 4 = 0V; Note 2) Parameter Power Supplies Analog Digital1 Digital2 Symbol A3V31, A3V32 D3V3 D1V8 IIN VINA min -0.3 -0.3 -0.3 max 6.0 6.0 2.5 Input Current (any pins except for supplies) ±10 Analog Input Voltage -0.3 A3V31+0.3 Digital Input Voltage (MCLK, LRCK, BICK, SDTI1-3, PDN, SCL, VIND -0.3 D3V3+0.3 and SDA pins) Ambient Temperature (power applied)(Note 3) Ta -40 85 Storage Temperature Tstg -65 150 Note 2. 電圧はすべてグランドに対する値です。VSS1 ~ 4 はアナロググランドに接続して下さい。 Note 3. 実装されるプリント基板の配線密度100%以上の場合です。 注意: Unit V V V mA V V °C °C この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。 推奨動作条件 (VSS1 ~ 4 = 0V; Note 2) Parameter Symbol min typ max Unit Power Supplies Analog A3V31, A3V32 3.0 3.3 3.6 V Digital1 (Note 4) D3V3 3.0 3.3 3.6 V Digital2 D1V8 1.7 1.8 1.9 V Difference A3V31, A3V32 – D3V3 -0.1 0 +0.1 V Note 4. A3V31, A3V32, D3V3, D1V8の立ち上げシーケンスを考える必要はありません。各電源はPDN pin = L の状態で立ち上げ、全ての電源が立ち上がった後、PDN pin = H としてください。また、AK4616で は全ての電源をONしてください。一部の電源のみOFFすることはできません。(電源OFFとは電源を グランドと同電位にするか、あるいはフローティングにすることです。) I2Cバスと接続して使う場合、周辺デバイスが電源ONの状態でAK4616のみをOFFにしないでくださ い。A3V31, A3V32は同じ電源に接続してください。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 MS1437-J-01 2012/11 -5- [AK4616] アナログ特性 (Ta=25ºC; A3V31, A3V32=D3V3=3.3V, D1V8=1.8V, VSS1 ~ 4 =0V, BICK=64fs; Signal frequency 1kHz; Measurement frequency = 20Hz~20kHz @fs=48kHz; Unless otherwise specified.) MIC AMP min typ max Input Resistance 40 Gain MGAIN[2:0]bits=0h 0 MGAIN[2:0]bits=1h 15 MGAIN[2:0]bits=2h 18 MGAIN[2:0]bits=3h 21 MGAIN[2:0]bits=4h 24 MGAIN[2:0]bits=5h 27 MGAIN[2:0]bits=6h 30 33 MGAIN[2:0]bits=7h MIC BIAS Bias Output Voltage Load current = 0mA 2.46 Load current = 1mA 2.32 Load Resistance 2 Load Capacitance 30 Stereo ADC Analog Input Characteristics Resolution 24 S/(N+D) (-1dBFS, Differential inputs) 80 88 DR (-60dBFS with A-weighted, Differential inputs) 89 99 S/N (A-weighted, Differential inputs) 89 99 Interchannel Isolation 110 Interchannel Gain Mismatch 0 0.5 Gain Drift 20 Input Voltage Single-ended (AIN=0.81x AVDD1) 2.40 2.67 2.94 Differential (AIN=±0.81x AVDD1) ±2.40 ±2.67 2.94 Input Resistance 40 Power Supply Rejection (Note 5) 70 Monaural ADC Analog Input Characteristics (Single-ended inputs) Resolution 24 MGAIN[2:0]bits=0h(0dB) S/(N+D) (-1dBFS) 87 MGAIN[2:0]bits=3h(+21dB) 80 DR (-60dBFS with A-weighted) MGAIN[2:0]bits=0h(0dB) 97 MGAIN[2:0]bits=3h(+21dB) 85 S/N (A-weighted) MGAIN[2:0]bits=0h(0dB) 97 MGAIN[2:0]bits=3h(+21dB) 85 Gain Drift 20 Input Voltage Single-ended (AIN=0.81x AVDD1) 2.67 Differential (AIN=±0.81x AVDD1) ±2.67 Power Supply Rejection (Note 5) 70 DAC1, 2 Analog Output Characteristics (Single-ended outputs) Resolution 24 S/(N+D) (0dBFS) 85 95 DR (-60dBFS with A-weighted) 100 105 S/N (A-weighted) (Note 6) 100 105 Interchannel Isolation 100 Interchannel Gain Mismatch (Note 7) 0 0.7 Gain Drift 20 Output Voltage AOUT=0.61x VREFH2 1.80 2.00 2.20 Load Resistance (AC Load) 5 Load Capacitance 30 Power Supply Rejection (Note 5) 70 MS1437-J-01 Unit kΩ dB dB dB dB dB dB dB dB V V kΩ pF Bits dB dB dB dB dB ppm/°C Vpp Vpp kΩ dB Bits dB dB dB dB dB dB ppm/°C Vpp Vpp dB Bits dB dB dB dB dB ppm/°C Vpp kΩ pF dB 2012/11 -6- [AK4616] DAC3 Analog Output Characteristics (Differential outputs) Resolution S/(N+D) (0dBFS) DR (-60dBFS with A-weighted) S/N (A-weighted) Gain Drift Output Voltage AOUT=0.62x VREFH2 Load Resistance (AC Load) Load Capacitance Power Supply Rejection (Note 5) 24 100 100 107 107 20 ±2.06 - 5 30 70 Bits dB dB dB ppm/°C Vpp kΩ pF dB Note 5. VREFH2を+3.3Vに固定して、A3V31, A3V32, D3V3に1kHz, 50mVppの正弦波を重畳した場合。 Note 6. 22Hz~22kHz でのCCIR468-Un-weighted データは 102.2dB(typ)です。σ = 0.42dB. Note 7. 全ての出力ピン間での値です。(AOUT1L/R, AOUT2L/R)。 Parameter min typ max Unit Power Supplies Power Supply Current Normal Operation (PDN pin = “H”) A3V31+A3V32 22 33 mA D3V3 1 2 mA D1V8 3 6 mA Power-down mode (PDN pin = “L”) (Note 8) A3V31+A3V32+D3V3+D1V8 10 200 µA Note 8. パワーダウンモード。クロックを含む全てのディジタル入力ピンをVSS1に固定した場合の値です。 MS1437-J-01 2012/11 -7- [AK4616] フィルタ特性(fs=48kHz) (Ta= -40 ∼ +85°C; A3V31, A3V32= D3V3=3.0∼ 3.6V, D1V8 =1.7∼ 1.9V) Parameter Symbol min typ max Unit ADC Digital Filter (Decimation LPF): Passband (Note 9) PB 0 18.8 kHz ±0.16dB 21.1 kHz −0.66dB 21.7 kHz −1.1dB 24.1 kHz −6.9dB Stopband (Note 9) SB 28.4 kHz Passband Ripple PR dB ±0.1 Stopband Attenuation SA 73 dB Group Delay (Note 10) GD 18.4 1/fs Group Delay Distortion 0 ΔGD μs ADC Digital Filter (HPF): Frequency Response (Note 9) FR 3.7 Hz −3.0dB 10.9 Hz −0.5dB 24.0 Hz −0.1dB DAC Digital Filter (LPF): Passband (Note 9) ±0.06dB PB 0 21.8 kHz −6.0dB 24.0 kHz Stopband (Note 9) SB 26.2 kHz Passband Ripple PR ±0.06 dB Stopband Attenuation SA 54 dB Group Delay Distortion ΔGD 0 μs Group Delay (Note 10) GD 23 1/fs DAC Digital Filter + Analog Filter: Frequency Response (Note 11) 20kHz FR -0.1 dB Note 9. 各振幅特性の周波数はfs (システムサンプリングレート)に比例します。例えば、fs=48kHz時の場合ADC の-1.0dBにおけるPassband 0.454 × fsです。DACの±0.06dBにおけるPassbandは0.45412 x fsです。 Note 10. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの24bitデータが ADC出力レジスタにセットされるまでの時間です。DAC部は24bitデータが入力レジスタにセットさ れてからアナログ信号が出力されるまでの時間です。 Note 11. 1kHzを基準にした値です。 MS1437-J-01 2012/11 -8- [AK4616] DC特性 (Ta=-40°C∼+85°C; A3V31, A3V32= D3V3=3.0∼ 3.6V;D1V8 =1.7∼1.9V) Parameter Symbol min High-Level Input Voltage VIH 70% D3V3 (MCLK, LRCK, BICK, SDTI1-3, PDN, SCL, SDA pins) Low-Level Input Voltage VIL (MCLK, LRCK, BICK, SDTI1-3, PDN, SCL, SDA pins) High-Level Output Voltage (SDTO1-2 pins: Iout=-100µA) Low-Level Output Voltage (SDTO1-2 pins: Iout= 100µA) (SDA pin: Iout= 3mA) Input Leakage Current typ - max - Unit V - 30% D3V3 V VOH D3V3-0.5 - - V VOL VOL Iin - - 0.5 0.4 ±10 V V µA MS1437-J-01 2012/11 -9- [AK4616] スイッチング特性 (Ta=-40∼+85°C; A3V31, A3V32= D3V3=3.0∼ 3.6V; D1V8=1.7∼ 1.9V; CL=20pF; unless otherwise specified) Parameter Symbol min typ max Master Clock Timing External Clock 256fs: fCLK 2.048 12.288 Pulse Width Low tCLKL 32 Pulse Width High tCLKH 32 384fs: fCLK 3.072 18.432 Pulse Width Low tCLKL 22 Pulse Width High tCLKH 22 512fs: fCLK 4.096 24.576 Pulse Width Low tCLKL 16 Pulse Width High tCLKH 16 LRCK Timing (Slave mode) Stereo mode (TDM bit = “0”) LRCK frequency fs 8 48 Duty Cycle Duty 45 55 TDM256 mode (TDM bit = “1”) LRCK frequency fs 8 48 “H” time tLRH 1/256fs “L” time tLRL 1/256fs Audio Interface Timing (Slave mode) Stereo mode (TDM bit = “0”) BICK Period tBCK 324 BICK Pulse Width Low tBCKL 130 Pulse Width High tBCKH 130 LRCK Edge to BICK “↑” (Note 12) tLRB 20 BICK “↑” to LRCK Edge (Note 12) tBLR 20 LRCK to SDTO(MSB) (Except I2S mode) tLRS 80 BICK “↓” to SDTO tBSD 80 SDTI Hold Time tSDH 50 SDTI Setup Time tSDS 50 TDM256 mode (TDM bit = “1”) BICK Period tBCK 81 BICK Pulse Width Low tBCKL 33 Pulse Width High tBCKH 33 LRCK Edge to BICK “↑” (Note 12) tLRB 23 BICK “↑” to LRCK Edge (Note 12) tBLR 23 SDTO Setup time BICK “↑” tBSS 6 SDTO Hold time BICK “↑” tBSH 5 SDTI Hold Time tSDH 10 SDTI Setup Time tSDS 10 Note 12. この規格値はLRCKのエッジとBICKの “↑” が重ならないように規定しています。 MS1437-J-01 Unit MHz ns ns MHz ns ns MHz ns ns kHz % kHz ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns 2012/11 - 10 - [AK4616] Parameter Symbol min typ max Unit Control Interface Timing (I2C Bus): SCL Clock Frequency fSCL 400 kHz Bus Free Time Between Transmissions tBUF 1.3 μs Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 μs Clock Low Time tLOW 1.3 μs Clock High Time tHIGH 0.6 μs Setup Time for Repeated Start Condition tSU:STA 0.6 μs SDA Hold Time from SCL Falling (Note 13) tHD:DAT 0 μs SDA Setup Time from SCL Rising tSU:DAT 0.1 μs Rise Time of Both SDA and SCL Lines tR 1.0 μs Fall Time of Both SDA and SCL Lines tF 0.3 μs Setup Time for Stop Condition tSU:STO 0.6 μs Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 50 ns Capacitive load on bus Cb 400 pF Power-down & Reset Timing PDN Pulse Width (Note 14) tPD 150 ns PDN “↑” to SDTO valid (Note 15) tPDV 1059 1/fs Note 13. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。 Note 14. 電源投入時はPDN pin を“L” にすることでリセットがかかります。150ns以上のPDN pin = “L”パルス でリセットがかかります。30ns以下のPDN pin= “L”パルスではリセットはかかりません。 Note 15. 内部パワーダウンが解除されてからのLRCKの立ち上がりの回数です。内部パワーダウンはダミーコ マンド入力の後、解除されます。 Note 16. I2C-busはNXP B.V.の商標です。 MS1437-J-01 2012/11 - 11 - [AK4616] ■ タイミング波形 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fsn, 1/fsd, 1/fsq VIH LRCK VIL tdLRKH tdLRKL Duty = tdLRKH (or tdLRKL) x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL Figure 2. クロックタイミング (TDM bit = “0” & Slave mode) 1/fCLK VIH MCKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRH tLRL tBCK VIH BICK VIL tBCKH tBCKL Figure 3. クロックタイミング (Except TDM bit = “0” & Slave mode) MS1437-J-01 2012/11 - 12 - [AK4616] VIH LRCK VIL tBLR tLRB VIH BICK VIL tLRS tBSD SDTO 50%D3V3 tSDS tSDH VIH SDTI VIL Figure 4. オーディオインタフェースタイミング (TDM bit = “0” & Slave mode) VIH LRCK VIL tBLR tLRB VIH BICK VIL tBSH tBSS SDTO 50%D3V3 tSDS tSDH VIH SDTI VIL Figure 5. オーディオインタフェースタイミング (Except TDM bit = “0” & Slave mode) MS1437-J-01 2012/11 - 13 - [AK4616] VIH SDA VIL tLOW tBUF tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT tSU:STA tSU:STO Start Stop Start Figure 6. I2Cバスタイミング tPD VIH PDN VIL tPDV SDTO 50%D3V3 Figure 7. パワーダウン&リセットタイミング MS1437-J-01 2012/11 - 14 - [AK4616] 動作説明 ■ システムクロック スレーブモード時に必要なクロックは、MCLK, LRCK, BICK です。MCLKとLRCKは同期する必要はありま すが位相を合わせる必要はありません。電源ON等のリセット解除時(PDN pin = “↑”) はMCLK, LRCK, BICKが 入力されるまでパワーダウン状態になります。 通常動作時にクロックの供給が停止して再度クロックが供給された場合、出力に異音が発生する可能性があ りますので、異音が問題になる場合は外部でミュートしてください。 LRCK fs 8.0kHz 16.0kHz 32.0kHz 44.1kHz 48.0kHz 256fs 2.0480 4.0960 8.1920 11.2896 12.2880 MCLK (MHz) 384fs 3.0720 6.1440 12.2880 16.9344 18.4320 512fs 4.0960 8.1920 16.3840 22.5792 24.5760 BICK (MHz) 64fs 0.5120 1.0240 2.0480 2.8224 3.0720 Table 1. システムクロック例 ■ 入力セレクタ AK4616はADCの4chステレオ入力セレクタ、モノラルADCミキシングスイッチ、DAC1/2 入力セレクタを内 蔵します。ADC用の入力セレクタは4:1でAIN1-0 bits (Table 2)で設定します。モノラルADC とミキシングスイ ッチはMOMIX bit で設定します (Table 3)。 ADCとモノラルADCのミキシング信号が0dBを超えると出力はフ ルスケールでクリップします。このクリッピングを避けるためにADCまたはモノラルADCのボリュームを調 整してください。DAC1, DAC2の入力セレクタはDACIN bitで設定します (Table 4)。 AIN1 bit 0 0 1 1 AIN0 bit Input Selector 0 AIN1L /AIN1R 1 AIN2L /AIN2R 0 AIN3L /AIN3R 1 AIN4L /AIN4R Table 2. ADC入力セレクタ (default) MOMIX bit Monaural ADC mixing 0 Off (default) 1 On Table 3. ADC & モノラルADC ミキシングスイッチ DACIN bit Input Selector 0 ADC 1 DOUT L/R Table 4. DAC1/DAC2 入力セレクタ (default) * DACIN bit = “0”の時、ADCの出力は DACのディジタル入力に接続されます。この場合、SDTI1-2 pinsの 入力データは無視されます。 ループバックモードでのSDTOオーディオフォーマットはループバックモ ード0/1/2/3 の時モード3で、ループバックモード4の時モード4になります (Table 5)。 TDM mode では DACIN bitを “1” に設定してください。 MS1437-J-01 2012/11 - 15 - [AK4616] [入力セレクタ切り替えシーケンス] スイッチングノイズを避けるためミュート機能をONにしてからADC入力セレクタの切り替えを行ってくだ さい (SADATL/R7-0 bits)。 (Figure 8) 1. チャネル切り替えの前に、ミュートをかける 2. チャネル切り替えを行う。 3. ミュートを解除する。 SADATL/R7-0 bits FFH (Mute) Don’t Care 0dB Don’t Care (1) (1) (2) Attenuation Level -∞ Channel LIN1/RIN1 LIN2/RIN2 Figure 8. 入力チャンネル切り替えシーケンス例 Note: (1) ADATS1-0 bitsで設定したサイクルで −∞までアテネーションされます。 (Table 11) (2) チャネル切り替えを行う場合には、(2)の区間内にチャネル切り替えを行って下さい。(2)の区間は チャネル間のDC差を吸収する必要があるため、200ms程度を要します。 スイッチングノイズを避けるためモノラルADC出力をミュートしてからADCミキシングスイッチの切り替 えを行ってください (MADAT7-0 bits)。 (Figure 9) 1. チャネル切り替えの前に、ミュートをかける 2. チャネル切り替えを行う。 3. ミュートを解除する。 MADAT7-0 bits FFH (Mute) Don’t Care 0dB (1) Don’t Care (1) Attenuation Level -∞ State of mixing switch OFF ON Figure 9. 入力チャンネル切り替えシーケンス例 Note: (1) ADATS1-0 bitsで設定したサイクルで−∞までアテネーションされます。 (Table 11) MS1437-J-01 2012/11 - 16 - [AK4616] スイッチングノイズを避けるためミュート機能をONにしてからDAC1、DAC2の入力セレクタの切り替えを行 ってください (DAATS1-0 bits)。(Figure 10) 1. チャネル切り替えの前に、ミュートをかける 2. チャネル切り替えを行う。 3. ミュートを解除する。 SMUTE bit 0dB (1) (1) (2) Attenuation Level -∞ Channel ADC DOUTL/R Figure 10. Input channel switching sequence example Note: (1) DAATS1-0 bitsで設定されたサイクルで−∞までアテネーションされます。 (Table 10) (2) チャネル切り替えを行う場合には、(2)の区間内にチャネル切り替えを行って下さい。(2)の区間は チャネル間のDC差を吸収する必要があるため、200ms程度を要します。 MS1437-J-01 2012/11 - 17 - [AK4616] ■ ディジタルHPF ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。 HPFのカットオフ周波数は、 fs=48kHzの時 3.7Hzでサンプリングレート(fs) に比例します。 ■ オーディオインタフェースフォーマット (1) Stereo Mode TDM bit =“0”のとき、10種類のデータフォーマット(Table 5)がDIF2-0 bitで選択できます。全モードともMSB ファースト、2’sコンプリメントのデータフォーマットで、SDTO1-2 はBICKの立ち下がりで出力され、SDTI1-3 はBICKの立ち上がりでラッチされます。 SDTI pinの入力フォーマットのうち、mode 2/3/4/7/8/9を16 ∼ 20 bitで使った場合はデータのないLSBには “0” を 入力して下さい。 Mode TDM DIF2 DIF1 DIF0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 SDTO1-2 SDTI1-3 24bit, Left justified 24bit, Left justified 24bit, Left justified 24bit, Left justified 24bit, I2S 16bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S LRCK BICK I/O I/O H/L I ≥ 32fs I H/L I ≥ 48fs I H/L I ≥ 48fs I H/L I ≥ 48fs I L/H I ≥ 48fs I (default) Table 5. オーディオデータフォーマット (Stereo mode) (2) TDM Mode TDM bitを設定することによりTDM I/Fフォーマットを使用できます。5種類のデータフォーマットが DIF2-0 bitで選択でき、全モードともMSBファースト、2’sコンプリメントのデータフォーマットで、SDTO1はBICK の立ち上がりで出力され、SDTI1/2はBICKの立ち上がりでラッチされます。 TDM256 Mode (fs=48kHz)は TDM bit = “1”で選択できます(Table 6)。SDTO1 pin には全ADC (3ch)のデータが出 力されます。SDTO2 pin は “L”出力です。SDTI1 pinには全DAC (6ch)のデータを入力します。SDTI2-3 pinへの 入力データは無視されます。BICKは256fs固定、LRCKの “H”幅、 “L”幅は1/256fs(min)です。 Mode TDM DIF2 DIF1 DIF0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 SDTO1-2 SDTI1-3 24bit, Left justified 24bit, Left justified 24bit, Left justified 24bit, Left justified 24bit, I2S 16bit, Right justified 20bit, Right justified 24bit, Right justified 24bit, Left justified 24bit, I2S LRCK BICK I/O I/O ↑ I 256fs I ↑ I 256fs I ↑ I 256fs I ↑ I 256fs I ↓ I 256fs I Table 6. オーディオデータフォーマット (TDM256 mode) MS1437-J-01 2012/11 - 18 - [AK4616] LRCK 0 1 2 16 17 18 24 25 31 0 1 2 16 17 18 24 25 31 0 1 BICK(64fs) SDTO1 23 22 8 7 6 0 23 22 8 7 Lch Data SDTO2 23 22 8 7 Don’t Care 6 15 14 0 23 22 8 8 7 6 Don’t Care 15 14 7 1 Don’t Care 0 15 14 Don’t Care 15 14 0 23 8 7 1 0 7 1 0 7 1 0 DOUT1R 8 7 1 Don’t Care 0 15 14 DOUT2L SDTI3 23 Monaural Data DOUT1L SDTI2 0 Rch Data Monaural Data SDTI1 6 8 DOUT2R 8 7 1 Don’t Care 0 15 14 DOUT3 8 DOUT4 SDTO-23:MSB, 0:LSB; SDTI-15:MSB, 0:LSB Figure 11. Mode 0 タイミング (Stereo Mode) LRCK 0 1 2 16 17 18 24 25 31 0 1 2 16 17 18 24 25 31 0 1 BICK(64fs) SDTO1 23 22 12 11 10 0 23 22 Lch Data SDTO2 23 22 12 11 10 Don’t Care 19 18 0 23 22 Don’t Care 19 18 8 7 1 0 Don’t Care Don’t Care 19 18 12 11 10 0 23 19 18 8 7 1 0 8 7 1 0 8 7 1 0 DOUT1R 8 7 1 0 Don’t Care DOUT2L SDTI3 23 Monaural Data DOUT1L SDTI2 0 Rch Data Monaural Data SDTI1 12 11 10 19 18 DOUT2R 8 7 1 0 DOUT3 Don’t Care 19 18 DOUT4 SDTO-23:MSB, 0:LSB; SDTI-19:MSB, 0:LSB Figure 12. Mode 1 タイミング (Stereo Mode) MS1437-J-01 2012/11 - 19 - [AK4616] LRCK 0 1 2 16 17 18 24 25 31 0 1 2 16 17 18 24 25 31 0 1 BICK(64fs) SDTO1 23 22 16 15 14 0 23 22 16 15 14 Lch Data SDTO2 23 22 16 15 14 Don’t Care 0 16 15 14 23 22 23 22 Don’t Care 8 7 1 Don’t Care 0 23 22 23 22 Don’t Care 23 8 7 1 0 8 7 1 0 8 7 1 0 DOUT1R 8 7 1 Don’t Care 0 23 22 DOUT2L SDTI3 0 Monaural Data DOUT1L SDTI2 23 Rch Data Monaural Data SDTI1 0 DOUT2R 23 22 8 7 1 Don’t Care 0 23 22 DOUT3 DOUT4 23:MSB, 0:LSB Figure 13. Mode 2 タイミング (Stereo Mode) LRCK 0 1 2 22 23 24 28 29 30 31 0 1 2 22 23 24 28 29 30 31 0 1 BICK(64fs) SDTO1 23 22 2 1 0 23 22 2 1 Lch Data SDTO2 23 22 2 1 23 22 2 1 0 0 23 22 2 1 23 22 2 1 0 Don’t Care 23 22 2 1 23 22 2 1 0 23 0 Don’t Care 23 DOUT1R Don’t Care 23 22 2 1 DOUT2L SDTI3 0 Monaural Data DOUT1L SDTI2 23 Rch Data Monaural Data SDTI1 0 0 Don’t Care 23 DOUT2R Don’t Care 23 22 DOUT3 2 1 0 Don’t Care 23 DOUT4 23:MSB, 0:LSB Figure 14. Mode 3 タイミング (Stereo Mode) MS1437-J-01 2012/11 - 20 - [AK4616] LRCK 0 1 2 3 22 23 24 25 29 30 31 0 1 2 3 22 23 24 25 29 30 31 0 1 BICK(64fs) SDTO1 23 22 2 1 0 23 22 2 1 Lch Data SDTO2 23 22 2 1 Rch Data 0 23 22 2 Monaural Data SDTI1 23 22 2 1 0 1 23 22 2 1 0 Don’t Care 23 22 2 1 23 22 2 1 0 Don’t Care 0 DOUT1R Don’t Care 23 22 2 1 DOUT2L SDTI3 0 Monaural Data DOUT1L SDTI2 0 Don’t Care 0 DOUT2R Don’t Care 23 22 2 DOUT3 Don’t Care 0 1 DOUT4 23:MSB, 0:LSB Figure 15. Mode 4 タイミング (Stereo Mode) LRCK BICK(256fs) SDTO1 SDTI1 23 22 0 23 22 0 23 22 L1 R1 32 BICK 32 BICK 15 14 0 0 23 22 23 22 0 Monaural Monaural 15 14 32 BICK 0 15 14 32 BICK 0 15 14 0 DOUT1L DOUT1R DOUT2L DOUT2R 32 BICK 32 BICK SDTI2,3 32 BICK 32 BICK 15 14 0 15 14 0 DOUT3 DOUT4 32 BICK 32 BICK 15 (don’t care) Figure 16. Mode 5 タイミン グ (TDM256 Mode) LRCK BICK(256fs) SDTO1 SDTI1 23 22 0 23 22 0 L1 R1 32 BICK 32 BICK 19 18 0 19 18 23 22 0 23 22 23 22 0 Monaural Monaural 32 BICK 0 19 18 32 BICK 0 19 18 0 DOUT1L DOUT1R DOUT2L DOUT2R 32 BICK SDTI2,3 32 BICK 32 BICK 32 BICK 19 18 0 19 18 DOUT3 DOUT4 32 BICK 32 BICK 0 19 (don’t care) Figure 17. Mode 6 タイミン グ (TDM256 Mode) MS1437-J-01 2012/11 - 21 - [AK4616] LRCK BICK(256fs) SDTO1 SDTI1 23 22 0 23 22 0 L1 R1 32 BICK 32 BICK 23 22 0 23 22 0 23 22 0 23 22 Monaural Monaural 23 22 32 BICK 0 23 22 32 BICK 0 23 22 0 DOUT1L DOUT1R DOUT2L DOUT2R 32 BICK SDTI2,3 32 BICK 32 BICK 32 BICK 23 22 0 23 22 0 DOUT3 DOUT4 32 BICK 32 BICK 23 (don’t care) Figure 18. Mode 7 タイミング (TDM256 Mode) LRCK BICK(256fs) SDTO1 SDTI1 23 22 0 23 22 0 L1 R1 32 BICK 32 BICK 23 22 0 23 22 23 22 0 23 22 0 Monaural Monaural 0 32 BICK 23 22 0 32 BICK 23 22 0 DOUT1L DOUT1R DOUT2L DOUT2R 32 BICK SDTI2,3 23 22 32 BICK 32 BICK 32 BICK 23 22 0 23 22 0 DOUT3 DOUT4 32 BICK 32 BICK 23 22 (don’t care) Figure 19. Mode 8 タイミング (TDM256 Mode) LRCK BICK(256fs) SDTO1 SDTI1 23 0 23 0 L1 R1 32 BICK 32 BICK 23 0 23 23 0 23 0 Monaural Monaural 0 32 BICK 23 0 32 BICK 23 0 DOUT1L DOUT1R DOUT2L DOUT2R 32 BICK SDTI2,3 23 32 BICK 32 BICK 32 BICK 23 0 23 0 DOUT3 DOUT4 32 BICK 32 BICK 23 (don’t care) Figure 20. Mode 9 タイミング (TDM256 Mode) MS1437-J-01 2012/11 - 22 - [AK4616] ■ ディジタルボリューム機能 AK4616はチャネル独立ディジタルボリューム(256レベル, 0.5dBステップ)を内蔵しています。DAC1, DAC2, MONODAC3, ADC, MONOADCに対してそれぞれDAATL1/R1 7-0 bit, DAATL2/R2 7-0 bit, DAAT3 7-0 bit, SADATL/R 7-0 bit, MADAT 7-0 bitで設定します(Table 7)。 DAATL1/R17-0bits DAATL2/R27-0 bits DAAT37-0 bits 00H 01H 02H : 7DH 7EH 7FH : FEH FFH Attenuation Level +0dB -0.5dB -1.0dB : -62.5dB -63.0dB -63.5dB : -127.0dB MUTE (-∞) (default) Table 7. DACディジタルボリュームの減衰量 SADATL/R 7-0 bits MADAT 7-0 bits 00H 01H 02H : 7DH 7EH 7FH : FEH FFH Attenuation Level +0dB -0.5dB -1.0dB : -62.5dB -63.0dB -63.5dB : -127.0dB MUTE (-∞) (default) Table 8. ADCディジタルボリュームの減衰量 MS1437-J-01 2012/11 - 23 - [AK4616] AK4616はDAC1L/1RにDOUT4の出力を加えるモノラルミキシング機能を持っています。(Figure 21) DAAT47-0 bits のデフォルト設定はMUTE (FFH) です。DOUT1とDOUT4のミキシング信号が0dBを超えると出力はフル スケールでクリップします。このクリッピングを避けるためにDAC1L/RまたはDOUT4のボリュームを調整し てください。 DAAT4 7-0 bits Attenuation Level 00H +0dB 01H -0.5dB 02H -1.0dB : : 7DH -62.5dB 7EH -63.0dB 7FH -63.5dB : : FEH -127.0dB FFH MUTE (-∞) (default) Table 9. DOUT4ディジタルボリュームの減衰量 DAC1L DAC1R D V O L D V O L DOUT1L/R DOUT4(Monaural) Figure 21. モノラルミキシングブロック MS1437-J-01 2012/11 - 24 - [AK4616] ディジタルボリューム(DAAT17-0, DAAT27-0, DAAT37-0, DAAT47-0 bits と SADATL/R 7-0, MADAT7-0 bits)の遷 移時間はDAATS1-0 bits とADATS1-0 bits で設定します(Table 10, Table 11)。 Mode1/2/3では設定値間の遷移はソフ ト遷移です。したがって、遷移中にスイッチングノイズは発生しません。 Mode 0 1 2 3 DAATS1 0 0 1 1 DAATS0 0 1 0 1 ATT speed 4080/fs 2040/fs 510/fs 255/fs (default) Table 10. DAAT17-0, DAAT27-0, DAAT37-0, DAAT47-0 bits の遷移時間設定 Mode 0 1 2 3 ADATS1 0 0 1 1 ADATS0 0 1 0 1 ATT speed 4080/fs 2040/fs 510/fs 255/fs (default) Table 11. SADATL/R 7-0, MADAT 7-0 bits の遷移時間設定 Mode0の場合、ATT設定間の遷移は4080レベルでソフト遷移します。00H(0dB)からFFH(MUTE)までには4080/fs (85.0ms@fs=48kHz)かかります。PDN pinを “L” にすると、DAAT17-0, DAAT27-0, DAAT37-0, SADATL/R 7-0, MADAT7-0 bits は 00Hに 、 DAAT47-0 bits は FFHに 初 期 化 され ま す 。 DAAT17-0, DAAT27-0, DAAT37-0, SADATL/R 7-0, MADAT7-0 bits はRSTN bitを “0” にすると一旦00Hになり、DAAT47-0 bits はRSTN bit を “0” に するとFFH になります。これらのビットはRSTN bitを “1” に戻すと設定値に戻っていきます。 ■ MIC ゲインアンプ AK4616はシングルエンド、差動入力に対応したマイク用ゲインアンプを内蔵しています。MDIF bit = “1” の 時、MINP/N pinsより差動入力が可能です。入力最大電圧はA3V31に依存します。AVDD=3.3Vの時、シング ルエンド入力の最大電圧は2.2Vpp、差動入力の最大電圧は±2.2Vppになります。入力インピーダンスはtyp. 30kΩです。MGAIN2-0 bitsにより、ゲインを設定することができます(Table 12)。動作中にマイクゲインの設 定を変更するとポップノイズが発生します。 Mode 0 1 2 3 4 5 6 7 MGAIN2 0 0 0 0 1 1 1 1 MGAIN1 MGAIN0 Input Gain 0 0 0dB 0 1 15dB 1 0 18dB 1 1 21dB 0 0 24dB 0 1 27dB 1 0 30dB 1 1 33dB Table 12. MIC Input Gain (typ.) MS1437-J-01 (default) 2012/11 - 25 - [AK4616] ■ MIC バイアス AK4616はマイク用の電源を内蔵します。MPRF pin とVSS2 pin の間に1µFのコンデンサを接続してください。 PMMP bit =“1”のとき、MICBIAS pinからマイク用の電源を供給することができます。出力電圧はtyp. 2.32Vで、 負荷抵抗はmin. 2.0kΩです。 (Figure 22)。 PMMB bit 0 1 MICBIAS pin Hi-Z Output Table 13. MICBIAS pin (default) AK4616 PMMB bit MICBIAS pin 2k MIC-Amp MINP pin MINN pin 2k Figure 22. MIC入力回路 (差動入力) AK4616 PMMB bit MICBIAS pin Microphone MIC-Amp MIN pin Figure 23. MIC入力回路 (シングルエンド入力) MS1437-J-01 2012/11 - 26 - [AK4616] ■ ソフトミュート機能 ソフトミュートはディジタル的に実行されます。SMUTE bitを “1” にするとその時点のATT設定値から設定さ れたディジタルボリュームの遷移時間 (Table 7)以内で入力データが-∞ (“0”)までアテネーションされます。 SMUTE bitを “0” にすると、-∞から設定されたディジタルボリュームの遷移時間 (Table 7)以内でATT設定値ま で復帰します。ソフトミュート開始後、-∞までアテネーションされる前に解除されるとアテネーションが中 断され、同じサイクルでATT設定値まで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替 える場合などに有効です。 SMUTE bit 0dB (1) (2) (4) Attenuation Level -∞ GD (3) GD AOUT 注: (1) 設定されたディジタルボリュームの遷移時間 (Table 7)以内で-∞ (“0”)までアテネーションされます。例 えば、Mode 0時、ATT設定値が “00H”の場合は4080/fsサイクルです。ソフトミュートで遷移するATT値 は00H~FFHです。 (2) 設定されたディジタルボリュームの遷移時間 (Table 7)以内でATT設定値まで復帰します。例えば、Mode 0時、ATT設定値が “FFH”の場合は4080/fsサイクルです。ソフトミュートで遷移するATT値はFFH~00H です。 (3) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。 (4) ソフトミュート開始後、-∞までアテネーションされる前に解除されるとアテネーションが中断され、同 じサイクルでATT設定値まで復帰します。 Figure 24. ソフトミュート機能 MS1437-J-01 2012/11 - 27 - [AK4616] ■ システムリセット 電源立ち上げ時には、PDN pinに一度 “L” を入力してリセットを行って下さい。その後、PDN pinを“H”にして ダミーコマンドを入力することにより、リセットが解除されます。リセットが行われると、AK4616の内部レ ジスタは全て初期値になります。ダミーコマンドは、レジスタアドレス00HにAll “0”を書き込むことにより、 実行されます。 VCOMなど基準電圧のパワーダウンは PDN pinで解除され、その後 LRCK の “↑” に同期して内部回路がパワ ーアップし、内部のタイミングが動作します。MCLK、LRCK、BICK が入力されるまでAK4616はパワーダウ ン状態です。 また、PDN pinに “L”を入力した状態で電源を立ち上げることを推奨します。 S T A R T SDA S S T O P R/W="0" Slave Address Sub Address(00H) N A C K Data(00H) N A C K P N A C K Figure 25. I2C-bus Mode ダミーコマンド MS1437-J-01 2012/11 - 28 - [AK4616] ■ パワーダウン機能 AK4616のADCとDACはパワーダウンピン(PDN pin)を “L” にすることでパワーダウンでき、このとき同時に 各ディジタルフィルタがリセットされます。PDN = “L”で内部レジスタ値は初期化されます。パワーダウンモ ード時、SDTO1-2 pinsは “L” になり、アナログ出力はHi-Zを出力します。このリセットは電源投入時に必ず 一度行って下さい。ADCの場合、内部パワーダウンモードが解除されると3~4/fs後、初期化サイクル(1056/fs) が開始されます。そのため、出力データSDTO1-2は1059~1060 x LRCKサイクル後確定します。DACの場合、 内部パワーダウンモードが解除されると3~4/fs後、初期化サイクル(516/fs)が開始されます。初期化中、アナ ログ出力はHi-Zを出力します。Figure 26にパワーダウン及びパワーアップ時のシーケンス例を示します。 DACIN bit = “1”の時、DACは1059~1060 x LRCKサイクル後有効になります。 A3V31, A3V32 D3V3, D1V8 PDN (10) 3~4/fs Internal PDN (9) (11) 1059/fs ADC Internal State (1) Init Cycle Normal Operation Power-down Normal Operation Power-down 516/fs (2) DAC Internal State Init Cycle GD (3) GD ADC In (Analog) ADC Out (Digital) “0”data DAC In (Digital) “0”data (6) (4) “0”data “0”data GD(3) DAC Out (Analog) Clock In MCLK,LRCK,SCLK External Mute (5) (7) GD (7) Don’t care Don’t care Mute ON Mute ON (8) 注: (1) ADCは内部パワーダウン解除後、アナログ部が初期化されます。 スタートアップ時のADCへの入力電圧は動作状態のコモン電圧を入力してください。 アナログ入力においてHPFの立ち上がり時間を待つ必要があります。 外付けのコンデンサが1uFの時、入力インピーダンス は60kΩ(typ)、τ = 0.06 sec. になります。 (2) DACは内部パワーダウン解除後、アナログ部が初期化されます。 (3) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延をもちます。 (4) パワーダウン時ADC出力は “0” データです。 (5) パワーダウン時DAC出力はHi-Zです。 (6) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力を ミュートして下さい。 (7) 内部パワーダウンの立ち下がりエッジ、及び内部パワーダウンの立ち上がりエッジの519∼520/fs後で異 音が出力されます。 (8) 異音(7)が問題になる場合はアナログ出力を外部でミュートして下さい。 (9) 内部パワーダウンが立ち上がってから初期化サイクルが開始するまで3∼4/fsかかります。 (10) PDN pin = “L”の状態で電源を投入し、すべての電源が立ち上がった後、PDN pinを“H”にしてください。 (11) ダミーコマンドの入力後に内部パワーダウンは解除されます。 Figure 26. ピンパワーダウン/ピンパワーアップシーケンス例 MS1437-J-01 2012/11 - 29 - [AK4616] AK4616のADCとDACはPMADC bitとPMDAC bitでそれぞれ独立にパワーダウンできます。また、DAC1-3は PMDA1-3 bitsでそれぞれ独立にパワーダウンができます。このときレジスタ値は初期化されません。PMADC bit= “0”のときSDTO1-3 pinsは “L” になります。PMDAC bit= “0”のとき、アナログ出力はVCOMを出力しDZF pinは “H” になります。このとき異音が生じるので、問題になる場合は外部でミュートして下さい。Figure 27 にパワーダウン及びパワーアップ時のシーケンス例を示します。 4~5/fs (9) 3~4/fs (10) PMADC/PMDAC bit (1) ADC Internal State Normal Operation DAC Internal State Normal Operation Power-down Init Cycle Normal Operation 516/fs (2) Power-down Init Cycle Normal Operation GD (3) GD ADC In (Analog) ADC Out (Digital) “0”data DAC In (Digital) “0”data GD Clock In GD (5) (7) Don’t care MCLK,LRCK,SCLK External Mute (6) (3) (7) DAC Out (Analog) (4) (8) Mute ON 注: (1) ADCはパワーダウン解除後、アナログ部が初期化されます。 初期化サイクルは1056fsになります。スタートアップ時のADCへの入力電圧は動作状態のコモン電圧を 入力してください。 (2) DACはパワーダウン解除後、アナログ部が初期化されます。 (3) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延をもちます。 (4) パワーダウン時ADC出力は “0” データです。 (5) パワーダウン時DAC出力はHi-Zです。 (6) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力を ミュートして下さい。 (7) PMDAC bit に“0”を書き込んでから4~5/fs後、及びPMDAC bit に“1”を書き込んでから519∼520/fs後で異 音が出力されます。 (8) 異音(7)が問題になる場合はアナログ出力を外部でミュートして下さい。 (9) PMADC bitに “0”を書き込んでから該当するADCがパワーダウンするまで4~5/fs かかります。 PMDAC bitに “0”を書き込んでから該当するDACがパワーダウンするまで4~5/fs かかります。 (10) PMADC bit 及びPMDAC bitを “1”にしてから初期化サイクルが開始するまで3∼4/fsかかります。 Figure 27. ビットパワーダウン/ビットパワーアップシーケンス例 MS1437-J-01 2012/11 - 30 - [AK4616] ■リセット機能 RSTN bit = “0”のときADCはアナログ部とディジタル部がパワーダウン、DACはディジタル部がパワーダウン しますがレジスタ値は初期化されません。このときSDTO1-2 pinは “L” になり、アナログ出力はHi-Zになりま す。この時異音が生じるので、問題になる場合は外部でミュートして下さい。Figure 28にRSTN bitによるリ セットシーケンスを示します。 RSTN bit 4~5/fs (8) 3~4/fs (9) Internal RSTN bit ADC Internal State (1) Power-down Normal Operation Normal Operation Init Cycle 516/fs (2) DAC Internal State Digital Block Power-down Normal Operation Init Cycle Normal Operation GD (2) GD ADC In (Analog) ADC Out (Digital) DAC In (Digital) DAC Out (Analog) Clock In MCLK,LRCK,SCLK (4) “0”data (5) “0”data (3) GD GD (7) (7) (6) Don’t care 注: (1) ADCはパワーダウン解除後、アナログ部が初期化されます。 初期化サイクルは1056fsになります。スタートアップ時のADCへの入力電圧は動作状態のコモン電圧を 入力してください。 (2) DACはパワーダウン解除後、アナログ部が初期化されます。 (3) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延(GD)をもちま す。 (4) パワーダウン時ADC出力は “0” データです。 (5) アナログ部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はディジタル出力を ミュートして下さい。 (6) RSTN= “0”の時、アナログ出力はHi-Zです。 (7) RSTN bitが “0” になってから4∼5/fs後、及びRSTN bitが “1” になってから3∼4/fs後に異音が出力されます。 (8) RSTN bitに “0”を書き込んでからLSI内部のRSTN bitが変化するまで4~5/fs かかります。 (9) RSTN bitに “1”を書き込んでから初期化サイクルが開始するまで3∼4/fsかかります。 Figure 28. リセットシーケンス例 MS1437-J-01 2012/11 - 31 - [AK4616] ■ DAC個別パワーダウン機能 AK4616ではDACパワーマネジメントビットPMDA3-1 bitにより個別にパワーダウンをすることができます。 パワーマネジメントビットが “0”のとき、該当するDACのアナログ部、ディジタル部は共にパワーダウンさ れます。PMDA3-1 bitによりパワーダウンされたDACのアナログ出力はHi-Zになります。パワーダウンの設 定・解除の両方で異音が生じるため、問題になる場合は外部でミュート、もしくはPMDAC bit = “0”または RSTN bit = “0”の時にPMDA3-1 bitの設定を行ってください。Figure 29にPMDA3-1 bitによるパワーダウン及び パワーアップ時のシーケンスを示します。 PMDA3-1 bit 4~5/fs (4) Power Down Channel DAC Digital Internal State 2~3/fs (5) Power-down Normal Operation 2~3/fs (5) 4~5/fs (4) Power-down Normal Operation 516/fs (6) DAC Analog Internal State Normal Operation Power-down DAC In (Digital) Normal Operation 516/fs (6) Normal Operation Power-down Init Cycle Init Cycle Normal Operation “0”data (1) GD GD (3) (2) DAC Out (Analog) (3) (3) (2) (3) Normal Operation Channel DAC In (Digital) “0”data GD GD DAC Out (Analog) 注: (1) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。 (2) PMDA3-1 bitでパワーダウンされたDACのアナログ出力はHi-Zです。 (3) PMDA3-1 bitに“0”を書き込んでから4~5/fsで、PMDA3-1 bitに “1”を書き込んでから518∼519/fs でDAC の出力には異音が出力されます。 (4) PMDA3-1 bitに “0”を書き込んでから該当するDACがパワーダウンするまで4~5/fs かかります。 (5) PMDA3-1 bitに “1”を書き込んでから初期化サイクルが開始するまで2∼3/fsかかります。 (6) DACはパワーダウン解除後、アナログ部が初期化されます。 Figure 29. DAC個別パワーダウン例 MS1437-J-01 2012/11 - 32 - [AK4616] ■ シリアルコントロールインタフェース AK4616の各機能はピンまたはレジスタで設定できます。レジスタへの書き込み方式はI2Cバスです。PDN pin を “L” にすると内部レジスタ値は初期化されます。RSTN bitに “0” を書き込むと内部タイミング回路がリセ ットされます。但し、この時レジスタの内容は初期化されません。 * PDN = “L”時はコントロールレジスタへの書き込みはできません。 AK4616のI2Cバスモードのフォーマットは、高速モード(max:400kHz)に対応しています。 1. WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 30に示されます。バス上のICへのアクセスには、 最初に開始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、 開始条件が作られます(Figure 36)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビッ トから構成され、8ビット目にはデータ方向ビット(R/W) が続きます。上位7ビットは “0010000”固定です(Figure 31)。アドレスが一致した場合、AK4616は確認応答 (Acknowledge) を生成し、命令が実行されます。マスタは 確認応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 37)。R/W bitが “0”の 場合はデータ書き込み、R/W bitが “1”の場合はデータ読み出しを行います。 第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上位3ビ ットは “0”固定です(Figure 32)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、 MSB firstで構成されます(Figure 33)。AK4616は、各バイトの受信を完了するたびに確認応答を生成します。 データ転送は、必ずマスタが生成する停止条件 (Stop Condition) によって終了します。SCLラインが “H”の時 にSDAラインを “L”から “H”にすると、停止条件が作られます(Figure 36)。 AK4616は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を 送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス に格納されます。アドレス “0EH”にデータを書き込んだ後、さらに次のアドレスに書き込んだ場合にはアド レス“00H”にデータが書き込まれます。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で状 態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 38)。SCLラインが “H”の時に SDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S T O P R/W="0" Slave S Address Sub Address(n) A C K Data(n) Data(n+1) A C K A C K Data(n+x) A C K A C K P A C K Figure 30. I2Cバスモードのデータ転送シーケンス 0 0 1 0 0 0 0 R/W A2 A1 A0 Figure 31. 第1バイトの構成 0 0 0 A4 A3 Figure 32. 第2バイトの構成 MS1437-J-01 2012/11 - 33 - [AK4616] D7 D6 D5 D4 D3 D2 D1 D0 Figure 33. 第3バイト以降の構成 2. READ命令 R/W bitが “1”の場合、AK4616はREAD動作を行います。指定されたアドレスのデータが出力された後、マス タが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレス のデータを読み出すことができます。アドレス “0EH”のデータを読み出した後、さらに次のアドレスを読み 出す場合にはアドレス “00H”のデータが読み出されます。 AK4616はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 2-1. カレントアドレスリード AK4616は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたア ドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値 を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カレ ントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリードで は、AK4616はREAD命令のスレーブアドレス(R/W bit = “1”)の入力に対して確認応答を生成し、次のクロック から内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントします。 データが出力された後、マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。 S T A R T SDA S T O P R/W="1" Slave S Address Data(n) Data(n+1) Data(n+2) MA AC SK T E R A C K MA AC SK T E R Data(n+x) MA AC SK T E R MA AC SK T E R P MN AA SC T EK R Figure 34. カレントアドレスリード 2-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー ドはREAD命令のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する必要があ ります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W bit = “0”)、読み出すアドレスを順次入力します。AK4616がこのアドレス入力に対して確認応答を生成した後、 再送条件、READ命令のスレーブアドレス(R/W bit= “1”)を入力します。AK4616はこのスレーブアドレスの入 力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つインクリ メントします。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、READ動作は終了 します。 S T A R T SDA S T A R T R/W="0" Slave S Address Slave S Address Sub Address(n) A C K A C K S T O P R/W="1" Data(n) A C K Data(n+1) MA AC S K T E R Data(n+x) MA AC S T K E R MA AC S T K E R P MN A A S TC E K R Figure 35. ランダムアドレスリード MS1437-J-01 2012/11 - 34 - [AK4616] SDA SCL S P start condition stop condition Figure 36. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 37. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 38. I2Cバスでのビット転送 MS1437-J-01 2012/11 - 35 - [AK4616] ■ レジスタマップ Add 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH Register Name Power Management 1 Power Management 2 Audio Interface Format Soft Mute Input Selector DAC1L Volume DAC1R Volume DAC2L Volume DAC2R Volume DOUT3 Volume DOUT4 Volume ADC Volume ADC Volume Monaural ADC Volume Microphone Gain D7 0 0 0 ADAST1 0 D6 PMMB 0 0 ADAST0 0 D5 PMADC 0 0 DAATS1 0 DAATL17 DAATR17 DAATL27 DAATR27 DAAT37 DAAT47 SADATL7 SADATR7 DAATL16 DAATR16 DAATL26 DAATR26 DAAT36 DAAT46 SADATL6 SADATR6 MADAT7 0 MADAT6 0 D4 PMDAC TDM DAATS0 DACIN D3 0 0 0 0 MOMIX D2 0 PMDA3 DIF2 0 MDIF D1 0 PMDA2 DIF1 0 AIN1 D0 RSTN PMDA1 DIF0 SMUTE AIN0 DAATL15 DAATR15 DAATL25 DAATR25 DAAT35 DAAT45 SADATL5 SADATR5 DAATL14 DAATR14 DAATL24 DAATR24 DAAT34 DAAT44 SADATL4 SADATR4 DAATL13 DAATR13 DAATL23 DAATR23 DAAT33 DAAT43 SADATL3 SADATR3 DAATL12 DAATR12 DAATL22 DAATR22 DAAT32 DAAT42 SADATL2 SADATR2 DAATL11 DAATR11 DAATL21 DAATR21 DAAT31 DAAT41 SADATL1 SADATR1 DAATL10 DAATR10 DAATL20 DAATR20 DAAT30 DAAT40 SADATL0 SADATR0 MADAT5 0 MADAT4 0 MADAT3 0 MADAT2 MGAIN2 MADAT1 MGAIN1 MADAT0 MGAIN0 0 注: アドレス0FH∼1FHは書き込み不可です。“0”で指定されたビットへの “1”の書き込みは禁止です。 PDN pin を “L” にすると、レジスタ値は初期化されます。 RSTN bit を “0” にすると、内部のタイミングがリセットされます。但し、レジスタ値は初期化されませ ん。 MS1437-J-01 2012/11 - 36 - [AK4616] ■ 詳細説明 Addr 00H Register Name Power Management 1 R/W Default D7 0 RD 0 D6 PMMB R/W 1 D5 PMADC R/W 1 D4 PMDAC R/W 1 D3 0 RD 0 D2 0 RD 0 D1 0 RD 0 D0 RSTN R/W 1 RSTN: 内部タイミングリセット 0: リセット。DZF pinは “H” になりますが、レジスタ値は初期化されません。 1: 通常動作。(default) PMDAC: DAC1-3のパワーマネジメント 0: 全DACのパワーダウン。このときPMDA1-3 bitは無効です。 1: 通常動作。このときPMDA1-3 bitは有効です。(default) PMADC: ADC1-2のパワーマネジメント 0: 全ADCのパワーダウン。 1: 通常動作。(default) PMMB: マイクバイアスのパワーマネジメント 0: Power-down 1: Normal operation (default) Addr 01H Register Name D7 D6 D5 D4 D3 D2 D1 D0 Power Management 2 0 RD 0 RD 0 0 RD PMDA3 PMDA2 PMDA1 0 0 0 RD 0 R/W 1 R/W 1 R/W 1 R/W Default RD 0 0 PMDA3-1: DAC3-1のパワーマネジメント (0: パワーダウン, 1: 通常動作) PMDA1: DAC1のパワーマネジメント PMDA2: DAC2のパワーマネジメント PMDA3: DAC3のパワーマネジメント MS1437-J-01 2012/11 - 37 - [AK4616] Addr 02H Register Name Audio Interface Format R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 TDM R/W 0 D3 0 RD 0 D2 DIF2 R/W 1 D1 DIF1 R/W 0 D0 DIF0 R/W 0 DIF2-0: オーディオデータインタフェースモード選択(Table 5, Table 6) 初期値: “100”, mode 4 TDM1-0: TDMフォーマット選択(Table 5, Table 6) Mode TDM Data Output Data Input Pins Pins 0 0 SDTO1-2 SDTI1-3 1 1 SDTO1 SDTI1 Addr 03H Register Name Soft Mute R/W Default D7 ADATS1 R/W 0 D6 ADATS0 R/W 0 D5 DAATS1 R/W 0 TDM Format mode Stereo mode TDM256 mode D4 DAATS0 R/W 0 D3 0 RD 0 D2 0 RD 0 D1 0 RD 0 D0 SMUTE R/W 0 SMUTE: ソフトミュート機能有効 0: 通常動作 (default) 1: 全DAC出力がソフトミュートされます。 DAATS1-0: DAC ディジタルアテネータ遷移時間設定 (Table 10) 初期値: “00”, Mode 0 ADATS1-0: ADC ディジタルアテネータ遷移時間設定(Table 8) 初期値: “00”, Mode 0 Addr 04H Register Name Input Selector R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 DACIN R/W 0 D3 MOMIX R/W 0 D2 MDIF R/W 0 D1 AIN1 R/W 0 D0 AIN0 R/W 0 AIN1-0: ADCの入力選択 (Table 2) 初期値: “00”, AIN1L/1R MDIF: マイクアンプのシングルエンド/差動 入力選択 0: MIN/MINP pinへのシングルエンド入力. MINN pin はオープンにしてください。 (default) 1: 差動入力 (MINP/MINN pin) MOMIX: モノラルADCミキシングスイッチ (Table 3) 初期値: “0” DACIN: DAC1, 2の入力セレクタ (Table 4) 初期値: “0” DACIN bit = “0”の時、ADCの出力は DACのディジタル入力に接続されます。この場合、SDTI1-2 pinsの入力データは無視されます。 ループバックモードでのSDTOオーディオフォーマットは ループバックモード0/1/2/3 の時モード3で、ループバックモード4の時モード4になります (Table 5)。 TDM mode ではDACIN bitを “1” に設定してください。 MS1437-J-01 2012/11 - 38 - [AK4616] Add 05H 06H 07H 08H 09H 0BH 0CH 0DH Register Name DAC1L Volume DAC1R Volume DAC2L Volume DAC2R Volume DOUT3 Volume ADC Volume ADC Volume Monaural ADC Volume R/W Default D7 D6 D5 D4 D3 D2 D1 D0 DAATL17 DAATR17 DAATL27 DAATR27 DAAT37 SADATL7 SADATR7 DAATL16 DAATR16 DAATL26 DAATR26 DAAT36 SADATL6 SADATR6 DAATL15 DAATR15 DAATL25 DAATR25 DAAT35 SADATL5 SADATR5 DAATL14 DAATR14 DAATL24 DAATR24 DAAT34 SADATL4 SADATR4 DAATL13 DAATR13 DAATL23 DAATR23 DAAT33 SADATL3 SADATR3 DAATL12 DAATR12 DAATL22 DAATR22 DAAT32 SADATL2 SADATR2 DAATL11 DAATR11 DAATL21 DAATR21 DAAT31 SADATL1 SADATR1 DAATL10 DAATR10 DAATL20 DAATR20 DAAT30 SADATL0 SADATR0 MADAT7 R/W 0 MADAT6 R/W 0 MADAT5 R/W 0 MADAT4 R/W 0 MADAT3 R/W 0 MADAT2 R/W 0 MADAT1 R/W 0 MADAT0 R/W 0 DAATL1/R17-10, DAATL2/R27-20, DAAT37-30, SADATL/R7-0, MADAT7-0: アテネーションレベル (Table 7, Table 8) Addr 0AH Register Name DOUT4 Volume R/W Default D7 D6 D5 D4 D3 D2 D1 D0 DAAT47 DAAT46 DAAT45 DAAT44 DAAT43 DAAT42 DAAT41 DAAT40 R/W 1 R/W 1 R/W 1 R/W 1 R/W 1 R/W 1 R/W 1 R/W 1 DAAT47-40: DOUT4 ディジタルアテネーションのアテネーションレベル (Table 9) DAAT47-40: “FF” (MUTE) (default) Addr 0EH Register Name Microphone Gain R/W Default D7 0 RD 0 D6 0 RD 0 D5 0 RD 0 D4 0 RD 0 D3 0 RD 0 D2 D1 D0 MGAIN2 MGAIN1 MGAIN0 R/W 0 R/W 0 R/W 0 MGAIN2-0:マイクアンプ ゲイン コントロール (Table 12) MGAIN2-0: “000” (0dB) (default) MS1437-J-01 2012/11 - 39 - [AK4616] システム設計 Figure 39はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4616)を参照して下さい。 AIN4R 26 1u 1u AIN4L 27 VCOM 28 MINN 31 MICBIAS 30 MPRF 29 TST2 33 MIN/MINP 32 1u MUTE AOUT2R 34 TST1 25 MUTE AOUT2L 35 1u MUTE AOUT1R 36 MIC MUTE 37 AOUT1L MUTE 38 AOUT3N VSS2 23 MUTE 39 AOUT3P AIN1LN 22 40 VSS3 AIN1LP 21 41 A3V32 AIN1RN 20 AK4616 42 VREFH2 D3V3 9 12 AIN3RN SDTO2 8 1u 1u 1u 1u 1u 1u 1u 1u 1u 1u 1u SDTO1 7 0.1u BICK 6 AIN3LP 13 MCLK 48 SCL 5 AIN3LN 14 LRCK 47 PDN SDTI2 AIN2RP 15 4 46 D1V8 3 AIN2RN 16 SDTI1 45 VSS4 2 1.8V Digital AIN2LP 17 SDA 0.1u 44 SDTI3 1 + 10u AIN2LN 18 + 10u 0.1u AIN1RP 19 43 TST3 11 AIN3RP 0.1u 1u 3.3V Analog 10u 10 VSS1 + 3.3V Analog A3V31 24 µP 10u + DSP 3.3V Digital Digital Ground Analog Ground Figure 39. システム接続例1 MS1437-J-01 2012/11 - 40 - [AK4616] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。通常A3V31, A3V32, D3V3にはシステムのアナログ電源を 供給します。A3V31, A3V32, D3V3が別電源で供給される場合は、電源立ち上げシーケンスを考える必要はあ りません。VSS1~4 はアナロググランドに接続して下さい。システムのグランドはアナログとディジタルで分 けて配線し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデンサはなる べく電源ピンの近くに接続して下さい。 2. 基準電圧入力 VCOMはAVDD1x1/2電圧を出力しており、アナログ信号のコモン電圧として使われます。このピンには高周 波ノイズを除去するために1μFのセラミックコンデンサをピンに出来るだけ近づけてVSS1との間に接続して 下さい。VCOM pinから電流を取ってはいけません。また、ディジタル信号、特にクロック信号は変調器への カップリングを避けるためVREFH2, VCOMからできるだけ離して下さい。 3. アナログ入力 モノラルADC入力はシングルエンド入力、差動入力の両方に対応しており、MDIF bit で選択できます。ステ レオADCは3つの差動入力ポートと1つのシングルエンド入力ポートを持っています。シングルエンド入力信 号は電源電圧に比例し、通常0.81 x AVDD1 Vpp (typ.) です。差動入力信号はLIN(RIN)+ と LIN(RIN)-の範囲で 電源電圧に比例し、通常 ±0.81x AVDD1 Vpp (typ) になります。AK4616はVSS2からA3V31までの電圧を入力 することができます。出力コードのフォーマットは2’sコンプリメント(2の補数)です。DCオフセットは内蔵 のHPFでキャンセルされます。 AK4616は64fs(@fs=48kHz)でアナログ入力をサンプリングします。ディジタルフィルタは、サンプリング周 波数の整数倍付近の帯域を除く阻止域以上のノイズをすべて除去します。AK4616はサンプリング周波数付近 のノイズを減衰させるためにアンチエリアジングフィルタ(RCフィルタ)を内蔵しています。 4. アナログ出力 シングルエンド出力時のOutput Full-scale VoltageはVCOM電圧を中心に0.61xVREFH2 Vpp(typ)です。差動出力 時のOutput Full-scale VoltageはVCOM電圧を中心に ±0.62 x VREFH2 Vpp (typ)です。差動出力は外部で加算さ れます。 L(R)OUT+ とL(R)OUT-の加算電圧はVAOUT = [L(R)OUT+]-[L(R)OUT-]です。加算ゲインが1の場合、 Output Full-scale Voltageは4.12Vpp (typ@A3V32=3.3V)です。入力コードのフォーマットは2’sコンプリメント(2 の補数)で、7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit)に対しては負のフルスケール、 000000H(@24bit)での理想値はVCOM電圧が出力されます。ΔΣ変調器が発生する帯域外ノイズ(シェーピン グノイズ)はシングルエンド出力時には内蔵のスイッチトキャパシタフィルタ(SCF)とスムージングフィルタ で除去されます。差動出力時にはスムージングフィルタが内蔵されていませんので帯域外ノイズを除去した い場合は外部でLPFを組んでください。 本LSIのアナログ出力はVCOM電圧に対して数mV程度のオフセットを持ちます。 MS1437-J-01 2012/11 - 41 - [AK4616] 5. 外部アナログ入力回路 10k Signal 22μ + 10k +12V 10k 68p + +12V 2.67Vpp 10k 2k + 2k + AIN+ 1μ LME49720MA AK4616 + 10k 1μ 10μ 10k + AIN2.67Vpp 0.1μ Figure 40. 入力バッファ回路例1 (AC coupled single-ended input) (AIN1LP/N, AIN1RP/N, AIN2LP/N, AIN2RP/N, AIN3LP/N, AIN3RP/N pins) Analog In 2.67Vpp AIN+ 1μ AK4616 Analog In 2.67Vpp AIN1μ Figure 41. 入力バッファ回路例2 (AC coupled single-end input) (AIN1LP/N, AIN1RP/N, AIN2LP/N, AIN2RP/N, AIN3LP/N, AIN3RP/N pins) Analog In 2.67Vpp AIN AK4616 1μ Figure 42. 入力バッファ回路例3 (AC coupled single-ended input) (AIN4L/R pins) MS1437-J-01 2012/11 - 42 - [AK4616] 6. 外部アナログ出力回路 AK4616 AOUT Analog Out C=1μF R=100kΩ 2.00Vpp Figure 43. 外部 LPF 回路例1 (AOUT1L/R, AOUT2L/R) 2.06Vpp + AOUT- 8.2k 8.2k 300 22u +12V AK4616 22u AOUT+ 4.12Vpp 2.2n + 8.2k +12V + 300 8.2k 270p C=1μF 220 + LME49720MA 270p VAOUT R=100kΩ 4.7k 2.06Vpp 4.7k 10u + 0.1u Figure 44. 外部 LPF 回路例2 (AC coupled differential output) (AOUT3P/N) AOUTC=1μF R=100kΩ AK4616 2.06Vpp Analog Out AOUT+ C=1μF R=100kΩ 2.06Vpp Figure 45. 外部 LPF 回路例3 (AC coupled differential output) (AOUT3P/N) Note: HPFのカットオフ周波数は下式により決まります。 fc= 1/(2 × π × R × C) [Hz] Cは外部DCカットコンデンサ、Rは負荷抵抗を表します。 C = 1μF で R = 100kΩのとき、 fs = 1.6Hz になります。 MS1437-J-01 2012/11 - 43 - [AK4616] パッケージ 48pin LQFP(Unit: mm) 1.70Max 9.0 0.13 ± 0.13 7.0 36 1.40 ± 0.05 24 48 13 7.0 37 1 9.0 25 12 0.09 ∼ 0.20 0.5 0.22 ± 0.08 0.10 M 0° ∼ 10° S 0.10 S 0.30 ~ 0.75 ■ 材質・メッキ仕様 パッケージ材質: リードフレーム材質: リードフレーム処理: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー 銅 半田(無鉛)メッキ MS1437-J-01 2012/11 - 44 - [AK4616] マーキング AK4616VQ XXXXXXX 1 1) Pin #1 indication 2) Date Code: XXXXXXX(7 digits) 3) Marking Code: AK4616VQ 改訂履歴 Date (Y/M/D) 12/11/05 12/11/14 Revision 00 01 Reason 初版 誤記訂正 Page Contents 41 システム設計 2. 基準電圧入力: “VREF1” を削除 MS1437-J-01 2012/11 - 45 - [AK4616] 重要な注意事項 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社 営業担当、あるいは弊社特約店営業担当にご確認ください。 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動 作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、 ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお 客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に 起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、 直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極め て高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面によ る同意をお取りください。 この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の 責任を一切負うものではありませんのでご了承ください。 お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損 害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 MS1437-J-01 2012/11 - 46 -