[AK5730] AK5730 4-Channel Differential Audio ADC for Line & Mic Inputs 概 要 AK5730 はDCエラー検出用SAR ADC内蔵の4チャンネルのA/Dコンバータです。ライン、マイク入力に 対応し、マイクアレイアプリケーションに最適です。TDMオーディオフォーマットによりDSPと接続 が容易にできます。 特 長 1. Audio ADC - 4チャネルオーディオADC - 全差動入力、シングルエンド入力 - 入力電圧: Microphone: 1.65Vrms, LINE and Phone: 3Vrms 外付け抵抗で調整可能 Boost Input: 11.7Vrms 外付け抵抗で調整可能 - ADC特性: S/(N+D): typ 92dB DR, S/N: typ 100dB - DCオフセットキャンセル用 ディジタルHPF: 独立ON/OFF fc=1Hz 2. サンプリング周波数: 8kHz ~ 48kHz 3. マスタクロック: 256fs, 384fs, 512fs or 内蔵PLL 4. マスタ/スレーブ モード 5. オーディオインタフェース: MSB First, 2’s complement - 24bit I2S - 2つのカスケード接続まで可能な24bit TDMインタフェース 6. SAR ADC - 1ch SAR ADC with 9:1 MUX - 基準電圧: グランド 7. マイクエラー診断機能 - オープンマイク - バッテリーとのショート - グランドとのショート - 入力間のショート - マイクバイアスの過電流 - 温度過上昇 8. プログラム可能 マイクバイアス: 5V ~ 9V (0.5V step) 9. P インタフェース: I2C-Bus (Ver 1.0, 400kHz mode) 又は SPI 10. 電源電圧: VDD= 3.0 3.6V 11. 動作温度範囲: Ta = 40 105C 12. パッケージ: 48pin LQFP MS1577-J-02 2014/07 -1- [AK5730] ■ ブロック図 max: 10mA x 4Mic VREFL AVDD VSS1 VREF DVDD VSS2 +5.0~9.0V MPWR CP1 CN1 CP2 CN2 CVP1 CVP2 Mic Bias, CP MCLK IN1N IN2P Mic IN2N IN3P Line IN3N IN4P Line IN4N MCLKI MUX Amp. IN1P Mic SPI PLL + - ADC1 + - ADC2 + - ADC3 + - ADC4 HPF, LPF, Gain IIS/TDM Out BICK LRCK SDTO1 SDTO2 TDMI MSN PDN INM1P INM1N SAR ADC INM2P INM2N MUX INM3P Mic. Diags IIC or SPI I/F CAD0/CSN CAD1/CDTO SDA/CDTI SCL/CCLK INT INM3N INM4P INM4N Battery VBATM Figure 1. ブロック図 MS1577-J-02 2014/07 -2- [AK5730] MPWR NC CVP1 CP1 CN1 DVDD VSS2 NC CN2 NC SCL/CCLK SDA/CDTI 36 35 34 33 32 31 30 29 28 27 26 25 ■ ピン配置 CP2 37 24 INT CVP2 38 23 SDTO2 SDTO1 NC 39 22 INM1P 40 21 LRCK IN1P 41 20 BICK IN1N AK5730VQ 42 19 MCLKI INM1N 43 18 TDMI VREF 44 17 CAD1/CDTO INM2P 45 16 CAD0/CSN IN2P Top View 8 9 10 11 12 IN4P IN4N INM4N VSS1 VBATM 6 MSN 7 5 INM4P 4 IN3N INM3N AVDD 3 13 IN3P SPI 48 2 47 INM2N INM3P PDN 14 1 15 VREFL 46 IN2N MS1577-J-02 2014/07 -3- [AK5730] ピン/機能 Pin No. Name 1 VREFL 2 INM3P 3 IN3P 4 IN3N 5 INM3N 6 MSN 7 INM4P 8 IN4P 9 IN4N 10 INM4N 11 VSS1 12 VBATM I/O Function I I I I I I I I I I I ADC Reference Pin. 0V Ch3 Positive Input Monitor Pin Ch3 Positive Input Pin (with DC cut capacitor) Ch3 Negative Input Pin (with DC cut capacitor) Ch3 Negative Input Monitor Pin Master/Slave Control Pin Ch4 Positive Input Monitor Pin Ch4 Positive Input Pin (with DC cut capacitor) Ch4 Negative Input Pin (with DC cut capacitor) Ch4 Negative Input Monitor Pin Ground Pin 1. 0V Battery Power Monitor Pin Analog Power Supply Pin, 3.0 3.6V 通常VSS1との間に10F程度の電解コンデンサと並列に0.1Fのセラミック コンデンサを接続して下さい。 Control Mode Select Pin “L”: I2C Busコントロールモード, “H”: 4線シリアルコントロールモード Power-Down Mode Pin PDN pin = “L” の時、AK5730はパワーダウンモードでリセット状態になりま す。電源立ち上げ時には必ずPDN pin = “L” によるリセットを行ってくださ い。 (SPI pin = “L”) Chip Address 0 Pin (SPI pin = “H”) Chip Select Pin in serial control mode (SPI pin = “L”) Chip Address 1 Pin (SPI pin = “H”) Control Data Output Pin TDM Data Input Pin Master Clock Input Pin 13 AVDD - 14 SPI I 15 PDN I CAD0 I CSN I CAD1 I CDTO O 18 19 TDMI MCLKI I I 20 BICK I/O Audio Serial Data Clock Pin 21 LRCK I/O Channel Clock Pin 22 23 SDTO1 SDTO2 O O 24 INT O SDA I/O CDTI I 16 17 25 ADC Audio Serial Data Output1 Pin ADC Audio Serial Data Output2 Pin Interrupt Signal Output Pin 通常は10k の抵抗を介してDVDD (3.3V)に接続してください。 (SPI pin = “L”) Control Data Input/Output Pin (SPI pin = “H”) Control Data Input Pin MS1577-J-02 Power Down Status Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z (Slave) L出力(Master) Hi-z (Slave) L出力(Master) L出力 L出力 Hi-z Hi-z 2014/07 -4- [AK5730] No. Pin Name I/O SCL I CCLK I 27 NC - 28 CN2 I 29 30 NC VSS2 - 31 DVDD - 32 CN1 I 33 CP1 I 34 CVP1 O 35 NC - 36 MPWR O 26 Function Power Down Status (SPI pin = “L”) Control Data Clock Pin Hi-z (SPI pin = “H”) Control Data Clock Pin This pin should be connected to VSS1. Negative Charge Pump Capacitor Terminal Pin 2 CP2 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の 部品を使用して下さい。極性付きのコンデンサを使用する場合、CP2 pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン 10k サも使用できます。 Connect to VSS * 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の 範囲にしてください。 This pin should be connected to VSS1. Digital Ground Pin and Charge Pump Ground Pin , 0V Digital Power Supply Pin and Charge Pump Circuit Positive Power Supply Pin 3.0V3.6V 通常VSS2との間に10F程度の電解コンデンサと並列に0.1Fのセラミ ックコンデンサを接続して下さい。 Negative Charge Pump Capacitor Terminal Pin 1 CN1 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の 部品を使用して下さい。極性付きのコンデンサを使用する場合、CP1 pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン 10k サも使用できます。 Connect to VSS * 最大バイアス電圧は3.6Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 Positive Charge Pump Capacitor Terminal Pin 1 CP1 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の 部品を使用して下さい。極性付きのコンデンサを使用する場合、CP1 pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン 50k サも使用できます。 Connect to VSS * 最大バイアス電圧は3.6Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 Charge Pump Circuit Positive Voltage Output Pin 1 VSS2との間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の部 品を使用して下さい。極性付きのコンデンサを使用する場合、VSS2 pin 50k 側にコンデンサの負極端子を接続して下さい。極性のないコンデンサ Connect to も使用できます。 AVDD * 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 This pin should be connected to VSS1. MIC Power Supply Pin 通常は1.0F のセラミックコンデンサを介してVSS1に接続してくださ い。 Hi-z * 最大バイアス電圧は10Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 MS1577-J-02 2014/07 -5- [AK5730] No. Pin Name I/O Function Power Down Status 37 CP2 I 38 CVP2 O 39 NC - Positive Charge Pump Capacitor Terminal Pin 2 CN2 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗) の部品を使用して下さい。極性付きのコンデンサを使用する場合、CP2 pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン サも使用できます。 * 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 Charge Pump Circuit Positive Voltage Output Pin 2 VSS2との間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の 部品を使用して下さい。極性付きのコンデンサを使用する場合、VSS2 pin 側にコンデンサの負極端子を接続して下さい。極性のないコンデン サも使用できます。 * 最大バイアス電圧は14.4Vです。外付けコンデンサのばらつきは許容 値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の範囲にしてください。 This pin should be connected to VSS1. 40 INM1P I Ch1 Positive Input Monitor Pin Hi-z 41 IN1P I Ch1 Positive Input Pin (with DC cut capacitor) Hi-z 42 IN1N I Ch1 Negative Input Pin (with DC cut capacitor) Hi-z 43 INM1N I Ch1 Negative Input Monitor Pin Voltage Reference Pin for MPWR. 通常は1.0F のセラミックコンデンサを介してVSS1に接続してくだ 44 VREF O さい。 45 INM2P I Ch2 Positive Input Monitor Pin 46 IN2P I Ch2 Positive Input Pin (with DC cut capacitor) 47 IN2N I Ch2 Negative Input Pin (with DC cut capacitor) 48 INM2N I Ch2 Negative Input Monitor Pin Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。 NC pin (内部ボンディングなし) MS1577-J-02 5k Connect to CVP1 5k Connect to CVP1 - Hi-z 1M Connect to AVDD Hi-z Hi-z Hi-z Hi-z 2014/07 -6- [AK5730] 絶対最大定格 (VSS1=VSS2=0V; Note 2) Parameter Symbol min max Unit Power Supplies: Analog AVDD 4.6 V 0.3 Digital, Charge Pump DVDD 4.6 V 0.3 Input Current, Any Pin Except Supplies IIN mA 10 Analog Input Voltage (Note 3) VINA CVP1+0.3 V 0.3 Digital Input Voltage VIND DVDD+0.3 V 0.3 Operating Temperature (powered applied) Ta 105 40 C Storage Temperature Tstg 150 65 C Note 2. 電圧はすべてグランドピンに対する値です。VSS1 と VSS2 は必ず同じグランドに接続してください。 Note 3. CVP1: CVP1 pin 電圧。 内蔵の正電源生成回路により正電源が供給されます。(CVP1) Mode パワーダウン (PDN pin と RSTN bit 制御) 通常動作 CVP1 pin 電圧 CVP1 pin Voltage AVDD 1.67 x AVDD 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を 超えた場合、その後の通常の動作は保証されません。 推奨動作条件 (VSS1=VSS2 =0V; Note 2) Parameter Symbol min typ max Unit Power Supplies Analog AVDD 3.0 3.3 3.6 V (Note 4) Digital, Charge Pump DVDD 3.0 3.3 3.6 V Note 2. 電圧はすべてグランドピンに対する値です。VSS1 と VSS2 は必ず同じグランドに接続してください。 Note 4. AVDDとDVDDは必ず同じ電圧にしてください。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任を負いかねますので十 分ご注意下さい。 MS1577-J-02 2014/07 -7- [AK5730] アナログ特性 (Ta=25C; AVDD=DVDD =3.3V; VSS1=VSS2 =0V; MCLK =512fs, fs=48kHz, BCLK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement frequency=20Hz 20kHz; unless otherwise specified; GAIN bit = “0”) min typ max Unit Parameter ADC Analog Characteristics (AC): Resolution 24 Bits Differential (Note 5) 1.55 1.65 1.75 Vrms Input Voltage Single-ended (Note 6) 0.77 0.82 0.87 Vrms Gain mode (Note 7) 0.51 0.55 0.59 Vrms Input Impedance 1.0 1.4 M 86 92 dB 0.5dBFS Differential S/(N+D) 86 92 dB 0.5dBFS Single-ended 86 92 dB 0.5dBFS Gain mode 93 100 dB 60dBFS, A-weighted Differential Dynamic Range 60dBFS, A-weighted Single-ended 92 99 dB 92 98 dB 60dBFS, A-weighted Gain mode A-weighted Differential 93 100 dB S/N A-weighted Single-ended 92 99 dB 10mVrms input, A-weighted Gain mode 57 63 dB Interchannel Isolation 90 100 dB Interchannel Gain Mismatch 0 0.3 dB 1kHz, Differential (Note 8) 70 85 dB 20kHz, Differential (Note 8) 70 85 dB 1kHz, Single-ended (Note 8) 65 80 dB CMRR 20kHz, Single-ended (Note 8) 55 65 dB 1kHz, Gain mode (Note 9) 65 80 dB 20kHz, Gain mode (Note 9) 65 80 dB PSRR (1kHz, Note 10) 50 dB MIC Power Supply: MBS3-0 bits= “0000” 4.90 5 5.10 V MBS3-0 bits= “0001” 5.39 5.5 5.61 V MBS3-0 bits= “0010” 5.88 6 6.12 V MBS3-0 bits= “0011” 6.37 6.5 6.63 V Output DC Voltage MBS3-0 bits= “0100” 6.86 7 7.14 V (Note 11) MBS3-0 bits= “0101” 7.35 7.5 7.65 V MBS3-0 bits= “0110” 7.84 8 8.16 V MBS3-0 bits= “0111” 8.33 8.5 8.67 V MBS3-0 bits= “1000” 8.78 9 9.22 V Microphone Current (for 4 channels) 0.1 40 mA Output Noise Level (A-weighted) -100 -94 dBV SAR ADC Characteristics (DC): Resolution 12 Bits Input Voltage (Note 12) 3.2 3.3 3.4 V Integral Nonlinearity (INL) Error -4 +5 LSB Differential Nonlinearity (DNL) Error -2 +2 LSB Note 5. IN*P pin と IN*N pinの電位差です(*=1~4)。 入力電圧はAVDDに比例し、外付けの抵抗で調節できま す。Vin = 0.5 × AVDD Vrms (typ). Note 6.シングルエンド入力時はIN*P pin と IN*N pin はコモン電圧に接続してください。入力電圧は外付けの 抵抗で調節できます。STD* bit = “1”の時、入力電圧はAVDDに比例します。 Vin = 0.25 × AVDD Vrms (typ). Note 7. IN*P pin と IN*N pin の電位差です。入力電圧は外付けの抵抗で調節できます。 GAIN* bit = “1”の時、入力電圧 = 0.55Vrms = 0.167 × AVDD Vrms (typ)です。 Note 8. 1kHz, 1.0Vpp の信号を同位相でIN*N pin と IN*P pin に入力した時の値です。 CMRR は減衰レベルが0dB = -7.5dBFS として計算されます。(1Vpp= -7.5dBFS). MS1577-J-02 2014/07 -8- [AK5730] Note 9. 1kHz, 0.5Vpp の信号をIN+ pinに入力した時の値です。IN- pin はコモン電圧に接続してください。CMRR は減衰レベルが0dB = -4dBFS として計算されます。(1Vpp= -4dBFS) Note 10. AVDD, DVDDに1kHz, 100mVppの正弦波を重畳した場合です。 Note 11. MBS3-0 bits が “0000” / “0001” / “0010” / “0011” / “0100” / “0101” / “0110” / “0111”/ “1000”の時、 DC出力電圧 (typ) は 1.52 / 1.67 / 1.82 / 1.97 / 2.12 / 2.27 / 2.42 / 2.58/ 2.73 × AVDD(V)になります。 MBS3-0 bits が “0000” / “0001” / “0010” / “0011” / “0100” / “0101” / “0110” / “0111”の時、 DC出力電圧 のmin, max 値は typ.値 の±2.0%になります。 MBS3-0 bits が “1000”の時、DC出力電圧 のmin, max 値は typ.値 の±2.5% になります。 Note 12. 入力電圧は0V~AVDDの範囲で設定でき、外付けの抵抗で調節できます。 Vin = 1.00 × AVDD (Vpp). SAR ADCは100mV以上の入力電圧で動作します。 MS1577-J-02 2014/07 -9- [AK5730] フィルタ特性 (Ta=25C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V; fs=48kHz) Parameter Symbol min typ max Unit ADC Digital Filter (Decimation LPF): Passband ( Note 13) PB 0 18.0 kHz 0.13dB 19.4 kHz -0.2dB 22.8 kHz -3.0dB Stopband SB 28 kHz Passband Ripple PR dB 0.04 Stopband Attenuation SA 68 dB Group Delay ( Note 14) GD 16.4 1/fs Group Delay Distortion 0 GD s ADC Digital Filter (HPF): Frequency Response (Note 13) -3dB FR 1.0 Hz -0.1dB 7.1 Hz Note 13. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。 例えば、19.4kHz (@-0.2dB)=0.404 fsです。 Note 14. ディジタルフィルタによる演算遅延で、ADC部はアナログ信号が入力されてから両チャネルの24bit データが出力レジスタにセットされるまでの時間です。 20H 21H 2H DC特性 (Ta=-40~+105C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V) Parameter Symbol High-Level Input Voltage VIH Low-Level Input Voltage VIL High-Level Output Voltage ( Iout=-400A) VOH Low-Level Output Voltage VOL (Iout= 400A(except SDA, INT pin), 3mA(SDA, INT pin)) Input Leakage Current Iin (Ta=25C; AVDD=DVDD=3.3V; VSS1=VSS2 =0V) Power Supplies Parameter min 70%DVDD DVDD-0.4 - typ - max 30%DVDD 0.4 Unit V V V V - - 10 A min typ max Unit Power Supply Current Normal Operation (PDN pin = “H”) DVDD (Microphone Current=40mA) 183 225 mA 22 36 mA DVDD (Microphone Current=100A) 9 13.5 mA AVDD Power-Down Mode (PDN pin = “L”; Note 15) 3 20 DVDD A 0 20 AVDD A Note 15. クロックピンを含めた全てのディジタル入力 (MCLKI, BICK, LRCK, TDMI) をDVDDまたはVSSに固定した場 合の値です。 MS1577-J-02 2014/07 - 10 - [AK5730] スイッチング特性 (Ta=-40+105C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V; CL=20pF) Parameter Symbol min Master Clock Timing External Clock 256fs: fCLK 2.048 Pulse Width Low tCLKL 32 Pulse Width High tCLKH 32 384fs: fCLK 3.072 Pulse Width Low tCLKL 22 Pulse Width High tCLKH 22 512fs: fCLK 4.096 Pulse Width Low tCLKL 16 Pulse Width High tCLKH 16 LRCK Timing (Slave mode) Stereo mode (TDM1/0 bit = “00”) frequency fs 8 Duty Cycle Duty 45 typ max Unit - 12.288 18.432 24.576 - MHz ns ns MHz ns ns MHz ns ns - 48 55 kHz % 48 - kHz ns ns 48 - kHz % 48 - kHz ns TDM256 mode (Note 16) (TDM1/0 bit = “01”) LRCK frequency fs 8 “H” time tLRH 1/256fs “L” time tLRL 1/256fs LRCK Timing (Master Mode) Stereo mode (TDM1/0 bit = “00”) Normal Speed Mode fs 8 Duty Cycle Duty 50 TDM256 mode (Note 16) (TDM1/0 bit = “01”) LRCK frequency fs 8 “H” time (Note 17) tLRH 1/8fs Note 16. マスタモード時は256fs/512fsのマスタクロックを入力してください。 Note 17. I2Sフォーマット時は“L” timeです。 MS1577-J-02 2014/07 - 11 - [AK5730] Parameter Symbol min typ max Audio Interface Timing (Slave mode) Stereo mode (TDM1/0 bit = “00”) BICK Period tBCK 320 BICK Pulse Width Low tBCKL 128 Pulse Width High tBCKH 128 LRCK Edge to BICK “” (Note 18) tLRB 20 BICK “” to LRCK Edge (Note 18) tBLR 20 LRCK Edge to SDTO(MSB)(Except I2S mode) tLRS 20 BICK “” to SDTO tBSD 20 TDM256 mode (TDM1/0 bit = “01”) BICK Period tBCK 80 BICK Pulse Width Low tBCKL 32 Pulse Width High tBCKH 32 LRCK Edge to BICK “” (Note 18) tLRB 20 BICK “” to LRCK Edge (Note 18) tBLR 20 SDTO Setup time BICK “” tBSS 12 SDTO Hold time BICK “” tBSH 10 TDMI Hold Time tSDH 20 TDMI Setup Time tSDS 20 BICK Period tBCK 40 BICK Pulse Width Low tBCKL 16 Pulse Width High tBCKH 16 LRCK Edge to BICK “” (Note 18) tLRB 10 BICK “” to LRCK Edge (Note 18) tBLR 10 SDTO Setup time BICK “” tBSS 6 SDTO Hold time BICK “” tBSH 5 TDMI Hold Time tSDH 10 TDMI Setup Time tSDS 10 Audio Interface Timing (Master mode) Stereo mode (TDM1/0 bit = “00”) BICK Frequency fBCK 64fs BICK Duty dBCK 50 BICK “” to LRCK tMBLR 20 20 tBSD 20 BICK “” to SDTO 20 TDM256 mode (TDM1/0 bit = “01”) BICK Frequency fBCK 256fs BICK Duty dBCK 50 BICK “” to LRCK tMBLR -20 20 tBSS 12 20 SDTO Setup time BICK “” tBSH 10 SDTO Hold time BICK “” tSDH 20 TDMI Hold Time tSDS 20 TDMI Setup Time Note 18. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。 Unit MS1577-J-02 2014/07 - 12 - ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns Hz % ns ns Hz % ns ns ns ns ns [AK5730] Parameter Symbol min Control Interface Timing (4-wire serial mode) CCLK Period tCCK 200 CCLK Pulse Width Low tCCKL 80 CCLK Pulse Width High tCCKH 80 CDTI Setup Time tCDS 50 CDTI Hold Time tCDH 50 CSN “H” Time tCSW 150 CSN “” to CCLK “” tCSS 50 CCLK “” to CSN “” tCSH 50 CDTO Delay tDCD CSN “” to CDTO Hi-Z tCCZ Control Interface Timing (I2C Bus): SCL Clock Frequency fSCL Bus Free Time Between Transmissions tBUF 1.3 Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 Clock Low Time tLOW 1.3 Clock High Time tHIGH 0.6 Setup Time for Repeated Start Condition tSU :STA 0.6 SDA Hold Time from SCL Falling (Note 19) tHD :DAT 0 SDA Setup Time from SCL Rising tSU :DAT 0.1 Rise Time of Both SDA and SCL Lines tR Fall Time of Both SDA and SCL Lines tF Setup Time for Stop Condition tSU:STO 0.6 Pulse Width of Spike Noise Suppressed by Input Filter tSP :I2C 0 Capacitive load on bus Cb Power-down & Reset Timing PDN Pulse Width (Note 20) tPD 150 PDN “” to SDTO valid (FS1/0bit=“00”) (Note 21) tPDV PDN “” to SDTO valid (FS1/0bit=“01”) (Note 21) PDN “” to SDTO valid (FS1/0bit=“10”) (Note 21) Pulse Width of Spike Noise Suppressed by Input Filter tSP :PD 0 Note 19. データは最低300ns (SCLの立下り時間)の間、保持されなければなりません。 Note 20. AK5730は電源投入時にPDN pin を “L” に設定することでリセットされます。 Note 21. PDN pin を立ち上げてからのLRCKクロックの “” の回数です。 Note 22. I2C-busはNXP B.V.の商標です。 MS1577-J-02 typ max Unit - 45 70 ns ns ns ns ns ns ns ns ns ns - 400 1.0 0.3 50 400 kHz s s s s s s s s s s ns pF 3153 2098 1729 - 20 ns 1/fs 1/fs 1/fs ns 2014/07 - 13 - [AK5730] ■ タイミング波形 1/fCLK VIH MCLKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tdLRKH tdLRKL Duty = tdLRKH (or tdLRKL) x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL Figure 2. クロックタイミング (TDM1/0 bits = “00” & Slave mode) 1/fCLK VIH MCLKI VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRH tLRL tBCK VIH BICK VIL tBCKH tBCKL Figure 3. クロックタイミング (Except TDM1/0 bits = “00” & Slave mode) MS1577-J-02 2014/07 - 14 - [AK5730] 1/fCLK VIH MCLKI VIL tCLKH tCLKL 1/fs LRCK 50%DVDD tdLRKH tdLRKL dLRK = tdLRKH (or tdLRKL) x fs x 100 1/fBCK 50%DVDD BICK tdBCKH tdBCKL dBCK = tdBCKH (or tdBCKL) x fs x 100 Figure 4. クロックタイミング (TDM1/0 bits = “00” & Master mode) 1/fCLK VIH MCLKI VIL tCLKH tCLKL 1/fs LRCK 50%DVDD tLRH 1/fBCK 50%DVDD BICK tdBCKH tdBCKL dBCK = tdBCKH (or tdBCKL) x fs x 100 Figure 5. クロックタイミング (Except TDM1/0 bits = “00” & Master mode) MS1577-J-02 2014/07 - 15 - [AK5730] VIH LRCK VIL tBLR tLRB VIH BICK VIL tLRS tBSD SDTO 50%DVDD Figure 6. オーディオインタフェースタイミング (TDM1/0 bits = “00” & Slave mode) VIH LRCK VIL tBLR tLRB VIH BICK VIL tBSS tBSH SDTO 50%DVDD tSDS tSDH VIH TDMI VIL Figure 7. オーディオインタフェースタイミング (Except TDM1/0 bits = “00” & Slave mode) MS1577-J-02 2014/07 - 16 - [AK5730] LRCK 50%DVDD tMBLR 50%DVDD BICK tBSD 50%DVDD SDTO Figure 8. オーディオインタフェースタイミング (TDM1/0 bits = “00” & Master mode) LRCK 50%DVDD tMBLR 50%DVDD BICK tBSS tBSH 50%DVDD SDTO tSDS tSDH VIH TDMI VIL Figure 9. オーディオインタフェースタイミング (Except TDM1/0 bits = “00” & Master mode) MS1577-J-02 2014/07 - 17 - [AK5730] VIH CSN VIL tCSS tCCK tCCKL tCCKH VIH CCLK VIL tCDH tCDS CDTI C1 C0 A4 R/W VIH VIL Hi-Z CDTO Figure 10. WRITE/READコマンド入力タイミング(4-wire serial mode) tCSW VIH CSN VIL tCSH VIH CCLK CDTI VIL D3 D2 D1 VIH D0 VIL Hi-Z CDTO Figure 11. WRITEデータ入力タイミング (4-wire serial mode) VIH CSN VIL VIH CCLK VIL CDTI A1 VIH A0 VIL tDCD CDTO Hi-Z D7 D6 D5 50%DVDD Figure 12. READデータ入力タイミング1 (4-wire serial mode) MS1577-J-02 2014/07 - 18 - [AK5730] tCSW VIH CSN VIL tCSH VIH CCLK VIL VIH CDTI VIL tCCZ CDTO D3 D2 D1 50%DVDD D0 Figure 13. READ データ入力タイミング 2 (4-wire serial mode) VIH SDA VIL tLOW tBUF tR tHIGH 2 tSP: I C tF VIH SCL VIL tHD:STA Stop tHD:DAT tSU:DAT tSU:STA tSU:STO Start Stop Start Figure 14. I2C バス タイミング tPD tSP: PD VIH PDN VIL tPDV SDTO 50%DVDD Figure 15. パワーダウン & リセットタイミング MS1577-J-02 2014/07 - 19 - [AK5730] 機能説明 ■ システムクロック マスタモードとスレーブモードの切り替えはMSN pin で行います。MSN pin = “H” でマスタモード、“L” でスレーブモー ドです。 スレーブモード時、AK5730に必要とされるクロックは内蔵のPLLを使用する場合としない場合(PLL1-0 bits) で 異なります。 (1) PLLを使用しない場合 クロックとしてMCLKI, BICK, LRCK (fs)を入力します。MCLKIとLRCKは同期する必要はありますが、位相 を合わせる必要はありません。電源を立ち上げリセット解除した後は、MCLKI, LRCK, BICKが入力されるまでパワ ーダウンモードです。 (2) PLLを使用する場合 クロックとしてBICKとLRCKを入力します。電源を立ち上げリセット解除した後は、BICK , LRCKが入力されるま でパワーダウンモードです。 Table 1 にサンプリング周波数fsとマスタクロックMCLK周波数、ビットクロックBICK周波数の関係を記します。サンプリ ングレートはFS0 bit と FS1 bit で設定します (Table 3)。 マスタモード時、AK5730に必要とされるクロックはMCLKI のみです。CKS 1-0 bit でマスタクロック周波数 を(Table 2)、FS1-0 bitでサンプリング周波数を設定します。電源を立ち上げリセット解除した後は、MCLKI が入 力されるまでパワーダウンモードです。 LRCK fs 8kHz 32kHz 44.1kHz 48kHz 256fs 2.048 8.192 11.2896 12.288 MCLK (MHz) 384fs 3.072 12.288 16.9344 18.432 512fs 4.096 16.384 22.5792 24.576 BICK (MHz) 64fs 0.512 2.048 2.8224 3.072 Table 1. システムクロック例 CKS1 bit CKS0 bit Clock Speed 0 0 256fs 0 1 384fs 1 0 512fs (default) 1 1 (reserved) Table 2. マスタクロックコントロール (Master Mode) FS1 bit 0 0 1 1 FS0 bit Sampling Rate 0 24kHz – 48kHz 1 12kHz – 24kHz 0 8kHz – 12kHz 1 8kHz – 12kHz (reserved) Table 3. サンプリングレート (fs) MS1577-J-02 (default) 2014/07 - 20 - [AK5730] ■ マスタモードとスレーブモードの切り替え マスタモードとスレーブモードの切り替えはMSN pinで行います。“H”でマスタモード、“L”でスレーブモー ドです。マスタモードで使用する場合 (MSN pin = “H”)、LRCK pin と BICK pin は出力ピンになります。スレ ーブモードの時は (MSN pin = “L”)、LRCK pin と BICK pin は入力ピンになります。 BICKから内部マスタクロックMCLKを生成するPLL modeをPLL1-0 bits で設定します。 PDN L L H H H H H MSN pin L H L L L L H PLL1 bit * * 0 0 1 1 * PLL0 bit * * 0 1 0 1 * LRCK pin Input “L” Output Input Input Input Input Output BICK pin Input “L” Output Input (PLL off) 64fs Input (PLL mode) 256fs Input (PLL mode) 512fs Input (PLL mode) Output (*: Don’t Care) Table 4. LRCK pin と BICK pin ■ ディジタル ハイパスフィルタ AK5730はDCオフセットキャンセル用のHPFを内蔵しています。 HPFのカットオフ周波数は、fs=48kHz時 1.0Hzになっており、周波数応答はfsに比例します。ハイパスフィルタはHPE4-1 bitsで制御されます。 HPE1 bit L H HPF ADC1 HPF off ADC1 HPF on (default) HPE2 bit L H HPF ADC2 HPF off ADC2 HPF on (default) HPE3 bit L H HPF ADC3 HPF off ADC3 HPF on (default) HPE4 bit L H HPF ADC4 HPF off ADC4 HPF on (default) Table 5. HPF 動作設定 MS1577-J-02 2014/07 - 21 - [AK5730] ■ オーディオ シリアル インタフェースフォーマット 4種類のデータフォーマットがDIF bit, TDM1-0 bits で選択できます。全モードともMSBファースト、2’sコンプリメントの データフォーマットです。LRCK pin と BICK pin はマスタモード時に出力になり、スレーブモード時に入力になります。 Mode 0 1 3 4 - DIF bit 0 0 0 0 1 1 1 1 TDM1 bit 0 0 1 1 0 0 1 1 TDM0 bit 0 1 0 1 0 1 0 1 BICK 64fs 256fs 64fs 256fs - Data Format Stereo Mode (I2S) TDM256 Mode(I2S) (Reserved) (Reserved) Stereo Mode (Left Justified) TDM256 Mode (Left Justified) (Reserved) (Reserved) (default) Table 6. TDM Mode 設定 LRCK 0 1 2 3 22 23 24 25 29 30 31 0 1 2 3 22 23 24 25 29 30 31 0 1 BICK(64fs) SDTO1(o) 23 22 2 1 0 23:MSB, 0:LSB SDTO2(o) 23 22 2 23 22 2 1 Data 1 1 Data 2 0 23:MSB, 0:LSB 0 23 22 2 Data 3 1 0 Data 4 Don’t Care TDMI(i) Figure 16. Mode 0 Timing (Stereo Mode (I2S)) 256 BICK LRCK (Master) LRCK (Slave) BICK (256fs) SDTO1 (O) * 23 0 23 0 23 0 23 0 23 0 23 0 23 0 23 0 Data 1 Data 2 Data 3 Data 4 Data 5 Data 6 Data 7 Data 8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 SDTO2 (O) TDMI (I) * 23 0 23 0 23 0 23 0 Data 5 Data 6 Data 7 Data 8 32 BICK 32 BICK 32 BICK 32 BICK 23 (*: Optional) Figure 17. Mode1 Timing (TDM256 Mode (I2S)) MS1577-J-02 2014/07 - 22 - [AK5730] LRCK 0 1 2 3 22 23 24 25 29 30 31 0 1 2 3 22 23 24 25 29 30 31 0 1 BICK(64fs) SDTO1(o) 23 22 2 1 23:MSB, 0:LSB SDTO2(o) 23 22 2 0 23 22 2 1 Data 1 1 23:MSB, 0:LSB 0 Data 2 0 23 22 2 Data 3 1 0 Data 4 Don’t Care TDMI(i) Figure 18. Mode3 Timing (Stereo Mode (Left Justified)) 256 BICK LRCK (Master) LRCK (Slave) BICK (256fs) SDTO1 (o) * 23 0 23 0 23 0 23 0 23 0 23 0 23 0 23 0 Data 1 Data 2 Data 3 Data 4 Data 5 Data 6 Data 7 Data 8 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 SDTO2 (o) TDMI (i) * 23 0 23 0 23 0 23 0 Data 5 Data 6 Data 7 Data 8 32 BICK 32 BICK 32 BICK 32 BICK 23 Figure 19. Mode4 Timing (TDM256 Mode (Left Justified)) MS1577-J-02 2014/07 - 23 - [AK5730] ■ TDMカスケードモード TDM256 mode AK5730はTDM256 mode時に最大2台までのカスケード接続に対応します。この時、デバイス#1のSDTO pinはデバイス #2のTDMI pinに接続されます (Figure 20)。デバイス#2のSDTO pinから8チャンネルのTDMデータを出力できます (Figure 17, Figure 19)。 AK5730 #1 256fs or 512fs MCLKI 48kHz LRCK 256fs BICK TDMI GND SDTO1 AK5730 #2 MCLKI TDMI LRCK BICK SDTO1 8ch TDM Figure 20. TDMカスケード接続図 (TDM256 mode) ■ システムリセット 電源投入時、一度PDN pinを“L”にしてリセットして下さい。VREFなどの基準電圧のパワーダウンはMCLKIで 解除され、その後LRCKの立ち上がりに同期して内部のタイミングが動作します。スレーブモード時には、 MCLK, BICKとLRCKが入力されるまでパワーダウンモードです。マスタモード時には、パワーダウンはMCLKI が入力されると解除されます。各クロック入力後、Mic Bias Voltage(MBS3-0 bit)を設定してからRSTN bitを”H” にして下さい。 MS1577-J-02 2014/07 - 24 - [AK5730] ■ ディジタルボリューム機能 AK5730はチャネル独立ディジタルボリューム(256レベル, 0.5dBステップ)を内蔵しています。減衰量はレジス タのATT7-0 bitでそれぞれ設定します(Table 7)。 ATT7-0 00H 01H : 18H 19H 1AH FEH FFH Attenuation Level +12dB +11.5dB : 0dB(default) -0.5dB -1.0dB : -115.0dB MUTE (-∞) Table 7. ディジタルボリュームの減衰量 ディジタルボリュームの遷移時間はATS1-0 bitで設定します(Table 8)。ATT7-0の設定値間の遷移はソフト遷移 です。したがって、遷移中にスイッチングノイズは発生しません。 Mode 0 1 2 3 ATS1 0 0 1 1 ATS0 0 1 0 1 ATT speed 3712/fs 928/fs 1856/fs 7424/fs (default) Table 8. ディジタルボリュームの遷移時間 Mode0の場合、ATT設定間の遷移は3712レベルでソフト遷移します。00H(+12dB)からFFH(MUTE)までには 3712/fs (77.3ms@fs=48kHz)かかります。PDN pinを “L” にすると、ATT7-0 bitは18Hに初期化されます。ATT7-0 bitはRSTN bitを “0” にすると一旦18Hになり、RSTN bitを “1” に戻すと設定値に戻っていきます。 MS1577-J-02 2014/07 - 25 - [AK5730] ■ アナログ入力モード AK5730には4つのアナログ入力モードがありLIN*1-0 bit で制御します。入力モードは全チャンネルで共通です。AC 信号はIN*P/N pin から入力し、DC信号はINM*P/N pinから入力します。マイク入力モードを除いて、IN*P/N pinの入 力電圧(=1.65Vrms (Typ.), 差動) は外付けの抵抗で調節してください。外付け抵抗の精度として0.1%を推奨します。 INM*P/N pinの入力電圧は外付けの抵抗で調節してください。フォルトコンディションはディジタル的に判断されるた め、外付け抵抗の値は7:3で固定してください。INM*P/N pin の入力電圧はVDC+/-の30%になります。外付け抵抗の 精度として0.1%を推奨します。フォルトコンディションの判定において、SARのFull scaleを11V (@AVDD=3.3V)に規 格化して計算しています。 (A) Microphone Input Mode (LIN*1-0 bits = “00”) マイクは全てが均衡になるように接続してください。各マイクのケーブルはシャーシグランドに接続されます。この場 合、GAIN* bit を “1” に設定することで 9.5dBのゲイン補正が可能です。 項目 仕様 説明 Mic Impedance 1 - 2k, 10k (max) Mic Audio Output 10...100mVrms, 1.75Vrms(max) Interchannel Isolation(max) of 70dB Microphone inputs Mic Phantom Voltage(Vbias) 5V - 9V マイクの種類に依存します Mic Supply Current 0.1 - 10mA マイクごと、 マイクの種類に依存します Resistors (symmetrical) 200 - 10k Table 9. マイク入力モード マイク入力の最大チャンネル間アイソレーションは70dBです。この値はMPWRのコモンインピーダンスに依存します。 Figure 21 ではマイクインピーダンスとマイクバイアス抵抗は2kでMPWR電圧は8.0Vです。この時、MPWRのコモンイ ンピーダンスは0.2 以下にしてください。 MPWR +8.0V max: 0.2ohm 2kohm 1kHz Sin Wave 100mVpp 2kohm Isolation measured AK5730 2kohm(Mic) 2kohm 2kohm(Mic) 2kohm Figure 21. マイク入力 チャンネル間アイソレーション MS1577-J-02 2014/07 - 26 - [AK5730] 同一のファンタム電源によって種類の違うマイクを同時に接続できます。 Mic Bias, CP Mic IN*P IN*N Figure 22. Microphone Input Mode (IN*P/N pins) フォルトコンディションについては Table 10 と Figure 23を参照してください。 フォルトコンディション 条件 VDC+/- ≥Vbias + Vth VBATへのポジティブ/ネガティブ入力ショート VDC+/- ≤ Vth GNDへのポジティブ/ネガティブ入力ショート |VDC+ - VDC-| ≤ Vth ポジティブ入力とネガティブ入力のショート Vbias - Vth ≤ VDC+ ≤ Vbias + Vth ポジティブ入力オープン VDC+/- ≤ Vth ネガティブ入力オープン Note 23. “GNDへのポジティブ/ネガティブ入力ショート” と “ネガティブ入力オープン” は区別がつきません。 Vth: エラーモニタ閾値電圧。Table 18 にVthの設定値を記します。 Table 10 フォルトコンディション (Microphone Input Mode) Vbias Mic Bias, CP R1 Mic VDC+ INM*P INM*N R2 VDC- Figure 23. Microphone Input Mode (IN*MP/N pins) MS1577-J-02 2014/07 - 27 - [AK5730] (B) LINE and Phone Input Mode (LIN*1-0 bits = “01”) Stereo Line Input は擬似差動入力になります。Lineの帰線とPhone の帰線、そしてヘッドユニットのグランドはそれぞれ 別々にしてください。2つのStereo Line Input、もしくは1つのStereo Line Input +1つのPhone Input の組み合わせも可能 です。 項目 Stereo Line Input Voltage Phone Input Voltage 仕様 説明 1 - 3V RMS (システムの仕様によります) 0.1 - 3V RMS (システムの仕様によります) Table 11. LINE and Phone Input Mode LINE or Phone R2 Mic Bias, CP R1 IN*P AC IN*N R2 Figure 24. LINE and Phone Input Mode (IN*P/N pins) フォルトコンディションについては Table 12 と Figure 25を参照してください。 “ポジティブ入力とネガティブ入力のショ ート (R2/(2R1+R2)) * Vbias” はSARのThreshold Aを基準に検出されます。Threshold Aは11Vをフルスケールとする 12bitのストレートバイナリコードです。 フォルトコンディション VBATへのポジティブ/ネガティブ入力ショート GNDへのポジティブ/ネガティブ入力ショート ポジティブ入力とネガティブ入力のショート 条件 VDC+/- ≥ Vbias + Vth VDC+/- ≤ Vth R2/(2R1+R2) * Vbias –Vth ≤ VDC+ ≈ VDC- ≤ R2/(2R1+R2) * Vbias + Vth Vbias - Vth ≤ VDC+ ≤ Vbias + Vth ポジティブ入力オープン VDC+/- ≤ Vth ネガティブ入力オープン Note 23. “GNDへのポジティブ/ネガティブ入力ショート”と”ネガティブ入力オープン”は区別がつきません。 Note 24. “ポジティブ入力とネガティブ入力のショート” は無信号時、又はDC電圧が供給されていない状態で のフォルトコンディションです。 Table 12. フォルトコンディション (LINE and Phone Input Mode) LINE or Phone R2 Vbias Mic Bias, CP R1 VDC+ INM*P AC INM*N VDC- Figure 25. LINE and Phone Input Mode (IN*MP/N pins) MS1577-J-02 2014/07 - 28 - [AK5730] (C) Booster Input Mode (LIN*1-0 bits = “10”) 標準の車載パワーアンプ(クラスAB、クラスSB(I)、クラスDでも) からの直接入力に対応します。デバイスへの接続は全 てが均衡になるようにしてください。クラスSB(I)アンプを使用する場合、ブリッジからシングルエンドモード、またはその 逆に切り替えるため、入力電圧はオーディオ帯域幅内にコモンモード信号を含みます。Booster Input Mode は他タイ プの入力信号 (LINE, Phone, Microphone)にも対応できます。 項目 Input voltage typ. Input voltage max. 仕様 10.0V RMS 11.7V RMS Table 13. Booster Input Mode 説明 @ battery voltage <14.4V @ battery voltage =16.5V Power Amp VBAT Mic Bias, CP R1 IN*P R3 AMP IN*N R2 Figure 26. Booster Input Mode (IN*P/N pins) 外付けのアンプ接続状態を検出します。入力はアンプの出力に接続されます(VDC+ = VDC- = VBAT/2)。フォルトコ ンディションについてはNote 25 と Figure 27 を参照してください。SARのThreshold B とC (THB12-01 bits, THC12-01 bits) を基準にして “入力のオープンステート” ((R2+R3)/(R1+R2+R3) * Vbias) と (R2/(R1+R2+R3) * Vbias) を検出し ます。Threshold B/Cは11V(Typ.)をフルスケールとする12bit のストレートバイナリコードです。 フォルトコンディション 条件 (R2+R3)/(R1+R2+R3) * Vbias –Vth ≤ VDC+ ≤ (R2+R3)/(R1+R2+R3) * Vbias +Vth ポジティブ入力オープン R2/(R1+R2+R3) * Vbias – Vth ≤ VDC- ≤ R2/(R1+R2+R3) * Vbias + Vth ネガティブ入力オープン Note 25. ポジティブ/ネガティブ入力オープンは無信号時、又はDC電圧が供給されていない状態でのフォル トコンディションです。 Table 14. フォルトコンディション (Booster Input Mode) Power Amp VBAT Vbias Mic Bias, CP R1 INM*P AMP R3 INM*N R2 Figure 27. Booster Input Mode (INM*P/N pins) MS1577-J-02 2014/07 - 29 - [AK5730] (D) Internal Unbalanced Source Mode (LIN*1-0 bits = “11”) Max. Unbalanced Input Voltage < 2V RMS このモードでは、エラー診断は内部接続に対して行われません。 ■ VBATM pin VBATM pin の入力電圧は下図に示すように外付けの抵抗で調節してください。入力電圧の範囲は0~AVDDです。 入力がAVDD (=3.3V typ.) の時、SARの出力はフルスケールのデータになります。 例) AVDD=3.3V R1=2 M, R2=360k バッテリーの電圧が21.6Vの時、VBATM pin の電圧は3.3Vになり、SARはフルスケールのデータを出力します。 Battery = 21.6V → Full-scale Battery R1 VBATM R2 Figure 28. VBATM pin MS1577-J-02 2014/07 - 30 - [AK5730] ■ エラー検出 以下の7つのエラーを検出し、INT pin にエラーステータスを出力します。PDN pinが “L” の時、INT pinは “Hi-z” になります。 1. 2. 3. 4. 5. 6. 7. OPEN: オープン回路 SHTD: ポジティブ、ネガティブマイク入力間でのショート SHTG: グランドへのショート SHTV: VBATへのショート OVCR1:入力によるマイクバイアス過電流 (90mA(typ)) OVCR2:入力によるチャージポンプ過電流 (600mA(typ)) OVTP: 入力による過温度(165C (typ)) 上記1から7のORを取り、INT pinにエラーステータスを出力します。但し、各エラーはそれぞれのマスクビ ットでマスクでき、そのエラーはINT pinに反映されません。INT pin は10kΩの抵抗を介して DVDD (typ. 3.3V) 以下に接続してください。 INT pinの出力が一度 “L”になるとINTR bit に “1”が書き込まれるまで “L”のままです。 INTR bit の設定は “1” が書き込まれた後、自動的に “0” に戻ります。 アドレス07H-0BHのOPEN, SHTD, SHTG, SHTV, OVCR, OVTP bit からは上記エラーがそのまま読み出されま す。これらのビットが 一度 “1”になるとINTR bit に“1”が書き込まれるまで “1”のままです。 アドレス0CH-0FHのMSHTV*, MSHTG*, MSHTD*, MOPEN* (*: 1-4) bitに “1” が書かれるとエラーステータス のSHTV*, SHTG*, SHTD*, OPEN* bit はマスクされませんが、INT pinの動作には影響しません。(Table 16) 過電流(OVCR1, OVCR2)や過温度 (OVTP)が検出されるとTable 15に示されるAK5730の各ブロックは無効に なります。過電流や過温度によるエラーでない限り、INTR bit に “1”を書き込むことでエラーステータスビ ットはリセットされます。過電流や過温度によるエラーが検出された場合は、PDN pin またはRSTN bit で AK5730をリセットしてください。 INT detection SAR ERR TSD Overtemp. MIC overcurrent + MIC overcurrent - CP overcurrent CPUIF A PLL A CP A MIC Bias A ADC A SAR ADC A MIC Diags A A A L A - A A A A L A - A A A A - - - - - A A L A - - - (A: Active Block, L: Active in Low Power Mode, -: Power Down) Table 15. エラー検出時のブロックコンディション Unmasked Event Not detected Masked Event Not detected DETECTED INT pin Hi-Z L (goes “Hi-Z” after writing INTR bit = “1”) Table 16. シリアルコントロールモード時のエラーステータス DETECTED MS1577-J-02 2014/07 - 31 - [AK5730] RSTN (4) Cycle Error Event Normal Fault Normal (1) Monitor Bit (2) INT READ(uP) Error Handling write “1” INTR (3) Figure 29. エラー検出タイミング Notes: (1) 1ch~8ch (IN1P~IN4P, IN1N~IN4N) の順にエラー判定を実施します。 (2) 1ch~8chまで判定後、エラーのORを取ってINT pinに反映。INT pinへの表示はMSHTV*, MSHTG*, MSHTD*, MOPEN* (*: 1-4) bits (Address=0C-0FH)でMaskできます。 (3) 全ての問題解決後、INTR bit に “1”を書くとエラーステータスビットはリセットされます。 (4) 過電流や過温度によるエラーが検出された場合は、PDN pin またはRSTN bit でAK5730をリセットして ください。 MS1577-J-02 2014/07 - 32 - [AK5730] PDN pin ="L" to "H" Initialize Register Setting Write RSTN bit = “1” No INT pin ="L" Yes Read “07H” to “0BH” “OVTP” ”OVCR2” No ”OVCR1” bit =”1” Yes (Error Handling) (Error Handling) INTR Figure 30. エラー対処シーケンス例 MS1577-J-02 2014/07 - 33 - [AK5730] ■ パワーアップ/ダウン シーケンス AK5730の各ブロックはPDN pinを“L”にすることでパワーダウンモードにできます。この時、同時にディジ タルフィルタもリセットされます。PDN pin = “L”により、コントロールレジスタも初期化されます。パワー ダウンモード時はSDTO pinは “L” を出力します。このリセットは電源投入時に必ず一度行ってください。 スレーブモード動作時において電源ON等のリセット解除時はMCLKIの入力後のLRCKの立ち上がりで動作 を開始します。AK5730はMCLK, LRCK, BICK が入力されるまでパワーダウン状態です。 ADCのアナログ初期化サイクルはパワーダウン解除後にスタートします。そのためSDTOの出力データは 1041/fs LRCKサイクル後に有効になります。Figure 31 にパワーダウン及びパワーアップ時のシーケンス例を 示します。 RSTN bit = “0”の時、全ての回路はパワーダウン状態ですが、内部レジスタは初期化されません。 Power (1) (2) PDN pin (3) PLL Normal Operation (6) AVDD CVP1 pin AVDD 1.67 x AVDD (9) (1.67 x AVDD) x2 CVP2 pin AVDD AVDD (9) AVDD VREF pin MPWR pin 0V (4) 0V Normal Operation (7) 1041/fs ADC Internal State Init Cycle Power-down Normal Operation (8) GD ADC In (Analog) ADC Out (Digital) Clock In “0”data (5) GD “0”data Don’t care Don’t care MCLK,LRCK,BICK Figure 31 パワーアップ/ダウン シーケンス例 MS1577-J-02 2014/07 - 34 - [AK5730] Notes: (1) PDN pin = “L”の状態で電源を投入し、すべての電源(DVDD, AVDD) が立ち上がった後、PDN pinを“H” にしてください。AK5730を確実にリセットするために150ns 以上の PDN pin = “L” 期間が必要です。 (2) Mic Bias Voltage (MBS3-0 bit)を設定してからRSTN bitを“1” にして下さい。 (3) PLL回路のパワーアップ: (PLL mode) BICKを入力し、PLL1-0 bits = “01” か “10” または “11”に設定。 1~2ms以内にPLLがロックされます。 (4) Vref回路のパワーアップ: CVP1 pin , CVP2 pinがチャージされます。 約20~40ms以内に VREF pin がAVDDになります。 (5) パワーダウンモード時は“0”データがADCから出力されます。 (6) チャージポンプ回路1, 2 のパワーアップ: (Normal mode) PDN pin = “L” → “H”(もしくはPLLロック) & MCLKI, BICK, LRCKクロック入力 (PLL mode) PLLロック 約4~8ms以内に CVP1 pin が 1.67 x AVDD になります。 約4~8ms以内に CVP2 pin が (1.67 x AVDD) x 2 になります。 (7) ADCのアナログ部はパワーダウン解除後、初期化されます。 (8) アナログ入力に対してディジタル出力は、群遅延(GD)を持ちます。 (9) チャージポンプ回路のパワーダウン: PDN pin = “H” → “L” フライングキャパシタや内部抵抗にしたがってCVP1/2 pin は AVDD になります。内部抵抗の値は50kΩ (typ)です。従って、CVP1/2 pinに2.2µFのフライングキャパシタが接続されている場合、時定数は110ms になります。 MS1577-J-02 2014/07 - 35 - [AK5730] ■ シリアルコントロール インタフェース (1) 4線シリアルコントロールモード (SPI pin = “H”) レジスタ設定は4線式シリアルI/F pin(CSN, CCLK, CDTI, CDTO)で書き込みまたは読み出しを行います。I/F上 のデータはChip address (1bit, C1は“1”で固定), Read/Write (1bit), Register address (MSB first, 6bits) と Control Data (MSB first, 8bits)で構成されます。データ送信側はCCLKの“”で各ビットを出力し、受信側は“”で取り込 みます。データの書き込みはCSN “↓” の後、16回目のCCLKの“”で有効になります。データの読み出しはCSN の“”でCDTOの出力がHi-Zになります。CCLKのクロックスピードは5MHz (max)です。PDN pin= “L”でレジスタ の値はリセットされます。 CSN 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CCLK CDTI WRITE CDTO CDTI READ CDTO C1 A5 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z C1 A5 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z D7 D6 D5 D4 D3 D2 D1 D0 Hi-Z C1: Chip Address (“1”固定) R/W: READ/WRITE (0: READ, 1: WRITE) A5-A0: Register Address D7-D0: Control Data Figure 32. 4線シリアルコントロールI/F タイミング MS1577-J-02 2014/07 - 36 - [AK5730] (2). I2Cバスコントロールモード (SPI pin = “L”) AK5730のI2Cバスモードのフォーマットは、高速モード(max:400kHz)に対応しています。 (2)-1. WRITE 命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 33に示されます。バス上のICへのアクセスには、最初に開 始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、開始条件が作ら れます(Figure 39)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビットから構成され、8ビット目に はデータ方向ビット(R/W) が続きます。上位5ビットは “00100”固定、次の2ビットはアクセスするICを選ぶためのアドレ スビットで、CAD1, CAD0 pinにより設定されます(Figure 34)。アドレスが一致した場合、AK5730は確認応答 (Acknowledge) を生成し、命令が実行されます。マスタは確認応答用のクロックパルスを生成し、SDAラインを解放しな ければなりません(Figure 40)。R/W bitが “0”の場合はデータ書き込み、R/W bitが “1”の場合はデータ読み出しを行い ます。 第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上位2ビットは “0”固定 です(Figure 35)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、MSB firstで構成されます (Figure 36)。AK5730は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマスタが生成 する停止条件 (Stop Condition) によって終了します。SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停止 条件が作られます(Figure 39)。 AK5730は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を送らず更に データを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレスに格納されます。アドレス “2DH”にデータを書き込んだ後、さらに次のアドレスに書き込んだ場合にはアドレス“00H”にデータが書き込まれま す。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で状態を変更で きるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 41)。SCLラインが “H”の時にSDAラインを変更する のは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S T O P R/W="0" Slave S Address Sub Address(n) Data(n) A C K A C K Data(n+1) A C K Data(n+x) A C K A C K P A C K Figure 33. I2Cバスモードのデータ転送シーケンス 0 0 1 0 0 CAD1 CAD0 R/W A1 A0 D1 D0 (CAD1,CAD0は pinにより設定) Figure 34. 第1バイトの構成 0 0 A5 A4 A3 A2 Figure 35. 第2バイトの構成 D7 D6 D5 D4 D3 D2 Figure 36. 第3バイト以降の構成 MS1577-J-02 2014/07 - 37 - [AK5730] (2)-2. READ 命令 R/W bitが “1”の場合、AK5730はREAD動作を行います。指定されたアドレスのデータが出力された後、マスタが停止 条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレスのデータを読み出すこ とができます。アドレス “2DH”のデータを読み出した後、さらに次のアドレスを読み出す場合にはアドレス “00H”のデ ータが読み出されます。 AK5730はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード AK5730は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたアドレスのデータ を読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値を保持しています。例えば、 最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カレントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリードでは、AK5730はREAD命令のスレーブアドレス(R/W bit = “1”)の入力に対して確認応答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したのち 内部カウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、 READ動作は終了します。 S T A R T SDA S T O P R/W="1" Slave S Address Data(n) Data(n+1) Data(n+2) MA AC SK T E R A C K MA AC SK T E R Data(n+x) MA AC SK T E R MA AC SK T E R P MN AA SC T EK R Figure 37. カレントアドレスリード (2)-2-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリードはREAD命令 のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する必要があります。ランダムアドレス リードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W bit = “0”)、読み出すアドレスを順次入 力します。AK5730がこのアドレス入力に対して確認応答を生成した後、再送条件、READ命令のスレーブアドレス (R/W bit= “1”)を入力します。AK5730はこのスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレス のデータを出力し、内部アドレスカウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成 せず停止条件を送ると、READ動作は終了します。 S T A R T SDA S T A R T R/W="0" Slave S Address Sub Address(n) A C K Slave S Address A C K S T O P R/W="1" Data(n) A C K Data(n+1) MA AC S K T E R Data(n+x) MA AC S T K E R MA AC S T K E R P MN A A S T C E K R Figure 38. ランダムアドレスリード MS1577-J-02 2014/07 - 38 - [AK5730] SDA SCL S P start condition stop condition Figure 39. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 40. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 41. I2Cバスでのビット転送 MS1577-J-02 2014/07 - 39 - [AK5730] ■ レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10H 11H 12H 13H 14H 15H 16H 17H 18H 19H 1AH 1BH 1CH 1DH 1EH 1FH 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH Register Name General Setting 1 General Setting 2 Input mode ADC1 Volume Control ADC2 Volume Control ADC3 Volume Control ADC4 Volume Control Monitor Summary Monitor ADC1 Monitor ADC2 Monitor ADC3 Monitor ADC4 Mask ADC1 Mask ADC2 Mask ADC3 Mask ADC4 Threshold setting OPEN Threshold setting SHTD Threshold setting SHTG Threshold setting SHTV INT setting ADC HPF SAR Thresh A High byte SAR Thresh A Low byte SAR Thresh B High byte SAR Thresh B Low byte SAR Thresh C High byte SAR Thresh C Low byte SAR IN1+ High byte SAR IN1+ Low byte SAR IN1- High byte SAR IN1- Low byte SAR IN2+ High byte SAR IN2+ Low byte SAR IN2- High byte SAR IN2- Low byte SAR IN3+ High byte SAR IN3+ Low byte SAR IN3- High byte SAR IN3- Low byte SAR IN4+ High byte SAR IN4+ Low byte SAR IN4- High byte SAR IN4- Low byte SAR VBAT High byte SAR VBAT Low byte D7 CKS1 MBS3 LIN41 ATT17 ATT27 ATT37 ATT47 0 0 0 0 0 0 0 0 0 0 0 0 0 STD4 GAIN4 THA12 THA04 THB12 THB04 THC12 THC04 1P12 1P04 1N12 1N04 2P12 2P04 2N12 2N04 3P12 3P04 3N12 3N04 4P12 4P04 4N12 4N04 VB12 VB04 D6 CKS0 MBS2 LIN40 ATT16 ATT26 ATT36 ATT46 0 OVTP 0 0 0 0 0 0 0 0 0 0 0 STD3 GAIN3 THA11 THA03 THB11 THB03 THC11 THC03 1P11 1P03 1N11 1N03 2P11 2P03 2N11 2N03 3P11 3P03 1N11 3N03 4P11 4P03 4N11 4N03 VB11 VB03 D5 ATS1 MBS1 LIN31 ATT15 ATT25 ATT35 ATT45 0 OVCR2 0 0 0 0 0 0 0 0 0 0 0 STD2 GAIN2 THA10 THA02 THB10 THB02 THC10 THC02 1P10 1P02 1N10 1N02 2P10 2P02 2N10 2N02 3P10 3P02 3N10 3N02 4P10 4P02 2N10 4N02 VB10 VB02 D4 ATS0 MBS0 LIN30 ATT14 ATT24 ATT34 ATT44 0 OVCR1 0 0 0 0 0 0 0 0 0 0 0 STD1 GAIN1 THA09 THA01 THB09 THB01 THC09 THC01 1P09 1P01 1P09 1N01 2P09 2P01 2N09 2N01 3P09 3P01 3P09 3N01 4P09 4P01 4N09 4N01 VB09 VB01 D3 DIF FS1 LIN21 ATT13 ATT23 ATT33 ATT43 ADC4 SHTV1 SHTV2 SHTV3 SHTV4 D2 TDM1 FS0 LIN20 ATT12 ATT22 ATT32 ATT42 ADC3 SHTG1 SHTG2 SHTG3 SHTG4 D1 TDM0 PLL1 LIN11 ATT11 ATT21 ATT31 ATT41 ADC2 SHTD1 SHTD2 SHTD3 SHTD4 D0 RSTN PLL0 LIN10 ATT10 ATT20 ATT30 ATT40 ADC1 OPEN1 OPEN2 OPEN3 OPEN4 MSHTV1 MSHTV2 MSHTV3 MSHTV4 MSHTG1 MSHTG2 MSHTG3 MSHTG4 MSHTD1 MSHTD2 MSHTD3 MSHTD4 MOPEN1 MOPEN2 MOPEN3 MOPEN4 TOP4 TSD4 TSG4 TSV4 0 HPF4 THA08 0 THB08 0 THC08 0 1P08 0 1N08 0 2P08 0 2N08 0 3P08 0 3N08 0 4P08 0 4N08 0 VB08 0 TOP3 TSD3 TSG3 TSV3 0 HPF3 THA07 0 THB07 0 THC07 0 1P07 0 1N07 0 2P07 0 2N07 0 3P07 0 3N07 0 4P07 0 4N07 0 VB07 0 TOP2 TSD2 TSG2 TSV2 0 HPF2 THA06 0 THB06 0 THC06 0 1P06 0 1N06 0 2P06 0 2N06 0 3P06 0 3N06 0 4P06 0 4N06 0 VB06 0 TOP1 TSD1 TSG1 TSV1 INTR HPF1 THA05 0 THB05 0 THC05 0 1P05 0 1N05 0 2P05 0 2N05 0 3P05 0 3N05 0 4P05 0 4N05 0 VB05 0 Note: アドレス2EH3FHは書き込み不可です。 PDN pin を “L” にすると、レジスタ値は初期化されます。 RSTN bit を“0”にすると内部のタイミングがリセットされますが、レジスタ値は初期化されません。 MS1577-J-02 2014/07 - 40 - [AK5730] ■ 詳細説明 Addr 00H Register Name General Setting R/W Default D7 CKS1 R/W 1 D6 CKS0 R/W 0 D5 ATS1 R/W 0 D4 ATS0 R/W 0 D3 DIF R/W 0 D2 TDM1 R/W 0 D1 TDM0 R/W 0 D0 RSTN R/W 0 D3 FS1 R/W 0 D2 FS0 R/W 0 D1 PLL1 R/W 0 D0 PLL0 R/W 0 RSTN: 内部タイミングリセット 0: リセット レジスタは初期化されません (default) 1: 通常動作 TDM1-0: TDM Mode の選択 (Table 6) 00: Normal mode (default) 01: TDM256 mode 10: Reserved 11: Reserved DIF: データフォーマット設定 (Table 6) 0: I2S (default) 1: Left Justified ATS1-0: ディジタルボリューム遷移時間設定 (Table 8) Default: “00”, mode 0 CKS1-0: マスタクロック設定 (Master mode) Refer to Table 2 Addr 01H Register Name General Setting 2 R/W Default D7 MBS3 R/W 0 D6 MBS2 R/W 0 D5 MBS1 R/W 0 D4 MBS0 R/W 0 PLL1-0: PLL mode の設定 (Table 4) 00: Normal mode. PLL off. (default) 01: PLL mode (BICK=64fs) 10: PLL mode (BICK=256fs) 11: PLL mode (BICK=512fs) FS1-0: サンプリング周波数の設定 (Table 3) 00: 24k-48kHz (default) 01: 12k-24kHz 10: 8k-12kHz 11: (Reserved) MS1577-J-02 2014/07 - 41 - [AK5730] MBS3-0: マイクバイアス電圧設定 MBS3-0 Bias Voltage 00H 5V (default) 01H 5.5V 02H 6V 03H 6.5V 04H 7V 05H 7.5V 06H 8V 07H 8.5V 08H 9V 09H Hi-Z 0AH-0FH (reserved) Table 17. マイクバイアス電圧設定 Addr 02H Register Name Input mode R/W Default D7 LIN41 R/W 0 D6 LIN40 R/W 0 LIN*1-*0: 各ADCのマイク/ライン選択 00: Microphone Mode (default) 01: LINE and Phone Mode 10: Booster Input Mode 11: Internal Unbalanced Source Mode Addr 03H 04H 05H 06H Register Name ADC1 Volume Control ADC2 Volume Control ADC3 Volume Control ADC4 Volume Control R/W Default D7 ATT17 ATT27 ATT37 ATT47 R/W 0 D5 LIN31 R/W 0 D4 LIN30 R/W 0 D3 LIN21 R/W 0 D2 LIN20 R/W 0 D1 LIN11 R/W 0 D0 LIN10 R/W 0 内部接続には入力診断は行われません。 D6 ATT16 ATT26 ATT36 ATT46 R/W 0 D5 ATT15 ATT25 ATT35 ATT45 R/W 0 D4 ATT14 ATT24 ATT34 ATT44 R/W 1 D3 ATT13 ATT23 ATT33 ATT43 R/W 1 D2 ATT12 ATT22 ATT32 ATT42 R/W 0 D1 ATT11 ATT21 ATT31 ATT41 R/W 0 D0 ATT10 ATT20 ATT30 ATT40 R/W 0 D4 D3 D2 D1 D0 ATT*7-*0: ADC* ボリュームコントロール Refer to Table 7. Addr 07H Register Name Monitor Summary R/W Default D7 D6 D5 0 0 0 0 ADC4 ADC3 ADC2 ADC1 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 ADC4-1: 各ADCのエラーモニタ 0: エラー検出なし 1: エラー検出 INTR bit = “1” でこのピンは “L” に戻ります。 MS1577-J-02 2014/07 - 42 - [AK5730] Addr 08H 09H 0AH 0BH Register Name Monitor ADC1 Monitor ADC2 Monitor ADC3 Monitor ADC4 R/W Default D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 OVTP1 0 0 0 OVCR1 0 0 0 SHTV1 SHTV2 SHTV3 SHTV4 SHTG1 SHTG2 SHTG3 SHTG4 SHTD1 SHTD2 SHTD3 SHTD4 OPEN1 OPEN2 OPEN3 OPEN4 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 RD 0 エラーモニタ 0: No error detected. 1: Error detected. Set ADCx bit “1” if unmasked. Addr 0CH 0DH 0EH 0FH Register Name Mask ADC1 Mask ADC2 Mask ADC3 Mask ADC4 R/W Default D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 MSHTV1 MSHTG1 MSHTD1 MOPEN1 MSHTV2 MSHTG2 MSHTD2 MOPEN2 MSHTV3 MSHTG3 MSHTD3 MOPEN3 MSHTV4 MSHTG4 MSHTD4 MOPEN4 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 R/W 0 D7 0 0 0 0 RD 0 D6 0 0 0 0 RD 0 D5 0 0 0 0 RD 0 D4 0 0 0 0 RD 0 D3 TOP3 TSD3 TSG3 TSV3 R/W 0 D2 TOP2 TSD2 TSG2 TSV2 R/W 0 D1 TOP1 TSD1 TSG1 TSV1 R/W 1 D0 TOP0 TSD0 TSG0 TSV0 R/W 0 エラーモニタのマスク 0: マスクOFF 1: マスクON Addr 10H 11H 12H 13H Register Name Threshold setting OPEN Threshold setting SHTD Threshold setting SHTG Threshold setting SHTV R/W Default エラーモニタの閾値設定 Threshold VoltageはAVDDに比例します。この値はディジタルコードで設定されます。 Threshold VoltageはAVDD/0.3(11V@AVDD=3.3V)をフルスケールとした、12bitのストレートバイナリコード として設定されます。モニタされた電圧は外付け抵抗により0.3倍され、電圧モニタピンに入力されます。よ ってThreshold Voltageは、ピン直では、+100mV x 0.3(=+30mV)から+900mV x 0.3(=+270mV)に換算されます。 bit3-0 Threshold Voltage 00H +100mV 01H +200mV 02H +300mV (default) 03H +400mV 04H +500mV 05H +600mV 06H +700mV 07H +800mV 08H +900mV 09H-0FH (Reserved) Table 18. エラーモニタの閾値設定 MS1577-J-02 2014/07 - 43 - [AK5730] Addr 14H Register Name INT setting R/W Default D7 STD4 R/W 0 D6 STD3 R/W 0 D5 STD2 R/W 0 D4 STD1 R/W 0 D3 0 RD 0 D2 0 RD 0 D1 1 RD 1 D0 INTR R/W 0 INTR: INT pin リセット 0: 通常動作 (default) 1: リセット エラーモニタレジスタ (07-0BH) は初期化されます。 STD1-4: ADC1-4 Mode 設定 0: 差動 (default) 1: シングルエンド STD* bit = “1”の時、シングルエンド のIN*P pin とIN*N pin はかならずコモン電圧に接続し てください。 Addr 15H Register Name ADC HPF R/W Default D7 GAIN4 R/W 0 D6 GAIN3 R/W 0 D5 GAIN2 R/W 0 D4 GAIN1 R/W 0 D3 HPF4 R/W 1 D2 HPF3 R/W 1 D1 HPF2 R/W 1 D0 HPF1 R/W 1 HPF4-1: ADC1-4 HPF on/off (Table 5) 0: ADC* HPF off 1: ADC* HPF on (default) GAIN4-1: ADC1-4 差動入力電圧設定 0: 1.68Vrms (default) 1: 0.56Vrms. GAIN*bit = “1”の時、入力電圧は三倍に増幅されます。 (+9.5dB) フルスケールの値をデフォルトの状態に調節するために、各チャンネルの減衰量は-9.5dBとしてく ださい (ATT7-0 bits)。(Table 7) MS1577-J-02 2014/07 - 44 - [AK5730] Addr 16H 17H 18H 19H 1AH 1BH Register Name SAR Thresh A High byte SAR Thresh A Low byte SAR Thresh B High byte SAR Thresh B Low byte SAR Thresh C High byte SAR Thresh C Low byte R/W Default D7 THA12 THA04 THB12 THB04 THC12 THC04 R/W 0 D6 THA11 THA03 THB11 THB03 THC11 THC03 R/W 0 D5 THA10 THA02 THB10 THB02 THC10 THC02 R/W 0 D4 THA09 THA01 THB09 THB01 THC09 THC01 R/W 0 D3 THA08 0 THB08 0 THC08 0 R/W 0 D2 THA07 0 THB07 0 THC07 0 R/W 0 D1 THA06 0 THB06 0 THC06 0 R/W 0 D0 THA05 0 THB05 0 THC05 0 R/W 0 D3 1P08 0 1N08 0 2P08 0 2N08 0 3P08 0 3N08 0 4P08 0 4N08 0 VB08 0 RD 0 D2 1P07 0 1N07 0 2P07 0 2N07 0 3P07 0 3N07 0 4P07 0 4N07 0 VB07 0 RD 0 D1 1P06 0 1N06 0 2P06 0 2N06 0 3P06 0 3N06 0 4P06 0 4N06 0 VB06 0 RD 0 D0 1P05 0 1N05 0 2P05 0 2N05 0 3P05 0 3N05 0 4P05 0 4N05 0 VB05 0 RD 0 SAR 生データ Threshold A/B/C A: LINE and Pone Modeでのポジティブ、ネガティブ入力のショート B: Booster Input Modeでの入力ショート C: Booster Input Modeでの入力ショート Addr 1CH 1DH 1EH 1FH 20H 21H 22H 23H 24H 25H 26H 27H 28H 29H 2AH 2BH 2CH 2DH Register Name SAR IN1+ High byte SAR IN1+ Low byte SAR IN1- High byte SAR IN1- Low byte SAR IN2+ High byte SAR IN2+ Low byte SAR IN2- High byte SAR IN2- Low byte SAR IN3+ High byte SAR IN3+ Low byte SAR IN3- High byte SAR IN3- Low byte SAR IN4+ High byte SAR IN4+ Low byte SAR IN4- High byte SAR IN4- Low byte SAR VBAT High byte SAR VBAT Low byte R/W Default D7 1P12 1P04 1N12 1N04 2P12 2P04 2N12 2N04 3P12 3P04 3N12 3N04 4P12 4P04 4N12 4N04 VB12 VB04 RD 0 D6 1P11 1P03 1N11 1N03 2P11 2P03 2N11 2N03 3P11 3P03 1N11 3N03 4P11 4P03 4N11 4N03 VB11 VB03 RD 0 D5 1P10 1P02 1N10 1N02 2P10 2P02 2N10 2N02 3P10 3P02 3N10 3N02 4P10 4P02 2N10 4N02 VB10 VB02 RD 0 D4 1P09 1P01 1P09 1N01 2P09 2P01 2N09 2N01 3P09 3P01 3P09 3N01 4P09 4P01 4N09 4N01 VB09 VB01 RD 0 SAR生データ読み出し これらのレジスタを読み出す時は必ず上位バイトレジスタから読み出してください。下位バイトは上位バイトが読み出さ れた時のみアップデートされます。 MS1577-J-02 2014/07 - 45 - [AK5730] システム設計 Figure 42 はシステム接続例です。 + 2.2µ + + Mic VSS2 VSS1 Mic Bias, CP 0.1µ DVDD 2.2µ CP1 CN1 CP2 CN2 CVP1 CVP2 0.1µ AVDD 2.2µ 10µ VREFL MPWR + 10µ SPI VREF MCLK MCLK MUX Amp. 1µ PLL 2.2µ IN1P + IN1N - HPF, LPF, Gain 1µ Line 1µ Amp. IIS TDM Out IN4P + 1µ IN4N ADC4 BICK LRLK SDTO1 SDTO2 TDMI Micro ADC1 Controller 1µ MSN - PDN INM1P INM1N 1 2 MUX Battery INM4P INM4N SAR ADC Mic. Diags 7 8 9 VBATM IIC or SPI I/F CAD0/CSN CAD1/CDTO SDA/CDTI SCL/CCLK INT 10k DVDD Figure 42. システム接続図 ■ グランドと電源のデカップリング AVDDには低インピーダンスのアナログ電源を供給し、システムのディジタル電源とは別にしてください。 高周波ノイズを除去するために10µF程度の電解コンデンサと0.1µFのセラミックコンデンサをAVDDとVSS1 間、DVDDとVSS2間に並列に接続して下さい。特に、0.1µFのセラミックコンデンサはVDD (AVDD, DVDD) にできる限り近づけて接続して下さい。 MS1577-J-02 2014/07 - 46 - [AK5730] パッケージ 48pin LQFP(Unit: mm) 1.70Max 9.00.2 0.13 0.13 7.0 36 1.40 0.05 24 48 13 7.0 37 1 9.00.2 25 12 0.09 0.20 0.5 0.22 0.08 0.10 M 0° 10° S 0.10 S 0.30 ~ 0.75 ■ 材質・メッキ仕様 パッケージ材質: リードフレーム材質: リードフレーム処理: エポキシ系樹脂 銅 半田(無鉛)メッキ MS1577-J-02 2014/07 - 47 - [AK5730] マーキング AK5730VQ XXXXXXX 1 1) Pin #1 indication 2) Marking Code: AK5730VQ 3) Date Code: XXXXXXX (7 digits) 改訂履歴 Date (Y/M/D) 13/10/16 13/12/19 Revision 00 01 Reason 初版 仕様変更 14/07/08 02 改善 誤記訂正 Page Contents 11, 12, 22, 23, 24, 41 2 6 TDM512モードを削除 ブロック図改善 Pin No.38 CVP2 最大バイアス電圧修正: 7.2V 14.4V MS1577-J-02 2014/07 - 48 - [AK5730] 重要な注意事項 0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対 し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産 等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品 に必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法 令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法 令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ さい。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用 される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客 様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね ます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 MS1577-J-02 2014/07 - 49 -