データシート

[AK4951]
= Preliminary =
AK4951
24bit Stereo CODEC with MIC/HP/SPK-AMP
1. 概 要
AK4951 はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 24bit ステレ
オ CODEC です。
サンプリング周波数は、8kHz から 48kHz まで対応し、Narrowband, Wideband, Super Wideband の音声信
号処理からオーディオ帯域の信号処理まで、幅広く対応します。
入力にはマイクアンプ、独自アルゴリズムの自動風切り音フィルタ及び高性能 Digital ALC(Automatic
Level Control) 回路を内蔵し、屋内／屋外を問わず高音質での録音が実現できます。さらに、出力には
負電源発生回路を内蔵し DC カットコンデンサが不要なキャップレスヘッドフォンアンプ及び 1W 出力
が可能なスピーカアンプを内蔵しており、録再機能付きのポータブル機器だけでなく、様々な機器用途
に最適です。
パ ッ ケ ー ジ は 小 型 の QFN(4 x 4mm, 0.4mm pitch; AK4951EN) と BGA(3.5 x 3.5mm, 0.5mm pitch;
AK4951EG)を採用、従来 2~3 チップで構成されたシステムと比較して実装面積を大幅に削減します。
アプリケーション:
 IP Camera
 Digital Camera
 IC Recorder
 Tablet
 Wireless Headphone
 Headset
2. 特
長
1. 録音側機能
 シングルエンド入力
(AK4951EN) 3 ステレオのセレクタ内蔵
(AK4951EG) 2 ステレオ+1 モノラルのセレクタ内蔵
 マイク用ゲインアンプ内蔵: +30dB ~ 0dB, 3dB Step
 マイクパワー内蔵: 出力電圧: 2.0V or 2.4V
Noise Level: -108dBV
 Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)
 ADC 特性: S/(N+D): 83dB, DR, S/N: 88dB (MIC-Amp=+18dB)
S/(N+D): 85dB, DR, S/N: 96dB (MIC-Amp=0dB)
 マイク感度補正機能内蔵
 自動風切り音フィルタ回路内蔵
 5 段のノッチフィルタ: 動作中ゲイン切替え対応
 ステレオ感強調回路
 Digital MIC Interface 内蔵
014004561-J-00-PB
2014/08
-1-
[AK4951]
2. 再生側機能
 Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)
 Sidetone ミキシング & ボリューム内蔵 (0dB ~ 18dB, 6dB Step)
 ディジタルボリューム内蔵: +12dB ~ 89.5dB, 0.5dB Step, Mute
 キャップレスステレオヘッドフォンアンプ内蔵
- HP-AMP 特性: S/(N+D): 75dB@20mW, S/N: 97dB
- 定格出力: 20mW@16
- 電源 ON/OFF 時クリックノイズフリー
 モノラルスピーカアンプ内蔵 (ステレオライン出力切り替え機能)
- SPK-AMP 特性: S/(N+D): 75dB@250mW, S/N: 99dB
- BTL 接続
- 定格出力:
(AK4951EN) 400mW@8 (SVDD=3.3V), 1W@8 (SVDD=5V)
(AK4951EG) 400mW@8 (AVDD=3.3V)
 アナログミキシング: BEEP 入力
3. パワーマネジメント機能
4. マスタクロック
(1) PLL モード
 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)
32fs or 64fs (BICK pin)
(2) 外部クロックモード
 周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)
5. サンプリング周波数
 PLL Master Mode:
8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz
 PLL Slave Mode (BICK pin): 8kHz ~ 48kHz
 EXT Master/Slave Mode:
8kHz ~ 48kHz (256fs, 384fs, 512fs), 8kHz ~ 24kHz (1024fs)
6. マスタ／スレーブモード
7. オーディオインタフェースフォーマット: MSB First, 2’s complement
 ADC: 16/24bit 前詰め, 16/24bit I2S
 DAC: 16/24bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24bit I2S
8. シリアル μP インタフェース:
(AK4951EN) I2C Bus (Ver 1.0, 400kHz Fast-Mode)
(AK4951EG) 3 線シリアル, I2C Bus (Ver 1.0, 400kHz Fast-Mode)
9. 動作温度範囲: Ta = 40  85C
10. 電源電圧
(AK4951EN)
 アナログ電源 (AVDD): 2.8 ~ 3.5V
 スピーカ電源 (SVDD): 1.8 ~ 5.5V
 ディジタル、ヘッドフォン電源 (DVDD): 1.6 ~ 1.98V
 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V
(AK4951EG)
 アナログ&スピーカ電源 (AVDD): 2.8 ~ 3.5V
 ディジタル、ヘッドフォン電源 (DVDD): 1.6 ~ 1.98V
 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V
11. パッケージ:
(AK4951EN)
 32-pin QFN (4 x 4mm, 0.4mm pitch)
(AK4951EG)
 32-pin BGA (3.5 x 3.5mm, 0.5mm pitch)
014004561-J-00-PB
2014/08
-2-
[AK4951]
3. 目
次
概 要................................................................................................................................................................ 1
特 長................................................................................................................................................................ 1
目 次................................................................................................................................................................ 3
ブロック図........................................................................................................................................................ 4
ピン配置と機能説明........................................................................................................................................ 6
■ オーダリングガイド...................................................................................................................................... 6
■ ピン配置 ......................................................................................................................................................... 6
■ AK4954A との比較 ........................................................................................................................................ 8
■ ピン機能 ....................................................................................................................................................... 10
■ 使用しないピンの処理について................................................................................................................ 12
6. 絶対最大定格.................................................................................................................................................. 12
7. 推奨動作条件.................................................................................................................................................. 13
8. 電気的特性...................................................................................................................................................... 14
■ アナログ特性 ............................................................................................................................................... 14
■ モード別の消費電力.................................................................................................................................... 17
■ フィルタ特性 ............................................................................................................................................... 18
■ DC 特性 ......................................................................................................................................................... 19
■ スイッチング特性........................................................................................................................................ 20
■ タイミング波形 ........................................................................................................................................... 23
9. パッケージ...................................................................................................................................................... 28
■ AK4951EN 外形寸法図 ............................................................................................................................... 28
■ AK4951EN 材質・メッキ仕様 ................................................................................................................... 28
■ AK4951EN マーキング ............................................................................................................................... 28
■ AK4951EG 外形寸法図 ............................................................................................................................... 29
■ AK4951EG 材質・メッキ仕様 ................................................................................................................... 29
■ AK4951EG マーキング ............................................................................................................................... 29
重要な注意事項 ..................................................................................................................................................... 30
1.
2.
3.
4.
5.
014004561-J-00-PB
2014/08
-3-
[AK4951]
4. ブロック図
[AK4951EN]
VCOM
VSS1
DVDD
TVDD
VSS2
PMMP
MPWR2
MIC Power
Supply
MPWR1
AVDD
Analog Block
LDO
2.3V
PDN
Digital Core,
Headphone-Amp
MIC-Power,
Charge-pump
PMADL
Internal
MIC
AVDD
REGFIL
SDA
Control
Register
SCL
LIN1
PMADL or PMADR
RIN1
External
MIC
MIC-Amp
+30~0dB
LIN2
ADC
HPF
PMADR
PMPFIL
RIN2
Line Input
MIC Sensitivity
Correction
Auto HPF
LIN3
BICK
HPF2
LPF
SVDD
Stereo Emphasis
VSS3
Audio
I/F
SDTO
4-band EQ
PMBP
ALC
RIN3/ BEEP
LRCK
SDTI
1 Band EQ
BEEP
PFVOL
PMSL
PMDAC
SPP/LOUT
Mono
Speaker
SPN/ROUT
DAC
DVOL Mono/
SMUTE Stereo
PMPLL
PMHPL
HPL
PMOSC
PLL
MCKI
Oscillator
Cap-less
Headphone
PMHPR
HPR
PMHPL or PMHPR
Charge Pump
AVDD
VEE CN CP
Figure 1. ブロック図 (AK4951EN)
014004561-J-00-PB
2014/08
-4-
[AK4951]
[AK4951EG]
VCOM
VSS1
DVDD
TVDD
VSS2
PMMP
MPWR2
MIC Power
Supply
MPWR1
AVDD
Analog Block
LDO
2.3V
PDN
Digital Core,
Headphone-Amp
MIC-Power,
Charge-pump,
Speaker-Amp
PMADL
Internal
MIC
AVDD
REGFIL
CSN/SDA
Control
Register
LIN1
RIN1
MIC-Amp
+30~0dB
LIN2
ADC
CDTIO/CAD0
I2C
PMADL or PMADR
External
MIC
CCLK/SCL
HPF
PMADR
PMPFIL
RIN2
MIC Sensitivity
Correction
Auto HPF
BICK
HPF2
LPF
Stereo Emphasis
VSS3
Audio
I/F
SDTO
4-band EQ
PMBP
ALC
RIN3/BEEP
LRCK
SDTI
1 Band EQ
BEEP
PFVOL
PMSL
PMDAC
SPP/LOUT
Mono
Speaker
SPN/ROUT
DAC
DVOL Mono/
SMUTE Stereo
PMPLL
PMHPL
HPL
PMOSC
PLL
MCKI
Oscillator
Cap-less
Headphone
PMHPR
HPR
PMHPL or PMHPR
Charge Pump
AVDD
VEE CN CP
Figure 2. ブロック図 (AK4951EG)
014004561-J-00-PB
2014/08
-5-
[AK4951]
5. ピン配置と機能説明
■
■
オーダリングガイド
AK4951EN
AKD4951EN
40 ~ +85°C
32-pin QFN (0.4mm pitch)
AK4951EN 評価用ボード
AK4951EG
AKD4951EG
40 ~ +85°C
32-pin BGA (0.5mm pitch)
AK4951EG 評価用ボード
ピン配置
VEE
HPR
HPL
DVDD
SPP/LOUT
SPN/ROUT
SVDD
VSS3
24
23
22
21
20
19
18
17
[AK4951EN]
LRCK
VSS1
29
Top View
12
SDTO
VCOM
30
11
SDTI
REGFIL
31
10
SDA
RIN3/BEEP
32
9
SCL
8
13
PDN
AK4951EN
7
28
LIN1/DMDAT
AVDD
6
BICK
RIN1/DMCLK
14
5
27
MPWR1
CN
4
MCKI
MPWR2
15
3
26
LIN2
CP
2
TVDD
RIN2
16
1
25
LIN3
VSS2
Figure 3. ピン配置 (AK4951EN)
014004561-J-00-PB
2014/08
-6-
[AK4951]
[AK4951EG]
6
5
4
AK4951EG
3
Top View
2
1
A
B
C
D
E
F
6
LIN2
RIN2
REGFIL
VSS1
AVDD
VSS2
5
MPWR2
MPWR1
RIN3
/BEEP
VCOM
CN
VEE
4
RIN1
/DMCLK
CP
HPR
3
PDN
LIN1
/DMDAT
CCLK
/SCL
DVDD
HPL
2
CSN
/SDA
SDTO
BICK
TVDD
SPP
SPN
1
SDTI
LRCK
MCKI
I2C
CDTIO
/CAD0
VSS3
A
B
C
D
E
F
Top View
Figure 4. ピン配置 (AK4951EG)
014004561-J-00-PB
2014/08
-7-
[AK4951]
■ AK4954Aとの比較
1. 機能
機能
分解能
AVDD
SVDD
DVDD
TVDD
ADC DR, S/N
DAC(ヘッドフォン) S/N
入力レベル
出力レベル
(ヘッドフォン)
マイクパワー出力電圧
マイクパワー出力ノイズ
レベル
MIC-Amp Gain
マイク感度補正機能
自動風切り音フィルタ
出力ボリューム
3-band DRC
シリアル μP I/F
AK4954A
32bit
2.5V  3.5V
0.9V  5.5V
1.6V ~ 1.98V
1.6V or (DVDD-0.2)V  3.5V
97dB @MGAIN = +20dB
100dB @MGAIN = 0dB
100dB
typ. 0.8 x AVDD @MGAIN=0dB
AK4951
24bit
2.8V ~ 3.5V
1.8V  5.5V
←
←
88dB @MGAIN = +18dB
96dB @MGAIN = 0dB
97dB
typ. 2.07Vpp @MGAIN=0dB
typ. 0.485 x AVDD @DVOL=0dB
typ. 1.62Vpp @DVOL=0dB
typ. 2.3V (2 系統排他出力)
typ. 2.0V or 2.4V (2 系統排他出力)
-120dBV (A-weighted)
-108dBV (A-weighted)
+26dB/+20dB/+13dB/+6dB/0dB
なし
なし
+36dB  -52.5dB, 0.375dB Step
(Note 1)
& +6dB  -65.5dB, 0.5dB Step
あり
+30dB ~ 0dB, 3dB Step
あり
あり
+36dB  -52.5dB, 0.375dB Step
(Note 1)
& +12dB  -89.5dB, 0.5dB Step
なし
AK4951EN: I2C Bus
AK4951EG: 3 線シリアル, I2C Bus
I2C Bus
Power Consumption
(Stereo Recording) typ. 10.4mW (低消費電力モード)
(Headphone Playback) typ. 6.2mW (低消費電力モード)
Package
typ. 9.3mW
typ. 8.6mW
AK4951EN:
32-pin QFN
32-pin QFN
(4 x 4mm, 0.4mm pitch)
(4 x 4mm, 0.4mm pitch)
AK4951EG:
32-pin BGA
(3.5 x 3.5mm, 0.5mm pitch)
Note 1. ALC 及び ボリュームは 入出力共通です。録音と再生で同時に ALC または ボリュームを使用
することはできません。
2. ピン
Pin#
15
31
32
AK4954A
MCKI/OVF
MRF
RIN3
AK4951
MCKI
REGFIL
RIN3/BEEP
014004561-J-00-PB
2014/08
-8-
[AK4951]
3. レジスタ
Addr
Register Name
00H
01H
02H
03H
04H
05H
07H
09H
0AH
0BH
0FH
10H
11H
12H
15H
16H
17H
18H
19H
1AH
1BH
1DH
31H
Power Management 1
Power Management 2
Signal Select 1
Signal Select 2
Signal Select 3
Mode Control 1
Mode Control 3
Timer Select
ALC Timer Select
ALC Mode Control 1
ALC Volume
Lch MIC Gain Setting
Rch MIC Gain Setting
BEEP Control
EQ Common Gain Select
EQ2 Common Gain Setting
EQ3 Common Gain Setting
EQ4 Common Gain Setting
EQ5 Common Gain Setting
Auto HPF Control
Digital Filter Select 1
Digital Filter Mode
Device Information
50H
~7FH
DRC 機能
D7
D6
PMPFIL PMVCM
PMOSC
0
SLPSN
MGAIN3
SPKG1
SPKG0
LVCM1
LVCM0
PLL3
PLL2
TSDSEL
THDET
ADRST1 ADRST0
IVTM1
IVTM
ALCEQN LMTH2
VOL7
VOL6
MGL7
MGL6
MGR7
MGR6
HPZ
BPVCM
BPCNT
0
EQ2G5
EQ2G4
EQ3G5
EQ3G4
EQ4G5
EQ4G4
EQ5G5
EQ5G4
0
0
0
0
PMDRC
0
REV3
REV2
D5
D4
D3
D2
D1
D0
PMBP
PMHPR
DACS
0
DACL
PLL1
SMUTE
FRATT
EQFC1
ALC
VOL5
MGL5
MGR5
BEEPS
0
EQ2G3
EQ3G3
EQ4G3
EQ5G3
AHPF
0
PFVOL1
REV1
0
PMHPL
MPSEL
MICL
1
PLL0
DVOLC
FRN
EQFC0
RGAIN2
VOL4
MGL4
MGR4
BEEPH
EQC5
EQ2G2
EQ3G2
EQ4G2
EQ5G2
SENC2
0
PFVOL0
REV0
LSV
M/S
PMMP
INL1
PTS1
BCKO
0
OVTM1
WTM1
RGAIN1
VOL3
MGL3
MGR3
BPLVL3
EQC4
EQ2G1
EQ3G1
EQ4G1
EQ5G1
SENC1
SDAD
PFDAC1
DVN3
PMDAC
PMPLL
MGAIN2
INL0
PTS0
CKOFF
IVOLC
OVTM0
WTM0
RGAIN0
VOL2
MGL2
MGR2
BPLVL2
EQC3
EQ2G0
EQ3G0
EQ4G0
EQ5G0
SENC0
HPFC1
PFDAC0
DVN2
PMADR
PMSL
MGAIN1
INR1
MONO1
DIF1
LPMIC
MOFF
RFST1
LMTH1
VOL1
MGL1
MGR1
BPLVL1
EQC2
EQ2T1
EQ3T1
EQ4T1
EQ5T1
STG1
HPFC0
ADCPF
DVN1
PMADL
LOSEL
MGAIN0
INR0
MONO0
DIF0
LPDA
DVTM
RFST0
LMTH0
VOL0
MGL0
MGR0
BPLVL0
BPLVL0
EQ2T0
EQ3T0
EQ4T0
EQ5T0
STG0
HPFAD
PFSDO
DVN0
AK4951 で追加された bit
AK4951 で削除された bit
AK4951 で変更された bit
014004561-J-00-PB
2014/08
-9-
[AK4951]
■
ピン機能
[AK4951EN]
No. Pin Name
1
LIN3
2
RIN2
3
LIN2
4
MPWR2
5
MPWR1
RIN1
6
DMCLK
LIN1
7
DMDAT
I/O
I
I
I
O
O
I
O
I
I
Function
Lch Analog Input 3 pin
Rch Analog Input 2 Pin
Lch Analog Input 2 pin
MIC Power Supply 2 Pin
MIC Power Supply 1 Pin
Rch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Clock pin
(DMIC bit = “1”)
Lch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Data Input Pin
(DMIC bit = “1”)
Reset & Power-down Pin
8
PDN
I
“L”: Reset & Power-down, “H”: Normal Operation
9
SCL
I
Control Data Clock Pin
10 SDA
I/O Control Data Input/Output Pin
11 SDTI
I
Audio Serial Data Input Pin
12 SDTO
O Audio Serial Data Output Pin
13 LRCK
I/O Input/Output Channel Clock Pin
14 BICK
I/O Audio Serial Data Clock Pin
15 MCKI
I
External Master Clock Input Pin
16 TVDD
Digital I/O Power Supply Pin, 1.6 or (DVDD-0.2) ~ 3.5V
17 VSS3
Ground 3 Pin
18 SVDD
Speaker-Amp Power Supply Pin, 1.8 ~ 5.5V
SPN
O Speaker-Amp Negative Output Pin
(LOSEL bit = “0”: default)
19
ROUT
O Rch Stereo Line Output Pin
(LOSEL bit = “1”)
SPP
O Speaker-Amp Positive Output Pin
(LOSEL bit = “0”: default)
20
LOUT
O Lch Stereo Line Output Pin
(LOSEL bit = “1”)
21 DVDD
Digital Power Supply Pin, 1.6 ~ 1.98V
22 HPL
O Lch Headphone-Amp Output Pin
23 HPR
O Rch Headphone-Amp Output Pin
Charge-Pump Circuit Negative Voltage Output Pin
24 VEE
O
This pin must be connected to VSS2 with 2.2μF±20% capacitor in series.
25 VSS2
Ground 2 Pin
Positive Charge-Pump Capacitor Terminal Pin
26 CP
O
This pin must be connected to CN pin with 2.2μF±20% capacitor in series.
Negative Charge-Pump Capacitor Terminal Pin
27 CN
I
This pin must be connected to CP pin with 2.2μF±20% capacitor in series.
28 AVDD
Analog Power Supply Pin, 2.8 ~ 3.5V
29 VSS1
Ground 1 Pin
Common Voltage Output Pin
Bias voltage of ADC inputs and DAC outputs.
30 VCOM
O
This pin must be connected to VSS1 with 2.2F±20% capacitor in series.
LDO Voltage Output pin for Analog Block (typ 2.3V)
31 REGFIL
O
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
RIN3
I
Rch Analog Input 3 Pin
(PMBP bit = “0”: default)
32
BEEP
I
Beep Signal Input Pin
(PMBP bit = “1”)
Note 2. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3/BEEP pins)以外のすべての入力ピンはフ
ローティングにしてはいけません。
014004561-J-00-PB
2014/08
- 10 -
[AK4951]
[AK4951EG]
No. Pin Name
B6 RIN2
A6 LIN2
B5 MPWR1
A5 MPWR2
RIN1
A4
DMCLK
LIN1
B4
DMDAT
I/O
I
I
O
O
I
O
I
I
Function
Rch Analog Input 2 Pin
Lch Analog Input 2 pin
MIC Power Supply 1 Pin
MIC Power Supply 2 Pin
Rch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Clock pin
(DMIC bit = “1”)
Lch Analog Input 1 Pin
(DMIC bit = “0”: default)
Digital Microphone Data Input Pin
(DMIC bit = “1”)
Reset & Power-down Pin
A3 PDN
I
“L”: Reset & Power-down, “H”: Normal Operation
Control Mode Select Pin
D1 I2C
I
“L”: 3-wire Serial, “H”: I2C Bus
CCLK
I
Control Data Clock Pin
(I2C pin = “L”)
B3
SCL
I
Control Data Clock Pin
(I2C pin = “H”)
CDTIO
I/O Control Data Input/Output Pin
(I2C pin = “L”)
E1
CAD0
I
Chip Address Select Pin
(I2C pin = “H”)
CSN
I
Chip Select Pin
(I2C pin = “L”)
A2
SDA
I/O Control Data Input/Output Pin
(I2C pin = “H”)
A1 SDTI
I
Audio Serial Data Input Pin
B2 SDTO
O Audio Serial Data Output Pin
B1 LRCK
I/O Input/Output Channel Clock Pin
C2 BICK
I/O Audio Serial Data Clock Pin
C1 MCKI
I
External Master Clock Input Pin
D2 TVDD
Digital I/O Power Supply Pin, 1.6 or (DVDD-0.2) ~ 3.5V
F1 VSS3
Ground 3 Pin
SPN
O Speaker-Amp Negative Output Pin
(LOSEL bit = “0”: default)
F2
ROUT
O Rch Stereo Line Output Pin
(LOSEL bit = “1”)
SPP
O Speaker-Amp Positive Output Pin
(LOSEL bit = “0”: default)
E2
LOUT
O Lch Stereo Line Output Pin
(LOSEL bit = “1”)
E3 DVDD
Digital Power Supply Pin, 1.6 ~ 1.98V
F3 HPL
O Lch Headphone-Amp Output Pin
F4 HPR
O Rch Headphone-Amp Output Pin
Charge-Pump Circuit Negative Voltage Output Pin
F5 VEE
O
This pin must be connected to VSS2 with 2.2μF±20% capacitor in series.
F6 VSS2
Ground 2 Pin
Positive Charge-Pump Capacitor Terminal Pin
E4 CP
O
This pin must be connected to CN pin with 2.2μF±20% capacitor in series.
Negative Charge-Pump Capacitor Terminal Pin
E5 CN
I
This pin must be connected to CP pin with 2.2μF±20% capacitor in series.
E6 AVDD
Analog & Speaker-Amp Power Supply Pin, 2.8 ~ 3.5V
D6 VSS1
Ground 1 Pin
Common Voltage Output Pin
D5 VCOM
O
Bias voltage of ADC inputs and DAC outputs.
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
LDO Voltage Output pin for Analog Block (typ 2.3V)
C6 REGFIL
O
This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.
RIN3
I
Rch Analog Input 3 Pin
(PMBP bit = “0”: default)
C5
BEEP
I
Beep Signal Input Pin
(PMBP bit = “1”)
Note 3. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, RIN3/BEEP)以外のすべての入力ピンはフローティ
ングにしてはいけません。
014004561-J-00-PB
2014/08
- 11 -
[AK4951]
■
使用しないピンの処理について
使用しないピンは下記の設定を行い、適切に処理してください。
Classification Pin Name
MPWR, SPN, SPP, HPL, HPR, CP, CN, VEE,
Analog
LIN1/DMDAT, RIN1/DMCLK, LIN2, RIN2,
LIN3, RIN3/BEEP
MCKI, SDTI
Digital
SDTO
Setting
オープン
VSS2 に接続
オープン
6. 絶対最大定格
(VSS1=VSS2=VSS3=0V; Note 4)
Parameter
Symbol
min
max
Unit
Power Supplies:
Analog
AVDD
6.0
V
0.3
Digital
DVDD
2.5
V
0.3
Digital I/O
TVDD
6.0
V
0.3
Speaker-Amp
SVDD
6.0
V
0.3
Input Current, Any Pin Except Supplies
IIN
mA
10
Analog Input Voltage (Note 5)
VINA
AVDD+0.3
V
0.3
Digital Input Voltage (Note 6)
VIND
TVDD+0.3
V
0.3
Operating Temperature (powered applied)
Ta
85
40
C
Storage Temperature
Tstg
150
65
C
AK4951EN
Pd
840
mW
Maximum Power Dissipation
(Note 7)
AK4951EG
Pd
340
mW
Note 4. 電源はすべてグランドピンに対する値です。VSS1, VSS2, VSS3 は同じアナロググランドに接続
してください。
Note 5. LIN1, RIN1, LIN2, RIN2, LIN3 and RIN3/BEEP pins
Note 6. PDN, CCLK/SCL, CSN/SDA, CDTIO/CAD0, SDTI, LRCK, BICK and MCKI pins
SDA, SCL のプルアップ抵抗の接続先は、TVDD 以上かつ 6V 以下にしてください。
Note 7. この電力値は AK4951 の内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は
含みません。AK4951 のジャンクション温度の最大許容値は 125C で、JESD51-9 (2p2s)における
θja (Junction to Ambient) は、AK4951EN:42C/W, AK4951EG: 80C/W です。AK4951EN は Pd =
840mW のとき θja = 42C/W より、AK4951EG は Pd =340mW のとき θja = 80C/W より、ジャンク
ション温度は 125C を超えることはありませんので、AK4951 の内部損失によってデバイスが破
壊されることはありません。AK4951EN は θja ≤ 42C/W となる条件で、
AK4951EG は θja ≤ 80C/W
となる条件で、ボードを使用することを推奨します。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの
値を超えた場合、その後の通常の動作は保証されません。
014004561-J-00-PB
2014/08
- 12 -
[AK4951]
7. 推奨動作条件
[AK4951EN]
(VSS1=VSS2=VSS3 =0V; Note 4)
Parameter
Power Supplies
Analog
(Note 8) Digital
Digital I/O (Note 9)
Symbol
AVDD
DVDD
TVDD
min
2.8
1.6
1.6 or
(DVDD-0.2)
1.8
typ
3.3
1.8
max
3.5
1.98
Unit
V
V
1.8
3.5
V
Speaker-Amp
SVDD
3.3
5.5
V
Note 4. 電源はすべてグランドピンに対する値です。
Note 8. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち
上げ時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全
ての電源が立ち上がった後、 PDN pin = “H”にしてください。
Note 9. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。
*AK4951EN では、SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF するこ
とができます。また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF する
ことができます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”
にしてください。
[AK4951EG]
(VSS1=VSS2=VSS3 =0V; Note 4)
Parameter
Power Supplies
Analog & Speaker
(Note 10) Digital
Digital I/O (Note 11)
Symbol
AVDD
DVDD
TVDD
min
2.8
1.6
1.6 or
(DVDD-0.2)
typ
3.3
1.8
max
3.5
1.98
Unit
V
V
1.8
3.5
V
Note 4. 電源はすべてグランドピンに対する値です。
Note 10. AVDD, DVDD, TVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ時
に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電
源が立ち上がった後、 PDN pin = “H”にしてください。
Note 11. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。
*AK4951EG では、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD の電源を ON/OFF することがで
きます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にして
ください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意ください。
014004561-J-00-PB
2014/08
- 13 -
[AK4951]
8. 電気的特性
■
アナログ特性
(Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz, BICK=64fs;
Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz  20kHz; unless otherwise specified)
Parameter
min
typ
max
Unit
MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Input Resistance
20
30
40
k
Gain
Gain Setting
0
+30
dB
Step Width
3
dB
MIC Power Supply: MPWR1, MPWR2 pins
MICL bit = “0”
2.2
2.4
2.6
V
Output Voltage
MICL bit = “1”
1.8
2.0
2.2
V
Output Noise Level (A-weighted)
-108
dBV
Load Resistance
1.0
k
Load Capacitance
30
pF
PSRR (f = 1kHz) (Note 12)
100
dB
ADC Analog Input Characteristics: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins → ADC (Programmable
Filter = OFF) → SDTO
Resolution
24
Bits
(Note 14)
0.261
Vpp
Input Voltage (Note 13)
(Note 15)
1.86
2.07
2.28
Vpp
(Note 14)
73
83
dBFS
S/(N+D) (-1dBFS)
(Note 15: AK4951EN)
85
dBFS
(Note 15: AK4951EG)
84
dBFS
(Note 14)
78
88
dB
D-Range (60dBFS, A-weighted)
(Note 15)
96
dB
(Note 14)
78
88
dB
S/N (A-weighted)
(Note 15)
96
dB
(Note 14)
75
100
dB
Interchannel Isolation
(Note 15)
110
dB
(Note 14)
0
0.5
dB
Interchannel Gain Mismatch
(Note 15)
0
0.5
dB
PSRR (f = 1kHz) (Note 12)
80
dB
Note 12. AVDD に、500mVpp の正弦波を重畳した場合
Note 13. Vin = 0.9 x 2.3Vpp (typ) @MGAIN3-0 bits = “0000” (0dB)
Note 14. MGAIN3-0 bits = “0110” (+18dB)
Note 15. MGAIN3-0 bits = “0000” (0dB)
014004561-J-00-PB
2014/08
- 14 -
[AK4951]
Parameter
min
typ
max
DAC Characteristics:
Resolution
24
Headphone-Amp Characteristics: DAC → HPL, HPR pins, ALC=OFF, IVOL=DVOL= 0dB, RL=16
Output Voltage (0dBFS)
1.44
1.60
1.76
RL=16Ω
50
75
S/(N+D)
RL=10kΩ
80
S/N (A-weighted)
87
97
Interchannel Isolation
65
80
Interchannel Gain Mismatch
0
0.8
Output Offset Voltage
-1
0
+1
Load Resistance
16
Load Capacitance
300
AVDD
74
PSRR (f = 1kHz) (Note 16)
DVDD
90
Speaker-Amp Characteristics: DAC → SPP/SPN pins, ALC=OFF, IVOL=DVOL= 0dB, RL=8, BTL
Output Voltage
3.18
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
3.20
4.00
4.80
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
1.79
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)
2.83
(AK4951EN: SVDD=5V)
S/(N+D)
80
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
40
75
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
20
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)
20
(AK4951EN: SVDD=5V)
S/N (A-weighted)
SPKG1-0 bits = “01”
80
99
Output Offset Voltage
SPKG1-0 bits = “01”
-30
0
+30
Load Resistance
8
Load Capacitance
100
AVDD
80
PSRR (f = 1kHz) (Note 17)
SVDD
60
Stereo Line Output Characteristics: DAC → LOUT, ROUT pins, ALC=OFF, IVOL=DVOL= 0dB,
RL=10k, LVCM1-0 bits = “01”
LVCM0 bit = “0”
2.26
(0dBFS) SVDD=2.8V
LVCM0 bit = “1”
1.0
Output Voltage
LVCM0 bit = “0”
1.44
1.6
1.76
(-3dBFS) SVDD=2.8V
LVCM0 bit = “1”
1.82
2.0
2.22
LVCM0 bit = “0”
80
(0dBFS) SVDD=2.8V
S/(N+D)
LVCM0 bit = “1”
80
(-3dBFS)
75
85
S/N (A-weighted)
82
94
Interchannel Isolation
100
Interchannel Gain Mismatch
0
0.8
Load Resistance
10
Load Capacitance
30
Note 16. 500mVpp の正弦波を重畳した場合
Note 17. AVDD または SVDD に、500mVpp の正弦波を重畳した場合
014004561-J-00-PB
Unit
Bit
Vpp
dB
dB
dB
dB
dB
mV

pF
dB
dB
Vpp
Vpp
Vrms
Vrms
dB
dB
dB
dB
dB
mV

pF
dB
dB
Vpp
Vrms
Vpp
Vpp
dB
dB
dB
dB
dB
dB
k
pF
2014/08
- 15 -
[AK4951]
Parameter
min
typ
max
Unit
Mono Input: BEEP pin (PMBP bit =“1”, BPVCM bit = “0”, BPLVL3-0 bits = “0000”)
Input Resistance
46
66
86
k
Maximum Input Voltage (Note 18)
1.54
Vpp
Gain
BEEP pin → HPL, HPR pins
0
+1
dB
1
BEEP pin → SPP/SPN pins (Note 19)
SPKG1-0 bits = “00”
+4.4
+6.4
+8.4
dB
SPKG1-0 bits = “01”
+8.4
dB
SPKG1-0 bits = “10”
+11.1
dB
SPKG1-0 bits = “11”
+14.9
dB
BEEP pin → LOUT, ROUT pins
LVCM1-0 bits = “00”
-1
0
+1
dB
LVCM1-0 bits = “01”
+2
dB
LVCM1-0 bits = “10”
+2
dB
LVCM1-0 bits = “11”
+4
dB
Power Supplies:
Power Up (PDN pin = “H”)
MIC + ADC + DAC + Headphone out
AVDD+DVDD+TVDD (Note 20)
6.5
9.8
mA
AVDD+DVDD+TVDD (Note 21)
5.7
mA
SVDD (No Load)
36
54
A
MIC + ADC + DAC + Speaker out
AK4951EN
5.6
8.4
mA
AVDD+DVDD+TVDD (Note 22)
AK4951EG
7.4
11.3
mA
AK4951EN
4.7
mA
AVDD+DVDD+TVDD (Note 23)
AK4951EG
6.5
mA
SVDD (No Load)
AK4951EN
1.8
2.7
mA
Power Down (PDN pin = “L”) (Note 24)
AVDD+DVDD+TVDD+SVDD
0
10
A
SVDD (Note 25)
0
10
A
Note 18. BPVCM bit = “1”の時は、max AVDD Vpp です。ただし、BEEP-Amp(BPLVL3-0 bits で設定)通過
後の振幅が 0.5Vpp 以上の場合、クリップする可能性があります。
Note 19. 無負荷時の理想ゲインです。
Note 20. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMHPL=
PMHPR= PMVCM=PMPLL =PMBP=PMMP=M/S bits = “1”. In this case, the MPWR1 (MPWR2) pin
outputs 0mA. AVDD= 4.4mA (typ), DVDD= 2.0mA (typ), TVDD= 0.08mA (typ).
Note 21. When EXT Slave Mode (PMPLL=M/S bits =“0”), PMADL=PMADR=PMDAC=PMHPL=PMHPR=
PMVCM=PMBP=PMMP bits = “1”, and PMPFIL bit = “0”. In this case, the MPWR1 (MPWR2) pin
outputs 0mA. AVDD= 4.2mA (typ), DVDD= 1.5mA (typ), TVDD= 0.02mA (typ).
Note 22. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMSL=
PMVCM=PMPLL=PMBP=PMMP=SLPSN=DACS=M/S bits = “1”. In this case, the MPWR1
(MPWR2) pin outputs 0mA. AVDD= 3.8mA (AK4951EN: typ), 5.6mA (AK4951EG: typ), DVDD=
1.7mA (typ), TVDD= 0.08mA (typ).
Note 23. When EXT Slave Mode (PMPLL=M/S bits =“0”), PMADL=PMADR=PMDAC=PMSL=PMVCM=
PMBP=PMMP=SLPSN=DACS bits = “1”, and PMPFIL bit = “0”. In this case, the MPWR1 (MPWR2)
pin outputs 0mA. AVDD= 3.5mA (AK4951EN: typ), 5.3mA (AK4951EG: typ), DVDD= 1.2mA (typ),
TVDD= 0.02mA (typ).
Note 24. All digital input pins are fixed to TVDD or VSS2.
Note 25. When AVDD, DVDD and TVDD are powered OFF.
014004561-J-00-PB
2014/08
- 16 -
[AK4951]
■
モード別の消費電力
PMVCM
PMSL
PMDAC
PMADL
PMADR
PMHPL
PMHPR
PMPFIL
LOSEL
Conditions: Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz,
Programmable Filter=OFF, External Slave Mode, BICK=64fs; LIN1/RIN1 input = No signal;
SDTI input = No data; Headphone & Speaker outputs = No load.
Power Management Bit
Total
AVDD DVDD TVDD SVDD
Mode
Power
[mA]
[mA]
[mA]
[mA]
[mW]
All Power-down
LIN1/RIN1 → ADC
LIN1 (Mono) → ADC
DAC → HP
DAC → SPK
DAC → Line out
LIN1/RIN1 → ADC
& DAC → HP
LIN1/RIN1 → ADC
& DAC → SPK
LIN1/RIN1 → ADC
& DAC → Line out
0
1
1
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
2.40
1.62
2.15
1.50
1.68
0
0.75
0.75
0.80
0.50
0.50
0
0.02
0.02
0.02
0.02
0.02
0
0
0
0
1.80
0.34
0
9.3
6.7
8.6
11.8
7.6
1 0 1 1 1 1 1 0 0
3.75
1.55
0.02
0
15.2
1 1 1 1 1 0 0 0 0
3.10
1.25
0.02
1.80
18.5
1 1 1 1 1 0 0 0 1
3.30
1.25
0.02
0.34
14.3
Table 1. Power Consumption on Each Operation Mode (typ)
014004561-J-00-PB
2014/08
- 17 -
[AK4951]
■
フィルタ特性
(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.85.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 26)
PB
0
18.8
kHz
0.16dB
21.1
kHz
0.66dB
21.7
kHz
1.1dB
24.1
kHz
6.9dB
Stopband (Note 26)
SB
28.4
kHz
Passband Ripple
PR
dB
0.16
Stopband Attenuation
SA
73
dB
Group Delay (Note 27)
GD
17
1/fs
Group Delay Distortion
0
GD
s
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
3.7
Hz
3.0dB
(Note 26)
10.9
Hz
0.5dB
23.9
Hz
0.1dB
DAC Digital Filter (LPF):
Passband (Note 26)
PB
0
21.8
kHz
0.05dB
24
kHz
6.0dB
Stopband (Note 26)
SB
27.0
kHz
Passband Ripple
PR
dB
0.05
Stopband Attenuation
SA
70
dB
Group Delay (Note 27)
GD
29
1/fs
DAC Digital Filter (LPF) + SCF:
FR
dB
Frequency Response: 0  20.0kHz
1.0
Note 26. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
Note 27. ディジタルフィルタによる遅延演算で、ADC 部はアナログ信号が入力されてから両チャネルの
24 ビットデータが出力レジスタにセットされるまでの時間です。DAC 部は 24 ビットデータが
入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。プログラマブル
フィルタ (マイク感度補正 + 自動風切り音フィルタ + 1 次 HPF + 1 次 LPF + ステレオ感強調 +
4 band Equalizer + ALC + 1 band Equalizer) を通過するパスを選択した場合の Group Delay は IIR
フィルタによる位相変化が無い場合で上記記載の値に対して、録音モードのとき 4fs, 再生モー
ドのとき 4fs 増加します。
014004561-J-00-PB
2014/08
- 18 -
[AK4951]
■ DC特性
(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
Unit
Audio Interface & Serial µP Interface
(CDTIO/CAD0, CSN/SDA, CCLK/CSL, I2C, PDN, BICK, LRCK, SDTI, MCKI pins )
High-Level Input Voltage
(TVDD ≥ 2.2V)
VIH
70%TVDD
V
(TVDD < 2.2V)
80%TVDD
V
Low-Level Input Voltage
(TVDD ≥ 2.2V)
VIL
30%TVDD
V
(TVDD < 2.2V)
20%TVDD
V
Input Leakage Current
Iin1
10
A
Audio Interface & Serial µP Interface (CDTIO, SDA, BICK, LRCK, SDTO pins Output)
High-Level Output Voltage
(Iout = 80A)
VOH
TVDD0.2
V
Low-Level Output Voltage
(Except SDA pin : Iout = 80A)
VOL1
0.2
V
(SDA pin, 2.0V  TVDD  3.5V: Iout = 3mA)
VOL2
0.4
V
(SDA pin, 1.6V  TVDD < 2.0V: Iout = 3mA)
VOL2
20%TVDD
V
Digital MIC Interface (DMDAT pin Input; DMIC bit = “1”)
High-Level Input Voltage
VIH2
65%AVDD
V
Low-Level Input Voltage
VIL2
35%AVDD
V
Input Leakage Current
Iin2
10
A
Digital MIC Interface (DMCLK pin Output; DMIC bit = “1”)
High-Level Output Voltage
(Iout=80A)
VOH3
AVDD-0.4
V
Low-Level Output Voltage
(Iout= 80A)
VOL3
0.4
V
014004561-J-00-PB
2014/08
- 19 -
[AK4951]
■
スイッチング特性
(Ta=25C; fs=48kHz; CL=20pF; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or
(DVDD-0.2)3.5V)
Parameter
Symbol
min
typ
max
PLL Master Mode (PLL Reference Clock = MCKI pin)
MCKI Input Timing
Frequency
PLL3-0 bits = “0100”
fCLK
11.2896
PLL3-0 bits = “0101”
fCLK
12.288
PLL3-0 bits = “0110”
fCLK
12
PLL3-0 bits = “0111”
fCLK
24
PLL3-0 bits = “1100”
fCLK
13.5
PLL3-0 bits = “1101”
fCLK
27
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Output Timing
Frequency
fs
Table 7
Duty Cycle
Duty
50
BICK Output Timing
Frequency
BCKO bit = “0”
fBCK
32fs
BCKO bit = “1”
fBCK
64fs
Duty Cycle
dBCK
50
PLL Slave Mode (PLL Reference Clock = BICK pin)
LRCK Input Timing
Frequency
PLL3-0 bits = “0010”
fs
fBCK/32
PLL3-0 bits = “0011”
fs
fBCK/64
Duty
Duty
45
55
BICK Input Timing
Frequency
PLL3-0 bits = “0010”
fBCK
0.256
1.536
PLL3-0 bits = “0011”
fBCK
0.512
3.072
Pulse Width Low
tBCKL
0.4/fBCK
Pulse Width High
tBCKH
0.4/fBCK
External Slave Mode
MCKI Input Timing
Frequency
CM1-0 bits = “00”
fCLK
256fs
CM1-0 bits = “01”
fCLK
384fs
CM1-0 bits = “10”
fCLK
512fs
CM1-0 bits = “11”
fCLK
1024fs
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Input Timing
Frequency
CM1-0 bits = “00”
fs
8
48
CM1-0 bits = “01”
fs
8
48
CM1-0 bits = “10”
fs
8
48
CM1-0 bits = “11”
fs
8
24
Duty
Duty
45
55
BICK Input Timing
Frequency
fBCK
32fs
64fs
Pulse Width Low
tBCKL
130
Pulse Width High
tBCKH
130
-
014004561-J-00-PB
Unit
MHz
MHz
MHz
MHz
MHz
MHz
s
s
Hz
%
Hz
Hz
%
Hz
Hz
%
MHz
MHz
s
s
Hz
Hz
Hz
Hz
s
s
kHz
kHz
kHz
kHz
%
Hz
ns
ns
2014/08
- 20 -
[AK4951]
Parameter
Symbol
min
typ
max
External Master Mode
MCKI Input Timing
Frequency
256fs
fCLK
2.048
12.288
384fs
fCLK
3.072
18.432
512fs
fCLK
4.096
24.576
1024fs
fCLK
8.192
24.576
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
LRCK Output Timing
Frequency
fs
fCLK/256
CM1-0 bits = “00”
fs
fCLK/384
CM1-0 bits = “01”
CM1-0 bits = “10”
fs
fCLK/512
fs
fCLK/1024
CM1-0 bits = “11”
Duty Cycle
Duty
50
BICK Output Timing
Frequency
BCKO bit = “0”
fBCK
32fs
BCKO bit = “1”
fBCK
64fs
Duty Cycle
dBCK
50
Audio Interface Timing
Master Mode
tBLR
40
BICK “” to LRCK Edge (Note 28)
40
LRCK Edge to SDTO (MSB)
tLRD
70
70
(Except I2S mode)
tBSD
70
BICK “” to SDTO
70
SDTI Hold Time
tSDH
50
SDTI Setup Time
tSDS
50
Slave Mode
tLRB
50
LRCK Edge to BICK “” (Note 28)
tBLR
50
BICK “” to LRCK Edge (Note 28)
LRCK Edge to SDTO (MSB)
tLRD
80
(Except I2S mode)
tBSD
80
BICK “” to SDTO
SDTI Hold Time
tSDH
50
SDTI Setup Time
tSDS
50
Digital Audio Interface Timing; CL=100pF
DMCLK Output Timing
Period
tSCK
1/(64fs)
Rising Time
tSRise
10
Falling Time
tSFall
10
Duty Cycle
dSCK
40
50
60
Audio Interface Timing
DMDAT Setup Time
tDSDS
50
DMDAT Hold Time
tDSDH
0
Note 28. この規格値は LRCK のエッジと BICK の “”が重ならないように規定しています。
014004561-J-00-PB
Unit
MHz
MHz
MHz
MHz
s
s
Hz
Hz
Hz
Hz
%
Hz
Hz
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
s
ns
ns
%
ns
ns
2014/08
- 21 -
[AK4951]
Parameter
Symbol
min
typ
max
Unit
2
Control Interface Timing (I C Bus)
SCL Clock Frequency
fSCL
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
s
Start Condition Hold Time (prior to first clock pulse)
tHD:STA
0.6
s
Clock Low Time
tLOW
1.3
s
Clock High Time
tHIGH
0.6
s
Setup Time for Repeated Start Condition
tSU:STA
0.6
s
SDA Hold Time from SCL Falling (Note 30)
tHD:DAT
0
s
SDA Setup Time from SCL Rising
tSU:DAT
0.1
s
Rise Time of Both SDA and SCL Lines
tR
0.3
s
Fall Time of Both SDA and SCL Lines
tF
0.3
s
Setup Time for Stop Condition
tSU:STO
0.6
s
Capacitive Load on Bus
Cb
400
pF
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
50
ns
Control Interface Timing (3-wire Serial: AK4951EG)
CCLK Period
tCCK
200
ns
CCLK Pulse Width Low
tCCKL
80
ns
Pulse Width High
tCCKH
80
ns
CDTIO Setup Time
tCDS
40
ns
CDTIO Hold Time
tCDH
40
ns
CSN “H” Time
tCSW
150
ns
tCSS
50
ns
CSN Edge to CCLK “” (Note 31)
tCSH
50
ns
CCLK “” to CSN Edge (Note 31)
tDCD
ns
70
CCLK “” to CDTIO (at Read Command)
tCCZ
ns
70
CSN “” to CDTIO (Hi-Z) (at Read Command) (Note 32)
Power-down & Reset Timing
PDN Accept Pulse Width
(Note 33)
tAPD
200
ns
PDN Reject Pulse Width
(Note 33)
tRPD
50
ns
(Note 34)
PMADL or PMADR “” to SDTO valid
ADRST1-0 bits =“00”
tPDV
1059
1/fs
ADRST1-0 bits =“01”
tPDV
267
1/fs
ADRST1-0 bits =“10”
tPDV
531
1/fs
ADRST1-0 bits =“11”
tPDV
135
1/fs
VCOM Voltage
Rising Time
(Note 35)
tRVCM
0.6
2.0
ms
2
Note 29. I C Bus は NXP B.V.の商標です。
Note 30. データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。
Note 31. この規格は CSN のエッジと CCLK の “”が重ならないように規定しています。
Note 32. Hi-z とは RL =1k (プルアップは TVDD に対して)時、10% CDTIO pin の電位が変動するまでの
時間です。
Note 33. 動作中は PDN pin = “L”パルスでリセットがかかります。200ns 以上の PDN pin =“L”パルスでリ
セットがかかります。50ns 以下の PDN pin=“L”パルスではリセットはかかりません。
Note 34. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “”の回数です。
Note 35. VCOM 電圧(VCOM pin) が立ち上がってから PLL ブロックは正常に立ち上がります。
VCOM pin
外付けコンデンサ = 2.2F、REGFIL pin 外付けコンデンサ = 2.2F です。容量バラつきは±50%
の場合です。
014004561-J-00-PB
2014/08
- 22 -
[AK4951]
■
タイミング波形
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
50%TVDD
LRCK
tLRCKH
tLRCKL
1/fBCK
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
BICK
50%TVDD
tBCKH
tBCKL
Duty = tBCKH x fBCK x 100
tBCKL x fBCK x 100
Figure 5. Clock Timing (PLL/EXT Master mode)
50%TVDD
LRCK
tBLR
tBCKL
BICK
50%TVDD
tLRD
tBSD
SDTO
50%TVDD
tSDS
tSDH
VIH
SDTI
VIL
Figure 6. Audio Interface Timing (PLL/EXT Master mode)
014004561-J-00-PB
2014/08
- 23 -
[AK4951]
VIL
MCKI
1/fs
VIH
LRCK
VIL
tLRCKH
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
tLRCKL
1/fBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 7. Clock Timing (PLL Slave mode)
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
VIH
LRCK
VIL
tLRCKH
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
tLRCKL
1/fBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 8. Clock Timing (EXT Slave mode)
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tLRD
tBSD
SDTO
MSB
tSDS
50%TVDD
tSDH
VIH
SDTI
VIL
Figure 9. Audio Interface Timing (PLL/EXT Slave mode)
014004561-J-00-PB
2014/08
- 24 -
[AK4951]
tSCK
65%AVDD
DMCLK
50%AVDD
35%AVDD
tSCKL
tSRise
tSFall
dSCK = 100 x tSCKL / tSCK
Figure 10. DMCLK Clock Timing
65%AVDD
DMCLK
35%AVDD
tDSDS
tDSDH
VIH2
DMDAT
VIL2
Figure 11. Audio Interface Timing (DCLKP bit = “1”)
65%AVDD
DMCLK
35%AVDD
tDSDS
tDSDH
VIH2
DMDAT
VIL2
Figure 12. Audio Interface Timing (DCLKP bit = “0”)
VIH
SDA
VIL
tBUF
tLOW
tHIGH
tR
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
tHD:DAT
tSU:DAT
Start
tSU:STA
Start
tSU:STO
Stop
2
Figure 13. I C Bus Mode Timing
014004561-J-00-PB
2014/08
- 25 -
[AK4951]
VIH
CSN
VIL
tCSH
tCSS
tCCKL
tCCKH
VIH
CCLK
VIL
tCCK
tCDH
tCDS
VIH
CDTIO
R/W
A6
A5
VIL
Figure 14. WRITE Command Input Timing (3線シリアル: AK4951EG)
tCSW
VIH
CSN
VIL
tCSH
tCSS
VIH
CCLK
VIL
VIH
CDTIO
D2
D1
D0
VIL
Figure 15. WRITE Data Input Timing (3線シリアル: AK4951EG)
VIH
CSN
VIL
VIH
CCLK
Clock, H or L
tCCZ
tDCD
CDTIO
D3
VIL
D2
D1
D0
Hi-Z
50%
TVDD
Figure 16. Read Data Output Timing (3線シリアル: AK4951EG)
014004561-J-00-PB
2014/08
- 26 -
[AK4951]
tAPD
tRPD
PDN
VIL
Figure 17. Power Down & Reset Timing 1
PMADL/R bit
or
PMDML/R bit
tPDV
SDTO
50%TVDD
Figure 18. Power Down & Reset Timing 2
PMVCM bit
tRVCM
1.15V
VCOM pin
Figure 19. VCOM Rising Timing
014004561-J-00-PB
2014/08
- 27 -
[AK4951]
9. パッケージ
■ AK4951EN外形寸法図
32-pin QFN (Unit: mm)
0.75 ± 0.05
B
17
24
25
16
Exposed
Pad
32
9
8
A
1
0~0.05
4.0 ± 0.1
C0.35
0.40
(0.20)
0.35 ± 0.1
(0.25)
2.8 ± 0.1
4.0 ± 0.1
2.8 ± 0.1
0.20 ± 0.05
0.10 M C A B
0.08 C
C
* パッケージ裏面のExposed Padは、グランドに接続してください。
■ AK4951EN材質・メッキ仕様
パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー
リードフレーム材質: Cu Alloy
リードフレーム処理: Solder (Pb free) plate
■ AK4951ENマーキング
4951
XXXX
1
XXXX: Date code (4 digit)
Pin #1 indication
014004561-J-00-PB
2014/08
- 28 -
[AK4951]
■ AK4951EG外形寸法図
32-pin BGA (Unit: mm)
Top View
Bottom View
A
3.50.1
0.5
B
6
0.5
5
3.50.1
4
3
2
1
1
F
C
0.08
0. 870.13
0.210.05
A
E
D
C
B
32 x (0.27~0.37)
A
 0.15 M C A B
C
■ AK4951EG材質・メッキ仕様
パッケージ材質: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー
半田ボール材質: SnAgCuNi (LF35)
■ AK4951EGマーキング
4951
XXXX
A1
XXXX: Date code (4 digit)
Pin #A1 indication
014004561-J-00-PB
2014/08
- 29 -
[AK4951]
旭化成エレクトロニクス製品のご検討ありがとうございます。
より詳しい資料を用意しておりますので、お手数ですが弊社営業担
当、あるいは弊社特約店営業担当までお申し付けください。
重要な注意事項
0. 本書に記載された弊社製品（以下、
「本製品」といいます。）、および、本製品の仕様につきましては、
本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に
掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認くださ
い。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊社お
よび第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
お客様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂くとともに、
当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものでは
ありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各
種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産
等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用さ
れることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合
を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に本製品を使用され
た場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合があり
ます。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害される
ことのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行う
ことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその
他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者
に提供する場合は、
「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手
続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、
販売を禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。
本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連
法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守し
ないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合は
お客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。
014004561-J-00-PB
2014/08
- 30 -