データシート

[AK4954A]
AK4954A
32bit Stereo CODEC with MIC/HP/SPK-AMP
概
要
AK4954A はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 32bit ステレ
オ CODEC です。入力にはマイクアンプ及び ALC(Automatic Level Control) 回路を内蔵、出力にはキャ
ップレスヘッドフォンアンプ及びスピーカアンプを内蔵しており、録再機能付きポータブル機器用途に
最適です。ヘッドフォンアンプは負電源発生回路を内蔵することにより、出力の DC カットコンデンサ
が不要です。スピーカアンプは 0.9V ~ 5.5V の幅広い電源電圧動作を実現し、直接電池に接続すること
も可能です。また、パッケージは小型の QFN (4 x 4mm, 0.4mm pitch) を採用、従来 2~3 チップで構成
されたシステムと比較して実装面積を大幅に削減します。
特
長
1. 録音側機能
• 2 系統の低ノイズマイクパワー内蔵
• 3 系統のセレクタ内蔵ステレオシングルエンド入力
• 低ノイズマイクアンプ内蔵 (+26dB/+20dB/+13dB/+6dB/0dB)
• Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ −52.5dB, 0.375dB Step)
• ADC 特性: S/(N+D): 88dB, DR, S/N: 97dB (MIC-Amp=+20dB)
S/(N+D): 88dB, DR, S/N: 100dB (MIC-Amp=0dB)
• 2 種類の Decimation Filter
• オーバーフロー検出
• 風切り音フィルタ
• ステレオ感強調回路
• 5 段のノッチフィルタ
• Digital MIC Interface 内蔵
2. 再生側機能
• Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ −52.5dB, 0.375dB Step)
• 3-band ダイナミックレンジコントロール回路
• ディジタルボリューム内蔵 (+6dB ~ −65.5dB, 0.5dB Step, Mute)
• キャップレスステレオヘッドフォンアンプ内蔵
- HP-AMP 特性: S/(N+D): 65dB@20mW, S/N: 100dB
- 定格出力: 20mW@16Ω
- 電源 ON/OFF 時クリックノイズフリー
• モノラルスピーカアンプ内蔵(ステレオライン出力切替え機能)
- SPK-AMP 特性: S/(N+D): 70dB@250mW, Output Noise Level: -97dBV
- BTL 接続
- 定格出力: 400mW@8Ω (SVDD=3.3V)
100mW@8Ω (SVDD=1.5V)
• Beep 音生成機能内蔵
3. パワーマネジメント機能
MS1542-J-00-PB
2013/06
-1-
[AK4954A]
4. マスタクロック:
(1) PLL モード
• 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)
32fs or 64fs (BICK pin)
(2) 外部クロックモード
• 周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)
5. サンプリング周波数
• PLL Slave Mode (BICK pin): 8kHz ~ 96kHz
• PLL Master Mode: 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz,
44.1kHz, 48kHz, 64kHz, 88.2kHz, 96kHz
• EXT Master/Slave Mode: 8kHz ~ 96kHz (256fs), 8kHz ~ 48kHz (384fs),
8kHz ~ 48kHz (512fs), 8kHz ~ 24kHz (1024fs)
6. マスタ／スレーブモード
7. オーディオインタフェースフォーマット: MSB First, 2’s complement
• ADC : 16/24/32bit 前詰め, 16/24/32bit I2S
• DAC : 16/24/32bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24/32bit I2S
8. シリアルμP インタフェース: I2C Bus (Ver 1.0, 400kHz Fast-Mode)
9. Ta = −30 ∼ 85°C
10. 電源電圧:
• アナログ電源 (AVDD): 2.5 ~ 3.5V
• ディジタル電源 (DVDD): 1.6 ~ 1.98V
• ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V
• スピーカ電源 (SVDD): 0.9 ~ 5.5V
11. パッケージ: 32pin QFN (4 x 4mm, 0.4mm pitch)
MS1542-J-00-PB
2013/06
-2-
[AK4954A]
■ ブロック図
AVDD
MRF
VSS1 VCOM
DVDD TVDD VSS2
PMMP
MPWR2
PDN
MPWR1
PMVCM
MIC Power
Supply
Control
Logic
VCOM
SCL
SDA
PMADL
Internal
MIC
LIN1/DDAT
RIN1
/DMCLK
External
MIC
PMADL or PMADR
PMADR
LIN2
ADC
SDTI
HPF1
RIN2
PMPFIL
LIN3
Line In
HPF2
BICK
LPF
RIN3
Stereo
Separation
4-band EQ
* OVF
PMBP
SVDD
LRCK
SDTI
ALC
SDTO
1-band EQ
Beep
Gen
VSS3
Audio
I/F
SDTO
PMSL
Mono Speaker
or
Stereo Line-out
SPP/LOUT
PMPLL
SPN/ROUT
PLL
PMHPL
* MCKI
PMDAC
HPL
Cap-less
Headphone
DVL/R
DAC SMUTE
HPR
DRC
PMHPR
PMDRC
PMHPL or PMHPR
Charge Pump
VEE
CN CP
(OVF pin と MCKI pin は共有ピンです。)
Figure 1. ブロック図
MS1542-J-00-PB
2013/06
-3-
[AK4954A]
■ オーダリングガイド
AK4954AEN
AKD4954A
−30 ∼ +85°C
32-pin QFN (0.4mm pitch)
AK4954A 評価用ボード
VEE
HPR
HPL
DVDD
SPP/LOUT
SPN/ROUT
SVDD
VSS3
24
23
22
21
20
19
18
17
■ ピン配置
LRCK
VSS1
29
Top View
12
SDTO
VCOM
30
11
SDTI
MRF
31
10
SDA
RIN3
32
9
SCL
8
13
PDN
AK4954A
7
28
LIN1/DMDAT
AVDD
6
BICK
RIN1/DMCLK
14
5
27
MPWR1
CN
4
MCKI/OVF
MPWR2
15
3
26
LIN2
CP
2
TVDD
RIN2
16
1
25
LIN3
VSS2
MS1542-J-00-PB
2013/06
-4-
[AK4954A]
■ AK4953A との比較
機能
分解能
AVDD
DVDD
SVDD
TVDD
ADC DR, S/N
DAC(ヘッドフォン) S/N
入力レベル
出力レベル(ヘッドフォン)
マイクパワー出力電圧
マイクパワー出力ノイズ
レベル
MIC-Amp
ADC オーバーフロー出力
ステレオ感強調
出力ボリューム
AK4953A
24bit
2.85V ∼ 3.5V
1.6V ~ 2.0V
0.9V ∼ 5.5V
DVDD ∼ 3.5V
88dB @ MGAIN = +20dB
96dB @ MGAIN = 0dB
96dB
typ. 2.4Vpp @ MGAIN=0dB
typ. 1.75Vpp @ DVOL=0dB
typ 2.3V (2 系統出力)
-108dBV (A-weighted)
AK4954A
32bit
2.5V ∼ 3.5V
1.6V ~ 1.98V
←
1.6V or (DVDD-0.2)V ∼ 3.5V
97dB @ MGAIN = +20dB
100dB @ MGAIN = 0dB
100dB
typ. 0.8 x AVDD @ MGAIN=0dB
typ. 0.485 x AVDD @ DVOL=0dB
typ. 0.8 x AVDD (2 系統出力)
-120dBV (A-weighted)
0dB/+12dB/+16dB/+20dB/+23dB/
+26dB/+29dB
なし
なし
+36dB ∼ -54dB, 0.375dB Step (Note 1)
& +12dB ∼ -115dB, 0.5dB Step
なし
0dB/+6dB/+13dB/+20dB/+26dB
あり(MCKI pin と排他使用)
あり
+36dB ∼ -52.5dB, 0.375dB Step (Note 1)
& +6dB ∼ -65.5dB, 0.5dB Step
あり(再生系)
ダイナミックレンジ
コントロール回路
Speaker-Amp ライン出力
なし
あり
切替え
11.2896MHz, 12MHz, 13.5MHz,
11.2896MHz, 12MHz, 12.288MHz,
Master Clock 基準
24MHz, 27MHz
13.5MHz, 24MHz, 27MHz
PLL Mode 周波数
2
I2C Bus
シリアル μP インタフェース 3 線シリアル or I C Bus
Power Consumption
typ. 10.4mW (低消費電力モード)
(Stereo Recording) typ. 9.4mW
(Headphone Playback) typ. 10.2mW
typ. 6.2mW (低消費電力モード)
36QFN (5 x 5mm, 0.4mm pitch)
32QFN (4 x 4mm, 0.4mm pitch)
Package
Note 1. ALC 及び ボリュームは 入出力共通です。録音と再生で同時に ALC または ボリュームを使用するこ
とはできません。
MS1542-J-00-PB
2013/06
-5-
[AK4954A]
ピン／機能
No.
1
2
3
4
5
Pin Name
LIN3
RIN2
LIN2
MPWR2
MPWR1
RIN1
DMCLK
LIN1
DMDAT
I/O
I
I
I
O
O
I
O
I
I
Function
Lch Analog Input 3 Pin
Rch Analog Input 2 Pin
Lch Analog Input 2 pin
MIC Power Supply Pin for Microphone 2
MIC Power Supply Pin for Microphone 1
Rch Analog Input 1 Pin
(DMIC bit = “0”: default)
6
Digital Microphone Clock pin
(DMIC bit = “1”)
Lch Analog Input 1 Pin
(DMIC bit = “0”: default)
7
Digital Microphone Data Input Pin
(DMIC bit = “1”)
Power-down & Reset
8
PDN
I
When “L”, the AK4954A is in power-down mode and is held in reset.
The AK4954A must be always reset upon power-up.
9
SCL
I
Control Data Clock Pin
10 SDA
I/O Control Data Input/Output Pin
11
SDTI
I
Audio Serial Data Input Pin
12 SDTO
O
Audio Serial Data Output Pin
13 LRCK
I/O Input/Output Channel Clock Pin
14 BICK
I/O Audio Serial Data Clock Pin
MCKI
I
External Master Clock Input Pin
(OVFL bit = “0”: default)
15
OVF
O
Over Flow Flag Output Pin
(OVFL bit = “1”)
16 TVDD
Digital I/O Power Supply Pin, 1.6 ~ 3.5V
17 VSS3
Ground 3 Pin
18 SVDD
Speaker-Amp Power Supply Pin, 0.9 ~ 5.5V
SPN
O
Speaker-Amp Negative Output Pin
(LOSEL bit = “0”: default)
19
ROUT
O
Rch Stereo Line Output Pin
(LOSEL bit = “1”)
SPP
O
Speaker-Amp Positive Output Pin
(LOSEL bit = “0”: default)
20
LOUT
O
Lch Stereo Line Output Pin
(LOSEL bit = “1”)
21 DVDD
Digital Power Supply Pin, 1.6 ~ 1.98V
22 HPL
O
Lch Headphone-Amp Output Pin
23 HPR
O
Rch Headphone-Amp Output Pin
Charge-Pump Circuit Negative Voltage Output Pin
24 VEE
O
This pin must be connected to VSS2 with 2.2μF±50% capacitor in series.
25 VSS2
Ground 2 Pin
Positive Charge-Pump Capacitor Terminal Pin
26 CP
O
This pin must be connected to CN pin with 2.2μF±50% capacitor in series.
Negative Charge-Pump Capacitor Terminal Pin
27 CN
I
This pin must be connected to CP pin with 2.2μF±50% capacitor in series.
27 AVDD
Analog Power Supply Pin, 2.5 ~ 3.5V
29 VSS1
Ground 1 Pin
Common Voltage Output Pin
Bias voltage of ADC inputs and DAC outputs.
30 VCOM
O
This pin must be connected to VSS1 with 2.2μF±50% capacitor in series.
MIC Power Supply Ripple Filter Pin
31 MRF
O
This pin must be connected to VSS1 with 2.2μF±50% capacitor in series.
32 RIN3
I
Rch Analog Input 3 Pin
Note 2. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3)以外のすべての入力ピンはフローティングに
してはいけません。
MS1542-J-00-PB
2013/06
-6-
[AK4954A]
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理してください。
区分
ピン名
設定
MPWR1, MPWR2, MRF, SPN, SPP, HPL, HPR,
Analog
CP, CN, VEE, LIN1/DMDAT, RIN1/DMCLK, オープン
LIN2, RIN2, LIN3, RIN3
VSS2 に接続、かつ OVFL bit = “0”
MCKI/OVF
Digital
VSS2 に接続
SDTI
オープン
SDTO
絶対最大定格
(VSS1=VSS2=VSS3=0V; Note 3)
Parameter
Symbol
min
max
Unit
Power Supplies: Analog
AVDD
6.0
V
−0.3
Digital
DVDD
2.5
V
−0.3
Digital I/O
TVDD
6.0
V
−0.3
Speaker-Amp
SVDD
6.0
V
−0.3
Input Current, Any Pin Except Supplies
IIN
mA
±10
Analog Input Voltage (Note 5)
VINA
AVDD+0.3
V
−0.3
Digital Input Voltage (Note 6)
VIND
TVDD+0.3
V
−0.3
Ambient Temperature (powered applied)
Ta
85
−30
°C
Storage Temperature
Tstg
150
−65
°C
Maximum Power Dissipation (Note 7)
Pd
900
mW
Note 3. 電圧はすべてグランドピンに対する値です。
Note 4. VSS1, VSS2, VSS3 は同じアナロググランドに接続してください。
Note 5. LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Note 6. PDN, SCL, SDA, SDTI, LRCK, BICK, MCKI pins
SDA, SCL のプルアップ抵抗の接続先は、(TVDD+0.3)V 以下にしてください。
Note 7. この電力値は AK4954A 内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は含みま
せん。AK4954A のジャンクション温度の最大許容値は 125°C で、JESD51-9(2p2s)におけるθja (Junction
to Ambient)は 42°C/W です。Pd=900mW の時、θja = 42°C/W よりジャンクション温度は 125°C を超える
ことはありませんので、AK4954A の内部損失によってデバイスが破壊されるとことはありません。
θja ≤ 42°C/W となる条件でボードを使用することを推奨します。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を
超えた場合、その後の通常の動作は保証されません。
MS1542-J-00-PB
2013/06
-7-
[AK4954A]
推奨動作条件
(VSS1=VSS2=VSS3= 0V; Note 3)
Parameter
Power Supplies
Analog
(Note 8) Digital
Digital I/O (Note 9)
Symbol
AVDD
DVDD
TVDD
min
2.5
1.6
1.6 or
(DVDD-0.2)
0.9
typ
3.3
1.8
max
3.5
1.98
Unit
V
V
1.8
3.5
V
SPK-Amp
SVDD
3.3
5.5
V
Note 3. 電圧はすべてグランドピンに対する値です。
Note 8. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ
時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が
立ち上がった後、PDN pin = “H”にしてください。
Note 9. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。
*AK4954A では、SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF することがで
きます。また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができ
ます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にしてくださ
い。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分
ご注意ください。
MS1542-J-00-PB
2013/06
-8-
[AK4954A]
アナログ特性
(Ta=25°C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=44.1kHz, BICK=64fs;
Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz ∼ 20kHz; unless otherwise specified)
min
typ
max
Unit
Parameter
MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Input Resistance
70
100
140
kΩ
Gain
MGAIN2-0 bits = “000”
+5
+6
+7
dB
+12
MGAIN2-0 bits = “001”
+13
+14
dB
+19
MGAIN2-0 bits = “010”
+20
+21
dB
+25
MGAIN2-0 bits = “011”
+26
+27
dB
MGAIN2-0 bits = “1xx”
0
dB
MIC Power Supply: MPWR1, MPWR2 pins
Output Voltage (Note 10)
2.51
2.64
2.77
V
Output Noise Level (A-weighted)
-120
dBV
PSRR (fin = 1kHz) (Note 11)
70
dB
Load Resistance
1.0
kΩ
Load Capacitance
15
pF
ADC Analog Input Characteristics: LIN1/RIN1/LIN2/RIN2/LIN3/RIN3 pins → ADC → Programmable Filter
(IVOL=0dB, EQ=ALC=OFF) → SDTO; Cext1 = 1μF, Cext2 = 1nF (Note 12)
Resolution
32
Bits
(Note 14)
0.237
0.264
0.29
Vpp
Input Voltage (Note 13)
2.37
2.64
2.90
Vpp
(Note 15)
fs=44.1kHz
(Note 14)
78
88
dBFS
BW=20kHz (Note 15)
88
dBFS
S/(N+D) (−1dBFS)
(Note 14)
85
dBFS
fs=96kHz
BW=40kHz (Note 15)
82
dBFS
(Note 14)
87
97
dB
D-Range (−60dBFS, A-weighted)
100
dB
(Note 15)
(Note 14)
87
97
dB
S/N (A-weighted)
100
dB
(Note 15)
(Note 14)
80
100
dB
Interchannel Isolation
100
dB
(Note 15)
(Note 14)
0
0.8
dB
Interchannel Gain Mismatch
0
0.5
dB
(Note 15)
PSRR (fin = 1kHz) (Note 11, Note 14)
40
dB
Note 10. 出力電圧は AVDD に比例します。(typ. 0.8 x AVDD V)
Note 11. AVDD に、100mVpp の正弦波を重畳した場合
Note 12. Figure 2 測定回路にて仕様を規定しています。(Cext2 の位置は入力 pin - VSS1 間でも構いません。)
Cext1
Signal Input
ADC Input
Cext2
Figure 2. ADC アナログ特性測定回路
Note 13. 入力フルスケール電圧は AVDD に比例します。
typ. 0.8 x AVDD Vpp (0dB), typ. 0.08 x AVDD Vpp (+20dB)
Note 14. MGAIN2-0 bits = “010” (+20dB)
Note 15. MGAIN2-0 bits = “1xx” (0dB)
MS1542-J-00-PB
2013/06
-9-
[AK4954A]
min
typ
max
Parameter
DAC Characteristics:
Resolution
32
Headphone-Amp Characteristics: DAC → HPL, HPR pins, ALC=OFF, IVOL=DVOL= 0dB, RL=16Ω
Output Voltage (Note 16)
1.44
1.60
1.76
fs=44.1kHz,
55
65
(RL=16Ω)
BW=20kHz
S/(N+D)
fs=96kHz, BW=40kHz
65
fs=44.1kHz,
(RL=10kΩ)
80
BW=20kHz
S/N (A-weighted)
90
100
Interchannel Isolation
65
80
Interchannel Gain Mismatch
0
0.8
Output Offset Voltage
-1
0
+1
PSRR (fin = 1kHz) (Note 17)
40
Load Resistance
16
Load Capacitance
300
Speaker-Amp Characteristics: DAC → SPP/SPN pins, ALC=OFF, IVOL=DVOL= 0dB, RL=8Ω, BTL
Output Voltage
3.18
SLG1-0 bits = “00”, −0.5dBFS (Po=150mW)
3.20
4.00
4.80
SLG1-0 bits = “01”, −0.5dBFS (Po=250mW)
1.79
SLG1-0 bits = “10”, −0.5dBFS (Po=400mW)
SLG1-0 bits = “00”, −1.5dBFS (Po=100mW)
0.9
(Note 18)
S/(N+D)
70
SLG1-0 bits = “00”, −0.5dBFS (Po=150mW)
40
70
SLG1-0 bits = “01”, −0.5dBFS (Po=250mW)
20
SLG1-0 bits = “10”, −0.5dBFS (Po=400mW)
SLG1-0 bits = “00”, −1.5dBFS (Po=100mW)
20
(Note 18)
Output Noise Level
-97
-87
(A-weighted, SLG1-0 bits = “01”)
Output Offset Voltage
-30
0
+30
PSRR (fin = 1kHz) (Note 19)
50
Load Resistance
6.8
8
Load Capacitance
30
Stereo Line Output Characteristics: DAC → LOUT, ROUT pins, ALC=OFF, IVOL=DVOL=SLG= 0dB,
RL=10kΩ
Output Voltage (Note 20)
2.24
S/(N+D)
74
84
S/N (A-weighted)
84
94
Interchannel Isolation
90
Interchannel Gain Mismatch
0
0.8
Load Resistance
10
Load Capacitance
30
Note 16. 出力フルスケール電圧は AVDD に比例します。(typ. 0.485 x AVDD Vpp)
Note 17. AVDD または DVDD に、100mVpp の正弦波を重畳した場合。
Note 18. SVDD=1.5V 時。
Note 19. AVDD または SVDD に、100mVpp の正弦波を重畳した場合。
Note 20. 出力フルスケール電圧は AVDD に比例します。(typ. 0.68 x AVDD Vpp)
MS1542-J-00-PB
Unit
Bits
Vpp
dB
dB
dB
dB
dB
dB
mV
dB
Ω
pF
Vpp
Vpp
Vrms
Vrms
dB
dB
dB
dB
dBV
mV
dB
Ω
pF
Vpp
dB
dB
dB
dB
kΩ
pF
2013/06
- 10 -
[AK4954A]
min
typ
max
Unit
Parameter
Beep Output Characteristics: BEEP Generator → HPL, HPR pins, SPP/SPN pins, LOUT, ROUT pins
Output Voltage (BPLVL = 0dB)
1.5
Vpp
HPL, HPR pins (RL=16Ω)
2.8
Vpp
SPP/SPN pins (RL=8Ω, BTL, SLG = +4.26dB)
1.4
Vpp
LOUT, ROUT pins (RL=10kΩ, SLG = 0dB)
Gain
Gain Setting
-60
0
dB
Step Width
3
dB
Power Supplies:
Power Up (PDN pin = “H”)
MIC + ADC + DAC + Headphone out
AVDD+DVDD+TVDD (Note 21)
9.2
13.8
mA
AVDD+DVDD+TVDD (Note 22)
8.2
mA
SVDD (No Load)
8
12
μA
MIC + ADC + DAC + Speaker out
AVDD+DVDD+TVDD (Note 23)
8.2
12.3
mA
AVDD+DVDD+TVDD (Note 24)
7.2
mA
SVDD (No Load)
0.8
1.2
mA
Power Down (PDN pin = “L”) (Note 25)
AVDD+DVDD+TVDD+SVDD
0
10
μA
SVDD (Note 26)
0
10
μA
Note 21. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMHPL = PMHPR =
PMVCM = PMPLL = PMBP = PMMP = M/S bits = “1”、LPMIC = LPDA bits = “0”の場合です。このとき、
MPWR1 (MPWR2) pin の出力電流は 0mA です。AVDD= 7.3mA (typ), DVDD= 1.6mA (typ), TVDD= 0.3mA
(typ).
Note 22. EXT Slave Mode (PMPLL=M/S bits =“0”)、PMADL = PMADR = PMDAC = PMHPL = PMHPR = PMVCM
= PMBP = PMMP bits = “1”, PMPFIL = LPMIC = LPDA bits = “0”の場合。このとき、MPWR1 (MPWR2) pin
の出力電流は 0mA です。AVDD= 6.5mA (typ), DVDD= 1.6mA (typ), TVDD= 0.1mA (typ).
Note 23. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMSL = PMVCM =
PMPLL = PMBP = PMMP = M/S bits = “1”、LPMIC = LPDA bits = “0”の場合です。このとき、MPWR1
(MPWR2) pin の出力電流は 0mA です。AVDD= 6.5mA (typ), DVDD= 1.4mA (typ), TVDD= 0.3mA (typ).
Note 24. EXT Slave Mode (PMPLL=M/S bits =“0”)、PMADL = PMADR = PMDAC = PMSL = PMVCM = PMBP =
PMMP bits = “1”, PMPFIL = LPMIC = LPDA bits = “0”の場合。このとき、MPWR1 (MPWR2) pin の出力
電流は 0mA です。AVDD= 5.7mA (typ), DVDD= 1.4mA (typ), TVDD= 0.1mA (typ).
Note 25. 全てのディジタル入力ピンを TVDD または VSS2 に固定した時の値です。
Note 26. AVDD, DVDD, TVDD が OFF の場合。
MS1542-J-00-PB
2013/06
- 11 -
[AK4954A]
■ モード別の消費電力
PMHPR
PMHPL
PMADR
PMADL
PMDAC
PMSL
Mode
PMVCM
条件: Ta=25°C; AVDD= SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3= 0V; fs=44.1kHz,
LPF, HPF, Stereo Separation, 5-band Equalizer, ALC, DRC=OFF (PMPFIL = PMDRC bits = “0”),
External Slave Mode, BICK=64fs; LIN1/RIN1 input = 無入力; SDTI input= 無入力;
Headphone & Speaker & Line output = 無負荷
Power Management Bit
AVDD
[mA]
DVDD
[mA]
TVDD
[mA]
All Power-down
0 0 0 0 0 0 0
0
0
0
0.76
0.03
LIN1/RIN1 → ADC (Note 27) 1 0 0 1 1 0 0
2.70
1.54
0.63
0.03
LIN1(Mono)→ADC (Note 27) 1 0 0 1 0 0 0
1.49
0.69
DAC → HP (Note 28)
1 0 1 0 0 1 1
0.01
DAC → SPK
1.44
0.67
1 1 1 0 0 0 0
0.01
(LOSEL bit = “0”)
LIN1/RIN1 → ADC (Note 27)
4.07
1.60
0.03
1 0 1 1 1 1 1
& DAC → HP (Note 28)
LIN1/RIN1 → ADC (Note 27)
4.03
1.54
0.03
& DAC → SPK
1 1 1 1 1 0 0
(LOSEL bit = “0”)
Note 27. 低消費電力モード時(LPMIC bit = “1”)。
Note 28. 低消費電力モード時(LPDA bit = “1”)。
Table 1. Power Consumption for Each Operation Mode (typ)
MS1542-J-00-PB
SVDD
[mA]
Total Power
[mW]
0
0.01
0.01
0.01
0
10.4
6.3
6.2
0.76
8.5
0.01
16.4
0.76
18.6
2013/06
- 12 -
[AK4954A]
ADC シャープロールオフ・フィルタ特性 (fs=44.1kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;
SDAD bit = “0”)
Parameter
Symbol
min
typ
max
ADC Digital Filter (Decimation LPF):
Passband (Note 29)
PB
0
18.8
+0.08dB ~ −0.23dB
19.4
−0.74dB
19.9
−1.41dB
22.1
−8.0dB
Stopband (Note 29)
SB
26.1
Passband Ripple
PR
±0.16
Stopband Attenuation
SA
62
Group Delay (Note 30)
GD
10.7
Group Delay Distortion
0
ΔGD
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
3.4
−3.0dB
(Note 29)
10
−0.5dB
22
−0.1dB
Unit
kHz
kHz
kHz
kHz
kHz
dB
dB
1/fs
μs
Hz
Hz
Hz
ADC シャープロールオフ・フィルタ特性 (fs=96kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;
SDAD bit = “0”)
Parameter
Symbol
min
Typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 29)
PB
0
40.9
kHz
+0.08dB ~ −0.23dB
42.2
kHz
−0.74dB
43.3
kHz
−1.41dB
48.0
kHz
−8.0dB
Stopband (Note 29)
SB
56.8
kHz
Passband Ripple
PR
dB
±0.16
Stopband Attenuation
SA
62
dB
Group Delay (Note 30)
GD
10.7
1/fs
Group Delay Distortion
0
μs
ΔGD
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
7.4
Hz
−3.0dB
(Note 29)
21.8
Hz
−0.5dB
47.9
Hz
−0.1dB
Note 29. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。
Note 30. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 32 ビットデー
タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band
Equalizer + ALC + Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位
相変化が無い場合で上記記載の値に対して、4/fs 増加します。
MS1542-J-00-PB
2013/06
- 13 -
[AK4954A]
ADC ショートディレイ・シャープロールオフ・フィルタ特性 (fs=44.1kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;
SDAD bit = “1”)
Parameter
Symbol
min
typ
max
ADC Digital Filter (Decimation LPF):
Passband (Note 31)
PB
0
18.8
+0.08dB ~ −0.23dB
19.4
−0.74dB
19.9
−1.41dB
22.1
−8.0dB
Stopband (Note 31)
SB
26.1
Passband Ripple
PR
±0.16
Stopband Attenuation
SA
61
Group Delay (Note 32)
GD
4.3
Group Delay Distortion
±1.8
ΔGD
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
3.4
−3.0dB
(Note 31)
10
−0.5dB
22
−0.1dB
Unit
kHz
kHz
kHz
kHz
kHz
dB
dB
1/fs
1/fs
Hz
Hz
Hz
ADC ショートディレイ・シャープロールオフ・フィルタ特性 (fs=96kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;
SDAD bit = “1”)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 31)
PB
0
40.9
kHz
+0.08dB ~ −0.23dB
42.2
kHz
−0.74dB
43.3
kHz
−1.41dB
48.0
kHz
−8.0dB
Stopband (Note 31)
SB
56.8
kHz
Passband Ripple
PR
±0.16
dB
Stopband Attenuation
SA
61
dB
Group Delay (Note 32)
GD
4.3
1/fs
Group Delay Distortion
±1.3
1/fs
ΔGD
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
FR
7.4
Hz
−3.0dB
(Note 31)
21.8
Hz
−0.5dB
47.9
Hz
−0.1dB
Note 31. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。
Note 32. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 32 ビットデー
タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band
Equalizer + ALC + Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位
相変化が無い場合で上記記載の値に対して、4/fs 増加します。
MS1542-J-00-PB
2013/06
- 14 -
[AK4954A]
DAC フィルタ特性 (fs=44.1kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)
Parameter
Symbol
min
typ
max
Unit
DAC Digital Filter (LPF):
Passband (Note 33)
PB
0
20.0
kHz
±0.05dB
22.05
kHz
−6.0dB
Stopband (Note 33)
SB
24.1
kHz
Passband Ripple
PR
±0.05
dB
Stopband Attenuation
SA
54
dB
Group Delay (Note 34)
GD
22
1/fs
DAC Digital Filter (LPF) + SCF:
FR
±1.0
dB
Frequency Response: 0 ∼ 20.0kHz (Note 33)
DAC フィルタ特性 (fs=96kHz)
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)
Parameter
Symbol
min
typ
max
Unit
DAC Digital Filter (LPF):
Passband (Note 33)
PB
0
43.5
kHz
±0.05dB
48.0
kHz
−6.0dB
Stopband (Note 33)
SB
52.5
kHz
Passband Ripple
PR
±0.05
dB
Stopband Attenuation
SA
54
dB
Group Delay (Note 34)
GD
22
1/fs
DAC Digital Filter (LPF) + SCF:
FR
±1.0
dB
Frequency Response: 0 ∼ 40.0kHz (Note 33)
Note 33. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。
Note 34. ディジタルフィルタによる遅延演算で、32 ビットデータが入力レジスタにセットされてからアナロ
グ信号が出力されるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band Equalizer + ALC +
Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位相変化が無い場合
で上記記載の値に対して、7/fs 増加します。
MS1542-J-00-PB
2013/06
- 15 -
[AK4954A]
DC 特性
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)
Parameter
Symbol
min
typ
max
Audio Interface & Serial µP Interface (SDA, SCL, PDN, BICK, LRCK, SDTI, MCKI pins )
High-Level Input Voltage
(TVDD ≥ 2.2V)
VIH
70%TVDD
(TVDD < 2.2V)
80%TVDD
Low-Level Input Voltage
(TVDD ≥ 2.2V)
VIL
30%TVDD
(TVDD < 2.2V)
20%TVDD
Audio Interface & Serial µP Interface (SDA, BICK, LRCK, SDTO, OVF pins Output)
VOH
High-Level Output Voltage
(Iout = −80μA)
TVDD−0.2
Low-Level Output Voltage
0.2
(Except SDA pin : Iout = 80μA) VOL1
0.4
(SDA pin, 2.0V ≤ TVDD ≤ 3.5V: Iout = 3mA) VOL2
20%TVDD
(SDA pin, 1.6V ≤ TVDD < 2.0V: Iout = 3mA) VOL2
Input Leakage Current
Iin
±10
Digital MIC Interface (DMDAT pin Input ; DMIC bit = “1”)
High-Level Input Voltage
VIH3
65%AVDD
Low-Level Input Voltage
VIL3
35%AVDD
Sink Current
(Vin = AVDD)
Isink
150
Source Current
(Vin = 0V)
Isource
-20
Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”)
VOH3
AVDD-0.4
High-Level Output Voltage
(Iout=−80μA)
VOL3
0.4
Low-Level Output Voltage
(Iout= 80μA)
Input Leakage Current
Iin
±10
MS1542-J-00-PB
Unit
V
V
V
V
V
V
V
V
μA
V
V
μA
μA
V
V
μA
2013/06
- 16 -
[AK4954A]
スイッチング特性
(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V; CL=20pF)
Parameter
Symbol
min
typ
max
Unit
PLL Master Mode (PLL Reference Clock = MCKI pin)
MCKI Input Timing
Frequency
fCLK
11.2896
27
MHz
Pulse Width Low
tCLKL
0.4/fCLK
ns
Pulse Width High
tCLKH
0.4/fCLK
ns
LRCK Output Timing
Frequency
fs
8
96
kHz
Duty Cycle
Duty
50
%
BICK Output Timing
Period
BCKO bit = “0”
tBCK
1/(32fs)
ns
BCKO bit = “1”
tBCK
1/(64fs)
ns
Duty Cycle
dBCK
50
%
PLL Slave Mode (PLL Reference Clock = BICK pin)
LRCK Input Timing
Frequency
fs
8
96
kHz
Duty
Duty
45
55
%
BICK Input Timing
Period
PLL2-0 bits = “000”
tBCK
1/(32fs)
ns
PLL2-0 bits = “001”
tBCK
1/(64fs)
ns
Pulse Width Low
tBCKL
0.4 x tBCK
ns
Pulse Width High
tBCKH
0.4 x tBCK
ns
MS1542-J-00-PB
2013/06
- 17 -
[AK4954A]
Parameter
External Slave Mode
MCKI Input Timing
Frequency
256fs
384fs
512fs
1024fs
Pulse Width Low
Pulse Width High
LRCK Input Timing
Frequency
256fs
384fs
512fs
1024fs
Duty
BICK Input Timing
Period
Pulse Width Low
Pulse Width High
External Master Mode
MCKI Input Timing
Frequency
256fs
384fs
512fs
1024fs
Pulse Width Low
Pulse Width High
LRCK Output Timing
Frequency
Duty Cycle
BICK Output Timing
Period
BCKO bit = “0”
BCKO bit = “1”
Duty Cycle
MS1542-J-00-PB
Symbol
min
typ
max
Unit
fCLK
fCLK
fCLK
fCLK
tCLKL
tCLKH
2.048
3.072
4.096
8.192
0.4/fCLK
0.4/fCLK
-
24.576
18.432
24.576
12.288
-
MHz
MHz
MHz
MHz
ns
ns
fs
fs
fs
fs
Duty
8
8
8
8
45
-
96
48
48
12
55
kHz
kHz
kHz
kHz
%
tBCK
tBCKL
tBCKH
156.25
65
65
-
-
ns
ns
ns
fCLK
fCLK
fCLK
fCLK
tCLKL
tCLKH
2.048
3.072
4.096
8.192
0.4/fCLK
0.4/fCLK
-
24.576
18.432
24.576
12.288
-
MHz
MHz
MHz
MHz
ns
ns
fs
Duty
8
-
50
96
-
kHz
%
tBCK
tBCK
dBCK
-
1/(32fs)
1/(64fs)
50
-
ns
ns
%
2013/06
- 18 -
[AK4954A]
Parameter
Audio Interface Timing
Master Mode
BICK “↓” to LRCK Edge (Note 35)
LRCK Edge to SDTO (MSB)
(Except I2S mode)
BICK “↓” to SDTO
SDTI Hold Time
SDTI Setup Time
Slave Mode
LRCK Edge to BICK “↑” (Note 35)
BICK “↑” to LRCK Edge (Note 35)
LRCK Edge to SDTO (MSB)
(Except I2S mode)
BICK “↓” to SDTO
SDTI Hold Time
SDTI Setup Time
Control Interface Timing (I2C Bus Mode): (Note 36)
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling (Note 37)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Capacitive Load on Bus
Pulse Width of Spike Noise Suppressed by Input Filter
Symbol
min
typ
max
Units
tMBLR
tLRD
−20
−35
-
20
35
ns
ns
tBSD
tSDH
tSDS
−35
25
20
-
35
-
ns
ns
ns
tLRB
tBLR
tLRD
25
25
-
-
45
ns
ns
ns
tBSD
tSDH
tSDS
25
20
-
45
-
ns
ns
ns
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
Cb
tSP
1.3
0.6
1.3
0.6
0.6
0
0.1
0.6
0
-
400
0.3
0.3
400
50
kHz
μs
μs
μs
μs
μs
μs
μs
μs
μs
μs
pF
ns
Note 35. この規格値は LRCK のエッジと BICK の “↑”が重ならないように規定しています。
Note 36. I2C-bus は NXP B.V.の商標です。
Note 37.データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。
MS1542-J-00-PB
2013/06
- 19 -
[AK4954A]
Parameter
Symbol
min
typ
max
Unit
Digital Audio Interface Timing; fs = 8kHz ~ 48kHz, CL=100pF
DMCLK Output Timing
Period
tSCK
1/(64fs)
ns
Rising Time
tSRise
10
ns
Falling Time
tSFall
10
ns
Duty Cycle
dSCK
40
50
60
%
Audio Interface Timing
DMDAT Setup Time
tSDS
50
ns
DMDAT Hold Time
tSDH
0
ns
Power-down & Reset Timing
PDN Accept Pulse Width
(Note 38)
tAPD
1
μs
PDN Reject Pulse Width
(Note 38)
tRPD
50
ns
(Note 39)
PMADL or PMADR “↑” to SDTO valid
ADRST1-0 bits = “00”
tPDV
2115
1/fs
ADRST1-0 bits = “01”
tPDV
4227
1/fs
ADRST1-0 bits = “10”
tPDV
267
1/fs
ADRST1-0 bits = “11”
tPDV
1059
1/fs
(Note 40)
PMDML or PMDMR “↑” to SDTO valid
ADRST1-0 bits = “00”
tPDV
2115
1/fs
ADRST1-0 bits = “01”
tPDV
4227
1/fs
ADRST1-0 bits = “10”
tPDV
267
1/fs
ADRST1-0 bits = “11”
tPDV
1059
1/fs
Note 38. AK4954A は電源投入時に PDN pin を “L”でリセットされます。1μs 以上の PDN pin = “L”パルスでリ
セットがかかります。50ns 以下の PDN pin= “L”パルスではリセットはかかりません。
Note 39. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “↑”の回数です。
Note 40. PMDML bit または PMDMR bit を立ち上げてからの LRCK クロックの “↑”の回数です。
■ タイミング波形
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
50%TVDD
LRCK
tLRCKH
tLRCKL
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
Figure 3. Clock Timing (PLL/EXT Master mode)
MS1542-J-00-PB
2013/06
- 20 -
[AK4954A]
50%TVDD
LRCK
tMBLR
tBCKL
BICK
50%TVDD
tLRD
tBSD
SDTO
50%TVDD
tSDS
tSDH
VIH
SDTI
VIL
Figure 4. Audio Interface Timing (PLL/EXT Master mode)
1/fCLK
VIH
MCKI
VIL
tCLKH
tCLKL
1/fs
VIH
LRCK
VIL
tLRCKH
tLRCKL
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 5. Clock Timing (EXT Slave mode)
MS1542-J-00-PB
2013/06
- 21 -
[AK4954A]
VIH
LRCK
VIL
tLRB
tBLR
VIH
BICK
VIL
tBSD
tLRD
SDTO
50%TVDD
MSB
tSDH
tSDS
VIH
SDTI
VIL
Figure 6. Audio Interface Timing (PLL/EXT Slave mode)
VIH
SDA
VIL
tBUF
tLOW
tHIGH
tR
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
tHD:DAT
tSU:DAT
Start
tSU:STA
tSU:STO
Start
Stop
Figure 7. I2C Bus Mode Timing
tSCK
65%AVDD
50%AVDD
35%AVDD
DMCLK
tSCKL
tSRise
tSFall
dSCK = 100 x tSCKL / tSCK
Figure 8. DMCLK Clock Timing
MS1542-J-00-PB
2013/06
- 22 -
[AK4954A]
65%AVDD
DMCLK
35%AVDD
tSDS
tSDH
VIH3
DMDAT
VIL3
Figure 9. Audio Interface Timing (DCLKP bit = “1”)
65%AVDD
DMCLK
35%AVDD
tSDS
tSDH
VIH3
DMDAT
VIL3
Figure 10. Audio Interface Timing (DCLKP bit = “0”)
PMADL bit, PMADR bit,
PMDML bit or PMDMR bit
tPDV
SDTO
50%TVDD
Figure 11. Power Down & Reset Timing 1
tAPD
tRPD
PDN
VIL
Figure 12. Power Down & Reset Timing 2
MS1542-J-00-PB
2013/06
- 23 -
[AK4954A]
パッケージ
32pin QFN
4.0 ± 0.1
B
2.8 ± 0.1
A
17
24
16
4.0 ± 0.1
2.8 ± 0.1
25
Exposed
Pad
32
9
8
1
0.40
0.55
0.10 C
0.20
C
0.75 ± 0.05
0.35 ± 0.1
C0.35
0.20 ± 0.05
0.10 M C A B
(Unit: mm)
* パッケージ裏面の Exposed Pad は、グランドに接続してください。
■ 材質・メッキ仕様
パッケージ材質: Epoxy Resin, ハロゲン(臭素、塩素)フリー
リードフレーム材質: Cu Alloy
リードフレーム処理: Solder (Pb free) plate
MS1542-J-00-PB
2013/06
- 24 -
[AK4954A]
マーキング
4954A
XXXX
1
XXXX: Date code (4 digit)
Pin #1 indication
改訂履歴
Date (Y/M/D)
13/06/07
Revision
00
Reason
初版
Page
Contents
MS1542-J-00-PB
2013/06
- 25 -
[AK4954A]
旭化成エレクトロニクス製品のご検討ありがとうございます。
より詳しい資料を用意しておりますので、お手数ですが弊社営業担
当、あるいは弊社特約店営業担当までお申し付けください。
重要な注意事項
0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につきまし
ては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際に
は、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当
にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊
社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありま
せん。お客様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂
くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責
任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、
各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、
財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途
に使用されることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許
諾された場合を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に
本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありま
せん。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合が
あります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵
害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安
全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいは
その他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居
住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、
必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則によ
り製造、使用、販売を禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せくださ
い。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される
環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる
法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場
合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じ
ます。
MS1542-J-00-PB
2013/06
- 26 -