[AK4584]
AK4584
24Bit 96kHz Audio CODEC with DIT/DIR
概
要
AK4584は24ビット、96kHzレコーディングシステム向けの高性能24bit CODECです。ADCにはワイド
ダイナミックレンジを実現するエンハンスト・デュアルビット方式を採用し、DACには新開発のアドバ
ンスト・マルチビット方式を採用、更に広いダイナミックレンジと低帯域外ノイズを実現しています。
また、AK4584は24ビット、192kHzに対応したディジタルオーディオトランスミッタ(DIT)とディジタ
ルオーディオレシーバ(DIR)を内蔵し、AC-3/MPEG等のNon-PCMデータストリームを自動検出します。
ディジタルオーディオ出力はADC出力とディジタル入力を選択できます。AK4584は入力PGAを内蔵し
ており、MD, DVD-R, CD-R用途に最適です。
*AC-3はDolby Laboratoriesの登録商標です。
特
長
1. 24bit 2ch ADC
• fs: max 96kHz
• Single-end Input
• S/(N+D): 90dB
• Dynamic Range, S/N: 100dB
• Digital HPF for offset cancellation
• Input PGA with +18dB gain & 0.5dB step
• Input DATT with –72dB ATT
• I/F format: MSB justified or I2S
2. 24bit 2ch DAC
• fs: max 192kHz
• 24bit 8 times Digital Filter
- Ripple: ±0.005dB, Attenuation: 75dB
• Single-end Output
• S/(N+D): 94dB
• Dynamic Range, S/N: 104dB
• De-emphasis for 32kHz, 44.1kHz, 48kHz sampling
• Digital Attenuator with soft-transition
• Soft Mute
• Zero Detect Function
• I/F format: MSB justified, LSB justified or I2S
3. 3 Outputs 24 bit 192kHz DIT
• 3-Channel Transmission Outputs (2 Through outputs & DIT Output)
• 40 Bits Channel Status Buffer
MS0118-J-02
2012/11
-1-
[AK4584]
4. 4 Inputs 24bit 192kHz DIR
• Supports AES3, IEC60958, S/PDIF, EIAJ CP1201
• Low Jitter Analog PLL
• PLL Lock Range: 32k ∼ 192kHz
• Clock Source: PLL or X’tal
• 4 Channels Receiver Inputs
• Detect Function
- Non-PCM Bit Stream Detection
- DTS-CD Bit Stream Detection
- Validity Flag Detection
- Sampling Frequency Detection
- Unlock & Parity Error Detection
• 40 bits Channel Status Buffer
• Burst Preamble bit Pc, Pd Buffer for Non-PCM bit Stream
5. Support External Audio Clock Input
• Master Clock Input
- 256fs, 384fs, 512fs, 768fs (fs = 44.1kHz ∼ 48kHz)
- 256fs, 384fs (fs = 88.2kHz ∼ 96kHz)
- 128fs, 192fs (fs = 176.4kHz ∼ 192kHz)
6. Support Master & Slave Mode
7. Serial μP I/F: 4-wire serial
8. 5V operation
9. 3V Power Supply Pin for 3V I/F
10. 44pin LQFP Package
11. Ta: -10 to 70°C
MS0118-J-02
2012/11
-2-
[AK4584]
ブロック図
INT0 INT1
RX1
RX2
RX3
RX4
RX1
RX2
TX1
TX1
TX2E
TX2
TX2
RX3
RX4
IPS1-0
DIR
R_LRCK
R_BICK
R_DATA
R_MCLK
T_LRCK
T_BICK
T_DATA
T_MCLK
PDN
DIT
TX3E
TX3
D_LRCK
A_LRCK
LIN
ADC
RIN
DATT
HPF
A_BICK
A_DATA
Audio
Interface
D_BICK
D_DATA
D_MCLK
A_MCLK
DATT
SMUTE
LOUT
LOUT
ROUT
ROUT
LRCK
LRCK
BICK
SDTO
SDTI
DAC
BICK
SDTO
PVDD
PVSS
VREF
MCLK
Selector
Divider
MCKI
M/S
TVDD
Control Register
MCKO2
XTI
SDTI
X'tal
OSC
MCKO1
XTO
TX3
DZF
IPGA
RIN
TX1E
OPS1-0
AVDD
AVSS
DVDD
DVSS
LIN
R
VCOM MCKO1 MCKO2 DMCK XTALE
CDTO CDTI CCLK CSN
Block Diagram
MS0118-J-02
2012/11
-3-
[AK4584]
オーダリングガイド
−10 ∼ +70°C
AK4584
AK4584VQ
AKD4584
44pin LQFP (0.8mm pitch)
AVSS
AVDD
VREF
RIN
LIN
PVDD
R
PVSS
RX1
TEST1
RX2
ピン配置
44 43 42 41 40 39 38 37 36 35 34
TEST2
1
33
ROUT
RX3
2
32
LOUT
NC
3
31
VCOM
RX4
4
30
DZF
PDN
5
29
M/S
INT0
6
28
LRCK
INT1
7
27
BICK
CDTI
8
26
SDTI
CDTO
9
25
SDTO
CCLK
10
24
MCKO2
CSN
11
23
MCKO1
AK4584VQ
Top View
MS0118-J-02
DMCK
XTI/MCKI
XTO
TVDD
DVSS
DVDD
TX3
XTALE
TX2
TX1
TEST3
12 13 14 15 16 17 18 19 20 21 22
2012/11
-4-
[AK4584]
ピン／機能
No.
Pin Name
I/O
1
2
3
4
TEST2
RX3
NC
RX4
I
I
I
I
5
PDN
I
6
7
8
9
10
11
12
13
14
INT0
INT1
CDTI
CDTO
CCLK
CSN
TEST3
TX1
TX2
O
O
I
O
I
I
I
O
O
15
XTALE
I
16
17
18
19
20
TX3
DVDD
DVSS
TVDD
XTO
XTI
MCKI
O
O
I
I
DMCK
I
21
22
Function
Test 2 Pin
(Internal pull-down pin)
Receiver Input 3 with Amp for 0.2Vpp
NC Pin
(No Internal bonding pin, Fixed to “AVSS”)
Receiver Input 4 with Amp for 0.2Vpp
Power-Down Mode Pin
“H”: Power up, “L”: Power down reset and initialize the control register.
Interrupt 0 Pin
Interrupt 1 Pin
Control Data Input Pin
Control Data Output Pin
Control Data Clock Pin
Chip Select Pin
Test 3 Pin
(Fixed to AVSS)
Transmitter 1 Output Pin
Transmitter 2 Output Pin
X’tal Osc Enable Pin
“H” : Enable, “L” : Disable
Transmitter 3 Output Pin
Digital Power Supply Pin, 4.75 ∼ 5.25V
Digital Ground Pin
Output Buffer Power Supply Pin, 2.7 ∼ 5.25V
X’tal Output Pin
X’tal Input Pin
External Master Clock Input Pin
MCKO1 Disable Pin
“H” : MCKO1 “L” output, “L” : MCKO1 output
MS0118-J-02
2012/11
-5-
[AK4584]
23
24
25
26
27
28
MCKO1
MCKO2
SDTO
SDTI
BICK
LRCK
O
O
O
I
I/O
I/O
29
M/S
I
30
DZF
O
31
VCOM
O
32
33
34
35
LOUT
ROUT
AVSS
AVDD
O
O
-
36
VREF
I
37
38
39
RIN
LIN
PVDD
I
I
-
40
R
-
41
42
43
44
PVSS
RX1
TEST1
RX2
I
I
I
Master Clock Output 1 Pin
Master Clock Output 2 Pin
Audio Serial Data Output Pin
Audio Serial Data Input Pin
Audio Serial Data Clock Pin
Input / Output Channel Clock Pin
Master / Slave Mode Pin
“H” : Master Mode, “L” : Slave Mode
Zero Input Detect Pin
Common Voltage Output Pin, AVDD/2
Bias voltage of ADC inputs and DAC outputs.
Lch Analog Output Pin
Rch Analog Output Pin
Analog Ground Pin
Analog Power Supply Pin, 4.75 ∼ 5.25V
Voltage Reference Input Pin, AVDD
Used as a voltage reference by ADC & DAC. VREF is connected externally to
filtered AVDD.
Rch Analog Input Pin
Lch Analog Input Pin
PLL Power Supply Pin, 4.75 ∼ 5.25V
External Resistor Pin for PLL
13kΩ ± 1% resistor should be connected to PVSS externally.
PLL Ground Pin
Receiver Input 1 with Amp for 0.2Vpp
Test 1 Pin
(Internal pull-down pin)
Receiver Input 2 with Amp for 0.2Vpp
Note: All input pins except pull-down pins should not be left floating.
MS0118-J-02
2012/11
-6-
[AK4584]
絶対最大定格
(AVSS=DVSS=PVSS=0V; Note 1)
Parameter
Symbol
AVDD
Analog
Power Supplies:
DVDD
Digital
PVDD
PLL
TVDD
Output Buffer
ΔGND1
|AVSS – DVSS|
(Note 2)
ΔGND2
|AVSS – PVSS|
(Note 2)
Input Current, Any Pin Except Supplies
IIN
Analog Input Voltage (VREF, LIN, RIN pins)
VINA
Digital Input Voltage 1 (Except RX1-4, BICK, LRCK pins)
VIND1
Digital Input Voltage 2 (RX1-4 pins)
VIND2
Digital Input Voltage 3 (BICK, LRCK pins)
VIND3
Ambient Temperature (powered applied)
Ta
Storage Temperature
Tstg
min
−0.3
−0.3
−0.3
−0.3
−0.3
−0.3
−0.3
−0.3
−10
−65
max
6.0
6.0
6.0
6.0
0.3
0.3
±10
AVDD+0.3
DVDD+0.3
PVDD+0.3
TVDD+0.3
70
150
Unit
V
V
V
V
V
V
mA
V
V
V
V
°C
°C
max
5.25
AVDD
AVDD
DVDD
AVDD
Unit
V
V
V
V
V
Note: 1. 電圧は全てグランドピンに対する値です。
Note: 2. AVSSとDVSS, PVSSはアナロググランドに接続して下さい。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また、通常の動作は保証されません。
推奨動作条件
(AVSS=DVSS=PVSS=0V; Note 1)
Parameter
Analog
Power Supplies
Digital
(Note 3)
PLL
Output Buffer
Voltage Reference
(Note 4)
Symbol
AVDD
DVDD
PVDD
TVDD
VREF
min
4.75
4.75
4.75
2.7
3.0
typ
5.0
5.0
5.0
3.0
-
Note: 1. 電圧は全てグランドピンに対する値です。
Note: 3. AVDD, DVDD, PVDD, TVDDの電源立ち上げシーケンスを考慮する必要はありません。
Note: 4. 通常は、VREF電圧をAVDDと同じにして下さい。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
MS0118-J-02
2012/11
-7-
[AK4584]
アナログ特性
(Ta=25°C; AVDD=DVDD=PVDD=TVDD=5.0V; AVSS=DVSS=PVSS=0V; VREF=AVDD; fs=44.1kHz, 96kHz,
192kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement frequency=10Hz ∼ 20kHz at fs=44.1kHz,
10Hz ∼ 40kHz at fs=96kHz; 10Hz ∼ 80kHz at fs=192kHz; unless otherwise specified)
Parameter
min
typ
max
Unit
Input PGA Characteristics:
Input Voltage (Note 5) fs=44.1kHz, AIN=0.6 x AVDD
2.8
3.0
3.2
Vpp
fs=96kHz, AIN=0.62 x AVDD
2.9
3.1
3.3
Vpp
Input Resistance
5
10
15
kΩ
Step Size
0.2
0.5
0.8
dB
Gain Control Range
0
18
dB
ADC Analog Input Characteristics: IPGA=0dB
Resolution
24
Bits
S/(N+D)
(−0.5dBFS)
fs=44.1kHz
84
90
dB
fs=96kHz
80
88
dB
DR
(−60dBFS)
fs=44.1kHz, A-weighted
94
100
dB
fs=96kHz
88
96
dB
S/N
fs=44.1kHz, A-weighted
94
100
dB
fs=96kHz
88
96
dB
Interchannel Isolation
90
100
dB
Interchannel Gain Mismatch
0.2
0.5
dB
Gain Drift
20
ppm/°C
Power Supply Rejection
(Note 6)
50
dB
DAC Analog Output Characteristics:
Resolution
24
Bits
S/(N+D)
(0dBFS)
fs=44.1kHz
88
94
dB
fs=96kHz
86
92
dB
fs=192kHz
84
dB
DR
(−60dBFS)
fs=44.1kHz, A-weighted
98
104
dB
fs=96kHz
90
98
dB
fs=192kHz
85
dB
S/N
fs=44.1kHz, A-weighted
98
104
dB
fs=96kHz
90
98
dB
fs=192kHz
85
dB
Interchannel Isolation
90
100
dB
Interchannel Gain Mismatch
0.2
0.5
dB
Gain Drift
20
ppm/°C
Output Voltage
(Note 7)
2.8
3.0
3.2
Vpp
Load Resistance
5
kΩ
Load Capacitance
25
pF
Power Supply Rejection
(Note 6)
50
dB
Note: 5. IPGA=0dB時の入力電圧のフルスケール(0dB)。
Note: 6. VREFピンの電圧を一定にして、AVDD, DVDD, PVDD, TVDDに1kHz, 50mVppの正弦波を
重畳した場合。
Note: 7. VREF電圧に比例します。Vout = 0.6 x VREF。
MS0118-J-02
2012/11
-8-
[AK4584]
Parameter
min
typ
max
Unit
23
12
24
36
35
18
36
54
mA
mA
mA
mA
10
10
10
100
100
100
μA
μA
μA
Power Supplies
Power Supply Current
Normal Operation (PDN = “H”)
AVDD
PVDD
(fs=44.1kHz)
DVDD+TVDD
(fs=44.1kHz)
(fs=96kHz)
Power-down mode (PDN = “L”)
(Note 8)
AVDD
PVDD
DVDD+TVDD
Note: 8. 全てのディジタル入力ピンをDVDDまたはDVSSに固定した時の値です。
S/PDIF RECEIVER特性
(Ta=25°C; AVDD=DVDD=PVDD=4.75 ∼ 5.25V; TVDD=2.7 ∼ 5.25V)
Parameter
Symbol
min
Input Resistance
Zin
Input Voltage
VTH
200
Input Hysteresis
VHY
Input Sample Frequency
fs
32
MS0118-J-02
typ
10
50
-
Max
192
Unit
kΩ
mVpp
mV
kHz
2012/11
-9-
[AK4584]
フィルタ特性
(Ta=−10 ∼ 70°C; AVDD=DVDD=PVDD=4.75 ∼ 5.25V; TVDD=2.7 ∼ 5.25V; fs=44.1kHz; DEM=OFF)
Parameter
Symbol
min
typ
max
ADC Digital Filter (Decimation LPF):
Passband
(Note 9)
±0.005dB
PB
0
19.76
−0.02dB
20.02
−0.06dB
20.20
−6.0dB
22.05
Stopband
SB
24.34
Passband Ripple
PR
±0.005
Stopband Attenuation
SA
80
Group Delay
(Note 10)
GD
31
Group Delay Distortion
ΔGD
0
ADC Digital Filter (HPF):
Frequency Response (Note 9) −3dB
FR
0.9
−0.5dB
2.7
−0.1dB
6.0
DAC Digital Filter:
Passband
(Note 9)
±0.01dB
PB
0
20.0
−6.0dB
22.05
Stopband
SB
24.1
Passband Ripple
PR
±0.005
Stopband Attenuation
SA
75
Group Delay
(Note 10)
GD
30
DAC Digital Filter + SCF + SMF:
Frequency Response:
FR
0 ∼ 20kHz
−0.1
∼ 40kHz (Note 11)
−0.2
∼ 80kHz (Note 12)
−1.0
Unit
kHz
kHz
kHz
kHz
kHz
dB
dB
1/fs
μs
Hz
Hz
Hz
kHz
kHz
kHz
dB
dB
1/fs
dB
dB
dB
Note: 9. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
例えば、PB=20.02kHz (@-0.02dB)は0.454 x fsです。各応答は1kHzを基準にします。
Note: 10. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから両チャネルの
24ビットデータがADC出力レジスタにセットされるまでの時間です。
DAC部は24ビットデータがDAC入力レジスタにセットされてからアナログ信号が出力されるまで
の
時間です。
Note: 11. fs=96kHz時。
Note: 12. fs=192kHz時。
MS0118-J-02
2012/11
- 10 -
[AK4584]
DC特性
(Ta=−10 ∼ 70°C; AVDD=DVDD=PVDD=4.75 ∼ 5.25V; TVDD=2.7 ∼ 5.25V)
Parameter
Symbol
min
High-Level Input Voltage
2.2
VIH
(Except XTI pin)
70%DVDD
VIH
(XTI pin)
Low-Level Input Voltage
VIL
(Except XTI pin)
VIL
(XTI pin)
Input Voltage at AC Coupling (XTI pin, Note 13)
VAC
40%DVDD
High-Level Output Voltage
TVDD-0.5
VOH
(Except TX1-3, DZF pins : Iout=−400μA)
DVDD-0.5
VOH
(TX1-3 pin :
Iout=−400μA)
AVDD-0.5
VOH
(DZF pin :
Iout=−400μA)
VOL
Low-Level Output Voltage
(Iout=400μA)
TX Output Voltage Level
(Note 14)
VOH
0.4
Input Leakage Current
Iin
-
typ
Max
Unit
-
-
V
V
-
0.8
30%DVDD
-
V
V
Vpp
0.5
-
0.5
0.6
±10
V
V
V
V
V
μA
Note: 13. XTIピンにカップリングコンデンサを接続した場合(Figure 3参照)。
Note: 14. Figure 7参照。
MS0118-J-02
2012/11
- 11 -
[AK4584]
スイッチング特性
(Ta=−10 ∼ 70°C; AVDD=DVDD=PVDD=4.75 ∼ 5.25V, TVDD=2.7 ∼ 5.25V; CL=20pF)
Parameter
Symbol
min
typ
Master Clock Timing
Crystal Resonator
Frequency
11.2896
External Clock
Frequency
fCLK
11.2896
Pulse Width Low
tCLKL
0.4/fCLK
Pulse Width High
tCLKH
0.4/fCLK
MCKO1 Output
MCKO2 Output
max
Unit
24.576
36.864
MHz
MHz
ns
ns
MHz
%
Frequency
Duty Cycle (Note 15)
fMCK
dMCK
11.2896
40
50
24.576
60
Frequency
Duty Cycle
fMCK
dMCK
5.6448
40
50
18.432
60
MHz
%
fPLL
32
192
kHz
fsn
fsd
fsq
32
88.2
176.4
45
48
96
192
55
kHz
kHz
kHz
%
%
PLL Clock Recover Frequency
LRCK Frequency
Normal Speed Mode (DFS0=“0”, DFS1=“0”)
Double Speed Mode (DFS0=“1”, DFS1=“0”)
Quad Speed Mode (DFS0=“0”, DFS1=“1”)
Duty Cycle
Slave mode
Master mode
Audio Interface Timing
Slave mode
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “↑”
(Note 16)
BICK “↑” to LRCK Edge
(Note 16)
LRCK to SDTO (MSB) (Except I2S mode)
BICK “↓” to SDTO
SDTI Hold Time
SDTI Setup Time
Master mode
BICK Frequency
BICK Duty
BICK “↓” to LRCK
BICK “↓” to SDTO
SDTI Hold Time
SDTI Setup Time
50
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
tSDH
tSDS
fBCK
dBCK
tMBLR
tBSD
tSDH
tSDS
81
33
33
20
20
20
20
20
20
64fs
50
−20
−20
20
20
20
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
Hz
%
ns
ns
ns
ns
Note: 15. 外部クロック入力の場合、Dutyの保証はできません。
Note: 16. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
MS0118-J-02
2012/11
- 12 -
[AK4584]
Parameter
Symbol
min
Control Interface Timing
CCLK Period
CCLK Pulse Width Low
Pulse Width High
CDTI Setup Time
CDTI Hold Time
CSN “H” Time
CSN “↓” to CCLK “↑”
CCLK “↑” to CSN “↑”
CDTO Delay
CSN “↑” to CDTO Hi-Z
tCCK
tCCKL
tCCKH
tCDS
tCDH
tCSW
tCSS
tCSH
tDCD
tCCZ
200
80
80
40
40
150
50
50
tPD
tPDV
150
Reset Timing
PDN Pulse Width
RSTADN “↑” to SDTO valid
(Note 17)
(Note 18)
typ
516
max
Unit
45
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1/fs
Note: 17. AK4584はPDN = “L”でリセットされます。
Note: 18. RSTADNビットを立ち上げてからのLRCKクロックの“↑”の回数です。
MS0118-J-02
2012/11
- 13 -
[AK4584]
タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
1/fs
VIH
LRCK
VIL
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
fMCK
MCKO
50%TVDD
dMCK
dMCK
Clock Timing
MS0118-J-02
2012/11
- 14 -
[AK4584]
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tBSD
tLRS
SDTO
50%TVDD
tSDS
tSDH
VIH
SDTI
VIL
Audio Interface Timing (Slave mode)
LRCK
50%TVDD
tMBLR
dBCK
BICK
50%TVDD
tBSD
SDTO
50%TVDD
tSDS
tSDH
VIH
SDTI
VIL
Audio Interface Timing (Master mode)
MS0118-J-02
2012/11
- 15 -
[AK4584]
VIH
CSN
VIL
tCSS
tCCKL
tCCKH
VIH
CCLK
VIL
tCDH
tCDS
VIH
CDTI
C1
C0
R/W
VIL
Hi-Z
CDTO
WRITE/READ Command Input Timing
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
VIH
CDTI
D2
D1
D0
VIL
CDTO
Hi-Z
WRITE Data Input Timing
MS0118-J-02
2012/11
- 16 -
[AK4584]
VIH
CSN
VIL
VIH
CCLK
VIL
VIH
CDTI
A1
A0
VIL
tDCD
Hi-Z
CDTO
D7
D6
50%TVDD
READ Data Output Timing 1
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
VIL
VIH
CDTI
VIL
tCCZ
CDTO
D2
D1
D0
Hi-Z
50%TVDD
READ Data Output Timing 2
MS0118-J-02
2012/11
- 17 -
[AK4584]
VIH
CSN
VIL
tPDV
50%TVDD
SDTO
tPD
PDN
VIL
Power Down & Reset Timing
MS0118-J-02
2012/11
- 18 -
[AK4584]
動作説明
デバイス内部の信号パス
DAC, SDTOはADC, SDTI, DIR出力から、DITはADC, SDTI出力からスイッチにより1つの入力を選択します。
また、DIR, DITをスルーするパスも選択できます。図中のスイッチの名前(DAC1-0 etc)はレジスタのビット
に対応します。詳細はレジスタマップの「詳細説明」の項(アドレス08H)を参照して下さい。
DAC1-0
HPF
IPGA ADC DATT
DEM
DATT
DAC
SMUTE
PCM1-0
SDTI
SDTO
DIR
DIT1-0
DIT
DIT1-0
Figure 1. Connection Input Source & Output Source
マスタクロック動作モード
AK4584のクロックソースとして、PLLを使用するかX’tal(外部クロックソースも含みます)を使用するかは
CM1-0ビットで設定されます(Table 1)。Mode 2ではPLLがUnlockになるとクロックソースが自動的にX’talに
切り替わります。Mode 3ではクロックソースはX’talに固定ですが、チャネルステータス等のRXデータはモ
ニタできます。Mode 2, 3ではPLLとX’talの周波数が重ならないように設定することを推奨します。
XTALE=“L”かつXTL1-0ビット=“11”の時、Mode 0でX’tal発振は停止します。CM1-0ビットの初期値は“01”で
す。
CM1-0ビットを切り替えた場合、信号パスは自動的に切り替わりませんので、アドレス08Hで出力ソースを
適宜、選択して下さい。
Mode
0
1
2
3
CM1
0
0
CM0
0
1
UNLOCK
PLL
X’tal
Clock Source
ON
PLL
∗
OFF
ON
X’tal
0
ON
ON
PLL
1
0
1
ON
ON
X’tal
1
1
ON
ON
X’tal
ON : 発振 (Power-up), OFF : 停止 (Power-down)
∗ : XTALE=“L”かつXTL1-0ビット=“11”の時OFF、それ以外はON
Table 1. Clock Operation Mode Select
MS0118-J-02
Default
2012/11
- 19 -
[AK4584]
マスタクロック出力
AK4584はマスタクロック出力ピンを2ピン持ちます。マスタクロックソースとしてPLLでリカバリしたクロ
ック、または外付けのX’talで発振したクロックのどちらかを選択できます。PLLモード時、マスタクロック
出力(MCKO1 or MCKO2)のfsに対する比はOCKS1-0ビットで設定します(Table 2)。X’talモード及び外部クロ
ックモード時、マスタクロック出力(MCKO1 or MCKO2)は1倍と1/2倍が出力されます(Table 3)。また、MCKO1
はDMCKピンでディセーブルできます。DMCK=“H”で“L”出力(ディセーブル)、DMCK=“L”で通常出力です。
PLLモード時、各設定モード毎に対応可能なfsにはTable 2のような制限があります。Mode 0では96kHzサンプ
リングはサポートしません。OCKS1-0ビットの初期値は“01”です。
Mode
0
1
2
3
OCKS1
0
0
1
1
OCKS0
0
1
0
1
MCKO1
512fs
256fs
128fs
64fs
MCKO2
256fs
128fs
64fs
32fs
fs
∼ 48kHz
∼ 96kHz
∼ 192kHz
∼ 192kHz
Table 2. Master Clock Output Frequency Select (PLL Mode)
Default
X’tal
MCKO1
MCKO2
11.2896MHz
11.2896MHz
5.6448MHz
12.288MHz
12.288MHz
6.144MHz
24.576MHZ
24.576MHz
12.288MHz
Table 3. Master Clock Output Frequency Select (X’tal Mode)
・ハイエンドADC(AK5394)とDAC(AK4394)をAK4584の外部に接続する際のクロックの選択方法
AK4584をマスターモードで使用し、AK5394, AK4394をスレーブモードで使用する場合の接続例で
す。
AK5394
AK4394
MCKO2
MCKO1
クロック出力
256fs
512fs
通常速
128fs
256fs
2倍速
64fs
128fs
4倍速
Table 4. Clock Select for AK5394 & AK4394
MS0118-J-02
2012/11
- 20 -
[AK4584]
システムクロック
マスタクロック(MCLK)はXTIピンとXTOピンの間にX’tal発振子を接続するか、またはXTOピンをオープン
にしてXTIピンに外部からCMOSレベルクロックを入力する、ACカップルして40%DVDD以上のレベルのク
ロックを入力する、もしくは内蔵のPLLでリカバリしたクロックから得られます。マスタクロック周波数は、
X’talモード及び外部クロックモードの場合、ICKS1-0ビットで設定(Table 5)され、DFS1-0ビットで通常速モ
ード、2倍速モード、4倍速モードを選択します(Table 6)。4倍速モードでは、ADCはパワーダウンされます。
X’tal発振子を使用する場合は、外部に負荷容量(XTI/XTOとDVSS間)が必要です。
外部クロックを入力する場合は、DVDDのCMOSレベル信号を直接入力する場合と、40%DVDD以上の電圧
の信号をACカップルして入力する場合があります。
スレーブモードではマスタクロックとLRCKは同期する必要はありますが、位相を合わせる必要はありませ
ん。また、動作中(PDN=“H”かつコントロールレジスタによってPWVRNビットが“H”の時)に外部クロック
(MCLK, BICK, LRCK)を止めてはいけません。これらのクロックが供給されない場合、内部にダイナミック
なロジックを使用しているため、過電流が流れ動作が異常になる可能性があります。クロックを止める場合
にはパワーダウン状態(PDN = “L”またはコントロールレジスタによってPWVRNビットを“L”に設定)して下
さい。同様に、マスターモードではパワーダウン時以外は、X’tal発振子をつけて発振させておくか、外部ク
ロック(MCLK)を供給するか、PLLを動作させておいて下さい。
Mode
ICKS1
ICKS0
0
1
2
0
0
1
0
1
0
Normal
(DFS1-0 = “00”)
256fs
384s
512fs
3
1
1
768fs
MCLK
Double
(DFS1-0 = “01”)
N/A
N/A
256fs
Quad
(DFS1-0 = “10”)
N/A
N/A
128fs
384fs
192fs
Defaul
t
Table 5. Master Clock Input Frequency Select (X’tal Mode)
MCLK
Normal
256fs
384fs
512fs
768fs
MCLK
Normal
256fs
384fs
512fs
768fs
DFS1
DFS0
0
0
1
1
0
1
0
1
fs=44.1kHz
11.2896MHz
16.9344MHz
22.5792MHz
33.8688MHz
Sampling Rate
通常速
2倍速
4倍速
N/A
Table 6. Sampling Speed
MCLK
Double
128fs
192fs
256fs
384fs
fs=88.2kHz
N/A
N/A
22.5792MHz
33.8688MHz
Default
MCLK
Quad
64fs
96fs
128fs
192fs
MCLK
MCLK
Double
Quad
fs=48kHz
fs=96kHz
12.288MHz
128fs
N/A
64fs
18.432MHz
192fs
N/A
96fs
24.576MHz
256fs
24.576MHz
128fs
36.864MHz
384fs
36.864MHz
192fs
Table 7. Master Clock Frequencies example
fs=176.4kHz
N/A
N/A
22.5792MHz
33.8688MHz
fs=192kHz
N/A
N/A
24.576MHz
36.864MHz
*水晶発振モードは11.2896MHzから24.576MHzに対応します。
*24.576MHzを越える周波数は外部クロック入力のみ対応します。
MS0118-J-02
2012/11
- 21 -
[AK4584]
クロックソース
(1) X’talを使用する場合
XTI
AK4584
XTO
Figure 2. X’tal mode
- Note: コンデンサの値は水晶振動子に依存します。(typ. 10 ∼ 40pF)
(2) 外部クロックを使用する場合
XTI
C
External
Clock
XTI
External
Clock
XTO
AK4584
XTO
AK4584
Figure 3. (a) External Clock mode
Figure 3. (b) External Clock Mode
(Input : CMOS Level)
(Input : ≥ 40%DVDD)
- Note: DVDD以上のクロックは入力しないで下さい。
(3) XTI/XTOを使用しない場合
XTI
AK4584
XTO
Figure 4. Off mode
192kHz対応クロックリカバリ回路
内蔵する低ジッタPLLは32kHzから192kHzのロックレンジを持ち、ロック時間は20ms以下です。また、チャ
ネルステータスのサンプリング周波数情報、または、X’talの周波数との比較により、サンプリングレート(32k,
44.1k, 48k, 88.2k, 96k, 176.4k, 192k)を検出します。正しい間隔でプリアンブルを受信しないと同期外れが起こ
ります。
MS0118-J-02
2012/11
- 22 -
[AK4584]
バイフェーズ入力
AK4584は4入力(RX1-4)に対応します。各入力は不平衡モードに対応したアンプが内蔵されており、200mVpp
の信号も受信可能です。
IPS1
0
0
1
1
IPS0
Input Data
0
RX1
1
RX2
0
RX3
1
RX4
Table 8. Recovery Data Select
Default
バイフェーズ出力
TX1-2ピンからはRXから受信したデータのスルー出力を、TX3ピンからはSDTIからのデータ及びアナログ入
力をA/D変換したデータをIEC60958フォーマットに変換したデータ及びRXから受信したデータのいずれか
を出力できます。
TX1-2ピンへの出力の選択はOPS1-0ビットで行い、TX3ピンへの出力の選択はDIT1-0ビットで行います。
TX1-3出力はTX1E, TX2E, TX3Eの各ビットで出力を止めることができます。
Cビットは最初の5byteをレジスタでコントロールできます。コンシューマモード(CT0ビット=“0”)の場合、
bit20-23(Audio Channel)への直接書き込みは不可です。TCHビットが“1”の時はステレオ出力に対応し、Sub
frame 1は“1000”(左チャネル)、Sub frame 2は“0100”(右チャネル)が自動的に設定されます。TCHビットが“0”
の時は“0000”(指定なし)になります。
また、UビットはUDITビットにより2通りの中から選択できます。UDITビットが“0”で“0”固定、UDITビット
が“1”でリカバリしたUビットをそのままDITから出力します。このモードはPLLがロック時のみ対応します。
PLLがアンロック時、Uビットは“0”を出力します。
OPS1
0
0
1
1
DIT1
0
0
1
1
OPS0
Output Data
0
RX1
1
RX2
0
RX3
1
RX4
Table 9. Output Data Select for TX1/2
DIT0
Input Source
0
ADC
1
SDTI
0
DIR
1
N/A
Table 10. Output Data Select for TX3
Default
Default
Note: アンロック解除後のV-bitデータ列1周期は破棄して下さい。
正常なデータ転送ができていない可能性があります。
MS0118-J-02
2012/11
- 23 -
[AK4584]
バイフェーズ信号入出力回路
0.1uF
RX
75Ω
Coax
75Ω
AK4584
Figure 5. Consumer Input Circuit (Coaxial Input)
Note 1 : Coaxial入力では、隣接するRX入力パターンからカップリングするノイズレベルが50mVを越
える場合、誤動作する可能性があります。カップリングしないように充分シールドして下さ
い。
Note 2 : 同軸コネクタのグランド及び終端先のグランドはPCボード上でAK4584のPVSSと低インピー
ダンスで接続して下さい。
Optical Receiver
Optical
Fiber
470
RX
O/E
AK4584
Figure 6. Consumer Input Circuit (Optical Input)
Coaxial入力の場合、RXの受信レベルは非常に小さいので、複数のRX入力間でクロストークを起こさないよ
うに配線の間にシールドパターンを入れるなどして注意して下さい。
AK4584はTX出力バッファを内蔵し、外部抵抗と組み合わせて0.5V+/−20%を満足します。Figure 7ではT1は
1:1のトランスです。
330
TX
75Ω cable
100
DVSS
T1
Figure 7. TX External Resistor Network
MS0118-J-02
2012/11
- 24 -
[AK4584]
サンプリング周波数検出とプリエンファシス検出
サンプリング周波数検出方法として2種類の方法が可能です。XTL1-0ビットにより、X’talの周波数との比較
で周波数を検出して、コントロールレジスタのFS3-0ビットに出力します。比較するX’talの周波数はレジス
タにより選択できます。XTALE=“L”かつXTL1-0ビット=“11”の場合には、水晶発振回路は停止し、チャネル
ステータスのサンプリング周波数情報をエンコードしてコントロールレジスタのFS3-0ビットに出力しま
す。FS3-0ビットの初期値は“0000”です。
XTL1
0
0
1
1
XTL0
X’tal Frequency
0
11.2896MHz
1
12.288MHz
0
24.576MHz
1
チャネルステータス使用
Table 11. Reference X’tal Frequency
XTL1-0ビット=“11”以外
Register Output
fs
FS3
FS2
FS1
FS0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
Clock comparison
± 3%
± 3%
± 3%
± 3%
± 3%
± 3%
± 3%
Table 12. fs Information
44.1kHz
Reserved
48kHz
32kHz
88.2kHz
96kHz
176.4kHz
192kHz
Default
XTL1-0ビット=“11”
Consumer Mode
Pro Mode
(Note 1)
Byte3
Byte0
Byte4
Bit3,2,1,0
Bit7,6
Bit6,5,4,3
0000
01
0000
0001
(others)
0000
0010
10
0000
0011
11
0000
(1000)
00
1010
(1010)
00
0010
(1100)
00
1011
(1110)
00
0011
Note 1. When consumer mode, Byte3 Bit3-0 are copied to FS3-0.
また、プリエンファシス情報をエンコードして、コントロールレジスタのPEMビットに出力します。これら
の情報は、リセット時(CS12ビット=“0”の時)、チャネル1の情報をエンコードしますが、コントロールレジ
スタのCS12ビットを“1”にすることでチャネル2に切り替えることも可能です。
Byte0
Bit3,4,5
0
OFF
≠ 0X100
1
ON
0X100
Table 13. PEM in Consumer Mode
PEM bit
Byte0
Bit2,3,4
OFF
≠ 100
ON
100
Table 14. PEM in Pro Mode
PEM bit
0
1
Pre-emphasis
Pre-emphasis
MS0118-J-02
2012/11
- 25 -
[AK4584]
エラー発生時の処理
INT1-0ピンが“H”になる要因には以下の8つがあります。
(1) UNOCK: PLLがアンロック状態になると“H”になります。
正しいプリアンブルが受信できない、もしくはその間隔が正しくない場合にアンロックとな
ります。
(2) PAR:
パリティエラー(バイフェーズエラーを含む)
各サブフレーム毎に更新され、アドレス0EHを読み込むとリセットされます。
(3) AUTO:
Non-Linear PCMビットストリーム検出。
(4) DTSCD: DTS-CDビットストリーム検出。
(5) AUDION:
Non-Audio検出。
(6) PEM:
プリエンファシス検出。
(7) V:
バリディティ検出。
(8) FS:
FS検出。
FS3-0ビットが変化すると、1サブフレームの間、“H”になります。
FS3-0ビットの内容はC-bit上のfs-bitまたはX’talによる周波数検出結果(Table 12を参照)で、1
ブロック毎に前回のデータと比較されます。アドレス0EHを読み込むとリセットされます。
上記(1)から(8)の要因のORが各INTピンに出力されます。但し、各要因はそれぞれのマスクビットでマスク
でき、その要因はINTピンには反映されません(但し、0EHのレジスタには反映されます)。INT0出力は全て
の要因が正常動作に復帰した後、1024/fs(EFH1-0ビットで変更可)間は“H”の状態を保持します。また、PAR
ビットとFSビットは一度“1”になるとその値が保持され、アドレス0EHを読み込むとリセットされます。
アンロック時はチャネルステータスビットに関するレジスタは更新されず、前の値を保持します。初期状態
では、INT0ピンはUNLOCK, PARビットが有効に、またINT1ピンはAUTO, DTSCD, AUDION, VDIRビットが
有効になっています。
PLLがOFFの場合、INT1-0ピンは“L”になります。
UNLOCK
1
0
0
0
0
0
0
0
PAR
x
1
0
0
0
0
0
0
AUTO
x
x
1
x
x
x
x
x
Register
DTSCD AUDION PEM VDIR
FS
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
1
x
x
x
x
x
1
x
x
x
x
x
1
x
x
x
x
x
1
x
x
x
x
x
1
Table 15. Error Handling (x : Don’t Care)
Pin
SDTO
“L”
Previous Data
Output
Output
Output
Output
Output
Output
TX
Output
Output
Output
Output
Output
Output
Output
Output
Note : Table 15はSDTOの入力ソースとして、DIRを選択した場合の表です。
MS0118-J-02
2012/11
- 26 -
[AK4584]
Error
(UNLOCK, PAR,..)
(Error)
INT0 pin
Hold Time (max: 4096/fs)
INT1 pin
Hold Time = 0
Register
(PAR, FS)
Reset
Hold ”1”
Register
(others)
Command
MCKO,BICK,LRCK
(UNLOCK)
READ 0EH
Free Run
(fs: around 20kHz)
MCKO,BICK,LRCK
(except UNLOCK)
SDTO
(UNLOCK)
SDTO
(PAR error)
Previous Data
SDTO
(others)
Normal Operation
Figure 8. INT0/1 pin Timing
MS0118-J-02
2012/11
- 27 -
[AK4584]
PDN pin = "L" to "H"
Initialize
Read 0EH
No
INT0/1 pin = "H"
Yes
Release
Muting
Mute DAC Output
Read 0EH
Each Error Handling
No
INT0/1 pin = "H"
Yes
Figure 9. Error Handling Sequence Example
Non-PCM/DTS-CDデータストリーム検出機能
AK4584はNon-PCMデータストリームの検出機能を持ちます。Dolby “AC-3 Data Stream in IEC60958 Interface”
に準拠した32bit ModeのNon-PCMデータプリアンブルが検出される時、AUTOビットが“1”になります。プリ
アンブルの96bit sync codeは0x0000, 0x0000, 0x0000, 0x0000, 0xF872 and 0x4E1Fで構成されます。次の4096フ
レームでsync codeが検出されない場合、更にsync codeが検出されるまでAUTOビットは“0”です。また、この
プリアンブルが検出された場合、sync codeに続いて2バイト(Pc, Pd)をレジスタに格納します。同様にDTS-CD
のデータプリアンブルが検出されるとDTS-CDビットが“1”になります。次の4096フレームでsync codeが検出
されない場合、更にsync codeが検出されるまでDTS-CDビットは“0”です。
MS0118-J-02
2012/11
- 28 -
[AK4584]
オーディオインタフェースフォーマット
5種類のデータフォーマット(Table 16)がDIF2-0ビットで選択できます。全モードともMSBファースト、2’sコ
ンプリメントのデータフォーマットでSDTOはBICKの立ち下がりで出力され、SDTIはBICKの立ち上がりで
ラッチされます。オーディオインタフェースはマスタモードとスレーブモードに対応します。マスタモード
ではLRCKとBICKは出力になり、スレーブモードでは入力になります。マスタモード時のLRCK周波数と
BICK周波数はそれぞれfsと64fsです。
20ビット以下のフォーマット(Mode0-1)では、サブフレームのLSB側が切り捨てられます。Mode2-4では下位4
ビットはAuxデータです。Figure 10にビット構成を示します。
SDTI入力フォーマットのうち、Mode2, 3, 4を16 ∼ 20ビットで使用する場合には、データのないLSBには“0”
を入力して下さい。
sub-frame of IEC60958
0
3 4
preamble
7 8
11 12
27 28 29 30 31
Aux.
V
LSB
MSB
MSB
LSB
23
U
C
P
0
AK4584 Audio Data (SDTO, MSB First)
Figure 10. Bit Structure
Mode
0
1
2
3
4
DIF2
0
0
0
0
1
DIF1
0
0
1
1
0
DIF0
0
1
0
1
0
SDTO
SDTI
24bit, MSB justified
16bit, LSB justified
24bit, MSB justified
20bit, LSB justified
24bit, MSB justified
24bit, MSB justified
24bit, I2S Compatible 24bit, I2S Compatible
24bit, MSB justified
24bit, LSB justified
Table 16. Audio Data Format
MS0118-J-02
LRCK
H/L
H/L
H/L
L/H
H/L
BICK
≥ 32fs
≥ 40fs
≥ 48fs
≥ 48fs
≥ 48fs
Default
2012/11
- 29 -
[AK4584]
LRCK
9 10 11 12 13 14 15 0 1 2 3
0 1 2 3
9 10 11 12 13 14 15 0 1
BICK(32fs)
SDTO(o)
23 22 21
15 14 13 12 11 10 9 8 23 22 21
15 14 13 12 11 10 9 8 23
SDTI(i)
15 14 13
7 6 5 4 3 2 1 0 15 14 13
7 6 5 4 3 2 1 0 15
0 1 2 3
17 18 19 20
23 22 21
7 6 5 4 3
31 0 1 2 3
17 18 19 20
31 0 1
BICK(64fs)
SDTO(o)
SDTI(i)
Don't Care
15 14 13 12
7 6 5 4 3
23 22 21
1 0
Don't Care
15 14 13 12
23
2 1 0
SDTO-23:MSB, 0:LSB
SDTI-15:MSB, 0:LSB
Lch Data
Rch Data
Figure 11. Mode 0 Timing
LRCK
0 1 2
12 13
24
12 13
31 0 1 2
24
31 0 1
BICK(64fs)
SDTO(o)
SDTI(i)
23 22
12 11
Don't Care
0
19
8
23 22
1 0
12 11
Don't Care
19
0
8
23
1 0
SDTO-23:MSB, 0:LSB
SDTI-19:MSB, 0:LSB
Lch Data
Rch Data
Figure 12. Mode 1 Timing
LRCK
0 1 2
20 21 22 23 24
31 0 1 2
20 21 22 23 24
31 0 1
BICK(64fs)
SDTO(o)
23 22
4 3 2 1 0
23 22
4 3 2 1 0
23
SDTI(i)
23 22
4 3 2 1 0 Don't Care 23 22
4 3 2 1 0
Don't Care 23
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 13. Mode 2 Timing
MS0118-J-02
2012/11
- 30 -
[AK4584]
LRCK
21 22 23 24 25
0 1 2 3
0 1 2
21 22 23 24 25
0 1
BICK(64fs)
SDTO(o)
23 22
4 3 2 1 0
23 22
4 3 2 1 0
SDTI(i)
23 22
4 3 2 1 0 Don't Care 23 22
4 3 2 1 0
Don't Care
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 14. Mode 3 Timing
LRCK
0 1 2
24
8 9
31 0 1 2
8 9
24
31 0 1
BICK(64fs)
SDTO(o)
SDTI(i)
23 22
16 15
Don't Care
0
23
8
23 22
1 0
16 15
Don't Care
23
0
8
23
1 0
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 15. Mode 4 Timing
MS0118-J-02
2012/11
- 31 -
[AK4584]
マスターモードとスレーブモードの切り替え
マスターモードとスレーブモードの切り替えはM/Sピンで行います。“H”でマスターモード、“L”でスレーブ
モードです。AK4584がマスターモードの時には、AK4584からMCKO, BICK, LRCKが出力されます。AK4584
がスレーブモードの時には、AK4584からはMCKOのみが出力され、BICK, LRCKは外部DSPから供給する必
要がありますので、外部DSPからMCKOを分周したBICK, LRCKを供給して下さい。
MCKO1/2
BICK, LRCK
MCKO1 = Output
BICK = Input
Slave Mode
MCKO2 = Output
LRCK = Input
MCKO1 = Output
BICK = Output
Master Mode
MCKO2 = Output
LRCK = Output
Table 17. Master mode/Slave mode
クロック動作とパワーダウンの関係
AK4584がパワーダウン時、スレーブモード/マスターモードに関係なく、XTALEピンでクロック出力をコン
トロールできます。MCKO1はDMCKピンで出力をディセーブルできます。
PDN pin
M/S pin
XTALE pin
CM1-0 bit
L
L
H
L
L
default値
“01”固定
H
H
L
H
Don’t Care
H
使用可
MCKO1/2
MCKO1 = L
MCKO2 = L
MCKO1 = Output1)
MCKO2 = Output1)
MCKO1 = L
MCKO2 = L
MCKO1 = Output1)
MCKO2 = Output1)
MCKO1 = Output2)
MCKO2 = Output2)
BICK, LRCK
DIR, CODEC
BICK = Input
LRCK = Input
Power Down
BICK = L
LRCK = L
Power Down
BICK = Input
LRCK = Input
BICK = Output
LRCK = Output
Normal Operation
Table 18. Clock Operation
Note 1) : DIRがパワーダウンするため、クロックソースはX’tal発振子もしくは外部クロックになります。
Note 2) : クロックソースはCM1-0ビットで決定されます。但し、モード切替時にMCKO出力が瞬間的に
停止することがあります。
Note: XTALE=“L”で外部クロックをACカップルなしで使用する場合、PDNピンを“L”にする時には、
XTIピンを“L”に固定して下さい。
ディジタルHPF
ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。HPFのfcは、fs=44.1kHz時、0.9Hzに
なっており、周波数応答はfsに比例します。
MS0118-J-02
2012/11
- 32 -
[AK4584]
入力ボリューム
ADCの前段に37レベル、0.5dBステップの2ch独立のアナログボリューム(IPGA)を内蔵し、後段に128ステッ
プ(ミュートを含む)のディジタルボリューム(入力ATT: IATT)を内蔵します。両ボリュームのコントロールは
同じアドレスのレジスタにアサインされ、MSBが“1”の場合はIPGAが変化し、“0”の場合はIATTが変化しま
す。
IPGAはアナログボリュームのため、ディジタル方式に比べてS/N改善に効果があります(Table 19)。さらにゼ
ロクロス検出機能により切り替えノイズを低減します。ゼロクロス検出は各ch独立に行われます。ゼロクロ
スしない場合はタイムアウトで強制的に切り替わります。その際タイムアウト時間(To)はfsに比例し、通常
速モードではTo=256/fsから2048/fsを選択できます。ゼロクロスまたはタイムアウトでIPGAが切り替わる前
にIPGAレジスタに新しい値を書き込むと、前回のIPGA値は無効になります。また、タイムアウトのための
タイマ(L/R独立)がリセットされ、書き込んだ新しいIPGA値への変更動作が始まります。ゼロクロス検出機
能はゼロクロスイネーブルビット(ZCEI)でON/OFF可能です。
IATTは内部リニア補間された疑似ログボリュームでレベルを切り替えた場合、レベル間は最大8031ステップ
でソフト遷移します。そのため切り替えノイズは全く出ません。
Input Gain Setting
0dB
+6dB
fs=44.1kHz, A-weight
100dB
98dB
Table 19. PGA+ADC S/N
ZTM0
通常速
2倍速
0
256/fs
512/fs
1
512/fs
1024/fs
0
1024/fs
2048/fs
1
2048/fs
4096/fs
Table 20. Zero Crossing Timeout
ZTM1
0
0
1
1
+18dB
90dB
Default
ディエンファシスフィルタコントロール
IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15μs特性)を内蔵し
ています。DEM1-0ビットでディエンファシスフィルタをコントロールできます(Table 21)。2倍速、4倍速時
には対応しません。
DEM1
0
0
1
1
DEM0
Mode
0
44.1kHz
1
OFF
Default
0
48kHz
1
32kHz
Table 21. De-emphasis Control
出力ボリューム
AK4584はMUTEを含む0.5dBステップ、256レベルのチャネル独立ディジタル出力ボリューム(ATT)を内蔵し
ます。このボリュームはDACの前段にあり入力データを0dBから−127dBまで減衰、またはミュートします。
設定値間の遷移はソフト遷移です。従って、遷移中にスイッチングノイズは発生しません。
MS0118-J-02
2012/11
- 33 -
[AK4584]
ソフトミュート機能
DAC入力のディジタル部にソフトミュート機能を内蔵します。ソフトミュートはSMUTEビットでコントロ
ールできます。SMUTEビットを“H”にすると1024LRCKサイクルでDACのデータが−∞ (“0”)までアテネーショ
ンされます。SMUTEビットを“L”にすると−∞状態が解除され、−∞から1024LRCKサイクルで0dBまで復帰し
ます。ソフトミュート開始後、1024LRCKサイクル以内に解除されるとアテネーションが中断され、同じサ
イクルで0dBまで復帰します。
ソフトミュート機能は出力ボリュームとは独立しており、縦続接続された関係です。
SMUTE
1024/fs
0dB
1024/fs
(1)
(3)
A ttenuation
-∞
GD
(2)
GD
LO U T / R O U T
D ZF pin
(4)
8192/fs
Figure 16. ソフトミュート機能とゼロ検出機能
(1) 1024LRCKサイクル(1024/fs)で入力データが −∞ (“0”)までアテネーションされます。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。
(3) 1024LRCKサイクル以内にソフトミュートが解除されるとアテネーションが中断され、同じサイクルで
0dBまで復帰します。
(4) 入力データが両チャネル共に8192回連続して“0”の場合、DZFピンが“H”になります。その後、入力デー
タが“0”でなくなると、DZFピンは“L”になります。
MS0118-J-02
2012/11
- 34 -
[AK4584]
ゼロ検出機能
AK4584のDACはL/Rチャネル共通のゼロ検出機能を持ちます。L/R両チャネルの入力データが8192回連続し
て“0”の場合、DZFピンが“H”になります。その後、入力データが“0”でなくなるとDZFピンが“L”になります。
ゼロ検出機能はDZFEビットで無効にできます。この時、両チャネルのDZFピンは常に“L”です。
PDNピンが“L”の時は両チャネルのDZFピンは“L”です。PDNピンによるパワーダウン解除(PDNピン=“L” →
“H”)時、DZFピンは“L” → “H”に変化します。PWVRNビットが“0”の時は、両チャネルのDZFピンは“L”です。
RSTDANビットに“0”を書き込むと直ちにDZFピンは“H”になり、その後、4/fs ∼ 5/fs後にLSI内部がリセット
されます。RSTDANビットに“1”を書き込んでから6/fs ∼ 7/fsの間、DZFピンは“H”を出力し続け、その後“L”
になります。上記のRSTDANビットに“0”を書き込んでから5/fs以内にRSTDANビットに“1”が書き込まれる
と、LSI内部は正常にリセットされない場合があります。
PWDANビットに“0”を書き込むと直ちにDZFピンは“H”になり、その後、4/fs ∼ 5/fs後にLSI内部がリセットさ
れます。PWDANビットに“1”を書き込んでから6/fs ∼ 7/fsの間、DZFピンは“H”を出力し続け、その後“L”にな
ります。上記のPWDANビットに“0”を書き込んでから5/fs以内にPWDANビットに“1”が書き込まれると、LSI
内部は正常にリセットされない場合があります。
PDNピン=“H”かつPWDANビット=“1”かつRSTDANビット=“1”となった状態から1/fs後に通常のゼロ検出機
能のための8192カウントが開始されます。
リセットとパワーダウン
AK4584は、PDNピンによる回路全体のパワーダウンとレジスタによる一部パワーダウンが可能です(Table
22)。電源立ち上げ時には必ずPDNピンに一度“L”を入力してリセットして下さい。
PDN
L
PWDITN
x
0
x
x
x
x
x
PWVRN
x
x
0
x
x
x
x
PWADN PWDAN CM1-0
Function
x
x
x
All Power-down
x
x
x
DIT Power-down
x
x
x
VREF Power-down
0
x
x
ADC Power-down
x
0
x
DAC Power-down
x
x
00
X’tal Power-down
x
x
01
PLL Power-down
Table 22. Reset & Power Down
MS0118-J-02
Register Initialization
Yes
No
No
No
No
No
No
2012/11
- 35 -
[AK4584]
シリアルコントロールインタフェース
4線式シリアルI/Fピン : CSN, CCLK, CDTI, CDTOで書き込み及び読み出しを行います。I/F上のデータはChip
address(2bits, C1/0, “00”固定)、Read/Write(1bit)、Register address(MSB first, 5bits)とControl data(MSB first, 8bits)
で構成されます。データ送信側はCCLKの“↓”で各ビットを出力し、受信側は“↑”で取り込みます。データの
書き込みはCSNの“↑”で有効になります。CCLKのクロックスピードは5MHz(max)です。アクセスしない時は
CSNを“H”または“L”に固定して下さい。チップアドレスは“00”に固定です。チップアドレス“00”以外の入力
に対しては書き込みが無効になります。PDNピン=“L”で内部レジスタ値は初期化されます。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
C1
C0
R/W
A4
A3
A2
A1
A0
D7
D6
D5
D4
D3
D2
D1
D0
D7
D6
D5
D4
D3
D2
D1
D0
CCLK
CDTI
Write
Hi-Z
CDTO
CDTI
C1
C0
R/W
A4
A3
A2
A1
A0
Read
CDTO
Hi-Z
Hi-Z
C1 - C0 : Chip Address (Fixed to "00")
R/W :
READ / WRITE ("1" : WRITE, "0" : READ)
A4 - A0 : Register Address
D7 - D0 : Control Data
Figure 17. Control I/F Timing
MS0118-J-02
2012/11
- 36 -
[AK4584]
レジスタマップ
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
0BH
0CH
0DH
0EH
0FH
10H
11H
12H
13H
14H
15H
16H
17H
18H
19H
1AH
1BH
1CH
1DH
Register Name
Power Down Control
Reset Control
Clock & Format Control
Deem & Volume Control
Lch IPGA Control
Rch IPGA Control
Lch OATT Control
Rch OATT Control
In/Out Source Control
Clock Mode Control
DIR Control
DIT Control
INT0 Mask
INT1 Mask
Receiver Status 0
Receiver Status 1
RX Channel Status Byte 0
RX Channel Status Byte 1
RX Channel Status Byte 2
RX Channel Status Byte 3
RX Channel Status Byte 4
TX Channel Status Byte 0
TX Channel Status Byte 1
TX Channel Status Byte 2
TX Channel Status Byte 3
TX Channel Status Byte 4
Burst Preamble Pc Byte 0
Burst Preamble Pc Byte 1
Burst Preamble Pd Byte 0
Burst Preamble Pd Byte 1
D7
0
0
0
MSDTO
IPGL7
IPGR7
ATTL7
ATTR7
0
OCKS1
0
0
MAT0
MAT1
AUTO
0
CR7
CR15
CR23
CR31
CR39
CT7
CT15
CT23
CT31
CT39
PC7
PC15
PD7
PD15
D6
0
0
0
SMUTE
IPGL6
IPGR6
ATTL6
ATTR6
0
OCKS0
CS12
0
MDTS0
MDTS1
DTSCD
0
CR6
CR14
CR22
CR30
CR38
CT6
CT14
CT22
CT30
CT38
PC6
PC14
PD6
PD14
D5
0
0
0
DZFE
IPGL5
IPGR5
ATTL5
ATTR5
DAC1
ICKS1
OPS1
TX3E
MAN0
MAN1
AUDION
0
CR5
CR13
CR21
CR29
CR37
CT5
CT13
CT21
CT29
CT37
PC5
PC13
PD5
PD13
D4
TEST
0
DIF2
ZCEI
IPGL4
IPGR4
ATTL4
ATTR4
DAC0
ICKS0
OPS0
TX2E
MV0
MV1
VDIR
0
CR4
CR12
CR20
CR28
CR36
CT4
CT12
CT20
CT28
CT36
PC4
PC12
PD4
PD12
D3
PWDITN
0
DIF1
ZTM1
IPGL3
IPGR3
ATTL3
ATTR3
PCM1
CM1
IPS1
TX1E
MPE0
MPE1
PEM
FS3
CR3
CR11
CR19
CR27
CR35
CT3
CT11
CT19
CT27
CT35
PC3
PC11
PD3
PD11
D2
PWVRN
0
DIF0
ZTM0
IPGL2
IPGR2
ATTL2
ATTR2
PCM0
CM0
IPS0
UDIT
MUL0
MUL1
UNLOCK
FS2
CR2
CR10
CR18
CR26
CR34
CT2
CT10
CT18
CT26
CT34
PC2
PC10
PD2
PD10
D1
PWADN
RSTADN
DFS1
DEM1
IPGL1
IPGR1
ATTL1
ATTR1
DIT1
XTL1
EFH1
VDIT
MPR0
MPR1
PAR
FS1
CR1
CR9
CR17
CR25
CR33
CT1
CT9
CT17
CT25
CT33
PC1
PC9
PD1
PD9
D0
PWDAN
RSTDAN
DFS0
DEM0
IPGL0
IPGR0
ATTL0
ATTR0
DIT0
XTL0
EFH0
TCH
MFS0
MFS1
FS
FS0
CR0
CR8
CR16
CR24
CR32
CT0
CT8
CT16
CT24
CT32
PC0
PC8
PD0
PD8
PDN = “L” resets the registers to their default values.
レジスタ設定時の注意点
電源投入時等、PDNピンを“L”から“H”にした場合は、以下のシーケンスでデバイスを立ち上げて下さい。こ
の時、コントロールレジスタは初期値でAK4584はリセット状態です。
(1) クロックモードと入出力フォーマット等の設定を行う。
(2) RSTADN, RSTDANを“1”にしてリセット状態を解除する。Reset Control Register (01H)を参照して下さい。
(3) ADC出力とDAC出力はリセット状態を解除するまで外部でミュートして下さい。
また、マスタモード時はLRCKとBICK出力の周波数やデューティが乱れる可能性があります。
クロック設定レジスタの変更は、RSTADNとRSTDANを“0”にしてから実行して下さい。その間、ADC出力
とDAC出力は外部でミュートして下さい。また、マスタモード時はLRCKとBICK出力の周波数やデューティ
が乱れる可能性があります。
MS0118-J-02
2012/11
- 37 -
[AK4584]
詳細説明
Addr
00H
Register Name
Power Down Control
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
TEST
R/W
1
D3
PWDITN
R/W
1
D2
PWVRN
R/W
1
D1
PWADN
R/W
1
D0
PWDAN
R/W
1
PWDAN: DAC Power Down
0: Power down
1: Power up
“0”でDAC部のみパワーダウンされます。この時、LOUT/ROUTは即座にHi-Zになり、出力ATTも
一旦“FFH”になります。但し、コントロールレジスタの内容は初期化されません。また、コントロ
ールレジスタへの書き込みも可能です。パワーダウン解除時は出力ATTがコントロールレジスタ
の設定値(06H, 07H)までフェードインします。設定時及び解除時はノイズ発生の可能性があるので
外部でミュートして下さい。
PWADN: ADC Power Down
0: Power down
1: Power up
“0”でADC部のみパワーダウンされます。この時、SDTOは即座に“L”になり、入力PGAも一旦“00H”
になります。但し、コントロールレジスタの内容は初期化されません。また、コントロールレジ
スタへの書き込みも可能です。パワーダウン解除時は入力PGAがコントロールレジスタの設定値
(04H, 05H)までフェードインします。但し、最初の516LRCKサイクルは“0”が出力されます。
PWVRN: VREF Power Down
0: Power down
1: Power up
“0”でデバイス全体がパワーダウンされます。パワーダウン時はコントロールレジスタの内容は初
期化されません。また、コントロールレジスタへの書き込みも可能です。
PWDITN: DIT Power Down
0: Power down
1: Power up
“0”でDIT部のみがパワーダウンされます。従って、TX1, TX2へバイフェーズ信号の出力はでき
ますが、TX3からはバイフェーズ信号は出力されません。パワーダウン時はコントロールレジ
スタの内容は初期化されません。また、コントロールレジスタへの書き込みも可能です。
TEST: TEST bit
“1”に固定です。このビットへは書き込まないで下さい。
MS0118-J-02
2012/11
- 38 -
[AK4584]
Addr
01H
Register Name
Reset Control
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
0
RD
0
D3
0
RD
0
D2
0
RD
0
D1
RSTADN
R/W
0
D0
RSTDAN
R/W
0
RSTDAN: DAC Reset
0: Reset
1: Normal Operation
“0”でDAC部がリセット状態になります。この時、LOUT/ROUTは即座にVCOMレベルになり、出
力ATTも一旦“FFH”になります。但し、コントロールレジスタの内容は初期化されません。また、
コントロールレジスタへの書き込みも可能です。リセット解除時は出力ATTがコントロールレジ
スタの設定値(06H, 07H)までフェードインします。設定時及び解除時はノイズ発生の可能性がある
ので外部でミュートして下さい。
RSTADN: ADC Reset
0: Reset
1: Normal Operation
“0”でADC部のみリセット状態になります。この時、SDTOは即座に“L”になり、入力PGAも一旦
“00H”になります。但し、コントロールレジスタの内容は初期化されません。また、コントロール
レジスタへの書き込みも可能です。パワーダウン解除時は入力PGAがコントロールレジスタの設
定値(04H, 05H)までフェードインします。但し、最初の516LRCKサイクルは“0”が出力されます。
Addr
02H
Register Name
Clock and Format Control
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
0
0
D4
DIF2
R/W
0
D3
DIF1
R/W
1
D2
DIF0
R/W
0
D1
DFS1
R/W
0
D0
DFS0
R/W
0
DFS1-0: Sampling Speed Control (see Table 6)
初期値は“00”です。
DIF2-0:
Audio Data Interface Modes (see Table 16)
初期値は“010”(ADC, DACとも24bit前詰め)です。
MS0118-J-02
2012/11
- 39 -
[AK4584]
Addr
03H
Register Name
Deem and Volume Control
R/W
Default
D7
MSDTO
R/W
0
D6
SMUTE
R/W
0
D5
DZFE
R/W
0
D4
ZCEI
R/W
1
D3
ZTM1
R/W
1
D2
ZTM0
R/W
0
D1
DEM1
R/W
0
D0
DEM0
R/W
1
DEM1-0: De-emphasis Response (see Table 21)
初期値は“01”(OFF)です。
ZTM1-0: Zero Crossing Time-out Period Select (see Table 20)
初期値は“10”(1024/fs)です。
ZCEI: ADC IPGA Zero Crossing Enable
0: Input PGA gain changes occur immediately
1: Input PGA gain changes occur only on zero-crossing or after timeout.
初期値は“1”(イネーブル)です。
DZFE: Data Zero Detect Enable
0: Disable
1: Enable
ゼロ検出機能はDZFEビットを“0”にすることで無効にできます。この時、DZFピンは常に“L”です。
初期値は“0”(ディセーブル)です。
SMUTE: DAC Input Soft Mute Control
0: Normal operation
1: DAC outputs soft-muted
ソフトミュートは出力ATTとは独立に動作し、ディジタル的に実行されます。
MSDTO: SDTO Mute Control
0: Disable
1: Enable
MSDTOビットが“1”の時、SDTO出力にミュートをかけます。この時、SDTO出力は“L”になります。
初期値は“0”(ディセーブル)です。
Addr
04H
05H
Register Name
Lch IPGA Control
Rch IPGA Control
R/W
Default
D7
IPGL7
IPGR7
R/W
0
D6
IPGL6
IPGR6
R/W
1
D5
IPGL5
IPGR5
R/W
1
D4
IPGL4
IPGR4
R/W
1
D3
IPGL3
IPGR3
R/W
1
D2
IPGL2
IPGR2
R/W
1
D1
IPGL1
IPGR1
R/W
1
D0
IPGL0
IPGR0
R/W
1
IPGL/R7-0: ADC Input Gain Level (see Table 23)
初期値は“7FH” (0dB)です。
7FH以下のコードを書き込むと128レベルのディジタルATTが動作します。ATTは内部8032レベル
のリニアATTになっており、外部128レベルの疑似ログデータに割り当てられます。ATT値間の遷
移は8032レベルでソフト遷移します。例えば、127から126にすると、内部は8031から7775までfs
サイクル毎に“1”ずつ減衰します。127から0(Mute)までには8031サイクル(182ms@fs=44.1kHz)かか
ります。
PDNピン“L”時“00H”に設定され、PDNピン“H”で初期値“7FH”まで8031サイクルでフェードインし
ます。
PWADNビット=“0”時“00H”に設定され、PWADNビット=“1”でその時の設定値までフェードインし
ます。但し、最初の516サイクルは“0”が出力されます。
RSTADNビット=“0”時“00H”に設定され、RSTADNビット=“1”でその時の設定値までフェードイン
します。但し、最初の516サイクルは“0”が出力されます。
MS0118-J-02
2012/11
- 40 -
[AK4584]
Data
255 - 165
164
163
162
:
130
129
128
127
126
125
:
112
111
110
:
96
95
94
:
80
79
78
:
64
63
62
:
48
47
46
:
32
31
30
:
16
15
14
:
5
4
3
2
1
0
内部値
(DATT)
8031
7775
7519
:
4191
3999
3871
:
2079
1983
1919
:
1023
975
943
:
495
471
455
:
231
219
211
:
99
93
89
:
33
30
28
:
10
8
6
4
2
0
Gain (dB)
Step幅 (dB)
+18
+18
+17.5
+17
:
+1.0
+0.5
0
0
−0.28
−0.57
:
−5.65
−6.06
−6.34
:
−11.74
−12.15
−12.43
:
−17.90
−18.32
−18.61
:
−24.20
−24.64
−24.94
:
−30.82
−31.29
−31.61
:
−38.18
−38.73
−39.11
:
−47.73
−48.55
−49.15
:
−58.10
−60.03
−62.53
−66.05
−72.07
MUTE
0.5
0.5
0.5
0.5
0.5
0.5
0.28
0.29
:
0.51
0.41
0.28
:
0.52
0.41
0.28
:
0.53
0.42
0.29
:
0.54
0.43
0.30
:
0.58
0.46
0.32
:
0.67
0.54
0.38
:
0.99
0.83
0.60
:
1.58
1.94
2.50
3.52
6.02
IPGA
0.5dB stepのアナログボリューム
IATT
128レベルを以下の式で8032レベルのリニ
アDATTに変換する。内部DATTは設定値の
間はソフト遷移する。
内部値=2^m x (2 x l + 33) – 33
m: Dataの上位3-bits
l: Dataの下位4-bits
Table 23. IPGA Code Table
MS0118-J-02
2012/11
- 41 -
[AK4584]
Addr
06H
07H
Register Name
Lch OATT Control
Rch OATT Control
R/W
Default
D7
ATTL7
ATTR7
R/W
1
D6
ATTL6
ATTR6
R/W
1
D5
ATTL5
ATTR5
R/W
1
D4
ATTL4
ATTR4
R/W
1
D3
ATTL3
ATTR3
R/W
1
D2
ATTL2
ATTR2
R/W
1
D1
ATTL1
ATTR1
R/W
1
D0
ATTL0
ATTR0
R/W
1
ATTL/R7-0: DAC OATT Level (see Table 24)
初期値は“FFH” (0dB)です。
ATTL/R7-0設定値間の遷移は7425レベルでソフト遷移します。FFH(0dB)から00H(MUTE)までには
7424/fs(168ms@fs=44.1kHz)かかります。
PDNピンを“L”にすると、ATTL/R7-0はFFHに初期化されます。
PWDANビット=“0”時“FFH”に設定され、PWDANビット=“1”でその時の設定値までフェードイン
します。
RSTDANビット=“0”時“FFH”に設定され、RSTDANビット=“1”でその時の設定値までフェードイン
します。
ディジタルアテネータ機能はソフトミュート機能とは独立に動作します。
ATTL/R7-0
Attenuation
FFH
0dB
FEH
−0.5dB
FDH
−1.0dB
FCH
−1.5dB
:
:
:
:
02H
−126.5dB
01H
−127dB
00H
MUTE (−∞)
Table 24. OATT Code Table
MS0118-J-02
2012/11
- 42 -
[AK4584]
Addr
08H
Register Name
In/Out Source Control
R/W
Default
DIT1-0:
D7
0
RD
0
D6
0
RD
0
D5
DAC1
R/W
0
D4
DAC0
R/W
0
D3
PCM1
R/W
0
D2
PCM0
R/W
0
D1
DIT1
R/W
0
D0
DIT0
R/W
0
D1
XTL1
R/W
0
D0
XTL0
R/W
0
Input Selector for DIT (see Table 10)
初期値は“00”です。“10”の時はスルー出力(TX1/2)と同様の出力が得られます。
PCM1-0: Input Selector for SDTO (see Table 25)
初期値は“00”です。
PCM1
0
0
1
1
PCM0
Input Source
0
ADC
1
SDTI
0
DIR
1
N/A
Table 25. Input Selector for SDTO
Default
DAC1-0: Input Selector for DAC (see Table 26)
初期値は“00”です。
DAC1
0
0
1
1
Addr
09H
Register Name
Clock Mode Control
R/W
Default
DAC0
Input Source
0
ADC
1
SDTI
0
DIR
1
N/A
Table 26. Input Selector for DAC
D7
OCKS1
R/W
0
D6
OCKS0
R/W
1
D5
ICKS1
R/W
0
D4
ICKS0
R/W
0
Default
D3
CM1
R/W
0
D2
CM0
R/W
1
XTL1-0: X’tal Frequency Select (see Table 11)
初期値は“00”です。
CM1-0: Master Clock Operation Mode Select (see Table 1)
初期値は“01”です。
ICKS1-0: Master Clock Input Frequency Select at X’tal Mode (see Table 5)
初期値は“00”です。
OCKS1-0: Master Clock Output Frequency Select at PLL Mode (see Table 2)
初期値は“01”です。
MS0118-J-02
2012/11
- 43 -
[AK4584]
Addr
0AH
Register Name
DIR Control
R/W
Default
D7
0
RD
0
D6
CS12
R/W
0
D5
OPS1
R/W
0
D4
OPS0
R/W
0
D3
IPS1
R/W
0
D2
IPS0
R/W
0
D1
EFH1
R/W
0
D0
EFH0
R/W
1
EFH1-0: Interrupt 0 Pin Hold Count Select (Table 27)
初期値は“01”です。
Table 27のLRCKはDIRのLRCKで、ホールド時間は1/fsに比例します。
EFH1
0
0
1
1
IPS1-0:
EFH0
Hold Count
0
512LRCK
1
1024LRCK
0
2048LRCK
1
4096LRCK
Table 27. Hold Count Select
Default
Input Recovery Data Select (see Table 8)
初期値は“00”です。
OPS1-0: Output Through Data Select for TX1/2 (see Table 9)
初期値は“00”です。
CS12:
Channel Status Select
0: Channel 1
1: Channel 2
C-bit, AUDION, PEM, FSに反映されるチャネルステータスを選択します。
初期値は“0”です。
MS0118-J-02
2012/11
- 44 -
[AK4584]
Addr
0BH
Register Name
DIT Control
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
TX3E
R/W
1
D4
TX2E
R/W
1
D3
TX1E
R/W
1
D2
UDIT
R/W
1
D1
VDIT
R/W
0
D0
TCH
R/W
0
TCH: Channel Number Select for DIT
0: Don’t care (bit20-23 = 0000)
1: Stereo (bit20-23 = 1000 : L channel, bit20-23 = 0100 : R channel)
DIT部のチャネル番号(C-bitのbit20-23)を自動設定します。初期値は“0”です。
コンシューマモード(CT0ビット=“0”)の場合、アドレス17HのCT20-23ビットは書き込み不可です。
VDIT: V-bit Control for DIT
0: Valid
1: Invalid
初期値は“0”です。
UDIT: U-bit Control for DIT
0: U-bit is fixed to “0”.
1: Recovered U-bit is used for DIT. (Loop mode for U-bit)
DIRがアンロック時、U-bitは“0”が出力されます。初期値は“1”です。
TX1E: TX1 Output Enable
0: Disable, TX1 outputs “L”.
1: Enable
初期値は“1”です。
TX2E: TX2 Output Enable
0: Disable, TX2 outputs “L”.
1: Enable
初期値は“1”です。
TX3E: TX3 Output Enable
0: Disable, TX3 outputs “L”.
1: Enable
初期値は“1”です。
MS0118-J-02
2012/11
- 45 -
[AK4584]
Addr
0CH
Register Name
INT0 Mask
R/W
Default
D7
MAT0
R/W
1
D6
MDTS0
R/W
1
D5
MAN0
R/W
1
D4
MV0
R/W
1
D3
MPE0
R/W
1
D2
MUL0
R/W
0
D1
MPR0
R/W
0
D0
MFS0
R/W
1
MFS0:
Mask Enable for FS Bit
0: Mask disable
1: Mask enable
MPR0:
Mask Enable for PAR Bit
0: Mask disable
1: Mask enable
MUL0:
Mask Enable for UNLOCK Bit
0: Mask disable
1: Mask enable
MPE0:
Mask Enable for PEM Bit
0: Mask disable
1: Mask enable
MV0:
Mask Enable for VDIR Bit
0: Mask disable
1: Mask enable
MAN0: Mask Enable for AUDION Bit
0: Mask disable
1: Mask enable
MDTS0: Mask Enable for DTSCD Bit
0: Mask disable
1: Mask enable
MAT0:
Mask Enable for AUTO Bit
0: Mask disable
1: Mask enable
MS0118-J-02
2012/11
- 46 -
[AK4584]
Addr
0DH
Register Name
INT1 Mask
R/W
Default
D7
MAT1
R/W
0
D6
MDTS1
R/W
0
D5
MAN1
R/W
0
D4
MV1
R/W
0
D3
MPE1
R/W
1
D2
MUL1
R/W
1
D1
MPR1
R/W
1
D0
MFS1
R/W
1
MFS1:
Mask Enable for FS Bit
0: Mask disable
1: Mask enable
MPR1:
Mask Enable for PAR Bit
0: Mask disable
1: Mask enable
MUL1:
Mask Enable for UNLOCK Bit
0: Mask disable
1: Mask enable
MPE1:
Mask Enable for PEM Bit
0: Mask disable
1: Mask enable
MV1:
Mask Enable for VDIR Bit
0: Mask disable
1: Mask enable
MAN1: Mask Enable for AUDION Bit
0: Mask disable
1: Mask enable
MDTS1: Mask Enable for DTSCD Bit
0: Mask disable
1: Mask enable
MAT1:
Mask Enable for AUTO Bit
0: Mask disable
1: Mask enable
MS0118-J-02
2012/11
- 47 -
[AK4584]
Addr
0EH
Register Name
Receiver Status 0
R/W
Default
D7
AUTO
RD
0
D6
DTSCD
RD
0
D5
AUDION
RD
0
D4
VDIR
RD
0
D3
PEM
RD
0
D2
UNLOCK
RD
0
D1
PAR
RD
0
D0
FS
RD
0
FS:
Sampling Frequency Status
0: No change
1: Change
このビットはアドレス0FHのFS3-0ビットに変化が検出されると“1”になります。0EHを読み込むこ
とにより、リセットされます。
PAR: Parity Error or Bi-phase Error Status
0: No error
1: Error
サブフレーム内でパリティエラーまたはバイフェーズエラーが検出されるとPARビットが“1”に
なります。
0EHを読み込むことにより、リセットされます。
UNLOCK: PLL Lock Status
0: Lock
1: Unlock
0EHを読み込んでも、リセットされません。
PEM: Pre-emphasis Bit Output
0: OFF
1: ON
このビットはチャネルステータスをエンコードして生成されます。
0EHを読み込んでも、リセットされません。
VDIR: Validity Bit
0: Valid
1: Invalid
0EHを読み込んでも、リセットされません。
AUDION: Audio Bit Output
0: Audio
1: Non audio
このビットはチャネルステータスをエンコードして生成されます。
0EHを読み込んでも、リセットされません。
DTSCD: DTS-CD Auto Detect
0: No detect
1: Detect
0EHを読み込んでも、リセットされません。
AUTO: Non-PCM Auto Detect
0: No detect
1: Detect
0EHを読み込んでも、リセットされません。
MS0118-J-02
2012/11
- 48 -
[AK4584]
Addr
0FH
Register Name
Receiver Status 1
R/W
Default
FS3-0:
Addr
10H
11H
12H
13H
14H
Register Name
RX Channel Status Byte 0
RX Channel Status Byte 1
RX Channel Status Byte 2
RX Channel Status Byte 3
RX Channel Status Byte 4
R/W
Default
Addr
1AH
1BH
1CH
1DH
D5
0
RD
0
D4
0
RD
0
D3
FS3
RD
0
D2
FS2
RD
0
D1
FS1
RD
0
D0
FS0
RD
0
D7
CR7
CR15
CR23
CR31
CR39
D6
CR6
CR14
CR22
CR30
CR38
D5
CR5
CR13
CR21
CR29
CR37
D4
CR4
CR12
CR20
CR28
CR36
D3
CR3
CR11
CR19
CR27
CR35
D2
CR2
CR10
CR18
CR26
CR34
D1
CR1
CR9
CR17
CR25
CR33
D0
CR0
CR8
CR16
CR24
CR32
D2
CT2
CT10
CT18
CT26
CT34
D1
CT1
CT9
CT17
CT25
CT33
D0
CT0
CT8
CT16
CT24
CT32
RD
Not Initialized
Receiver Channel Status Byte 4-0
Register Name
TX Channel Status Byte 0
TX Channel Status Byte 1
TX Channel Status Byte 2
TX Channel Status Byte 3
TX Channel Status Byte 4
R/W
Default
CT39-0:
D6
0
RD
0
Sampling Frequency Detection (see Table 12)
初期値は“0000”です。
CR39-0:
Addr
15H
16H
17H
18H
19H
D7
0
RD
0
D7
CT7
CT15
CT23
CT31
CT39
D6
CT6
CT14
CT22
CT30
CT38
D5
CT5
CT13
CT21
CT29
CT37
D4
CT4
CT12
CT20
CT28
CT36
D3
CT3
CT11
CT19
CT27
CT35
R/W
0
Transmitter Channel Status Byte 4-0
コンシューマモード(CT0ビット=“0”)の場合、CT20-23ビットは書き込み不可です。
Register Name
Burst Preamble Pc Byte 0
Burst Preamble Pc Byte 1
Burst Preamble Pd Byte 0
Burst Preamble Pd Byte 1
R/W
Default
PC15-0:
PD15-0:
D7
PC7
PC15
PD7
PD15
D6
PC6
PC14
PD6
PD14
D5
PC5
PC13
PD5
PD13
D4
PC4
PC12
PD4
PD12
D3
PC3
PC11
PD3
PD11
D2
PC2
PC10
PD2
PD10
D1
PC1
PC9
PD1
PD9
D0
PC0
PC8
PD0
PD8
RD
Not Initialized
Burst Preamble Pc Byte 1-0
Burst Preamble Pd Byte 1-0
MS0118-J-02
2012/11
- 49 -
[AK4584]
システム設計
Figure 18はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4584)を参照して下さい。
[条件]
・TVDD = 3.0V, マスターモード, XTALE = “H”, DMCK = “L”
10μ
S/PDIF
sources
Analog 5V
5.1
Shield
10μ
0.1μ
13k
42
41
40
39
38
37
36
35
34
RX1
PVSS
R
PVDD
LIN
RIN
VREF
AVDD
AVSS
PDN Control
43
TEST1
Shield
44
RX2
Shield
1 TEST2
ROUT 33
2 RX3
LOUT 32
3 NC
VCOM 31
5.1
4 RX4
DZF 30 0.1μ
5 PDN
M/S 29
AK4584
6 INT0
MUTE
MUTE
2.2μ
LRCK 28
XTO
XTI/MCKI
DMCK
MCKO2 24
TVDD
10 CCLK
DVSS
SDTO 25
DVDD
9 CDTO
TX3
SDTI 26
XTALE
8 CDTI
TX2
BICK 27
TX1
7 INT1
TEST3
μP
0.1μ
12
13
14
15
16
17
18
19
20
21
22
11 CSN
Audio
DSP
MCKO1 23
0.1μ 0.1μ
C
10μ
S/PDIF out
C
10μ
Digital 3V
注:
- 水晶発振回路は11.2896MHz から24.576MHzに対応します。また、Cの値は水晶振動子に依存します。
- AK4584のAGND, DGNDと周辺コントローラ等のグランドは分けて配線して下さい。
- LOUT/ROUTが容量性負荷を駆動する場合は直列に抵抗を入れて下さい。
- TEST1, TEST2, NCピンはRX信号のカップリングを防ぐためにグランド(PVSS)に接続して下さい。
- プルダウンピン(TEST1, 2)以外のディジタル入力ピンはオープンにしないで下さい。
- Rピンには13kΩ ± 1%の抵抗をPVSSとの間に接続して下さい。
Figure 18. Typical Connection Diagram
MS0118-J-02
2012/11
- 50 -
[AK4584]
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。通常、AVDD, DVDD, PVDDにはシステムのアナログ電
源を供給します。AVDD, DVDD, PVDDが別電源で供給される場合には、電源立ち上げシーケンスを考える
必要はありません。TVDDは外部ICとのI/F用の電源なのでシステムのディジタル電源を供給して下さい。
AVSS, DVSS, PVSSはアナロググランドに接続して下さい。システムのグランドはアナログとディジタルで
分けて配線しPCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデンサはなる
べく電源ピンの近くに接続して下さい。
2. 基準電圧
VREFピンとAVSSの電圧差がアナログ入出力レンジを設定します。通常、VREFピンはAVDDに接続し、AVSS
との間に0.1μFのセラミックコンデンサを接続します。VCOMはアナログ信号のコモン電圧として使われま
す。このピンには高周波ノイズを除去するために2.2μF程度の電解コンデンサと並列に0.1μFのセラミックコ
ンデンサをAVSSとの間に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近づけて接続
して下さい。VCOMピンから電流を取ってはいけません。ディジタル信号、特にクロックは変調器へのカッ
プリングを避けるため、VREFとVCOMピンからできるだけ離して下さい。
3. アナログ入力
アナログ入力はシングルエンド入力になっており、入力抵抗は10kΩ(typ)です。入力レンジは内部のコモン電
圧(約AVDD/2)を中心に0.6 x VREF Vpp(typ)になります。通常、入力信号はコンデンサでDCカットします。
この時カットオフ周波数はfc=1/(2πRC)です。AK4584はAVSSからAVDDまでの電圧を入力することができま
す。出力コードのフォーマットは 2’sコンプリメントです。DCオフセット(ADC自体のDCオフセットも含む)
は内蔵のHPFでキャンセルされます。
AK4584は64fsでアナログ入力をサンプリングします。ディジタルフィルタは、64fsの整数倍付近の帯域を除
く阻止域以上のノイズを全て除去します。AK4584は64fs付近のノイズを減衰されるためにアンチェリアジン
グフィルタ(RCフィルタ)を内蔵しています。
4. アナログ出力
アナログ出力はシングルエンド出力になっており、出力レンジは内部のコモン電圧(約AVDD/2)を中心に0.6x
VREF Vpp(typ)になります。入力コードのフォーマットは 2’sコンプリメントで、7FFFFFH(@24bit)に対して
は正のフルスケール、800000H(@24bit)に対しては負のフルスケール、000000H(@24bit)でのLOUT/ROUTの
理想値は0Vが出力されます。
内蔵のΔΣ変調器が発生する帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ
(SCF)と外部LPFで減衰されます。
5. XTIピンとXTOピン
(1) 水晶発振子を使用する場合は、XTIピンとXTOピンに適切な値のCを接続して下さい。Cの値は水晶発振
子に依存します(typ. 10 ∼ 40pF)。
(2) 外部からクロックを供給する場合は、XTOピンをオープンにしてXTIピンから入力して下さい。DVDD以
上の電圧の信号は入力しないで下さい。XTIピンにCMOSレベル入力する場合、XTALEピンを“L”、PDN
ピンを“L”にする時は、XTIピンを“L”に固定して下さい。また、DVDD以下の電圧の信号を入力する時に
は、ACカップルしてXTIピンからクロックを供給し、40%DVDD以上の電圧の信号を入力して下さい。こ
の場合、XTALEピン、PDNピンに対するXTIピンの制約はありません。
(3) XTIピン、XTOピンを使用しない時には、XTOピンをオープンにして、XTIピンをDVSSに接続して下さい。
MS0118-J-02
2012/11
- 51 -
[AK4584]
パッケージ
44pin LQFP (Unit: mm)
1.70max
12.0
0 ~ 0.2
10.0
23
33
0.80
12.0
22
10.0
34
12
44
1
11
0.09 ~ 0.20
0.37±0.10
0°∼10°
0.60±0.20
0.15
Material & Lead finish
Package molding compound:
Lead frame material:
Lead frame surface treatment:
Epoxy
Cu
Solder (Pb free) plate
MS0118-J-02
2012/11
- 52 -
[AK4584]
マーキング
AKM
AK4584VQ
XXXXXXX
1
XXXXXXX :
Date Code Identifier (7 digits)
改訂履歴
Date (Y/M/D)
01/10/01
01/11/08
12/11/20
Revision
00
01
02
Reason
Page
37, 38
8
10
52
Contents
min
MS0118-J-02
00H TEST
2.7Vpp 2.8Vpp
max 3.3Vpp 3.2Vpp
:ADC Passband 22.20 -> 20.20
2012/11
- 53 -
[AK4584]
z
z
z
z
z
z
MS0118-J-02
2012/11
- 54 -