LTC1416 LTC1416 低消費電力14ビット、400ksps サンプリングADC 特長 概要 ■ LTC®1416は2.2µs、400ksps 14ビット・サンプリングA/Dコン バータです。 ±5V電源で動作し、 消費電力はわずか70mWで す。 このデバイスは使いやすく、 広いダイナミック・レンジ をもつサンプル&ホールド、高精度リファレンスを備えて います。 2つの選択可能なパワー・シャットダウン・モードが あり、 低消費電力システムに柔軟性を提供します。 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ サンプル・レート：400ksps 消費電力：70mW ±1.5LSB DNL、±2LSB INL（最大）を保証 100kHzにてS/(N＋D) 80.5dBおよびTHD 93dB ナイキスト入力周波数にてS/(N＋D) 80dBおよびTHD 90dB ナップとスリープのシャットダウン・モード 内部リファレンスまたは外部リファレンスで動作 真の差動入力によりコモンモード・ノイズを除去 15MHzのフルパワー帯域幅サンプリング ±2.5Vのバイポーラ入力範囲 28ピンSSOPパッケージ LTC1416のフルスケール入力範囲は±2.5Vです。 全温度範囲 でのDCスペックは、INLが最大±2LSB、DNLが±1.5LSBで す。100kHz入力でS/(N＋D) は80.5dBおよびTHDは93dB、 200kHzのナイキスト入力周波数でS/(N＋D)は80dBおよび THDが90dBなど、 卓越したAC性能を実現しています。 アプリケーション ■ ■ ■ ■ ■ ■ 独自の差動入力サンプル・ホールドにより、15MHz帯域 幅までの信号をシングルエンドまたは差動で入力するこ とができます。また、60dBの同相除去を実現しているた め、ユーザはソースから差動的に信号を測定することに より、グランド・ループと同相ノイズを除去できます。 テレコム デジタル信号処理 多チャネル・データ収集システム 高速データ収集 スペクトラム分析 イメージング・システム このADCはµPコンパチブルの14ビット・パラレル出力 ポートを備えています。変換結果にはパイプライン遅延 はありません。変換スタート入力とデータ・レディ信号 （BUSY）が独立しているため、FIFO、DSP、マイクロプ ロセッサに容易に接続できます。 、LTC、LTはリニアテクノロジー社の登録商標です。 標準的応用例 有効ビット数および S/(N＋D)対入力周波数 S/(N + D) 80.5dBの完全な70mW、14ビットADC 10µF DVDD AVDD OUTPUT BUFFERS 14-BIT ADC S/H AIN– REFCOMP 22µF BUFFER 4k TIMING AND LOGIC 2.5V REFERENCE VREF 1µF VSS 10µF –5V AGND DGND • • • D13 (MSB) D0 (LSB) BUSY CS CONVST RD SHDN 1416 TA01 EFFECTIVE BITS AIN+ 86 80 74 68 62 NYQUIST FREQUENCY fSAMPLE = 400kHz 1k 10k 100k INPUT FREQUENCY (Hz) 1M 2M 1416 TA02 6-100 SIGNAL/(NOISE + DISTORTION) (dB) LTC1416 14 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LTC1416 絶対最大定格 パッケージ/発注情報 AVDD＝DVDD＝VDD（Notes 1、2） ORDER PART NUMBER TOP VIEW 電源電圧（VDD）............................................................6V 負電源電圧（VSS）..................................................... −6V 全電源電圧（VSSに対するVDD）................................. 12V アナログ入力電圧 （Note 3）........................... (VSS−0.3V)∼(VDD＋0.3V) デジタル入力電圧（Note 4）................ (VSS−0.3V)∼10V デジタル出力電圧 ................ (VSS−0.3V)∼(VDD＋0.3V) 消費電力 ............................................................. 500mW 動作温度範囲 コマーシャル .............................................. 0℃∼70℃ インダストリアル ................................. −40℃∼85℃ 保存温度範囲 ......................................... −65℃∼150℃ リード温度（半田付け、10秒）............................... 300℃ AIN+ 1 28 AVDD AIN– 2 27 DVDD VREF 3 26 VSS REFCOMP 4 LTC1416CG LTC1416IG 25 BUSY AGND 5 24 CS D13(MSB) 6 23 CONVST D12 7 22 RD D11 8 21 SHDN D10 9 20 D0 D9 10 19 D1 D8 11 18 D2 D7 12 17 D3 D6 13 16 D4 DGND 14 15 D5 G PACKAGE 28-LEAD PLASTIC SSOP TJMAX = 110°C, θJA = 95°C/W ミリタリ・グレードおよびAグレードに関してはお問い合わせください。 6 コンバータ特性 内部リファレンス（Note 5、6） PARAMETER CONDITIONS MIN Resolution (No Missing Codes) Integral Linearity Error (Note 7) Differential Linearity Error TYP MAX UNITS 13 ● Bits ● ±0.8 ±2 LSB ● ±0.7 ±1.5 LSB ● ±5 ±20 LSB ±60 ±40 LSB LSB Offset Error (Note 8) Full-Scale Error Internal Reference External Reference = 2.5V ±20 ±10 Full-Scale Tempco IOUT(REF) = 0 ±15 ppm/°C アナログ入力 （Note 5） SYMBOL PARAMETER CONDITIONS VIN Analog Input Range (Note 9) 4.75V ≤ VDD ≤ 5.25V, – 5.25V ≤ VSS ≤ – 4.75V ● IIN Analog Input Leakage Current CS = High ● CIN Analog Input Capacitance Between Conversions During Conversions t ACQ Sample-and-Hold Acquisition Time (Note 9) t AP Sample-and-Hold Aperture Delay Time tjitter Sample-and-Hold Aperture Delay Time Jitter CMRR Analog Input Common Mode Rejection Ratio MIN TYP ±2.5 ● ±1 100 = AIN + ) < 2.5V UNITS V 15 5 –1.5 – 2.5V < (AIN– MAX µA pF pF 400 ns ns 2 psRMS 60 dB 6-101 LTC1416 ダイナミック精度 （Note 5） SYMBOL PARAMETER CONDITIONS S/(N + D) Signal-to-(Noise + Distortion) Ratio 100kHz Input Signal 200kHz Input Signal ● MIN TYP 77 80.5 80 THD Total Harmonic Distortion 100kHz Input Signal, First 5 Harmonics 200kHz Input Signal, First 5 Harmonics ● – 93 – 90 – 86 dB dB SFDR Spurious-Free Dynamic Range 100kHz Input Signal ● – 95 – 86 dB IMD Intermodulation Distortion fIN1 = 87.01172kHz, fIN2 = 113.18359kHz – 90 15 MHz (S/(N + D) ≥ 77dB) 0.8 MHz Full Power Bandwidth Full Linear Bandwidth MAX UNITS dB dB dB 内部リファレンス特性 （Note 5） PARAMETER CONDITIONS MIN TYP MAX UNITS VREF Output Voltage IOUT = 0 2.480 2.500 2.520 V VREF Output Tempco IOUT = 0 ±15 ppm/°C VREF Line Regulation 4.75V ≤ VDD ≤ 5.25V – 5.25V ≤ VSS ≤ – 4.75V 0.05 0.05 LSB/V LSB/V VREF Output Resistance – 0.1mA ≤ IOUT ≤ 0.1mA COMP Output Voltage IOUT = 0 4 kΩ 4.06 V デジタル入力およびデジタル出力 （Note 5） SYMBOL PARAMETER CONDITIONS VIH High Level Input Voltage VDD = 5.25V ● VIL Low Level Input Voltage VDD = 4.75V ● 0.8 V IIN Digital Input Current VIN = 0V to VDD ● ±10 µA CIN Digital Input Capacitance VOH High Level Output Voltage VOL Low Level Output Voltage MIN VDD = 4.75V IOUT = – 10µA IOUT = – 200µA ● VDD = 4.75V IOUT = 160µA IOUT = 1.6mA ● TYP MAX 2.4 UNITS V 5 pF 4.5 V V 4.0 0.05 0.10 0.4 V V IOZ Hi-Z Output Leakage D13 to D0 VOUT = 0V to VDD, CS High ● ±10 µA COZ Hi-Z Output Capacitance D13 to D0 CS High (Note 9 ) ● 15 pF ISOURCE Output Source Current VOUT = 0V – 10 mA ISINK Output Sink Current VOUT = VDD 10 mA 電源要求条件 （Note 5） SYMBOL PARAMETER CONDITIONS VDD Positive Supply Voltage (Note 10) 4.75 5.25 V VSS Negative Supply Voltage (Note 10) – 4.75 – 5.25 V IDD Positive Supply Current Nap Mode Sleep Mode SHDN = 0V, CS = 0V SHDN = 0V, CS = 5V Negative Supply Current Nap Mode Sleep Mode SHDN = 0V, CS = 0V SHDN = 0V, CS = 5V ISS 6-102 MIN TYP MAX UNITS ● 7 0.8 1 10 1.2 mA mA µA ● 7 20 15 10 mA µA µA LTC1416 電源要求条件 （Note 5） SYMBOL PARAMETER CONDITIONS MIN PDISS Power Dissipation Power Dissipation, Nap Mode Power Dissipation, Sleep Mode SHDN = 0V, CS = 0V SHDN = 0V, CS = 5V ● TYP MAX UNITS 70 4 0.1 100 6 mW mW mW TYP MAX UNITS タイミング特性 （Note 5、図15∼21参照） SYMBOL PARAMETER fSAMPLE(MAX) Maximum Sampling Frequency CONDITIONS tCONV Conversion Time tACQ Acquisition Time tACQ+CONV Acquisition + Conversion Time t1 CS to RD Setup Time (Notes 9, 10) ● 0 ns t2 CS↓ to CONVST↓ Setup Time (Notes 9, 10) ● 10 ns t3 CS↓ to SHDN↓ Setup Time (Notes 9, 10) ● 10 ns t4 SHDN↑ to CONVST↓ Wake-Up Time (Note 10) t5 CONVST Low Time (Notes 10, 11) ● 40 t6 CONVST to BUSY Delay CL = 25pF (Note 9) MIN ● 400 ● 1.5 kHz 1.9 2.2 µs ● 100 400 ns ● 2 2.5 µs 400 ns 25 50 ● t7 Data Ready Before BUSY↑ t8 Delay Between Conversions t9 Wait Time RD↓ After BUSY↑ t10 Data Access Time After RD↓ (Note 10) 75 50 ● 40 ns ● –5 ns CL = 25pF 100 CL = 100pF 0°C ≤ TA ≤ 70°C – 40°C ≤ TA ≤ 85°C ● ● t12 RD Low Time ● t 10 t13 CONVST High Time ● 40 ● は全動作温度範囲の規格値を意味する。その他すべてのリミット値と標準値 はTA＝25℃。 Note 1：絶対最大定格はそれを超えるとデバイスの寿命を損なう可能性がある 値。 Note 2：すべての電圧値は、注記がない限り、DGNDとAGNDが連結されたグ ランドを基準とする。 Note 3：これらのピン電圧をVSSより低くするか、VDDより高くすると、内部ダ イオードによってクランプされる。この製品はVSSより低い、またはVDDより高 い電圧を加えてもラッチアップを起こさずに100mA以上の入力電流を処理する ことができる。 Note 4：これらのピン電圧をVSSより低くすると、内部ダイオードでクランプ される。この製品はVSSより低い電圧を加えても、ラッチアップを起こさずに 100mA以上の入力電流を処理することができる。これらのピンはVDDにクラン プされない。 Note 5：注記がない限り、VDD＝5V、V SS＝−5V、f SAMPLE＝400kHz、t r＝tf＝ 5ns ns ns 15 25 35 ns ns 20 35 50 ns ns 8 20 25 30 ns ns ns ● Bus Relinquish Time ns ns ● ● t11 ns ns ns −を接地した状 Note 6：直線性、オフセット、およびフルスケール仕様は、AIN 態のシングルエンドAIN＋入力に適用される。 Note 7：積分非直線性は伝達曲線の実際のエンドポイントを通過する直線から のコードの偏差として定義される。偏差は量子化幅の中心から測定される。 Note 8：バイポーラ・オフセットは、出力コードが0000 0000 0000 00と1111 1111 1111 11の間で変化するときに、−0.5LSBから測定したオフセット電圧。 Note 9：設計により保証されているがテストは行われない。 Note 10：推奨動作条件 Note 11：CONVSTの立下りエッジで変換が開始される。変換中に微妙な点で CONVSTが“H”に戻った場合は、小さな誤差が生じる可能性がある。最良の性 能を得るためには、変換開始から900ns以内またはBUSYが立ち上がってから CONVSTが“H”に戻るようにすること。 6-103 6 LTC1416 標準的性能特性 S/(N＋D)と入力周波数および 振幅 SN比と入力周波数 歪みと入力周波数 VIN = 0dB AMPLITUDE (dB BELOW THE FUNDAMENTAL) 90 80 80 70 SIGNAL-TO-NOISE RATIO (dB) SIGNAL/(NOISE + DISTORTION) (dB) 90 VIN = –20dB 60 50 40 30 VIN = –60dB 20 70 60 50 40 30 20 10 10 0 0 1k 10k 100k INPUT FREQUENCY (Hz) 1k 1M 2M 10k 100k INPUT FREQUENCY (Hz) スプリアス無しダイナミック・ レンジと入力周波数 –30 –40 –50 –60 –70 –80 –90 1M 2M 1k –50 –60 –70 10k 100k INPUT FREQUENCY (Hz) 1M 2M 1416 G03 微分非直線性と出力コード 1.0 VOUT = ±2.5V VREF = 2.5V 0.5 –40 DNL ERROR (LSB) –20 –40 2ND –110 fSAMPLE = 400kHz fa=87.01171876kHz fb=113.1835938kHz –20 –30 3RD THD –100 0 –10 AMPLITUDE (dB) SPURIOUS-FREE DYNAMIC RANGE (dB) –20 混変調歪みプロット 0 –60 –80 –100 0 –0.5 –80 –120 –90 –100 1k 10k 100k INPUT FREQUENCY (Hz) 1M 2M –140 0 20 40 60 80 100 120 140 160 180 200 FREQUENCY (Hz) 1416 G04 –1.0 0 –0.5 4096 8192 12288 16384 OUTPUT CODE 1416 G07 6-104 12288 入力同相除去と入力周波数 –20 –30 –40 –50 –60 –70 –80 16384 80 –10 DGND (VIN = 100mV) VSS (VIN = 10mV) –90 –100 0 8192 1416 G06 COMMON MODE REJECTION (dB) AMPLITUDE OF POWER SUPPLY FEEDTHROUGH (dB) 0.5 4096 1416 G05 0 VOUT = ±2.5V VREF = 2.5V 0 OUTPUT CODE 電源フィードスルーと リップル周波数 積分非直線性と出力コード 1.0 INL ERROR (LSB) –10 1416 G02 1416 G01 –1.0 0 VDD (VIN = 10mV) 70 60 50 40 30 20 10 0 1k 10k 100k RIPPLE FREQUENCY (Hz) 1M 2M 1416 G08 1k 10k 100k INPUT FREQUENCY (Hz) 1M 2M 1416 G09 LTC1416 ピン機能 CONVST （ピン23）：変換開始信号。このアクテイブ“L” 信号の立下りエッジで変換を開始します。 AIN＋（ピン1）：±2.5Vの正アナログ入力。 AIN − （ピン2）：±2.5Vの負アナログ入力。 VREF（ピン3）：2.5Vリファレンス出力。1µFでAGNDに バイパスします。 REFCOMP （ピン4）：4.06Vリファレンス出力。22µFタン タル・コンデンサと0.1µFセラミック・コンデンサの並 列、または22µFセラミックをAGNDにバイパスします。 AGND（ピン5）：アナログ・グランド。 CS（ピン24）：チップ・セレクト入力。ADCがCONVST およびRD入力を認識するにはチップセレクトは“L”でな け れ ば な り ま せ ん 。 ま た 、 SHDNが“ L”に な る と き シャットダウン・モードを設定します。CSとSHDNが “L”のとき、高速ウェイクアップのナップ・モードを選 択します。CSが“H”でSHDNが“L”のとき、スリープ・ モードを選択します。 D13からD6 （ピン6から13） ：スリーステート・データ出力。 DGND（ピン14）：内部ロジック用デジタル・グランド。 AGNDに接続してください。 D5からD0 （ピン15から20） ：スリーステート・データ出力。 SHDN（ピン21）：シャットダウン入力。“L”でシャット ダウンを選択します。シャットダウン・モードはCSピ ンによって選択されます。CS＝0はナップ・モード、CS ＝1はスリープ・モードです。 RD（ピン22）：リード入力。CSが“L”のとき、このピン によって出力ドライバをイネーブルします。 BUSY（ピン25）：BUSY出力はコンバータのステータス を示します。変換を実行中のときには“L”になります。 BUSYの立上りエッジでデータが有効になります。 VSS （ピン26）：−5V負電源。10µFタンタル・コンデンサ と0.1µFセラミック・コンデンサの並列接続または10µFセ ラミック・コンデンサをAGNDにバイパスします。 DVDD（ピン27）：5V正電源。ピン28に接続します。 AVDD（ピン28）：5V正電源。10µFタンタル・コンデンサ と0.1µFセラミック・コンデンサの並列接続または10µF セラミック・コンデンサをAGNDにバイパスします。 6 機能ブロック図 CSAMPLE AIN+ AVDD DVDD CSAMPLE AIN– VSS 4k VREF ZEROING SWITCHES 2.5V REF + REF AMP COMP 14-BIT CAPACITIVE DAC – REFCOMP (4.06V) SUCCESSIVE APPROXIMATION REGISTER AGND DGND INTERNAL CLOCK 14 OUTPUT LATCHES • • • D13 D0 CONTROL LOGIC SHDN CONVST RD CS BUSY 1416 BD 6-105 LTC1416 テスト回路 アクセス・タイミングのための負荷回路 出力フロート遅延のための負荷回路 5V 5V 1k 1k DBN DBN DBN 1k CL 1k CL (A) Hi-Z TO VOH AND VOL TO VOH DBN (B) Hi-Z TO VOL AND VOH TO VOL (A) VOH TO Hi-Z 100pF 100pF (B) VOL TO Hi-Z 1416 TC02 1416 TC01 アプリケーション情報 変換の詳細説明 LTC1416は、逐次比較アルゴリズムと内部サンプル& ホールド回路を使用して、アナログ信号を14ビットのパ ラレル出力に変換します。このADCは高精度リファレ ンスと内部クロックを備えています。コントロール・ロ ジックにより、簡単にマイクロプロセッサやDSPにイン タフェースすることができます。（データ・フォーマッ トについては、デジタル・インタフェースのセクション を参照してください）。 AIN+ CSAMPLE+ SAMPLE HOLD AIN– CSAMPLE– SAMPLE HOLD HOLD ZEROING SWITCHES CDAC+ HOLD + VDAC+ CDAC– COMP – VDAC– 14 SAR OUTPUT LATCH • • • D13 D0 1416 F01 図1. 簡略ブロック図 6-106 変換スタートは、CSおよびCONVST入力でコントロール されます。変換がスタートすると、逐次比較レジスタ （SAR）がリセットされます。一度変換サイクルが始まる と、再スタートすることはできません。 変換中は、内部の差動14ビット容量性DAC出力が、SAR によって最上位ビット（MSB）から最下位ビット（LSB）に 連続的に動作します。図1を参照してください。AIN＋お よびAIN− 入力はアクイジション・フェーズ中にサンプ ル&ホールド・コンデンサ（CSAMPLE）に接続され、コン パレータ・オフセットはゼロ調整スイッチによってゼロ になります。このアクイジション・フェーズでは、 400nsの最小遅延時間により、サンプル&ホールド・コ ンデンサがアナログ信号を収集するのに十分な時間を与 えます。変換フェーズ中は、コンパレータのゼロ調整ス イッチがオープンして、コンパレータを比較モードにし ます。入力スイッチはCSAMPLEコンデンサをグランドに スイッチして、アナログ入力電荷をコンパレータの加算 点に送ります。この入力電荷は、差動容量性DACから 供給されるバイナリ・ウェイト電荷と逐次比較されま す。ビットの決定は高速コンパレータで行われます。変 換が終わると、差動DAC出力はAIN＋およびAIN−入力電 荷とバランスします。AIN＋ とAIN− の差を表すSARの内 部状態（14ビット・データ・ワード）が14ビット出力ラッ チにロードされます。 LTC1416 アプリケーション情報 ダイナミック特性 SN比 LTC1416は、高性能な高速サンプリング能力を備えてい ます。ADCの定格スループットにおける周波数応答、歪 み、およびノイズの特性をテストするために、FFT （高速 フーリェ変換） テスト・テクニックを使用しています。低 歪み正弦波を加え、FFTアルゴリズムを用いてデジタル 出力を解析することにより、基本波成分外の周波数に対 するADCのスペクトラム成分を調べることができます。 図2に標準的なLTC1416のFFTプロットを示します。 信号対（ノイズ＋歪み）比［S/(N＋D)］は、A/D出力におけ る基本波周波数のRMS振幅と他のすべての周波数成分 のRMS振幅との比率です。出力はDCからサンプリング 周 波 数 の 1/2の 周 波 数 帯 域 に 限 定 さ れ ま す 。 図 2aに 400kHzのサンプリング・レート時の100kHz入力での標 準スペクトラム成分を示します。ダイナミック特性は入 力周波数が200kHz以上のナイキスト限界まで非常に優 れています（図2b）。 0 fSAMPLE = 400kHz fIN = 101.5625kHz SFDR = 95.2dB SINAD = 80.5dB AMPLITUDE (dB)) –20 –40 有効ビット数 有効ビット数（ENOB）はADCの分解能の尺度であり、次 式のとおりS/(N＋D)に直接関係します。 –60 ENOB＝[S/(N＋D)−1.76]/6.02 –80 –100 –120 –140 0 25 50 75 100 125 150 175 200 ここで、ENOBは分解能の有効ビット数であり、S/(N＋ D)はdBで表されます。400kHzの最大サンプリング・ レートで、LTC1416は200kHzのナイキスト入力周波数 まで、理想的なENOBを維持します（図3を参照）。 FREQUENCY (kHz) 1416 F02a 6 図2a. LTC1416の非平均化4096ポイントFFT、 入力周波数＝100kHz AMPLITUDE (dB)) –20 –40 EFFECTIVE BITS fSAMPLE = 400kHz fIN = 189.9414kHz SFDR = 94.8dB SINAD = 80.2dB –60 –80 –100 –120 NYQUIST FREQUENCY fSAMPLE = 400kHz 1k –140 0 25 50 75 100 125 150 175 200 FREQUENCY (kHz) 86 80 74 68 62 SIGNAL/(NOISE + DISTORTION) (dB) 0 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 10k 100k INPUT FREQUENCY (Hz) 1M 2M 1416 TA02 図3. 有効ビットおよびS/(N＋D)対入力周波数 1416 F02b 図2b. LTC1416の非平均化4096ポイントFFT、 入力周波数＝190kHz 6-107 LTC1416 アプリケーション情報 全高調波歪み 全高調波歪み（THD）は、入力信号のすべての高調波の RMSの合計と基本波との比率です。帯域外高調波は、 DCとサンプリング周波数の1/2の周波数帯域に限定され ます。THDは次式で表されます。 2 2 2 mおよびn＝0、1、2、3、...です。たとえば、2次IMDの項 は （fa＋fb） です。2つの入力正弦波の振幅が等しい場合、2 次IMDの値 （dB） は次式で表すことができます。 ( ) IMD fa + fb = 20 log （fa＋fb）での振幅 faでの振幅 2 V2 + V3 + V4 + ...Vn V1 THD = 20 log ここで、V1は基本波周波数のRMS振幅であり、V2から Vnは第2高調波から第N高調波の振幅です。THDと入力 周波数を図4に示します。LTC1416は、ナイキスト周波 数を超える周波数まで良好な歪み特性を有しています。 0 AMPLITUDE (dB) –20 fSAMPLE = 400kHz fa=87.01171876kHz fb=113.1835938kHz –40 –60 –80 AMPLITUDE (dB BELOW THE FUNDAMENTAL) –100 0 –120 –10 –20 –140 0 20 40 60 80 100 120 140 160 180 200 FREQUENCY (Hz) –30 –40 1416 G05 –50 図5. 混変調歪みプロット –60 –70 –80 –90 THD 3RD 最大高調波またはスプリアス・ノイズ 2ND –100 –110 1k 10k 100k INPUT FREQUENCY (Hz) 1M 2M 最大高調波つまり最大スプリアス・ノイズは、入力信号 とDCを除く最大スペクトラム成分です。この値はフル スケール入力信号のRMS値に対するdBで表されます。 1416 G03 図4. 歪み対入力周波数 フルパワーおよびフルリニア帯域幅 混変調歪み ADC入力信号が2つ以上のスペクトラム成分からなると きには、ADC伝達関数の非直線性によって、THDに加 えて混変調歪み（IMD）が発生する可能性があります。 IMDは別の異なる周波数の正弦波入力が現れたときに、 ある正弦波入力に起こる変化です。 ADC入力にfaとfbの2つの周波数の純粋な正弦波が与えら れると、ADC伝達関数の非直線性によって、和および差 の周波数mfa±nfbに歪み成分が形成されます。ただし、 6-108 フルパワー帯域幅はフルスケール入力信号を供給したと きに、再生される基本成分の振幅が3dBだけ低下する入 力周波数です。フルリニア帯域幅は、S/(N＋D)が77dB （有効ビット12.5ビット）に低下する入力周波数です。 LTC1416は、入力帯域幅が最適になるように設計されて おり、ADCは入力信号をコンバータのナイキスト周波 数より高い周波数でアンダーサンプルすることができま す。ノイズ・フロアは高周波数でも非常に低く、 ナイキスト周波数よりはるかに高い周波数では歪みによ る、S/（N + D）の悪化が大きな部分を占めます。 LTC1416 アプリケーション情報 アナログ入力のドライブ LTC1416の差動アナログ入力は簡単にドライブできま す。入力は差動、あるいはシングルエンド入力（すなわ ち、AIN−入力を接地）としてドライブ可能です。AIN＋入 力とAIN− 入力は同時にサンプリングされます。両方の 入力に同相となる不要な信号は、サンプル&ホールド回 路の同相除去比によって低減されます。入力には変換終 了時にサンプル・ホールド・コンデンサを充電する間に 1回だけ小さなスパイク電流が流れます。変換中、アナ ログ入力にはわずかなリーク電流しか流れません。ドラ イブ回路のソース・インピーダンスが低い場合は、 LTC1416入力を直接ドライブすることができます。ソー ス・インピーダンスが増加すると、アクイジション・タ イムも増加します（図6参照）。ソース・インピーダンス が高いときに、アクイジション・タイムを最小にするに は、バッファ・アンプを使用します。必要な条件は、ア ナログ入力をドライブするアンプが、小さな電流スパイ クが発生した後、次の変換が開始する前に安定しなけれ ばならないことだけです（最大スループット・レートを 得るには、セトリング時間が400nsであること） 。 LTC1416をドライブするための最適なオペアンプの選択 は、アプリケーションに依存します。一般に、アプリ ケーションは次の2つに分類されます。ダイナミック仕 様が最も重要なACアプリケーションと、DC精度とセト リング・タイムが最も重要なタイム・ドメイン・アプリ ケーションです。以下のリストはLTC1416をドライブす るのに適したオペアンプをまとめたものです。より詳細 な情報は、リニアテクノロジーのデータブックおよび LinearViewTM CD-ROMで提供されます。 LT®1220：30MHzユニティゲイン帯域幅電圧帰還アン プ。±5V∼±15V電源、優れたDC仕様。 LT1223： 100MHzビ デ オ 電 流 帰 還 ア ン プ 。 消 費 電 流 6mA、±5V∼±15V電源、400kHz以上の周波数で低歪 み、低ノイズ、ACアプリケーションに最適。 10 ACQUISITION TIME (µs) 利得1で使用した場合、50MHzでの出力インピーダンス は、100Ω以下でなければなりません。もう1つの要求条 件は、最大スループット・レートを得るために十分な小 信号セトリング時間を保証するには、閉ループ帯域幅が 10MHz以上でなければならないことです。低速オペアン プを使用する場合、変換と変換の間の時間を長くすれ ば、セトリングのための時間を長くしてください。 1 LT1227： 140MHzビ デ オ 電 流 帰 還 ア ン プ 。 消 費 電 流 10mA、±5V∼±15V電源、400kHz以上の周波数で低歪 み、低ノイズ、ACアプリケーションに最適。 0.1 0.01 10 100 1k 10k SOURCE RESISTANCE (Ω) 100k 1416 F06 図6. アクイジション・タイムとソース抵抗 入力アンプの選択 いくつかの要求条件を考慮に入れれば、入力アンプは簡 単に選択できます。まず、サンプリング・コンデンサを 充電する際にアンプで発生する電圧スパイクの振幅を制 限するために、閉ループ帯域幅周波数で低い出力イン ピーダンス（100Ω以下）をもつアンプを選択します。た とえば、50MHzのユニティゲイン帯域幅をもつアンプを LT1229/LT1230：デュアルおよびクワッド100MHz電流 帰還アンプ。±2V∼±15V電源、低ノイズ、優れたAC 仕様、アンプ当たりの消費電流6mA。 LT1360：50MHz電圧帰還アンプ。消費電流3.8mA、優 れたAC/DC仕様、±5V∼±15V電源。 LT1363： 70MHz、 1000V/µsオ ペ ア ン プ 。 消 費 電 流 6.3mA、優れたAC/DC仕様。 LT1364/LT1365： デ ュ ア ル お よ び ク ワ ッ ド 70MHz、 100V/µsオペアンプ。1アンプ当たりの消費電流6.3mA。 LinearViewはリニアテクノロジー社の商標です。 6-109 6 LTC1416 アプリケーション情報 入力フィルタリング 入力アンプおよび他の回路のノイズと歪みがLTC1416の ノイズと歪みに加えられるため、これらについても考慮 しなければなりません。サンプル・ホールド回路の小信 号帯域幅は15MHzです。アナログ入力に現れるノイズま たは歪みはこの全帯域幅に加えられます。ノイズの多い 入力回路は、ノイズを低減するためにアナログ入力に送 られる前にフィルタしなければなりません。多くのアプ リケーションでは、単純な1ポールRCフィルタで十分で す。たとえば、図7はAIN＋からグランドに1000pFコンデ ンサと200Ωのソース抵抗を接続すると、入力帯域幅が 800kHzに制限されることを示します。また、1000pFコ ンデンサは入力サンプル&ホールドのための電荷貯蔵庫 として働き、ADC入力をグリッチの影響を受けやすい サンプリング回路から切り離します。これらの部品が歪 みを増加させる可能性があるため、高品質のコンデンサ と抵抗を使用してください。NPOとシルバ・マイカ型誘 電体コンデンサは、優れた直線性を備えています。ま た、カーボン表面実装抵抗は、自己加熱や半田付け中に 生じる損傷から歪みを生じることがあります。金属フィ ルム表面実装抵抗は、これら両方の問題の影響を受けに くいものです。 ANALOG INPUT 200Ω 1000pF 1 AIN+ 2 AIN– 3 4 22µF 5 も、他の入力範囲に対応できます。以下のセクションで は、リファレンスと入力回路、そしてそれらがどのよう に入力範囲に影響を与えるかを説明します。 内部リファレンス LTC1416は、温度補償および曲線補正されたバンドギャッ プ・リファレンスを内蔵しており、このリファレンスは製 造時に2.500Vにトリミングされています。このリファレン スは内部でリファレンス・アンプに接続され、VREF （ピン 3） から外部に引き出されています。図8aを参照してくださ い。4kΩの抵抗が出力と直列に接続されているため、外部 リファレンスまたは他の回路で簡単にオーバドライブでき ます （図8b参照） 。リファレンス・アンプは、VREFピンの電 圧を1.625倍に昇圧して、必要な内部リファレンス電圧を生 成します。これによって、VREFピンと高速容量性DAC間に バッファリングを提供します。リファレンス・アンプ補償 ピンREFCOMP （ピン4） は、コンデンサでグランドにバイパ 2.5V 4.0625V 3 VREF 4 REFCOMP R1 4k BANDGAP REFERENCE REF AMP R2 80k 22µF 5 LTC1416 AGND R3 128k LTC1416 VREF 1416 F08a REFCOMP 図8a. LTC1416のリファレンス回路 AGND 1416 F07 図7. RC入力フィルタ 5V 入力範囲 LTC1416の±2.5V入力範囲は、ノイズと歪みが低くなる ように最適化されています。大部分の高性能オペアンプ もこの範囲で最適に動作するため、アナログ入力への直 接結合が可能で、特殊な変換回路は必要ありません。 VIN ANALOG INPUT LT1019A-2.5 VOUT 1 AIN+ 2 AIN– 3 4 22µF 5 LTC1416 VREF REFCOMP AGND 1416 F08b アプリケーションによっては、他の入力範囲が必要で す。LTC1416の差動入力とリファレンス回路は、多くの 場合、回路をほとんどあるいはまったく追加しなくて 6-110 図8b. LT1019-2.5を外部リファレンスとして使用 LTC1416 アプリケーション情報 VREFピンは、 図9に示すとおり、 DACまたは他の方法でドラ イブすることができます。 これはピーク入力信号振幅が変 化する可能性のあるアプリケーションに役立ちます。 ADC の入力スパンを調整して、 ピーク入力信号にマッチさせ、 SN 比を最大にすることができます。内部LTC1416リファレン ス・アンプのフィルタリングにより、 この回路の帯域幅とセ トリング時間が制限されます。 リファレンス電圧調整の後、 5msのセトリング時間を設ける必要があります。 LTC1450 1 ANALOG INPUT AIN+ 2 AIN– 1.25V TO 3V 3 4 22µF 5 80 COMMON MODE REJECTION (dB) スしなければなりません。リファレンス・アンプは1µF以 上のコンデンサで安定動作します。最高のノイズ性能を得 るために、22µFのセラミック・コンデンサか22µFのタンタ ル・コンデンサと並列に0.1µFのセラミック・コンデンサ を接続することを推奨しています。 70 60 50 40 30 20 10 0 1k 10k 100k INPUT FREQUENCY (Hz) 1416 G09 図10a. CMRRと入力周波数 ANALOG INPUT LTC1416 ±2.5V VREF 1 AIN+ 2 AIN– 3 0V TO 5V 4 REFCOMP 22µF AGND 5 VREF LTC1416 REFCOMP AGND 1416 F09 図9. DACによるVREFのドライブ 差動入力 LTC1416はユニークな差動サンプル&ホールド回路を備 え、レール・トゥ・レール入力が可能です。ADCは同 相電圧に関係なく、常にAIN＋ −AIN− の差を変換しま す。同相除去は極端に高い周波数まで有効です（図10aを 参照）。唯一の要求条件は、両方の入力がAVDDまたは AVSS電源電圧を超えてはならないことです。積分非直 線性誤差（INL）と微分直線性誤差（DNL）は、同相電圧と は無関係ですが、バイポーラ・ゼロ誤差（BZE）は同相電 圧によって変動します。BZEの変化は、標準で同相電圧 の0.1%未満です。また、ダイナミック性能も同相電圧 によって影響を受けます。THDは入力電圧がいずれかの 電源レールに近付くにつれて悪化します。同相0Vでは THDは90dBですが、同相2.5Vまたは−2.5Vでは79dBに 低下します。 差動入力は、いろいろな入力範囲を受け入れることがで き柔軟性が高くなっています。図10bは追加変換回路な 1M 2M 1416 F10b 図10b. 入力範囲：0V∼5Vまたは±2.5Vを選択可能 しで、0V∼5Vのアナログ入力信号を変換する回路を示 します。 フルスケールおよびオフセット調整 図11aにLTC1416の理想的な入出力特性を示します。 コード 遷移は、 連続する整数のLSB値の間の中間 （すなわち、−FS ＋0.5LSB、 −FS＋1.5LSB、 −FS＋2.5LSB、 ...FS−1.5LSB、 FS− 0.5LSB）に現れます。出力コードは、1LSB＝FS−（−FS）/ 16384＝5V/16384＝305.2µVの2の補数バイナリです。 絶対精度が重要なアプリケーションの場合には、オフ セットとフルスケール誤差をゼロに調整できます。フル スケール誤差を調整する前に、オフセット誤差を調整し なければなりません。図11bにフルスケール誤差の調整 に必要な追加部品を示します。ゼロ・オフセットは、 AIN− 入力に印加されるオフセットを調整して達成され ます。オフセット誤差をゼロにするには、−152µV（す なわち、−0.5LSB）をAIN＋に印加し、出力コードが0000 6-111 6 LTC1416 アプリケーション情報 0000 0000 00と1111 1111 1111 11の間を変化するようにな るまで、AIN− 入力のオフセットを調整します。フルス ケール調整を行うには、2.499544V（FS/2−1.5LSB）の入 力電圧をAINに印加し、出力コードが0111 1111 1111 10と 0111 1111 1111 11の間を変化するようになるまでR2を調 整します。 011...111 OUTPUT CODE 011...110 000...001 優れたPSRRを備えており、−5V電源にスイッチング・ レギュレータを使用しても、14ビットでも良好な性能を 達成することができます。図12aに、Cukまたはチュー ク・コンバータとして構成したLT1373を使用して5V電 源から−5Vを生成する回路を示します。図12bに示す回 路では、LT1054安定化チャージ・ポンプを使用して− 5Vを供給しています。この回路の利点は、ボード占有 スペースと受動部品点数が少なくてすむことです。（詳 細については、Linear Technology Magazine, June 1997の29 ページを参照してください。） 000...000 111...111 ボード・レイアウトとバイパス 111...110 ワイヤラップ・ボードは、高分解能または高速A/Dコン バータにはお奨めできません。LTC1416から最良の性能 を引き出すには、グランド・プレーン付きのPCボード が必要です。PCボードのレイアウトでは、デジタルお よびアナログ信号ラインができるだけ離れていなければ なりません。特にADCの下やアナログ信号トラックに 沿ってデジタル・トラックを走らせないよう注意してく ださい。アナログ入力はAGNDで遮蔽しなければなりま せん。 100...001 100...000 FS – 1LSB – (FS – 1LSB) INPUT VOLTAGE (AIN+ – AIN–) 1416 F11a 図11a. LTC1416の伝達特性 –5V R3 24k R1 50k ANALOG INPUT R4 100Ω 1 AIN+ 2 – 3 R5 R2 47k 50k R6 24k 4 5 22µF AIN LTC1416 VREF REFCOMP AGND 1416 F11b 図11b. オフセットおよびフルスケール調整回路 −5V電源の生成 単一5V電源ではなく±5V電源を使用する利点がいくつ かあります。ダイナミック・レンジを増加させ、SN 比 を改善する大きな信号振幅が可能です。また、±5V電 源で動作することによりヘッドルームが増加するため、 信号調整回路の条件が緩和され、レール・トゥ・レール 動作の制限が回避され、高性能オペアンプの選択肢が広 がります。しかし、アプリケーションによっては−5V 電源が容易に得られず、大部分のADCが有するPSRRで はスイッチングまたはチャージ・ポンプ電源によって生 じるノイズを十分に抑えるには不十分です。LTC1416は 6-112 ロジックのシステム・グランドから離したアナログ・グ ランド・プレーンを、ADCの下またはADCの周囲に設 けなければなりません（図13参照）。ピン5（ AGND）、ピ ン14、およびピン19（ADCのDGND）他のすべてのアナロ グ・グランドは、この1つのアナログ・グランド・ポイ ントに接続してください。また、REFCOMPバイパス・ コンデンサとDVDDバイパス・コンデンサもこのアナロ グ・グランド・プレーンに接続します。他のデジタル・ グランドをこのアナログ・グランド・プレーンに接続し てはなりません。このADCを低ノイズで動作させるの に、低インピーダンスのアナログおよびデジタル電源の コモン・リターンが不可欠です。また、これらのトラッ クのフォイル幅はできる限り広くなければなりません。 ADCのデータ出力と制御信号が常時アクティブである マイクロプロセッサ・バスに接続されるアプリケーショ ンでは、変換結果に誤差が生じることがあります。これ らの誤差は、マイクロプロセッサから逐次変換コンパ レータへのフィードスルーによるものです。この問題 は、変換中にマイクロプロセッサをWAITステートにす るか、またはスリーステート・バッファを使ってADC のデータ・バスを分離すれば解決できます。ピンとバイ パス・コンデンサを接続するトレースは、できる限り短 LTC1416 アプリケーション情報 5V 1µF CER AIN+ AVDD 2 AIN– DVDD VREF VSS 3 4 C5 5 6 7 8 9 10 11 12 13 14 BUSY COMP CS AGND D13 (MSB) CONVST RD D12 D11 D10 SHDN LTC1416 D0 D9 D1 D8 D2 D7 D3 D6 D4 DGND D5 28 27 C7 1 26 CUK* CONVERTER 25 24 5 23 C8 22µF 10V TANT MICROPROCESSOR/ MICROCONTROLLER INTERFACE 22 + 4 7 21 6 VIN S/S U2 LT1373 NFB VC GND S 20 C11 100µF 10V TANT C10 10µF CER VSW GND 4 8 R4 4.99k 1% 3 C12 0.1µF D1 1 R5 4.99k 1% R3 4.99k 19 C9 0.01µF 18 + ANALOG INPUT –5V 2 L1 3 C6 1 R6 499Ω 1% 1416 F12a 17 C5 = 22µF CERAMIC C6, C7 = 10µF CERAMIC L1 = OCTAPAC CTX-100-1 D1 = 1N5818 16 15 図12a. LT1373を使用し−5V電源を生成 6 5V –5V C6 ANALOG INPUT 1µF CER 1 AIN+ AVDD 2 AIN– DVDD 3 4 C5 5 6 7 8 9 10 11 12 13 14 VREF VSS BUSY COMP CS AGND D13 (MSB) CONVST D12 RD D11 SHDN D0 D10 LTC1416 D9 D1 D8 D2 D7 D3 D6 D4 DGND D5 28 C2 2µF 27 1 C7 26 2 25 C1 10µF TANT 24 23 22 + FB/SHDN V+ C4 100µF TANT 8 7 OSC U1 LT1054 3 6 GND VREF 4 5 CAP – VOUT + CAP+ MICROPROCESSOR/ MICROCONTROLLER INTERFACE R1, 30.1k C3 0.002µF R2, 120k 1416 F12b 21 20 19 18 17 16 C5 = 22µF CERAMIC C6, C7 = 10µF CERAMIC 15 図12b. LT1054を使用し−5V電源を生成 6-113 LTC1416 アプリケーション情報 1 AIN+ AIN– ANALOG INPUT CIRCUITRY + – 2 DIGITAL SYSTEM LTC1416 REFCOMP AGND VSS 5 4 22µF 26 10µF AVDD DVDD DGND 28 27 14 10µF 1416 F13 図13. 電源の接地方法 く、また幅を広くとってください。 LTC1416はノイズの結合を最小限に抑えるために差動入 力を備えています。AIN＋とAIN−リードの同相ノイズは、 入力CMRRによって除去されます。AIN−入力をAIN＋入力 のグランド・センスとして使用することができます。す なわちLTC1416はAIN＋とAIN−間の電圧差をホールドし変 （ピン2）へのリードは、で 換します。AIN＋（ピン1）とAIN− きるだけ短くします。これが可能でないアプリケーショ ンでは、AIN＋およびAIN−の配線を平行して走らせて、ノ イズの結合をキャンセルしなければなりません。 電源のバイパス 本データシートの最初のページにある標準的応用例に示 すように、VDDピン（10µF）およびREFCOMPピン（22µF） には、高品質で低直列抵抗のセラミックのバイパス・コ ンデンサを使用してください。村田製作所の GRM235Y5V106Z016のような表面実装セラミック・コ ンデンサは、小さなボード・スペースに優れたバイパス 特性を提供します。あるいは、タンタル・コンデンサと 0.1µFセラミック・コンデンサを並列に接続して使用す ることもできます。これらのコンデンサはできる限りピ ンの近くに配置します。ピンとバイパス・コンデンサを 接続する配線は、できる限り短く、また幅を広くとって ください。 レイアウト例 図14a、14b、14c、および14dに評価ボードの回路図とレ イアウトを示します。レイアウトは、2層PCボードでの デカップリング・コンデンサとグランド・プレーンの正 しい使い方を示しています。 6-114 デジタル・インタフェース このA/Dコンバータは、メモリ・マップド・デバイスと してマイクロプロセッサにインタフェースするように設 計されています。CSおよびRDコントロール入力は、す べての周辺メモリ・インタフェースに共通です。 CONVSTを使用して、変換を開始します。 内部クロック このA/Dコンバータには内部クロックがあり、他のADC のように外部クロックとCSおよびRD信号間で同期をと る必要はありません。内部クロックは標準変換時間 1.8µs、および全動作温度範囲における最大変換時間 2.2µsを達成するよう製造時に調整されています。外部 調整は不要です。保証最大アクイジション・タイムは 400nsです。加えて、2.5µsのスループット時間と400ksps の最小サンプリング・レートが保証されます。 電源シャットダウン LTC1416にはナップとスリープの2つの電源シャットダウ ン・モードがあり、非アクティブ期間中の電力を節減しま す。 ナップ・モードでは消費電力が95%低減され、 デジタル・ ロジックとリファレンスだけが動作状態になります。 ナッ プからアクティブになるまでのウェイクアップ時間は 200nsです。 スリープ・モードでは、 リファレンスがシャット ダウンされ、 約120µAのわずかな電流が流れます。 スリープ・ モードからのウェイクアップ時間は、 リファレンス回路が 立ち上がり、 そして14ビット精度すなわち0.005%にセトリ ングしなければならないため、 より低速になります。 スリー プ・モードのウェイクアップ時間は、 REFCOMP （ピン4） に接 続されたコンデンサの値によって決まります。ウェイク アップ時間は推奨している22µFコンデンサでは20msです。 +VIN U2 1 GND TABGND 2 4 J1 –7V TO –15V VLOGIC 3 VOUT VIN R14 20Ω VCC LT1121-5 –VIN + D15 SS12 C12 0.1µF C2 22µF 10V J2 VCC GND C14 0.1µF + U1 79L05 2 VIN VOUT GND C10 10µF 10V 5 VSS 1 D[00:13] D14 SS12 + J3 7V TO 15V U5 74HC574 C4 0.1µF 1 B[00:13] AGND DGND J4 JP3 R15 51Ω JP2 U3 V LT1363 2 7 – 6 3 + 8 1 4 V– R17 10k C11 1000pF R18 10k JP4 VOUT + A+ VSS 1 2 VREF J5 3 4 C8 1µF 10V C13 22µF 10 V 25 24 23 22 J7 1 CLK R19 51Ω 2 U7A HC14 3 U7B 11 B00 2 B01 3 B02 4 B03 5 B04 6 B05 7 B13 8 9 U4 LTC1416 C3 0.1µF R16 51Ω A– C1 22µF 10V 21 4 28 27 HC14 26 5 14 AIN+ D13 AIN– D12 VREF D11 REFCOMP D10 BUSY D9 CS D8 CONVST D7 RD D6 SHDN D5 AVDD D4 DVDD D3 VSS D2 AGND D1 DGND D0 0E D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 B13 7 B12 1 8 B11 11 9 B10 B12 2 10 B09 B11 3 11 B08 B10 4 12 B07 B09 5 13 B06 B08 6 15 B05 B07 7 16 B04 B06 8 17 B03 9 18 B02 JP5C JP5B JP5A VCC RD NOTES: UNLESS OTHERWISE SPECIFIED ALL RESISTOR VALUES IN OHMS, 5% D02 R2, 1.2k D2 D03 R3, 1.2k D3 D04 R4, 1.2k D4 D05 R5, 1.2k D5 D06 R6, 1.2k D6 D07 R7, 1.2k D7 D01 17 D02 16 D03 D08 R8, 1.2k D8 15 D04 D09 R9, 1.2k D9 14 D05 D10 R10, 1.2k D10 D11 R11, 1.2k D11 D12 R12, 1.2k D12 D13 R13, 1.2k D13 13 D13 12 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 Q5 D6 Q6 D7 Q7 19 D12 D00 18 D11 D01 17 D10 D02 16 D09 D03 15 D08 14 D07 13 D06 D04 D05 D06 12 D07 D08 20 B00 D09 11 10 5 VLOGIC R20 1M HC14 14 VCC C15 0.1µF U7F 12 13 6-115 図14a. 推奨評価回路図 D01 D02 D03 D04 D05 D06 D07 D08 D09 D10 D11 D12 D13 C6 15pF D13 U7D 9 8 HC14 RDY LED J6-13 D00 J6-14 D01 J6-11 D02 J6-12 D03 J6-9 D04 J6-10 D05 J6-7 D06 J6-8 D07 J6-5 D08 J6-6 D09 J6-3 D10 J6-4 D11 J6-1 D12 J6-2 D13 J6-15 D13 J6-16 RDY J6-17 DGND J6-18 DGND JP1 HEADER 18-PIN HC14 1416 F14a LTC1416 U7G HC14 GND 7 6 R21 1k D12 D13 HC14 U7C D10 D11 U7E VSS C5 10µF 10V D00 0E 19 B01 DATA READY SHDN D1 D0 18 CS C9 10µF 10V D01 R1, 1.2k D00 D13 VLOGIC R0, 1.2k 19 U6 74HC574 6 D00 アプリケーション情報 VCC 6 LTC1416 アプリケーション情報 図14b. 推奨評価回路ボード部品面のシルクスクリーン 図14c. 推奨評価回路ボード部品面のレイアウト CS t3 SHDN 1416 F15a 図15a. CSからSHDNのタイミング SHDN t4 CONVST 1416 F15b 図15b. SHDNからCONVSTまでのウェイクアップ・タイミング 図14d. 推奨評価回路ボード半田面のレイアウト 6-116 LTC1416 アプリケーション情報 シャットダウンはピン21（ SHDN）で制御され、SHDNが “L”のときにADCはシャットダウン状態になっていま す。シャットダウン・モードはピン20（ CS）で選択さ れ、“L”のときナップを選択します。 では、CSは“L”に接続され、CONVSTとRDはひとつに接 続されます。MPUは、RD信号のみで変換を開始して出 力を読み出します。変換はMPUまたはDSP（ 外部サンプ ル・クロックは不要）によって開始されます。 低速メモリ・モードでは、プロセッサはRD （＝CONVST）に “L” を印加して変換を開始します。 BUSYが “L” になり、 プロ 変換スタートおよびデータ・リード・オペレーションは、 セッサを強制的に待ち状態にします。 このとき前の変換結 CONVST、 CS、 およびRDの3つのデジタル入力でコントロー 果がデータ出力に現れています。 変換が完了すると、 新しい ルされます。CONVSTピンにロジック“0”を印加すると、 変換結果がデータ出力に現れます。BUSYが“H”になって、 ADCが選択された後 （すなわち、 CSが “L” ）変換を開始しま プロセッサを解放すると、 プロセッサはRD （＝CONVST） を す。 一度変換を開始すると、 変換が完了するまで再スタート “H” に戻して、 新しい変換データを読み出します。 することはできません。 コンバータのステータスはBUSY出 力で示されます。 変換実行中、 BUSYは “L” になっています。 ROMモードでは、プロセッサはRD （＝CONVST）を“L” タイミングとコントロール にして変換を開始し、前の変換結果を読み出します。変 換が完了すると、プロセッサは新しい結果を読み出し て、別の変換を開始することができます。 図16∼図21に、 いくつかの異なる動作モードを示します。 モー ド1aと1b （図17と図18）では、CSとRDは両方とも “L”に接続さ れます。 CONVSTの立下りエッジで変換を開始します。 データ 出力は常にイネーブルされ、データはBUSYの立上りエッジ でラッチすることができます。 モード1aは、 幅の狭い論理 “L” のCONVSTパルスによる動作を示します。 モード1bは、 幅の狭 い論理 “H” のCONVSTパルスによる動作を示します。 CS t2 CONVST 6 t1 モード2 （図19） では、 CSは “L” に接続されます。 CONVST信号 の立下りエッジで変換を開始します。 データ出力は、 MPUが RD信号で読み出すまでスリーステートになっています。 モード2は、 共有MPUデータ・バスでの動作に使用できます。 RD 1416 F16 図16. CSからCONVSTのセットアップ・タイミング 低速メモリ・モードおよびROMモード（図20および21） t CONV CS = RD = 0 (SAMPLE N) t5 CONVST t6 t8 BUSY t7 DATA DATA (N – 1) DB13 TO DB0 DATA N DB13 TO DB0 DATA (N + 1) DB13 TO DB0 1416 F17 図17. モード1a。CONVSTで変換を開始。データ出力は常時イネーブル (CONVST = ) 6-117 LTC1416 アプリケーション情報 tCONV CS = RD = 0 t8 t5 t13 CONVST t6 t6 t6 BUSY t7 DATA (N – 1) DB13 TO DB0 DATA DATA N DB13 TO DB0 DATA (N + 1) DB13 TO DB0 1416 F18 図18. モード1b。CONVSTで変換を開始。データ出力は常時イネーブル。 (CONVST = ) t13 (SAMPLE N) tCONV t5 CS = 0 t8 CONVST t6 BUSY t9 t 12 t 11 RD t 10 DATA N DB13 TO DB0 DATA 1416 F19 図19. モード2。CONVSTで変換を開始。RDでデータの読み出し。 t8 t CONV CS = 0 (SAMPLE N) RD = CONVST t6 t 11 BUSY t 10 DATA t7 DATA (N – 1) DB13 TO DB0 DATA N DB13 TO DB0 DATA N DB13 TO DB0 DATA (N + 1) DB13 TO DB0 1416 F20 図20. 低速メモリ・モード・タイミング 6-118 LTC1416 アプリケーション情報 t CONV CS = 0 t8 (SAMPLE N) RD = CONVST t6 t 11 BUSY t 10 DATA DATA N DB13 TO DB0 DATA (N – 1) DB13 TO DB0 1416 F21 図21. ROMモード・タイミング 関連製品 製品番号 説明 注釈 LTC1278/LTC1279 単一電源、12ビット、500ksps/600ksps ADC 低消費電力、5Vまたは±5V電源 LTC1400 高速シリアル12ビットADC 400ksps、VREF、CLK、サンプル&ホールド内蔵、SO-8 LTC1409 低消費電力、 12ビット、 800kspsサンプリングADC 最良のダイナミック性能、fSAMPLE ≤ 800ksps、消費電力80mW LTC1410 12ビット、1.25MspsサンプリングADC、 シャットダウン機能付き 最良のダイナミック性能、ナイキスト周波数にて THD＝84dBおよびSINAD＝71dB LTC1412 12ビット、3MspsサンプリングADC 最良のダイナミック性能、ナイキストにてSINAD＝72dB LTC1415 単一5V、12ビット、1.25Msps ADC 単一電源、消費電力55mW LTC1418 14ビット、200kspsサンプリングADC 消費電力16mW、シリアルおよびパラレル出力 LTC1419 14ビット、800kspsサンプリングADC、 シャットダウン付き 81.5dB SINAD、±5V電源で消費電力150mW LTC1604 16ビット、333kspsサンプリングADC ±2.5V入力、SINAD＝90dB、THD＝100dB LTC1605 単一5V、16ビット、100ksps ADC 低消費電力、±10V入力 6-119 6