NJU72013 LPF内蔵グラウンド基準2Vrms出力ステレオラインアンプ ■外 ■概 要 NJU72013はチャージポンプ回路を内蔵し、単電源3.3Vの供給 電圧で2Vrmsの出力振幅を得られるステレオラインアンプです。 グラウンド基準出力であるため出力カップリングコンデンサ が不要です。またポップノイズ抑制回路により、電源投入／遮 断時のポップノイズを除去します。 形 NJU72013RB2 ■アプリケーション ・ 2Vrmsのライン出力を必要とするＡＶ機器 ■特 徴 ●動作電圧 V+=2.7∼3.6 V ●動作時消費電流 IDD1=4.5mA typ. (V+=3.3V、RL=47kΩ、無信号時) ●出力カップリングコンデンサレス ●ポップノイズ抑制回路内蔵 ●LPF内蔵 ●C-MOS構造 ●外形 TVSP10 ■ブロック図 ■端子配列 V + INL 5 6 INR Pop Noise Suppression Bias GND Ver.1.7J 10 OUTR OUTL MUTE 1 Charge Pump CP CM No. Symbol V - 1 INL 2 OUTL 3 V+ 4 CP 5 CN 6 V- 7 MUTE 8 GND 9 OUTR 10 INR Function Lch 入力端子 Lch 出力端子 電源端子 極性変換用コンデンサ接続端子 極性変換用コンデンサ接続端子 負電圧端子 MUTE 制御端子 接地端子 Rch 出力端子 Rch 入力端子 - 1 - NJU72013 ■絶対最大定格（Ta = 25℃） 項 目 記 号 定 格 値 単位 電 源 電 圧 4 V 消 費 電 力 PD 530(Note1) 最 大 入 力 電 圧 VIN -V+-0.3 ~ V+ +0.3 動 作 温 度 Topr -40∼+85 保 存 温 度 Tstg -40∼+125 (Note1) EIA/JEDEC 仕様基板 (76.2x114.3x1.6mm, 2layer, FR-4) 実装時 V mW V ℃ ℃ + ■推奨動作範囲 （指定なき場合には Ta = 25℃） 動 作 項 電 目 源 電 圧 記 号 V＋ 条 件 最 小 2.7 標 準 3.3 最 大 3.6 単位 V ■電気的特性 ♦電源特性（指定なき場合には Ta=25℃, V+=3.3V, f=1kHz, Vin=1Vrms, Mute=OFF, RL=47kΩ） 項 費 圧 消 電 目 電 利 流 得 チ ャ ン ネ ル 間 利 得 差 最 大 出 力 電 圧 ミ ュ ー ト レ ベ ル 記 号 IDD GV ΔGV VOMAX VMUTE 条 件 無信号 THD=1% Rg=0Ω, MUTE=ON 入 力 換 算 雑 音 電 圧 VNO Rg=0Ω, BW:400Hz-22kHz 全 THD BW:400Hz-22kHz Rg=600Ω 2 次 LPF 高 調 波 歪 率 チャンネルセパレーション カ ッ ト オ フ 周 波 出 力 オ フ セ ッ ト 電 電 源 リ ッ プ ル 除 去 出 力 抵 数 圧 比 抗 CS fC ＶＯＳ PSRR ROUT Rg=0Ω Vripple=1kHz / 100mVrms 最 小 5.2 標 準 4.5 6.2 最 大 10 7.2 単位 mA dB -0.5 - 0 2.3 0.5 - dB Vrms - -110 - dB - -106 - dB - 0.003 - % 80 - - dB 100 150 200 kHz - 1 50 300 5 - mV dB Ω 標 準 最 大 - V+ 0.2V+ 単位 V V ♦制御部特性（指定なき場合には Ta=25℃, V+=3.3V, RL=47kΩ） M M U U - 2 - 項 T E T E 目 端 子 端 子 H L 記 号 MuteH MuteL 条 Mute=OFF Mute=ON 件 最 小 0.8V 0 + NJU72013 ■ 測定回路図 ◆IDD 1uF 1 2 V+ ◆GV,VOMAX,THD INL INR OUTR OUTL Mute-Tr 1uF 1uF 1 10 9 2 47kΩ INL INR V Mute-Tr OUTR OUTL Mute-Tr A 1uF 10 9 47kΩ V Mute-Tr V+ 3 V+ GND Pop Noise Suppression 3 8 V+ GND Pop Noise Suppression 10uF 8 V+ V+ 4 CP 1uF MUTE Bias 7 4 1uF Charge Pump 5 V- CN 6 MUTE Bias 7 Charge Pump 10uF 5 V- CN 6 10uF ◆VNO [VNO=(measurement)-Gv1] ◆VMUTE 1uF 1 2 47kΩ CP INL INR OUTR OUTL V Mute-Tr 1uF 1uF 10 1 9 2 47kΩ V Mute-Tr INL INR OUTR OUTL V Mute-Tr 1uF 10 9 47kΩ V Mute-Tr V+ V+ 3 V+ GND Pop Noise Suppression 10uF 8 3 V+ GND Pop Noise Suppression 10uF 8 V+ 4 CP 1uF MUTE Bias 4 7 1uF Charge Pump 5 CP V- CN 6 Bias 7 Charge Pump 10uF 5 ◆CS MUTE CN V- INL INR 6 10uF ◆fC 1uF 1 INL INR 1uF 1uF 1kΩ Rg=620Ω 10 1 1kΩ 1uF 10 820pF 820pF 2 47kΩ OUTR OUTL Mute-Tr 9 47kΩ V Mute-Tr 2 47kΩ V V+ OUTR OUTL Mute-Tr 9 47kΩ V Mute-Tr V+ 3 V+ Pop Noise Suppression 10uF GND 8 3 V+ Pop Noise Suppression 10uF GND 8 V+ 4 CP 1uF Bias MUTE 7 4 1uF Charge Pump 5 CN V+ CP V- 6 10uF Bias MUTE 7 Charge Pump 5 CN V- 6 10uF - 3 - NJU72013 ■アプリケーションノート NJU72013 はオーディオ向けグラウンド基準ステレオラインアンプです。本 IC は内部に負電圧レギュレータ を搭載しており、出力をグラウンド基準で動作させることでカップリングコンデンサが不要となります。また、 出力にはポップノイズ抑制回路を内蔵しており、電源投入時、遮断時、ミュート制御時のポップノイズを低減 します。 このアプリケーションノートでは、NJU72013 の製品概要と使用上の注意について述べています。 1．動作概要 図 1 は NJU72013 のブロック図で、非反転入力オペアンプ、負電圧レギュレータ、ポップノイズ抑制回路、 バイアス回路、ミュートトランジスタ回路で構成されています。 負電圧レギュレータを搭載している為、出力はグラウンド基準で動作させることができ、カップリングコン デンサが不要となります。また、出力にはポップノイズ抑制回路を搭載しており、電源投入時、遮断時、ミュ ート時のポップノイズを低減します。 1uF 1kΩ C2 R3 R1 1 INL INR 10 1kΩ 1uF 820pF 820pF C8 C9 C3 2 OUTR OUTL Mute-Tr 9 Mute-Tr V+ 10uF 3 V+ Pop Noise Suppression C11 4 CP 1uF Bias GND MUTE 8 7 Charge Pump C4 5 V- CN 6 10uF C6 *1) *1) V-端子(6pin)が、V+端子(3pin)との短絡が懸念される場合は V-端子と GND 端子間にツェナーダイオードを接続してください。 (図１)NJU72013 ブロック図 - 4 - NJU72013 1.1 外付け素子 (図 1)について各外付け素子の役割及び注意事項を記載します。 1.1.1 入力カップリングコンデンサ Ci（C2, C8） 入力信号は、入力カップリングコンデンサ Ci と入力端子の LPF 用抵抗 R1 と入力端子の入力抵抗 218kΩと で形成されるハイ・パス・フィルタによって低域がカットされます。カットオフ周波数は次式により求めるこ とができ、Ci＝1µF 以上を推奨します。 fc = 1 /( 2 × π × ( R1 + 218kΩ) × Ci ) 1.1.2 フライングコンデンサ（C4） 負電圧の生成効率を確保する為、積層セラミックコンデンサのような ESR の低いコンデンサを使用して下さ い。 また、フライングコンデンサ C4 と CP 端子(4pin)と CN 端子(5pin)を出来る限り近づけて配置して下さい。 CP(4pin) C4=1uF CN(5pin) （図 2）4pin, 5pin 周辺部回路図 1.1.3 負電圧出力コンデンサ（C6） 負電圧の生成効率を確保する為、 積層セラミックコンデンサのような ESR の低いコンデンサを推奨いたします。 また、C6 と V-端子（6pin）は出来る限り近づけて配置し、基板の GND パターンも出来る限り短くして下さい。 また、GND 端子（8pin）へのスイッチングノイズ混入を避ける為、V-端子(6pin)が接続される GND パターン と出来る限り共通インピーダンスを避けてパターンレイアウト設計して下さい。 また、V-端子(6pin)は V+端子(3pin)とパターンレイアウト上でショートしないよう注意して下さい。 V-(6pin) C6 GND(8pin) （図 3）6pin, 8pin 周辺部回路図 - 5 - NJU72013 1.2 V+端子/MUTE 端子制御方法について 1.2.1 V+投入時シーケンス ミュートコントロール電圧 Vcnt を Low に設定し、V+を立ち上げます。 V+が安定した後、100msec 以上の間隔を置いてミュートコントロール電圧 Vcnt を High に設定するこ とを推奨します。 1.2.2 V+遮断時シーケンス ミュートコントロール電圧 Vcnt を Low に設定し MUTE ON 後、V+を立ち下げて下さい。 V+ (3pin) t 100msec 100msec MUTE (7pin) t MUTE ON MUTE OFF MUTE ON (図 4) V+投入時、遮断時タイミングチャート - 6 - NJU72013 ■ 端子等価回路 端子 端子名 機能名 内部等価回路 端子電圧 V+ 1 10 INL INR 18kΩ 0V AC 信号入力端子 30pF 200kΩ GND V- V+ 2 9 OUTL OUTR 100Ω AC 信号出力端子 100Ω 100Ω 14.8kΩ 0V 12kΩ V - V+ 3 V+ V+ 電源電圧端子 V- V+ 4 CP 極性変換用 コンデンサ接続端子 - 7 - NJU72013 ■ 端子等価回路 端子 端子名 機能名 5 CN 極性変換用 コンデンサ接続端子 内部等価回路 端子電圧 V- V+ 6 V- -[V+] 負電圧端子 V- V+ 100Ω 7 MUTE 0V MUTE 制御端子 400kΩ V- - 8 - GND NJU72013 ■ 特性例 IDD vs Supply Voltage Maximum Output Voltage vs Supply Voltage No signal THD+N=1%, RL=47kohm, I/O=INL-OUTL 3.0 Maximum Output Voltage [Vrms] 7.5 Ta=-40℃ IDD [mA] 5.0 Ta=+25℃ 2.5 Ta=+85℃ 0.0 Ta=-40, +25, +85℃ 2.5 2.0 1.5 1.0 2.5 3.0 3.5 2.5 4.0 4.0 Maximum Output Voltage vs Frequency Output Voltage vs Road Resistance V+=3.3V, THD+N=1%, RL=47kohm, I/O=INL-OUTL V+=3.3V, Vin=1.15Vrms, f=1kHz, I/O:INL-OUTL 3.0 3.0 2.5 2.5 2.0 Output Voltage [Vrms] Maximum Output Voltage [Vrms] 3.5 Supply Voltage [V] Supply Voltage [V] Ta=-40, +25, +85℃ 1.5 10 100 1000 10000 2.0 Ta=-40, +25, +85℃ 1.5 1.0 1000 1.0 100000 10000 100000 Road Resistance [Ω] Frequency [Hz] Output Gain vs Frequency (2nd LPF) THD+N vs Output Voltage V+=3.3V, Vin=1Vrms, RL=47kohm, 2nd LPF, I/O:INL-OUTL V+=3.3V, f=1kHz, BW: 400-22kHz(f=1kHz), I/O=INL-OUTL, 10 100 10 8 1 THD+N [%] Output Gain [dB] 3.0 6 4 0.1 Ta=+25, +85℃ 0.01 Ta=-40, +25, +85℃ 2 0.001 Ta=-40℃ 0 10 100 1000 10000 Frequency [Hz] 100000 1000000 0.0001 0.01 0.1 1 10 Output Voltage [Vrms] - 9 - NJU72013 ■ 特性例 THD+N vs Frequency Channel Separation vs Frequency V+=3.3V, Vin=1Vrms, RL=47kohm, BW=10-80kHz, I/O:INL-OUTL V+=3.3V, RL=47kohm, Vin=1Vrms, BW:10-80kHz, Rg=600Ω, I/O: INR-OUTL 1 100 80 Channel Separation [dB] Ta=+85℃ THD+N [%] 0.1 Ta=+25℃ Ta=-40℃ 0.01 0.001 Ta=-40, +25, +85℃ 60 40 20 0 10 100 1000 10000 100000 10 100 10000 PSRR vs Frequency Output Gain vs Mute Control Voltage V+=3.3V, Vripple=100mVrms, f=1kHz, BW: Bandpass V+=3.3V, Vin=1Vrms, f=1kHz, BW: 400-22kHz 70 20 Ta=+85℃ 60 100000 Ta=+85℃ 0 50 -20 Output Gain [dB] Ta=-40, +25℃ PSRR [dB] 1000 Frequency [Hz] Frequency [Hz] 40 30 20 10 Ta=+25℃ -40 -60 -80 Ta=-40℃ -100 0 -120 10 100 1000 Frequency [Hz] 10000 100000 0 1 2 3 4 Mute Control Voltage [V] ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 10 -