正誤表 この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。 この正誤表は、2010 年 3 月 5 日現在、アナログ・デバイセズ株式会社で確認した誤りを記 したものです。 なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。 正誤表作成年月日： 2010 年 3 月 5 日 製品名：AD9446 対象となるデータシートのリビジョン(Rev)：Rev.0 訂正箇所： 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 16ビット、80/100MSPS、 A/Dコンバータ AD9446 機能ブロック図 特長 優れた直線性 DNL＝±0.4LSB（typ） INL＝±3.0LSB（typ） 2.0∼4.0Vp-pの差動フルスケール入力 アナログ入力のバッファリング LVDS出力（ANSI-644準拠）またはCMOS出力 データ・フォーマット：オフセット・バイナリまたは2の補数 を選択可能 出力クロックを内蔵 動作電源電圧：3.3V/5V アプリケーション DFS AD9446 DCS MODE バッファ パイプ ライン ADC VIN+ VIN– CLK+ CLK– T/H OUTPUT MODE 16 2 CMOS または LVDS 出力段 OR 32 D15∼D0 2 クロックおよび タイミング・ マネジメント DCO REF VREF SENSE REFT REFB 図1 入力電圧範囲、データ・フォーマットの選択、出力データ・ モードなどのオプション機能を備えているため、各種の動作条 件を設定できます。 製品のハイライト 1. 真の16ビット直線性 2. 高性能：データ・アクイジション、計測器、磁気共鳴画像 処理、レーダー受信機などのベースバンド IF アプリケー ションで非常に優れたSNR性能を発揮 3. 使いやすさ：リファレンス、アナログ入力電圧範囲の調整 概要 AD9446は、IFサンプリング・トラック＆ホールド回路を内蔵 した 16 ビット、モノリシックのサンプリング A/D コンバータ （ADC）です。性能、小型サイズ、使いやすさを追求して最適 化されています。最大100MSPS の変換レートで動作し、ベー スバンド（＜100MHz）IF周波数を使用する計装、医療用画像 処理、レーダー受信機などのアプリケーションで優れたSNR性 能を発揮します。 が可能な高入力インピーダンスのトラック＆ホールド回路、 データの取込みを容易にする出力クロックを内蔵 4. 鉛フリーの100ピンTQFP/EPパッケージ 5. クロック・デューティサイクル・スタビライザ（DCS）が、 広範囲のクロック・パルス幅でADCの性能全体を維持 6. 信号が指定の入力電圧範囲を超えたときを示すOR（アウト このADCの完全な性能動作を実現するには、3.3Vおよび5.0V の電源と低電圧の差動入力クロックが必要です。ほとんどのア プリケーションでは、リファレンスやドライバ部品を外付けす る必要がありません。データ出力は CMOS または LVDS 互換 （ANSI-644準拠）であり、パターン配線の距離を短くすると全 体の電流値を軽減できます。 アナログ・デバイセズ株式会社 DRGND DRVDD AD9446は、鉛フリーの100ピン表面実装プラスチック・ パッケージ（ 100 ピン TQFP/EP ）を採用し、工業用温度範囲 （−40∼＋85℃）で仕様規定されています。 MRIレシーバ マルチキャリア、マルチモードの携帯電話レシーバ アンテナ・アレイの位置決め パワーアンプのリニアライゼーション ブロードバンド無線 レーダー 赤外線画像処理 通信用計測機器 REV. 0 AGND AVDD1 AVDD2 05490-001 100MSPSのサンプリング・レートを保証（AD9446-100） 30MHz（3.8Vp-p、80MSPS）の入力時で83.6dBFSのSNR 30MHz（3.2Vp-p、80MSPS）の入力時で82.6dBFSのSNR 30MHz（3.2Vp-p、80MSPS）の入力時で89dBcのSFDR 9.8MHz/10.8MHz （ 100MSPS ）のツートーン入力時で 95dBFSのSFDR ジッタ：60fsec rms オブレンジ）出力 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2005 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD9446 目次 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 製品のハイライト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 DC仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 AC仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 デジタル仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 スイッチング仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 タイミング図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 熱抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 等価回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 アナログ入力とリファレンスの概要 . . . . . . . . . . . . . . . . . . 24 クロック入力に関する考慮事項 . . . . . . . . . . . . . . . . . . . . . . 26 電源に関する考慮事項 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 デジタル出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 タイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 動作モードの選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 評価用ボード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 オーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 改訂履歴 10/05―Revision 0: Initial Version ―2― REV. 0 AD9446 仕様 DC仕様 特に指定のない限り、AVDD1＝3.3V、AVDD2＝5.0V、DRVDD＝3.3V、LVDSモード、規定の最小サンプリング・レート、3.2Vp-p の差動入力、トリミング済みの内部リファレンス（1.6Vモード）、AIN＝−1.0dBFS、DCSオン。 表1 Min AD9446BSVZ-80 Typ Max Min AD9446BSVZ-100 Typ Max パラメータ 温度 分解能 全範囲 16 16 ノー・ミッシング・コード 全範囲 保証 保証 オフセット誤差 全範囲 −5 ±0.1 ＋5 −5 ±0.1 ＋5 ゲイン誤差 全範囲 −3 ±0.6 ＋3 −3 ±0.5 ＋3 単位 ビット 精度 25℃ −2 ±0.3 ＋2 −2 ±0.3 ＋2 微分非直線性（DNL）1 全範囲 −0.75 ±0.4 ＋0.75 −0.85 ±0.4 ＋0.85 積分非直線性（INL）1 25℃ −5 ±3.0 ＋5 −6 ±3.0 ＋6 mV % FSR % FSR LSB LSB 電圧リファレンス 出力電圧1 VREF＝1.6V （3.2V p-pのアナログ入力電圧範囲） 負荷レギュレーション＠1.0mA リファレンス入力電流（外部VREF＝1.6V） 1.6 ±2 1.6 ±2 25℃ 1.5 1.9 VREF＝1.6V VREF＝1.0V（外部） 全範囲 内部入力コモンモード電圧 全範囲 3.2 2.0 3.5 3.2 2.0 3.5 外部入力コモンモード電圧 全範囲 入力換算ノイズ 全範囲 全範囲 V mV µA LSB rms 全範囲 アナログ入力 入力スパン 全範囲 入力抵抗 2 全範囲 入力容量2 全範囲 3.2 3.8 3.2 1 6 3.8 1 6 V p-p V p-p V V kΩ pF 電源 電源電圧 AVDD1 AVDD2 DRVDD−LVDS出力 DRVDD−CMOS出力 全範囲 全範囲 全範囲 全範囲 3.14 4.75 3.0 3.0 3.3 5.0 3.3 3.3 3.46 5.25 3.6 3.6 335 204 68 14 365 234 75 3.14 4.75 3.0 3.0 3.3 5.0 3.3 3.3 3.46 5.25 3.6 3.6 V V V V 368 223 69 14 401 255 75 mA mA mA mA 電源電流1 IAVDD1 IAVDD21 IDRVDD1−LVDS出力 IDRVDD1−CMOS出力 PSRR 全範囲 全範囲 全範囲 全範囲 オフセット 全範囲 ゲイン 全範囲 1 0.2 1 0.2 mV/V %/V 消費電力 LVDS出力 CMOS出力（DC入力） 1 2 2.4 2.2 全範囲 全範囲 2.6 2.6 2.3 2.8 W W 最大クロック・レート、fIN＝15MHz、フルスケールのサイン波で測定、LVDS出力モードの場合は各出力ビット・ペア・ピンに100Ωの差動終端抵抗を接続し、CMOS出力モード の場合は各出力ビット・ピンに約5pFの負荷を接続。 入力容量または入力抵抗は、1本の差動入力ピンとAGND間の実効インピーダンスを基準とします。等価なアナログ入力構造については、図6を参照。 REV. 0 ―3― AD9446 AC仕様 特に指定のない限り、AVDD1＝3.3V、AVDD2＝5.0V、DRVDD＝3.3V、LVDSモード、規定の最小サンプリング・レート、3.2Vp-p の差動入力、トリミング済みの内部リファレンス（1.6Vモード）、AIN＝−1.0dBFS、DCSオン。 表2 AD9446BSVZ-80 Typ Max 温度 Min fIN＝10MHz 25℃ 79.6 fIN＝30MHz 25℃ 80.5 全範囲 79.2 25℃ 79.0 全範囲 78.2 パラメータ AD9446BSVZ-100 Min Typ Max 単位 81.8 78.4 79.7 dB 81.6 78.3 79.5 S/N比（SNR） fIN＝70MHz 77.9 80.6 77.7 dB dB 79.0 77.6 dB dB fIN＝92MHz 25℃ 80.1 78.9 dB fIN＝125MHz 25℃ 78.8 78.2 dB fIN＝170MHz 25℃ 77.1 77.0 dB fIN＝10MHz（2Vp-p入力） 25℃ 78.3 76.6 dB fIN＝30MHz（2Vp-p入力） 25℃ 78.3 76.6 dB fIN＝70MHz（2Vp-p入力） 25℃ 77.6 76.2 dB fIN＝92MHz（2Vp-p入力） 25℃ 77.5 76 dB fIN＝125MHz（2Vp-p入力） 25℃ 76.7 75.6 dB fIN＝170MHz（2Vp-p入力） 25℃ 75.5 75.1 dB 信号／ノイズ＆歪み（SINAD） fIN＝10MHz 25℃ 77.1 80.5 76.9 78.9 dB fIN＝30MHz 25℃ 75.9 80.4 75.5 78.6 dB 全範囲 74.9 fIN＝70MHz 25℃ 75.5 全範囲 74.4 fIN＝92MHz 25℃ 79.2 77.1 dB fIN＝125MHz 25℃ 74.9 76.9 dB fIN＝170MHz 25℃ 66.0 70.5 dB fIN＝10MHz（2Vp-p入力） 25℃ 77.9 76.2 dB fIN＝30MHz（2Vp-p入力） 25℃ 77.8 76.1 dB fIN＝70MHz（2Vp-p入力） 25℃ 77.1 75.9 dB fIN＝92MHz（2Vp-p入力） 25℃ 77.1 75.7 dB fIN＝125MHz（2Vp-p入力） 25℃ 75.7 75.3 dB fIN＝170MHz（2Vp-p入力） 25℃ 72.5 73.6 dB fIN＝10MHz 25℃ 13.2 13.0 ビット fIN＝30MHz 25℃ 13.2 12.9 ビット fIN＝70MHz 25℃ 12.9 12.8 ビット fIN＝92MHz 25℃ 13.0 12.7 ビット fIN＝125MHz 25℃ 12.3 12.6 ビット fIN＝170MHz 25℃ 10.8 11.6 ビット 71.7 78.6 73.8 dB 77.7 69.1 dB dB 有効ビット数（ENOB） ―4― REV. 0 AD9446 AD9446BSVZ-80 Typ Max Min AD9446BSVZ-100 Typ Max 温度 Min fIN＝10MHz 25℃ 82 90 82 92 dBc fIN＝30MHz 25℃ 82 89 82 89 dBc 全範囲 80 fIN＝70MHz 25℃ 80 87 81 89 dBc 全範囲 79 fIN＝92MHz 25℃ 84 84 dBc fIN＝125MHz 25℃ 80 83 dBc fIN＝170MHz 25℃ 66 74 dBc fIN＝10MHz（2Vp-p入力） 25℃ 92 94 dBc fIN＝30MHz（2Vp-p入力） 25℃ 93 92 dBc fIN＝70MHz（2Vp-p入力） 25℃ 92 92 dBc fIN＝92MHz（2Vp-p入力） 25℃ 90 89 dBc fIN＝125MHz（2Vp-p入力） 25℃ 85 87 dBc fIN＝170MHz（2Vp-p入力） 25℃ 77 82 dBc fIN＝10MHz 25℃ −98 fIN＝30MHz 25℃ −97 パラメータ 単位 スプリアスフリー・ダイナミック・レンジ （SFDR、2次または3次高調波） 79 dBc 77 dBc ワースト高調波 （2次または3次高調波を除く） −89 −96 −91 dBc −89 −97 −89 dBc −87 dBc −90 dBc −88 dBc −89 全範囲 fIN＝70MHz 25℃ −98 −90 −96 fIN＝92MHz 25℃ −98 −95 dBc fIN＝125MHz 25℃ −96 −96 dBc fIN＝170MHz 25℃ −95 −92 dBc fIN＝10MHz（2Vp-p入力） 25℃ −97 −93 dBc fIN＝30MHz（2Vp-p入力） 25℃ −97 −96 dBc fIN＝70MHz（2Vp-p入力） 25℃ −94 −94 dBc fIN＝92MHz（2Vp-p入力） 25℃ −97 −99 dBc fIN＝125MHz（2Vp-p入力） 25℃ −97 −95 dBc fIN＝170MHz（2Vp-p入力） 25℃ −93 −95 dBc fIN＝10.8MHz @ −7 dBFS、 9.8MHz @ −7 dBFS 25℃ 96 95 dBFS fIN＝70.3MHz @ −7 dBFS、 69.3MHz @ −7 dBFS 25℃ 92 92 dBFS 全範囲 325 540 MHz −89 全範囲 ツートーンSFDR アナログ帯域幅 REV. 0 ―5― AD9446 デジタル仕様 特に指定のない限り、AVDD1＝3.3V、AVDD2＝5.0V、DRVDD＝3.3V、RLVDS_BIAS＝3.74kΩ。 表3 AD9446BSVZ-80 Typ Max Min AD9446BSVZ-100 Typ Max 温度 Min ハイレベル入力電圧 全範囲 2.0 ローレベル入力電圧 全範囲 0.8 0.8 V ハイレベル入力電流 全範囲 200 200 µA ＋10 µA パラメータ 単位 CMOSロジック入力 （DFS、DCSモード、出力モード） ローレベル入力電流 全範囲 入力容量 全範囲 2.0 −10 ＋10 V −10 2 2 pF デジタル出力ビット−CMOSモード 1 （D0∼D15、OTR） DRVDD＝3.3V ハイレベル出力電圧 全範囲 ローレベル出力電圧 全範囲 3.25 3.25 V 0.2 0.2 V デジタル出力ビット−LVDSモード （D0∼D15、OTR） VOD差動出力電圧2 全範囲 247 545 247 545 mV VOS出力オフセット電圧 全範囲 1.125 1.375 1.125 1.375 V 全範囲 0.2 コモンモード電圧 全範囲 1.3 1.5 1.6 1.3 1.5 1.6 入力抵抗 全範囲 1.1 1.4 1.7 1.1 1.4 1.7 入力容量 全範囲 クロック入力（CLK＋、CLK−） 差動入力電圧 1 2 0.2 2 V 2 V kΩ pF 出力電圧レベルは、5pFの負荷を各出力にかけた状態で測定しています。 LVDS RTERM＝100Ω スイッチング仕様 特に指定のない限り、AVDD1＝3.3V、AVDD2＝5.0V、DRVDD＝3.3V。 表4 パラメータ 温度 AD9446BSVZ-80 Min Typ Max AD9446BSVZ-100 Min Typ Max 80 100 単位 クロック入力パラメータ MSPS 最大変換レート 全範囲 最小変換レート 全範囲 CLK周期 全範囲 12.5 10 ns CLKパルス幅ハイレベル1（tCLKH） 全範囲 5.0 4.0 ns CLKパルス幅ローレベル1（tCLKL） 全範囲 5.0 4.0 ns 1 1 MSPS データ出力パラメータ 出力伝播遅延−CMOS（tPD）2（Dx、DCO＋） 全範囲 出力伝播遅延−LVDS（tPD）（Dx＋）、 （tCPD）3（DCO＋） 3.35 3.35 ns 3 1 2 3 全範囲 パイプライン遅延（レイテンシ） 全範囲 アパーチャ遅延（tA） 全範囲 アパーチャ不確実性（ジッタ、tJ） 全範囲 2.1 3.6 4.8 2.3 13 3.6 13 4.8 ns サイクル ns 60 60 fsec rms デューティサイクル・スタビライザ（DCS）をイネーブルにしています。 出力伝播遅延は、5pFの負荷を使用して、クロックの50％遷移からデータの50％遷移までのタイミングで測定しています。 LVDS RTERM＝100Ω。CLK＋の立上がりエッジの50％ポイントからデータ遷移の50％ポイントまでのタイミングで測定しています。 ―6― REV. 0 AD9446 タイミング図 N–1 N N+1 AIN tCLKL tCLKH 1/fS CLK+ CLK– tPD N N – 12 N – 13 データ出力 N+1 13クロック・サイクル 05490-002 DCO+ DCO– tCPD 図2. N–1 LVDSモードのタイミング図 N N+1 VIN N+2 tCLKL tCLKH CLK– CLK+ tPD DX 13クロック・サイクル N – 13 N – 12 N–1 N 05490-003 DCO+ DCO– 図3. REV. 0 CMOSモードのタイミング図 ―7― AD9446 絶対最大定格 表5 パラメータ 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 基準 定格値 AVDD1 AGND −0.3∼＋4V AVDD2 AGND −0.3∼＋6V DRVDD DGND −0.3∼＋4V AGND DGND −0.3∼＋0.3V 熱抵抗 電気的定格 AVDD1 DRVDD −4∼＋4V AD9446のパッケージのヒート・シンクは、グラウンドにハン AVDD2 DRVDD −4∼＋6V ダ付けする必要があります。 AVDD2 AVDD1 −4∼＋6V D0±∼D15± DGND −0.3V∼DRVDD＋0.3V CLK＋／CLK− AGND −0.3V∼AVDD1＋0.3V 出力モード、 DCSモード、 AGND −0.3V∼AVDD1＋0.3V 表6 パッケージ・タイプ θJA θJB θJC 単位 100ピンTQFP/EP 19.8 8.3 2 ℃/W 自然空冷で多層ボードに実装する場合のθJA＝19.8℃/W（ヒー ト・シンクをハンダ付けした場合の代表値） DFS VIN＋、VIN− AGND −0.3V∼AVDD2＋0.3V VREF AGND −0.3V∼AVDD1＋0.3V SENSE AGND −0.3V∼AVDD1＋0.3V REFT、REFB AGND −0.3V∼AVDD1＋0.3V θ JC ＝ 2 ℃ /W （代表値、接合部−露出ヒート・シンク間）は、 ヒート・シンクを経由した熱抵抗値です。 −65∼＋125℃ エアフローは放熱を促し、これに伴ってθJAが実質的に低下しま す。さらに、金属パターンがスルーホール、グラウンド、電源 プレーンに配線されると、パッケージのピンに直接接触する金 属部分が増え、θJAが低下します。露出ヒート・シンクをグラウ ンド・プレーンにハンダ付けしてください。 自然空冷で多層ボードに実装する場合の θ JB＝ 8.3 ℃ /W （ヒー ト・シンクをハンダ付けした場合の代表値） 環境定格 保存温度範囲 動作温度範囲 −40∼＋85℃ リード・ピン温度 （ハンダ付け、 10秒） 300℃ ジャンクション 温度 150℃ 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 ―8― REV. 0 AD9446 用語の説明 最小変換レート アナログ帯域幅（フルパワー帯域幅） 基本周波数（FFT分析により決定）の電力スペクトルが3dB低 下するアナログ入力周波数です。 最小周波数のアナログ信号S/N比が保証制限値から3dBだけ低 下するときのクロック・レートです。 アパーチャ遅延（tA） オフセット誤差 クロックの立上がりエッジの50％ポイントと、アナログ入力が サンプリングされるタイミングとの間の遅延時間です。 メジャー・キャリー遷移は、VIN＋＝VIN−の0.5LSB低いアナ ログ電圧で発生します。オフセット誤差は、そのポイントから の実際の遷移の差として定義されます。 アパーチャ不確実性（ジッタ、tJ） アウトオブレンジからの回復時間 正側フルスケールの10％上から負側フルスケールの10％上まで の変化、または負側フルスケールの10％下から正側フルスケー ルの 10 ％下までの変化の後で、 ADC がアナログ入力を再び取 アパーチャ遅延のサンプル間変動です。 クロック・パルス幅およびデューティサイクル パルス幅ハイレベルは、定格性能を達成するためにクロック・ パルスがロジック 1 状態を維持する必要がある最小時間です。 パルス幅ローレベルは、クロック・パルスがローレベル状態を 維持する必要がある最小時間です。所定のクロック・レート時 に、これらの仕様に基づいて許容可能なクロック・デューティ サイクルが決定されます。 り込むまでの所要時間です。 出力伝播遅延（tPD） クロックのエッジが立ち上がった後で、出力データ・ビットが すべて有効ロジック・レベルになるまでの遅延時間です。 電源電圧変動除去比 微分非直線性（DNL、ノー・ミッシング・コード） 理想的な ADC は、正確に 1LSB 離れたコード遷移を示します。 DNL はこの理想値からの差です。 16 ビット分解能に対して保 証されたノー・ミッシング・コードは、65,536個すべてのコー 電源の最小制限電圧から最大制限電圧までの最大フルスケール 変動を示します。 信号／ノイズ＆歪み比（SINAD） 入力信号振幅のrms値と、ナイキスト周波数より下の全スペク トル成分（DC以外の高調波成分を含む）のrms値総和との比で ドが全動作範囲で存在しなければならないことを表します。 有効ビット数（ENOB） す。 所定の入力周波数時におけるサイン波入力に対する有効ビット 数は、SINADの測定値から以下の式を用いて計算できます。 S/N比（SNR） (SINAD−1.76) ENOB＝ 6.02 入力信号振幅のrms値と、ナイキスト周波数より下の全スペク トル成分（最初から6番目までの高調波成分とDC成分を除く） のrms値総和との比です。 ゲイン誤差 スプリアス・フリー・ダイナミック・レンジ（SFDR） 信号振幅のrms値とピーク・スプリアス・スペクトル成分のrms 最初の遷移は、負側フルスケールより 0.5LSB 高いアナログ電 圧で発生します。最後の遷移は、正側フルスケールより 1.5LSB 低いアナログ電圧で発生します。ゲイン誤差は、理想 的な最初と最後のコード遷移の差と、実際の最初と最後のコー ド遷移の差の偏差です。 値との比です。ピーク・スプリアス成分は高調波である場合が あります。SFDR は、dBc （信号レベルを小さくした場合の劣 化）またはdBFS （常にコンバータのフルスケールに換算）の 単位で表されることがあります。 積分非直線性（INL） 直線性誤差とは、負側フルスケールと正側フルスケールを結ぶ 直線と実際の各コード出力との偏差を意味します。負側フルス ケールとして使用するポイントは、最初のコード遷移より 0.5LSB だけ下に存在します。正側フルスケールは、最後の コード遷移より1.5LSB高いレベルと定義されます。偏差とは、 各コードの中心と真の直線との距離です。 温度ドリフト オフセット誤差およびゲイン誤差の温度ドリフトは、初期値 （25℃時）からTMINまたはTMAX時の値の最大変化量です。 最大変換レート 入力信号振幅のrms値と最初から6番目までの高調波成分のrms 和の比です。 ツートーンSFDR パラメータ・テストを実施する際に適用されるクロック・レー トです。 REV. 0 全高調波歪み いずれかの入力周波のrms値の、ピーク・スプリアス成分のrms 値に対する比です。ピーク・スプリアス成分は、IMD積である 場合とそうでない場合があります。 ―9― AD9446 DRVDD D11+ D11– D12– D13– D12+ D13+ D14– D14+ D15+ (MSB) D15– DRGND DRVDD OR– O R+ AVDD1 AGND AVDD1 AVDD1 AVDD1 AVDD1 AGND AVDD1 AGND AGND ピン配置と機能の説明 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 DCS MODE 1 75 DRGND 74 D10+ 3 73 D10– DFS 4 72 D9+ LVDS_BIAS 5 71 D9– AVDD1 6 70 D8+ SENSE 7 69 D8– VREF 8 68 DCO+ AGND 9 67 DCO– DNC 2 OUTPUT MODE 1番ピン AD9446 LVDSモード REFT 10 上面図 66 D7+ REFB 11 （実寸ではありません） 65 D7– AVDD2 12 64 DRVDD AVDD2 13 63 DRGND AVDD2 14 62 D6+ AVDD2 15 61 D6– AVDD2 16 60 D5+ AVDD2 17 59 D5– AVDD1 18 58 D4+ AVDD1 19 57 D4– AVDD1 20 56 D3+ AGND 21 55 D3– VIN+ 22 54 D2+ VIN– 23 53 D2– AGND 24 52 D1+ AVDD2 25 51 D1– 図4. 05490-004 D0+ D0– (LSB) DRVDD DRGND AGND AVDD1 AVDD1 AGND AVDD1 CLK– CLK+ AGND AVDD1 AVDD1 AVDD2 AVDD2 AVDD1 AVDD1 AVDD1 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 DNC＝接続しないでください。 100ピンTQFP/EPパッケージのピン配置（LVDSモード） ― 10 ― REV. 0 AD9446 表7. ピン機能の説明−100ピンTQFP/EPパッケージ（LVDSモード） ピン番号 記号 機能 1 DCS MODE クロック・デューティサイクル・スタビライザ（DCS）制御ピン。CMOS互 換。DCS＝ローレベル（AGND）でDCSがイネーブルになります（推奨設定） 。 DCS＝ハイレベル（AVDD1）でDCSがディスエーブルになります。 2 3 DNC 接続しません。ピンは開放しておきます。 OUTPUT MODE CMOS互換の出力ロジック・モード制御ピン。OUTPUT MODE＝0でCMOS モードになります。OUTPUT MODE＝1（AVDD1）でLVDS出力になりま 4 DFS データ・フォーマット選択ピン。出力データのフォーマットを決定する CMOS制御ピンです。DFS＝ハイレベル（AVDD1）で2の補数を選択します。 DFS＝ローレベル（グラウンド）でオフセット・バイナリを選択します。 5 6、18∼20、32∼34、36、38、 43∼45、92∼97 7 LVDS_BIAS AVDD1 LVDS出力電流の設定ピン。3.7kΩの抵抗をDRGNDに終端接続してください。 3.3V（±5％）のアナログ電源 SENSE 8 VREF リファレンス・モード選択ピン。AGNDに接続すると1.6Vの内部リファレン スを選択します（3.2Vp-pのアナログ入力電圧範囲）。AVDD1に接続すると外 部リファレンスを選択します。 1.6VリファレンスのI/Oピン。このピンの機能は、SENSEピンと外部プログラ ミング抵抗の設定によって異なります。0.1µFと10µFのコンデンサをグラウン ド間に接続して、デカップリングを行ってください。 9、21、24、39、42、46、91、 98、99、100、 AGND す。 アナログ・グラウンド。パッケージの底面に実装された露出ヒート・シンクを AGNDに接続します。 露出ヒート・シンク 10 REFT 差動リファレンス出力ピン。0.1µFのコンデンサをグラウンド間に接続し、さ らに0.1µFと10µFのコンデンサをREFB（11番ピン）間に接続して、デカップ リングを行ってください。 11 REFB 差動リファレンス出力ピン。0.1µFのコンデンサをグラウンド間に接続し、さ らに0.1µFと10µFのコンデンサをREFT（10番ピン）間に接続して、デカップ リングを行ってください。 12∼17、25∼31、35、37 22 23 40 41 47、63、75、87, 48、64、76、88 49 50 51 52 53 54 55 56 57 58 59 60 61 62 65 66 67 68 69 70 AVDD2 VIN＋ VIN− CLK＋ CLK− DRGND DRVDD D0−（LSB） D0＋ D1− D1＋ D2− D2＋ D3− D3＋ D4− D4＋ D5− D5＋ D6− D6＋ D7− D7＋ DCO− DCO＋ D8− D8＋ REV. 0 5.0Vのアナログ電源（±5％） アナログ入力−真 アナログ入力−相補 クロック入力−真 クロック入力−相補 デジタル出力グラウンド 3.3Vのデジタル出力電源（3.0∼3.6V） 相補出力ビットD0（LVDSレベル） 真の出力ビットD0 相補出力ビットD1 真の出力ビットD1 相補出力ビットD2 真の出力ビットD2 相補出力ビットD3 真の出力ビットD3 相補出力ビットD4 真の出力ビットD4 相補出力ビットD5 真の出力ビットD5 相補出力ビットD6 真の出力ビットD6 相補出力ビットD7 真の出力ビットD7 データ・クロック出力−相補 データ・クロック出力−真 相補出力ビットD8 真の出力ビットD8 ― 11 ― AD9446 ピン番号 記号 機能 71 72 73 74 77 78 D9− D9＋ D10− D10＋ D11− D11＋ D12− D12＋ D13− D13＋ D14− D14＋ D15− D15＋（MSB） OR− OR＋ 相補出力ビットD9 79 80 81 82 83 84 85 86 89 90 真の出力ビットD9 相補出力ビットD10 真の出力ビットD10 相補出力ビットD11 真の出力ビットD11 相補出力ビットD12 真の出力ビットD12 相補出力ビットD13 真の出力ビットD13 相補出力ビットD14 真の出力ビットD14 相補出力ビットD15 真の出力ビットD15 アウトオブレンジ相補出力ビット アウトオブレンジ真の出力ビット ― 12 ― REV. 0 DRVDD D5+ D7+ D6+ D8+ D10+ D9+ D12+ D11+ D14+ D13+ DRGND DRVDD OR+ D15+ (MSB) AGND AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AGND AGND AGND AD9446 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 DCS MODE 1 75 DRGND 74 D4+ 3 73 D3+ DFS 4 72 D2+ LVDS_BIAS 5 71 D1+ AVDD1 6 70 D0+ (LSB) SENSE 7 69 DNC VREF 8 68 DCO+ AGND 9 67 DCO– DNC 2 OUTPUT MODE 1番ピン AD9446 CMOSモード REFT 10 上面図 66 DNC REFB 11 （実寸ではありません） 65 DNC AVDD2 12 64 DRVDD AVDD2 13 63 DRGND AVDD2 14 62 DNC AVDD2 15 61 DNC AVDD2 16 60 DNC AVDD2 17 59 DNC AVDD1 18 58 DNC AVDD1 19 57 DNC AVDD1 20 56 DNC AGND 21 55 DNC VIN+ 22 54 DNC VIN– 23 53 DNC AGND 24 52 DNC AVDD2 25 51 DNC REV. 0 100ピンTQFP/EPパッケージのピン配置（CMOSモード） ― 13 ― 05490-005 DNC DNC DRVDD AGND DRGND AVDD1 AVDD1 AGND AVDD1 CLK– CLK+ AGND AVDD1 AVDD2 AVDD1 AVDD1 AVDD2 AVDD1 AVDD1 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 図5. AVDD2 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 DNC＝接続しないでください。 AD9446 表8. ピン機能の説明−100ピンTQFP/EPパッケージ（CMOSモード） ピン番号 記号 機能 1 DCS MODE クロック・デューティサイクル・スタビライザ（DCS）制御ピン。CMOS互 換です。DCS＝ローレベル（AGND）でDCSがイネーブルになります（推奨 設定）。DCS＝ハイレベル（AVDD1）でDCSがディスエーブルになります。 2、49∼62、65∼66、69、 3 DNC 接続しません。ピンは開放しておきます。 OUTPUT MODE CMOS互換の出力ロジック・モード制御ピン。OUTPUT MODE＝0でCMOS モードになります。OUTPUT MODE＝1（AVDD1）でLVDS出力になりま 4 DFS データ・フォーマット選択ピン。出力データのフォーマットを決定する CMOS制御ピンです。DFS＝ハイレベル（AVDD1）で2の補数を選択します。 DFS＝ローレベル（グラウンド）でオフセット・バイナリを選択します。 5 6、18∼20、32∼34、36、 38、43∼45、92∼97 7 LVDS_BIAS AVDD1 LVDS出力電流の設定ピン。3.7kΩの抵抗をDRGNDに終端接続してください。 3.3V（±5％）のアナログ電源 SENSE リファレンス・モード選択ピン。AGNDに接続すると1Vの内部リファレンス を選択します。AVDD1に接続すると外部リファレンスを選択します。 8 VREF 1.6VリファレンスのI/Oピン。このピンの機能は、SENSEピンと外部プログラ ミング抵抗の設定によって異なります。0.1µFと10µFのコンデンサをグラウン ド間に接続して、デカップリングを行ってください。 9、21、24、39、42、46、91、 98、99、100、 AGND アナログ・グラウンド。パッケージの底面に実装された露出ヒート・シンクを す。 AGNDに接続します。 露出ヒート・シンク 10 REFT 差動リファレンス出力ピン。0.1µFのコンデンサをグラウンド間に接続し、さ らに0.1µFと10µFのコンデンサをREFB（11番ピン）間に接続して、デカップ リングを行ってください。 11 REFB 差動リファレンス電圧ピン。0.1µFのコンデンサをグラウンド間に接続し、さ らに0.1µFと10µFのコンデンサをREFT（10番ピン）間に接続して、デカップ リングを行ってください。 12∼17、25∼31、35、37 22 23 40 41 47、63、75、87、 48、64、76、88 67 68 70 71 72 73 74 77 78 79 80 81 82 83 84 85 86 89 90 AVDD2 VIN＋ VIN− CLK＋ CLK− DRGND DRVDD DCO− DCO＋ D0＋（LSB） D1＋ D2＋ D3＋ D4＋ D5＋ D6＋ D7＋ D8＋ D9＋ D10＋ D11＋ D12＋ D13＋ D14＋ D15＋（MSB） OR＋ 5.0Vのアナログ電源（±5％） アナログ入力−真 アナログ入力−相補 クロック入力−真 クロック入力−相補 デジタル出力グラウンド 3.3Vのデジタル出力電源（3.0∼3.6V） データ・クロック出力−相補 データ・クロック出力−真 真の出力ビットD0（CMOSレベル） 真の出力ビットD1 真の出力ビットD2 真の出力ビットD3 真の出力ビットD4 真の出力ビットD5 真の出力ビットD6 真の出力ビットD7 真の出力ビットD8 真の出力ビットD9 真の出力ビットD10 真の出力ビットD11 真の出力ビットD12 真の出力ビットD13 真の出力ビットD14 真の出力ビットD15 アウトオブレンジ真の出力ビット ― 14 ― REV. 0 AD9446 等価回路 AVDD2 DRVDD VIN+ 1kΩ 6pF DX T/H AVDD2 05490-009 X1 3.5V 1kΩ 05490-006 VIN– 6pF アナログ入力等価回路 DRVDD CMOSデジタル出力等価回路 DRVDD VDD K LVDSBIAS 3.74kΩ ILVDSOUT DCS MODE, OUTPUT MODE, DFS 30kΩ LVDS_BIAS等価回路 図10. デジタル入力等価回路、DFS、DCS MODE、OUTPUT MODE AVDD2 DRVDD 3kΩ V V DX– DX+ V V 05490-010 1.2V 図7. 図9. 05490-007 図6. 3kΩ CLK– CLK+ 2.5kΩ 図8. REV. 0 0 54 9 0 - 0 1 1 05490-008 2.5kΩ LVDSデジタル出力等価回路 図11. ― 15 ― サンプル・クロック入力等価回路 AD9446 代表的な性能特性 特に指定のない限り、AVDD1＝3.3V、AVDD2＝5.0V、DRVDD＝3.3V、規定のサンプリング・レート、LVDSモード、DCSイネー ブル、TA＝25℃、3.2Vp-pの差動入力、AIN＝−1.0dBFS、トリミング済みの内部リファレンス（VREF定格値＝1.6V）。 0 0 100MSPS 10.3MHz @ –1.0dBFS SNR = 79.7dB ENOB = 13.1ビット SFDR = 90dBc –10 –20 –30 –20 –30 –40 振幅（dBFS） –40 –50 –60 –70 –80 –50 –60 –70 –80 –90 –90 –100 –100 –110 05490-012 –110 –120 –130 12.5 0 25.0 37.5 05490-015 振幅（dBFS） 100MSPS 92.16MHz @ –1.0dBFS SNR = 78.9dB ENOB = 12.7ビット SFDR = 84dBc –10 –120 –130 50.0 12.5 0 周波数（MHz） 図12. 64kポイントのシングルトーン FFT/100MSPS/10.3MHz（AD9446-100） 図15. 37.5 50.0 64kポイントのシングルトーン FFT/100MSPS/92.16MHz（AD9446-100） 0.6 0 100MSPS 30.3MHz @ –1.0dBFS SNR = 79.5dB ENOB = 12.9ビット SFDR = 90dBc –10 –20 –30 0.4 DNL誤差（MSB） –40 振幅（dBFS） 25.0 周波数（MHz） –50 –60 –70 –80 –90 0.2 0 –0.2 –100 05490-013 –130 12.5 0 25.0 37.5 05490-016 –0.4 –110 –120 –0.6 50.0 0 8192 周波数（MHz） 図13. 16384 24576 32768 40960 49152 57344 65536 出力コード 64kポイントのシングルトーン FFT/100MSPS/30.3MHz（AD9446-100） 図16. 出力コード 対 DNL誤差 （AD9446-100、100MSPS、10.3MHz） 4 0 100MSPS 70.3MHz @ –1.0dBFS SNR = 79.0dB ENOB = 12.9ビット SFDR = 86dBc –10 –20 –30 3 2 INL誤差（MSB） –50 –60 –70 –80 1 0 –1 –90 –2 –100 –120 –3 –130 12.5 0 25.0 37.5 05490-017 –110 05490-014 振幅（dBFS） –40 –4 50.0 0 8192 周波数（MHz） 図14. 16384 24576 32768 40960 49152 57344 65536 出力コード 64kポイントのシングルトーン FFT/100MSPS/70.3MHz（AD9446-100） 図17. ― 16 ― 出力コード 対 INL誤差 （AD9446-100、100MSPS、10.3MHz） REV. 0 AD9446 0 0 80MSPS 10.3MHz @ –1.0dBFS SNR = 81.8dB ENOB = 13.2ビット SFDR = 90dBc –10 –20 –30 –20 –30 –40 振幅（dBFS） –40 –50 –60 –70 –80 –50 –60 –70 –80 –90 –90 –100 –100 –110 05490-018 –110 –120 –130 12.5 0 25.0 05490-021 振幅（dBFS） 80MSPS 100.3MHz @ –1.0dBFS SNR = 79.5dB ENOB = 12.7ビット SFDR = 92dBc –10 –120 –130 37.5 12.5 0 周波数（MHz） 図18. 64kポイントのシングルトーン FFT/80MSPS/10.3MHz（AD9446-80） 図21. 0 37.5 64kポイントのシングルトーン FFT/80MSPS/100.3MHz（AD9446-80） 0.6 80MSPS 30.3MHz @ –1.0dBFS SNR = 81.6dB ENOB = 13.2ビット SFDR = 89dBc –10 –20 –30 0.4 DNL誤差（MSB） –40 振幅（dBFS） 25.0 周波数（MHz） –50 –60 –70 –80 –90 0.2 0 –0.2 –100 05490-019 –130 12.5 0 25.0 05490-022 –0.4 –110 –120 –0.6 37.5 0 8192 周波数（MHz） 図19. 16384 24576 32768 40960 49152 57344 65536 出力コード 64kポイントのシングルトーン FFT/80MSPS/30.3MHz（AD9446-80） 図22. 出力コード 対 DNL誤差 （AD9446-80、80MSPS、10.3MHz） 4 0 80MSPS 70.3MHz @ –1.0dBFS SNR = 80.6dB ENOB = 12.9ビット SFDR = 85dBc –10 –20 –30 3 2 INL誤差（MSB） 振幅（dBFS） –40 –50 –60 –70 –80 1 0 –1 –90 –2 –100 –130 12.5 0 25.0 05490-023 –3 05490-020 –110 –120 –4 37.5 0 8192 周波数（MHz） 図20. REV. 0 16384 24576 32768 40960 49152 57344 出力コード 64kポイントのシングルトーン FFT/80MSPS/70.3MHz（AD9446-80） 図23. ― 17 ― 出力コード 対 INL誤差 （AD9446-80、80MSPS、10.3MHz） 65536 AD9446 95 95 SFDR (dBc) +85°C SFDR (dBc) –40°C SFDR (dBc) +25°C SFDR (dBc) +25°C 90 90 SFDR (dBc) +85°C SFDR (dBc) –40°C 85 (dB) (dB) 85 SNR (dB) +25°C SNR (dB) –40°C 80 80 SNR (dB) +25°C SNR (dB) –40°C SNR (dB) +85°C 75 75 70 0 20 40 60 80 100 120 140 160 70 180 0 20 40 60 アナログ入力周波数（MHz） 図24. 05490-027 05490-024 SNR (dB) +85°C 80 100 120 140 160 180 アナログ入力周波数（MHz） アナログ入力周波数 対 SNR/SFDR （AD9446-100、100MSPS、3.2Vp-pの 入力範囲） 図27. 95 アナログ入力周波数 対 SNR/SFDR （AD9446-100、100MSPS、2.0Vp-pの 入力範囲） 86 SFDR (dBc) +85°C 85 SFDR (dBc) +25°C 90 84 SFDR (dBc) –40°C 80M SNR dBFS 83 (dB) (dB) 85 SNR (dB) +25°C SNR (dB) –40°C 82 81 80 100M SNR dBFS 80 SNR (dB) +85°C 05490-025 70 0 20 40 60 80 100 120 140 160 05490-039 79 75 78 77 1.8 180 2.0 2.2 2.4 図25. 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2 アナログ入力電圧範囲（Vp-p） アナログ入力周波数（MHz） アナログ入力周波数 対 SNR/SFDR （AD9446-100、100MSPS、3.2Vp-pの 入力範囲、CMOS出力モード） 図28. 120 アナログ入力電圧範囲 対 SNR （AD9446-100、30.3MHz、−30dBFS） 130 SFDR dBFS SFDR dBFS 110 100 90 80 SNR dBFS SNR dBFS (dB) 60 50 40 SFDR dBc SFDR dBc 30 SNR dB 0 –100 –90 –80 –70 –60 10 –50 –40 –30 –20 –10 SNR dB 0 –100 0 –90 アナログ入力振幅（dB） 図26. –80 –70 –60 05490-029 20 05490-026 (dB) 70 –50 –40 –30 –20 –10 0 アナログ入力振幅（dB） アナログ入力レベル 対 SNR/SFDR （AD9446-100、100MSPS） 図29. ― 18 ― アナログ入力レベル 対 SNR/SFDR （AD9446-100、100MSPS、CMOS出力 モード） REV. 0 AD9446 95 95 SFDR (dBc) –40°C SFDR (dBc) +85°C SFDR (dBc) –40°C 90 90 SFDR (dBc) +25°C SFDR (dBc) +25°C 85 85 SNR (dB) –40°C SNR (dB) –40°C SFDR (dBc) +85°C (dB) 80 (dB) 80 SNR (dB) +85°C SNR (dB) +25°C 75 75 SNR (dB) +25°C 65 65 05490-030 70 60 0 20 40 60 80 100 120 140 160 05490-033 SNR (dB) +85°C 70 60 180 0 20 40 60 図30. 80 100 120 140 160 180 アナログ入力周波数（MHz） アナログ入力周波数（MHz） アナログ入力周波数 対 SNR/SFDR （AD9446-80、80MSPS、3.2Vp-pの 入力範囲） 図33. 95 アナログ入力周波数 対 SNR/SFDR （AD9446-80、80MSPS、2.0Vp-pの 入力範囲） 90 SFDR (dBc) +25°C SFDR dBc 88 SFDR (dBc) –40°C 90 86 SFDR (dBc) +85°C 85 84 SNR (dB) –40°C 82 (dB) (dB) 80 SNR (dB) +25°C SNR (dB) +85°C 75 80 SNR dB 78 76 70 05490-031 60 20 40 60 80 100 120 140 160 72 70 2.6 180 2.8 3.0 アナログ入力周波数（MHz） 図31. アナログ入力周波数 対 SNR/SFDR （AD9446-80、80MSPS、3.2Vp-pの 入力範囲、CMOS出力モード） 図34. 120 4.0 4.2 SFDR dBFS 80 SNR dBFS (dB) (dB) 3.8 100 80 60 SNR dBFS 60 40 SFDR dBc SFDR dBc 20 05490-032 20 SNR dB –90 –80 –70 –60 –50 –40 –30 –20 –10 SNR dB 0 –100 0 –90 アナログ入力振幅（dB） 図32. REV. 0 3.6 120 100 0 –100 3.4 アナログ入力コモンモード電圧 対 SNR/SFDR（AD9446-80、80MSPS） SFDR dBFS 40 3.2 アナログ入力コモンモード電圧 05490-035 0 05490-034 74 65 –80 –70 –60 –50 –40 –30 –20 –10 アナログ入力振幅（dB） アナログ入力レベル 対 SNR/SFDR （AD9446-80、80MSPS） 図35. ― 19 ― アナログ入力レベル 対 SNR/SFDR （AD9446-80、80MSPS、CMOS出力 モード） 0 AD9446 0 0 100MSPS 9.8MHz @ –7.0dBFS 10.8MHz @ –7.0dBFS SFDR = 95dBc –20 –20 スプリアスおよびIMD3（dB） –30 –10 –50 –60 –70 –80 –90 –100 –110 –130 –140 12.5 0 25.0 37.5 –40 SFDR dBc –50 ワーストIMD3 dBc –60 –70 –80 –90 SFDR dBFS –100 –110 05490-037 –120 –30 ワーストIMD3 dBFS –120 –130 –100 50.0 –90 –80 –70 周波数（MHz） 64kポイントのツートーン FFT/100MSPS/9.8MHz、10.8MHz （AD9446-100） 図39. 0 0 –10 –10 –20 –20 –30 –30 SFDR dBc –50 –60 ワーストIMD3 dBc –70 –80 –90 –40 –30 –20 0 –10 アナログ入力レベル 対 ツートーンSFDR （AD9446-100、100MSPS/69.3MHz、 70.3MHz） 80MSPS 9.8MHz @ –7.0dBFS 10.8MHz @ –7.0dBFS SFDR = 96dBc –50 –60 –70 –80 –90 –100 SFDR dBFS –110 05490-038 –120 ワーストIMD3 dBFS –130 –100 –90 –80 –70 –60 –50 –40 –30 –20 –120 –130 –140 0 –10 05490-042 –100 –110 10 0 20 基本レベル（dB） 図37. 30 40 周波数（MHz） アナログ入力レベル 対 ツートーンSFDR （AD9446-100、100MSPS/9.8MHz、 10.8MHz） 図40. 0 64kポイントのツートーン FFT/80MSPS/9.8MHz、10.8MHz （AD9446-80） 0 100MSPS 69.3MHz @ –7.0dBFS 70.3MHz @ –7.0dBFS SFDR = 92dBc –10 –20 –10 –20 スプリアスおよびIMD3（dB） –30 –40 –50 –60 –70 –80 –90 –100 –110 –120 –130 –140 12.5 0 25.0 37.5 –30 –40 –50 SFDR dBc –60 –70 ワーストIMD3 dBc –80 –90 –100 SFDR dBFS –110 05490-040 振幅（dBFS） –50 –40 –40 振幅（dBFS） スプリアスおよびIMD3（dB） 図36. –60 基本レベル（dB） –120 ワーストIMD3 dBFS –130 –100 50.0 –90 周波数（MHz） 図38. 05490-043 振幅（dBFS） –40 05490-041 –10 –80 –70 –60 –50 –40 –30 –20 –10 0 基本レベル（dB） 64kポイントのツートーン FFT/100MSPS/69.3MHz、70.3MHz （AD9446-100） 図41. ― 20 ― アナログ入力レベル 対 ツートーンSFDR （AD9446-80、80MSPS/9.8MHz、 10.8MHz） REV. 0 AD9446 16000 18000 サンプル・サイズ＝65538 14296 17090 16450 サンプル・サイズ＝65538 16000 14000 12619 11927 12000 14000 12000 11027 10145 8376 8000 頻度 頻度 10000 7277 10000 8000 6000 6000 4073 1181 947 146 グラウンド入力ヒストグラム （AD9446-100） 図45. 0 N+6 N+4 N+2 N+3 N グラウンド入力ヒストグラム （AD9446-80） 0 80MSPS 69.3MHz @ –7.0dBFS 70.3MHz @ –7.0dBFS SFDR = 92dBc –10 –20 –0.1 ゲイン誤差（％FSR） –30 –40 –50 –60 –70 –80 –90 –100 –0.2 –0.3 –0.4 –0.5 –0.6 –110 –0.7 05490-045 –120 –130 –140 10 0 20 30 –0.8 –40 40 05490-048 振幅（dBFS） N+1 N–2 出力コード 出力コード 図42. N–1 198 30 N–4 10 N–3 3 N–5 0 N+5 2000 N+7 N+4 N+3 N+2 N N+1 N–1 N–2 N–3 N–5 N–4 N–6 N–7 0 80 22 N+6 426 05490-044 1458 1192 11 40 315 05490-047 4000 N+5 2000 4393 3916 3424 N–6 4000 –20 周波数（MHz） 図43. 64kポイントのツートーン FFT/80MSPS/69.3MHz、70.3MHz （AD9446-80） 図46. 0 0 20 40 温度（℃） 60 80 ゲインの温度特性（AD9446-100） 400 –10 350 –30 300 AVDD1 –40 –50 ISUPPLY (mA) SFDR dBc –60 –70 ワーストIMD3 dBc –80 250 200 AVDD2 150 –90 –100 100 SFDR dBFS DRVDD –120 ワーストIMD3 dBFS –130 –100 –90 図44. REV. 0 –80 –70 –60 –50 –40 –30 基本レベル（dB） 50 05490-046 –110 –20 –10 05490-049 スプリアスおよびIMD3（dB） –20 0 0 0 アナログ入力レベル 対 ツートーンSFDR （AD9446-80、80MSPS/69.3MHz、 70.3MHz） 20 図47. ― 21 ― 40 60 80 100 サンプリング・レート（MSPS） 120 サンプリング・レート 対 電源電流 （AD9446-80、10.3MHz＠−1dBFS） 140 AD9446 82 95 93 81 10.3MHz SFDR dBc 91 80 89 (dB) (dB) 70.3MHz SFDR dBc 87 30.3MHz SFDR dBc 79 10.3MHz SFDR dBc 85 78 83 30.3MHz SFDR dBc 79 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 05490-050 70.3MHz SFDR dBc 3.8 4.0 76 1.8 4.2 05490-064 77 81 2.0 2.2 2.4 アナログ入力電圧範囲（Vp-p） 図48. 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2 4.0 4.2 アナログ入力電圧範囲（Vp-p） アナログ入力電圧範囲 対 SFDR （AD9446-100、100MSPS） 図51. 1.625 アナログ入力電圧範囲 対 SNR （AD9446-100、100MSPS） 95 93 1.620 10.3MHz SFDR dBc 91 30.3MHz SFDR dBc (dB) VREF 89 1.615 87 85 70.3MHz SFDR dBc 83 1.610 –20 0 20 40 60 79 1.8 80 05490-065 05490-051 1.605 –40 81 2.0 2.2 2.4 温度（℃） 図49. 2.6 2.8 3.0 3.2 3.4 3.6 3.8 アナログ入力電圧範囲（Vp-p） VREFの温度特性（AD9446-100） 図52. 450 アナログ入力電圧範囲 対 SFDR （AD9446-80、100MSPS） 84 400 10.3MHz SNR dB 83 350 30.3MHz SNR dB 81 (dB) 250 200 70.3MHz SNR dB 80 AVDD2 150 79 100 DRVDD 50 0 0 20 40 60 80 100 120 77 1.8 140 05490-066 78 05490-063 ISUPPLY (mA) 82 AVDD1 300 2.0 2.2 2.4 図50. 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2 アナログ入力電圧範囲（Vp-p） サンプリング・レート（MSPS） サンプリング・レート 対 電源電流 （AD9446-100、10.3MHz＠−1dBFS） 図53. ― 22 ― アナログ入力電圧範囲 対 SNR （AD9446-80、80MSPS） REV. 0 AD9446 100 100M SFDR dBc 95 80M SFDR dBc (dB) 90 85 80M SNR dB 80 05490-036 100M SNR dB 75 0 10 20 30 40 50 60 70 80 90 100 110 サンプリング・レート（MSPS） 図54. REV. 0 サンプリング・レート 対 シングルトーン SNR/SFDR（AD9446、2.3MHz） ― 23 ― AD9446 動作原理 AD9446のアーキテクチャは、高速動作と使いやすさを追求し て最適化されています。アナログ入力は、内蔵の広帯域トラッ ク＆ホールド回路を駆動し、このトラック／ホールド回路が入 力信号をサンプリングした後に、 16 ビットのパイプライン ADCコアにより量子化します。AD9446はリファレンスとTTL、 CMOS、LVPECLの各レベルを入力できる入力ロジックを内蔵 しています。OUTPUT MODEピンを使用して、デジタル出力 の ロ ジ ッ ク ・ レ ベ ル と し て 標 準 の 3V CMOS ま た は LVDS （ANSI-644準拠）を選択できます。 部のアプリケーションでSFDR性能を改善できる場合がありま す。またこの範囲を3.8Vp-pまで拡大すれば、SNR性能を改善 できる場合があります。リファレンス電圧を変動させると、 ADCの微分非直線性が変化するので注意してください。アナロ グ入力電圧範囲を 2Vp-p よりも低く設定するとミッシング・ コードが発生し、そのためにノイズおよび歪み性能が低下しま す。 VIN+ アナログ入力とリファレンスの概要 VIN– REFT AD9446は、安定した高精度の0.5Vバンドギャップ電圧リファ レンスを内蔵しています。この内部リファレンスまたは外部か ら供給するリファレンス電圧のいずれかを使用し、AD9446に 印加するリファレンス電圧を変化させて入力電圧範囲を調整で きます。このADCの入力スパンは、リファレンス電圧の変化に 比例します。 0.1µF + 10µF REFB 0.1µF VREF 10µF + 内部リファレンスの接続 AD9446の内蔵コンパレータがSENSEピンの電位を検出し、リ ファレンスを表9 に示す3 つの状態に設定します。SENSE ピン 0.1µF 選択 ロジック SENSE をグラウンドに接続した場合、リファレンス・アンプ・スイッ チが内部抵抗分圧器に接続され（図 55 を参照）、 VREF が約 1.6Vに設定されます。抵抗分圧器を図56に示すように接続した 場合も、スイッチは SENSE ピンに接続されます。これによっ て、リファレンス・アンプが非反転モードになり、VREF出力 が次の値をとります。 05490-052 0.5V AD9446 図55. R2 R1 内部リファレンスの設定 VIN+ VIN– REFT すべてのリファレンス設定で、REFTとREFBがADCコアを駆 動し、入力スパンを設定します。内部または外部どちらのリ ファレンスを使用する場合であっても、ADCの入力範囲は常に リファレンス・ピンの電圧の2倍に等しくなります。 ADC コア 給する利点はほとんどありません。ゲイン・トリミングは、 AD9446の入力電圧範囲を3.2Vp-pの公称値に設定して行いま す（ SENSE を AGND に接続）。このトリミングに加えて、 3.2Vp-pのアナログ入力電圧範囲によって最大のAC性能が得ら れるため、アナログ入力電圧範囲を2Vp-pよりも低くしてもほ とんど意味がありません。ただし、この範囲を狭くすると、一 ― 24 ― 0.1µF + 10µF REFB 0.1µF VREF 内部リファレンスのトリミング AD9446の内部リファレンス電圧は出荷テスト時にトリミング されています。したがって、AD9446に外部リファレンスを供 0.1µF + 10µF 0.1µF 選択 ロジック R2 SENSE R1 0.5V AD9446 図56. 05490-053 VREF = 0.5V× 1 + 0.1µF ADC コア リファレンスのプログラマブル設定 REV. 0 AD9446 表9. リファレンス設定の概要 選択モード SENSE電圧 供給されるVREF（V） 外部リファレンス AVDD プログラマブル・リファレンス 0.2V∼VREF ― R2 0.5 × 1 + （図56を参照） R1 プログラマブル・リファレンス （2Vp-pに対して設定） 0.2V∼VREF 0.5 × 1 + R2 、R1＝R2＝1kΩ R1 2.0 プログラマブル・リファレンス （2Vp-pに対して設定） 0.2V∼VREF 0.5 × 1 + R2 、R1＝1kΩ、R2＝2.8kΩ R1 3.8 AGND∼0.2V 1.6 内部固定リファレンス 設定される差動スパン（Vp-p） 外部リファレンスの2倍 2×VREF 3.2 外部リファレンスでの動作 SENSEピンをAVDDに接続すると、内部リファレンスがディ スエーブルになり、外部リファレンスを使用できるようになり ます。内部リファレンス・バッファは、外部リファレンスに対 して7kΩの等価負荷になります。この場合でも、内部バッファ は、ADCコアに対する正および負側フルスケール・リファレン ス（ REFT と REFB ）の供給を続けます。入力スパンは常にリ ファレンス電圧値の2 倍になるため、外部リファレンスは必ず 2.0V以下にしてください。ゲイン変動の温度特性については、 図46を参照してください。 VIN+ 1.6V p-p VIN– デジタル出力＝オール1 デジタル出力＝オール0 図57. 差動アナログ入力電圧範囲（VREF＝1.6V時） AD9446のアナログ入力電圧範囲は、グラウンドから3.5Vオフ セットされます。各アナログ入力は 1kΩ の抵抗を経由して、 3.5V のバイアス電圧および差動バッファの入力に接続されま す。入力上の内部バイアス・ネットワークは、バッファを正し くバイアスするため、最大限の直線性と入力範囲が確保されま す（「等価回路」を参照）。したがって、AD9446を駆動するア ナログ信号源を入力ピンにACカップリングします。AD9446の アナログ入力を駆動するには、RFトランスを使用して、シング ルエンド信号を差動信号に変換することを推奨します（図58を 参照）。トランスの出力とAD9446のアナログ入力との間に直列 抵抗を接続すると、内蔵のサンプル＆ホールド回路から発生す るスイッチング・トランジェントからアナログ入力信号源を効 果的に絶縁できます。トランス入力のインピーダンス・マッチ ングでは、内部3.5Vバイアス回路に接続された1kΩ抵抗のほか に、直列抵抗を考慮してください。たとえば、RTを51Ω、RSを 33Ω にそれぞれ設定し、トランスのインピーダンス比が1:1 で あるとすれば、入力はフルスケール駆動レベルが 16.0dBm の 50Ω信号源とマッチングします。評価用ボードの回路図に示す ように（図61を参照）、50Ωのインピーダンス・マッチングを トランスの2次側に組み込むことも可能です。 アナログ 入力信号 R T RS ADT1–1WT RS VIN+ AD9446 VIN– 0.1µF 図58. REV. 0 ― 25 ― 05490-055 公称値とされる1.6Vのリファレンスを使用する場合（「内部リ ファレンスのトリミング」を参照）、AD9446の公称差動アナロ グ入力電圧範囲は各入力（VIN＋、VIN−）上で3.2Vp-pまた は1.6Vp-pとなります。 05490-054 アナログ入力 AD9446 へのアナログ入力は、最近の多くの高速、高ダイナ ミック・レンジADCと同様、差動になっています。差動入力の 場合、減衰およびゲイン段を経由して信号が処理されるため チップ内部での性能が改善されますが、その改善のほとんどは 偶数次高調波の除去性能が高い差動アナログ段に依存します。 さらに、PCボードのレベルでも利点が得られます。第1の利点 として、差動入力はグラウンドや電源ノイズなどの浮遊信号に 対する高い同相ノイズ除去性能を備えています。2番目として、 差動入力は局部発振器のフィードスルーなどの同相信号を良好 に除去できます。シングルエンドのアナログ入力では、 AD9446の規定されたノイズおよび歪み性能を実現することは 不可能です。したがって、シングルエンドの入力構成は推奨し ません。シングルエンドのアナログ入力構成に対応するその他 の16ビットADCについては、弊社までお問い合わせください。 3.5V トランス・カップリングのアナログ入力回路 AD9446 一般に高速 ADC では、立上がりと立下がり両方のクロック・ エッジを使用してさまざまな内部タイミング信号を発生させる ため、クロック・デューティサイクルの変化に対して敏感です。 動的性能特性を維持するには、一般にクロック・デューティサ イクルの変化を5％以内に抑える必要があります。AD9446は、 クロック・デューティサイクル・スタビライザ（DCS）を内蔵 しています。このDCSは非サンプリング・エッジのリタイミン グを実行し、デューティサイクルが約 50 ％（公称）の内部ク ロック信号を供給します。DCSをイネーブルにすると、デュー ティサイクルが30∼70％のときに、ノイズおよび歪み性能がほ とんどフラットな状態になります。DCS回路はCLK＋の立上が りエッジにロックされ、その内部でタイミングを最適化します。 その結果、性能を低下させることなく、幅広い範囲の入力 デューティサイクルを設定することが可能になります。ただし、 入力の立上がりエッジのジッタに対しては、十分な注意を払う 必要があり、これは内部安定化回路によって低減されることは ありません。クロック速度が公称値の 30MHz よりも低い場合 は、デューティサイクル制御ループが機能しなくなります。こ のループは、クロック速度がダイナミックに変更されることの あるアプリケーションで配慮が必要な時定数と関連し、ダイナ ミックなクロック周波数が増加または低下した後で、DCSルー プが入力信号に再ロックされるまでに1.5∼5µsの待ち時間を必 要とします。このループがロックされない間は、DCSループが バイパスされ、内部デバイス・タイミングは入力クロック信号 のデューティサイクルに依存します。このようなアプリケー ションでは、デューティサイクル・スタビライザをディスエー ブルにする方法が適切です。これ以外のアプリケーションでは すべて、最大限のAC性能を得るために、DCS回路をイネーブ ルにすることを推奨します。 DCS 回路の制御には、 DCS MODE ピンを使用します。 DCS MODE ピンを CMOS ローレベル（ AGND ）に設定すると、 DCSがイネーブルになります。ハイレベル（AVDD1＝3.3V） に設定すると、DCSがディスエーブルになります。 性能の低下を防止するために、AD9446の入力サンプリング・ クロック信号は品質が高く、位相ノイズが非常に低い信号源と してください。16ビット精度を維持するには、エンコード・ク ロックの位相ノイズの低減が非常に重要です。ジッタの高いク ロック源を使用すると、アナログ入力信号が70MHz時に、S/N 比がすぐに3∼4dB低下してしまいます。（アプリケーション・ ノート「AN-501：アパーチャ不確実性とADCのシステム性能」 を参照してください。）最適な性能を得るためには、AD9446の クロックを差動にしてください。サンプリング・クロック入力 は約1.5Vに内部バイアスされ、入力信号は一般にトランスまた はコンデンサを経由してCLK＋およびCLK−ピンにACカップ 低ジッタのクロックが使用できる場合、ADCのクロック入力を 駆動する前に、クロック周波数のバンドパス・フィルタの挿入 が有効となります。もう1つの方法は図60に示すように、差動 のECL/PECL信号をエンコード入力ピンにACカップリングす る方法です。 水晶 シングル エンド 信号源 ADT1–1WT CLK+ 0.1µF AD9446 CLK– 05490-056 高速ADCの性能は、サンプリング・クロックの品質によって大 きく左右されます。トラック＆ホールド回路は本来ミキサーで あるため、クロックのノイズ、歪み、タイミング・ジッタが、 ADCの出力信号に混入してしまいます。このため、AD9446の 設計ではクロック入力に細心の注意が払われていますが、使用 時にもクロック源に十分な配慮が望まれます。 リングされます。図59に、AD9446のクロック入力として適切 な一手法を示します。 RF トランスを使用し、クロック源（低 ジッタ）をシングルエンドから差動に変換します。トランスの 2次側に2個のショットキー・ダイオードを連続して接続してい るため、 AD9446 に入力されるクロックの振幅レベルが約 0.8Vp-pの電圧差に制限されます。この手法は、クロックの大 きい電圧振幅がAD9446の他の回路部にフィードスルーするこ とを防ぎ、サンプリング・クロック入力に混入するノイズを制 限します。 HSMS2812 ダイオード 図59. 水晶クロック発振器（差動エンコード） VT 0.1µF ENCODE ECL/ PECL 0.1µF AD9446 ENCODE VT 図60. 05490-057 クロック入力に関する考慮事項 エンコード入力に差動ECLをACカップリングする方法 ジッタに関する考慮事項 高速・高分解能ADCの性能は、クロック入力の品質によって左 右されます。ある入力周波数（fINPUT）とrms振幅時に、アパー チャ・ジッタ（tJ）のみによって発生するS/N比の低下は、次式 を用いて計算できます。 SNR＝20 log[2πfINPUT×tJ] この式で、rmsアパーチャ・ジッタは全ジッタ源の実効値を表 し、これにはクロック入力、アナログ入力信号、ADCのアパー チャ・ジッタ仕様値が含まれます。IFアンダーサンプリング・ アプリケーションは、特にジッタに敏感です。 アパーチャ・ジッタがAD9446のダイナミック・レンジに影響 を及ぼすおそれがある場合は、クロック入力をアナログ信号と して扱います。クロック・ドライバの電源をADC出力ドライバ の電源から分離し、クロック信号がデジタル・ノイズ変調され ないようにしてください。低ジッタの水晶制御発振器は、最適 なクロック源となります。クロックを他のタイプの信号源 （ゲート、分周回路、またはその他の手法）から生成する場合 は、最終段で元のクロックを使ってタイミングを同期させてく ださい。 ― 26 ― REV. 0 AD9446 電源に関する考慮事項 電源は慎重に選択してください。リニア DC 電源の利用を特に 推奨します。スイッチング電源は、AD9446よって「受信」さ れる可能性のある輻射成分を含む傾向があります。各電源ピン は、パッケージのなるべく近くで0.1µFのチップ・コンデンサ を用いてデカップリングしてください。 AD9446のデジタル電源ピンとアナログ電源ピンは分離されて います。アナログ電源ピンはAVDD1（3.3V）、AVDD2（5V）、 デジタル電源ピンはDRVDDと表示されています。AVDD1と DRVDDは相互に接続できますが、分離したほうが最高の性能 を達成できます。これらの電源を接続すると、高速のデジタル 出力振幅により、スイッチング電流がアナログ電源と結合する ことがあるためです。AVDD1 とAVDD2 はともに、規定電圧 の5％以内に維持するようにしてください。 AD9446のDRVDD電源は、LVDSまたはCMOS出力モードの デジタル出力専用の電源です。LVDSモードでは、DRVDDを 3.3Vに設定してください。CMOSモードでは、受信側ロジック との互換性を維持するために、DRVDD 電源を2.5 ∼3.6V に接 続してください。 デジタル出力 LVDSモード 3番ピン（OUTPUT MODE）を使用して、LVDS互換の出力レ ベルを供給するように、チップ上のオフチップ・ドライバを設 定できます。OUTPUT MODEをCMOSハイレベル（または、 便宜上AVDD1に接続）に設定し、3.74kΩのRSET抵抗を5番ピ ン（LVDS_BIAS）とグラウンド間に接続すれば、LVDS出力 が得られます。AD9446 をLVDS モードで使用すると、SFDR や SNR などの動的性能が最大になります。したがって、この モードを利用して設計することを推奨します。AD9446の出力 には、各データ・ビットに対応する相補 LVDS 出力（ Dx ＋ / Dx−）、アウトオブレンジ出力（OR＋/OR−）、出力データ・ クロック出力（DCO＋/DCO−）が含まれます。RSET抵抗電流 はチップ上で乗算され、これによって各出力の電流が公称値 REV. 0 3.5mA（11×IRSET）に等しい数値に設定されます。100Ωの差 動終端抵抗をLVDSレシーバの入力に接続すると、このレシー バの振幅レベルが公称値350mVになります。LVDSモードでは、 カスタムASICやFPGAで設計されたLVDSレシーバと容易にイ ンターフェース接続できます。LVDS機能はノイズの多い環境 で優れたスイッチング性能を発揮します。シングル・ポイント to ポイントのネット接続方式が推奨されます。この方式では、 100Ω の終端抵抗をできる限りレシーバの近くに接続します。 さらに、パターン配線長を2 インチ以下に抑え、差動出力のパ ターン配線を可能な限り同じ長さにしてください。 CMOSモード 動的性能の劣化を多少許容できるアプリケーションでは、 DRVDDをインターフェース・ロジックのデジタル電源にマッ チングさせることによって、AD9446の出力ドライバを2.5Vま たは3.3Vロジック・ファミリーとインターフェースさせるよう に設定できます。OUTPUT MODEをCMOSローレベル（また は、便宜上AGNDに接続）に設定すれば、CMOS出力が得られ ます。このモードでは、アウトオブレンジ出力OR＋と同様に、 出力データ・ビット Dx がシングルエンドの CMOS 出力となり ます。出力クロックは、差動のCMOS信号DCO＋/DCO−とし て供給されます。 ADC の敏感なアナログ回路部にスイッチン グ・トランジェントが結合することを防ぐために、できるだけ 低い電源電圧を推奨します。CMOS出力に接続される容量性負 荷を最小限に抑え、直列抵抗（220Ω ）を用いて各出力をシン グル・ゲートに接続し、容量性負荷によって発生するスイッチ ング・トランジェントを最小限に抑えてください。 タイミング AD9446は、13クロック・サイクルのパイプライン遅延を伴う ラッチされたデータを出力します。 CLK ＋のエッジが立ち上 がった後で、1伝播遅延（tPD）が経過したときに、データが出 力されます。詳細なタイミング図は、図2と図3を参照してくだ さい。 ― 27 ― AD9446 動作モードの選択 データ・フォーマットの選択 AD9446 のデータ・フォーマット選択（ DFS ）ピンを使用し、 出力データのコーディング形式を設定します。このピンは3.3V CMOS 互換ピンであり、これをハイレベル（または AVDD1 、 3.3V に接続）に設定すると 2 の補数、ローレベル（または AGNDに接続）に設定するとオフセット・バイナリを選択しま す。表10は、出力コーディングの概要を示します。 出力モードの選択 OUTPUT MODEピンは、デジタル出力のピン配置と同様、ロ ジックの互換性を制御します。このピンはCMOS互換入力です。 表10. OUTPUT MODE ＝ 0 （ AGND ） の と き AD9446 の 出 力 が CMOS互換となり、デバイスのピン配置は表8のようになりま す。OUTPUT MODE＝1（AVDD1、3.3V）のときAD9446の 出力が LVDS 互換となり、デバイスのピン配置は表 7 のように なります。 デューティサイクル・スタビライザ DCS 回路の制御には、 DCS MODE ピンを使用します。 DCS MODE ピンを CMOS ローレベル（ AGND ）に設定すると、 DCSがイネーブルになります。ハイレベル（AVDD1、3.3V） に設定すると、DCSがディスエーブルになります。 デジタル出力コーディング コード VIN＋∼VIN− 入力スパン＝3.2Vp-p（V） VIN＋∼VIN− デジタル出力 入力スパン＝2Vp-p（V） オフセット・バイナリ（D15∼D0） デジタル出力 2の補数（D15∼D0） 65,536 ＋1.600 ＋1.000 0111 1111 1111 1111 32,768 0 0 1000 0000 0000 0000 0000 0000 0000 0000 32,767 −0.0000488 −0.000122 0111 1111 1111 1111 1111 1111 1111 1111 0 −1.60 −1.00 0000 0000 0000 0000 1000 0000 0000 0000 1111 1111 1111 1111 ― 28 ― REV. 0 AD9446 評価用ボード 評価用ボードは、AD9446をCMOSまたはLVDSモード専用の どちらかに設定できます。この設計は、本デバイスを幅広い範 囲のサンプリング・レートとアナログ入力周波数で使用する場 合に推奨される設定となっています。これらの評価用ボードは、 ADCを各種のモードおよび設定で動作させるのに必要なサポー ト回路をすべて搭載しています。ボードの詳細な回路図を図 61 ∼ 64 に示します。システム・レベルで適用する正しいルー ティングおよびグラウンディング技法を示したガーバー・ファ イルは、エンジニアリング・アプリケーションから入手できま す。 AD9446コンバータの最高性能を実現するためには、位相ノイ ズが非常に低い（rmsジッタが60fsec未満）信号源（エンコー ド・クロック）を使用することがきわめて重要です。規定され たノイズ性能を達成するには、入力信号を正しい方法でフィル タリングして、高調波成分を除去し、入力に混入するノイズを 抑えることも必要です。 評価用ボードは、AC115V∼DC6Vの電源を装備して出荷され ます。さらに、AD9446とそのサポート回路で必要とされる各 種の DC 電源を生成する低ドロップアウト電圧のレギュレータ も実装されています。サポート回路からDUTを分離するための 独立した電源も備えています。各種のジャンパを適切に接続す ることによって、入力構成を選択できます（図61を参照）。 REV. 0 LVDSモードの評価用ボードには、LVDS/CMOS変換器が実装 されているため、高速 ADC FIFO 評価用キット（ HSC-ADCEVALA-SC ）との互換性があります。このキットには高速 データ･キャプチャ･ボードが付属しているため、 FIFO メモ リ・チップで高速 ADC の出力データを最大 32kB サンプル （ 256kB サンプルまでアップグレードが可能）取り込めるハー ドウェア・ソリューションを提供します。取り込まれたデータ は、同梱のソフトウェアを使用して USB ポートを介して PC に ダウンロードできます。このソフトウェアには、AD9446をは じめ多くの高速ADCの挙動モデルも含まれています。 AD9446の挙動モデルは、www.analog.com/ADIsimADCから も入手できます。ADIsimADCTMソフトウェアを使えば、アナ ログ・デバイセズが独自に開発した挙動モデリング技術を利用 した仮想ADC評価が可能になります。これを利用することで、 ハードウェア評価用ボードを使用するか否かに関係なく、 AD9446とその他の高速ADCを迅速に比較できます。 LVDS出力に直接アクセスする場合、上記の変換器と終端接続 を切り離すこともできます。 ― 29 ― 図61. ― 30 ― TINB PRI SEC TOUTB 4 3 2 1 5 GND T2 GND G ND C8 0.1µF R6 36 Ω C7 0.1µF R4 36 Ω C51 10µF R28 33 Ω R35 33Ω R9 DNP C9 0.1µF C3 0.1µF OPTIONAL 05490-059 4 3 GND GND C40 0.1µF GND C 86 0.1µF C91 0.1µF CT TOU T E1 5 TO UTB C12 0.1µF TOUT PRI 6 2 CT SE C 4 5 ETC1-1-13 1 5 2 C98 D NP GN D C39 10µF GN D C13 DNP U1 AD9445/AD9446 ENC AGND AVDD1 AVDD2 AVDD1 AVDD2 AVDD1 AVDD1 AVDD1 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 NC T5 AD T1 -1 W T 3 C 5 TIN B PRI 0.1µF 1 T1 E TC 1 -1 -1 3 E2 5 E27 D0_T D0_C DRVDD DRGND AGND AVDD1 AVDD1 AVDD1 AGND ENCB GND A NALOG L1 10nH GND E4 1 E24 GND EX TREF GND E26 + R5 DNP J4 SMBMS T GND R2 GN D D NP R1 DNP V CC EPAD DCS MODE DNC O UTPUT MODE DFS LVDSBIAS A VD D1 S EN SE VRE F AGND REFT REFB AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 AVDD2 AVDD1 AVDD1 AVDD1 A GN D V IN+ VIN– AG ND AVDD2 DRVDD D11_C D11_T D12_C D12_T D13_C D13_T D14_C D14_T D15_C D15_T DRGND DRVDD OR_C OR_T AGND AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AVDD1 AGND AGND AGND R3 3 . 74k Ω GND VCC SCLK 1 2 3 4 5 6 V CC 7 8 9 GND 10 11 12 5V C2 13 5V 0.1µF 14 5V 5 V 15 16 5V 17 5V 18 VCC 19 VCC 20 VCC 21 GND 22 23 24 GND 25 5V R11 1kΩ G N D DRGND D10_T D10_C D9 _T D9 _C D 8_T D8_ C DCO DCOB D 7_T D 7_C DRVDD DRGND D6 _T D 6_C D5_ T D5_ C D 4_T D 4_C D 3_T D 3_C D2 _T D2 _C D 1_T D1_ C 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 GND VCC GND 5V E2 D5 _T D 5_C D 4_T D4_ C D3_ T D3 _C D 2_T D2 _C D1_ T D1 _C D7 _T D7_ C DRVDD DRGND D6 _T D6_ C D8_ T/D1 _Y D8_ C/D 0_Y DR DRB D10_T/D5_Y D1 0_ C /D 4 _Y D 9_T /D3_Y D 9_C /D 2_Y DRGND XTALPWR EXTREF DRGND DRVDD GND E3 E14 101 VCC GN D D12_C/D8_Y D12_T/D9_Y D13_C/D10_Y D13_T/D11_Y D14_C/D12_Y D14_T/D13_Y D15_C/D14_Y (MSB) D15_T/D15_Y DRGND DRVDD DOR_C DOR_T/DOR_Y GND VCC VCC VCC VCC VCC VCC GND 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 E9 E1 E 10 V CC DRVDD D11_C/D6_Y D11_T/D7_Y GND E5 GND E4 H2 MTHOLE6 E6 DRGND V CC H3 MTHOLE6 E 18 H4 MTHOLE6 G ND H1 MTHOLE6 E19 GND E66 1 P1 2 P2 3 P3 4 P4 1 P1 2 P2 3 P3 4 P4 VCC P22 P21 PTMICRO4 PTMICRO4 AD9446 D0_T D0_C (LSB) DRVDD DRGND GND VCC VCC VCC GND ENCB ENC GND VCC 5V VCC 5V VCC VCC VCC 5V SEC AD9446評価用ボードの回路図 REV. 0 図62. ― 31 ― AD9446評価用ボードの回路図（続き） 05490-060 1 3 1 3 C33 10µF GND + VIN 5VX + 4 G ND C89 10µF OUT IN OUT1 GND A D P 3 33 8 L3 FERRITE L4 FERRITE L5 FERRITE 5V 5V VCC DRVDD PJ-102A GN D 4 6 2 DNP CR2 1 3 2 3 C34 10µF VIN 5VX GND 5VX VCCX GND + 2 DRVDDX C42 PRI SEC 0.1µF GND 3 NC 5 1 T3 ADT1-1WT 1 VCCX ENC VXTAL 3.3V U7 IN OUT1 GND A DP 333 8 OUT C87 10µF 4 ENCB GND + レイアウトと寄生負荷を対称にするために CR2を使用 U14 2 C26 0.1µF C36 DNP R39 0Ω エンコード 1 GND P4 電源オプション 2 GND R8 50Ω XTALINPUT J1 SMBMST J5 SMBMST R7 DNP 2 3 REV. 0 CR1 GND 3 2 1 C6 10µF GND + VIN VCCX GND GND GND VEE VCC DRVDDX L2 DNP 7 14 + C88 10µF DRGND + 4 DRGND U3 3.3V IN OUT1 GND + C4 10µF VIN DRVDDX DRGND DRGND 3 2 1 XTALINPUT C41 0.1µF A D P3 3 3 8 1 8 C1 10µF OUT ~OUT OUT U6 ECLOSC G ND XTALPWR 5V C44 10µF GND + E30 VXTAL E20 E31 VXTAL オプションのエンコード回路 AD9446 AD9446 バイパス用コンデンサ VCC + C64 10µF C43 0.1µF C35 0.1µF C32 0.1µF C14 XX C17 XX C30 0.01µF C28 0.1µF C27 0.1µF C90 0.1µF C50 0.1µF C60 0.1µF C10 0.1µF C61 0.1µF C75 0.1µF GND VCC C11 XX C16 XX C15 XX C31 XX C38 XX C29 XX C19 XX C69 XX C70 XX C45 XX C37 0.1µF C48 0.1µF C18 0.1µF GND DRVDD DRVDD + C65 10µF C47 0.1µF C23 0.1µF C21 0.1µF C20 0.1µF DRGND C49 XX DRGND 5V EXTREF + C56 10µF C85 0.1µF C53 0.1µF C52 0.1µF C58 0.01µF GND + C55 10µF GND 5V C72 XX C73 XX C94 0.1µF C95 0.1µF C108 XX C109 XX C110 XX C59 0.1µF C93 0.1µF C96 0.1µF GND C22 0.1µF C97 0.1µF GND 図63. C84 0.1µF C46 0.1µF 05490-061 5V AD9446評価用ボードの回路図（続き） ― 32 ― REV. 0 REV. 0 図64. ― 33 ― AD9446評価用ボードの回路図（続き） 05490-062 DRGND D0_T D1_T D2_T D3_T D4_T D5_T D6_T D7_T DR D8_T/D1_Y D9_T/D3_Y D10_T/D5_Y D11_T/D7_Y D12_T/D9_Y D13_T/D11_Y D14_T/D13_Y D15_T/D15_Y DOR_T/DOR_Y DRGND 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 D4_C D3_C D2_C D1_C D0_C DRGND P11 11 P9 9 P7 7 P5 5 P3 3 P1 1 D5_C GND G ND DRB P19 19 P13 13 D 8_ C/ D O_Y P21 21 D6_C D9_C/D2_Y P23 23 P15 15 D10_C/D4_Y P25 25 D7_C D11_C/D6_Y P27 27 P17 17 D12_C/D8_Y P29 29 D14_C/D12_Y P33 33 D13_C/D10_Y D15_C/D14_Y P35 35 P31 31 DOR_C P37 37 P6 C40MS P2 P4 P6 P8 P10 P12 P14 P16 P18 P20 P22 P24 P26 P28 P30 P32 P34 P36 P38 P40 DRGND P39 39 C76 0.1µF D15_T/D14_Y D15_C/D14_Y D14_T/D13_Y D14_C/D12_Y D13_T/D11_Y D13_C/D10_Y D12_T/D9_Y D12_C/D8_Y D11_T/D7_Y D11_C/D6_Y D10_T/D5_Y D10_C/D4_Y D9_T/D3_Y D9_C/D2_Y D8_T/D1_Y D8_C/D0_Y D7_T D7_C D6_T D6_C D5_T D5_C D4_T D4_C D3_T D3_C D2_T D2_C D1_T D1_C D0_T D0_C DR O _T / DOR _ Y DOR_C DR DRB C82 0.1µF 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 2 3 4 5 6 7 8 EN_1_2 1Y 2Y VCC GN D 3Y 4Y EN_3_4 C77 0.1µF A1A A1B A2A A2B A3A A3B A4A A4B B1A B1B B2A B2B B3A B3B B4A B4B C1A C1B C2A C2B C3A C3B C4A C4B D1A D1B D2A D2B D3A D3B D4A D4B C78 0.1µF GND VCC1 VCC2 GND1 ENA A1Y A2Y A3Y A4Y ENB B1Y B2Y B3Y B4Y GND2 VCC3 VCC4 GND3 C1Y C2Y C3Y C4Y ENC D1Y D2Y D3Y D4Y END GND4 VCC5 VCC6 GND5 U8 SN75LVDS386 1A 1B 2A 2B 3A 3B 4A 4B U15 SN75LVDT390 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 16 15 14 13 12 11 10 9 DRVDD DRGND DRVDD DRVDD DRGND DRVDD DRGND DRVDD DRVDD DRGND DRVDD DRGND DRVDD DRVDD DRGND DRVDD DRVDD R19 DRVDD 0 Ω DRGND R20 0Ω DRVDD O RO DRO 8 7 6 5 4 3 2 1 8 7 6 5 4 3 2 1 9 10 11 12 13 14 15 16 RZ4 R8 R7 R6 R5 R4 R3 R2 R1 9 10 11 12 13 14 15 16 220 RSO16ISO R8 R7 R6 R5 R4 R3 R2 R1 RZ5 220 RSO16ISO D0O D1O D2O D3O D4O D5O D6O D7O D8O D9O D10O D11O D12O D13O D14O D15O DRGND ORO DRGND 40 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 D8O P19 19 P15 15 P1 1 P3 3 P5 5 P7 7 P9 9 P11 11 P13 13 DRGND D0O D1O D2O D3O D4O D5O D6O D7O D9O P21 21 P17 17 D10O D11O D12O D13O D14O D15O GND?? DRO DRGND P23 23 P25 25 P27 27 P29 29 P31 31 P33 33 P35 35 P37 37 P39 39 P7 C40MS P2 P4 P6 P8 P10 P12 P14 P16 P18 P20 P22 P24 P26 P28 P30 P32 P34 P36 P38 P40 AD9446 AD9446 表11. AD9446-100ベースバンド・カスタマ向け評価用ボードの部品表（BOM） 項目 数量 参照記号 品名 パッケージ 数値 メーカー 製造部品番号 1 7 C4、C6、C33、C34、 C87、C88、C89 コンデンサ TAJD 10µF Digi-Key Corporation 478-1699-2 2 44 C2、C3、C5、C7、C8、 コンデンサ C9、C10、C11、C12、 C15、C20、C21、C22、 C23、C26、C27、C28、 C32、C35、C38、C40、 C42、C43、C46、C47、 C48、C50、C52、C53、 C59、C60、C76、C77、 C78、C82、C84、C85、 C86、C90、C91、C94、 C95、C96、C97 402 0.1µF Digi-Key Corporation PCC2146CT-ND 3 2 C30、C58 コンデンサ 201 0.01µF Digi-Key Corporation 445-1796-1-ND 4 4 C39、C56、C64、C65 コンデンサ TAJD 10µF Digi-Key Corporation 478-1699-2 5 1 C51 コンデンサ 805 10µF Digi-Key Corporation 490-1717-1-ND 6 1 CR1 ダイオード SOT23M5 Digi-Key Corporation MA3X71600LCT-ND 7 1 CR2 ダイオード SOT23M5 Digi-Key Corporation MA3X71600LCT-ND 8 20 E1、E2、E3、E4、E5、 ヘッダ E6、E9、E10、E14、 E18、E19、E20、E24、 E25、E26、E27、E30、 E31、E36、E41 EHOLE Mouser Electronics 517-6111TG 9 2 J1、J4 SMA SMA 10 1 L1 インダクタ 0603A 11 3 L3、L4、L5 12 1 13 1 14 15 Digi-Key Corporation ARFX1231-ND Coilcraft, Inc. 0603CS-10NXGBU EMIFIL 1206MIL BLM31PG500SN1L Mouser Electronics 81-BLM31P500S P4 PJ-002A PJ-002A Digi-Key Corporation CP-002A-ND P7 ヘッダ C40MS Samtec, Inc. TSW-120-08-L-D-RA 1 R3 抵抗 402 3.74kΩ Digi-Key Corporation P3.74KLCT-ND 1 R8 抵抗 402 50Ω Digi-Key Corporation P49.9LCT-ND 16 4 R10、R19、R39、L2 抵抗 402 0Ω Digi-Key Corporation P0.0JCT-ND 17 1 R11 BRES402 402 1kΩ Digi-Key Corporation P1.0KLCT-ND 10nH ® 18 2 R28、R35 抵抗 402 33Ω Digi-Key Corporation P33JCT-ND 19 2 RZ4、RZ5 抵抗アレイ 16PIN 22Ω Digi-Key Corporation 742C163220JCT-ND 20 2 T3、T5 トランス ADT1-1WT Mini-Circuits ADT1-1WT 21 1 U1 AD9445BSVZ-125 SV-100-3 アナログ・デバイセズ AD9445BSVZ-100 22 1 U14 ADP3338-5 SOT-223HS アナログ・デバイセズ ADP3338-5 23 2 U3、U7 ADP3338-3.3 SOT-223HS アナログ・デバイセズ ADP3338-33 24 1 U8 SN75LVDT386 TSSOP64 25 1 U15 SN75LVDT390 SOIC16PW 26 2 R4、R6 抵抗 402 36Ω Digi-Key Corporation P36JCT-ND 27 2 C1、C44、C55 コンデンサ TAJD 10µF Digi-Key Corporation 478-1699-2 28 23 C13、C14、C16、C17、 CAP402 C18、C19、C29、C31、 C36、C37、C41、C45、 C49、C61、C69、C70、 C72、C73、C75、C93、 C108、C109、C1101 402 XX 29 1 C981 805 10µF Digi-Key Corporation 490-1717-1-ND 1 コンデンサ ― 34 ― Arrow Electronics, Inc. SN75LVDT386 Arrow Electronics, Inc. SN75LVDT390 REV. 0 AD9446 1 項目 数量 参照記号 品名 30 31 32 33 34 35 36 37 38 E15 J51 P61 R1、R21 R5、R7、R91 U21 H1、H2、H3、H41 T1、T21 P21、P221 ヘッダ 1 2 3 1 4 2 2 パッケージ EHOLE SMA SMA ヘッダ C40MS BRES402 402 XX BRES402 402 XX ECLOSC DIP4(14) MTHOLE6 MTHOLE6 バラン・トランス SM-22 端子板 PTMICRO4 ボードに実装されていません。 REV. 0 数値 ― 35 ― メーカー 製造部品番号 Mouser Electronics 517-6111TG Digi-Key Corporation ARFX1231-ND Samtec, Inc. TSW-120-08-L-D-RA M/A-COM Newark Electronics ETC1-1-13 AD9446 外形寸法 0.75 0.60 0.45 16.00 BSC SQ 1.20 MAX 14.00 BSC SQ 100 1 76 75 76 75 100 1 上面図 9.50 SQ 露出パッド （ピンが下側） D05490-0-10/05(0)-J 1番ピン 0° MIN 1.05 1.00 0.95 0.15 0.05 実装面 0.20 0.09 7° 3.5° 0° 0.08 MAX 平坦性 51 25 26 50 底面図 （ピンが上側） 51 0.50 BSC リード間ピッチ 図A 25 50 26 0.27 0.22 0.17 図A 反時計方向に90°回転 JEDEC規格MS-026-AED-HDに準拠 注 1. 特に指定のない限り、中心値は代表値です。 2. パッケージには熱放散を助ける伝導性ヒート・スラグが使用されており、工業用温度範囲の全域でデバイスの高信頼動作を保証しています。 このスラグはパッケージの底面に露出しており、電気的にチップのグラウンドに接続されています。PCボードのパターン配線またはビアは、 スラグに接触するといけないのでパッケージの真下に配置しないようにしてください。スラグをグラウンド・プレーンに接触させると、 デバイスのジャンクション温度を下げるのに役立つので、高温環境では有益です。 図65. 100ピン薄型クワッド・フラット・パッケージ、露出パッド付き［TQFP_EP］ （SV-100-3） 寸法単位：mm オーダー・ガイド モデル AD9446BSVZ-80 1 AD9446BSVZ-100 1 1 温度範囲 パッケージ パッケージ・オプション −40∼＋85℃ 100ピンTQFP_EP SV-100-3 100ピンTQFP_EP SV-100-3 −40∼＋85℃ AD9446-100LVDS/PCB AD9446-100 LVDSモードの評価用ボード AD9446-80LVDS/PCB AD9446-80 LVDSモードの評価用ボード Z＝鉛フリー製品 ― 36 ― REV. 0