MB9B320M Series
32-Bit ARM® Cortex®-M3
FM3 Microcontroller
MB9B320M シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントロー
ラです。本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとと
もに、周辺機能として、各種タイマ, A/D コンバータ, D/A コンバータ, 各種通信インタフェース(USB, UART, CSIO, I2C, LIN)など
により構成されます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品は、TYPE9
製品に分類されます。
特長
32 ビット ARM Cortex-M3 コア
[USB ファンクション]
プロセッサ版数 : r2p1
USB2.0 Full-Speed 対応
最大動作周波数 : 72 MHz
最大 6 本のエンドポイントをサポートします。
ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの
NMI (ノンマスカブル割込み)と 48 チャネルの周辺割込みに
対応。16 の割込み優先度レベルを設定できます。
24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシス
テムタイマです。
オンチップメモリ
[フラッシュメモリ]
デュアルオペレーションフラッシュメモリ
デュアルオペレーションフラッシュメモリは、上位バンク
と下位バンクで構成されており、書込み/消去動作と読出し
動作を同時実行します。
メイン領域：最大 256 K バイト（最大 240K バイト上位バ
ンク + 16 K バイト下位バンク）
ワーク領域：32 K バイト（下位バンク）
リードサイクル：0 ウェイトサイクル
エンドポイント
0 はコントロール転送
1, 2 はバルク転送, インタラプト転送, ア
イソクロナス転送を選択可能
エンドポイント 3 ~ 5 はバルク転送, インタラプト転送を
選択可能
エンドポイント 1 ~ 5 はダブルバッファ構成
各エンドポイントのサイズは下記のとおり
• エンドポイント 0, 2～5 : 64 バイト
• エンドポイント 1 : 256 バイト
エンドポイント
[USB ホスト]
USB2.0 Full-Speed / Low-Speed 対応
バルク転送, インタラプト転送, アイソクロナス転送をサ
ポート
USB デバイスの接続/切断の自動検出
IN/OUT トークン時のハンドシェークパケットの自動処理
コード保護用セキュリティ機能
最大パケット長 256 バイトをサポート
ウェイクアップ機能をサポート
[SRAM]
本シリーズのオンチップ SRAM は、2 つの独立した SRAM
(SRAM0, SRAM1) により構成されます。SRAM0 は、
Cortex-M3 コアの I-Code バス, D-Code バスに接続されます。
SRAM1 は、Cortex-M3 コアの System バスに接続されます。
SRAM0: 最大 16 K バイト
マルチファンクションシリアルインタフェース(最大 8
チャネル)
16 段 × 9 ビット FIFO あり 4 チャネル(ch.0/1/3/4 ), FIFO なし
4 チャネル(ch.2/5/6/7)
チャネルごとに動作モードを次の中から選択できます。
SRAM1: 最大 16 K バイト
UART
CSIO
LIN
USB インタフェース
I
2
C
USB インタフェースはファンクションとホストで構成され
ます。USB 用 PLL を搭載し、メインクロックを逓倍し USB
[UART]
クロックを生成できます。
全二重ダブルバッファ
Cypress Semiconductor Corporation
Document Number: 002-05653 Rev.*A
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
Revised May 17, 2016
MB9B320M シリーズ
パリティあり/なし選択可能
専用ボーレートジェネレータ内蔵
変換データ格納用 FIFO 搭載(スキャン変換用：16 段, 優先変
換用：4 段)
外部クロックをシリアルクロックとして使用可能
DA コンバータ(最大 2 チャネル)
ハードウェアフロー・コントロール: CTS/RTS による送受信
R-2R 型
自動制御(ch.4 のみ)
豊富なエラー検出機能(パリティエラー, フレーミングエ
ラー, オーバランエラー)
10 ビット分解能
ベースタイマ(最大 8 チャネル)
[CSIO]
チャネルごとに動作モードを次の中から選択できます。
全二重ダブルバッファ
16 ビット PWM タイマ
専用ボーレートジェネレータ内蔵
16 ビット PPG タイマ
オーバランエラー検出機能
16/32 ビットリロードタイマ
[LIN]
16/32 ビット PWC タイマ
LIN プロトコル Rev.2.1 対応
汎用 I/O ポート
全二重ダブルバッファ
本シリーズは、端子が周辺機能に使用されていない場合、汎
マスタ/スレーブモード対応
LIN break field 生成(13 ~ 16 ビット長に変更可能)
LIN break デリミタ生成(1 ~ 4 ビット長に変更可能)
豊富なエラー検出機能(パリティエラー, フレーミングエ
ラー, オーバランエラー)
2
用 I/O ポートとして使用できます。また、どの I/O ポートに
周辺機能を割り当てるかを設定できるポートリロケート機能
を搭載しています。
端子ごとにプルアップ制御可能
端子レベルを直接読出し可能
ポートリロケート機能
[I C]
最大 65 本の高速汎用 I/O ポート@80 pin Package
Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
一部のポートは、5 V トレラントに対応
DMA コントローラ(8 チャネル)
該当する端子については「4. 端子機能一覧｣と｢5. 入出力回
路形式｣を参照してください。
DMA コントローラは、CPU とは独立した DMA 専用バスを
持ち、CPU と並列動作できます。
デュアルタイマ(32/16 ビットダウンカウンタ)
8 つを独自に構成かつ動作可能なチャネル
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダ
ソフトウェア要求または内蔵周辺機能要求による転送開始
ウンカウンタで構成されます。各タイマチャネルの動作モー
可能
転送アドレス空間：32 ビット(4 G バイト)
転送モード : ブロック転送/ バースト転送/ デマンド転送
転送データタイプ : バイト/ ハーフワード/ ワード
転送ブロック数 : 1 ~ 16
転送回数 : 1 ~ 65536
AD コンバータ(最大 26 チャネル)
[12 ビット A/D コンバータ]
逐次比較型
2 ユニット搭載
変換時間 : 0.8 μs @ 5 V
優先変換可能(2 レベルの優先度)
スキャン変換モード
Document Number: 002-05653 Rev.*A
ドを次の中から選択できます。
フリーランモード
周期モード(=リロードモード)
ワンショットモード
クアッドカウンタ (QPRC : Quadrature
Position/Revolution Counter)
(最大 2 チャネル)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を
測定するために使います。また、設定によりアップダウンカ
ウンタとしても使用できます。
3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを
設定可能
16 ビット位置カウンタ
Page 2 of 110
MB9B320M シリーズ
16 ビット回転カウンタ
プスタンバイストップモード以外のすべての低消費電力モー
2 つの 16 ビットコンペアレジスタ
ドで動作します。
多機能タイマ
CRC (Cyclic Redundancy Check)アクセラレータ
多機能タイマは、次のブロックで構成されます。
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を
16 ビットフリーランタイマ×3 チャネル / ユニット
行い、受信データおよびストレージの整合性確認処理負荷の
インプットキャプチャ×4 チャネル / ユニット
軽減を実現します。CCITT CRC16 と IEEE-802.3 CRC32 をサ
アウトプットコンペア×6 チャネル / ユニット
ポートします。
A/D 起動コンペア×2 チャネル / ユニット
CCITT CRC16 Generator Polynomial: 0x1021
波形ジェネレータ×3 チャネル / ユニット
IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
16 ビット PPG タイマ×3 チャネル / ユニット
クロック/リセット
モータ制御を実現するために次の機能を用意しています。
[クロック]
PWM 信号出力機能
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR
DC チョッパ波形出力機能
発振, メイン PLL)から選択できます。
デッドタイマ機能
メインクロック:
4 MHz ~ 48 MHz
インプットキャプチャ機能
サブクロック:
32.768 kHz
A/D コンバータ起動機能
内蔵高速 CR クロック:
4 MHz
DTIF(モータ緊急停止)割込み機能
内蔵低速 CR クロック:
100 kHz
リアルタイムクロック(RTC : Real Time Clock)
メイン PLL クロック
01 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行い
[リセット]
ます。
INITX 端子からのリセット要求
日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/
電源投入リセット
時/分・だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書換え可能
うるう年の自動カウント
時計カウンタ
時計カウンタはスリープ, タイマモードからのウェイクアッ
プに使用します。インターバルタイマ : 最大 64 s@サブク
ロック使用時(32.768 kHz)
外部割込み制御ユニット
外部割込み入力端子: 最大 23 本@80 pin Package
ソフトウェアリセット
ウォッチドッグタイマリセット
低電圧検出リセット
クロックスーパバイザリセット
クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異
常を監視します。
外部クロック異常(クロック停止)が検出されると、リセット
がアサートされます。
外部周波数異常が検出されると、割込みまたはリセットがア
サートされます。
ノンマスカブル割込み(NMI)入力端子: 1 本
低電圧検出機能(LVD : Low-Voltage Detect)
ウォッチドッグタイマ(2 チャネル)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定
ウォッチドッグタイマは、タイムアウト値に達すると割込み
した電圧より VCC 端子の電圧が下がった場合、低電圧検出
またはリセットを発生します。本シリーズには、"ハードウェ
機能により割込みまたはリセットが発生します。
ア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの
LVD1: 割込みによりエラーを報告
異なるウォッチドッグがあります。"ハードウェア"ウォッチ
ドッグタイマは内蔵低速 CR 発振で動作するため、RTC モー
LVD2: オートリセット動作
ド, ストップモード, ディープスタンバイ RTC モード,ディー
Document Number: 002-05653 Rev.*A
Page 3 of 110
MB9B320M シリーズ
低消費電力モード
デバッグ
6 種類の低消費電力モードに対応します。
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
スリープ
タイマ
RTC
ユニーク ID
41 ビットのデバイス固有の値を設定済み
ストップ
電源
ディープスタンバイ RTC(RAM 保持あり・なし選択可能)
ワイドレンジ電圧対応: VCC
= 2.7 V ~ 5.5 V
ディープスタンバイストップ(RAM 保持あり・なし選択可能)
Document Number: 002-05653 Rev.*A
Page 4 of 110
MB9B320M シリーズ
Table of Contents
特長
................................................................................................................................................................ 1
1.
品種構成
2.
パッケージと品種対応 .......................................................................................................................................................... 8
3.
端子配列図
................................................................................................................................................................ 9
4.
端子機能一覧
.............................................................................................................................................................. 15
5.
入出力回路形式
.............................................................................................................................................................. 34
6.
取扱上のご注意
.............................................................................................................................................................. 40
................................................................................................................................................................ 7
6.1
設計上の注意事項 ........................................................................................................................................................... 40
6.2
パッケージ実装上の注意事項.......................................................................................................................................... 41
6.3
使用環境に関する注意事項 ............................................................................................................................................. 42
7.
デバイス使用上の注意 ........................................................................................................................................................ 43
8.
ブロックダイヤグラム ........................................................................................................................................................ 46
9.
メモリサイズ
.............................................................................................................................................................. 47
10. メモリマップ
.............................................................................................................................................................. 47
11. 各 CPU ステートにおける端子状態 .................................................................................................................................... 50
12. 電気的特性
.............................................................................................................................................................. 55
12.1
絶対最大定格................................................................................................................................................................... 55
12.2
推奨動作条件................................................................................................................................................................... 57
12.3
直流規格 .......................................................................................................................................................................... 58
12.3.1
電流規格 ...................................................................................................................................................................... 58
12.3.2
端子特性 ...................................................................................................................................................................... 61
12.4
交流規格 .......................................................................................................................................................................... 63
12.4.1
メインクロック入力規格 ............................................................................................................................................. 63
12.4.2
サブクロック入力規格 ................................................................................................................................................ 64
12.4.3
内蔵 CR 発振規格........................................................................................................................................................ 65
12.4.4
メイン PLL・USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを使用) ............................................... 66
12.4.5
メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用） ............................................. 66
12.4.6
リセット入力規格 ....................................................................................................................................................... 67
12.4.7
パワーオンリセットタイミング .................................................................................................................................. 67
12.4.8
ベースタイマ入力タイミング...................................................................................................................................... 68
12.4.9
CSIO/UART タイミング .............................................................................................................................................. 69
12.4.10 外部入力タイミング .................................................................................................................................................... 77
12.4.11 クアッドカウンタ タイミング .................................................................................................................................... 78
2
12.4.12 I C タイミング ............................................................................................................................................................ 80
Document Number: 002-05653 Rev.*A
Page 5 of 110
MB9B320M シリーズ
12.4.13 JTAG タイミング ........................................................................................................................................................ 81
12.5
12 ビット A/D コンバータ ............................................................................................................................................... 82
12.6
10 ビット D/A コンバータ ............................................................................................................................................... 85
12.7
USB 特性......................................................................................................................................................................... 86
12.8
低電圧検出特性 ............................................................................................................................................................... 90
12.8.1
低電圧検出リセット .................................................................................................................................................... 90
12.8.2
低電圧検出割込み ....................................................................................................................................................... 91
12.9
フラッシュメモリ書込み/消去特性 ................................................................................................................................. 92
12.9.1
書込み/消去時間 .......................................................................................................................................................... 92
12.9.2
書込みサイクルとデータ保持時間 .............................................................................................................................. 92
12.10 スタンバイ復帰時間 ........................................................................................................................................................ 93
12.10.1 復帰要因：割込み/WKUP............................................................................................................................................ 93
12.10.2 復帰要因：リセット .................................................................................................................................................... 95
13. オーダ型格
.............................................................................................................................................................. 97
14. パッケージ・外形寸法図 .................................................................................................................................................... 98
15. 主な変更内容
............................................................................................................................................................ 106
改訂履歴
............................................................................................................................................................ 109
Document Number: 002-05653 Rev.*A
Page 6 of 110
MB9B320M シリーズ
1. 品種構成
メモリサイズ
品種名
オンチップ
フラッシュメモリ
オンチップ
SRAM
MB9BF321K/L/M
MB9BF322K/L/M
MB9BF324K/L/M
メイン領域
64 Kバイト
128 Kバイト
256 Kバイト
ワーク領域
32 Kバイト
32 Kバイト
32 Kバイト
SRAM0
8 Kバイト
8 Kバイト
16 Kバイト
SRAM1
8 Kバイト
8 Kバイト
16 Kバイト
計
16 Kバイト
16 Kバイト
32 Kバイト
ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
USB2.0 (Function/Host)
DMAC
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
2ch.
多 A/D起動コンペア
4ch.*
機 インプットキャプチャ
能 フリーランタイマ
3ch.
タ アウトプットコンペア
6ch.
イ 波形ジェネレータ
3ch.
マ PPG
3ch.
クアッドカウンタ
デュアルタイマ
リアルタイムクロック
時計カウンタ
CRCアクセラレータ
ウォッチドッグタイマ
外部割込み
汎用I/Oポート
12ビットA/Dコンバータ
10ビットD/Aコンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵CR
低速
デバッグ機能
ユニークID
Document Number: 002-05653 Rev.*A
MB9BF321K
MB9BF322K
MB9BF324K
48
Cortex-M3
72 MHz
2.7 V ~ 5.5 V
1ch.(最大)
8ch.
4ch. (最大)
FIFOあり:ch.0/1/3
FIFOなし:ch.5
(ch.1/5はUART, LIN
のみ
使用可能)
MB9BF321L
MB9BF322L
MB9BF324L
64
MB9BF321M
MB9BF322M
MB9BF324M
80/96
8ch. (最大)
FIFOあり:ch.0/1/3/4
FIFOなし:ch.2/5/6/7
(ch.1はUART,LINのみ使用可能)
8ch. (最大)
1 unit
1ch.
1 unit
1 unit
1 unit
Yes
1ch. (SW) + 1ch. (HW)
14 pins (最大) +
NMI × 1
35 pins (最大)
14ch. (2 unit)
2 ch.(最大)
Yes
2ch.
4 MHz
100 kHz
SWJ-DP
Yes
2ch.(最大)
19 pins (最大) +
NMI × 1
50 pins (最大)
23ch. (2 unit)
23 pins (最大) +
NMI × 1
65 pins (最大)
26ch. (2 unit)
Page 7 of 110
MB9B320M シリーズ
＊:使用可能な外部入力チャネルは以下のとおりです。
・ ch.0 ~ ch.3 : MB9BF321M/F322M/F324M
・ ch.0, ch.2, ch.3 : MB9BF321K/F322K/F324K, MB9BF321L/F322L/F324L
(注意事項 )
− 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることはできません。ご使用される
機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割り当ててください。
内蔵 CR のクロック周波数精度については、
『12. 電気的特性 12.4. 交流規格 12.4.3. 内蔵 CR 発振規格』を参照してください。
2. パッケージと品種対応
MB9BF321K
MB9BF322K
MB9BF324K
品種名
パッケージ
MB9BF321L
MB9BF322L
MB9BF324L
MB9BF321M
MB9BF322M
MB9BF324M
LQFP: FPT-48P-M49 (0.5 mm pitch)
-
-
QFN: LCC-48P-M73 (0.5 mm pitch)
-
-
LQFP: FPT-64P-M38 (0.5 mm pitch)
-
-
LQFP: FPT-64P-M39 (0.65 mm pitch)
-
-
QFN: LCC-64P-M24 (0.5 mm pitch)
-
-
LQFP: FPT-80P-M37 (0.5 mm pitch)
-
-
LQFP: FPT-80P-M40 (0.65 mm pitch)
-
-
BGA: BGA-96P-M07 (0.5 mm pitch)
-
-
: 対応
(注意事項 )
− 各パッケージの詳細は「14. パッケージ・外形寸法図」を参照してください。
Document Number: 002-05653 Rev.*A
Page 8 of 110
MB9B320M シリーズ
3. 端子配列図
FPT-80P-M37/M40
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P63/INT03_0
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0E/CTS4_0/TIOB3_2/INT21_0
P0D/RTS4_0/TIOA3_2/INT20_0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P07/ADTG_0/INT23_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
(TOP VIEW)
VCC
1
60
P20/INT05_0/CROUT_0/AIN1_1
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
59
P21/AN14/SIN0_0/INT06_1/BIN1_1/WKUP2
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
58
P22/AN13/SOT0_0/TIOB7_1/ZIN1_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
57
P23/AN12/SCK0_0/TIOA7_1
P53/SIN6_0/TIOA1_2/INT07_2
5
56
P1B/AN11/SOT4_1/INT20_2/IC01_1
P54/SOT6_0/TIOB1_2/INT18_1
6
55
P1A/AN10/SIN4_1/INT05_1/IC00_1
P55/SCK6_0/ADTG_1/INT19_1
7
54
P19/AN09/SCK2_2
P56/INT08_2
8
53
P18/AN08/SOT2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
9
52
AVRL
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
10
51
AVRH
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
11
50
AVCC
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
12
49
P17/AN07/SIN2_2/INT04_1
LQFP - 80
31
32
33
34
35
36
37
38
39
40
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
30
41
29
20
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
P10/AN00
VSS
28
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
42
INITX
43
19
P48/SIN3_2/INT14_1
18
P3F/RTO05_0/TIOA5_1
27
P12/AN02/SOT1_1/IC00_2
P3E/RTO04_0/TIOA4_1/INT19_2
P47/X1A
44
26
17
P46/X0A
AVSS
P3D/RTO03_0/TIOA3_1
25
45
24
16
VCC
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
23
46
C
15
VSS
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
22
P16/AN06/SCK0_1/INT15_0
47
21
48
14
P45/TIOA5_0/INT11_0
13
P44/TIOA4_0/INT10_0
P39/DTTI0X_0/INT06_0/ADTG_2
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 9 of 110
MB9B320M シリーズ
FPT-64P-M38/M39
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVRL
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
41
AVCC
P39/DTTI0X_0/INT06_0/ADTG_2
9
40
P17/AN07/SIN2_2/INT04_1
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
P3D/RTO03_0/TIOA3_1
13
36
P12/AN02/SOT1_1/IC00_2
P3E/RTO04_0/TIOA4_1/INT19_2
14
35
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
P3F/RTO05_0/TIOA5_1
15
34
P10/AN00
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 64
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 10 of 110
MB9B320M シリーズ
LCC-64P-M24
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVRL
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
41
AVCC
P39/DTTI0X_0/INT06_0/ADTG_2
9
40
P17/AN07/SIN2_2/INT04_1
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
P3D/RTO03_0/TIOA3_1
13
36
P12/AN02/SOT1_1/IC00_2
P3E/RTO04_0/TIOA4_1/INT19_2
14
35
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
P3F/RTO05_0/TIOA5_1
15
34
P10/AN00
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 64
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 11 of 110
MB9B320M シリーズ
FPT-48P-M49
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/INT14_0/IC03_2
P3C/RTO02_0/TIOA2_1/INT18_2
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
10
27
P12/AN02/SOT1_1/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
VSS
12
25
P10/AN00
13
14
15
16
17
18
19
20
21
22
23
24
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1/DA1_0
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 48
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 12 of 110
MB9B320M シリーズ
LCC-48P-M73
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/INT14_0/IC03_2
P3C/RTO02_0/TIOA2_1/INT18_2
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
10
27
P12/AN02/SOT1_1/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
VSS
12
25
P10/AN00
13
14
15
16
17
18
19
20
21
22
23
24
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1/DA1_0
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 48
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 13 of 110
MB9B320M シリーズ
BGA-96P-M07
1
2
3
4
5
6
7
8
9
10
11
A
VSS
UDP0
UDM0
USBVCC
VSS
AN18
VSS
P07
TMS/
SWDIO
TRSTX
VSS
B
VCC
VSS
AN24
AN20
P63
P0D
AN17
TDO/
SWO
TCK/
SWCLK
VSS
TDI
C
AN22
AN23
VSS
AN21
AN19
P0E
AN16
AN15
VSS
P20
AN14
D
P53
P54
P55
Index
AN13
AN12
VSS
E
P56
AN25
AN26
AN11
AN10
AN09
F
VSS
VSS
VSS
AN08
AN07
AVRH
G
P32
P33
P39
AN06
AN05
AVRL
H
P3A
P3B
P3C
AN04
AVSS
AVCC
J
P3D
P3E
VSS
P3F
P48
P4A
P4D
AN02
VSS
AN01
AN00
K
VCC
VSS
X1A
INITX
P45
P49
P4C
P4E
MD1
VSS
VCC
L
VSS
C
X0A
VSS
P44
VSS
P4B
MD0
X0
X1
VSS
＜注意事項＞
− XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05653 Rev.*A
Page 14 of 110
MB9B320M シリーズ
4. 端子機能一覧
端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
1
B1
1
1
2
C1
2
2
3
C2
3
3
4
B3
4
4
5
D1
-
-
6
D2
-
-
7
D3
-
-
8
E1
-
-
9
E2
5
-
Document Number: 002-05653 Rev.*A
入出力
回路形式
端子名
VCC
P50
INT00_0
AIN0_2
SIN3_1
AN22
P51
INT01_0
BIN0_2
SOT3_1
(SDA3_1)
AN23
P52
INT02_0
ZIN0_2
SCK3_1
(SCL3_1)
AN24
P53
SIN6_0
TIOA1_2
INT07_2
P54
SOT6_0
(SDA6_0)
TIOB1_2
INT18_1
P55
SCK6_0
(SCL6_0)
ADTG_1
INT19_1
P56
INT08_2
P30
AIN0_0
TIOB0_1
INT03_2
AN25
端子状態
形式
-
F
N
F
N
F
N
E
L
E
L
E
L
E
L
F
N
Page 15 of 110
MB9B320M シリーズ
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-80
LQFP-48
QFN-48
10
E3
6
-
11
G1
7
-
12
G2
8
-
13
G3
9
5
14
H1
10
6
15
H2
11
7
16
H3
12
8
17
J1
13
9
Document Number: 002-05653 Rev.*A
端子名
P31
BIN0_0
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
AN26
P32
ZIN0_0
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
P39
DTTI0X_0
INT06_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
INT07_0
SUBOUT_2
RTCCO_2
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
INT18_2
P3D
RTO03_0
(PPG02_0)
TIOA3_1
入出力
回路形式
端子状態
形式
F
N
E
L
E
L
E
L
G
L
G
K
G
L
G
K
Page 16 of 110
MB9B320M シリーズ
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-80
LQFP-48
QFN-48
18
J2
14
10
19
J4
15
11
20
L1
16
12
21
L5
-
-
22
K5
-
-
23
24
25
L2
L4
K1
17
18
13
14
26
L3
19
15
27
K3
20
16
28
K4
21
17
29
J5
-
-
18
30
K6
22
-
19
31
J6
23
-
Document Number: 002-05653 Rev.*A
端子名
P3E
RTO04_0
(PPG04_0)
TIOA4_1
INT19_2
P3F
RTO05_0
(PPG04_0)
TIOA5_1
VSS
P44
TIOA4_0
INT10_0
P45
TIOA5_0
INT11_0
C
VSS
VCC
P46
X0A
P47
X1A
INITX
P48
INT14_1
SIN3_2
P49
TIOB0_0
INT20_1
DA0_0
SOT3_2
(SDA3_2)
AIN0_1
P4A
TIOB1_0
INT21_1
DA1_0
SCK3_2
(SCL3_2)
BIN0_1
入出力
回路形式
端子状態
形式
G
L
G
K
G
L
G
L
D
F
D
G
B
C
E
L
L
L
L
L
Page 17 of 110
MB9B320M シリーズ
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
32
L7
24
-
33
K7
25
-
34
J7
26
-
35
K8
27
-
36
K9
28
20
37
L8
29
21
38
L9
30
22
39
L10
31
23
40
41
L11
K11
32
33
24
-
42
J11
34
25
43
J10
35
26
44
J8
36
27
Document Number: 002-05653 Rev.*A
入出力
回路形式
端子名
P4B
TIOB2_0
INT22_1
IGTRG_0
ZIN0_1
P4C
TIOB3_0
SCK7_1
(SCL7_1)
INT12_0
AIN1_2
P4D
TIOB4_0
SOT7_1
(SDA7_1)
INT13_0
BIN1_2
P4E
TIOB5_0
INT06_2
SIN7_1
ZIN1_2
MD1
PE0
MD0
X0
PE2
X1
PE3
VSS
VCC
P10
AN00
P11
AN01
SIN1_1
INT02_1
FRCK0_2
WKUP1
P12
AN02
SOT1_1
(SDA1_1)
IC00_2
端子状態
形式
E
L
I*
L
I*
L
I*
L
C
E
K
D
A
A
A
B
F
M
F
N
F
M
Page 18 of 110
MB9B320M シリーズ
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
45
H10
37
28
46
H9
38
29
47
G10
39
30
48
G9
-
-
49
F10
40
-
50
51
52
H11
F11
G11
41
42
43
31
32
33
53
F9
44
-
54
E11
45
-
55
E10
-
-
Document Number: 002-05653 Rev.*A
入出力
回路形式
端子名
AVSS
P14
AN04
INT03_1
IC02_2
SIN0_1
P15
AN05
IC03_2
SOT0_1
(SDA0_1)
INT14_0
P16
AN06
SCK0_1
(SCL0_1)
INT15_0
P17
AN07
SIN2_2
INT04_1
AVCC
AVRH
AVRL
P18
AN08
SOT2_2
(SDA2_2)
P19
AN09
SCK2_2
(SCL2_2)
P1A
AN10
SIN4_1
INT05_1
IC00_1
端子状態
形式
-
-
F
N
F
N
F
N
F
N
F
M
F
M
F
N
Page 19 of 110
MB9B320M シリーズ
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
56
E9
-
-
57
D10
46
34
58
D9
47
35
-
-
59
C11
48
36
60
C10
-
-
61
A10
49
37
62
B9
50
38
63
B11
51
39
64
A9
52
40
65
B8
53
41
66
A8
-
-
Document Number: 002-05653 Rev.*A
端子名
P1B
AN11
SOT4_1
(SDA4_1)
IC01_1
INT20_2
P23
SCK0_0
(SCL0_0)
TIOA7_1
AN12
P22
SOT0_0
(SDA0_0)
TIOB7_1
AN13
ZIN1_1
P21
SIN0_0
INT06_1
WKUP2
BIN1_1
AN14
P20
INT05_0
CROUT_0
AIN1_1
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
P03
TMS
SWDIO
P04
TDO
SWO
P07
ADTG_0
INT23_1
入出力
回路形式
端子状態
形式
F
N
F
M
F
M
F
N
E
N
E
J
E
J
E
J
E
J
E
J
E
L
Page 20 of 110
MB9B320M シリーズ
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
67
C8
54
-
68
C7
55
-
69
B7
56
-
70
B6
-
-
71
C6
-
-
72
A6
57
42
73
B5
-
-
74
C5
58
-
75
B4
59
43
Document Number: 002-05653 Rev.*A
端子名
P0A
SIN4_0
INT00_2
AN15
P0B
SOT4_0
(SDA4_0)
TIOB6_1
AN16
INT18_0
P0C
SCK4_0
(SCL4_0)
TIOA6_1
INT19_0
AN17
P0D
RTS4_0
TIOA3_2
INT20_0
P0E
CTS4_0
TIOB3_2
INT21_0
P0F
NMIX
SUBOUT_0
CROUT_1
RTCCO_0
WKUP0
AN18
P63
INT03_0
P62
SCK5_0
(SCL5_0)
ADTG_3
AN19
P61
SOT5_0
(SDA5_0)
TIOB2_2
UHCONX
DTTI0X_2
AN20
入出力
回路形式
端子状態
形式
J*
N
J*
N
J*
N
E
L
E
L
F
I
E
L
F
M
F
M
Page 21 of 110
MB9B320M シリーズ
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-80
端子名
LQFP-48
QFN-48
入出力
回路形式
端子状態
形式
J*
N
P60
SIN5_0
TIOA2_2
76
C4
60
44
INT15_1
WKUP3
IGTRG_1
AN21
77
A4
61
45
78
A3
62
46
USBVCC
-
P80
UDM0
H
H
H
H
INT16_1
P81
79
A2
63
47
UDP0
INT17_1
80
A1
64
48
VSS
-
-
A5, A7, A11,
B2, B10, C3,
C9, F1, F2, F3,
J3, J9, K2,
K10, L6
-
-
VSS
-
*: 5 VトレラントI/O
Document Number: 002-05653 Rev.*A
Page 22 of 110
MB9B320M シリーズ
端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
端子機能
ADC
端子名
機能説明
ADTG_0
ADTG_1
端子番号
LQFP-64 LQFP-48
LQFP-80 BGA-96
QFN-64 QFN-48
66
A8
-
-
7
D3
-
-
13
G3
9
5
ADTG_3
74
C5
58
-
ADTG_6
12
G2
8
-
AN00
42
J11
34
25
AN01
43
J10
35
26
AN02
44
J8
36
27
AN04
46
H9
38
29
AN05
47
G10
39
30
AN06
48
G9
-
-
AN07
49
F10
40
-
AN08
53
F9
44
-
AN09
54
E11
45
-
AN10
55
E10
-
-
AN11
56
E9
-
-
AN12
57
D10
46
34
58
D9
47
35
59
C11
48
36
AN15
67
C8
54
-
AN16
68
C7
55
-
AN17
69
B7
56
-
AN18
72
A6
57
42
AN19
74
C5
58
-
AN20
75
B4
59
43
AN21
76
C4
60
44
AN22
2
C1
2
2
AN23
3
C2
3
3
AN24
4
B3
4
4
AN25
9
E2
5
-
AN26
10
E3
6
-
ADTG_2
AN13
AN14
A/D コンバータ
外部トリガ入力端子
A/D コンバータ
アナログ入力端子。
ANxx は ADC ch.xx を示します。
Document Number: 002-05653 Rev.*A
Page 23 of 110
MB9B320M シリーズ
端子機能
ベース
タイマ 0
端子名
TIOA0_1
TIOB0_0
TIOB0_1
ベース
タイマ 1
機能説明
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
10
6
K6
22
18
E2
5
-
H2
11
7
5
D1
-
-
31
J6
23
19
10
E3
6
-
6
D2
-
-
16
H3
12
8
76
C4
60
44
32
L7
24
-
11
G1
7
-
75
B4
59
43
17
J1
13
9
70
B6
-
-
33
K7
25
-
12
G2
8
-
TIOB3_2
71
C6
-
-
TIOA4_0
21
L5
-
-
18
J2
14
10
34
J7
26
-
22
K5
-
-
19
J4
15
11
TIOA1_2
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
TIOB1_2
TIOA2_1
TIOA2_2
ベースタイマ ch.2 の TIOA 端子
TIOB2_0
TIOB2_1
ベースタイマ ch.2 の TIOB 端子
TIOB2_2
TIOA3_1
TIOA3_2
ベースタイマ ch.3 の TIOA 端子
TIOB3_0
TIOB3_1
ベース
タイマ 4
H1
30
9
TIOB1_1
ベース
タイマ 3
14
15
TIOA1_1
TIOB1_0
ベース
タイマ 2
端子番号
LQFP-64 LQFP-48
LQFP-80 BGA-96
QFN-64 QFN-48
TIOA4_1
TIOB4_0
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベース
タイマ 5
TIOA5_0
TIOB5_0
ベースタイマ ch.5 の TIOB 端子
35
K8
27
-
ベース
タイマ 6
TIOA6_1
ベースタイマ ch.6 の TIOA 端子
69
B7
56
-
TIOB6_1
ベースタイマ ch.6 の TIOB 端子
68
C7
55
-
ベース
タイマ 7
TIOA7_1
ベースタイマ ch.7 の TIOA 端子
57
D10
46
34
TIOB7_1
58
D9
47
35
62
B9
50
38
64
A9
52
40
SWO
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤ
デバッグインタフェース
クロック入力端子
シリアルワイヤ
デバッグインタフェース
データ入出力端子
シリアルワイヤビューワ出力端子
65
B8
53
41
TCK
J-TAG テストクロック入力端子
62
B9
50
38
TIOA5_1
デバッガ
SWCLK
SWDIO
ベースタイマ ch.5 の TIOA 端子
TDI
J-TAG テストデータ入力端子
63
B11
51
39
TDO
J-TAG デバッグデータ出力端子
65
B8
53
41
TMS
J-TAG テストモード状態入出力端子
64
A9
52
40
J-TAG テストリセット入力端子
61
A10
49
37
TRSTX
Document Number: 002-05653 Rev.*A
Page 24 of 110
MB9B320M シリーズ
端子機能
端子名
外部割込み
INT00_0
INT00_2
INT01_0
INT02_0
INT02_1
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_0
INT06_1
INT06_2
INT07_0
INT07_2
INT08_2
INT10_0
INT11_0
INT12_0
INT13_0
INT14_0
INT14_1
INT15_0
INT15_1
INT16_1
INT17_1
INT18_0
INT18_1
INT18_2
INT19_0
INT19_1
INT19_2
INT20_0
INT20_1
INT20_2
INT21_0
INT21_1
INT22_1
INT23_1
NMIX
機能説明
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 08 の入力端子
外部割込み要求 10 の入力端子
外部割込み要求 11 の入力端子
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
外部割込み要求 16 の入力端子
外部割込み要求 17 の入力端子
外部割込み要求 18 の入力端子
外部割込み要求 19 の入力端子
外部割込み要求 20 の入力端子
外部割込み要求 21 の入力端子
外部割込み要求 22 の入力端子
外部割込み要求 23 の入力端子
ノンマスカブル割込み入力端子
Document Number: 002-05653 Rev.*A
端子番号
LQFP-64 LQFP-48
LQFP-80 BGA-96
QFN-64 QFN-48
2
67
3
4
43
73
46
9
12
49
10
60
55
11
13
59
35
14
5
8
21
22
33
34
47
29
48
76
78
79
68
6
16
59
7
18
70
30
56
71
31
32
66
72
C1
C8
C2
B3
J10
B5
H9
E2
G2
F10
E3
P20
E10
G1
G3
C11
K8
H1
D1
E1
L5
K5
K7
J7
G10
J5
G9
C4
A3
A2
C7
D2
H3
C11
D3
J2
B6
K6
E9
C6
J6
L7
A8
A6
2
54
3
4
35
38
5
8
40
6
7
9
48
27
10
25
26
39
60
62
63
55
12
56
14
22
23
24
57
2
3
4
26
29
5
36
6
30
44
46
47
8
10
18
19
42
Page 25 of 110
MB9B320M シリーズ
端子機能
GPIO
端子名
P00
P01
P02
P03
P04
P07
P0A
P0B
P0C
P0D
P0E
P0F
P10
P11
P12
P14
P15
P16
P17
P18
P19
P1A
P1B
P20
P21
P22
P23
機能説明
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
Document Number: 002-05653 Rev.*A
端子番号
LQFP-64 LQFP-48
LQFP-80 BGA-96
QFN-64 QFN-48
61
62
63
64
65
66
67
68
69
70
71
72
42
43
44
46
47
48
49
53
54
55
56
60
59
58
57
A10
B9
B11
A9
B8
A8
C8
C7
B7
B6
C6
A6
J11
J10
J8
H9
G10
G9
F10
F9
E11
E10
E9
C10
C11
D9
D10
49
50
51
52
53
54
55
56
57
34
35
36
38
39
40
44
45
48
47
46
37
38
39
40
41
42
25
26
27
29
30
36
35
34
Page 26 of 110
MB9B320M シリーズ
端子番号
端子機能
GPIO
端子名
P30
P31
P32
P33
P39
P3A
P3B
P3C
P3D
P3E
P3F
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P60
P61
P62
P63
P80
P81
PE0
PE2
PE3
機能説明
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
Document Number: 002-05653 Rev.*A
LQFP-80 BGA-96
9
10
11
12
13
14
15
16
17
18
19
21
22
26
27
29
30
31
32
33
34
35
2
3
4
5
6
7
8
76
75
74
73
78
79
36
38
39
E2
E3
G1
G2
G3
H1
H2
H3
J1
J2
J4
L5
K5
L3
K3
J5
K6
J6
L7
K7
J7
K8
C1
C2
B3
D1
D2
D3
E1
C4
B4
C5
B5
A3
A2
K9
L9
L10
LQFP-64 LQFP-48
QFN-64 QFN-48
5
6
7
8
9
10
11
12
13
14
15
19
20
22
23
24
25
26
27
2
3
4
60
59
58
62
63
28
30
31
5
6
7
8
9
10
11
15
16
18
19
2
3
4
44
43
46
47
20
22
23
Page 27 of 110
MB9B320M シリーズ
端子番号
端子機能
端子名
マルチ
ファンク
ション
シリアル 0
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンク
ション
シリアル 1
マルチ
ファンク
ション
シリアル 2
SIN1_1
SOT1_1
(SDA1_1)
SIN2_2
SOT2_2
(SDA2_2)
SCK2_2
(SCL2_2)
機能説明
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
マルチファンクションシリアルインタ
フェース ch.0 の入力端子
59
C11
48
36
46
H9
38
29
マルチファンクションシリアルインタ
フェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT0 として、I2C
端子(動作モード 4)として使用するとき
は SDA0 として機能します。
58
D9
47
35
47
G10
39
30
マルチファンクションシリアルインタ
フェース ch.0 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用する
ときは SCK0 として、I2C 端子(動作モー
ド 4)として使用するときは SCL0 として
機能します。
57
D10
46
34
48
G9
-
-
43
J10
35
26
44
J8
36
27
49
F10
40
-
53
F9
44
-
54
E11
45
-
マルチファンクションシリアルインタ
フェース ch.1 の入力端子
マルチファンクションシリアルインタ
フェース ch.1 の出力端子。
UART/LIN 端子(動作モード 0,1,3)として
使用するときは SOT1 として機能しま
す。
マルチファンクションシリアルインタ
フェース ch.2 の入力端子
マルチファンクションシリアルインタ
フェース ch.2 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT2 として、I2C
端子(動作モード 4)として使用するとき
は SDA2 として機能します。
マルチファンクションシリアルインタ
フェース ch.2 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用する
ときは SCK2 として、I2C 端子(動作モー
ド 4)として使用するときは SCL2 として
機能します。
Document Number: 002-05653 Rev.*A
Page 28 of 110
MB9B320M シリーズ
端子番号
端子機能
端子名
マルチ
ファンク
ション
シリアル 3
SIN3_1
SIN3_2
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
マルチ
ファンク
ション
シリアル 4
SIN4_0
SIN4_1
SOT4_0
(SDA4_0)
SOT4_1
(SDA4_1)
SCK4_0
(SCL4_0)
RTS4_0
CTS4_0
マルチ
ファンク
ション
シリアル 5
SIN5_0
SOT5_0
(SDA5_0)
SCK5_0
(SCL5_0)
機能説明
マルチファンクションシリアルインタ
フェース ch.3 の入力端子
マルチファンクションシリアルインタ
フェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT3 として、
I2C
端子(動作モード 4)として使用するとき
は SDA3 として機能します。
マルチファンクションシリアルインタ
フェース ch.3 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK3 として、I2C 端子(動作
モード 4)として使用するときは SCL3 と
して機能します。
マルチファンクションシリアルインタ
フェース ch.4 の入力端子
マルチファンクションシリアルインタ
フェース ch.4 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT4 として、
I2C
端子(動作モード 4)として使用するとき
は SDA4 として機能します。
マルチファンクションシリアルインタ
フェース ch.4 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK4 として、I2C 端子(動作
モード 4)として使用するときは SCL4 と
して機能します。
マルチファンクションシリアルインタ
フェース ch.4 の RTS 出力端子
マルチファンクションシリアルインタ
フェース ch.4 の CTS 入力端子
マルチファンクションシリアルインタ
フェース ch.5 の入力端子
マルチファンクションシリアルインタ
フェース ch.5 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)
として使用するときは SOT5 として、
I2C
端子(動作モード 4)として使用するとき
は SDA5 として機能します。
マルチファンクションシリアルインタ
フェース ch.5 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用す
るときは SCK5 として、I2C 端子(動作
モード 4)として使用するときは SCL5 と
して機能します。
Document Number: 002-05653 Rev.*A
LQFP-8
LQFP-64
BGA-96
0
QFN-64
LQFP-4
8
QFN-48
2
29
C1
J5
2
-
2
-
3
C2
3
3
30
K6
-
-
4
B3
4
4
31
J6
-
-
67
C8
54
-
55
E10
-
-
68
C7
55
-
56
E9
-
-
69
B7
56
-
70
B6
-
-
71
C6
-
-
76
C4
60
44
75
B4
59
43
74
C5
58
-
Page 29 of 110
MB9B320M シリーズ
端子番号
端子機能
端子名
マルチ
ファンク
ション
シリアル 6
SIN6_0
SIN6_1
SOT6_0
(SDA6_0)
SOT6_1
(SDA6_1)
SCK6_0
(SCL6_0)
SCK6_1
(SCL6_1)
マルチ
ファンク
ション
シリアル 7
SIN7_1
SOT7_1
(SDA7_1)
SCK7_1
(SCL7_1)
機能説明
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
マルチファンクションシリアルインタ
フェース ch.6 の入力端子
5
12
D1
G2
8
-
マルチファンクションシリアルインタ
フェース ch.6 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT6 とし
て、I2C 端子(動作モード 4)として使用す
るときは SDA6 として機能します。
6
D2
-
-
11
G1
7
-
7
D3
-
-
10
E3
6
-
35
K8
27
-
34
J7
26
-
33
K7
25
-
マルチファンクションシリアルインタ
フェース ch.6 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用する
ときは SCK6 として、I2C 端子(動作モー
ド 4)として使用するときは SCL6 として
機能します。
マルチファンクションシリアルインタ
フェース ch.7 の入力端子
マルチファンクションシリアルインタ
フェース ch.7 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT7 とし
て、I2C 端子(動作モード 4)として使用す
るときは SDA7 として機能します。
マルチファンクションシリアルインタ
フェース ch.7 のクロック I/O 端子。
CSIO 端子(動作モード 2)として使用する
ときは SCK7 として、I2C 端子(動作モー
ド 4)として使用するときは SCL7 として
機能します。
Document Number: 002-05653 Rev.*A
Page 30 of 110
MB9B320M シリーズ
端子番号
端子機能
多機能
タイマ 0
端子名
機能説明
DTTI0X_0
DTTI0X_2
多機能タイマ 0 の RTO00～RTO05 出力
を制御する波形ジェネレータの入力信
号
FRCK0_2
16 ビットフリーランタイマ ch.0 の外部
クロック入力端子
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
13
G3
9
5
75
B4
59
43
43
J10
35
26
多機能タイマ 0 の 16 ビットイン
プットキャプチャの入力端子。
ICxx は、チャネル数を示します。
55
44
56
46
47
E10
J8
E9
H9
G10
36
38
39
27
29
30
RTO00_0
(PPG00_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
14
H1
10
6
RTO01_0
(PPG00_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG00 として機能します。
15
H2
11
7
RTO02_0
(PPG02_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
16
H3
12
8
RTO03_0
(PPG02_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG02 として機能します。
17
J1
13
9
RTO04_0
(PPG04_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
18
J2
14
10
RTO05_0
(PPG04_0)
多機能タイマ 0 の波形ジェネレータ出
力端子。
PPG0 出力モードで使用するときは、
PPG04 として機能します。
19
J4
15
11
IGTRG_0
IGTRG_1
PPGIGBT モード外部トリガ入力端子
32
76
L7
C4
24
60
44
IC00_1
IC00_2
IC01_1
IC02_2
IC03_2
Document Number: 002-05653 Rev.*A
Page 31 of 110
MB9B320M シリーズ
端子番号
端子機能
クアッド
カウンタ 0
端子名
機能説明
AIN0_0
E2
5
-
30
K6
22
-
2
C1
2
2
10
E3
6
-
31
J6
23
-
BIN0_2
3
C2
3
3
ZIN0_0
11
G1
7
-
32
L7
24
-
4
B3
4
4
60
C10
-
-
33
K7
25
-
59
C11
-
-
34
J7
26
-
58
D9
-
-
35
K8
27
-
78
A3
62
46
79
A2
63
47
75
B4
59
43
72
A6
57
42
14
H1
10
6
72
A6
57
42
14
H1
10
6
72
A6
57
42
43
J10
35
26
59
C11
48
36
76
C4
60
44
30
K6
22
18
31
J6
23
19
28
K4
21
17
QPRC ch.0 の AIN 入力端子
BIN0_0
BIN0_1
ZIN0_1
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
ZIN0_2
AIN1_1
AIN1_2
BIN1_1
BIN1_2
ZIN1_1
ZIN1_2
USB
UDM0
UDP0
UHCONX
リアル
タイム
クロック
RTCCO_0
RTCCO_2
SUBOUT_0
SUBOUT_2
低消費
電力
モード
WKUP0
WKUP1
WKUP2
WKUP3
DAC
LQFP-64 LQFP-48
QFN-64 QFN-48
9
AIN0_1
AIN0_2
クアッド
カウンタ 1
LQFP-80 BGA-96
DA0
DA1
RESET
INITX
QPRC ch.1 の AIN 入力端子
QPRC ch.1 の BIN 入力端子
QPRC ch.1 の ZIN 入力端子
USB ファンクション/ホストの
D - 端子
USB ファンクション/ホストの
D + 端子
USB 外部プルアップ制御端子
リアルタイムクロックの 0.5 秒パルス
出力端子
サブクロック出力端子
ディープスタンバイモード復帰信号入
力端子 0
ディープスタンバイモード復帰信号入
力端子 1
ディープスタンバイモード復帰信号入
力端子 2
ディープスタンバイモード復帰信号入
力端子 3
D/A コンバータ ch.0 のアナログ出力端
子
D/A コンバータ ch.1 のアナログ出力端
子
外部リセット入力端子。
INITX="L"のとき、リセットが有効で
す。
Document Number: 002-05653 Rev.*A
Page 32 of 110
MB9B320M シリーズ
端子番号
端子機能
端子名
X0A
サブクロック(発振)入力端子
26
L3
19
15
X1
メインクロック(発振)I/O 端子
39
L10
31
23
X1A
サブクロック(発振)I/O 端子
27
K3
20
16
60
C10
-
-
72
A6
57
42
50
H11
41
31
51
F11
42
32
45
H10
37
28
52
G11
43
33
23
L2
17
13
MD1
CLOCK
CROUT_0
CROUT_1
Analog
POWER
AVCC
AVRH
Analog
GND
AVSS
AVRL
C 端子
LQFP-64 LQFP-48
QFN-64 QFN-48
VCC
VCC
VCC
USBVCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
X0
MD0
GND
LQFP-80 BGA-96
モード 0 端子。
通常動作時は、MD0="L"を入力してく
ださい。フラッシュメモリのシリアル
書込み時は、MD0="H"を入力してくだ
さい。
モード 1 端子。
フラッシュメモリのシリアル書込み時
は、MD1="L"を入力してください。
電源端子
電源端子
電源端子
USB I/O のための 3.3V 電源供給ポート
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
メインクロック(発振)入力端子
Mode
POWER
機能説明
C
内蔵高速 CR 発振クロック出力ポート
A/D コンバータ,D/A コンバータのアナ
ログ電源端子
A/D コンバータのアナログ基準電圧入
力端子
A/D コンバータ,D/A コンバータの GND
端子
A/D コンバータのアナログ基準電圧入
力端子
電源安定化容量端子
Document Number: 002-05653 Rev.*A
37
L8
29
21
36
K9
28
20
1
25
41
77
20
24
40
80
38
B1
K1
K11
A4
F1
F2
F3
B2
L1
K2
J3
L6
L4
L11
K10
J9
B10
C9
D11
A11
A7
C3
A5
A1
L9
1
18
33
61
16
32
64
30
1
14
45
12
24
48
22
Page 33 of 110
MB9B320M シリーズ
5. 入出力回路形式
分類
回路
備考
A
メイン発振/GPIO 切換え可能
Pull-up
resistor
P-ch
メイン発振機能選択時
P-ch
Digital output
X1
・ 発振帰還抵抗 : 約 1 MΩ
・ スタンバイ制御あり
GPIO 機能選択時
・ CMOS レベル出力
N-ch
Digital output
・ CMOS レベルヒステリシス入力
・ プルアップ抵抗制御あり
R
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
Pull-up resistor control
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
X0
N-ch
Digital output
Pull-up resistor control
B
・ CMOS レベルヒステリシス入力
・ プルアップ抵抗 : 約 50 kΩ
Pull-up resistor
Digital input
Document Number: 002-05653 Rev.*A
Page 34 of 110
MB9B320M シリーズ
分類
回路
備考
C
・ オープンドレイン出力
Digital input
N-ch
・ CMOS レベルヒステリシス入力
Digital output
D
サブ発振/GPIO 切換え可能
サブ発振機能選択時
Pull-up
resistor
・ 発振帰還抵抗 : 約 5 MΩ
P-ch
P-ch
Digital output
・ スタンバイ制御あり
X1A
GPIO 機能選択時
・ CMOS レベル出力
N-ch
Digital output
・ CMOS レベルヒステリシス入力
・ プルアップ抵抗制御あり
R
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
Pull-up resistor control
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
Document Number: 002-05653 Rev.*A
Page 35 of 110
MB9B320M シリーズ
分類
回路
備考
E
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
P-ch
P-ch
Digital output
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用するとき、デジタル出力
P-ch
N-ch
Digital output
R
トランジスタは常にオフです。
・ +B 入力可
Pull-up resistor control
Digital input
Standby mode control
F
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ 入力制御あり
・ アナログ入力
P-ch
P-ch
Digital output
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
N-ch
Digital output
・ I2C 端子として使用するとき、デジタル出力
P-ch
トランジスタは常にオフです。
・ +B 入力可
R
Pull-up resistor control
Digital input
Standby mode control
Analog input
Input control
Document Number: 002-05653 Rev.*A
Page 36 of 110
MB9B320M シリーズ
分類
回路
備考
G
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
P-ch
P-ch
Digital output
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -12 mA, IOL = 12 mA
・ +B 入力可
N-ch
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
H
USB IO/GPIO 切換え可能
GPIO Digital output
GPIO Digital input/output direction
USB IO 機能選択時
・ 高速, 低速制御
GPIO Digital input
UDP0/P81
Differential
UDM0/P80
GPIO Digital input circuit control
GPIO 機能選択時
UDP output
・ CMOS レベル出力
USB Full-speed/Low-speed control
・ CMOS レベルヒステリシス入力
UDP input
・ スタンバイ制御あり
Differential input
USB/GPIO select
UDM input
UDM output
USB Digital input/output direction
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
Document Number: 002-05653 Rev.*A
Page 37 of 110
MB9B320M シリーズ
分類
回路
備考
I
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ 5 V トレラント
・ プルアップ抵抗制御あり
P-ch
P-ch
Digital output
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ PZR レジスタ制御可能
N-ch
Digital output
・ I2C 端子として使用するとき、デジタル出力
P-ch
R
トランジスタは常にオフです。
Pull-up resistor control
Digital input
Standby mode control
J
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ 入力制御あり
・ アナログ入力
P-ch
P-ch
Digital output
・ 5V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗 : 約 50 kΩ
N-ch
Digital output
・ IOH = -4 mA, IOL = 4 mA
・ PZR レジスタ制御可能
・ I2C 端子として使用するとき、デジタル出力
P-ch
R
Pull-up resistor control
トランジスタは常にオフです。
Digital input
Standby mode control
Analog input
Input control
K
CMOS レベルヒステリシス入力
Mode input
Document Number: 002-05653 Rev.*A
Page 38 of 110
MB9B320M シリーズ
分類
回路
備考
L
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
・ 入力制御あり
P-ch
P-ch
Digital output
・ アナログ出力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
N-ch
Digital output
・ プルアップ抵抗 : 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
R
Pull-up resistor control
Digital input
Standby mode Control
Analog output
Document Number: 002-05653 Rev.*A
Page 39 of 110
MB9B320M シリーズ
6. 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環境条件など)によって
も大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明
します。
6.1
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この限界値を定めたものが
絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証され
ます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用
をお考えの場合は、必ず事前に営業部門までご相談ください。
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。
1. 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機
器の設計の際には、このような過電圧・過電流の発生を防止してください。
2. 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。
この状態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。
3. 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介
して電源端子やグランド端子に接続してください。
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内
部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これを
ラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあ
ります。これを防止するために、以下の点にご注意ください。
1. 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注意してください。
2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制
と規格に適合するようお願いします。
Document Number: 002-05653 Rev.*A
Page 40 of 110
MB9B320M シリーズ
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を
生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用されることを意図して設
計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ
直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸
送システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高
い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、こ
れらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。
6.2
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は,当社の推
奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板
に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法
(ウェーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ス
トレスがリード部分に加わります。当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触
不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装するこ
とをお勧めします。
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっています。また、
パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が
発生しやすいため、適切な実装技術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装
してください。
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがあり
ますのでご注意願います。
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時
の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意く
ださい。
1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してく
ださい。
2. 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C で保管をお願いします。ドラ
イパッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
Document Number: 002-05653 Rev.*A
Page 41 of 110
MB9B320M シリーズ
3. 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを使
用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
4. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。ベーキングは、当社の推奨する
条件で実施してください。
条件:125°C/24 時間
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
1. 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
2. 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床
に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
4. 治具, 計器類は, 接地または帯電防止化を実施してください。
5. 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
6.3
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点に
ご注意ください。
1. 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。
高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。
2. 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。このよう
な場合、帯電の防止または放電の防止の処置をお願いします。
3. 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合
があります。このような環境下でご使用の場合は、防止策についてご検討ください。
4. 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用
ください。
5. 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しま
すと、その際に毒性を持ったガスが発生する恐れがあります。その他、特殊な環境下でのご使用をお考えの場合は、営業部
門にご相談ください。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
Document Number: 002-05653 Rev.*A
Page 42 of 110
MB9B320M シリーズ
7. デバイス使用上の注意
電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべき
ものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるストローブ信号の誤動作の防止・総出力電流
規格を遵守などのために、必ずそれらすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限
り低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH 端子と AVRL 端子の間に 0.1μF
程度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めします。
電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあります。安定化の基準として VCC
は、商用周波数 (50 Hz ~ 60 Hz)におけるリプル変動(ピークピーク値)を推奨動作条件内の 10%以内にしてください。かつ電源切
り換えによる瞬間変動の過渡変動率は 0.1V/μs 以下にしてください。
水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶振動子さらにグ
ランドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待できますので、強く
お勧めします。実装基板にて、使用する水晶振動子の発振評価を実施してください。
サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となっています。安定した発
振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します。
表面実装タイプ
サイズ
: 3.2 mm × 1.5 mm 以上
負荷容量 : 6 pF～7 pF 程度
リードタイプ
負荷容量 : 6 pF～7 pF 程度
Document Number: 002-05653 Rev.*A
Page 43 of 110
MB9B320M シリーズ
外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入
力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にク
ロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力に設定
汎用I/Oポートとし
X1(PE3), X1A(P47)
て使用可能
2
マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。
しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I2C バスシステムへ接続しな
いでください。
C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(CS)を接続して
ください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの
温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端
子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入
るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端
子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。
Document Number: 002-05653 Rev.*A
Page 44 of 110
MB9B320M シリーズ
電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。なお、A/D コンバータおよび D/A コンバー
タを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してください。
投入時 : VCC → USBVCC
VCC → AVCC → AVRH
切断時 : USBVCC → VCC
AVRH → AVCC → VCC
シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの
設計をしてください。また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサ
ムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費
電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。
5 V トレラント I/O のプルアップ機能について
5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力しないでください。
Document Number: 002-05653 Rev.*A
Page 45 of 110
MB9B320M シリーズ
8. ブロックダイヤグラム
MB9BF321K/L/M, F322K/L/M, F324K/L/M
TRSTX,TCK,
TDI,TMS
TDO
SRAM0
8/16 Kbytes
SWJ-DP
ROM Table
Multi-layer AHB (Max 72MHz)
Cortex-M3 Core I
@72MHz(Max)
D
NVIC
Sys
AHB-APB Bridge:
APB0(Max 40MHz)
Dual-Timer
WatchDog Timer
(Software)
INITX
Clock Reset
Generator
WatchDog Timer
(Hardware)
SRAM1
8/16 Kbytes
On-Chip Flash
64+32 Kbytes/
128+32 Kbytes/
256+32 Kbytes
Flash I/F
Security
USB2.0 PHY
(Host/
Func)
USBVCC
UDP0/UDM0
UHCONX
DMAC
8ch.
CSV
CLK
Main
Osc
Sub
Osc
PLL
CR
4MHz
Source Clock
AHB-AHB
Bridge
X0
X1
X0A
X1A
CR
100kHz
CROUT
ADTGx
DAx
TIOAx
TIOBx
AINx
BINx
ZINx
Unit 0
Unit 1
USB Clock Ctrl
10-bit D/A Converter
2units
LVD Ctrl
LVD
IRQ-Monitor
Regulator
Base Timer
16-bit 8ch./
32-bit 4ch.
QPRC
2ch.
A/D Activation
Compare 2ch.
IC0x
FRCKx
16-bit Input Capture
4ch.
16-bit Free-run Timer
3ch.
16-bit Output
Compare 6ch.
DTTI0X
RTO0x
IGTRG_x
Waveform Generator
3ch.
16-bit PPG
3ch.
Multi-function Timer
AHB-APB Bridge : APB2 (Max 40MHz)
ANxx
12-bit A/D Converter
AHB-APB Bridge : APB1 (Max 40MHz)
AVCC,
AVSS,
AVRH,
AVRL
PLL
Power-On
Reset
C
CRC
Accelerator
RTCCO_x,
SUBOUT_x
Real-Time Colck
Watch Counter
External Interrupt
Controller
16-pin + NMI
INTx
NMIX
MD0,
MD1
MODE-Ctrl
Deep Standby Ctrl
WKUPx
P0x,
P1x,
GPIO
PIN-Function-Ctrl
・
・
・
PFx
SCKx
Multi-Function Serial I/F
8ch.
(with FIFO ch.0/1/3/4)
HW flow control(ch.4)
SINx
SOTx
CTS4
RTS4
Document Number: 002-05653 Rev.*A
Page 46 of 110
MB9B320M シリーズ
9. メモリサイズ
メモリサイズについては、
「1. 品種構成」の「メモリサイズ」を参照してください。
10. メモリマップ
メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
0x4006_1000
0x4006_0000
0x4005_0000
Reserved
0x4004_0000
0x4003_C000
0x4003_B000
0x7000_0000
0x6000_0000
0x4003_A000
External DeviceArea
Reserved
0x4400_0000
0x4200_0000
0x4000_0000
0x2400_0000
0x2200_0000
0x2008_0000
0x2000_0000
0x1FF8_0000
0x0020_8000
0x0020_0000
メモリサイズの 詳細は
次項の「●メモリマップ
(2)」を参照してくださ
い。
0x0010_4000
0x0010_0000
32Mbytes
Bit band alias
Peripherals
Reserved
32Mbytes
Bit band alias
Reserved
SRAM1
SRAM0
Reserved
Flash(Work area)
Reserved
Security/CR Trim
0x4003_9000
0x4003_8000
0x4003_7000
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_9000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
Reserved
0x4002_1000
0x4002_0000
0x4001_6000
Flash(Main area)
0x4001_5000
0x4001_3000
0x0000_0000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
Document Number: 002-05653 Rev.*A
DMAC
Reserved
USB ch.0
Reserved
RTC
Watch Counter
CRC
MFS
Reserved
USB Clock Ctrl
LVD/DS mode
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
D/AC
A/DC
QPRC
Base Timer
PPG
MFT unit0
Reserved
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
Page 47 of 110
MB9B320M シリーズ
メモリマップ (2)
MB9BF324K/L/M
MB9BF322K/L/M
0x2008_0000
MB9BF321K/L/M
0x2008_0000
Reserved
0x2008_0000
Reserved
Reserved
0x2000_4000
0x2000_2000
SRAM1
16Kbytes
0x2000_0000
0x2000_0000
SRAM0
16Kbytes
0x1FFF_E000
0x2000_2000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x2000_0000
0x1FFF_E000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x1FFF_C000
Reserved
Reserved
0x0020_0000
Reserved
0x0010_0000
0x0020_8000
0x0020_0000
Reserved
0x0010_4000
0x0010_2000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Flash(Work area)
32Kbytes
0x0020_8000
Flash(Work area)
32Kbytes
0x0020_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Flash(Work area)
32Kbytes
0x0020_8000
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
CR trimming
Security
Reserved
0x0004_0000
Reserved
SA11(64KB)
0x0002_0000
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
0x0001_0000
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
Flash(Main area)
64Kbytes
SA9(64KB)
Flash(Main area)
128Kbytes
SA9(64KB)
Flash(Main area)
256Kbytes
SA10(64KB)
Reserved
Flash (メイン領域)/Flash (ワーク領域)の詳細は、
「MB9AB40N/A40N/340N/140N/150R/MB9B520M/320M/120M シリーズ フラッシュ
プログラミングマニュアル」を参照ください。
Document Number: 002-05653 Rev.*A
Page 48 of 110
MB9B320M シリーズ
ペリフェラル・アドレスマップ
スタート
アドレス
エンド
アドレス
バス
周辺機能
フラッシュメモリ I/F レジスタ
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
0x4002_8000
0x4002_8FFF
D/A コンバータ
0x4002_9000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
低電圧検出
0x4003_5800
0x4003_5FFF
0x4003_6000
0x4003_6FFF
0x4003_7000
0x4003_7FFF
予約
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
CRC
0x4003_A000
0x4003_AFFF
時計カウンタ
0x4003_B000
0x4003_BFFF
RTC
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4004_FFFF
USB ch.0
0x4005_0000
0x4005_FFFF
0x4006_0000
0x4006_0FFF
0x4006_1000
0x41FF_FFFF
Document Number: 002-05653 Rev.*A
AHB
予約
ソフトウェアウォッチドッグタイマ
APB0
予約
クアッドカウンタ(QPRC)
APB1
A/D コンバータ
ディープスタンバイ制御部
APB2
USB クロック生成回路
予約
AHB
DMAC レジスタ
予約
Page 49 of 110
MB9B320M シリーズ
11. 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
INITX=0
INITX 端子が"L"レベルの期間です。
INITX=1
INITX 端子が"H"レベルの期間です。
SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。
SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。
入力可
入力機能が使用可能な状態です。
内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
設定不可
設定できません。
直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
アナログ入力可
アナログ入力が許可されています。
トレース出力
トレース機能が使用可能な状態です。
GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り替わります。
Document Number: 002-05653 Rev.*A
Page 50 of 110
MB9B320M シリーズ
端子状態一覧表
端
子
状
態
形
式
A
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
‐
‐
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
ランモード
または
スリープ
モード状態
タイマモード，
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
メイン水晶
発振入力端子/
外部メイン
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入
力"0"固
定
直前状態
保持
直前状態
保持/
発振
停止時*1
は
Hi-Z/内
部
入力
"0"固定
直前状態
保持/
発振
停止時*1
は
Hi-Z/内
部
入力
"0"固定
直前状態
保持/
発振
停止時*1
は
Hi-Z/内部
入力
"0"固定
直前状
態
保持/
発振
停止時*1
は
Hi-Z/内
部
入力
"0"固定
直前状態
保持/
発振
停止時*1
は
Hi-Z/内部
入力
"0"固定
GPIO 選択時
外部メイン
クロック入力
選択時
設定不可
設定不可
設定不可
設定不可
B
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持/
発振
停止時*1
は
Hi-Z/内
部
入力
"0"固定
C
INITX
入力端子
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
Document Number: 002-05653 Rev.*A
Page 51 of 110
MB9B320M シリーズ
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
‐
‐
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
ランモード
または
スリープ
モード状態
タイマモード，
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
GPIO 選択
Hi-Z/
入力可
GPIO 選
択
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
サブ水晶
発振入力端子/
外部サブ
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
外部サブ
クロック入力
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
直前状態
保持/
発振
停止時*2
は
Hi-Z/内
部
入力
"0"固定
直前状態
保持/
発振
停止時*2
は
Hi-Z/内
部
入力
"0"固定
直前状態
保持/
発振
停止時*2
は
Hi-Z/内部
入力
"0"固定
Hi-Z/
内部入
力"0"固
定
Hi-Z/
内部入
力"0"固
定
直前状
態
保持/
発振
停止時*2
は
Hi-Z/内
部
入力
"0"固定
E
F
G
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
外部割込み
許可選択時
設定不可
設定不可
設定不可
GPIO 選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
H
USB I/O 端子
設定不可
設定不可
Document Number: 002-05653 Rev.*A
設定不可
直前状態
保持
直前状態
保持
直前状態
保持
送信時は
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定
送信時は
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
GPIO
選択
直前状態
保持
直前状態
保持/
発振
停止時*2
は
Hi-Z/内部
入力
"0"固定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/
入力可
Page 52 of 110
MB9B320M シリーズ
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
電源不安定
‐
‐
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
NMIX 選択時
設定不可
設定不可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
ランモード
または
スリープ
モード状態
タイマモード，
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
Hi-Z/
内部入力
"0"固定/
アナログ
入力不可
Hi-Z/
内部入
力"0"固
定/
アナロ
グ
入力不
可
Hi-Z/
内部入力
"0"固定/
アナログ
入力不可
WKUP
入力可
Hi-Z/
WKUP
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
I
上記以外の
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択時
JTAG
選択時
Hi-Z
プルアップ プルアッ
/入力可
プ/入力可
J
K
GPIO 選択時
設定不可
設定不可
設定不可
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
GPIO 選択時
アナログ出力
選択時
外部割込み
許可選択時
L
上記以外の
リソース選択
時
GPIO選択時
アナログ入力
選択時
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
直前状
態
保持
Hi-Z/
内部入
力"0"固
定
Hi-Z/
内部入
力"0"固
定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
*3
*4
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
GPIO
選択
GPIO
選択
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入
力"0"固
定/
アナロ
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
M
上記以外の
リソース選択
時
Hi-Z/
内部入力
"0"固定
GPIO
選択
設定不可
設定不可
GPIO 選択時
Document Number: 002-05653 Rev.*A
Page 53 of 110
MB9B320M シリーズ
端
子
状
態
形
式
グループ
機能名
電源不安定
‐
‐
アナログ入力
選択時
N
パワーオン
リセット
または
低電圧検出
状態
Hi-Z
INITX
入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
ランモード
または
スリープ
モード状態
タイマモード，
RTC モード
または
ストップモード
状態
ディープスタンバイ
RTC モード
または
ディープスタンバイ
ストップモード
状態
ディープ
スタンバイ
モード
復帰直後
状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入
力"0"固
定/
アナロ
グ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
内部入力
"0"固定
Hi-Z/
内部入
力"0"固
定
GPIO
選択
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
外部割込み
許可選択時
上記以外の
リソース選択
時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択時
Hi-Z/
内部入力
"0"固定
*1:サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディープスタンバイ
ストップモードは発振が停止します。
*2:ストップモード, ディープスタンバイストップモードは発振が停止します。
*3:タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力"0"固定です。
*4:タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固定です。
Document Number: 002-05653 Rev.*A
Page 54 of 110
MB9B320M シリーズ
12. 電気的特性
12.1 絶対最大定格
項目
定格値
記号
電源電圧*1 ,*2
最小
最大
単位
VCC
VSS - 0.5
VSS + 6.5
V
電源電圧(USB 用) * *
USBVCC
VSS - 0.5
VSS + 6.5
V
アナログ電源電圧*1 ,*4
アナログ基準電圧*1 ,*4
AVCC
AVRH
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5 V)
USBVCC + 0.5
(≦6.5 V)
VSS + 6.5
AVCC + 0.5
(≦6.5 V)
VCC + 0.5
(≦6.5 V)
+2
+20
10
20
39
4
12
16.5
100
50
- 10
- 20
- 39
-4
- 12
- 18
- 100
- 50
300
+ 150
V
V
1, 3
VSS - 0.5
1
入力電圧*
VI
VSS - 0.5
VSS - 0.5
1
アナログ端子入力電圧*
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
最大クランプ電流
最大総クランプ電流
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*5
IOL
-
"L"レベル平均出力電流*6
IOLAV
-
"L"レベル最大総出力電流
"L"レベル平均総出力電流*7
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*5
IOH
-
"H"レベル平均出力電流*6
IOHAV
-
"H"レベル最大総出力電流
"H"レベル平均総出力電流*7
消費電力
保存温度
∑IOH
∑IOHAV
PD
TSTG
- 55
備考
V
USB 端子を除く
V
USB 端子
V
5 V トレラント
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
°C
*8
*8
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
*1: VSS = AVSS = 0 V を基準にした値です。
*2: VCC は VSS - 0.5 V より低くなってはいけません。
*3: USBVCC は VSS - 0.5 V より低くなってはいけません。
*4: 電源投入時など VCC + 0.5 V を超えてはいけません。
*5: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*6: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*7: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
Document Number: 002-05653 Rev.*A
Page 55 of 110
MB9B320M シリーズ
*8 :
・ 該当端子については、
「4 端子機能一覧」
、
「5. 入出力回路形式」を参照してください。
・ 推奨動作条件内でご使用ください。
・ +B 入力は直流電圧(電流)でご使用ください。
・ +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・ +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下になるように電流制限抵抗の
値を設定してください。
・ 低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイオードを通して VCC 端子、
AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼすことがあります。そのため+B 入力時には Vcc、AVcc
の電位が推奨動作条件を超えないようにしてください。
・ 本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行っている場合は、端子から電源
が供給されているため、パワーオンリセットが正常に動作せず不完全な動作を行うことがあります。
・ 推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
P-ch
resistor
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
<注意事項>
− 絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能性があります。したがって、
定格を一項目でも超えることのないようご注意ください。
Document Number: 002-05653 Rev.*A
Page 56 of 110
MB9B320M シリーズ
12.2 推奨動作条件
(VSS = AVSS = AVRL = 0.0V)
項目
電源電圧
電源電圧(3V 電源) USB 用
記号
VCC
USBVCC
条件
-
最小
4
規格値
最大
2.7*
5.5
V
3.0
3.6
(≦VCC)
V
-
平滑コンデンサ容量
AVCC
AVRH
AVRL
CS
-
2.7
2.7
AVSS
1
5.5
(≦VCC)
5.5
AVCC
AVSS
10
動作温度
TA
-
- 40
+ 105
2.7
アナログ電源電圧
アナログ基準電圧
単位
備考
*1
*2
V
V
V
μF
°C
AVCC=VCC
レギュレータ用*3
*1 :P81/UDP0, P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合
*2 :P81/UDP0, P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合
*3 :平滑コンデンサの接続方法は、
「7. デバイス使用上の注意」の「・C 端子について」を参照してください。
*4 :電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック（メイン PLL 使用含む)または内
蔵低速 CR での命令実行と低電圧検出のみ動作可能です。
<注意事項>
− 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証
されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。記載されている以外の条件で
の使用をお考えの場合は、必ず事前に営業部門までご相談ください。
Document Number: 002-05653 Rev.*A
Page 57 of 110
MB9B320M シリーズ
12.3 直流規格
12.3.1 電流規格
(VCC = AVCC = USBVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ +105°C)
項目
記号
端子名
条件
ICC
VCC
スリープ
モード
電流
ICCS
備考
CPU : 72 MHz,
周辺 : 36 MHz
32.5
41
mA
*1, *5
CPU : 72 MHz,
周辺クロック停止
NOP 動作
18
23
mA
*1, *5
高速 CR
ランモード
CPU/周辺 : 4 MHz*2
2.5
3.4
mA
*1
サブ
ランモード
CPU/周辺 : 32 kHz
110
980
μA
*1, *6
CPU/周辺 : 100 kHz
130
1030
μA
*1
周辺 : 36 MHz
22
28
mA
*1, *5
周辺 : 4 MHz*2
1.6
2.6
mA
*1
周辺 : 32 kHz
96
955
μA
*1, *6
周辺 : 100 kHz
115
975
μA
*1
PLL
ランモード
ラン
モード
電流
規格値
単位
標準*3 最大*4
低速 CR
ランモード
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
*1:全ポート固定時
*2:トリミングにて 4 MHz に設定した場合
*3:TA=+25°C, VCC=5.5 V
*4:TA=+105°C, VCC=5.5 V
*5:水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
Document Number: 002-05653 Rev.*A
Page 58 of 110
MB9B320M シリーズ
(VCC = AVCC = USBVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C to + 105°C)
項目
タイマ
モード
電流
記号 端子名
条件
メイン
タイマモード
ICCT
サブ
タイマモード
RTC
モード
電流
ICCR
ストップ
モード
電流
ICCH
RTC
モード
ストップ
モード
VCC
ICCRD
ディープ
スタンバイ
RTCモード
ディープ
スタンバイ
モード
電流
ICCHD
ディープ
スタンバイ
ストップ
モード
TA = + 25°C,
LVD off時
TA = + 105°C,
LVD off時
TA = + 25°C,
LVD off時
TA = + 105°C,
LVD off時
TA = + 25°C,
LVD off時
TA = + 105°C,
LVD off時
TA = + 25°C,
LVD off時
TA = +105°C,
LVD off時
TA = + 25°C,
LVD off時,
RAM off時
TA = + 25°C,
LVD off時,
RAM on時
TA = + 105°C,
LVD off時,
RAM off時
TA = + 105°C,
LVD off時,
RAM on時
TA = + 25°C,
LVD off時,
RAM off時
TA = + 25°C,
LVD off時,
RAM on時
TA = + 105°C,
LVD off時,
RAM off時
TA = + 105°C,
LVD off時,
RAM on時
規格値
単位
標準*2 最大*2
備考
4.1
4.8
mA
*1, *4
-
5.4
mA
*1, *4
17
66
μA
*1, *5
-
835
μA
*1, *5
15
61
μA
*1, *5
-
680
μA
*1, *5
14
53
μA
*1
-
600
μA
*1
2.2
11
μA
*1, *3, *5
6.2
23
μA
*1, *3, *5
-
155
μA
*1, *3, *5
-
215
μA
*1, *3, *5
1.6
9.6
μA
*1, *3
5.6
22
μA
*1, *3
-
150
μA
*1, *3
210
μA
*1, *3
*1: 全ポート固定時
*2 : VCC=5.5 V
*3: RAM 保持設定はオンチップ SRAM のみに適用
*4 : 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*5 : 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
Document Number: 002-05653 Rev.*A
Page 59 of 110
MB9B320M シリーズ
低電圧検出回路(LVD)電流
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
低電圧検出回路
(LVD)
電源電流
記号
ICCLVD
端子名
規格値
標準
最大
条件
単位
備考
リセット発生用
動作時
0.13
0.3
μA
未検出時
割込み発生用
動作時
0.13
0.3
μA
未検出時
VCC
フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
フラッシュメモリ
書込み/消去電流
記号
ICCFLASH
端子名
VCC
規格値
標準
最大
条件
書込み/
消去時
9.5
11.2
単位
mA
備考
*
*:フラッシュメモリへ書込みまたは消去するときは、電源電流(ICC)にフラッシュメモリ書込み/消去電流(ICCFLASH)が加算されます。
A/D コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
電源電流
ICCAD
AVCC
基準電源電流
ICCAVRH
AVRH
規格値
標準
最大
条件
単位
備考
mA
μA
1unit動作時
停止時
A/D 1unit動作時
AVRH=5.5 V
停止時
mA
μA
D/A コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
2
電源電流*1
IDDA*
AVCC
IDSA
条件
D/A 1unit動作時
AVCC=3.3 V
D/A 1unit動作時
AVCC=5.0 V
D/A停止時
規格値
単位
最小 標準 最大
250
315
380
μA
380
475
580
μA
-
-
16
μA
備考
*1 : 無負荷時
*2 : 0x200 設定時に電流最大
Document Number: 002-05653 Rev.*A
Page 60 of 110
MB9B320M シリーズ
12.3.2
端子特性
(VCC = USBVCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
"H"レベル
入力電圧
(ヒステリシス
入力)
"L"レベル
入力電圧
(ヒステリシス
入力)
記号
VIHS
VILS
端子名
CMOS
ヒステリシ
ス入力端子,
MD0, MD1
5V
トレラント
入力端子
CMOS
ヒステリシ
ス入力端子,
MD0, MD1
5V
トレラント
入力端子
4 mA
タイプ
"H"レベル
出力電圧
VOH
12 mA
タイプ
USB I/O
兼用
4 mA
タイプ
"L"レベル
出力電圧
VOL
12 mA
タイプ
USB I/O
兼用
Document Number: 002-05653 Rev.*A
条件
最小
規格値
標準
最大
単位
-
VCC×0.8
-
VCC + 0.3
V
-
VCC×0.8
-
VSS + 5.5
V
-
VSS - 0.3
-
VCC×0.2
V
-
VSS - 0.3
-
VCC×0.2
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
USBVCC - 0.4
-
USBVCC
V
VSS
-
0.4
V
VSS
-
0.4
V
VSS
-
0.4
V
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 2 mA
VCC ≧ 4.5 V,
IOH = - 12 mA
VCC < 4.5 V,
IOH = - 8 mA
USBVCC ≧ 4.5 V,
IOH = -18.0 mA
USBVCC < 4.5 V,
IOH = -12.0 mA
VCC ≧ 4.5 V,
IOL = 4 mA
VCC < 4.5 V,
IOL = 2 mA
VCC ≧ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
USBVCC ≧ 4.5 V,
IOL = 16.5 mA
USBVCC < 4.5 V,
IOL = 10.5 mA
備考
Page 61 of 110
MB9B320M シリーズ
(VCC = USBVCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
記号
入力リーク
電流
IIL
プルアップ
抵抗値
RPU
入力容量
CIN
端子名
規格値
条件
最小
標準
最大
-
-
-5
-
+5
プル
アップ
端子
VCC,
USBVCC,
VSS,
AVCC,
AVSS,
AVRH,
AVRL
以外
VCC ≧ 4.5 V
33
50
90
VCC < 4.5 V
-
-
180
-
-
5
15
Document Number: 002-05653 Rev.*A
単位
備考
μA
kΩ
pF
Page 62 of 110
MB9B320M シリーズ
12.4 交流規格
12.4.1 メインクロック入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
内部動作クロック
周波数*1
内部動作クロック
サイクル時間*1
記号
端子名
fFCH
tCYLH
X0,
X1
tCF,
tCR
規格値
最小
最大
条件
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
PWH/tCYLH,
PWL/tCYLH
4
4
4
4
20.83
50
48
20
48
20
250
250
45
-
単位
備考
MHz
水晶振動子接続時
MHz
外部クロック時
ns
外部クロック時
55
%
外部クロック時
-
5
ns
外部クロック時
マスタクロック
ベースクロック
(HCLK/FCLK)
APB0バスクロック*2
APB1バスクロック*2
APB2バスクロック*2
ベースクロック
(HCLK/FCLK)
APB0バスクロック*2
APB1バスクロック*2
APB2バスクロック*2
fCM
-
-
-
72
MHz
fCC
-
-
-
72
MHz
fCP0
fCP1
fCP2
-
-
-
40
40
40
MHz
MHz
MHz
tCYCC
-
-
13.8
-
ns
tCYCP0
tCYCP1
tCYCP2
-
-
25
25
25
-
ns
ns
ns
*1: 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER:クロック』を参照してくだ
さい。
*2: 各ペリフェラルが接続されている APB バスについては「8. ブロックダイヤグラム」を参照してください。
X0
Document Number: 002-05653 Rev.*A
Page 63 of 110
MB9B320M シリーズ
12.4.2 サブクロック入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
入力周波数
1/
tCYLL
入力クロック周期
tCYLL
入力クロックパルス幅
-
端子名
X0A,
X1A
条件
最小
規格値
標準
最大
単位
備考
-
-
32.768
-
kHz
-
32
-
100
kHz
水晶振動子
接続時
外部クロック時
PWH/tCYLL,
PWL/tCYLL
10
-
31.25
μs
外部クロック時
45
-
55
%
外部クロック時
*:ご使用する水晶振動子については、
「7. デバイス使用上の注意」の「・サブクロック用水晶振動子について」を参照してくださ
い。
X0A
Document Number: 002-05653 Rev.*A
Page 64 of 110
MB9B320M シリーズ
12.4.3 内蔵 CR 発振規格
内蔵高速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
クロック周波数
周波数安定時間
記号
fCRH
tCRWT
条件
最小
規格値
標準 最大
TA = + 25°C
3.92
4
4.08
TA = 0°C ~ + 85°C
3.9
4
4.1
TA = - 40°C ~ + 105°C
3.88
4
4.12
3.94
4
4.06
3.92
4
4.08
3.9
4
4.1
TA = - 40°C ~ + 105°C
2.8
4
5.2
-
-
-
30
単位
備考
トリミング時*1
TA = + 25°C
VCC ≦ 3.6 V
TA = - 20°C ~ + 85°C
VCC ≦ 3.6 V
TA = - 20°C ~ + 105°C
VCC ≦ 3.6 V
MHz
非トリミング時
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミング値に使用した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設定後、周波数安定時間が経
過するまでの期間も高速 CR クロックをソースクロックとして使用できます。
内蔵低速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
クロック周波数
記号
fCRL
条件
-
Document Number: 002-05653 Rev.*A
最小
規格値
標準
最大
50
100
150
単位
備考
kHz
Page 65 of 110
MB9B320M シリーズ
12.4.4 メイン PLL・USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを使用 )
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
PLL発振安定待ち時間*1
(LOCK UP時間)
PLL入力クロック周波数
PLL逓倍率
PLLマクロ発振クロック周波数
メインPLLクロック周波数*2
USBクロック周波数*3
最小
規格値
標準
最大
単位
tLOCK
100
-
-
μs
fPLLI
fPLLO
fCLKPLL
fCLKSPLL
4
5
75
-
-
16
37
150
72
48
MHz
逓倍
MHz
MHz
MHz
備考
M分周後の周波数
*1:PLL の発振が安定するまでの待ち時間
*2:メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1:クロック』を
参照してください。
*3:USB クロックの詳細については、
『FM3 ファミリ ペリフェラルマニュアル 通信マクロ編』の『CHAPTER 2-2:USB クロック生
成』を参照してください。
12.4.5 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用）
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
PLL発振安定待ち時間*1
(LOCK UP時間)
PLL入力クロック周波数
PLL逓倍率
PLLマクロ発振クロック周波数
メインPLLクロック周波数*2
規格値
最小
標準
最大
単位
tLOCK
100
-
-
μs
fPLLI
fPLLO
fCLKPLL
3.8
19
72
-
4
-
4.2
35
150
72
MHz
逓倍
MHz
MHz
備考
*1:PLL の発振が安定するまでの待ち時間
*2:メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 2-1:クロック』を
参照してください。
(注意事項 )
− メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った
高速 CR クロック(CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を超えないようにしてください。
メイン PLL 接続図
PLL 入力
クロック
メインクロック(CLKMO)
高速 CR クロック(CLKHC)
K 分周
メイン PLL
クロック
(CLKPLL)
PLL マクロ
発振クロック
メイン
PLL
M 分周
N 分周
Document Number: 002-05653 Rev.*A
Page 66 of 110
MB9B320M シリーズ
USB 用 PLL 接続図
メインクロック
(CLKMO)
PLL 入力
クロック
PLL マクロ
発振クロック
USB 用
PLL
K 分周
USB
クロック
M 分周
N 分周
12.4.6 リセット入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
条件
リセット入力時間
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
12.4.7 パワーオンリセットタイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
電源立上り時間
tVCCR
電源断時間
tOFF
パワーオンリセット解
除までの時間
tPRT
規格値
端子名
VCC
最小
最大
単位
0
-
ms
1
-
ms
1.34
18.6
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
RST Active
Toff
Release
CPU Operation
start
用語解説
・ VCC_minimum: 推奨動作条件(VCC)の下限電圧
・ VDH_minimum: 低電圧検出リセット検出電圧最小値(SVHR=00000 時)。
「12.8. 低電圧検出特性」を参照してください。
Document Number: 002-05653 Rev.*A
Page 67 of 110
MB9B320M シリーズ
12.4.8 ベースタイマ入力タイミング
タイマ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
TIOAn/TIOBn
(ECK, TINとし
て使用するとき)
tTIWH,
tTIWL
tTIWH
-
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
VIHS
VIHS
TIN
VILS
VILS
トリガ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力パルス幅
記号
tTRGH,
tTRGL
端子名
TIOAn/TIOBn
(TGINとして
使用するとき)
tTRGH
TGIN
VIHS
条件
-
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項 )
− tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
Document Number: 002-05653 Rev.*A
Page 68 of 110
MB9B320M シリーズ
12.4.9 CSIO/UART タイミング
CSIO (SPI = 0, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SINホールド時間
tSHIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
tSHSL
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT遅延時間
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SINホールド時間
tSHIXE
SCK立下り時間
SCK立上り時間
tF
tR
SCKx
VCC≧4.5V
最小
最大
VCC < 4.5V
最小
最大
条件
単位
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
SCKx
2tCYCP 10
-
2tCYCP 10
-
ns
SCKx
tCYCP +
10
-
tCYCP +
10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
スレーブ
モード
(注意事項 )
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30 pF 時
Document Number: 002-05653 Rev.*A
Page 69 of 110
MB9B320M シリーズ
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
tSHIXI
VIH
VIL
VIH
VIL
SIN
マスタモード
tSLSH
tSHSL
VIH
SCK VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
VOH
VOL
tIVSHE
SIN
tSHIXE
VIH
VIL
VIH
VIL
スレーブモード
Document Number: 002-05653 Rev.*A
Page 70 of 110
MB9B320M シリーズ
CSIO (SPI = 0, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT遅延時間
tSHOVI
SCKx,
SOTx
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SINホールド時間
tSLIXI
SCKx,
SINx
SCKx,
SINx
tSLSH
SCKx
tSHSL
SCKx
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT遅延時間
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SINホールド時間
tSLIXE
SCK立下り時間
SCK立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
単位
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
VCC≧4.5 V
最小
最大
VCC < 4.5 V
最小
最大
条件
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項 )
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
− マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30 pF 時
Document Number: 002-05653 Rev.*A
Page 71 of 110
MB9B320M シリーズ
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
tSLIXI
VIH
VIL
VIH
VIL
SIN
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
VIL
VIL
tSHOVE
VOH
VOL
tIVSLE
SIN
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
Document Number: 002-05653 Rev.*A
Page 72 of 110
MB9B320M シリーズ
CSIO(SPI = 1, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT遅延時間
tSHOVI
SCKx,
SOTx
マスタ
モード
VCC≧4.5 V
最小
最大
VCC < 4.5 V
最小
最大
条件
単位
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
2tCYCP - 30
-
-
ns
-
ns
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SINホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
2tCYCP - 10
-
tSHSL
SCKx
tCYCP + 10
-
tCYCP + 10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT遅延時間
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SINホールド時間
tSLIXE
SCK立下り時間
SCK立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
スレーブ
モード
2tCYCP 30
2tCYCP 10
(注意事項 )
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30 pF 時
Document Number: 002-05653 Rev.*A
Page 73 of 110
MB9B320M シリーズ
tSCYC
VOH
VOL
SCK
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
tR
VOH
VOL
tIVSLE
SIN
VIL
tF
*
SOT
VIL
tSHSL
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
* : TDRレジスタにライトすると変化
Document Number: 002-05653 Rev.*A
Page 74 of 110
MB9B320M シリーズ
CSIO (SPI = 1, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT遅延時間
tSLOVI
端子名
SCKx
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SINホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
tSHSL
SCKx
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT遅延時間
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SINホールド時間
tSHIXE
SCK立下り時間
SCK立上り時間
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
単位
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
スレーブ
モード
VCC≧4.5 V
最小
最大
VCC < 4.5 V
最小
最大
条件
-
2tCYCP 30
2tCYCP 10
tCYCP + 10
-
tCYCP +
10
-
ns
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項 )
− CLK 同期モード時の交流規格です。
− tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
− 本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
− 外部負荷容量 CL = 30 pF 時
Document Number: 002-05653 Rev.*A
Page 75 of 110
MB9B320M シリーズ
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tR
SCK
VIL
tF
tSHSL
VIH
VIH
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
UART 外部クロック入力 (EXT = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK立下り時間
SCK立上り時間
条件
tSLSH
tSHSL
tF
tR
CL = 30 pF
tR
VIL
tCYCP + 10
tCYCP + 10
-
最大
単位
5
5
ns
ns
ns
ns
備考
tF
tSHSL
SCK
最小
VIH
Document Number: 002-05653 Rev.*A
tSLSH
VIH
VIL
VIL
Page 76 of 110
MB9B320M シリーズ
12.4.10 外部入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
規格値
単位
最小
最大
条件
ADTG
-
2tCYCP*1
-
ns
DTTIxX
INT00 ~ INT23,
NMIX
*2*3
2tCYCP*1
2tCYCP + 100*1
500*2
-
ns
ns
ns
WKUPx
*4
500
-
ns
FRCKx
入力パルス幅
tINH,
tINL
ICxx
備考
A/Dコンバータ
トリガ入力
フリーランタイマ入力クロック
インプット
キャプチャ
波形ジェネレータ
外部割込み,
NMI
ディープスタンバイウェイク
アップ
*1 :tCYCP は APB バスクロックのサイクル時間です。A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号に
ついては「8. ブロックダイヤグラム」を参照してください。
*2 :ランモード, スリープモード時
*3 :タイマモード, RTC モード, ストップモード時
*4 :ディープスタンバイ RTC モード, ディープスタンバイストップモード時
Document Number: 002-05653 Rev.*A
Page 77 of 110
MB9B320M シリーズ
12.4.11 クアッドカウンタ タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
AIN端子"H"幅
AIN端子"L"幅
BIN端子"H"幅
BIN端子"L"幅
AIN"H"レベルから
BIN立上り時間
BIN"H"レベルから
AIN立下り時間
AIN"L"レベルから
BIN立下り時間
BIN"L"レベルから
AIN立上り時間
BIN"H"レベルから
AIN立上り時間
AIN"H"レベルから
BIN立下り時間
BIN"L"レベルから
AIN立下り時間
AIN"L"レベルから
BIN立上り時間
ZIN端子"H"幅
ZIN端子"L"幅
ZINレベル確定から
AIN/BIN立下り立上り時間
AIN/BIN立下り立上り
時間からZINレベル確定
tAHL
tALL
tBHL
tBLL
tZHL
tZLL
tZABE
QCR:CGSC="1"
tABEZ
QCR:CGSC="1"
tBUAD
tADBD
tBDAU
tBUAU
tAUBD
tBDAD
tADBU
最小値
単位
最大値
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
PC_Mode2または
PC_Mode3
QCR:CGSC="0"
QCR:CGSC="0"
tAUBU
規格値
条件
2tCYCP*
-
ns
* : tCYCP は APB バスクロックのサイクル時間です。クアッドカウンタが接続されている APB バス番号については「8. ブロックダ
イヤグラム」を参照してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
Document Number: 002-05653 Rev.*A
tBLL
Page 78 of 110
MB9B320M シリーズ
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
Document Number: 002-05653 Rev.*A
Page 79 of 110
MB9B320M シリーズ
2
12.4.12 I C タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
SCLクロック周波数
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
SCLクロック"L"幅
SCLクロック"H"幅
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
データホールド時間
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間のバ
スフリー時間
ノイズフィルタ
記号
Standardmode
最小
最大
条件
Fastmode
最小
最大
単位
fSCL
0
100
0
400
kHz
tHDSTA
4.0
-
0.6
-
μs
tLOW
tHIGH
4.7
4.0
-
1.3
0.6
-
μs
μs
tSUSTA
4.7
-
0.6
-
μs
0
3.45*2
0
0.9*3
μs
tSUDAT
250
-
100
-
ns
tSUSTO
4.0
-
0.6
-
μs
tBUF
4.7
-
1.3
-
μs
2 tCYCP*4
-
2 tCYCP*4
-
ns
tHDDAT
tSP
CL = 30 pF,
R = (VPp/IOL)*1
-
備考
*1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。VPp はプルアップ抵抗の電源電圧, IOL は VOL 保証電流を示し
ます。
*2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満たしていなければなりません。
*3 : Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件 tSUDAT≧250 ns を満足しなけ
ればなりません。
*4 : tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。Standard-mode 使用時は、
APB バスクロックを 2 MHz 以上に設定してください。Fast-mode 使用時は、APB バスクロックは 8 MHz 以上に設定してくださ
い。
SDA
SCL
Document Number: 002-05653 Rev.*A
Page 80 of 110
MB9B320M シリーズ
12.4.13 JTAG タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
規格値
最小
最大
条件
TMS, TDI
セットアップ時間
tJTAGS
TCK,
TMS, TDI
VCC≧4.5 V
VCC < 4.5 V
TMS, TDI
ホールド時間
tJTAGH
TCK,
TMS, TDI
TDO遅延時間
tJTAGD
TCK,
TDO
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
(注意事項)
− 外部負荷容量 CL = 30 pF 時
TCK
TMS/TDI
TDO
Document Number: 002-05653 Rev.*A
Page 81 of 110
MB9B320M シリーズ
12.5 12 ビット A/D コンバータ
A/D 変換部電気的特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジショ
ン電圧
フルスケールトラ
ンジション電圧
記号
-
端子名
VZT
ANxx ~
ANxx
VFST
ANxx ~
ANxx
単位
最大
-
± 1.5
± 1.7
12
± 4.5
± 2.5
bit
LSB
LSB
-
± 10
± 15
mV
AVRH ± 5
AVRH ± 15
mV
0.8*
1.0*1
0.24
0.3
40
50
-
-
μs
10
μs
1000
ns
1
変換時間
規格値
標準
最小
-
-
tS
-
tCCK
-
tSTT
-
-
-
1.0
μs
アナログ入力容量
CAIN
-
-
-
9.7
pF
アナログ入力抵抗
RAIN
-
-
-
1.7
2.4
kΩ
-
-
-
-
4
LSB
-
ANxx
-
-
5
μA
-
ANxx
AVRH
AVRL
AVRL
2.7
AVSS
-
AVRH
AVCC
AVSS
V
V
V
サンプリング
時間*2
コンペアクロック
周期*3
動作許可状態遷移
時間
チャネル間ばらつ
き
アナログポート入
力電流
アナログ入力電圧
基準電圧
備考
AVRH = 2.7 V ~ 5.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
*1:変換時間は サンプリング時間 (tS) ＋ コンペア時間 (tC) の値です。最小変換時間の条件は、以下の通りです。
AVCC≧4.5 V HCLK=50 MHz サンプリング時間: 240 ns, コンペア時間: 560 ns
AVCC＜4.5 V HCLK=40 MHz サンプリング時間: 300 ns, コンペア時間: 700 ns
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。サンプリング時間, コンペアク
ロック周期の設定については、
『FM3 ファミリ ペリフェラルマニュアル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』
の章を参照してください。A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。A/D コンバータ
が接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
サンプリングおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2:外部インピーダンスにより必要なサンプリング時間は変わります。必ず(式 1)を満たすようにサンプリング時間を設定してくだ
さい。
*3:コンペア時間(tC) は (式 2)の値です。
Document Number: 002-05653 Rev.*A
Page 82 of 110
MB9B320M シリーズ
ANxx
REXT
アナログ入力端子
コンパレータ
RAIN
アナログ
信号発生源
CAIN
(式 1) tS ≧ ( RAIN + REXT ) × CAIN × 9
tS
: サンプリング時間
RAIN
: A/D の入力抵抗 = 1.5 kΩ
CAIN
ch.0 ~ ch.7
4.5 V ≦ AVCC ≦ 5.5 V の場合
A/D の入力抵抗 = 1.6 kΩ
ch.8 ~ ch.15 4.5 V ≦ AVCC ≦ 5.5 V の場合
A/D の入力抵抗 = 1.7 kΩ
ch.16 ~ ch.26
A/D の入力抵抗 = 2.2 kΩ
ch.0 ~ ch.7
A/D の入力抵抗 = 2.3 kΩ
ch.8 ~ ch.15 2.7 V ≦ AVCC < 4.5 V の場合
A/D の入力抵抗 = 2.4 kΩ
ch.16 ~ ch.26
: A/D の入力容量 = 9.7 pF
4.5 V ≦ AVCC ≦ 5.5 V の場合
2.7 V ≦ AVCC < 4.5 V の場合
2.7 V ≦ AVCC < 4.5 V の場合
2.7 V ≦ AVCC ≦ 5.5 V の場合
REXT
: 外部回路の出力インピーダンス
(式 2) tC＝tCCK × 14
tC
: コンペア時間
tCCK
: コンペアクロック周期
Document Number: 002-05653 Rev.*A
Page 83 of 110
MB9B320M シリーズ
12 ビット A/D コンバータの用語の定義
分解能
: A/D コンバータにより識別可能なアナログ変化
積分直線性誤差
: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)と
フルスケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との偏差
微分直線性誤差
: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
(実測値)
0x004
理想特性
0xN
デジタル出力
デジタル出力
0xFFD
0x003
実際の変換特性
V(N+1)T
0x(N-1)
(実測値)
0x002
VNT
(実測値)
理想特性
0x(N-2)
0x001
実際の変換特性
VZT (実測値)
AVRL
AVRH
AVRL
AVRH
アナログ入力
アナログ入力
デジタル出力N の積分直線性誤差
=
VNT - {1LSB × (N - 1) + VZT}
1LSB
デジタル出力N の微分直線性誤差
=
V(N + 1) T - VNT
1LSB
1LSB =
[LSB]
- 1 [LSB]
VFST - VZT
4094
N:A/Dコンバータデジタル出力値
VZT:デジタル出力が0x000から0x001に遷移する電圧
VFST:デジタル出力が0xFFEから0xFFFに遷移する電圧
VNT:デジタル出力が0x (N - 1)から0xNに遷移する電圧
Document Number: 002-05653 Rev.*A
Page 84 of 110
MB9B320M シリーズ
12.6 10 ビット D/A コンバータ
D/A 変換部電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40℃～ + 105℃)
項目
分解能
記号
積分直線性誤差*1
微分直線性誤差*1, *2
tC20
tC100
INL
DNL
出力電圧オフセット
VOFF
変換時間
アナログ出力
インピーダンス
出力不定期間
RO
tR
端子名
DAx
最小
規格値
標準
最大
0.47
2.37
- 4.0
- 0.9
- 20.0
3.10
2.0
-
0.58
2.90
3.80
-
10
0.69
3.43
+ 4.0
+ 0.9
10.0
+ 5.4
4.50
70
単位
bit
μs
μs
LSB
LSB
mV
mV
kΩ
MΩ
ns
備考
負荷20 pF時
負荷100 pF時
0x000設定時
0x3FF設定時
D/A動作時
D/A停止時
*1:無負荷時
*2:0x200 設定時に電流最大
Document Number: 002-05653 Rev.*A
Page 85 of 110
MB9B320M シリーズ
12.7 USB 特性
(VCC = 2.7V ~ 5.5V, USBVCC = 3.0V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力特性
記号
端子名
条件
最小
規格値
最大
入力"H"レベル電圧
VIH
-
2.0
入力"L"レベル電圧
VIL
-
VSS - 0.3
USBVCC +
0.3
0.8
差動入力感度
VDI
-
0.2
差動コモンモードレンジ
VCM
-
備考
V
*1
V
*1
-
V
*2
0.8
2.5
V
*2
2.8
3.6
V
*3
0.0
0.3
V
*3
1.3
4
4
2.0
20
20
V
ns
ns
*4
*5
*5
VCRS
tFR
tFF
外部
プルダウン
抵抗= 15 kΩ
外部
プルアップ
抵抗= 1.5 kΩ
Full-Speed
Full-Speed
tFRFM
Full-Speed
90
111.11
%
*5
ZDRV
tLR
tLF
Full-Speed
Low-Speed
Low-Speed
28
75
75
44
300
300
Ω
ns
ns
*6
*7
*7
tLRFM
Low-Speed
80
125
%
*7
出力"H"レベル電圧
VOH
出力"L"レベル電圧
VOL
クロスオーバ電圧
立上り時間
出力特性
立下り時間
立上り/立下り時間
マッチング
出力インピーダンス
立上り時間
立下り時間
立上り/立下り時間
マッチング
単位
UDP0,
UDM0
*1 : USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL(Max)=0.8 V, VIH(Min)=2.0 V(TTL 入力規格)の範囲
内に設定されています。また、ノイズ感度を低下させるためヒステリシス特性を持たせています。
最小差動入力感度[V]
*2 : USB 差動データ信号の受信には、Differential-Receiver を使用します。Differential-Receiver は、差動データ入力がローカル・グラ
ンド・リファレンス レベルに対し、0.8 V ~ 2.5 V の範囲内にあるときには、200mV の差動入力感度があります。上記電圧範囲
は、コモン・モード入力電圧範囲と言われています。
コモン・モード入力電圧 [V]
*3 : ドライバの出力駆動能力は、Low-State(VOL)で 0.3 V 以下(対 3.6 V, 1.5 kΩ 負荷)、High-State(VOH)で 2.8 V 以上(対グランド, 15 kΩ
負荷)です。
*4 : USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3 V ~ 2.0 V の範囲内にあります。
Document Number: 002-05653 Rev.*A
Page 86 of 110
MB9B320M シリーズ
VCRS規格範囲
*5 : Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10% ~ 90%間の時間で定義されます。
また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にするために、Tr/Tf 比を±10%以内と規定されています。
立上り時間
Document Number: 002-05653 Rev.*A
立下り時間
Page 87 of 110
MB9B320M シリーズ
*6 : USB Full-speed 接続は、90 Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツイスト・ペアケーブルを介し
て行われます。USB 規格は、USB Driver の出力インピーダンスは 28 Ω ~ 44 Ω の範囲内になければならないことを規定してお
り、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)を付加することを規定しています。本 USB I/O
をご使用の際には、直列抵抗 Rs として 25 Ω ~ 30 Ω(推奨値 27 Ω)を付加しご使用ください。
28Ω ~ 44Ω Equiv. Imped.
28Ω ~ 44Ω Equiv. Imped.
外付け抵抗として実装してください。
Rs 直列抵抗値 25Ω ~ 30Ω
推奨値として 27Ω の直列抵抗を付加してください。
また、「E24 系列で誤差 5%以内の抵抗」をご使用ください。
*7 : Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。出力信号電圧の 10% ~ 90%間の時間で定義されます。
立上り時間
立下り時間
外部負荷条件は、
「・Low-Speed Load (Compliance Load)」を参照してください。
Document Number: 002-05653 Rev.*A
Page 88 of 110
MB9B320M シリーズ
Low-Speed Load (Upstream Port Load) - Reference 1
CL = 50pF ~ 150pF
CL = 50pF ~ 150pF
Low-Speed Load (Downstream Port Load) - Reference 2
CL =
CL =
Low-Speed Load (Compliance Load)
CL = 200pF ~ 450pF
CL = 200pF ~ 450pF
Document Number: 002-05653 Rev.*A
Page 89 of 110
MB9B320M シリーズ
12.8 低電圧検出特性
12.8.1 低電圧検出リセット
(TA = - 40°C ~ + 105°C)
項目
記号
条件
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
SVHR*1=
00000
LVD安定待ち時間
tLVDW
-
LVD検出遅延時間
tLVDDL
-
SVHR*1=
00001
SVHR*1=
00010
SVHR*1=
00011
SVHR*1=
00100
SVHR*1=
0101
SVHR*1=
00110
SVHR*1=
00111
SVHR*1=
01000
SVHR*1=
01001
SVHR*1=
01010
最小
規格値
標準
最大
2.25
2.45
2.65
2.30
2.50
2.70
2.39
2.60
2.81
SVHR = 00000の規格値
2.48
2.70
2.92
SVHR = 00000の規格値
2.58
2.80
3.02
SVHR = 00000の規格値
2.76
3.00
3.24
SVHR = 00000の規格値
2.94
3.20
3.46
SVHR = 00000の規格値
3.31
3.60
3.89
SVHR = 00000の規格値
3.40
3.70
4.00
SVHR = 00000の規格値
3.68
4.00
4.32
SVHR = 00000の規格値
3.77
4.10
4.43
SVHR = 00000の規格値
3.86
4.20
4.54
SVHR = 00000の規格値
8160×
tCYCP*2
200
単位
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
*1: 低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000 に初期化されます。
*2: tCYCP は APB2 バスクロックのサイクル時間です。
Document Number: 002-05653 Rev.*A
Page 90 of 110
MB9B320M シリーズ
12.8.2 低電圧検出割込み
(TA = - 40°C ~ + 105°C)
項目
記号
規格値
標準 最大
単位
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
条件
最小
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD安定待ち時間
tLVDW
-
-
-
8160×
tCYCP*
μs
LVD検出遅延時間
tLVDDL
-
-
-
200
μs
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
SVHI = 01010
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
*: tCYCP は APB2 バスクロックのサイクル時間です。
Document Number: 002-05653 Rev.*A
Page 91 of 110
MB9B320M シリーズ
12.9 フラッシュメモリ書込み/消去特性
12.9.1 書込み/消去時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
規格値
標準*
最大*
項目
セクタ消去時
間
Large Sector
1.1
2.7
Small Sector
0.3
0.9
ハーフワード(16ビット)
書込み時間
16
チップ消去時間
6.8
単位
備考
s
内部での消去前書込み時間を含む
310
μs
システムレベルのオーバヘッド時間は除く
18
s
内部での消去前書込み時間を含む
* : 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。
12.9.2 書込みサイクルとデータ保持時間
消去/書込みサイクル
(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
備考
* : 平均温度+85℃時
Document Number: 002-05653 Rev.*A
Page 92 of 110
MB9B320M シリーズ
12.10 スタンバイ復帰時間
12.10.1 復帰要因：割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
項目
規格値
記号
標準
最大*
単位
備考
スリープモード
高速CRタイマモード
メインタイマモード
PLLタイマモード
tCYCC
40
80
μs
低速CRタイマモード
340
680
μs
680
860
μs
268
503
μs
308
583
μs
RAM保持なし
268
503
μs
RAM保持あり
サブタイマモード
tICNT
RTCモード
ストップモード
ディープスタンバイRTCモード
ディープスタンバイストップモード
ns
* : 規格値の最大値は内蔵 CR の精度に依存します。
スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 外部割込みは立下りエッジ検出設定時
Document Number: 002-05653 Rev.*A
Page 93 of 110
MB9B320M シリーズ
スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項 )
− 復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6:低消費
電力モード』のスタンバイモード動作説明を参照してください。
− 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は「低消費
電力モード」を参照してください。
Document Number: 002-05653 Rev.*A
Page 94 of 110
MB9B320M シリーズ
12.10.2 復帰要因：リセット
リセット解除からプログラム動作開始までの時間を示します。
復帰カウント時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
項目
記号
標準
規格値
最大*
単位
備考
スリープモード
高速CRタイマモード
メインタイマモード
PLLタイマモード
148
263
μs
148
263
μs
低速CRタイマモード
248
463
μs
312
496
μs
268
503
μs
308
583
μs
RAM保持なし
268
503
μs
RAM保持あり
サブタイマモード
tRCNT
RTCモード
ストップモード
ディープスタンバイRTCモード
ディープスタンバイストップモード
* : 規格値の最大値は内蔵 CR の精度に依存します。
スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Document Number: 002-05653 Rev.*A
Start
Page 95 of 110
MB9B320M シリーズ
スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
* : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項 )
− 復帰要因は低消費電力モードごとに異なります。
低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
「低消費電力モード」のスタンバイモード動作説明を参照してください。
− 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は『FM3 ファミリ ペ
リフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してください。
− パワーオンリセット/低電圧検出リセット時は除きます。パワーオンリセット/低電圧検出リセット時は「パワーオンリセッ
トタイミング」を参照してください。
− リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メイン PLL クロックの安
定待ち時間が必要になります。
− 内部リソースリセットとはウォッチドッグリセット, CSV リセットを示します。
Document Number: 002-05653 Rev.*A
Page 96 of 110
MB9B320M シリーズ
13. オーダ型格
型格
オンチップ
フラッシュメモリ
オンチップ
SRAM
MB9BF321KQN-G-AVE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322KQN-G-AVE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324KQN-G-AVE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321KPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322KPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324KPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321LQN-G-AVE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322LQN-G-AVE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324LQN-G-AVE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321LPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322LPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324LPMC1-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321LPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322LPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324LPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321MPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322MPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324MPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321MPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322MPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324MPMC1-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF321MBGL-GE1
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF322MBGL-GE1
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF324MBGL-GE1
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
Document Number: 002-05653 Rev.*A
パッケージ
包装
プラスチック・QFN
(0.5 mmピッチ), 48ピン
(LCC-48P-M73)
プラスチック・LQFP
(0.5 mmピッチ), 48ピン
(FPT-48P-M49)
プラスチック・QFN
(0.5 mmピッチ), 64ピン
(LCC-64P-M24)
プラスチック・LQFP
(0.5 mmピッチ), 64ピン
(FPT-64P-M38)
トレイ
プラスチック・LQFP
(0.65 mmピッチ), 64ピン
(FPT-64P-M39)
プラスチック・LQFP
(0.5 mmピッチ), 80ピン
(FPT-80P-M37)
プラスチック・LQFP
(0.65 mmピッチ), 80ピン
(FPT-80P-M40)
プラスチック・PFBGA
(0.5 mmピッチ), 96ピン
(BGA-96P-M07)
トレイ
Page 97 of 110
MB9B320M シリーズ
14. パッケージ・外形寸法図
プラスチック・LQFP, 80ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-80P-M37)
プラスチック・LQFP, 80ピン
（FPT-80P-M37）
注1）*印寸法はレジン残りを含まず。
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
14.00± 0.20 (.551 ± .008)SQ
*12.00± 0.10 (.472 ± .004)SQ
60
0.145± 0.055
(.006± .002)
41
Details of "A" part
61
40
+0.20
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
0.08(.003)
INDEX
80
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
0.10 ± 0.05
(.004 ± .002)
(Stand off)
21
"A"
1
20
0.50(.020)
0.22± 0.05
(.009± .002)
C
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2
Document Number: 002-05653 Rev.*A
M
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 98 of 110
MB9B320M シリーズ
Document Number: 002-05653 Rev.*A
Page 99 of 110
MB9B320M シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
（FPT-64P-M38）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
10.00 ± 0.10(.394 ± .004)SQ
48
0.145± 0.055
(.006 ± .002)
33
49
Details of "A" part
32
+0.20
0.08(.003)
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
Document Number: 002-05653 Rev.*A
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
M
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 100 of 110
MB9B320M シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
（FPT-64P-M39）
注 1）端子幅および端子厚さはメッキ厚を含む。
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145± 0.055
(.006 ± .002)
33
Details of "A" part
49
32
+0.20
1.50 –0.10
+.008
.059 –.004
0.10(.004)
INDEX
64
16
0.65(.026)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
1
0.32±0.05
(.013±.002)
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005)
M
2010-2011 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-2-2
Document Number: 002-05653 Rev.*A
0~8˚
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 101 of 110
MB9B320M シリーズ
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm×9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
（LCC-64P-M24）
9.00±0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
0.40±0.05
(.016±.002)
(0.20 (.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
Document Number: 002-05653 Rev.*A
0.50 (.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 102 of 110
MB9B320M シリーズ
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00 ± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
48
13
"A"
0°~8°
1
0.50(.020)
C
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
Document Number: 002-05653 Rev.*A
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位：mm （inches）
注意：括弧内の値は参考値です。
Page 103 of 110
MB9B320M シリーズ
Document Number: 002-05653 Rev.*A
Page 104 of 110
MB9B320M シリーズ
Document Number: 002-05653 Rev.*A
Page 105 of 110
MB9B320M シリーズ
15. 主な変更内容
Spansion Publication Number: MB9B320M_DS706-00049
ページ
場所
Revision 1.0
-
特長
3
・AD コンバータ(最大 26 チャネル)
・ユニーク ID
6
品種構成
7
16～18
34
40
端子機能一覧
・端子番号別
・端子機能別
入出力回路形式
ブロックダイヤグラム
47
55
56
57, 58
62
63
電気的特性
1. 絶対最大定格
2. 推奨動作条件
3. 直流規格
(1) 電流規格
4. 交流規格
(3) 内蔵 CR 発振規格
(4-2) メイン PLL の使用条件(メイン PLL
の入力クロックに内蔵高速 CR クロックを
使用)
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
79
82
87, 88
6. 10 ビット D/A コンバータ
・D/A 変換部電気的特性
8. 低電圧検出特性
9. メインフラッシュメモリ書込み/消去特
性
89
Revision 1.1
Revision 2.0
特長
2
3
4
・オンチップメモリ[フラッシュメモリ]
・USB インタフェース
[USB ファンクション]
・マルチファンクションシリアルインタ
フェース
[I2C]
・汎用 I/O ポート
・多機能タイマ
Document Number: 002-05653 Rev.*A
変更箇所
PRELIMINARY → 正式版
変換時間を変更: 1.0μs → 0.8μs
「ユニーク ID」を追加
「ユニーク ID」を追加
・「入出力回路形式」を訂正
・「端子状態形式」を訂正
「端子機能」を訂正
「分類:L」を追加
図を訂正
・TIOA : 入力 → 入力/出力
・TIOB : 出力 → 入力
定格値の"TBD"を変更
「動作温度」の条件を変更
・規格値の"TBD"を変更
・「フラッシュメモリ書込み/消去電流」を追加
・条件を変更
・注釈文を変更
規格値の"TBD"を変更
・「(暫定値)」を削除
・「変換時間」の規格値を変更
最小: 1.0μs → 0.8μs
・「コンペアクロック周期(AVCC ≧ 4.5V)」の規格値を変更
最小: 50ns → 40ns
・注釈文を変更
「(暫定値)」を削除
規格値の"TBD"を変更
・規格値の"TBD"を変更
・「セクタ消去時間」の規格値を変更
- Large Sector 標準: 1.065s → 1.1s
- Small Sector 標準: 0.606s → 0.3s
・「チップ消去時間」の規格値を変更
標準: 9.11s → 6.8s
・「(目標値)」を削除
社名変更および記述フォーマットの変換
デュアルオペレーションフラッシュメモリの説明追記
各エンドポイントのサイズを追記
下記のように記述を訂正
・標準モード → Standard-mode
・高速モード → Fast-mode
・誤記修正
・説明追記
A/D 起動コンペア ch 数訂正 : 3ch → 2ch
Page 106 of 110
MB9B320M シリーズ
ページ
7
場所
品種構成
・ファンクション
8
21
端子機能一覧
・端子番号別
24
29
・端子機能別
32
38
入出力回路形式
45
48
50
■デバイス使用上の注意
・サブクロック用水晶振動子について
ブロックダイヤグラム
メモリマップ
・メモリマップ(2)
変更箇所
・多機能タイマの A/D 起動コンペア ch 数訂正 : 3ch → 2ch
・内蔵 CR 高速: 4MHz(±2%) → 4MHz
・内蔵 CR 低速: 100kHz(標準) → 100kHz
(注意事項)に内蔵 CR の記述を追記
ZIN1_1 の端子番号訂正
A/D コンバータ外部トリガ入力端子 ADTG_2 の端子番号訂正
マルチファンクションシリアル 0 SIN0_1 および SOT0_1 の端子番号
訂正
多機能タイマ 0 DTTI0X_2 の端子番号訂正
分類 H : GPIO Digital input →GPIO Digital output
記述を追加
A/D Activation Compare 3ch.. → 2ch.
説明文追加
58
3 直流規格
(1) 電流規格
・端子状態形式 L にアナログ出力選択時を追加。
・脚注の誤記修正。
サブ CR タイマモード→ 低速 CR タイマモード
・電源電圧に注釈追加
・アナログ基準電圧規格値訂正
・注釈、注釈文追加
・Icc の備考欄に条件追加
・備考欄にメインクロック用水晶発振周波数を追記
62
4 交流規格
(1) メインクロック入力規格
入力周波数の備考欄 : 水晶発振子接続時 → 水晶振動子接続時
63
(2) サブクロック入力規格
64
(3) 内蔵 CR 発振規格
・内蔵高速 CR
66
(6) パワーオンリセットタイミング
55
57
各 CPU ステートにおける端子状態
・端子状態一覧表
電気的特性
2 推奨動作条件
68
(8)CSIO タイミング
70, 72,
74
77
78
(10) クアッドカウインタタイミング
79
(11) I2C タイミング
81
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
82
83
・12 ビット A/D コンバータの用語の定義
84
6. 10 ビット D/A コンバータ
・D/A 変換部電気的特性
Document Number: 002-05653 Rev.*A
入力周波数の備考欄 : 水晶発振接続時→ 水晶振動子接続時
脚注を追加
・周波数安定時間を追加
・注釈追加
・パワーオンリセット解除までの時間を定義
・タイミング図を追加
・以下のようにタイトルを訂正
UART タイミング → CSIO タイミング
・注意事項修正
UART → マルチファンクションシリアル
注意事項修正
UART → マルチファンクションシリアル
タイミング図修正
タイミング図修正
・ノイズフィルタ変更
・注釈文変更
・下記のように記述を訂正
・標準モード → Standard-mode
・高速モード → Fast-mode
・非直線性誤差 → 積分直線性誤差
・ゼロトランジション電圧の記号、端子名および規格値変更
・フルスケールトランジション電圧の端子名および規格値変更
・サンプリング時間に注釈および最小規格値を追加。
・動作許可状態遷移時間の規格値を訂正。
・基準電源電流の項目記載変更
・アナログポート入力電流、アナログ入力電流の端子名を変更
・基準電圧 AVRH の規格値を訂正
・注釈文を変更
図中のアナログ入力端子名を変更
下記のように記述を変更
・直線性誤差 → 積分直線性誤差
・V0T → VZT
備考欄の説明追記
直線性誤差 → 積分直線性誤差
Page 107 of 110
MB9B320M シリーズ
ページ
場所
89
8. 低電圧検出特性
(1)低電圧検出リセット
90
(2)低電圧検出割込み
91
9. フラッシュメモリ書込み/消去特性
92
10. スタンバイ復帰時間
Revision 3.0
■特長
2
・USB インターフェース
37, 38
■入出力回路形式
■メモリマップ
50
・メモリマップ(2)
■各 CPU ステートにおける端子状態
54
・端子状態一覧表
■電気的特性
56, 57
1. 絶対最大定格
59, 60
67
70-77
78
83
98, 99
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
(4-1) メイン PLL・USB 用 PLL の使用条件
(4-2) メイン PLL の使用条件
■電気的特性
4. 交流規格
(7) CSIO/UART タイミング
■電気的特性
4. 交流規格
(9) 外部入力タイミング
■電気的特性
5. 12 ビット A/D コンバータ
■オーダ型格
変更箇所
・条件および規格値を訂正、注釈、注釈文を追加
・LVD 安定待ち時間の規格値訂正
・LVD 検出遅延時間 TLVDDL 項目追加
・条件訂正
・LVD 安定待ち時間の規格値訂正
・LVD 検出遅延時間 TLVDDL 項目追加
章タイトル変更 : メインフラッシュメモリ → フラッシュメモリ
スタンバイ復帰時間章追加
USB 用 PLL 搭載を追記
+B 入力可能な回路形式に追記
フラッシュメモリのセクタ構成の概略を追記
端子状態形式 I を修正
・最大クランプ電流を追加。
・+B 入力について追加。
・条件の表記を変更
・メインタイマモード電流を追加
・A/D コンバータ電流を移動
・D/A コンバータ電流を移動
メイン PLL 接続図と USB 用 PLL 接続図を追加
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
WKUPx 端子の入力パルス幅を追加
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標
準値を追加
・AVcc＜4.5V 時の変換時間を追加
フル型格の記載をに変更
注意事項: 以降の変更点に関しては、「改訂履歴」を参照してください。
Document Number: 002-05653 Rev.*A
Page 108 of 110
MB9B320M シリーズ
改訂履歴
文書名: MB9B320M Series 32-Bit ARM® Cortex®-M3, FM3 Microcontroller
文書番号: 002-05653
版
ECN 番号
変更者
発行日
変更内容
**
-
TOYO
03/18/2015
*A
5268524
TOYO
05/12/2016 これは英語版の 002-05652 Rev. *A を翻訳した日本語版です。
サイプレスとしてドキュメントコード 002-05653 に登録しました。
Document Number: 002-05653 Rev.*A
本版の内容およびフォーマットに変更はありません。
Page 109 of 110
MB9B320M シリーズ
セールス, ソリューションおよび法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま
す。お客様の最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。
®
PSoC ソリューション
製品
®
®
ARM Cortex Microcontrollers
車載用
cypress.com/arm
cypress.com/automotive
クロック&バッファ
cypress.com/clocks
インターフェース
照明&電力制御
cypress.com/interface
cypress.com/powerpsoc
メモリ
PSoC
タッチ センシング
USB コントローラー
ワイヤレス／RF
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイプレス開発者コミュニティ
コミュニティ | フォーラム | ブログ | ビデオ | トレーニ
ング | Components
テクニカルサポート
cypress.com/support
cypress.com/memory
cypress.com/psoc
cypress.com/touch
cypress.com/usb
cypress.com/wireless
ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
© Cypress Semiconductor Corporation, 2012-2016. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下、「Cypress」という。）に帰属する財産である。本
書面（本書面に含まれ又は言及されているあらゆるソフトウェア又はファームウェア（以下、
「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法
令及び条約に基づき、Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、また、本段落で特に記載されているものを除き、Cypress の特許権、著作権、商標権
又はその他の知的財産権のライセンスを一切許諾していない。本ソフトウェアにライセンス契約書が伴っておらず、かつ、あなたが Cypress との間で別途本ソフトウェアの使用方法を定める書面
による合意をしていない場合、Cypress は、あなたに対して、（1）本ソフトウェアの著作権に基づき、（a）ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製
品と共に用いるためにのみ、組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに（b）Cypress のハードウェア製品ユニットに用いるためにのみ、
（直接又は再販売者及び販売代
理店を介して間接のいずれかで）エンドユーザーに対して、バイナリーコード形式で本ソフトウェアを外部に配布すること、並びに（2）本ソフトウェア（Cypress により提供され、修正がなさ
れていないもの）に抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独
占的で譲渡不能な一身専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。
適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェアに関しても、明示又は黙示をとわず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を
含むがこれらに限られない）も行わない。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のあるい
かなる製品又は回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみ
に提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計し、プログラムし、かつテストすることは、本書面
のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療
機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分として用いるため、又はシステムの不具合が人身傷害、死亡若
しくは物的損害を生じさせることになるその他の使用（以下、
「本目的外使用」という。）のためには、設計、意図又は承認されていない。重要な構成部分とは、装置又はシステムのその構成部分
の不具合が、その装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できる、機器又はシステムのあらゆる構成部分をいう。Cypress 製品の
あらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ、あなたは
Cypress をそれら一切から免除するものとし、本書により免除する。あなたは、Cypress 製品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人
身傷害又は死亡に基づく請求を含む）から Cypress を免責補償する。
Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、PSoC、CapsSense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登
録商標である。Cypress の商標のより完全なリストは、cypress.com を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。
Document Number: 002-05653 Rev.*A
May 17, 2016
Page 110 of 110