NJM2377 Application Manual
■概 要
NJM2377は、PWM型のスイッチングレギュレータコントロールICです。フライバック型、昇圧型のアプリケーショ
ンに最適です。
出力段には、バイポーラトランジスタやパワーMOSFETの駆動に最適なトーテムポール出力形式を採用し、スイッチ
ング損失の低減を図っています。
保護回路としてソフトスタート回路、デットタイムコントロール、低電圧誤動作防止回路(UVLO)、タイマーラッチ
型短絡保護回路を備えています。
■特 徴
●PWM方式スイッチング電源制御
●低電圧動作
2.7V∼18V
●広発振周波数
10kHz∼500kHz
●最大デューティー比
90% typ.
●ソフトスタート機能
デットタイムコントロール機能併用
●低電圧誤動作防止回路内蔵
●短絡保護回路
●小型パッケージ搭載
NJM2377D
：DIP8
NJM2377M
：DMP8
NJM2377V
：SSOP8
NJM2377R
：VSP8
■ブロック図
REF
CT
CS
V+
8
7
6
5
30µA
VREF
OSC
L.O
U.V.LO
S.C.P
ER･AMP
0.52V
PWM
1
IN-
Ver.2008-04-17
2
F.B
3
GND
4
OUT
-1-
NJM2377 Application Manual
■各ブロックの機能説明
●基準電圧部 (VREF)
1.50V±2%の高精度基準電圧を、REF端子(8ピン)より出力します。REF端子から抵抗を介してCS端子、CT端子に
電圧設定することで、デットタイムコントロール、発振周波数の設定を行います。
●低電圧誤動作防止回路部 (UVLO)
ICの電源電圧が低い場合、低電圧誤動作防止回路によって出力をOFFさせます。本回路には、電源電圧の立ち上が
りと立ち下がりにヒステリシス電圧幅を持たせています。これは低電圧誤動作防止回路がON/OFFして、IC動作のば
たつきを防止するためです。
●発振回路部 (OSC)
CT端子(7ピン)にタイミング抵抗RT、及びタイミングキャパシタCTを外付けすることで、発振周波数foscを設定で
きます。RT=5kΩ∼100kΩ、CT=220pF∼22,000pFの範囲で使用する事を推奨しています。データ−シートの「発振
周波数対タイミング抵抗」
、
「発振周波数対タイミング容量」特性例を参考にfosc=10kHz∼500kHzの間で設定してく
ださい。
●電源、GND 端子 (V+, GND)
スイッチング素子の駆動に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源
供給が不安定になり、IC の性能を十分に引き出せません。電源端子−GND 端子間の近傍にバイパスコンデンサを挿
入し、高周波インピーダンスを下げてください。
●出力段 (OUT)
出力段は、高速でスイッチング素子を駆動できるよう、トーテムポール形式になっています。そのため、バイポー
ラトランジスタやパワーMOSFET を使用する際に最適です。出力部には電流源を内蔵しており、OUT 端子の出力電
流を制限します。抵抗で電流制限を行う構成に比べ、電源源電圧の依存性を受けにくいメリットがあります。
-2-
Ver.2008-04-17
NJM2377 Application Manual
■各ブロックの機能説明（続き）
●PWM比較器部 (PWM)
IC 内部では、スイッチング出力が ON し続けないように、最大デューティー90%(typ.)に設定されています。
デットタイムコントロール機能によって、定常動作時の最大デューティー制限を設定することができます。
PWM比較器は、三角波(CT端子)に対し、デットタイムコントロール(CS端子)、誤差増幅器出力(F.B端子)のうち、
一番低い電圧でデューティーをコントロールしております。
下図にタイミングチャートを記します。
V+
電源電圧
1.95V
0V
フライバック型アプリケーション
の電圧上昇
出力短絡による電圧降下
設定電圧
出力電圧
CS 端子
F.B 端子
最大デューティー
サイクル制限
発振波形
ソフトスタート
短絡保護による
出力停止
出力端子
図１ タイミングチャート
Ver.2008-04-17
-3-
NJM2377 Application Manual
■各ブロックの機能説明（続き）
●誤差増幅器 (ER･AMP)
検出した出力電圧を増幅し、PWM比較器部へ信号を送ります。
誤差増幅器の非反転入力は、0.52V±2%の高精度基準電圧に接続されています。IN-端子から反転入力が可能になっ
ており、抵抗分割された出力電圧を入力します。
（図２参照）
誤差増幅器の出力は、F.B端子に接続されているため、フィードバックを容易にかけることが出来ます。
アプリケーションで使用する際のゲインは、10倍∼100倍が最適と言われております。ゲインが高いと検出感度が
上がるため出力電圧のノイズやリップル電圧に敏感になりやすくなります。またゲインが低いと、感度が悪くなり負
荷の追従性が落ちます。最適なゲインは、アプリケーションに依存するため、カットアンドトライで決定して下さい。
誤差増幅器のゲインGは、次の計算式により求めることが出来ます。
G=
RNF
R NF
=
R1 // R2 R1× R2
R1 + R2
[倍]
出力電圧には、スイッチングノイズが含まれています。誤差増幅器は、スイッチングノイズを検出する必要がない
ので、フィードバック抵抗と並列にキャパシタを接続します。このキャパシタによりローパスフィルタが形成され、
高周波成分を除去します。
ローパスフィルタのカットオフ周波数は、十分にスイッチング電源の発振周波数以下に設定します。
ここでは、発振周波数の1/10を目安に設定します。
fosc >
1
× 10
2 × π × CLP × R NF
[Hz]
帰還容量の決定には、発振周波数、帰還抵抗を考慮した上で決める必要があります。
ER･AMP
0.52V
PWM
VOUT
R2
IN-
1
2
F.B
RNF
R1
CLP
図２ 誤差増幅器部の回路構成
エラーアンプは，発振周波数以下の誤差電圧を検出しているため，発振周波数以上の誤差電圧を見る必要がありません。
帰還容量ＣＬＰはローパスフィルタの役割を果たし、容量が大きい程、ノイズ除去をしやすくなります。
ローパスフィルタのカットオフ周波数は、十分にスイッチング電源の発振周波数以下に設定します。
ここでは、発振周波数の1/10を目安に設定します。
-4-
Ver.2008-04-17
NJM2377 Application Manual
■各ブロックの機能説明（続き）
●ソフトスタート／デットタイム／短絡保護機能 (CS端子)
NJM2377のCS端子は、ソフトスタート、デットタイム、短絡保護（タイマーラッチ方式）の役割をしています。
CS端子周辺のブロックにあるS.C.P(Short Circuit Protection)、L.O (Latch Out)によっても制御され、次に各機能の
動作原理を記します。
●ソフトスタート、デットタイム機能について
CS端子はPWMコンパレーターにつながっており、本端子の電位によって定常動作時のデューティー比が決定しま
す。この特性は、デューティーサイクル対CS端子電圧特性例を参考にしてください。
またCsコンデンサを付ける事で、CS端子の電位が徐々に立ち上げることができます。その結果、PWMのパルス幅
も徐々に広がり、ソフトスタート制御がかかります。
電源投入から定常動作に移行するまでの動作（図３）
① 電源投入時、REF端子より基準電圧が出力され、抵抗Rsfを介してICSが流れます。
② 出力は立ち上がっておりませんので、S.C.Pが動作してICHG=30µA(typ.)がCS端子より吐き出されます。
③ 各々の電流がCsコンデンサに蓄えられ、CS端子電位が上昇します。
④ 出力が正常に立ち上がった場合、S.C.Pは解除されICHGの吐き出しが停止します。
⑤ REF端子−GND間で設定された抵抗Rsf、Rsrによって電位が固定され、出力デューティーが制限されます。
⑤
ICS
①
③
Rsf
②/④
REF
ICHG
8
CS
Rsr
Cs
6
30µA
S.C.P より
VREF
L.O へ
OSC へ
PWM
出力へ
AMP へ
図３ 電源投入時におけるCS端子動作
Ver.2008-04-17
-5-
NJM2377 Application Manual
■各ブロックの機能説明（続き）
●短絡保護機能について
NJM2377の短絡保護回路は、タイマーラッチ方式を用いています。出力過負荷、入力電圧不足などにより出力電圧
が降下したのをS.C.Pで検出し、スイッチングを停止させます
この時ICは、L.Oから出力された信号によりラッチモードとなり、アプリケーションを異状状態から守ります。セ
ットされたラッチは、電源再投入（UVLO解除電圧以下）とする以外に、CS端子電圧をラッチモードスレッシホ
ールド電圧 VTHLA=1.50V(typ.)以下にすることで復帰します。
短絡保護回路が動作し、ICの出力停止に至るまでの動作（図４）
① エラーアンプ入力が低下し、エラーアンプ出力がHighレベルになります。
② S.C.Pの入力スレッシホールド電圧 VTHPC=1.50V(typ.)を超えると、S.C.P出力がHighレベルになります。
③ 電流源 ICHG=30µA(typ.)をONし、Csコンデンサに充電を開始します。
④ CS端子の電位が上昇し、L.Oのスレッシホールド電圧 VTHLA=1.50V(typ.)を超えると、L.O出力がHighレベルになります。
⑤ スイッチングを停止し、ラッチモードへ移行します。
Cs
③
Rsr
CS
ICHG
6
VOUT
30µA
④
⑤
L.O
R2
Latch Out
ER･AMP
1
IN
S.C.P
-
R1
①
0.52V
1.50V
RNF
F.B
②
2
図４ 短絡保護回路部の動作原理
-6-
Ver.2008-04-17
NJM2377 Application Manual
■ソフトスタート・短絡保護時間の設定方法
ソフトスタート機能と短絡保護機能は、CS 端子で共有しているため、両方の条件を満足させるような設計をしな
くてはいません。下記にソフトスタート、短絡保護時間の目安となる式を記します。
●ソフトスタート時
外付け容量 Cs に流れる電流を Ics とすると、
Ics=VREF / (Rsf+Rsr)
ソフトスタート時は、出力が立ち上がっていない為に、S.C.P が動作した状態になります。よって、CS 端子から
ICHG=30µA(typ.)の電流が流れ出します。
定常動作時のデューティー比を 80%以上と考えると、デューティーサイクル対 CS 端子電圧特性例より
VTHCS80=0.8V となります。
よって、VTHCS80 に達するまでの時間は次のようになります。
VTHCS80=(ICS＋ICHG)×tduty80 / Cs
∴ tduty80= VTHCS80× Cs / (ICS＋ICHG)［s］
但し、tduty80：デューティー比が 80%になるまでの時間
Cs ：Cs コンデンサ容量
●短絡保護時
S.C.P が動作した時、CS 端子から ICHG 電流が流れ出します。
その後、L.O のスレッシホールド電圧 VTHLA まで CS 端子の電位を上昇させる必要があります。よって抵抗 Rsr は、
次のような条件を満たさないといけません。
Rsr＞VTHLA (max.) / ICHG (min.)
∴ Rsr＞1.80V / 10µA
＞180kΩ
また、短絡保護動作を行うまでの時間は、
VTHLA= VTHCS＋ICHG×tSHORT / Cs
∴ tSHORT= (VTHLA− VTHCS)×Cs / ICHG［s］
但し、
VTHCS ：定常動作時の CS 端子電圧
tSHORT ：VTHLA に達するまでの時間（短絡保護回路が動作するまでの時間）
Cs ：Cs コンデンサ容量
Ver.2008-04-17
-7-
NJM2377 Application Manual
■短絡保護機能を使用しない場合
CS 端子が L.O のスレッシホールド電圧 VTHLA を超えないようにする必要があります。
設定方法として、次の２通りがあります。
●CS 端子に外付けダイオード等を用い、VTHLA 以下の電位となるようにクランプする。
外付けダイオードの温度特性によって順方向飽和電圧が変化し、クランプされる電位に影響を与えます。
ダイオードの特性を十分にご検証された上で、構成してください。
●ICHG 電流が流れた際に、VTHLA 以下の電位となるように抵抗 Rsr を小さくする。
設定する抵抗値は、次の様に求まります。
Rsr＜VTHLA (min.) / ICHG (max.)
Rsr＜1.20V / 50µA
＜24kΩ
抵抗 Rsr が小さくなるため、ソフトスタート時間を決定する Cs コンデンサの容量が大きくなる傾向があります。
■スイッチング出力の停止方法
CS 端子、または F.B 端子を Low レベルにする事で、スイッチング出力を停止できます。
CS 端子と F.B 端子では定常動作時の制御機能が異なります。そのため、動作が復帰したときの制御が異なります。
●CS 端子を用いた場合（図５）
CS 端子は、デットタイム期間を利用することで、スイッチング出力を停止させます。
復帰時は、Cs コンデンサによってソフトスタートがかかります。
●FB 端子を用いた場合（図６）
F.B 端子は、帰還信号を利用することで、スイッチング出力を停止させます。
復帰時は、直ぐにスイッチング出力が出始めます。
VOUT
R2
IN-
F.B
1
2
Rf
Tr
Rsf
Rsr
出力 ON/OFF
CLP
R1
7
VREF
CS
出力 ON/OFF
Tr
図５ スイッチング出力停止方法（F.B 端子）
-8-
5
Cs
図６ スイッチング出力停止方法（CS 端子）
Ver.2008-04-17
NJM2377 Application Manual
■パッケージパワーの計算
周囲温度が高い条件下で使用する場合は、IC の消費電力に対してディレーティングを持たせる必要があります。
自己消費電力の他に、スイッチング素子を駆動するために発生する電力量も考慮しなければいけません。
：V+
：ICCAV
：fosc
：VOH
：ISOURCE
：ton
：Qg (MOS FET 使用時)
IC の電源電圧
IC の自己消費電
発振周波数
OUT 端子出力電圧
OUT 端子出力電流
ON 時間
ゲート電荷量
とします。
●バイポーラトランジスタ駆動の場合
トランジスタを駆動するため、ON 時間にはベース電流が流れ続けます。
この間は出力段が High レベルとなり、損失が発生します。
IC の消費電力 PD は、次のように求められます。
PD = (V+×ICCAV) + { (V+−VOH)×ISOURCE×ton×fosc } [W]
●MOS FET 駆動の場合
MOS FET は、ゲートがハイインピーダンスの特徴を持ちます。MOS FET を ON/OFF するためには、ゲートの容
量成分を充放電する必要があり、ゲートの総電荷量（１秒間当たりの移動電荷量）Qg によって決まります。IC の
消費電力 PD は、次のように求められます。
PD = (V+×ICCAV) + (V+×Qg×fosc) [W]
●消費電力対周囲温度特性例
求めた消費電力 PD に対して温度ディレーティングを考慮します。
消費電力対周囲温度特性例（図７）を参考に、定格内に収まるか確認してください。
（Topr=-40∼+85℃,Tj=∼+150℃）
800
700
DIP
消費電力 PD (mW)
600
500
400
VSP単体
300
200
DMP単体
SSOP 単体
100
0
25
50
75
100
周囲温度 Ta (℃)
図７ NJM2377 消費電力対周囲温度特性例
Ver.2008-04-17
-9-
NJM2377 Application Manual
■絶縁フライバック回路例
V
+
Rsf
Cs
Rsr
Ct
Rt
8
7
6
D1
5
VOUT
30µA
VREF
OSC
R3
L.O
U.V.LO
CIN
L1
S.C.P
PC1
L2
R2
ER･AMP
0.52V
PWM
COUT
2
1
3
4
IC1
NJM431
PC1
ノイズ
による
C1
R1
Q1
GND
GND
■昇圧回路例
L1
D1
VOUT
+
V
Rsf
Cs
Rt
8
Rsr
Ct
7
6
5
R2
30µA
VREF
OSC
L.O
U.V.LO
COUT
CIN
S.C.P
ER･AMP
0.52V
PWM
R1
1
2
3
4
Rf
Q1
CLP
GND
- 10 -
GND
Ver.2008-04-17
NJM2377 Application Manual
MEMO
＜注意事項＞
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
Ver.2008-04-17
- 11 -