NJM2309 Application Manual
■概 要
NJM2309 は、動作電圧範囲の広い降圧用スイッチングレギュレータ IC です。
出力にオープンコレクタ形式を採用しており、降圧アプリケーションを容易に構成できます。
保護回路としてソフトスタート回路、デットタイムコントロール、低電圧誤動作防止回路(UVLO)、タイマーラッチ
型短絡保護回路を備えています。
■特 徴
●PWM方式スイッチング電源制御
●低電圧動作
3.6V∼32V
●広発振周波数
5kHz∼500kHz
●デューティーサイクル 0%∼100%
●ソフトスタート機能
デットタイムコントロール機能併用
●低電圧誤動作防止回路内蔵
●短絡保護回路
●小型パッケージ搭載
NJM2309M
：DMP8
NJM2309E
：EMP8
NJM2309V
：SSOP8
■ブロック図
REF
8
CT
CS
V+
7
6
5
30µA
VREF
OSC
L.O
U.V.LO
S.C.P
ER⋅AMP
0.52V
PWM
1
2
-
F.B
IN
Ver.2009-02-25
3
GND
4
OUT
-1-
NJM2309 Application Manual
■各ブロックの機能説明
●基準電圧部 (VREF)
2.50V±2%の高精度基準電圧を、REF 端子(8 ピン)より出力します。REF 端子から抵抗を介して CS 端子、CT 端子
に電圧設定することで、デットタイムコントロール、発振周波数の設定を行います。
また作られた基準電圧は、IC 内部の電源供給にも用いられており(OUT 部を除く)、電源電圧による特性の変動を最小限に抑
えています。
●低電圧誤動作防止回路部 (UVLO)
IC の電源電圧が低い場合、低電圧誤動作防止回路によって出力を OFF させます。本回路には、電源電圧の立ち上が
りと立ち下がりにヒステリシス電圧幅を持たせています。これは低電圧誤動作防止回路が ON/OFF して、IC 動作の
ばたつきを防止するためです。
●発振回路部 (OSC)
CT 端子(7 ピン)にタイミング抵抗 RT、及びタイミングキャパシタ CT を外付けすることで、発振周波数 fosc を設定で
きます。RT=10kΩ∼100kΩ、CT=220pF∼22,000pF の範囲で使用する事を推奨しています。データ−シートの「発
振周波数対タイミング抵抗」
、
「発振周波数対タイミング容量」特性例を参考に fosc=5kHz∼500kHz の間で設定して
ください。
NJM2309 は、複数個の IC を並列同期運転する場合、スレーブ用として使用ができません。
スレーブ専用の NJM2378/79（外部同期発振型スイッチングレギュレータ IC）をご使用下さい。
●電源、GND 端子 (V+, GND)
スイッチング素子の駆動に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源
供給が不安定になり、IC の性能を十分に引き出せません。電源端子−GND 端子間の近傍にバイパスコンデンサを挿
入し、高周波インピーダンスを下げてください。
-2-
Ver.2009-02-25
NJM2309 Application Manual
■各ブロックの機能説明（続き）
●PWM 比較器部 (PWM)
IC 内部では、スイッチング出力が ON し続けられるように、最大デューティー100%に設定されています。
デットタイムコントロール機能によって、定常動作時の最大デューティー制限を設定することができます。
PWM 比較器は、三角波(CT 端子)に対し、デットタイムコントロール(CS 端子)、誤差増幅器出力(F.B 端子)のうち、
一番低い電圧でデューティーをコントロールしております。
下図にタイミングチャートを記します。
PWM 比較器部は、誤差増幅器出力信号を約 0.1V 落として、三角波と比較しています。
オシロスコープ等で NJM2309 の動作を観測する際には、F.B 端子波形の電圧を 0.1V 程度下げて測定すると確認しや
すくなります。
V+
電源電圧
2.70V
0V
出力短絡による電圧降下
降圧型アプリケーションの
電圧上昇
設定電圧
出力電圧
CS 端子
F.B 端子-0.1V
発振波形
ソフトスタート
出力端子
短絡保護による
出力停止
図１ タイミングチャート
Ver.2009-02-25
-3-
NJM2309 Application Manual
■各ブロックの機能説明（続き）
●ソフトスタート／デットタイム／短絡保護機能 (CS 端子)
NJM2309 の CS 端子は、ソフトスタート、デットタイム、短絡保護（タイマーラッチ方式）の役割をしています。
CS 端子周辺のブロックにある S.C.P(Short Circuit Protection)、L.O (Latch Out)によっても制御され、次に各機能の動
作原理を記します。
●ソフトスタート、デットタイム機能について
CS 端子は PWM コンパレーターにつながっており、本端子の電位によって定常動作時のデューティー比が決定しま
す。この特性は、デューティーサイクル対 CS 端子電圧特性例を参考にしてください。
また Cs コンデンサを付ける事で、CS 端子の電位が徐々に立ち上げることができます。その結果、PWM のパルス幅
も徐々に広がり、ソフトスタート制御がかかります。
電源投入から定常動作に移行するまでの動作（図２）
① 電源投入時、REF 端子より基準電圧が出力され、抵抗 Rsf を介して ICS が流れます。
② 出力は立ち上がっておりませんので、S.C.P が動作して ICHG=30µA(typ.)が CS 端子より吐き出されます。
③ 各々の電流が Cs コンデンサに蓄えられ、CS 端子電位が上昇します。
④ 出力が正常に立ち上がった場合、S.C.P は解除され ICHG の吐き出しが停止します。
⑤ REF 端子−GND 間で設定された抵抗 Rsf、Rsr によって電位が固定され、出力デューティーが制限されます。
⑤
ICS
①
③
Rsf
②/④
REF
ICHG
8
CS
Rsr
Cs
6
30µA
S.C.P より
VREF
L.O へ
OSC へ
PWM
出力へ
AMP へ
図２ 電源投入時における CS 端子動作
-4-
Ver.2009-02-25
NJM2309 Application Manual
■各ブロックの機能説明（続き）
●短絡保護機能について
NJM2309 の短絡保護回路は、タイマーラッチ方式を用いています。出力過負荷、入力電圧不足などにより出力電圧
が降下したのを S.C.P で検出し、スイッチングを停止させます
この時 IC は、L.O から出力された信号によりラッチモードとなり、アプリケーションを異状状態から守ります。セッ
トされたラッチは、電源再投入（UVLO 解除電圧以下）とする以外に、CS 端子電圧をラッチモードスレッシホー
ルド電圧 VTHLA=1.50V(typ.)以下にすることで復帰します。
短絡保護回路が動作し、IC の出力停止に至るまでの動作（図３）
① エラーアンプ入力が低下し、エラーアンプ出力が High レベルになります。
② S.C.P の入力スレッシホールド電圧 VTHPC=1.50V(typ.)を超えると、S.C.P 出力が High レベルになります。
③ 電流源 ICHG=30µA(typ.)を ON し、Cs コンデンサに充電を開始します。
④ CS 端子の電位が上昇し、L.O のスレッシホールド電圧 VTHLA=1.50V(typ.)を超えると、
L.O 出力が High レベルになります。
⑤ スイッチングを停止し、ラッチモードへ移行します。
Cs
③
Rsr
CS
ICHG
6
VOUT
30µA
④
⑤
L.O
R2
Latch Out
ER･AMP
1
S.C.P
INR1
①
0.52V
1.50V
RNF
CNF
F.B
②
2
図３ 短絡保護回路部の動作原理
Ver.2009-02-25
-5-
NJM2309 Application Manual
■ソフトスタート・短絡保護時間の設定方法
ソフトスタート機能と短絡保護機能は、CS 端子で共有しているため、両方の条件を満足させるような設計をしなく
てはいません。下記にソフトスタート、短絡保護時間の目安となる式を記します。
●ソフトスタート時
外付け容量 Cs に流れる電流を Ics とすると、
Ics=VREF / (Rsf+Rsr)
ソフトスタート時は、出力が立ち上がっていない為に、S.C.P が動作した状態になります。よって、CS 端子から
ICHG=30µA(typ.)の電流が流れ出します。
定常動作時のデューティー比を 50%と考えると、デューティーサイクル対 CS 端子電圧特性例より VTHCS50=0.55V と
なります。
よって、VTHCS50 に達するまでの時間は次のようになります。
VTHCS50=(ICS＋ICHG)×tduty50 / Cs
∴ tduty50= VTHCS50× Cs / (ICS＋ICHG)［s］
但し、tduty50：デューティー比が 50%になるまでの時間
Cs ：Cs コンデンサ容量
●短絡保護時
S.C.P が動作した時、CS 端子から ICHG 電流が流れ出します。
その後、L.O のスレッシホールド電圧 VTHLA まで CS 端子の電位を上昇させる必要があります。よって抵抗 Rsr は、
次のような条件を満たさないといけません。
Rsr＞VTHLA (max.) / ICHG (min.)
∴ Rsr＞1.80V / 10µA
＞180kΩ
また、短絡保護動作を行うまでの時間は、
VTHLA= VTHCS＋ICHG×tSHORT / Cs
∴ tSHORT= (VTHLA− VTHCS)×Cs / ICHG［s］
但し、VTHCS ：定常動作時の CS 端子電圧
tSHORT ：VTHLA に達するまでの時間（短絡保護回路が動作するまでの時間）
Cs ：Cs コンデンサ容量
-6-
Ver.2009-02-25
NJM2309 Application Manual
■短絡保護機能を使用しない場合
CS 端子が L.O のスレッシホールド電圧 VTHLA を超えないようにする必要があります。
設定方法として、次の２通りがあります。
●CS 端子に外付けダイオード等を用い、VTHLA 以下の電位となるようにクランプする。
外付けダイオードの温度特性によって順方向飽和電圧が変化し、クランプされる電位に影響を与えます。
ダイオードの特性を十分にご検証された上で、構成してください。
●ICHG 電流が流れた際に、VTHLA 以下の電位となるように抵抗 Rsr を小さくする。
設定する抵抗値は、次の様に求まります。
Rsr＜VTHLA (min.) / ICHG (max.)
Rsr＜1.20V / 50µA
＜24kΩ
抵抗 Rsr が小さくなるため、ソフトスタート時間を決定する Cs コンデンサの容量が大きくなる傾向があります。
■スイッチング出力の停止方法
CS 端子、または F.B 端子を Low レベルにする事で、スイッチング出力を停止できます。
CS 端子と F.B 端子では定常動作時の制御機能が異なります。そのため、動作が復帰したときの制御が異なります。
●CS 端子を用いた場合（図４）
CS 端子は、デットタイム期間を利用することで、スイッチング出力を停止させます。
復帰時は、Cs コンデンサによってソフトスタートがかかります。
●FB 端子を用いた場合（図５）
F.B 端子は、帰還信号を利用することで、スイッチング出力を停止させます。
復帰時は、すぐにスイッチングが出力されます。
VOUT
IN-
F.B
1
Tr
Rsf
2
R2
RNF
Rsr
CNF
出力 ON/OFF
R1
7
VREF
CS
出力 ON/OFF
Tr
図４ スイッチング出力停止方法（F.B 端子）
Ver.2009-02-25
5
Cs
図５ スイッチング出力停止方法（CS 端子）
-7-
NJM2309 Application Manual
■パッケージパワーの計算
周囲温度が高い条件下で使用する場合は、IC の消費電力に対してディレーティングを持たせる必要があります。
自己消費電力の他に、スイッチング素子を駆動するために発生する電力量も考慮しなければいけません。
：V+
：ICCAV
：fosc
：VOL
：ISINK
：ton
IC の電源電圧
IC の自己消費電
発振周波数
L レベル出力電圧（OUT 端子）
シンク電流（OUT 端子）
ON 時間
とします。
トランジスタを駆動するため、ON 時間にはベース電流が流れ続けます。
この間は出力段が Low レベルとなり、損失が発生します。
IC の消費電力 PD は、次のように求められます。
PD = (V+×ICCAV) + {(VOL×ISINK )×ton×fosc } [W]
●消費電力対周囲温度特性例
求めた消費電力 PD に対して温度ディレーティングを考慮します。
消費電力対周囲温度特性例（図６）を参考に、定格内に収まるか確認してください。
消費電力対周囲温度特性例
(Tj= -40∼150oC)
800
消費電力 PD (mW)
700
600
EMP8 実装時*
DMP8 実装時*
500
SSOP8 実装時*
400
DMP8,EMP8 単体
300
SSOP8 単体
200
100
0
-50
-25
0
25
50
75
o
周囲温度 Ta ( C)
100
(* )：基板実装時 114.3mm×76.2mm×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による
図６ NJM2309 消費電力対周囲温度特性例
-8-
Ver.2009-02-25
NJM2309 Application Manual
■アプリケーション設計例（小電力回路）
設計条件
入力電圧
出力電圧
出力電流
発振周波数
出力リップル電圧
：VIN=12V
：VOUT=5V
：IOUT=1.2A
：fosc=150kHz
：Vripple(P-P)=40mV 以下
+
V
L 47µH/2.1A
Tr.
Rsf
320kΩ
Rsr
Cs
180kΩ 2.2µF
RBE
680Ω
CT 680pF
RT 33kΩ
8
VOUT
7
6
RBC
180Ω
3/4W
R2
130kΩ
5
30uA
VREF
OSC
L.O
CIN
330µF/50V
SBD
U.V.LO
COUT
330µF/50V
S.C.P
ER⋅AMP
0.52V
1
RNF
47kΩ
R1
15kΩ
PWM
2
3
4
CNF
3,300pF
GND
GND
L
: Sumida CDRH104R
Tr.
: Toshiba 2SA1244
SBD
: Nihon Inter EC30LA02
CIN, COUT : Rubycon ZL series
■アプリケーション特性例
Output Voltage vs. Output Current
Efficiency vs. Output Current
(Vin=12V, Ta=25oC)
(VIN=12V, VOUT=5V, Ta=25 C)
100
90
80
70
60
50
40
30
20
10
0
f=150kHz
L=47µH
5.3
5.2
5.1
5
4.9
4.8
f=150kHz
L=47µH
4.7
4.6
0
Ver.2009-02-25
5.4
Output Voltage VOUT (V)
Efficiency η (%)
o
0.4
0.8
1.2
Output Current IOUT (A)
1.6
0
0.4
0.8
1.2
Output Current IOUT (A)
1.6
-9-
NJM2309 Application Manual
■アプリケーション設計例
●発振周波数の設定
「発振周波数対タイミング抵抗特性例」
、
「発振周波数対タイミングキャパシタ特性例」より、
fosc=150kHz のとき、
RT=33 [kΩ], CT=680 [pF], t=6.67[µs]となります。
スイッチングの ON/OFF (tON/tOFF)時間は、
VOUT =
t ON
× VIN
t ON + t OFF
インダクタ電流
ΔIL
出力電流 IOUT
0
tON
tOFF
周波数 fOSC
より、
t ON =
ピーク電流 Ipk
VOUT
5
=
= 2.78 [µs]
VIN × fOSC 12 × 150k
tON=2.78 [µs], tOFF=3.89 [µs], duty=42[%]で動作します。
ON
スイッチ出力
0
図７ インダクタ電流波形
●インダクタンスの決定
本アプリケーションでは、インダクタ・リップル電流を、出力電流の 33%として設計します。
リップル電流をΔIL とすると、
ΔIL = 0.33 × IOUT = 0.33 × 1.2 = 0.4 [A]
インダクタンス L を求めます。
L=
=
VIN − VSAT − VOUT
× t ON
∆IL
12 − 0.4 − 5
× 2.78µ = 46µ ⇒ 47 [µH]
0 .4
但し、VSAT：スイッチングトランジスタの飽和電圧。
インダクタンス L は、理論上の値であり、アプリケーションの仕様、部品等によって最適な値は異なりますので、最
終的には実機で微調整を行います。
定常動作時のピーク電流 Ipk を求めます。
∆I
0 .4
= 1 .4 [ A ]
Ipk = IOUT + L = 1.2 +
2
2
インダクタンスに流せる電流は、スイッチング時のピーク電流に対して十分な余裕を持たせます。
アプリケーション回路では、L=47µH/2.1A, Sumida CDRH104R を使用します。
- 10 -
Ver.2009-02-25
NJM2309 Application Manual
■アプリケーション設計例（続き）
●入力コンデンサの決定
入力コンデンサは、電源の入力に当たる部分であり、電源のインピーダンスを十分に下げる必要があります。コンデ
ンサの選定には、容量よりも入力リップル電流とコンデンサ耐圧に重点をおいて決定します。
入力実効電流は、下記計算式で表せます。
IRMS = IOUT ×
VOUT × (VIN − VOUT )
VIN
[A]
上記計算式は、VIN=2×VOUT 時が最大になり、その時の結果は、IRMS=IOUT(MAX)÷2 です。
入力コンデンサの選定は、アプリケーションで評価の上、十分なマージンを持った物をご使用ください。
●出力コンデンサの決定
出力コンデンサは、出力のリップルノイズを決める重要な部品です。
出力コンデンサは、ESR、リップル電流、コンデンサ耐圧に重点をおいて決定します。
出力リップル電圧 Vripple(pp) は、下記式にて近似値を求めることが出来ます。
⎛
1
Vripple(p −p ) = ∆IL × ⎜⎜
×
π
×
f
2
OSC × C OUT
⎝
2
⎞
⎟ + (ESR )2 ≈ ∆IL × ESR [ V ]
⎟
⎠
また出力容量の選定には、十分なリップル電流を許容できる物を選びます。
コンデンサに流れるリップル電流の実効値(Irms)は、下記式より求められます。
Irms =
∆IL
2 3
Ver.2009-02-25
[A]
- 11 -
NJM2309 Application Manual
■アプリケーション設計例（続き）
●スイッチング素子におけるバイアス抵抗の決定
バイアス抵抗 RBE の決定
バイアス抵抗 RBE は、スイッチングトランジスタを素早くターンオフさせるために接続します。この抵抗値が大きす
ぎるとターンオフが遅くなり、スイッチングによる電力損失が大きくなります。また、小さすぎると RBE による電力
損失が大きくなりいずれも効率低下の原因となります。
バイアス抵抗 RBE を流れる電流はベース電流の 1/10 程度にな
るように設計します。
R BE =
VBE × 10
⎛ Ipk ⎞
⎟
⎜
⎜ hFE(MIN) ⎟
⎠
⎝
[ Ω]
但し、VBE：スイッチングトランジスタのベース・エミッタ間電圧、
hFE(MIN)：スイッチングトランジスタの最小電流増幅率。
バイアス抵抗 RBC の決定
バイアス抵抗 RBC は、
内部パワートランジスタが ON したときの外付けスイッチングトランジスタの動作電位確保と、
大電流を流さないように動作します。
R BC =
VIN − VBE − VOL
⎛ Ipk
⎜
⎜ hFE(MIN)
⎝
⎞ ⎛
⎟ × ⎜1 + 1 ⎞⎟
⎟ ⎝ 10 ⎠
⎠
[ Ω]
但し、VOL：NJM2309 内蔵トランジスタの飽和電圧。
トランジスタのバイアス抵抗は、スイッチング損失と駆動電流損失の兼ね合いで決まります。
実際のアプリケーションにおいては、カットアンドトライで調整してください。
●フィードバック回路部の決定
出力電圧 VOUT は、R1,R2 の抵抗比で決まります。R1,R2 に流れる電流は、ER･AMP に流れるバイアス電流を無視で
きるような値とします。
一般的に R1,R2 に流れる電流は、IB(max.)に対して 100 倍以上になるように抵抗を選定します。
⎛ R2
⎞
⎛ 130k
⎞
+ 1⎟ × VB = ⎜
+ 1⎟ × 0.52 = 5.0 [ V ]
VOUT = ⎜
⎝ R1
⎠
⎝ 15k
⎠
本アプリケーションでは、R1=15kΩ、R2=130kΩで出力電圧=5V に設定します。
- 12 -
Ver.2009-02-25
NJM2309 Application Manual
■アプリケーション設計例（続き）
インダクタンスと出力コンデンサ容量によるポールfP(LC)が発生します。
同時に出力コンデンサ容量とESRによって、
ゼロ fZ(ESR)も生成されます。
出力コンデンサの ESR が大きい場合、fZ(ESR)が fP(LC)の近傍に位置し、安定性を確保しやすい傾向があります。
それぞれのポールとゼロは、次の式によって表すことができます。
f Z(ESR ) =
1
2πC OUTR ESR
fP(LC ) =
1
2π LC OUT
エラーアンプの CNF, RNF によってゼロ fZ1 が形成され、fZ1＜fP(LC)を目安に設定します。
fZ1 は、次の式によって表すことができます。
fZ1 =
1
2πCNFRNF
最終的には実機で調整のうえ、定数を決定してください。
●ソフトスタート・短絡保護時間の設計
定常動作時は、デューティー100%で動作するように VTHCS=0.9V とします。
Rsr
VTHCS =
× VREF
Rsr + Rsf
180k
0. 9 =
× 2. 5
180k + Rsf
Rsf = 320 [kΩ]
但し、Rsr=180Ωは、短絡保護回路部が動作するための最小抵抗値。
ソフトスタート時
ソフトスタート時において、CS 端子が最大デューティー出力できるまでの時間 tduty100 を確認します。
VREF
2 .5
=
= 5 [µA ]
ICS =
Rsr + Rsf 180k + 320k
t duty100 =
VTHCS × Cs 0.9 × 2.2µ
=
= 57 [ms]
ICS + ICHG
5µ + 30µ
短絡保護時
短絡保護動作によって、IC がラッチモードになるまでの時間を確認します。
t SHORT =
Ver.2009-02-25
(VTHLA × VTHCS ) × Cs = (1.5 × 0.9) × 2.2µ = 99 [ms]
ICHG
30µ
- 13 -
NJM2309 Application Manual
■大電力アプリケーション回路例
基本的な回路設計は、小電力アプリケーション回路と変わりません。
スイッチング素子のドライブを最適化することで、アプリケーションの大電流化や効率の向上が可能です。
スイッチング素子の P-ch MOSFET が ON するために、ゲート端子は Low レベルに下がります。
このときゲート・ソース間耐圧を超えないように抵抗 REB、RGC を調整してください。
設計条件
入力電圧
出力電圧
出力電流
発振周波数
出力リップル電圧
：VIN=24V
：VOUT=5V
：IOUT=2A
：fosc=150kHz
：Vripple(P-P)=40mV 以下
FET
REB 1kΩ
VIN 24V
Rsf
320kΩ
Rsr
Cs
180kΩ 2.2µF
R2
130kΩ
Q1
SBD
RT
33kΩ
CIN
330µF/50V
CT
680pF
COUT
330µF/50V
D1
RGC 470Ω
GND
8
REF
7
6
CT
CS
VOUT
5V/2A
L 22µH/3.5A
R1
15kΩ
5
GND
V+
NJM2309
IN1
RNF
F.B
2
GND
OUT
3
4
47kΩ
CNF 2,200pF
L
FET
Q1
SBD
CIN, COUT
: TDK SLF12565T
: Toshiba 2SJ377
: Toshiba 2SC2655
: Nihon Inter NA03QSA035
: Rubycon ZL series
■アプリケーション特性例
Output Voltage vs. Output Current
Efficiency vs. Output Current
(Vin=24V, Ta=25oC)
(VIN=24V, VOUT=5V, Ta=25 C)
100
90
80
70
60
50
40
30
20
10
0
f=150kHz
L=22µH
5.3
5.2
5.1
5
4.9
4.8
f=150kHz
L=22µH
4.7
4.6
0
- 14 -
5.4
Output Voltage VOUT (V)
Efficiency η (%)
o
0.5
1
1.5
2
Output Current IOUT (A)
2.5
0
0.5
1
1.5
2
Output Current IOUT (A)
2.5
Ver.2009-02-25
NJM2309 Application Manual
MEMO
＜注意事項＞
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。
Ver.2009-02-25
- 15 -