NJU26040-07A TV用デジタル シグナル プロセッサ ■ 概要 ■外形 NJU26040-07Aは、3Dサラウンド、サウンドエンハンスメントなどの音響処理機能を 搭載し、内蔵するLPF/HPFでスピーカーネットワーク回路構成を可能にした24ビット デジタルシグナルプロセッサです。 これらの機能によりTV、ミニコンポ、ラジカセ、スピーカーシステムなどの各種オーデ ィオ機器に最適です。 ■ 特徴 ◆ ソフトウェア NJU26040V 3D サウンド機能 ： eala （NJRC オリジナルサラウンド） サウンドエンハンスメント機能 ：ealaBASS（NJRC オリジナルダイナミックバスブースト） AGC トーン・コントロール マスターボリューム/バランスコントロール LPF/HPF ネットワーク回路構成 ウォッチドッククロック出力 ◆ ハードウェア 24 ビット固定小数点デジタルシグナルプロセッサ 外部クロック周波数 ： 最大 38MHz デジタルオーディオインターフェース： 入力 1 ポート、 出力 2 ポート デジタルオーディオフォーマット ： I2S 24bit、 左詰め、右詰め 対応、 BCK : 32fs／64fs マスター／スレーブ対応 ： マスター時、MCK ： 1/2 fclk, 1/3 fclk 例） fclk=768Fs 時、MCK=384Fs(1/2) または 256Fs(1/3) 電源電圧 ： 3.3V 入力専用端子許容電圧 ： 5.0V トレラント パッケージ ： SSOP32 (鉛フリー対応) ホストインターフェース ： I2C バスインターフェ−ス(standard-mode/100kbps, Fast-mode/400kbps) ： シリアルインターフェース（4 線式：クロック、スレーブセレクト、入力データ、出力データ） ＊ハードウェア仕様の詳細については「NJU26040 シリーズ共通データシート」を参照願います。 Ver.2006-11-15 -1- NJU26040-07A ■ NJU26040-07A ブロック図 A D 1 /S D IN S C L /S C K S D A /S D O U T A D 2 /S S b S E R IA L A U D IO IN T E R F A C E 2 4 b it F ix e d -p o in t D S P C o r e S E R IA L HOST IN T E R F A C E BCKO PROGRAM CONTROL LRO SDO0 2 4 -B IT x 2 4 -B IT M U L T IP L IE R SDI [2 :0 ] ALU SDO1 RESETb SDO2 MCK CLKOUT T IM IN G GENERATOR BCKI A D D R E S S G E N E R A T IO N U N IT CLK LRI DATA RAM G P IO 3 F IR M W A R E O T P /R A M G P IO 2 G e n e r a l I/O IN T E R F A C E G P IO 1 G P IO 0 図1 NJU26040-07A ハードウェアブロック図 ■ 機能ブロック SDI0 AGC eala Tone Control Input Trim eala Bass LR0 Trim Master Volume SDO0 LPF /HPF LR1 Trim SDO1 図2 NJU26040-07A機能ブロック図 -2- Ver.2006-11-15 NJU26040-07A ■ 端子配列 VDD 1 32 VSS SDA/SDOUT 2 31 TEST SCL/SCK 3 30 TEST AD1/SDIN 4 29 SEL AD2/SSb 5 28 PROC RESETb 6 27 MUTEb VDD 7 26 WDC VDD 8 25 VDD VSS 9 24 VSS CLKOUT 10 23 TEST CLK 11 22 MCK TEST 12 21 TEST TEST 13 20 SDO1 SDI0 14 19 SDO0 LRI 15 18 LRO BCKI 16 17 BCKO NJU26040-07A SSOP32 図3 端子配列 Ver.2006-11-15 -3- NJU26040-07A ■ 端子説明 表1 端子説明 Pin No. 1, 7, 8, 25 2 3 4 5 6 9, 24, 32 10 11 12, 13 14 15 16 17 18 19 20 21 22 23, 30, 31 26 27 28 29 * I IO OD I/O + I/O - -4- ： ： ： ： ： ： Symbol VDD I/O - SDA / SDOUT OD SCL / SCK AD1 / SDIN AD2 / SSb RESETb VSS CLKOUT CLK TEST SDI0 LRI BCKI BCKO LRO SDO0 SDO1 TEST MCK TEST WDC MUTEb PROC SEL I I I I O I I I I I O O O O O O II/O + I/O I/O I/O - Description 内部電源 3.3V シリアルデータ入出力(I2C) / シリアルデータ出力( シリアル 4 線式 ) オープンドレイン入出力端子です。 I2C バス／シリアル 4 線式モード共にプ ルアップ抵抗が必要です。 シリアルクロック (I2C) / シリアルクロック ( シリアル 4 線式 ) I2C アドレス選択 1 (I2C) / シリアルデータ入力( シリアル 4 線式 ) I2C アドレス選択 2 (I2C) / スレーブセレクト ( シリアル 4 線式 ) リセット ( RESETb=’Low’ でリセット ) 内部電源 GND 水晶発振用クロック出力端子 水晶発振用クロック入力端子 テスト端子 ( 通常使用時 ： VSS に接続 ) オーディオデータ入力 0 LR クロック入力 ビットクロック入力 ビットクロック出力 LR クロック出力 オーディオデータ出力 0 オーディオデータ出力 1 テスト端子 ( 通常使用時 ： オープン ) マスタークロック出力 テスト端子 ( 通常使用時 ： VSS に接続 ) ウォッチドッグタイマ用クロック出力端子 (オープンドレイン出力) リセット後のマスタボリューム状態 “1”:0dB、 “0”:ミュート リセット後の信号処理 (“1”:通常処理、 “0”:処理しないでコマンド待ち) ホストインターフェース選択 (“1”:シリアル(4 線式) / ”0”: I2C バス) 入力端子 入力プルダウン付き端子 出力端子 オープンドレイン入出力端子 （プルアップ抵抗を接続してください。） 入出力プルアップ付き端子 入出力プルダウン付き端子 Ver.2006-11-15 NJU26040-07A ■ デジタルオーディオインターフェース デジタルオーディオフォーマットは、I2S、MSB ファースト左詰め、及び MSB ファースト右詰めをサポートしています。 NJU26040-07Aは、1ポートのオーディオデータ入力端子(SDI0)と、2ポートのオーディオデータ出力端子(SDO0∼1)を備えてい ます。入出力信号の割り当ては表 2,表 3 及び図 2 機能ブロック図を参照してください。 オーディオデータ入力フォーマットと出力フォーマットは同じ形式になります。 表 2 オーディオデータ入力 No. 端子名 機能 14 SDI0 音声データ入力 0 L/R 表 3 オーディオデータ出力 No. 端子名 機能 19 SDO0 音声データ出力 0 L/R LPF/HPF 20 SDO1 音声データ出力 1 L/R ■ ホストインターフェース NJU26040-07A 制御インターフェースは、I２C バスインターフェース、あるいは、シリアルインターフェース(4 線式) です。 リセット解除時、I２C バスインターフェースで制御する場合は、SEL1 端子を”L”に設定します。 シリアルインターフェース（4 線式）で制御する場合は、SEL1 端子を”H”に設定します。（表 4） ホストインターフェース端子機能は、表 5 の通りです。 データ転送は共に 8 ビット（1 バイト）単位です。 ホストコントローラからクロック(SCL/SCK)に同期してデータが転送されます。 表 4 ホストインターフェース設定 Pin No. 端子名 29 SEL 設定 L H ホストインターフェース I２C バスインターフェース シリアルインターフェース（4 線式） 表 5 ホストインターフェース端子機能 Pin No. 端子名 ( I C バス/ Serial ) 2 2 SDA / SDOUT * 3 4 5 SCL / SCK * AD1 / SDIN * AD2 / SSb * I2C バスインターフェース 選択時 シリアルデータ入出力 (オープンドレイン入出力) シリアルクロック I2C バスアドレス選択 Bit1 I2C バスアドレス選択 Bit2 シリアルインターフェース (4 線式)選択時 シリアルデータ出力 (オープンドレイン出力) シリアルクロック シリアルデータ入力 スレーブセレクト 注意：SDA / SDOUT 端子はオープンドレイン入出力端子となります。 プルアップ抵抗が必要です。 * NJU26040 に電源が投入されている場合、これらの端子は全て 5V トレラントです。 Ver.2006-11-15 -5- NJU26040-07A ■ I2C バスインターフェース I2C バスインターフェースでは、データを SDA 端子に、クロックを SCL 端子に転送します。 SDA 端子はオープンドレイン構造で、 外部にプルアップ抵抗が必要です。 AD1,AD2 端子（Pin No.4,5）は、7 ビットからなるスレーブアドレスの下位 2 ビットの設定に 用います。 アドレスは、表 6 に示す固定値と AD1/AD2 端子により、4 種類設定できます。 表 6 I2C バスインターフェーススレーブアドレス設定 bit7 0 0 0 0 固定値 bit5 1 1 1 1 bit6 0 0 0 0 bit4 1 1 1 1 bit3 1 1 1 1 AD2 端子 bit2 0 0 1 1 AD1 端子 bit1 0 1 0 1 R/W bit0 R/W データ形式 Start bit R/W bit Slave Address （7bit ） ACK ※ AD1 端子、AD2 端子において“0”＝”L”、”1”＝”H” 注意： 標準のI2Cバスでは、複数バイトの送受が可能ですが、NJU26040-07Aでは、1バイトの送受信のみです。また、転送速度 は”Standard-Mode(100kbps)”および”Fast-Mode(400kbps)”対応です。 ■ シリアルインターフェース(4 線式) シリアルインターフェース（4 線式）回路は、スレーブセレクト端子（SSb 端子）が”L”レベルで動作状態となります。 SDIN 端子に入力されるデータは、SCK 端子の立ち上がりに同期して DSP に読み込まれます。 SDOUT 端子からのデータは、SSb 端子の立ち下がりに同期して bit7 が出力され、次に SCK 端子の立ち下りに同期して bit6, bit5, bit4, bit3, bit2, bit1, bit0 が出力されます。入出力共に MSB ファーストで通信されます。（図 4） 通信は 8bit 単位です。8bit に満たなかった場合や 8bit を超えた場合は、正しく動作しません。SDOUT 端子は、SSb 端子が”H”の ときにハイインピーダンス(Hi-Z)状態、SSb 端子が”L”のときにオープンドレイン出力となります。そのため、端子がフローティング にならないようにプルアップ抵抗が必要です。 SSb SCK SDIN bit7 bit6 bit5 bit1 MSB SDOUT Hi-Z bit7 bit0 LSB bit6 bit5 bit1 bit0 不定 Hi-Z 図 4 シリアルインターフェース(4 線式)タイミング 注意 ： クロックが 8 クロックに満たない場合、8 クロック以上連続した場合にも正常にデータは読み込まれません。 -6- Ver.2006-11-15 NJU26040-07A ■ 端子設定 NJU26040-07A はリセット解除後の動作を PROC、MUTEb 端子により設定することができます。（表 7） PROC、MUTEb 端子は、抵抗（推奨 3.3kΩ）を介して VDDIO または VSSIO に接続してください。 表 7 機能設定ピン Pin No. 端子名 28 PROC 27 MUTEb 設定 H L H L 機能 リセット解除後、デフォルト設定に従って信号処理を行います。 リセット解除後、信号処理を行いません。信号処理の開始には、専用の スタートコマンドを送信する必要があります。 リセット解除後、マスターボリュームを 0dB に設定します。 リセット解除後、マスターボリュームをミュートに設定します。 ■ ウォッチドッグクロック出力 NJU26040-07A は、ウォッチドッククロック出力(WDC 端子：26pin)を持っています。音声信号処理の過程で、一定の間隔で WDC 端 子をトグル出力(Low/High)することにより、外部にファームウェアが動作していることを通知します。この出力と外部 Watch Dog 監 視 IC やマイコン等の端子でモニタすることで、異常状態を検出することができます。 WDC 端子のトグル出力する周期は、およそ表 8 のようになります。 表 8 WDC 端子出力周期 WDC 端子出力(Low/High)周期 100ms 注意 ： ウォッチドッククロック出力は、オーディオインターフェースの信号を元に制御しているため、音声信号の入出力 が停止することにより、オーディオインターフェースが停止すると 出力しなくなります。 Ver.2006-11-15 -7- NJU26040-07A ■ NJU26040-07A コマンド一覧 表 9 NJU26040-07A コマンド表 コマンド No. No. コマンド 1 System State 16 LPF fc 2 Firmware mode select 17 HPF f0 3 SW select 18 L0/R0 Channel Trim 4 Master Volume Smooth Control 19 L1/R1 Channel Trim 5 Master Volume Setup 20 eala Surround Gain 6 Master Volume Balance 21 ealaBass LPF fc 7 AGC Start Level 22 ealaBass LPF Gain 8 AGC Threshold Level 23 ealaBass Treble fc 9 AGC Boost Trim 24 ealaBassTreble Gain 10 AGC Ratio 25 ealaBass Output Gain 11 AGC Attack Time / Release Time 26 ealaBass Attack Time / Release Time 12 AGC Bypass Trim 27 Version No. Request 13 Tone Control Bass Gain 28 Revision No. Request 14 Tone Control Treble Gain 29 Start Command 15 LPF order mode 30 No Operation コマンドの詳細については別途、ご請求下さい。 ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 -8- Ver.2006-11-15