NJU26040 シリーズ NJU26040 シリーズ 共通データシート 概要 NJU26040 は 1 回書き込み可能な不揮発メモリ（OTP：One Time Programmable）を内蔵した多目的デジタル シグナルプロセッサで す。 OTP 内蔵により、既存の製品ラインナップにとらわれることなく、豊 富な音響技術の中からカスタマイズが可能です。 NJU26040 は、3 ポートのデジタルオーディオ入出力を持ち、TV、 ミニコンポ、スピーカーシステムなどの各種オーディオ機器に最適で す。小規模システムであればNJU26040とCODEC等を組み合わせ るだけでシステムを完結することができます。 ■ 外形 NJU26040V 特徴 24 ビット固定小数点デジタル シグナルプロセッサ 外部クロック周波数 ： 最大 38MHz デジタルオーディオインターフェース ： 入力 3 ポート、出力 3 ポート デジタルオーディオフォーマット ： I2S 24bit、左詰め、右詰め 対応、 BCK ： 32/64fs マスター／スレーブ対応 ： マスター時、MCK ： 768/384/256fs ホストイターフェース ： I2C バスインターフェース(Standard-mode/100kbps, Fast-mode/400kbps) ： シリアルインターフェース（4 線式：クロック、スレーブセレクト、入力データ、出力データ） 電源電圧 ： 3.3V 入力専用端子許容電圧 ： 5V トレラント パッケージ ： SSOP32 （ 鉛フリー対応 ） ブロック図 A D 1 /S D IN S C L /S C K S D A /S D O U T A D 2 /S S b 2 4 b it F ix e d -p o in t D S P C o re S E R IA L HOST IN T E R F A C E S E R IA L A U D IO IN T E R F A C E BCKO PROGRAM CONTROL LRO SDO0 2 4 -B IT x 2 4 -B IT M U L T IP L IE R SDI [2 :0 ] ALU SDO1 RESETb SDO2 MCK CLKOUT T IM IN G GENERATOR BCKI A D D R E S S G E N E R A T IO N U N IT CLK LRI DATA RAM F IR M W A R E O T P /R A M G P IO 3 G e n e ra l I/O IN T E R F A C E G P IO 2 G P IO 1 G P IO 0 図 1 NJU26040 ハードウェアブロック図 Ver.2007-02-26 -1- NJU26040 シリーズ 端子配列 VDD SDA / SDOUT SCL / SCK AD1 / SDIN AD2 / SSb RESETb VDD VDD VSS CLKOUT CLK SDI2 SDI1 SDI0 LRI BCKI 1 2 3 4 5 32 31 30 6 7 8 9 10 11 12 13 14 15 16 29 28 27 26 25 24 23 22 21 20 19 18 17 VSS TEST TEST GPIO0 GPIO1 GPIO2 GPIO3 / TEST VDD VSS TEST MCK SDO2 SDO1 SDO0 LRO BCKO 図2 端子配列 -2- Ver.2007-02-26 NJU26040 シリーズ 端子説明 表 1 端子説明 Pin No. 端子名 1, 7, 8, 25 SDA / SDOUT 2 Ver.2007-02-26 ： ： ： ： ： ： 機能 - 内部電源 3.3V シリアルデータ入出力(I2C) / シリアルデータ出力( シリアル 4 線式 ) オープンドレイン入出力端子です。 I2C バス／シリアル 4 線式モード共 にプルアップ抵抗が必要です。 シリアルクロック (I2C) / シリアルクロック ( シリアル 4 線式 ) 2 I C アドレス選択 1 (I2C) / シリアルデータ入力( シリアル 4 線式 ) I2C アドレス選択 2 (I2C) / スレーブセレクト ( シリアル 4 線式 ) リセット ( RESETb=’Low’ でリセット ) 内部電源 GND 水晶発振用クロック出力端子 水晶発振用クロック入力端子 オーディオデータ入力 2 オーディオデータ入力 1 オーディオデータ入力 0 LR クロック入力 ビットクロック入力 ビットクロック出力 LR クロック出力 オーディオデータ出力 0 オーディオデータ出力 1 オーディオデータ出力 2 マスタークロック出力 テスト端子 ( 通常使用時 ： VSS に接続 ) 汎用入出力 3 / テスト端子 ( 通常使用時 ： オープン ) 汎用入出力 2 汎用入出力 1 汎用入出力 0 OD I SCL / SCK I AD1 / SDIN I AD2 / SSb I RESETb VSS O CLKOUT I CLK I SDI2 I SDI1 I SDI0 I LRI I BCKI O BCKO O LRO O SDO0 O SDO1 O SDO2 O MCK ITEST I/O + GPIO3 / TEST I/O GPIO2 I/O GPIO1 I/O GPIO0 入力端子 入力プルダウン付き端子 出力端子 オープンドレイン入出力端子 （プルアップ抵抗を接続してください。） 入出力プルアップ付き端子 入出力プルダウン付き端子 3 4 5 6 9, 24,32 10 11 12 13 14 15 16 17 18 19 20 21 22 23, 30, 31 26 27 28 29 * I IO OD I/O + O- VDD I/O -3- NJU26040 シリーズ 絶対最大定格 （以降、特に断り無き場合、全ての電気的特性・定格において、VSS= 0V と定義し、この電位を GND 電位と規定します。） 表 2 絶対最大定格 ( Ta=25°C ) 項目 電源電圧 記号 定格 単位 VDD -0.3 ∼ 3.8 -0.3 ∼ 5.5 (VDD≧3.0V) -0.3 ∼ 3.8 (VDD＜3.0V) V In, OD Vx(IN), Vx(OD) I/O Vx(I/O) -0.3 ∼ 3.8 Out Vx(OUT) -0.3 ∼ 3.8 CLK Vx(CLK) -0.3 ∼ 3.8 CLKOUT Vx(CLKOUT) -0.3 ∼ 3.8 PD 500 mW 動作温度範囲 TOPR -40 ∼ 85 °C 保存温度 TSTR -40 ∼ 125 °C 端子電圧 * 許容損失 V * 絶対最大定格を超えてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では電気的特性の条件で使 用することが望ましく、この条件を超えるとLSIの誤動作の原因になると共に、LSIの信頼性に悪影響を及ぼすことがあります。 * Vx(IN) ： 3∼6, 12∼16, 23, 30, 31 pin * Vx(OD) ： 2 pin * Vx(I/O) ： 26∼29 pin * Vx(OUT) ： 17∼22 pin * Vx(CLK) ： 11pin * Vx(CLKOUT) ： 10pin VDD VDD CLK RPU CLKOUT PAD RPD VSS VSS 入力端子,入出力端子 ( 入力部 ) ( RPU 付: 26 pin ) ( RPD 付: 23, 27∼31pin ) CLK / CLKOUT 端子 (No.10, 11 pin) VDD PAD Output Disable VSS 出力端子, 入出力端子 ( 出力部 ) ( No.2pin はオープンドレイン出力 ) 図 3 NJU26040 入出力等価回路図 -4- Ver.2007-02-26 NJU26040 シリーズ 電気的特性 表 3 電気的特性 （ VDD=3.3V, fOSC=36.864MHz, Ta=25°C ） 項目 記号 条件 Min. Typ. Max. 単位 3.0 3.3 3.6 V - 42 - mA 動作電圧範囲 VDD VDD 端子 消費電流 IDD VDD=3.3V *1 High レベル入力電圧 VIH VDD x 0.7 - VDD *2 Low レベル入力電圧 VIL 0 - VDD x 0.3 High レベル出力電圧 VOH IOH= -1mA *3 VDD x 0.8 - VDD Low レベル出力電圧 VOL IOL= 1mA 0 - VDD x 0.2 -10 - 10 -100 - 10 II(PD)N -10 - 100 *5 tr / tf - - 100 ns 入力クロック周波数 fOSC No.11pin (CLK) *6 20 36.864 38 MHz クロックデューティー比 rEC No.11pin (CLK) 45 50 55 % V IIN 端子リーク電流 *4 入力遷移時間 IIN(PU) VIN = VSS ∼ VDD µA *1 動作電流は起動時 基準ソフトウエア(ファームウェア) のデフォルト状態、室温での実測値（参考値）です。 *2 CLK 端子及び GPIO0∼GPIO3 端子を除く入力端子、オープンドレイン入出力端子は VDD 定格印可時に限り、 5V トレラントです。 *3 オープンドレイン出力端子(2pin)を除きます。 *4 I IN(PU) : 26pin, I IN(PD) : 27∼31pin *5 No.2∼5pin の tr / tf は端子の動作モード( I2C-Bus /4 線シリアル)により別途規定されます。 *6 NJU26040 個別データシートに記載されたクロック周波数で使用してください。通常はサンプリング周波数(fs) の 768 倍を使用します。 Ver.2007-02-26 -5- NJU26040 シリーズ 1. 電源 ・ 入力／入出力端子 ・ クロック信号 ・ リセット信号 1.1 電源 NJU26040 シリーズの VDD は全て同じ電源に接続して下さい。また、電源端子と GND 間には、デカップリングコン デンサを入れて下さい。 1.2 入力／入出力端子 NJU26040 シリーズの入力端子（SCL/SCK、AD1/SDIN、AD2/SSb、RESETb、SDI2、SDI1、SDI0、LRI、BCKI の各端子）、オープンドレイン入出力端子（ SDA/SDOUT 端子）は、（CLK 端子及び GPIO0∼GPIO3 端子を除き） VDD が規定の電圧で投入されている場合に限り、5V トレラントになります。 1.3 クロック信号 通常は、使用する最も高いサンプリング周波数(Fs)の 768 倍のクロックを CLK 端子に供給しますが、OTP に内蔵 されるソフトウェア（ファームウェア）の仕様に応じたクロックを供給して下さい。 （例：Fs=48kHz CLK=36.864MHz ） また、CLK/CLKOUT 端子間に水晶振動子等を接続し、発振させることも可能です。設計した基板に応じた外部定 数を設定して下さい。 注意 ： NJU26040 シリーズは Fs の 768 倍のクロックに合わせた DSP マスターモード用の分周回路を搭載し ています。DSPマスターモード状態で768倍以外のクロックを使用する場合、DSPマスターモードの分周 周波数が変りますので注意してお使い下さい。水晶振動子等を使用する際は、十分検討して接続する定 数などを決定して下さい。 -6- Ver.2007-02-26 NJU26040 シリーズ 1.4 リセット信号 NJU26040 シリーズのリセットには、RESETb を一旦 ”L” レベルにし、その後、”H” レベルにすることで行います。 水晶発振が安定した後（発振器から入力する場合は供給を開始した後）、少なくとも tRESETb 期間 ”L” レベルを維持し て下さい。（図 4） SDA 端子は、RESETb=”L”とすることで、強制的にハイインピーダンス状態となります。ハイインピーダンス状態は 内蔵ファームウェアによるホストインターフェースが確定するまで継続します。そのため、内部ハードウェアの設定が 完了するまではホストインターフェースによる通信はできません。 2 種類のホストインターフェースのうち、I2C バスインターフェース、シリアルインターフェース（4 線式）のどちらか使 用するかを設定します。RESETb端子を”H”にした後（リセット解除後）、NJU26040シリーズは25ms以内にホストイン ターフェースの内部ハードウェアの設定が完了します。その後、通信可能な状態になります。 VDD CLK 発振不安定 発振安定 tRESETb RESETb 25ms 以内にホストイ ンターフェース設定 図 4 リセットタイミング 表 4 リセット時間 Symbol tRESETb Time ≧300µs 注意 ： 動作中にクロックを停止させた場合、または再度かける場合、CLK 端子に正常なクロックを入れながら、tRESETb の 期間 RESETb 端子を”L”レベルに維持して（表 4）、リセットをかけて下さい。その後、初期設定からやり直して下さい。 Ver.2007-02-26 -7- NJU26040 シリーズ 2. デジタルオーディオクロック デジタルオーディオデータは、デジタルオーディオシステム間を同期して転送する必要があります。 NJU26040 シリーズは、マスターモード／スレーブモードのどちらのモードにも対応しています。 ・ DSP マスターモードの場合、BCKO、LRO 端子の出力クロックは、デジタルオーディオデータ転送に使用します。 ・ DSP スレーブモードの場合、BCKI、LRI 端子の入力は、マスターデバイスからのクロック出力が必要になります。 2.1 オーディオクロック デジタルオーディオデータ転送には、次の３種類のクロックが必要になります。 ① LR クロック（端子名：LRI、LRO）は、シリアルデータ転送で必要になります。デジタルオーディオ信号のサンプリン グ周波数と同じです。 ② ビットクロック（端子名：BCKI、BCKO）は、シリアルデータ転送で必要になります。LR クロックの倍数になります。 ③ マスタークロック（端子名：MCK）は、A/D、D/A コンバータなどで必要になります。LR クロックの倍数になります。ま た、シリアルデータ転送とは関係ありません。 NJU26040シリーズのビットクロック（端子名：BCKI、BCKO）は、LRクロックの32倍、64倍をサポートしています。 また、マスターモード／スレーブモードとは関係なく MCK 端子は、常に リセット解除後、CLK 端子の入力クロックを“3 分周”したクロックを出力します。コマンドにより“停止”、“1 分周（バッファ出力）”、“2 分周”の出力設定が可能です。 各クロック信号の設定値は 表 5, 6, 7 を参照して下さい。 表 5 対応可能な入力クロック（スレーブモード） モード クロック信号 倍レート周波数 32kHz 44.1kHz 48kHz LRI 1fs 32kHz 44.1kHz 48kHz DSP BCKI (32fs) 32fs 1.024MHz 1.4112MHz 1.536MHz スレーブ BCKI (64fs) 64fs 2.048MHz 2.822MHz 3.072MHz ※ DSP スレーブモードの場合、BCKO / LRO 端子の出力は BCKI / LRI 端子入力のスルー出力となります。 表 6 対応可能な出力クロック（マスターモード） モード クロック信号 倍レート周波数 DSP マスター LRO BCKO (32fs) BCKO (64fs) 1fs 32fs 64fs 24.576MHz 32kHz 1.024MHz 2.048MHz CLK 端子の周波数 33.8688MHz 44.1kHz 1.4112MHz 2.822MHz 36.864MHz 48kHz 1.536MHz 3.072MHz 表 7 対応可能な出力クロック（共通） モード DSP マスター スレーブ -8- クロック信号 倍レート周波数 MCK 256fs (CLK の 3 分周) 384fs (CLK の 2 分周) 768fs (CLK の 1 分周) 停止 24.576MHz 8.192MHz 12.288MHz 24.576MHz CLK 端子の周波数 33.8688MHz 11.2896MHz 16.9344MHz 33.8688MHz Low レベルに固定 36.864MHz 12.288MHz 18.432MHz 36.864MHz Ver.2007-02-26 NJU26040 シリーズ 3. デジタルオーディオインターフェース 3.1 デジタルオーディオデータフォーマット NJU26040 シリーズは、デジタルオーディオデータフォーマットとして、3 種類のフォーマットを使用することができます。 ① I2S ：LR クロック切り替わりの 2 ビット目に MSB が置かれます。（左詰めに対し 1bit 遅延） ② 左詰め ( Left-Justified ) ：LR クロックの切り替わりに MSB が置かれます。 ③ 右詰め ( Right-Justified ) ：LR クロック切り替わり直前に LSB が置かれます。 3 種類のフォーマットの主な違いは LR クロック（LRI、LRO）とデジタルオーディオデータ（SDI、SDO）の位置関係 にあります。 ・どのフォーマットにおいても、左チャンネルが先に転送されます。 ・左詰め/右詰めにおいては、LR クロック='H'が左チャネルを示します。 ・I2S フォーマットにおいては、極性が逆になり、LR クロック='L'で左チャンネルを表します。 ・ビットクロック BCK(BCKI、BCKO)は、転送データのシフトクロックとなります。少なくとも L/R チャネル の合計転送ビット数以上のクロック数が必要となります。 ・LR クロックの 1 周期がステレオオーディオの 1 サンプルで、LR クロックの周波数は、サンプルレート (fs)に等しくなります。 NJU26040では、DSPマスターモード/スレーブモード共に、LRクロック中、32/64個のクロックが存在 するフォーマット（以下、32fs / 64fs と呼ぶ）が使用可能です。 3.2 シリアルオーディオデータ入出力 NJU26040 は、入力 3 ポート（表 8） と、出力 3 ポート（表 9） 備えています。各端子機能は、OTP に内蔵されるソフ トウェア(ファームウェア)によるため、NJU26040 個別データシートを参照して下さい。 表 8 シリアルオーディオデータ入力端子 Pin No. 端子名 14 SDI0 オーディオデータ入力 0 13 SDI1 オーディオデータ入力１ 12 SDI2 オーディオデータ入力 2 表 9 シリアルオーディオデータ出力端子 Pin No. 端子名 19 SDO0 オーディオデータ出力 0 20 SDO1 オーディオデータ出力 1 21 SDO2 オーディオデータ出力 2 Ver.2007-02-26 機能 機能 -9- NJU26040 シリーズ シリアルオーディオデータ入出力の形式は I2S、左詰め、右詰めの３種類のフォーマット形式で 24bit, 20bit, 18bit, 16bit の４種類のビット数を選択できます。(図 5-1∼図 5-12) オーディオデータ入力フォーマットと出力フォーマットは同じ形式になります Left Channel LRI, LRO Right Channel BCKI, BCKO MSB LSB MSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 SDI, SDO LSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 2 図 5-1 I S Data Format 64fs, 24bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 23 32 Clocks 図 5-2 Left-Justified Data Format 64fs, 24bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO 2 1 0 LSB MSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 図 5-3 Right-Justified Data Format 64fs, 24bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 図 5-4 I2S Data Format 64fs, 20bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 19 32 Clocks 図 5-5 Left-Justified Data Format 64fs, 20bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO 2 1 0 LSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 MSB LSB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 図 5-6 Right-Justified Data Format 64fs, 20bit Data - 10 - Ver.2007-02-26 NJU26040 シリーズ Left Channel LRI, LRO Right Channel BCKI, BCKO MSB LSB MSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 SDI, SDO LSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 図 5-7 I2S Data Format 64fs, 18bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 17 32 Clocks 図 5-8 Left-Justified Data Format 64fs, 18bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO 2 1 0 LSB MSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LSB 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 32 Clocks 32 Clocks 図 5-9 Right-Justified Data Format 64fs, 18bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB LSB 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16 Clocks 16 Clocks 2 図 5-10 I S Data Format 32fs, 16bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB LSB 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16 Clocks 16 Clocks 図 5-11 Left-Justified Data Format 32fs, 16bit Data Left Channel LRI, LRO Right Channel BCKI, BCKO MSB SDI, SDO LSB MSB LSB 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 16 Clocks 16 Clocks 図 5-12 Right-Justified Data Format 32fs, 16bit Data Ver.2007-02-26 - 11 - NJU26040 シリーズ 3.3 シリアルオーディオタイミング 表 10 シリアルオーディオ入力タイミング 項 目 記号 （ VDD=3.3V, Ta=25°C ） 条 件 Min. Typ. Max. 単位 BCKI 周波数 * BCKI 周期 * Low パルス幅 High パルス幅 fBCKI - - 6.5 MHz tSIL tSIH 75 75 - - ns BCKI → LRI 時間 * tSLI 40 - - ns LRI → BCKI 時間 * tLSI 40 - - ns データセットアップ時間 ** tDS 15 - - ns データホールド時間 ** tDH 15 - - ns * DSP スレーブモード時の規定です。 ** DSP スレーブモード時は BCKI に対する規定です。 DSP マスターモード時は BCKO に対する規定です。 LRI tSIH tSIL tSLI tDS tDH tLSI BCKI SDI 図 6 シリアルオーディオ入力タイミング - 12 - Ver.2007-02-26 NJU26040 シリーズ 表11 シリアルオーディオ出力タイミング 項目 記号 BCKO−LRO 時間差 * tSLO データ出力遅延時間 tDOD （ VDD=3.3V, Ta=25°C ） 条件 CL:LRO, BCKO, SDO=25pF Min Typ. Max 単位 -15 - 15 ns - - 15 ns * DSP マスターモード時の規定です。 LRO tSLO BCKO tDOD SDO 図 7 シリアルオーディオ出力タイミング 表 12 シリアルオーディオクロックタイミング （DSP スレーブモード時） 項目 記号 伝搬遅延時間 (LRI→LRO) 伝搬遅延時間 (BCKI→BCKO) tPDL tPDB 条件 CL:LRO, BCKO, SDO=25pF DSP Slave Mode （ VDD=3.3V, Ta=25°C ） Min Typ. Max 単位 - - 15 ns - - 15 ns LRI LRO tPDL BCKI BCKO tPDB 図 8 シリアルオーディオクロックタイミング (DSP スレーブモード時) Ver.2007-02-26 - 13 - NJU26040 シリーズ 4. ホストインターフェース NJU26040 の制御インターフェースは、I２C バスインターフェース、あるいは、シリアルインターフェース(4 線式) ２種類のどちらかを選択します。（表13） 選択方法については、OTP に内蔵されるソフトウエア（ファームウェア）の 仕様によるため、NJU26040 個別データシートを参照して下さい。 データ転送は共に 8 ビット（1 バイト）単位です。 ホストインターフェースは常にスレーブで、ホストコントローラか らクロック(SCL/SCK)に同期してデータが転送されます。 表 13 ホストインターフェース端子機能 端子名 ( I2C バス/ Serial ) Pin No. 2 SDA / SDOUT * 3 4 5 SCL / SCK AD1 / SDIN AD2 / SSb 注意 ： * * * * I2C バスインターフェース 選択時 シリアルデータ入出力 (オープンドレイン入出力) シリアルクロック I2C バスアドレス選択 Bit1 I2C バスアドレス選択 Bit2 シリアルインターフェース (4 線式)選択時 シリアルデータ出力 (オープンドレイン出力) シリアルクロック シリアルデータ入力 スレーブセレクト SDA / SDOUT 端子はオープンドレイン入出力端子となります。 プルアップ抵抗が必要です。 NJU26040 に電源が投入されている場合、これらの端子は全て 5V トレラントです。 4.1 I2C バスインターフェース I2C バスインターフェースに設定した場合、I2C バスインターフェースは、SDA 端子：データライン、SCL 端子：クロック になります。 AD1/AD2 端子は、7 ビットからなるスレーブアドレス下位 2 ビットの設定に用います。（表 14） これは、複数のスレーブアドレスにより、応用時のアドレス設定において設計の柔軟性を向上させるためのものです。 アドレスは AD1/AD2 端子の内部設定で 4 種類から選択することができます。詳細は、NJU26040 個別データシート を参照して下さい。 注意：I2C バスは “Standard-Mode” (100kbps) および “Fast-Mode” (400kbps) をサポートしています。また、S(「START」 条件)を送った後、Sr(反復「START」条件)を受け付けず、P：「STOP」条件待ちになります。そのため、必ず P： 「STOP」条件を送ってください。 表 14 I 2C バススレーブアドレス設定 bit7 0 0 0 0 bit6 0 0 0 0 固定値 *1 bit5 1 1 1 1 bit4 1 1 1 1 bit3 1 1 1 1 AD2 端子 bit2 *2 0 0 1 1 AD1 端子 bit1 *2 0 1 0 1 R/W bit0 R/W データ形式 Start bit Slave Address （7bit ） R/W bit ACK *1：bit7∼bit3 は固定ビットになります。OTP に内蔵されるソフトウェア（ファームウェア）の仕様によ るため、NJU26040 個別データシートを参照して下さい。 *2：スレーブアドレスは、AD1 / AD2 =”L” のとき 0 、 AD1 / AD2 =”H” のとき 1 になります。 - 14 - Ver.2007-02-26 NJU26040 シリーズ 表 15 I 2C バスインターフェースタイミング 項 目 SCL クロック周波数 開始条件ホールド時間 SCL ”Low” レベルパルス幅 SCL “High” レベルパルス幅 データホールド時間 (*1) データセットアップ時間 立ち上がり時間 立ち下がり時間 停止条件セットアップ時間 バス解放時間 (*2) （ VDD=3.3V, fOSC=36.864MHz, Ta=25°C ） 記号 fSCL tHD:STA tLOW tHIGH tHD:DAT tSU:DAT tR tF tSU:STO tBUF Min 0 0.6 1.3 0.6 0 250 0.6 1.3 単位 kHz µs µs µs µs ns ns ns µs µs Max 400 1000 300 - SDA tF tR tBUF SCL tHD:STA tLOW P tHD:DAT tHIGH tSU:DAT tSU:STO P S 図 9 I2C バスタイミング 注意 ： *1 tHD:DAT：SCL の立ち下がりエッジでの不確定な状態を回避するために、少なくとも 300ns 程度の ホールド時間を確保するようにして下さい。 *2 本項目はインターフェースとしての仕様を示すものです。 連続するコマンドの間隔は、NJU26040 個別データシートを参照して下さい。 Ver.2007-02-26 - 15 - NJU26040 シリーズ 4.2 シリアルインターフェース(4 線式) シリアルインターフェース（4 線式）回路は、スレーブセレクト端子（SSb 端子）が”L”レベルで動作状態となります。 SDIN 端子に入力されるデータは、SCK 端子の立ち上がりに同期して DSP に読み込まれます。 SDOUT 端子からのデータは、SSb 端子の立ち下がりに同期して bit7 が出力され、次に SCK 端子の立ち下りに同期し て bit6, bit5, bit4, bit3, bit2, bit1, bit0 が出力されます。入出力共に MSB ファーストで通信されます。（表 15, 図 10） 通信は 8bit 単位です。8bit に満たなかった場合や 8bit を超えた場合は、正しく動作しません。 SDOUT端子は、SSb端子が”H”のときにハイインピーダンス、SSb端子が”L”のときにオープンドレイン出力となります。 表15 シリアルインターフェース（4線式）タイミング ( VDD=3.3V, fOSC=36.864MHz ,SDOUT=25pF, Ta=25°C ） 項目 入力データ立ち上がり時間 入力データ立ち下がり時間 クロック立ち上がり時間 クロック立ち下がり時間 ストローブ立ち上がり時間 ストローブ立ち下がり時間 クロック ”High”レベル期間 クロック ”Low”レベル期間 クロック周期 ストローブセットアップ時間 ストローブホールド時間 ストローブ “Low” レベル期間 (*1) ストローブ “High'” レベル期間 (*1) データ入力セットアップ時間 データ入力ホールド時間 データ出力ホールド時間 バス開放時間 記号 Min. Typ. Max. 単位 tMSDr tMSDf tMSCr tMSCf tMSSr tMSSf tMSCa tMSCn tMSCc tMSSs tMSSh tMSSa tMSSn tMSDis tMSDih tMSDoh tMSDov 0.5 0.5 1.0 0.5 0.5 0.1 0.1 - 8.5 1.0 - 100 100 100 100 100 100 0.25 0.25 ns ns ns ns ns ns µs µs µs µs µs µs µs µs µs µs µs tMSDr, tMSDf B6 B7 SDIN tMSDis tMSDih tMSCr B5 B4 B3 B2 B1 B0 tMSCc tMSCn SCK tMSCf tMSDoh tMSCa SDOUT Hi-Z B7 B6 B5 B4 B3 tMSDoh tMSSf B2 B1 B0 不定 Hi-Z tMSSh tMSSs tMSDov tMSSr SSb tMSSn tMSSa 図 10 シリアルインターフェース(4 線式)タイミング 注意 ： クロックが 8 クロックに満たない場合、8 クロック以上連続した場合にも正常にデータは読み込まれません。 *1 連続するコマンド間隔ではありません。 - 16 - Ver.2007-02-26 NJU26040 シリーズ 5. 汎用入出力端子 NJU26040 は、４本の汎用入出力端子 GPIO0、GPIO1、GPIO2、GPIO3 があります。 GPIO0、GPIO1、GPIO2pin は、入出力プルダウン付き、GPIO3 pin は、入出力プルアップ付き端子です。 注意 ： GPIO3/TEST1pin は、リセット後、NJU26040 が起動するまで 必ず “H”状態に設定して下さい。 ”L”状態の場合、通常動作しないので注意して下さい。 （GPIO3/TEST1pin は、通常使用時 オープンで使用して下さい。） 6． パッケージ寸法 （ SSOP32、鉛フリー ） + 0. 3 1 1 . 0 - 0. 1 0 ∼ 10 ゜ 1 0. 5 ± 0. 2 7. 6 ± 0 .3 17 5 .6 ± 0. 2 32 16 0 . 65 0. 1 0. 22 ±0. 1 0. 1 M +0.10 0.1-0.05 1 . 1 5 ± 0 .1 0. 75 M A X + 0. 1 0 0. 15 - 0. 0 5 単位：mm ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 Ver.2007-02-26 - 17 -