NJU26040-18A eala/eala Stereo Expander/FIR Filter 搭載DSP ■ 概 要 ■ パッケージ NJU26040-18Aは、新日本無線オリジナルサラウンドであるeala/eala Rebirth, eala Stereo Expander、および、128tapのFIRフィルタを搭載したオーディオDSP です。 NJU26040-18Aは、CD/DVD、AM/FMラジオ、TVなどの様々なステレオ音源 を、新日本無線独自の 音響技術 ”eala” によって、ナチュラルで広がりのあるサ ラウンドサウンドを提供します。また、FIRフィルタを用いた補正技術 ”LPC” に より小型スピーカシステムでもリッチ・サウンドを実現します。 NJU26040V-18A ■特徴 - ソフトウェア eala センター定位を重視した自然な立体音場を実現する新日本無線独自のステレオサラウンド機能 eala Rebirth 圧縮され劣化した音声の音質を改善する新日本無線独自の圧縮音源音質補正機能 eala Stereo Expander 狭間隔スピーカーで驚異的なステレオ音像を実現する新日本無線独自のステレオエンハンス機能 Linear Phase Correction (LPC) FIRフィルタ(128tap / ステレオ)を用いて音の明瞭・定位を改善する新日本無線独自のスピーカー特性補正機能 HPF ステレオ入力信号対し、１次HPFを適用しカットオフ周波数を設定可能 パッシブマトリックス6チャンネル出力 ステレオ入力信号から、簡易的にC/SW, Ls/Rs 信号を作り出す機能（SW出力はC-chと同じ信号出力） インプットトリマー / マスターボリューム ステレオ入力信号対しトリマ処理を行うとともに、全出力チャンネルに対し音量調整処理を行う機能 ウォッチドッククロック出力 信号処理を行っている間に、DSP外部に対し特定周期でクロック出力する機能 - ハードウェア 24ビット固定小数点デジタルシグナルプロセッサ 外部クロック周波数 : 最大38MHz デジタルオーディオインターフェース : 入力3ポート、出力2ポート 2 デジタルオーディオフォーマット : I S 24bit、左詰め、右詰め 対応、BCK : 32fs/64fs マスター／スレーブ対応 : マスター時、MCK : 1/2 fclk、1/3 fck 例） fclk=768fs 時、MCK=384fs(1/2) または 256fs(1/3) 電源電圧 : 3.3V 入力専用端子許容電圧 : 5Vトレラント パッケージ : SSOP32 (鉛フリー対応) 2 ホストインターフェース : I Cバスインターフェース (standard-mode/100kbps, Fast-mode/400kbps) : シリアルインターフェース (4線式：クロック、スレーブセレクト、入力データ、出力データ) ＊ハードウェア仕様の詳細については「NJU26040 シリーズ共通データシート」を参照願います。 Ver.2014.08.26 -1- NJU26040-18A ■ NJU26040-18A ブロック図 AD1/SDIN NJU26040-18A AD2/SSX SERIAL AUDIO INTERFACE DSP ARITHMETIC UNIT SCL/SCK SERIAL HOST INTERFACE SDA/SDOUT BCKO PROGRAM CONTROL LRO L/R 24-BIT x 24-BIT MULTIPLIER SDO0 SDI0 ALU SDI1 RESETb SDI2 C/SW MCK TIMING GENERATOR XI ADDRESS GENERATION UNIT BCKI Ls/Rs XO SDO1 SDO2 LRI WDC DATA RAM FIRMWARE RAM GPIO MUTEb PROC. SEL 図1 NJU26040-18A ハードウェアブロック図 ■ 機能ブロック eala / eala Rebirth SDI0 SDI1 HPF Input Trimmer FIR (128tap) SDO0 SDI2 Expand Speaker LS : L*sdo2_dmix_trim0 - R*sdo2_dmix_trim1 RS: R*sdo2_dmix_trim1 - L*sdo2_dmix_trim0 C = SW : (L+R)/2 Master Volume SDO2 SDO1 図2 NJU26040-18A機能ブロック図 -2- Ver.2014.08.26 NJU26040-18A ■ 端子配列 VDD SDA/SDOUT SCL/SCK AD1/SDIN AD2/SSb RESETb VDD VDD VSS CLKOUT CLK SDI2 SDI1 SDI0 LRI BCKI 1 2 32 31 30 3 4 5 29 28 27 26 25 24 23 22 21 20 19 6 7 8 9 10 11 12 13 14 15 16 18 17 VSS TEST TEST SEL PROC MUTEb WDC VDD VSS TEST MCK SDO2 SDO1 SDO0 LRO BCKO 図3 端子配列 Ver.2014.08.26 -3- NJU26040-18A ■ 端子説明 表1 端子説明 Pin No. Symbol 1, 7, 8, 25 VDD 2 3 4 5 6 9, 24, 32 10 11 12 13 14 15 16 17 18 19 20 21 22 23, 30, 31 26 27 28 29 * I IO OD I/O + I/O - -4- ： ： ： ： ： ： I/O - SDA / SDOUT OD SCL / SCK AD1 / SDIN AD2 / SSb RESETb VSS CLKOUT CLK SDI2 SDI1 SDI0 LRI BCKI BCKO LRO SDO0 SDO1 SDO2 MCK TEST WDC MUTEb PROC SEL I I I I O I I I I I I O O O O O O II/O + I/O I/O I/O - Description 内部電源 3.3V 2 シリアルデータ入出力(I C) / シリアルデータ出力( シリアル 4 線式 ) 2 オープンドレイン入出力端子です。 I C バス／シリアル 4 線式モード共 にプルアップ抵抗が必要です。 2 シリアルクロック (I C) / シリアルクロック ( シリアル 4 線式 ) 2 2 I C アドレス選択 1 (I C) / シリアルデータ入力 ( シリアル 4 線式 ) 2 2 I C アドレス選択 2 (I C) / スレーブセレクト ( シリアル 4 線式 ) リセット ( RESETb=’Low’ で DSP リセット ) 内部電源 GND 水晶発振用クロック出力端子 水晶発振用クロック入力端子 オーディオデータ入力 2 オーディオデータ入力 1 オーディオデータ入力 0 LR クロック入力 ビットクロック入力 ビットクロック出力 LR クロック出力 オーディオデータ出力 0 オーディオデータ出力 1 オーディオデータ出力 2 マスタークロック出力 テスト端子 ( 通常使用時 ： VSS に接続 ) ウォッチドッグタイマ用クロック出力端子 (オープンドレイン出力) リセット後のマスタボリューム状態、 (“1”:0dB / “0”:ミュート) リセット後の信号処理 (“1”:通常処理 / “0”:処理しないでコマンド待ち) 2 ホストインターフェース選択 (“1”:シリアル(4 線式) / ”0”: I C バス) 入力端子 入力プルダウン付き端子 出力端子 オープンドレイン入出力端子 （プルアップ抵抗を接続してください。 ） 入出力プルアップ付き端子 入出力プルダウン付き端子 Ver.2014.08.26 NJU26040-18A ■ デジタルオーディオインターフェース 2 デジタルオーディオフォーマットは、I S、MSB ファースト左詰め、及び MSB ファースト右詰めをサポートしています。 NJU26040-18A は、3 ポートのオーディオデータ入力端子(SDI0∼1)と、3 ポートのオーディオデータ出力端子(SDO0∼ 2)を備えています。入出力信号の割り当ては表 2,表 3 及び図 2 機能ブロック図を参照してください。 オーディオデータ入力フォーマットと出力フォーマットは同じ形式になります。 表 2 オーディオデータ入力 No. 14 13 12 端子名 SDI0 SDI1 SDI2 機能 音声データ入力 0 L/R 音声データ入力 1 L/R 音声データ入力 2 L/R 表 3 オーディオデータ出力 No. 19 20 21 端子名 SDO0 SDO1 SDO2 機能 音声データ出力 0 L/R 音声データ出力 1 L/R 音声データ出力 2 L/R ■ ホストインターフェース NJU26040-18A 制御インターフェースは、I２C バスインターフェース、あるいは、シリアルインターフェース(4 線式) で す。リセット解除時、I２C バスインターフェースで制御する場合は、SEL1 端子を”L”に設定します。シリアルインターフ ェース（4 線式）で制御する場合は、SEL1 端子を”H”に設定（表 4）します。ホストインターフェース端子機能は、表 5 の通りです。 データ転送は共に 8 ビット（1 バイト）単位です。 ホストコントローラからクロック(SCL/SCK)に同期してデータが転 送されます。 表 4 ホストインターフェース設定 Pin No. 29 端子名 SEL 設定 L H ホストインターフェース I C バスインターフェース シリアルインターフェース（4 線式） ２ 表 5 ホストインターフェース端子機能 Pin No. 端子名 2 ( I C バス/ Serial ) 2 SDA / SDOUT * 3 4 5 SCL / SCK * AD1 / SDIN * AD2 / SSb * 2 I C バスインターフェース 選択時 シリアルデータ入出力 (オープンドレイン入出力) シリアルクロック 2 I C バスアドレス選択 Bit1 2 I C バスアドレス選択 Bit2 シリアルインターフェース (4 線式)選択時 シリアルデータ出力 (オープンドレイン出力) シリアルクロック シリアルデータ入力 スレーブセレクト 注意：SDA / SDOUT 端子はオープンドレイン入出力端子となります。 プルアップ抵抗が必要です。 * NJU26040-18A に電源が投入されている場合、これらの端子は全て 5V トレラントです。 Ver.2014.08.26 -5- NJU26040-18A 2 ■ I C バスインターフェース 2 I C バスインターフェースでは、データを SDA 端子に、クロックを SCL 端子に転送します。 SDA 端子はオープンドレ イン構造で、外部にプルアップ抵抗が必要です。 AD1,AD2 端子（Pin No.4,5）は、7 ビットからなるスレーブアドレスの 下位 2 ビットの設定に用います。 アドレスは、表 6 に示す固定値と AD1/AD2 端子により、4 種類設定できます。 表 6 I2C バスインターフェーススレーブアドレス設定 bit7 0 0 0 0 固定値 bit5 1 1 1 1 bit6 0 0 0 0 bit4 1 1 1 1 bit3 1 1 1 1 AD2 端子 bit2 0 0 1 1 AD1 端子 bit1 0 1 0 1 R/W bit0 R/W データ形式 Start bit R/W bit Slave Address （7bit ） ACK ※ AD1 端子、AD2 端子において“0”＝”L”、”1”＝”H” 注意： 転送速度は”Standard-Mode(100kbps)”および”Fast-Mode(400kbps)”対応です。 ■ シリアルインターフェース(4 線式) シリアルインターフェース（4 線式）回路は、スレーブセレクト端子（SSb 端子）が”L”レベルで動作状態となります。 SDIN 端子に入力されるデータは、SCK 端子の立ち上がりに同期して DSP に読み込まれます。SDOUT 端子からのデー タは、SSb 端子の立ち下がりに同期して bit7 が出力され、次に SCK 端子の立ち下りに同期して bit6, bit5, bit4, bit3, bit2, bit1, bit0 が出力されます。入出力共に MSB ファーストで通信されます。 （図 4） 通信は 8bit 単位です。8bit に満たなかった場合や 8bit を超えた場合は、正しく動作しません。SDOUT 端子は、SSb 端子 が”H”のときにハイインピーダンス(Hi-Z)状態、SSb 端子が”L”のときにオープンドレイン出力となります。そのため、端子 がフローティングにならないようにプルアップ抵抗が必要です。 SSb SCK SDIN bit7 bit6 bit5 bit1 MSB SDOUT Hi-Z bit7 bit0 LSB bit6 bit5 bit1 bit0 不定 Hi-Z 図 4 シリアルインターフェース(4 線式)タイミング 注意 ： クロックが 8 クロックに満たない場合、8 クロック以上連続した場合にも正常にデータは読み込まれません。 -6- Ver.2014.08.26 NJU26040-18A ■ 端子設定 NJU26040-18A はリセット解除後の動作を PROC、MUTEb 端子により設定することができます。 （表 7） PROC、MUTEb 端子は、抵抗（推奨 3.3kΩ）を介して VDDIO または VSSIO に接続してください。 表 7 機能設定ピン Pin No. 端子名 28 PROC 27 MUTEb 設定 H L H L 機能 リセット解除後、デフォルト設定に従って信号処理を行います。 リセット解除後、信号処理を行いません。信号処理の開始には、専用 のスタートコマンドを送信する必要があります。 リセット解除後、マスターボリュームを 0dB に設定します。 リセット解除後、マスターボリュームをミュートに設定します。 ■ ウォッチドッグクロック出力 NJU26040-18A は、ウォッチドッククロック出力(WDC 端子：26pin)を持っています。音声信号処理の過程で、一定の間 隔で WDC 端子をトグル出力(Low/High)することにより、外部にファームウェアが動作していることを通知します。この出 力と外部 Watch Dog 監視 IC やマイコン等の端子でモニタすることで、異常状態を検出することができます。 WDC 端子のトグル出力する周期は、およそ表 8 のようになります。 表 8 WDC 端子出力周期 WDC 端子出力(Low/High)周期 128ms 注意 ： ウォッチドッククロック出力は、オーディオインターフェースの信号を元に制御しているため、音声信号 の入出力が停止することにより、オーディオインターフェースが停止すると 出力しなくなります。 Ver.2014.08.26 -7- NJU26040-18A ■ NJU26040-18A コマンド一覧 表 9 NJU26040-18A コマンド表 No. コマンド コマンド No. 1 Set Task Command 9 Input HPF Setup Command 2 System Status Configuration Command 10 L-channel Coefficient Setup Command 3 Sampling Rate Configuration Command 11 R-channel Coefficient Setup Command 4 Smooth Control Setup Command 12 Software Reset Command 5 Input Trimmer Setup Command 13 Version Number Command 6 Master Volume Setup Command 14 Revision Number Command 7 Ls/Rs Downmix Trim Setup Command 15 Start Command 8 eala Setup Command 16 No Operation Command NJU26040-18A のコマンドの詳細については別途、ご請求下さい。 ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 -8- Ver.2014.08.26