FEJ 85 06 440 2012

エネルギーマネジメン
特集 トに貢献するパワー半
導体
車載用第4世代 IPS「F5100 シリーズ」
4th Generation IPS “F5100 Series” for Automobiles
鳶坂 浩志 TOBISAKA Hiroshi
中川 翔 NAKAGAWA Sho
豊田 善昭 TOYODA Yoshiaki
自動車電装システムに使用される半導体製品では,小型化,高信頼性化,低価格化の要求が高まっている。これを受けて,
出力段パワー MOSFET をプレーナ型からトレンチ型にし,制御・保護回路の微細化や多層配線技術を適用した第 4 世代
IPS「F5100 シリーズ」を開発した。製品のラインアップは,従来の SOP-8 パッケージに搭載した 1 チャネル品ならびに同
一サイズのパッケージの 2 チャネル品がある。主な特徴は次の四つである。過電流や過熱検出機能による負荷短絡保護,低
特集
エネルギーマネジメントに貢献するパワー半導体
電源電圧動作,状態出力用ステータス端子の内蔵およびインダクタンス負荷時の高速ターンオフである。
There is an increased demand for small, highly reliable, low-cost semiconductor devices in the automotive application.
Accordingly, we have developed the 4th generation IPS“F5100 series”by changing the power metal-oxide-semiconductor field-effect
transistor (MOSFET) in the output stage from a planar structure into a trench structure, as well as by employing minute circuits for control
and protection circuits and applying multi metal layer technology. The product lineup contains 1-channel devices mounted in existing SOP8 packages and 2-channel devices of the same package size. These devices have the following four main features: short-circuit protection by
functions of detecting overcurrent and overtemperature, low power-supply voltage operation, status signed output and high speed turn-off
function for inductive load.
キなどの自動車電装システム向けに,インテリジェント
まえがき
パワー MOSFET(Metal- Oxide- Semiconductor Field⑴
近年,
“安全”
“環境”
“省エネルギー”をキーワードに
Effect Transistor)製品の開発を行ってきた。これらの製
自動車電装分野での電子制御化が進んでいる。自動車電装
品は,出力段として用いる縦型パワー MOSFET と,制
システムに使用される半導体製品には,小型化,高信頼性
御・保護回路を構成する横型 MOSFET とを同一のチップ
化,低価格化の要求が高まっている。
上に集積化している。製品群には,電源側に半導体デバイ
スを配置し,グランド側に負荷を配置するハイサイド型
富士電機では,エンジンやトランスミッション,ブレー
ソース
ゲート ドレイン
p+
ソース
p+
ゲート ドレイン
ゲート
n+
n+
n+
n+
ソース
n+
n+
p+
p
ゲート
n+
n+
p+
p
第 3 世代
ゲート
p
p
n−
n+
回路部加工ルールの微細化
ソース ゲート ドレイン
出力段パワー MOSFET の変更
ドレイン(VCC)
ソース ゲート ドレイン
ゲート ゲート ソース ゲート ゲート
第 4 世代
p+
p+
n+
n+
p
n+
n+
n+
ドレイン(VCC)
第 4 世代 IPS デバイス・プロセス技術の特徴
富士電機技報 2012 vol.85 no.6
440(52)
n+
n+
n+
n+
p
p+
図
n+
n+
p+
p+
n+
p
車載用第4世代 IPS「F5100 シリーズ」
IPS(Intelligent Power Switch)と,この配置を逆にした
身の小型化および周辺部品の取込みによる顧客ユニットの
ローサイド型 IPS とを,系列化している。本稿では,上
小型化といった市場要求に応える製品群が創出できる。
述の集積化を行うために開発した第 4 世代 IPS のデバイ
ス・プロセス技術,ならびにその技術を適用したハイサイ
ハイサイド型の第 4 世代 IPS 製品の特徴
ド型の車載用第 4 世代 IPS 「F5100 シリーズ」 について述
べる。
第 4 世代 IPS のデバイス・プロセス技術を適用するこ
とにより,既に量産化している SOP-8 パッケージに搭
第 4 世代 IPS デバイス・プロセス技術の特徴
載しているハイサイド型 IPS のチップの小型化が実現可
富士電機では,インテリジェントパワー MOSFET を自
己 分 離 型 CMOS/DMOS(Complementary Metal-Oxide-
(単位:mm)
Semiconductor/Diffusion MOSFET)プロセス構造を用い
て実現してきた。出力段パワーデバイスには,プレーナ
⑫
⑦
⑵
4.4
第 4 世 代 IPS デ バ イ ス・ プ ロ セ ス 技 術 の 特 徴 は, 出
力段縦型パワー MOSFET を,従来のプレーナゲート型
6.1
の低減を推進し,顧客製品の小型化に貢献してきた。
MOSFET からトレンチゲート型 MOSFET に変更した点
。これにより,従来の出力段 MOSFET と
である(図 )
⑥
0.35
①
0.15
比較して,Ron・A を約 55 % 低減させることができた。
⑴ 回路部
5
端子番号 端子名
⑶
従来の自己分離型統合パワー IC 技術や IPS デバイス技
①
⑷
術を基に,各要素デバイスの微細化を行った。また,要素
デバイス自体の微細化に加えて,要素デバイス間を接続す
0.8
る配線が占める面積を低減する多層配線技術を適用した。
端子番号 端子名
IN1
⑥
IN2
②
ST1
⑦
OUT2
③
GND1
⑧∼⑪
VCC
④
GND2
⑫
OUT1
⑤
ST2
2
⑵ 主な要素デバイス
回 路 用 5 V 系 CMOS に 加 え,60 V 系 CMOS を 用 意 し
(a)F5101H
ている。ハイサイド型デバイスではチップ裏面電位が電
源直結端子となり,自動車用 12 V 系バッテリで発生し得
〈注 1〉
るロードダンプサージ などに対してサージ耐性を満たす
ために,60 V 系 CMOS を用意した。ローサイド型ではデ
バイスのオン時に裏面電位がほぼ 0 V となり,60 V 系の
⑧
CMOS は使用できないため,ロードダンプサージに対し
⑤
4.4
⑶ 回路用の MOSFET
ゲート酸化膜として,薄膜と厚膜の 2 種類を用意した。
6.1
ては出力段パワー MOSFET でサージ耐性を満たしている。
薄いゲート酸化膜の MOSFET は,しきい値電圧が低いの
④
で,バッテリ電圧低下時に駆動を要求される製品の回路に
0.4
①
0.15
使用できる。一方,厚いゲート酸化膜の MOSFET は,し
きい値電圧は高くなるがゲート耐圧が高いので,例えば外
5
部電源電圧 VCC で直接駆動するような,高電圧でのゲート
端子名
端子番号
駆動が必要な回路にも使用できる。
1.27
さらに,寄生動作の心配のないポリシリコンデバイスや
トリミングデバイスも備えている。
1.90
これらを組み合わせることにより,富士電機の現行品に
対していっそうの高集積化・高精度化が実現でき,素子自
〈注 1〉ロードダンプサージ:オルタネータ(発電機)が結線外れ
F5104H
F5105H
①
OUT
IN
②
GND
ST
③
ST
GND
④
IN
OUT
⑤∼⑧
VCC
VCC
(b)F5104H,F5105H
した場合などに発生するサージで,時定数が 200 ms の長い
サージをいう。
図
「F5100 シリーズ」の外観,外形図,端子配列
富士電機技報 2012 vol.85 no.6
441(53)
特集
エネルギーマネジメントに貢献するパワー半導体
ゲート型の MOSFET を採用し,QPJ(Quasi Plane Junction)技術を適用して Ron・A(単位面積当たりのオン抵抗)
車載用第4世代 IPS「F5100 シリーズ」
表
「F5100 シリーズ」のラインアップ
新製品型式名
また,F5100 シリーズの回路ブロック図を図
に,電気的特性を表
に,最大
に,論理表を表
に示す。
F5101H
F5104H
F5105H
定格を表
̶
F5044H
F5049H
いずれも F5101H では,1 チャネル当たりのものである。
類似現行品型式名
搭載チャネル数
2チャネル
1チャネル
パッケージ
SSOP-12
SOP-8
F5100 シリーズの特徴を次に示す。
⒜ 過電流,過熱検出機能による負荷短絡保護
⒝ 低電源電圧動作(現行品:6 V,F5100 シリーズ:
4.5 V)
能となった。さらに,同一パッケージサイズで 2 チャネ
⒞ 負荷状態・異常状態出力用ステータス端子の内蔵
ルを搭載したハイサイド型 IPS が開発できるようになっ
⒟ インダクタンス負荷の高速動作(ターンオフ時の逆
た。図
に,外観,外形図および端子配列を,表
に本稿
起電圧に対する電圧クランプ回路の内蔵)
で紹介する製品ラインアップおよび対応する現行品を示す。
F5100 シリーズにおいても,従来のハイサイド型 IPS と
特集
エネルギーマネジメントに貢献するパワー半導体
F5101H は,2 チャネルのハイサイド型 IPS を搭載した製
同様に出力段 MOSFET に過電流が流れた場合は,システ
品である。従来,SOP-8 パッケージにハイサイド型 IPS
ムや負荷と素子自身を保護するための過電流検出機能を搭
を 1 チャネル内蔵していたが,同一外形サイズの SSOP-
載している。図
12 パッケージを新規に開発したものである。
に至るまでの動作波形を示す。出力発振状態でのピーク電
に,過電流検出状態から出力発振モード
流を 12 A 程度にクランプしており,過大な電流が流れる
VCC
表
「F5100 シリーズ」の最大定格(T a=25 ℃)
定 格
内部電源
項 目
記 号
条 件
IN
レベル
シフト
ドライバ
論理
回路
単 位
最 小
最 大
V CC1
DC
−0.3
36
V
V CC2
250 ms
̶
50
V
電源電圧
短絡検出
OUT
負荷開放
検出
出力電流
ID
̶
̶
3
A
入力電圧
V IN
DC
−0.5
7
V
ステータス電圧
V ST
DC
−0.3
7
V
ステータス電流
I ST
̶
̶
5
mA
消費電力
PD
̶
̶
1.5
W
接合部温度
Tj
̶
−40
150
℃
T STG
̶
−55
150
℃
過熱検出
ST
過電流
検出
GND
保存温度
図
「F5100 シリーズ」の回路ブロック図
表
「F5100 シリーズ」の電気的特性(T a=25 ℃)
規格値
項 目
記 号
条 件
対象機種
単 位
最 小
最 大
4.5
28
V
動作電源電圧
V CC
T j=−40 ∼ +150 ℃
静止電源電流
I CC
V CC=13 V,R L=10Ω
V IN=0 V
3機種
̶
3
mA
V IN(H)
V CC=13 V
3機種
3.0
̶
V
3機種*
入力しきい値電圧
V IN(L)
V CC=13 V
3機種
̶
1.5
V
入力電流
I IN(H)
V CC=13 V,V IN=5 V
3機種
10
50
µA
オン抵抗
R DS(on)
I L=1.25 A
F5101H
̶
0.09
Ω
F5104H,F5105H
̶
0.12
Ω
出力リーク
I OL
V CC=13 V
3機種
̶
0.5
mA
過電流検出
I OC
V CC=13 V
3機種
3
̶
A
過熱検出
T trip
V CC=13 V
3機種
150
200
℃
ターンオン時間
t on
V CC=13 V,R L=10Ω
3機種
̶
120
µs
ターンオフ時間
t off
V CC=13 V,R L=10Ω
3機種
̶
70
µs
負荷クランプ電圧
V clamp
V CC=13 V,I L=1.25 A
V IN=5 V,L =10 mH
3機種
−
(50-V cc)
−
(60-V cc)
V
負荷開放検出
R LOPEN
V CC=13 V,V IN=0 V
3機種
6
36
kΩ
*3機種:F5101H,F5104H,F5105H
富士電機技報 2012 vol.85 no.6
442(54)
車載用第4世代 IPS「F5100 シリーズ」
「F5100 シリーズ」の論理表
IN
正常動作
負荷開放検出
ST
OUT
L
L
L
H
H
H
Open
L
L
L
H
H
L
L
L
H
L
L
L
L
L
H
L
L
現行品
ー
150
自己復帰
過熱検出
自己復帰
過電流検出
I L =1.25 A,T a =25 ℃
200
備 考
R DS(on)(mΩ)
表
自己復帰
出力発振モード
1 チャネル搭載素子
100
2 チャネル搭載素子(1 チャネル当たり)
50
0
0
5
10
15
V CC(V)
20
25
30
図
「F5100 シリーズ」のオン抵抗の電源電圧依存性(代表値)
V IN :5 V/div
V CC =13 V,V IN =5 V,t :1ms/div,R L=10Ω,L =10 m H
V ST:5 V/div
V IN:10 V/div
V ST:10 V/div
V OUT
:20 V/div
I OUT:5 A/div
図
「F5100 シリーズ」の過電流動作時波形
I OUT:2 A/div
(過電流検出∼出力発振モード)
異常状態においてもデバイスが発生するノイズを低く抑え
ている。また,本ピーク電流のクランプにより,ECU 配
図
「F5100 シリーズ」の L 負荷クランプ動作波形
〈注 2〉
線の微細化およびワイヤハーネスの細線,軽量化に貢献で
JEITA に準拠した SSOP-20 の寸法を踏襲した。なお,端
きる。
子めっきには,現行品と同様に鉛フリーはんだ(Sn-Ag)
現行品は,電源電圧 VCC が 5 V 以下になると,オン抵抗
を使用している。
が大きくなって素子が動作しなくなった。F5100 シリーズ
では,内部回路のゲート酸化膜厚を薄くすることにより,
あとがき
低電源電圧時の動作を改善した。VCC が 4.5 V においても,
VCC が 13 V の時とほぼ同等のオン抵抗を維持できる(図 )
。
本稿では,ハイサイド型の車載用第 4 世代 IPS 「F5100
このため,バッテリに直結した負荷を駆動する際に電源電
シリーズ」 について述べた。Ron・A を 55 % 低減したトレ
圧が低下しても,F5100 シリーズの性能を落とすことなく
ンチゲート型 MOSFET を搭載し,回路部を微細化し,多
使用できる。
層配線を適用したことで小型化・低コスト化に貢献できる。
また,回路構成を現行品と同様にして,VCC が 13 V 時
今後,第 4 世代 IPS で培った技術を用いてさまざまなパ
で− 41 V と大きなクランプ電圧を確保しているので,イ
ワー IC 製品を開発し,自動車分野の発展に貢献していく
ンダクタンス負荷の高速ターンオフ動作を可能にしている
所存である。
(図 )
。
F5101H は,2 チ ャ ネ ル が 同 時 に 駆 動 す る こ と に よ る
発熱量の増加を避けるために,オン抵抗を低下させてい
る。これにより,1 チャネル品と同様に 1 A の通電能力を
確保した。また,内部電源回路や GND ワイヤを各チャネ
参考文献
⑴ 岩田英樹ほか. インテリジェントパワー MOSFET. 富士時
報. 2008, vol.81, no.6, p.410-414.
⑵ 岩 水 守 生 ほ か. リ ニ ア 制 御 用IPS 「F5064H」. 富 士 時 報.
ルにそれぞれ配置して,万が一,片チャネルが破壊しても,
もう片方のチャネルへの影響が少なくなるように配慮し
〈注 2〉JEITA:社団法人 電子情報技術産業協会。SSOP-12 パッケー
た。SSOP-12 パッケージの開発には,端子幅,ピッチが
ジは,JEITA 規格の EDR-7314A に準拠している。
富士電機技報 2012 vol.85 no.6
443(55)
特集
エネルギーマネジメントに貢献するパワー半導体
V CC =13 V,V IN =5 V,t :400 s/div ,
n チャネル MOSFET 負荷使用
車載用第4世代 IPS「F5100 シリーズ」
2010, vol.83, no.6, p.415-419.
⑶ 熊谷直樹ほか. 自動車用自己分離型統合パワー IC技術. 富
士時報. 2003, vol.76, no.10,
p.622-625.
⑷ 豊田善昭ほか. 自動車用IPSデバイス技術. 富士時報. 2008,
vol.81, no.6, p.450-453.
鳶坂 浩志
半導体デバイスの開発に従事。現在,富士電機株
式会社電子デバイス事業本部パワー半導体事業統
括部自動車電装技術部。
中川 翔
半導体デバイスの開発に従事。現在,富士電機株
式会社電子デバイス事業本部パワー半導体事業統
括部自動車電装技術部。
特集
エネルギーマネジメントに貢献するパワー半導体
豊田 善昭
半導体のデバイス開発 ・ 設計に従事。現在,富士
電機株式会社電子デバイス事業本部パワー半導体
開発統括部デバイス開発部チームリーダー。
富士電機技報 2012 vol.85 no.6
444(56)
*本誌に記載されている会社名および製品名は,それぞれの会社が所有する
商標または登録商標である場合があります。